JP2012203463A - 電子機器システム及びメモリ - Google Patents

Abstract

【課題】電子機器に接続されたメモリ側でデータの読み出しを制御することにより、簡便にデータの不正な流出を防止することができる電子機器システム及びメモリを提供する。
【解決手段】電子機器１では、ＵＳＢメモリ（メモリ）２からのデータ読み出しを制限されるレベルを示す制限レベルを設定部３に予め設定してある。ＵＳＢメモリ２は、電子機器１に接続された場合に、設定部３での設定を判定し、判定した設定に基づいてデータ読み出しを制限する。制限レベルが、ＵＳＢメモリ２で定めてあるデータ読み出しを許可するための条件に合致しない場合は、ＵＳＢメモリ２は電子機器１によるデータ読み出しを禁止する。データ読み出しを制限する処理をＵＳＢメモリ２側で実行することにより、簡易にデータの不正流出を防止することが可能となる。
【選択図】図２

Description

本発明は、電子機器と該電子機器に接続されるメモリとからなる電子機器システム及びメモリに関する。

ノート型ＰＣ（パーソナルコンピュータ）等の電子機器には、外部のデバイスが接続され、デバイスとの間でデータ転送を行う接続インタフェースが備えられているものが多い。接続インタフェースには、データ転送に加えて、デバイスに対する電力供給を行うものがある。このような接続インタフェースとして、例えばＵＳＢ（Universal Serial Bus）がある。特許文献１には、接続インタフェースの例としてＵＳＢ３．０が開示されている。ＵＳＢに対応したデバイスは、省電力なデバイスであれば、別途電源を必要とすること無く、電子機器に接続するだけで使用可能になる。この汎用性のため、多くの種類のデバイスにおいてＵＳＢが採用されている。特に、ＵＳＢにより電子機器に接続されるメモリ、所謂ＵＳＢメモリは、持ち運びが容易であり、低コスト化及び大容量化が進んだため、広く一般に普及している。

実用新案登録第３１５１４８６号公報

しかしながら、ＵＳＢメモリの利便性が高い故に、ＵＳＢメモリを利用したデータの不正な流出が容易となるという問題がある。ＵＳＢメモリに特殊なソフトウェアを格納しておき電子機器にソフトウェアを実行させることでデータの不正流出を困難にさせる対策もあるものの、設定が複雑であるか又はパスワードの入力が必要になる等、使用が煩雑になるので、敬遠されることも多い。また対策を施されたＵＳＢメモリを使用できる電子機器のＯＳ（オペレーティングシステム）が限定される等、利用するに当たっての制限も多い。
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、電子機器に接続されたメモリ側でデータの読み出しを制御することにより、簡便にデータの不正な流出を防止することができる電子機器システム及びメモリを提供することにある。

本発明に係る電子機器システムは、電子機器と、該電子機器に接続されてデータを読み出されるメモリとを含む電子機器システムにおいて、前記電子機器は、前記メモリからのデータ読み出しが制限されるレベルを示す制限レベルを設定してある設定部を備え、前記メモリは、制限レベルに応じた制限内容を記憶している制限記憶部と、前記電子機器に接続された場合に、前記設定部で設定してある制限レベルを判定する判定部と、該判定部が判定した制限レベル及び前記制限内容に応じて、データ読み出しを制限する制限部とを備えることを特徴とする。

本発明に係る電子機器システムは、前記制限記憶部は、データ読み出しを許可できる制限レベルの範囲を記憶してあり、前記制限部は、前記判定部で判定した制限レベルが前記範囲に含まれる場合に、データ読み出しを許可する許可手段と、前記判定部で判定した制限レベルが前記範囲に含まれない場合に、データ読み出しを禁止する禁止手段とを有することを特徴とする。

本発明に係る電子機器システムは、前記電子機器は、接続された前記メモリへ電力を供給する手段を更に備え、前記メモリは、データを読み出して前記電子機器へ出力するデータ出力部と、該データ出力部に前記電子機器からの電力を供給する電力供給部とを更に備え、前記許可手段は、前記判定部で判定した制限レベルが前記範囲に含まれる場合に、前記電力供給部に、前記データ出力部へ電力を供給させ、前記禁止手段は、前記判定部で判定した制限レベルが前記範囲に含まれない場合に、前記電力供給部に、前記データ出力部への電力供給を禁止させることを特徴とする。

本発明に係る電子機器システムは、前記メモリは、複数のデータ記憶部を備え、前記制限記憶部は、前記複数のデータ記憶部の夫々からのデータ読み出しを許可できる制限レベルの範囲を記憶してあり、前記制限部は、前記判定部で判定した制限レベルが、一又は複数の特定のデータ記憶部からのデータ読み出しを許可できる制限レベルの範囲に含まれる場合に、前記特定のデータ記憶部からのデータ読み出しを許可し、他のデータ記憶部からのデータ読み出しを禁止する許可手段と、前記判定部で判定した制限レベルが、前記複数のデータ記憶部の夫々からのデータ読み出しを許可できる制限レベルの何れの範囲にも含まれない場合に、前記複数のデータ記憶部からのデータ読み出しを禁止する禁止手段とを有することを特徴とする。

本発明に係る電子機器システムは、前記電子機器は、接続された前記メモリへ電力を供給する手段を更に備え、前記メモリは、前記複数のデータ記憶部からデータを読み出して前記電子機器へ出力するデータ出力部と、該データ出力部及び前記複数のデータ記憶部に前記電子機器からの電力を供給する電力供給部とを更に備え、前記許可手段は、前記電力供給部に、前記特定のデータ記憶部及び前記データ出力部へ電力を供給させ、他のデータ記憶部への電力供給を禁止させ、前記禁止手段は、前記電力供給部に、前記データ出力部への電力供給を禁止させることを特徴とする。

本発明に係る電子機器システムは、前記電子機器及びメモリは、複数の通信線を通じてデータ送受信を行うインタフェースで接続され、前記電子機器に前記メモリが接続された場合に、前記複数の通信線の内でデータ読み出しに使用されない一部の信号線で前記設定部に前記判定部が接続されるように構成してあり、前記判定部は、前記一部の信号線を通じて前記設定部で設定してある制限レベルを判定するように構成してあることを特徴とする。

本発明に係るメモリは、外部からデータを読み出されるメモリにおいて、外部の状態に応じてデータ読み出しを制限する制限内容を記憶している制限記憶部と、外部の状態を判定する判定部と、該判定部が判定した外部の状態及び前記制限内容に応じて、データ読み出しを制限する制限部とを備えることを特徴とする。

本発明においては、電子機器にメモリが接続された場合に、メモリは、電子機器の設定を判定し、判定した設定に基づいて、電子機器がメモリからデータを読み出すことを制限する処理を実行する。データ読み出しを制限する処理をメモリ側で実行することにより、電子機器では特殊なソフトウェアを実行する必要が無い。

また本発明においては、メモリは、電子機器での設定が、メモリで定めてあるデータ読み出しを許可するための条件に合致する場合は、電子機器によるデータ読み出しを許可する。またメモリは、電子機器での設定が、メモリで定めてあるデータ読み出しを許可するための条件に合致しない場合は、電子機器によるデータ読み出しを禁止する。

また本発明においては、メモリは、データ読み出しを禁止する際には、データを読み出す処理を行うデータ出力部及びデータ記憶部への電力供給を禁止する。電力供給の禁止により、データ読み出しの処理が実行不可能となり、確実にデータ読み出しが禁止される。

また本発明においては、メモリは、複数のデータ記憶部を備え、各データ記憶部からデータ読み出しを許可ための夫々の条件を定めておき、電子機器での設定に応じて各データ記憶部からのデータ読み出しを個別に許可又は禁止する。従って、電子機器でのデータ読み出しの権限が多段階に設定される。

また本発明においては、メモリは、各データ記憶部からのデータ読み出しを禁止する際には、データ読み出しを禁止すべきデータ記憶部への電力供給を禁止する。電力供給の禁止により、データ読み出しの処理が実行不可能となり、確実にデータ読み出しが禁止される。

更に本発明においては、メモリは、電子機器に接続された際に、データ送受信を行うインタフェースで用いる信号線で電子機器の設定部に接続され、この信号線を通じて電子機器の設定を判定する。このため、データ読み出しを制限する処理がハードウェアで確実に実行される。

本発明にあっては、不特定の電子機器によってメモリからデータが読み出されることが防止され、データの不正流出が防止される。電子機器で特殊なソフトウェアを実行する必要が無く、使用が煩雑になることも無いので、簡易にデータの不正流出を防止することが可能となる。更に、必要な処理をメモリ側で実行することにより、電子機器のＯＳが限定される等の制限も少ない等、本発明は優れた効果を奏する。

本発明の電子機器システムの外観を示す概念図である。 実施の形態１に係る電子機器システムに含まれる電子機器及びＵＳＢメモリの内部の機能構成を示すブロック図である。 設定部の内部構成の第１の例を示す回路図である。 設定部の内部構成の第２の例を示す回路図である。 実施の形態１における記憶部が記憶する制限レベルに応じたデータ読み出しの制限内容例を示す概念図である。 実施の形態１におけるＵＳＢメモリが電子機器に接続されたときの処理の手順を示すフローチャートである。 実施の形態２に係る電子機器システムに含まれるＵＳＢメモリの内部の機能構成を示すブロック図である。 実施の形態２における記憶部の記憶内容の例を示す概念図である。 実施の形態２におけるＵＳＢメモリが電子機器に接続されたときの処理の手順を示すフローチャートである。

以下本発明をその実施の形態を示す図面に基づき具体的に説明する。
（実施の形態１）
図１は、本発明の電子機器システムの外観を示す概念図である。本発明の電子機器システムは、ノート型ＰＣ又はゲーム機等の電子機器１と、ＵＳＢメモリ（メモリ）２とからなる。ＵＳＢメモリ２は、電子機器１に対して着脱可能であり、電子機器１に接続された状態で電子機器１によりデータの読み出し及び書き込みが行われるデバイスである。

図２は、実施の形態１に係る電子機器システムに含まれる電子機器１及びＵＳＢメモリ２の内部の機能構成を示すブロック図である。電子機器１は、ＵＳＢメモリ２が接続するためのコネクタであるＵＳＢ３．０ソケット１８を備えている。ＵＳＢ３．０ソケット１８は、データの入出力を行うインタフェースであるＵＳＢ３．０に対応したコネクタである。ＵＳＢ３．０は九本の信号線を用いてデータを入出力するインタフェースであり、ＵＳＢ３．０ソケット１８には九本の信号線が接続されている。またＵＳＢ３．０は、ＵＳＢ２．０と後方互換性を有している。ＵＳＢ２．０は、四本の信号線を用いてデータを入出力するインタフェースである。ＵＳＢ３．０ソケット１８に接続された九本の信号線の内、ＵＳＢ２．０では四本の信号線が使用される。ＵＳＢ２．０で使用される四本の信号線は、電力線１３と、三本の信号線１４，１４，１４からなる。また、ＵＳＢ３．０ソケット１８に接続された九本の信号線には、ＵＳＢ２．０で使用されない五本の信号線１５１，１５２，１５３，１５４，１５５が含まれる。

電力線１３は、ＵＳＢ３．０ソケット１８に接続されたＵＳＢメモリ２へ電力を供給する電力供給源に接続されている。信号線１４，１４，１４は、ＵＳＢ２．０ホストコントローラ１１に接続されている。ＵＳＢ２．０ホストコントローラ１１は、ＵＳＢ２．０の通信プロトコルに従ったホスト側におけるデータ入出力の処理を実行する。また電子機器１は、ＵＳＢメモリ２からのデータ読み出しが制限されるレベルを示す制限レベルを予め設定してある設定部３を備えている。設定部３には、信号線１５１，１５２，１５３，１５４，１５５が接続されている。設定部３の詳細については後述する。ＵＳＢ２．０ホストコントローラ１１は、電子機器１に必要な情報処理を実行するＣＰＵ（Central Processing Unit ）１６に接続されている。ＣＰＵ１６には、情報処理に伴って発生するデータを記憶するＲＡＭ（Random Access Memory）が接続されている。ＣＰＵ１６には、他に、ディスプレイ等、電子機器１に必要な各種の処理を実行するための図示しない各種のデバイスが接続されている。

ＵＳＢメモリ２は、ＵＳＢ３．０ソケット１８に接続するためのコネクタであるＵＳＢ３．０プラグ２８を備えている。ＵＳＢ３．０プラグ２８は、ＵＳＢ３．０に対応した接続コネクタであり、ＵＳＢ３．０プラグ２８には九本の信号線が接続されている。九本の信号線の内、ＵＳＢ２．０で使用される四本の信号線は、電力線２５と、三本の信号線２６，２６，２６からなる。また、ＵＳＢ３．０プラグ２８に接続された九本の信号線には、ＵＳＢ２．０で使用されない五本の信号線２７，２７，…が含まれる。ＵＳＢメモリ２は、ＵＳＢ２．０の通信プロトコルに従ったデバイス側におけるデータ入出力の処理を実行するＵＳＢ２．０デバイスコントローラ２３を備えている。ＵＳＢ２．０デバイスコントローラ２３は、本発明におけるデータ出力部に対応する。ＵＳＢ２．０デバイスコントローラ２３には、信号線２６，２６，２６が接続されている。またＵＳＢ２．０デバイスコントローラ２３には、フラッシュメモリ等の不揮発性の半導体メモリであるメモリ部２４が接続されている。

またＵＳＢメモリ２は、設定部３で設定された制限レベルに応じて、ＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４の動作を制限する処理を行う制限処理部２１を備えている。制限処理部２１は、演算を行う演算部、演算に必要なプログラム及び演算に伴う一時的な情報を記憶するメモリ、並びに信号の入力端子及び出力端子を含んでなるマイクロコンピュータで構成されている。制限処理部２１は、本発明における判定部及び制限部に対応する。制限処理部２１は、制限レベルに応じたデータ読み出しの制限内容を記憶する記憶部（制限記憶部）２１１を含んでいる。また制限処理部２１の入力端子には、五本の信号線２７，２７，…が接続されている。なお、制限処理部２１は、ＰＬＤ（Programmable Logic Device ）又は汎用ロジックＩＣで構成された形態であってもよい。また制限処理部２１は、複数のＩＣで構成された形態であってもよい。

また制限処理部２１には、電力線２５が接続されている。制限処理部２１は、電力線２５を通じて電子機器１から電力を供給されて動作するようになっている。更に電力線２５は、ＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４に対する電力の供給と遮断とを切り替える切り替え部２２に接続されている。切り替え部２２は、ＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４と電力線で接続されており、電力線２５を通じて供給された電力をＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４へ供給するか又は遮断するかを切り替える処理を行う。切り替え部２２は、本発明における電力供給部に対応する。切り替え部２２は、例えばＦＥＴ（Field effect transistor ）で構成されており、ＦＥＴがオンになることにより、電力がＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４へ供給され、ＦＥＴがオフになることにより、電力が遮断される。切り替え部２２は信号線で制限処理部２１に接続されており、制限処理部２１は、切り替え部２２の動作を制御する。

図３は、設定部３の内部構成の第１の例を示す回路図である。設定部３は、図示しない電源に接続された定電位点３６を備えている。設定部３は、定電位点３６に接続されたプルアップ抵抗３１１又はグランドに接続されたプルダウン抵抗３１２の何れか一方を備え、信号線１５１は、プルアップ抵抗３１１又はプルダウン抵抗３１２の何れか一方に接続されている。信号線１５１がプルアップ抵抗３１１に接続されている状態では、信号線１５１の電位はハイとなる。逆に、信号線１５１がプルダウン抵抗３１２に接続されている状態では、信号線１５１の電位はローとなる。ハイの電位を”１”の信号とし、ローの電位を”０”の信号とする。即ち、信号線１５１がプルアップ抵抗３１１に接続されている状態では、信号線１５１は”１”を出力し、信号線１５１がプルダウン抵抗３１２に接続されている状態では、信号線１５１は”０”を出力する。

また設定部３は、定電位点３６に接続されたプルアップ抵抗３２１又はグランドに接続されたプルダウン抵抗３２２の何れか一方を備え、信号線１５２は、プルアップ抵抗３２１又はプルダウン抵抗３２２の何れか一方に接続されている。また設定部３は、定電位点３６に接続されたプルアップ抵抗３３１又はグランドに接続されたプルダウン抵抗３３２の何れか一方を備え、信号線１５３は、プルアップ抵抗３３１又はプルダウン抵抗３３２の何れか一方に接続されている。また設定部３は、定電位点３６に接続されたプルアップ抵抗３４１又はグランドに接続されたプルダウン抵抗３４２の何れか一方を備え、信号線１５４は、プルアップ抵抗３４１又はプルダウン抵抗３４２の何れか一方に接続されている。また設定部３は、定電位点３６に接続されたプルアップ抵抗３５１又はグランドに接続されたプルダウン抵抗３５２の何れか一方を備え、信号線１５５は、プルアップ抵抗３５１又はプルダウン抵抗３５２の何れか一方に接続されている。

図３中に実線で示したプルアップ抵抗３１１，３２１，３３１，３４１，３５１が実装され、図３中に破線で示したプルダウン抵抗３１２，３２２，３３２，３４２，３５２が実装されていない場合、信号線１５１，１５２，１５３，１５４，１５５は｛１，１，１，１，１｝を出力する。逆に、プルアップ抵抗３１１，３２１，３３１，３４１，３５１が実装されておらず、プルダウン抵抗３１２，３２２，３３２，３４２，３５２が実装されている場合、信号線１５１，１５２，１５３，１５４，１５５は｛０，０，０，０，０｝を出力する。夫々の信号線に接続されるプルアップ抵抗又はプルダウン抵抗のいずれか一方が実装されることにより、設定部３は、｛０，０，０，０，０｝から｛１，１，１，１，１｝までの２の５乗通りの信号の何れか一つを出力するように設定される。設定部３が出力する信号が、制限レベルを示す信号である。設定部３は、予め定められた制限レベルを示す信号を出力するように、予め内部の回路が定められてある。

図４は、設定部３の内部構成の第２の例を示す回路図である。設定部３は、プルアップ抵抗３１１及びプルダウンスイッチ３１３を備え、信号線１５１は、プルアップ抵抗３１１及びプルダウンスイッチ３１３に接続されている。図４中に示すようにプルダウンスイッチ３１３がオフの状態では、信号線１５１の電位はハイとなって”１”が出力される。逆に、プルダウンスイッチ３１３がオンの状態では、信号線１５１の電位はローとなって”０”が出力される。同様に、設定部３は、プルアップ抵抗３２１，３３１，３４１，３５１及びプルダウンスイッチ３２３，３３３，３４３，３５３を備えている。信号線１５２はプルアップ抵抗３２１及びプルダウンスイッチ３２３に接続され、信号線１５３はプルアップ抵抗３３１及びプルダウンスイッチ３３３に接続され、信号線１５４はプルアップ抵抗３４１及びプルダウンスイッチ３４３に接続され、信号線１５５はプルアップ抵抗３５１及びプルダウンスイッチ３５３に接続されている。

プルダウンスイッチ３１３，３２３，３３３，３４３，３５３の夫々のオンとオフとを切り替えることにより、設定部３は、｛０，０，０，０，０｝から｛１，１，１，１，１｝までの２の５乗通りの信号の何れか一つを出力するように設定される。例えば、図４に示すようにプルダウンスイッチ３１３，３２３，３３３，３４３，３５３の全てがオフである場合は、｛１，１，１，１，１｝の信号が出力される。即ち、設定部３では、プルダウンスイッチ３１３，３２３，３３３，３４３，３５３の夫々がオン又はオフの何れの状態であるかによって、制限レベルが定められている。設定部３は、予め定められた制限レベルを示す信号を出力するように予め設定されている。なお、設定部３は、後で制限レベルを変更できないように各プルダウンスイッチが固定された構成であってもよく、ディップスイッチ等で各プルダウンスイッチのオンとオフとを切り替えることによって後で制限レベルを変更できるようにした構成であってもよい。

なお、図３及び図４には、五本の信号線１５１，１５２，１５３，１５４，１５５の全てを使用して制限レベルの信号を出力する形態を示したが、設定部３は、一部の信号線を用いて制限レベルの信号を出力する形態であってもよい。例えば、設定部３は、信号線１５１のみを用いて、”０”又は”１”を出力する形態であってもよい。また、設定部３は、制限レベルを示すデジタルデータが記憶された不揮発性メモリで構成されてあってもよい。この形態の設定部３は、特定のデジタルデータを記憶することにより制限レベルが設定され、信号線１５１，１５２，１５３，１５４，１５５の何れかを通じて制限レベルが読み出される。この形態では、２の５乗よりも多数の種類の制限レベルを設定することが可能となる。また設定部３は、制限レベルを示すデジタルデータが書き換え不可能な構成であってもよく、書き換え可能な構成であってもよい。

ＵＳＢ３．０プラグ２８がＵＳＢ３．０ソケット１８に接続されることによって、電子機器１にＵＳＢメモリ２が接続される。ＵＳＢ３．０ソケット１８及びＵＳＢ３．０プラグ２８内に設けられた接続ピンは、ＵＳＢ３．０プラグ２８がＵＳＢ３．０ソケット１８に接続される際に信号線２６，２６，２６の夫々が信号線１４，１４，１４の夫々に接続されるように配置されている。同様に、接続ピンは、電力線２５が電力線１３に接続され、信号線２７，２７，…の夫々が信号線１５１，１５２，１５３，１５４，１５５の夫々に接続されるように配置されている。即ち、電子機器１にＵＳＢメモリ２が接続された状態では、信号線１４，１４，１４及び信号線２６，２６，２６を介してＵＳＢ２．０ホストコントローラ１１とＵＳＢ２．０デバイスコントローラ２３とが接続される。また信号線１５１，１５２，１５３，１５４，１５５及び信号線２７，２７，…を介して制限処理部２１が設定部３に接続される。また電力線１３及び電力線２５を介して、電力供給源１２から制限処理部２１及び切り替え部２２へ電力が供給されるようになる。

図５は、実施の形態１における記憶部２１１が記憶する制限レベルに応じたデータ読み出しの制限内容例を示す概念図である。記憶部２１１には、電子機器１がメモリ部２４からデータを読み出すことを許可できる制限レベルの範囲を示す情報が記憶されている。図５に示す例では、制限レベルを示す信号が｛１，１，１，１，１｝である場合には、データの読み出しが許可されている。また制限レベルを示す信号が｛１，１，１，１，１｝以外である場合には、データの読み出しが禁止されている。また、設定部３が不揮発性メモリで構成されてある形態においては、例えば、記憶部２１１は、電子機器１がメモリ部２４からデータ読み出しが許可される制限レベルの具体的なデータを記憶する。

図６は、実施の形態１におけるＵＳＢメモリ２が電子機器１に接続されたときの処理の手順を示すフローチャートである。ＵＳＢ３．０プラグ２８がＵＳＢ３．０ソケット１８に接続されることによって、電子機器１にＵＳＢメモリ２が接続される（Ｓ１１）。電力供給源１２からの電力が電力線１８及び電力線２５を通じて制限処理部２１へ供給され、制限処理部２１は起動する（Ｓ１２）。制限処理部２１は、接続された信号線２７，２７，…の夫々の電位を検出して制限レベルを示す信号を受け付けることにより、設定部３で設定された制限レベルを判定する（Ｓ１３）。なお、設定部３がデジタルデータを記憶する不揮発性メモリである形態では、制限処理部２１は、ステップＳ１３で、設定部３から制限レベルを示すデータを読み出すことにより、設定された制限レベルを判定する。制限処理部２１は、次に、記憶部２１１の記憶内容を参照し、判定した制限レベルがメモリ部２４からのデータ読み出しを許可できる範囲に含まれるか否かを判定する（Ｓ１４）。

例えば、記憶部２１１が図５に示す条件を記憶しており、制限レベルを示す信号が｛１，１，１，１，１｝である場合は、制限処理部２１は、判定した制限レベルがデータ読み出しを許可できる範囲に含まれると判定する。また制限レベルを示す信号が｛０，０，０，０，０｝等の｛１，１，１，１，１｝以外である場合は、制限処理部２１は、判定した制限レベルがデータ読み出しを許可できる範囲に含まれないと判定する。またステップＳ１３で受け付けた信号が不特定の信号であった場合も、制限処理部２１は、判定した制限レベルがデータ読み出しを許可できる範囲に含まれないと判定する。また例えば、設定部３が不揮発性メモリで構成されてある形態では、制限処理部２１は、判定した制限レベルが記憶部２１１で記憶している制限レベルと一致する場合に、制限レベルがデータ読み出しを許可できる範囲に含まれると判定する。またこの形態では、制限処理部２１は、判定した制限レベルが記憶部２１１で記憶している制限レベルと一致しない場合に、制限レベルがデータ読み出しを許可できる範囲に含まれないと判定する。

ステップＳ１４で、制限レベルがデータ読み出しを許可できる範囲に含まれる場合は（Ｓ１４：ＹＥＳ）、制限処理部２１は、切り替え部２２に、電力供給源１２からの電力をＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４へ供給させる（Ｓ１５）。具体的には、制限処理部２１は、ＦＥＴで構成された切り替え部２２を、オンの状態に切り替えさせる。ＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４へ電力が供給されることにより、メモリ部２４に対するデータの入出力を行うことが可能となり、電子機器１がメモリ部２４からデータを読み出すことが許可されることとなる。ＵＳＢ２．０ホストコントローラ１１及びＵＳＢ２．０デバイスコントローラ２３は、次に、信号線１４，１４，１４及び信号線２６，２６，２６を通じて、電子機器１とＵＳＢメモリ２との間でＵＳＢ２．０によるデータの送受信を開始する（Ｓ１６）。具体的には、ＵＳＢ２．０ホストコントローラ１１及びＵＳＢ２．０デバイスコントローラ２３は、メモリ部２４へのデータの書き込み及びメモリ部２４からのデータの読み出しを行う。以上で、電子機器１及びＵＳＢメモリ２は接続時の処理を終了する。

ステップＳ１４で、制限レベルがデータ読み出しを許可できる範囲に含まれない場合は（Ｓ１４：ＮＯ）、制限処理部２１は、切り替え部２２に、電力供給源１２から供給されるＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４への電力を遮断させる（Ｓ１７）。具体的には、制限処理部２１は、ＦＥＴで構成された切り替え部２２を、オフの状態に切り替えさせる。このようにして、ＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４への電力供給が禁止され、ＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４の動作が不可能となり、電子機器１がメモリ部２４からデータを読み出すことが禁止されることとなる。この後、ＣＰＵ１６は、ＵＳＢメモリ２とのデータ送受信ができないことを示す画像を図示しないディスプレイに表示する等、データの読み出しが禁止されたことを使用者に報知する処理を行ってもよい。以上で、電子機器１及びＵＳＢメモリ２は接続時の処理を終了する。

以上詳述した如く、本実施の形態においては、電子機器１がＵＳＢメモリ２からデータを読み出すことを制限する処理を、電子機器１の設定に基づいてＵＳＢメモリ２側で実行する。電子機器１での設定がＵＳＢメモリ２で定めてあるデータ読み出しを許可するための条件に合致しない場合は、データ読み出しが禁止されるので、不特定の電子機器によってＵＳＢメモリ２からデータが読み出されることが防止され、データの不正流出が防止される。データ読み出しを制限する処理をＵＳＢメモリ２側で実行することにより、電子機器１では特殊なソフトウェアを実行する必要が無く、使用が煩雑になることも無いので、簡易にデータの不正流出を防止することが可能となる。また、処理をＵＳＢメモリ２側で実行することにより、電子機器１のＯＳが限定される等の制限も少ない。従って、本発明を利用するにあたっての障害が少なく、多くの電子機器システムに本発明を適用することが可能となり、データの不正流出を確実に減少させることができる。

また本実施の形態においては、データ読み出しを禁止する際には、ＵＳＢ２．０デバイスコントローラ２３及びメモリ部２４への電力供給を停止するので、データ読み出しの処理が実行不可能となり、確実にデータ読み出しが禁止される。また本実施の形態においては、ＵＳＢメモリ２は、電子機器１に接続された際に、信号線２７，２７，…を介して電子機器１の制限レベルを判定し、データ読み出しを制限する処理をハードウェアで実行している。電子機器１にＵＳＢメモリ２が接続された際にデータ読み出しを制限する処理が確実に実行されるので、本発明は、ソフトウェアでデータ読み出しを制限する技術に比べて、セキュリティがより向上する。

（実施の形態２）
図７は、実施の形態２に係る電子機器システムに含まれるＵＳＢメモリ２の内部の機能構成を示すブロック図である。電子機器１の内部の機能構成は、実施の形態１と同様である。ＵＳＢメモリ２は、本発明におけるデータ記憶部として第１メモリ部２４１及び第２メモリ部２４２の二つを備えている。第１メモリ部２４１及び第２メモリ部２４２は、何れもフラッシュメモリ等の不揮発性メモリである。第１メモリ部２４１及び第２メモリ部２４２はＵＳＢ２．０デバイスコントローラ２３に接続されている。

電力線２５には、電力線２５を通じて供給される電力の直流電圧を変換するＤＣＤＣコンバータ２２１，２２２，２２３が接続されている。ＵＳＢ２．０デバイスコントローラ２３は、ＤＣＤＣコンバータ２２３に接続されており、ＤＣＤＣコンバータ２２３から電力を供給される。第１メモリ部２４１は、ＤＣＤＣコンバータ２２１に接続されており、ＤＣＤＣコンバータ２２１から電力を供給される。第２メモリ部２４２は、ＤＣＤＣコンバータ２２２に接続されており、ＤＣＤＣコンバータ２２２から電力を供給される。ＤＣＤＣコンバータ２２１，２２２，２２３は、ＵＳＢメモリ２が電子機器１に接続されていない状態では、停止した状態となっている。ＤＣＤＣコンバータ２２１，２２２，２２３の夫々は制限処理部２１に接続されており、制限処理部２１は、ＤＣＤＣコンバータ２２１，２２２，２２３の夫々の動作を制御する。ＵＳＢメモリ２のその他の機能構成は実施の形態１と同様であり、対応する部分に同符号を付してその説明を省略する。

図８は、実施の形態２における記憶部２１１の記憶内容の例を示す概念図であり、第１メモリ部２４１及び第２メモリ部２４２からのデータ読み出しを許可するための制限レベルの範囲の例を示す。記憶部２１１には、電子機器１が第１メモリ部２４１及び第２メモリ部２４２の夫々からのデータ読み出しを許可できる制限レベルの範囲を示す情報が記憶されている。図８に示す例では、制限レベルを示す信号が｛１，１，１，１，１｝である場合には、第１メモリ部２４１及び第２メモリ部２４２の全メモリ部からのデータ読み出しが許可されている。制限レベルを示す信号が｛１，１，１，１，０｝〜｛０，１，１，１，１｝の範囲である場合には、第１メモリ部２４１のみからのデータ読み出しが許可されている。制限レベルを示す信号が｛１，１，１，０，０｝〜｛０，１，１，１，０｝の範囲である場合には、第２メモリ部２４２のみからのデータ読み出しが許可されている。制限レベルを示す信号がその他の信号である場合には、第１メモリ部２４１及び第２メモリ部２４２のどちらもデータ読み出しが禁止されている。また、設定部３が不揮発性メモリで構成されてある形態においては、例えば、記憶部２１１は、電子機器１が第１メモリ部２４１及び第２メモリ部２４２の夫々からデータを読み出すことが許可される制限レベルの具体的なデータを記憶する。

図９は、実施の形態２におけるＵＳＢメモリ２が電子機器１に接続されたときの処理の手順を示すフローチャートである。電子機器１にＵＳＢメモリ２が接続され（Ｓ２０１）、電力供給源１２からの電力が制限処理部２１へ供給され、制限処理部２１は起動する（Ｓ２０２）。制限処理部２１は、接続された信号線２７，２７，…を通じて、設定部３で設定された制限レベルを判定する（Ｓ２０３）。制限処理部２１は、次に、記憶部２１１の記憶内容を参照し、判定した制限レベルが、第１メモリ部２４１及び第２メモリ部２４２の何れかからのデータ読み出しを許可できる範囲に含まれるか否かを判定する（Ｓ２０４）。

例えば、記憶部２１１が図５に示す条件を記憶しており、制限レベルを示す信号が｛１，１，１，１，１｝である場合は、制限処理部２１は、制限レベルが全メモリ部からのデータ読み出しを許可できる範囲に含まれると判定する。また制限レベルを示す信号が｛１，０，０，０，１｝である場合は、｛１，１，１，１，０｝〜｛０，１，１，１，１｝の範囲であるので、制限処理部２１は、制限レベルが第１メモリ部２４１からのデータ読み出しを許可できる範囲に含まれると判定する。また制限レベルを示す信号が｛１，０，０，１，０｝である場合は、｛１，１，１，０，０｝〜｛０，１，１，１，０｝の範囲であるので、制限処理部２１は、制限レベルが第２メモリ部２４２からのデータ読み出しを許可できる範囲に含まれると判定する。また制限レベルを示す信号が｛０，０，１，０，０｝である場合は、制限処理部２１は、制限レベルが、各メモリ部からのデータ読み出しを許可できる何れの範囲にも含まれていないと判定する。またステップＳ２０３で受け付けた信号が不特定の信号であった場合も、制限処理部２１は、判定した制限レベルが、各メモリ部からのデータ読み出しを許可できる何れの範囲にも含まれていないと判定する。

また例えば、設定部３が不揮発性メモリで構成されてある形態では、制限処理部２１は、判定した制限レベルが、第１メモリ部２４１に関連付けて記憶部２１１で記憶している制限レベルと一致する場合に、制限レベルは第１メモリ部２４１からのデータ読み出しを許可できる範囲に含まれていると判定する。また制限処理部２１は、判定した制限レベルが、第２メモリ部２４２に関連付けて記憶部２１１で記憶している制限レベルと一致する場合に、制限レベルは第２メモリ部２４２からのデータ読み出しを許可できる範囲に含まれていると判定する。また制限処理部２１は、判定した制限レベルが、第１メモリ部２４１及び第２メモリ部２４２の両方に関連付けて記憶部２１１で記憶している制限レベルと一致する場合に、制限レベルは両方のメモリ部からのデータ読み出しを許可できる範囲に含まれていると判定する。またこの形態では、制限処理部２１は、判定した制限レベルが、記憶部２１１で記憶している何れの制限レベルとも一致しない場合に、制限レベルはデータ読み出しを許可できる範囲に含まれていないと判定する。

ステップＳ２０４で、判定した制限レベルが、各メモリ部からのデータ読み出しを許可できる何れの範囲にも含まれていない場合は、制限処理部２１は、ＤＣＤＣコンバータ２２３を停止させることにより、ＵＳＢ２．０デバイスコントローラ２３への電力供給を禁止する（Ｓ２０５）。データ送受信を行うＵＳＢ２．０デバイスコントローラ２３の動作が不可能となり、電子機器１が第１メモリ部２４１及び第２メモリ部２４２からデータを読み出すことが禁止されることとなる。この後、ＣＰＵ１６は、データの読み出しが禁止されたことを使用者に告知する処理を行ってもよい。以上で、電子機器１及びＵＳＢメモリ２は接続時の処理を終了する。

ステップＳ２０４で、判定した制限レベルが、第１メモリ部２４１からのデータ読み出しを許可できる範囲に含まれている場合は、制限処理部２１は、ＵＳＢ２．０デバイスコントローラ２３及び第１メモリ部２４１へ電力を供給するための処理を行う（Ｓ２０６）。具体的には、制限処理部２１は、ＤＣＤＣコンバータ２２３及びＤＣＤＣコンバータ２２１を動作させ、ＤＣＤＣコンバータ２２２を停止させる。ＵＳＢ２．０デバイスコントローラ２３及び第１メモリ部２４１へ電力が供給されることにより、第１メモリ部２４１へのアクセスが可能となり、第１メモリ部２４１に記憶するデータの読み出しが許可されることとなる。また第２メモリ部２４２には電力が供給されないので、第２メモリ部２４２にはアクセスが不可能であり、第２メモリ部２４２に記憶するデータの読み出しは禁止されることとなる。ＵＳＢ２．０ホストコントローラ１１及びＵＳＢ２．０デバイスコントローラ２３は、次に、電子機器１とＵＳＢメモリ２との間でＵＳＢ２．０によるデータの送受信を開始する（Ｓ２０７）。具体的には、ＵＳＢ２．０ホストコントローラ１１及びＵＳＢ２．０デバイスコントローラ２３は、第１メモリ部２４１へのデータの書き込み及び第１メモリ部２４１からのデータの読み出しを行う。以上で、電子機器１及びＵＳＢメモリ２は接続時の処理を終了する。

ステップＳ２０４で、判定した制限レベルが、第２メモリ部２４２からのデータ読み出しを許可できる範囲に含まれている場合は、制限処理部２１は、ＵＳＢ２．０デバイスコントローラ２３及び第２メモリ部２４２へ電力を供給するための処理を行う（Ｓ２０８）。具体的には、制限処理部２１は、ＤＣＤＣコンバータ２２３及びＤＣＤＣコンバータ２２２を動作させ、ＤＣＤＣコンバータ２２１を停止させる。ＵＳＢ２．０デバイスコントローラ２３及び第２メモリ部２４２へ電力が供給されることにより、第２メモリ部２４２へのアクセスが可能となり、第２メモリ部２４２に記憶するデータの読み出しが許可されることとなる。また第１メモリ部２４１には電力が供給されないので、第１メモリ部２４１にはアクセスが不可能であり、第１メモリ部２４１に記憶するデータの読み出しは禁止されることとなる。ＵＳＢ２．０ホストコントローラ１１及びＵＳＢ２．０デバイスコントローラ２３は、次に、電子機器１とＵＳＢメモリ２との間でＵＳＢ２．０によるデータの送受信を開始する（Ｓ２０９）。具体的には、ＵＳＢ２．０ホストコントローラ１１及びＵＳＢ２．０デバイスコントローラ２３は、第２メモリ部２４２へのデータの書き込み及び第２メモリ部２４２からのデータの読み出しを行う。以上で、電子機器１及びＵＳＢメモリ２は接続時の処理を終了する。

ステップＳ２０４で、判定した制限レベルが、全メモリ部からのデータ読み出しを許可できる範囲に含まれている場合は、制限処理部２１は、ＵＳＢ２．０デバイスコントローラ２３、第１メモリ部２４１及び第２メモリ部２４２へ電力を供給するための処理を行う（Ｓ２１０）。具体的には、制限処理部２１は、ＤＣＤＣコンバータ２２１，２２２，２２３を動作させる。ＵＳＢ２．０デバイスコントローラ２３、第１メモリ部２４１及び第２メモリ部２４２へ電力が供給されることにより、第１メモリ部２４１及び第２メモリ部２４２へのアクセスが可能となり、第１メモリ部２４１及び第２メモリ部２４２に記憶するデータの読み出しが許可されることとなる。ＵＳＢ２．０ホストコントローラ１１及びＵＳＢ２．０デバイスコントローラ２３は、次に、電子機器１とＵＳＢメモリ２との間でＵＳＢ２．０によるデータの送受信を開始する（Ｓ２１１）。具体的には、ＵＳＢ２．０ホストコントローラ１１及びＵＳＢ２．０デバイスコントローラ２３は、第１メモリ部２４１及び第２メモリ部２４２へのデータの書き込み並びに第１メモリ部２４１及び第２メモリ部２４２からのデータの読み出しを行う。以上で、電子機器１及びＵＳＢメモリ２は接続時の処理を終了する。

以上詳述した如く、本実施の形態においては、ＵＳＢメモリ２は複数のメモリ部を備え、電子機器１の設定に基づいて、各メモリ部からのデータ読み出しを個別に制限する処理を行う。これにより、不特定の電子機器によってＵＳＢメモリ２からデータが読み出されることを防止するとともに、正規の電子機器１についても、データ読み出しの権限を多段階に制限することができる。例えば、事業所内において、一般従業者が使用する電子機器１と、管理者が使用する電子機器１とでＵＳＢメモリ２から読み出せるデータの範囲を区別しておき、事業所内でデータが不正に流出することを防止することが可能となる。また本実施の形態においては、各メモリ部からのデータ読み出しを禁止する際には、各メモリ部への電力供給を個別に停止するので、各メモリ部からのデータ読み出しが確実に禁止される。

なお、本実施の形態においては、ＵＳＢメモリ２が第１メモリ部２４１及び第２メモリ部２４２を備える形態を示したが、ＵＳＢメモリ２は三個以上のメモリ部を備え、制限処理部２１は各メモリ部に対してデータ読み出しを制限する処理を行う形態であってもよい。また、以上の実施の形態１及び２においては、メモリ部からのデータ読み出しを禁止するためにメモリ部への電力供給を遮断する形態を示したが、本発明は、その他の方法でメモリ部からのデータ読み出しを禁止する形態であってもよい。例えば、ＵＳＢメモリ２は、メモリ部からのデータ読み出しを禁止する際に、メモリ部へのデータ書き込みは可能にするもののデータ読み出しを禁止する制御を行う形態であってもよい。また以上の実施の形態１及び２においては、本発明のメモリはＵＳＢメモリであるとしたが、本発明のメモリはハードディスクドライブであってもよい。更に、以上の実施の形態１及び２においては、電子機器とメモリとがＵＳＢ３．０で接続され、電子機器とメモリとのデータ送受信はＵＳＢ２．０で行う形態を示したが、本発明は、ＵＳＢ２．０及びＵＳＢ３．０以外のインタフェースを利用する形態であってもよい。

１ 電子機器
２ ＵＳＢメモリ（メモリ）
２１ 制限処理部
２１１ 記憶部（制限記憶部）
２２ 切り替え部（電力供給部）
２３ ＵＳＢ２．０デバイスコントローラ（データ出力部）
２４ メモリ部（データ記憶部）
２４１ 第１メモリ部（データ記憶部）
２４２ 第２メモリ部（データ記憶部）
３ 設定部

Claims (7)

1. 電子機器と、該電子機器に接続されてデータを読み出されるメモリとを含む電子機器システムにおいて、
   前記電子機器は、
   前記メモリからのデータ読み出しが制限されるレベルを示す制限レベルを設定してある設定部を備え、
   前記メモリは、
   制限レベルに応じた制限内容を記憶している制限記憶部と、
   前記電子機器に接続された場合に、前記設定部で設定してある制限レベルを判定する判定部と、
   該判定部が判定した制限レベル及び前記制限内容に応じて、データ読み出しを制限する制限部と
   を備えることを特徴とする電子機器システム。
2. 前記制限記憶部は、データ読み出しを許可できる制限レベルの範囲を記憶してあり、
   前記制限部は、
   前記判定部で判定した制限レベルが前記範囲に含まれる場合に、データ読み出しを許可する許可手段と、
   前記判定部で判定した制限レベルが前記範囲に含まれない場合に、データ読み出しを禁止する禁止手段と
   を有することを特徴とする請求項１に記載の電子機器システム。
3. 前記電子機器は、
   接続された前記メモリへ電力を供給する手段を更に備え、
   前記メモリは、
   データを読み出して前記電子機器へ出力するデータ出力部と、
   該データ出力部に前記電子機器からの電力を供給する電力供給部とを更に備え、
   前記許可手段は、前記判定部で判定した制限レベルが前記範囲に含まれる場合に、前記電力供給部に、前記データ出力部へ電力を供給させ、
   前記禁止手段は、前記判定部で判定した制限レベルが前記範囲に含まれない場合に、前記電力供給部に、前記データ出力部への電力供給を禁止させること
   を特徴とする請求項２に記載の電子機器システム。
4. 前記メモリは、複数のデータ記憶部を備え、
   前記制限記憶部は、前記複数のデータ記憶部の夫々からのデータ読み出しを許可できる制限レベルの範囲を記憶してあり、
   前記制限部は、
   前記判定部で判定した制限レベルが、一又は複数の特定のデータ記憶部からのデータ読み出しを許可できる制限レベルの範囲に含まれる場合に、前記特定のデータ記憶部からのデータ読み出しを許可し、他のデータ記憶部からのデータ読み出しを禁止する許可手段と、
   前記判定部で判定した制限レベルが、前記複数のデータ記憶部の夫々からのデータ読み出しを許可できる制限レベルの何れの範囲にも含まれない場合に、前記複数のデータ記憶部からのデータ読み出しを禁止する禁止手段と
   を有することを特徴とする請求項１に記載の電子機器システム。
5. 前記電子機器は、
   接続された前記メモリへ電力を供給する手段を更に備え、
   前記メモリは、
   前記複数のデータ記憶部からデータを読み出して前記電子機器へ出力するデータ出力部と、
   該データ出力部及び前記複数のデータ記憶部に前記電子機器からの電力を供給する電力供給部とを更に備え、
   前記許可手段は、前記電力供給部に、前記特定のデータ記憶部及び前記データ出力部へ電力を供給させ、他のデータ記憶部への電力供給を禁止させ、
   前記禁止手段は、前記電力供給部に、前記データ出力部への電力供給を禁止させること
   を特徴とする請求項４に記載の電子機器システム。
6. 前記電子機器及びメモリは、
   複数の通信線を通じてデータ送受信を行うインタフェースで接続され、
   前記電子機器に前記メモリが接続された場合に、前記複数の通信線の内でデータ読み出しに使用されない一部の信号線で前記設定部に前記判定部が接続されるように構成してあり、
   前記判定部は、前記一部の信号線を通じて前記設定部で設定してある制限レベルを判定するように構成してあること
   を特徴とする請求項１から５のいずれか一つに記載の電子機器システム。
7. 外部からデータを読み出されるメモリにおいて、
   外部の状態に応じてデータ読み出しを制限する制限内容を記憶している制限記憶部と、
   外部の状態を判定する判定部と、
   該判定部が判定した外部の状態及び前記制限内容に応じて、データ読み出しを制限する制限部と
   を備えることを特徴とするメモリ。

Images