JP2012202965A

JP2012202965A - 粉体センサ

Info

Publication number: JP2012202965A
Application number: JP2011070804A
Authority: JP
Inventors: Nobuo Furukawa; 信男古川
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2011-03-28
Filing date: 2011-03-28
Publication date: 2012-10-22

Abstract

【課題】粉体の有無だけでなく残量に応じて変化する検出信号を出力することが可能な粉体センサを提供する。
【解決手段】発振回路１０は、出力信号Ｖdrvの周波数を、圧電素子５の共振周波数Ｆrを含む周波数範囲で掃引する。位相差検出回路２０は、発振回路１０の出力信号Ｖdrvと圧電素子５の端子電圧Ｖpとの位相差を検出する。位相差変換回路３０は、位相差検出回路２０によって検出した位相差をアナログ電圧に変換するもので、例えば積分回路により実現される。
【選択図】図１

Description

本発明は、複写機のトナー等の粉体を検出する粉体センサに関する。

例えば複写機に用いられているトナーは、複写枚数が増加するほどその量が消費されるので、常にその残量を検知して適当量に減った場合は新たに補給してやらねばならない。このような目的で粉体の有無を検知する粉体センサが知られている。

下記特許文献１の粉体センサは、粉体センサ素子７（２端子の圧電素子）の入力側に抵抗Ｒを介して掃引発振回路６を接続し、粉体センサ素子７の端子電圧と掃引発振回路６の駆動パルス信号との位相比較を位相比較部８ａで行い、この比較結果を位相弁別部８ｂで弁別して粉体の有無を検知する。具体的には、検知した位相差を、予め設定した４５゜のしきい値を基に例えば８０゜乃至９０゜の場合はレベル０に、また０゜乃至１０゜の場合はレベル１にレジスタにラッチし、粉体の有無に応じて検知信号をデジタル信号として出力する。

特許第２９２８２７３号公報

特許文献１の粉体センサは、粉体の有無に応じた２値検知しかできないため、ユーザにとっては情報量が不足で便利とはいえなかった。

本発明はこうした状況を認識してなされたものであり、その目的は、粉体の有無だけでなく残量に応じて変化する検出信号を出力することが可能な粉体センサを提供することにある。

本発明のある態様は、粉体センサである。この粉体センサは、
圧電素子と、
少なくとも前記圧電素子の共振周波数又はその近傍の周波数の出力信号を前記圧電素子に印加する発振回路と、
前記発振回路の出力信号と前記圧電素子の端子電圧との位相差を検出する位相差検出回路と、
前記位相差検出回路によって検出した前記位相差をアナログ電圧に変換する位相差変換回路とを備える。

前記位相差変換回路は、前記位相差検出回路の出力電圧を入力電圧とする積分回路を含むとよい。

前記発振回路は、前記圧電素子の共振周波数を含む周波数範囲で出力信号の周波数を掃引する掃引発振回路であるとよい。

前記発振回路は、電圧制御発振器と、前記電圧制御発振器に制御電圧を入力する可変定電圧源とを含むとよい。

本発明の別の態様も、粉体センサである。この粉体センサは、
圧電素子と、
少なくとも前記圧電素子の共振周波数又はその近傍の周波数の出力信号を前記圧電素子に印加する発振回路と、
前記発振回路の出力信号に対する前記圧電素子の端子電圧の遅れ又は進みの期間に、前記圧電素子に印加される信号の周波数よりも高い周波数のパルスを数えるカウンタとを備える。

前記発振回路は、電圧制御発振器と、前記電圧制御発振器に制御電圧を入力する可変定電圧源と、前記電圧制御発振器の出力信号が入力される分周器とを備え、前記分周器の出力信号を前記圧電素子に印加し、
前記カウンタは、前記分周器から出力される、前記圧電素子への印加信号よりも周波数の高い出力信号のパルスを数えるとよい。

前記粉体センサにおいて、前記カウンタの出力信号をアナログ電圧に変換するＤＡコンバータを備えるとよい。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法やシステムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、粉体の有無だけでなく残量に応じて変化する検出信号を出力することが可能な粉体センサを実現することができる。

本発明の実施の形態１に係るトナーセンサのブロック図。図１に示す圧電素子５の入力信号の周波数に対する位相遅れ特性図。図１の位相差検出回路２０の例示的な回路図。図３の位相差検出回路２０の出力信号Ｖdetの一例を示すタイミングチャート。図１の位相差変換回路の例示的な回路図。積分回路２１の出力電圧Ｖintの一例を示すタイミングチャート。本発明の実施の形態２に係るトナーセンサのブロック図。図７のトナーセンサにおける例示的なタイミングチャート（その１）。同タイミングチャート（その２）。本発明の実施の形態３に係るトナーセンサのブロック図。図１０における掃引数１１ビットの場合の例示的なタイミングチャート。

以下、図面を参照しながら本発明の好適な実施の形態を詳述する。なお、各図面に示される同一または同等の構成要素、部材、処理等には同一の符号を付し、適宜重複した説明は省略する。また、実施の形態は発明を限定するものではなく例示であり、実施の形態に記述されるすべての特徴やその組み合わせは必ずしも発明の本質的なものであるとは限らない。

図１は、本発明の実施の形態１に係る粉体センサとしてのトナーセンサのブロック図である。このトナーセンサは、圧電素子５と、発振回路１０と、位相差検出回路２０と、位相差変換回路３０とを備える。

トナーボックスに取り付けられた圧電素子５は、入力信号の周波数とトナー残量によって当該入力信号に対する位相の遅れが変化するものであり、入力信号の周波数に対する位相遅れ特性は図２に示すとおりである。すなわち、圧電素子５は、共振周波数Ｆrの入力信号に対しては純抵抗に近い状態で位相遅れが小さい一方、入力信号の周波数が共振周波数Ｆrから離れるにつれて静電容量としての性質が大きくなって位相遅れが大きくなる。また、圧電素子５は、トナーボックス内のトナー残量が多いほど振動が阻害され、共振周波数Ｆrの入力信号に対しても静電容量としての性質が大きくなる。

発振回路１０は、少なくとも圧電素子５の共振周波数Ｆr又はその近傍の周波数の出力信号Ｖdrvを抵抗Ｒ１（制限抵抗）を介して圧電素子５に印加する。発振回路１０は、好ましくは、出力信号Ｖdrvの周波数を、圧電素子５の共振周波数Ｆrを含む周波数範囲で掃引する。掃引は、トナーボックスに取り付けた状態での圧電素子５の共振周波数が正確に特定できない場合に有効である。位相差検出回路２０は、発振回路１０の出力信号Ｖdrvと圧電素子５の端子電圧Ｖpとの位相差を検出する。

図３は、図１の位相差検出回路２０の例示的な回路図である。図４は、図３の位相差検出回路２０の出力信号Ｖdetの一例を示すタイミングチャートである。位相差検出回路２０の出力信号Ｖdetは、発振回路１０の出力信号Ｖdrvの立ち上がり後、圧電素子５の端子電圧Ｖpが立ち上がるまでの間、ローレベル（０Ｖ）となる。また、トナー残量が多いほど、共振周波数Ｆr付近において発振回路１０の出力信号Ｖdrvに対する圧電素子５の端子電圧Ｖpの位相遅れが大きくなり、位相差検出回路２０の出力信号Ｖdetは長い期間に渡ってローレベル（０Ｖ）となる。一方、トナー残量がほとんど無くて圧電素子５が純抵抗として作用する場合、位相遅れは概ねゼロになる。この場合において、周波数掃引時、特に圧電素子５の共振周波数Ｆrの近傍において周波数を低くしていく過程で、圧電素子５の端子電圧Ｖpが発振回路１０の出力信号Ｖdrvの位相よりも進むことがある。そうすると、位相差検出回路２０の出力信号Ｖdetは、圧電素子５の端子電圧Ｖpの立ち上がり後、発振回路１０の出力信号Ｖdrvが立ち上がるまでの間、ハイレベル（Ｖdd）となる。その他の期間は、出力段のＭＯＳＦＥＴ２０１,２０２が共にオフとなり、高インピーダンス状態となる。

図５（Ａ）及び図５（Ｂ）は、図１の位相差変換回路３０の例示的な回路図である。位相差変換回路３０は、位相差検出回路２０によって検出した位相差をアナログ電圧に変換するもので、図示のように例えば積分回路２１により実現される。積分回路２１の出力電圧（キャパシタＣの電圧）は、パルスごとに初期化される（例えばＶdd又はＶdd／２となる）。なお、キャパシタＣの一端は、グランド以外の固定電圧端子（電圧は０とＶddの中間で例えばＶdd／２）に接続されてもよい。積分回路２１の後段のアナログピーク検出回路２２については後述する。

図６は、積分回路２１の出力電圧Ｖintの一例を示すタイミングチャートである。積分回路２１の出力電圧Ｖintは、位相差検出回路２０の出力電圧Ｖdetがローレベル（０Ｖ）の期間に、キャパシタＣが放電されることで下降する。トナー残量が多いほど、位相差検出回路２０の出力信号Ｖdetは長い期間に渡ってローレベル（０Ｖ）となるため、積分回路２１の出力電圧の下降幅は大きくなる。一方、積分回路２１の出力電圧Ｖintは、位相差検出回路２０の出力電圧Ｖdetがハイレベル（Ｖdd）の期間に、キャパシタＣが充電されることで上昇する。なお、位相差検出回路２０の出力電圧Ｖdetがハイレベル（Ｖdd）ということは、トナー残量がほとんど無いことを意味する。したがって、積分回路２１の出力電圧は、トナー残量を示すアナログ電圧である。

アナログピーク検出回路２２は、例えば発振回路１０の出力信号Ｖdrvの立ち上がり又は圧電素子５の端子電圧Ｖpの立ち下りを契機として積分回路２１の出力電圧を受信し、当該出力電圧が現在保持している電圧よりも高いときは当該電圧を更新するものであり、発振回路１０が出力信号の周波数を掃引する場合に必要となる。すなわち、周波数掃引が行われる場合、共振周波数Ｆrから遠い周波数ではトナー残量の多少に関わらず約９０°の位相遅れが生じるため、掃引終了時の積分回路２１の出力電圧はトナー残量に関係ないものとなる。一方、掃引終了時にアナログピーク検出回路２２に保持されているアナログ電圧Ｖoutは、積分回路２１の出力電圧のピーク値であってトナー残量に対応したものとなる。なお、ピーク検出回路２２に時定数の長い（数秒程度の）放電回路を付加してもよい。放電回路は、ピーク検出回路２２に使用される電荷保存用キャパシタ２２１に並列に抵抗を入れるだけで目的を達成できる。

本実施の形態によれば、トナー残量に対応したアナログ電圧を得ることができる。すなわち、従来のような粉体の有無検出だけでなく、粉体の残量に応じて変化するアナログ電圧（検出信号）を出力することが可能な粉体センサを実現可能である。

図７は、本発明の実施の形態２に係る粉体センサとしてのトナーセンサのブロック図である。図８は、図７のトナーセンサにおける例示的なタイミングチャート（その１）である。図９は、同タイミングチャート（その２）である。このトナーセンサにおいて、発振回路１０は、可変定電圧源１１と、ＶＣＯ１２（ＶＣＯ：電圧制御発振器）と、４段分周器１３とを有する。ＶＣＯ１２は、可変定電圧源１１からの制御電圧で動作する。４段分周器１３は、ＶＣＯ１２の出力信号を１／１６分周する。分周後の出力信号Ｖdrvは、抵抗Ｒ１を介して圧電素子５に印加される。可変定電圧源１１の電圧を変化させることで、出力信号Ｖdrvの周波数を圧電素子５の共振周波数Ｆrを含む周波数範囲で掃引する。

デコード＆ラッチ回路２５は、例えば４段のカウンタを含み、このカウンタは、発振回路１０の出力信号Ｖdrvに対する圧電素子５の端子電圧Ｖpの遅れの期間に、圧電素子５に印加される信号（Ｖdrv）の周波数よりも高い周波数のパルスを数える（例えばダウンカウントする）。数える対象となるパルスは、例えば発振回路１０の出力信号Ｖdrvの２倍、４倍、８倍、又は１６倍の周波数のパルスであり、４段分周器１３から得られる。１６倍の周波数のパルスを数える場合、１カウントにつき２２.５°の位相遅れに相当する。

デコード＆ラッチ回路２５は、ピーク検出回路を含む。このピーク検出回路は、例えば発振回路１０の出力信号Ｖdrvの立ち上がり又は圧電素子５の端子電圧Ｖpの立ち下りを契機として前記カウンタの出力信号（各ビットの値）を受信し、前記カウンタの出力信号に対応するカウント値が現在保持している出力信号に対応するカウント値よりも大きいときは当該出力信号を更新する。したがって、発振回路１０の周波数掃引終了時、前記ピーク検出回路には、前記カウンタの最大カウント値に対応する出力信号が保持され当該出力信号はデコード＆ラッチ回路２５においてラッチされ、ＤＡＣ３５（ＤＡＣ：ＤＡコンバータ）によってアナログ電圧Ｖoutに変換される。アナログ電圧Ｖoutは、位相遅れに対応するカウント値をＤＡ変換したものであるから、トナー残量に対応したものである。なお、デジタル出力でよい場合は、デコード＆ラッチ回路２５でラッチした出力信号（ここでは４ビット）をそのまま出力してもよい。

本実施の形態によれば、トナー残量に対応したアナログ電圧又は複数ビットの出力信号を得ることができる。

図１０は、本発明の実施の形態３に係る粉体センサとしてのトナーセンサのブロック図である。図１１は、図１０における掃引数１１ビット（発振周波数が2¹¹通り）の場合の例示的なタイミングチャートである。このトナーセンサにおいて、発振回路１０は、可変定電圧源１１からの制御電圧で動作するＶＣＯ１２の出力信号を抵抗Ｒ１を介して圧電素子５に印加するとともに位相差検出回路２５１に入力する。位相差検出回路２５１は、発振回路１０の出力信号Ｖdrvに対する圧電素子５の端子電圧Ｖpの遅れの期間に、圧電素子５に印加される信号（Ｖdrv）の周波数よりも高い周波数の位相差分のパルスを数える（ダウンカウントする）。また、端子電圧Ｖpの進みの期間にも、同パルスを数える（アップカウントする）構成も可能である。ピーク検出回路２５２には、発振回路１０の周波数掃引終了時、位相差検出回路２５１の最大カウント値に対応する出力信号が保持される。ラッチ２５３は、位相差検出回路２５１の保持する出力信号を所定のタイミングでラッチする。位相差検出回路２５１、ピーク検出回路２５２、及びラッチ２５３の動作は、図７で既述のデコード＆ラッチ回路２５の動作に準ずる。

ＶＣＯ１２の出力パルスは、Ｎビットのアップダウンカウンタ１５によってカウントされる。Ｎは周波数の掃引ビット数であり、発振回路１０の出力信号Ｖdrvは、段階的に２^N通り変化する。ラッチ２５３は、周波数掃引の終了時（例えばアップダウンカウンタ１５のアップカウントしてカウント値が２^N−１になった時）にピーク検出回路２５２の保持する信号をラッチする。ピーク検出回路２５２は、次の周波数掃引の開始時（例えばアップダウンカウンタ１５がカウント値０からアップカウントを開始する時）にリセットされる。ラッチ２５３でラッチされた信号は、ＤＡＣ３５によってアナログ電圧Ｖoutに変換される。アナログ電圧Ｖoutは、位相遅れに対応するカウント値をＤＡ変換したものであるから、トナー残量に対応したものである。なお、デジタル出力でよい場合は、ラッチ２５３でラッチした出力信号（複数ビット）をそのまま出力してもよい。

本実施の形態も、実施の形態２と同様の効果を奏する。なお、図７における分周器１３を設けて、分周器１３から得られるパルス（発振回路１０の出力信号Ｖdrvの２倍、４倍、８倍、又は１６倍の周波数のパルス）を位相差検出回路２５１でカウントしてもよい。

以上、実施の形態を例に本発明を説明したが、実施の形態の各構成要素や各処理プロセスには請求項に記載の範囲で種々の変形が可能であることは当業者に理解されるところである。

５圧電素子
１０発振回路
１１可変定電圧源
１２ＶＣＯ
１３分周器
１５アップダウンカウンタ
２０位相差検出回路
２５デコード＆ラッチ回路
３０位相差変換回路
３５ＤＡＣ

Claims

圧電素子と、
少なくとも前記圧電素子の共振周波数又はその近傍の周波数の出力信号を前記圧電素子に印加する発振回路と、
前記発振回路の出力信号と前記圧電素子の端子電圧との位相差を検出する位相差検出回路と、
前記位相差検出回路によって検出した前記位相差をアナログ電圧に変換する位相差変換回路とを備える、粉体センサ。
請求項１に記載の粉体センサにおいて、前記位相差変換回路は、前記位相差検出回路の出力電圧を入力電圧とする積分回路を含む、粉体センサ。
請求項１又は２に記載の粉体センサにおいて、前記発振回路は、前記圧電素子の共振周波数を含む周波数範囲で出力信号の周波数を掃引する掃引発振回路である、粉体センサ。
請求項３に記載の粉体センサにおいて、前記発振回路は、電圧制御発振器と、前記電圧制御発振器に制御電圧を入力する可変定電圧源とを含む、粉体センサ。
圧電素子と、
少なくとも前記圧電素子の共振周波数又はその近傍の周波数の出力信号を前記圧電素子に印加する発振回路と、
前記発振回路の出力信号に対する前記圧電素子の端子電圧の遅れ又は進みの期間に、前記圧電素子に印加される信号の周波数よりも高い周波数のパルスを数えるカウンタとを備える、粉体センサ。
請求項５に記載の粉体センサにおいて、
前記発振回路は、電圧制御発振器と、前記電圧制御発振器に制御電圧を入力する可変定電圧源と、前記電圧制御発振器の出力信号が入力される分周器とを備え、前記分周器の出力信号を前記圧電素子に印加し、
前記カウンタは、前記分周器から出力される、前記圧電素子への印加信号よりも周波数の高い出力信号のパルスを数える、粉体センサ。
請求項５又は６に記載の粉体センサにおいて、前記カウンタの出力信号をアナログ電圧に変換するＤＡコンバータを備える、粉体センサ。