JP2012198182A - 校正基板および回路パラメータの測定方法 - Google Patents

Abstract

【課題】フィクスチャ基板の回路パラメータを簡単に測定する。
【解決手段】フットプリント相当パターン１１３ｉ，１１３ｏとＳＭＡコネクタ１０２と校正配線パターンと有する校正基板１００を用いて、フィクスチャ基板の回路パラメータを測定する。フットプリント相当パターン１１３ｉ，１１３ｏは、一組のフィクスチャ基板それぞれに設けられたフットプリントに対応する配線パターンである。ＳＭＡコネクタ１０２は、各フィクスチャ基板に搭載されたＳＭＡコネクタと同一のものである。校正配線パターンは、各フィクスチャ基板の配線パターンに対応する、フットプリント相当パターン１１３ｉ，１１３ｏとＳＭＡコネクタ１０２とを接続する配線パターンである。そして、測定対象回路を介して接続されるフィクスチャ基板のフットプリントに相当するフットプリント相当パターン同士が直接接続されている。
【選択図】 図２

Description

本件は、校正基板と、その校正基板を用いた、回路パラメータの測定方法に関する。

校正基板は、回路パラメータの測定対象回路と、回路パラメータの測定装置とを仲介する仲介基板（フィクスチャ基板）の存在が、回路パラメータの測定値に与える影響量を校正するために使われる回路基板である。

一般的に、回路パラメータ（代表的には、Ｓパラメータ）を測定する測定装置が有する、測定用の信号の入出力コネクタと、測定対象回路（ＤＵＴ：Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）が有する入出力コネクタとはコネクタの種類が互いに異なっていることが多い。このため、回路パラメータの測定では、多くの場合、ＤＵＴと測定装置を接続するために、両者を仲介する接続用治具基板（フィクスチャ基板）が必要となる（例えば、特許文献１、２参照）。このようなフィクスチャ基板を使って得られた回路パラメータの測定結果は、フィクスチャ基板の回路パラメータを含んだ値となる。

従来、フィクスチャ基板の回路パラメータはＤＵＴの回路パラメータに比較すれば小さいものであったため、フィクスチャ基板の存在がＤＵＴの回路パラメータ測定結果に与える影響量は無視され、その測定結果が、ＤＵＴの回路パラメータとして扱われた。しかしながら、近年、ＤＵＴで扱われる信号の周波数が上昇するにつれ、この影響量が無視できなくなってきている。

ここで、測定結果にフィクスチャ基板の存在が与える影響量を校正してＤＵＴの回路パラメータを測定する方法としては、次のような測定方法が知られている。即ち、フィクスチャ基板とＤＵＴとが接続された接続物の回路パラメータとは別に、フィクスチャ基板単体の回路パラメータを別途測定しておくという方法である。この測定方法では、上記の接続物の回路パラメータから、フィクスチャ基板単体の回路パラメータを除去することで上記の影響量が校正される。

特開平１１−３８０５４号公報 特願２００６−５２８５０１号公報

フィクスチャ基板の回路パラメータの測定は、フィクスチャ基板のＤＵＴ接続コネクタに３種類（開放、短絡、標準負荷）の校正キットを取り付けることで行われることが多い。

ここで、回路パラメータの測定装置は、ＳＭＡ（Ｓｕｂ Ｍｉｎｉａｔｕｒｅ ｔｙｐｅＡ）コネクタ等の同軸コネクタを信号の入出力コネクタとして備えたものをＤＵＴとして想定しているものが多い。そして、校正キットは、測定装置におけるこのような事情を考慮して、同軸コネクタに接続されるものが一般的に市販されており容易に入手可能となっている。ここで、ＤＵＴの中には、同軸コネクタ以外のコネクタを備えているものも多い。このようなＤＵＴの回路パラメータの測定に用いられるフィクスチャ基板は、必然的に同軸コネクタ以外のコネクタをＤＵＴ接続コネクタとして備えている。その結果、このようなフィクスチャ基板の回路パラメータの測定には市販の校正キットを用いることができないこととなる。

このように、市販の校正キットを用いることができない場合には、ＤＵＴ接続コネクタに取付け可能な校正キットを個別に作成することが考えられる。しかしながら、精度の高い校正キットの作成自体にも高度な技術を要する上に、コネクタの種類によっては現状の技術で作成不能なものもある。このため、フィクスチャ基板の回路パラメータの測定自体が困難なものとなっているのが現状である。

本件は上記事情に鑑み、フィクスチャ基板の回路パラメータを簡単に測定することができる校正基板と、そのような校正基板を用いてＤＵＴの回路パラメータを測定する、回路パラメータの測定方法を提供することを目的とするものである。

上記目的を達成する校正基板は、入力する測定信号によってその回路パラメータが測定される測定対象回路についての、１組の仲介基板を用いた回路パラメータの測定結果を校正するための校正基板である。１組の仲介基板は、上記測定対象回路と、その測定対象回路の回路パラメータを測定する測定装置との間に介在する。また、１組の仲介基板それぞれは、上記測定対象回路が接続されるフットプリントと、上記測定装置が接続されるコネクタと、上記フットプリントと上記コネクタとを接続する配線パターンとを備える。

この校正基板は、フットプリント相当パターンと、接続コネクタと、校正配線パターンとを有している。

フットプリント相当パターンは、上記各仲介基板に設けられ、上記測定対象回路が接続するフットプリントに対応する配線パターンである。

接続コネクタは、上記各仲介基板に設けられたコネクタと同一のコネクタである。

校正配線パターンは、上記各仲介基板の配線パターンに対応する、上記フットプリント相当パターンと上記接続コネクタとを接続する配線パターンである。

そして、上記測定対象回路を介して接続される上記仲介基板のフットプリントに相当するフットプリント相当パターン同士が直接接続されている。

上記目的を達成する回路パラメータの測定方法は、第１の測定過程と、第２の測定過程と、校正過程とを有している。

第１の測定過程は、上記測定対象回路が上記仲介基板に接続された接続物の回路パラメータを上記測定装置で測定する過程である。

第２の測定過程は、上記校正基板の回路パラメータを上記測定装置で測定する過程である。

校正過程は、上記第２の測定過程で得られた回路パラメータの測定値を用いて、上記第１の測定過程で得られた回路パラメータの測定値を校正する過程である。

本件によれば、フィクスチャ基板の回路パラメータを簡単に測定することができる。

第１実施形態の校正基板によって回路パラメータを得ることができるフィクスチャ基板を示す図である。 第１実施形態の校正基板を示す図である。 ＤＵＴと２つのフィクスチャ基板とを互いに接続した物についてのインサーションロスの測定を行う際の、その物と測定装置とのケーブル接続を示す接続図である。 第１実施形態の校正基板のインサーションロスの測定を行う際の、その校正基板と測定装置とのケーブル接続を示す接続図である。 ＤＵＴと２つのフィクスチャ基板とを互いに接続した物についてのリターンロスの測定を行う際の、その物と測定装置とのケーブル接続を示す接続図である。 第１実施形態の校正基板のリターンロスの測定を行う際の、その校正基板と測定装置とのケーブル接続を示す接続図である。 第２実施形態の校正基板によって回路パラメータを得ることができるフィクスチャ基板を示す図である。 図７に示す２つのフィクスチャ基板の回路パラメータを求めるための校正基板の配線パターンを、フィクスチャ基板の配線パターンの点対称複写と平行移動によって設計することの困難さを示す図である。 第２実施形態の校正基板を示す図である。 第２実施形態の校正基板のインサーションロスの測定を行う際の、その校正基板と測定装置とのケーブル接続を示す接続図である。 第２実施形態の校正基板のリターンロスの測定を行う際の、その校正基板と測定装置とのケーブル接続を示す接続図である。

以下、本件の校正基板および校正方法の具体的な実施形態について、図面を参照して説明する。

まず、第１実施形態について説明する。

第１実施形態の校正基板は、次のようなフィクスチャ基板における回路パラメータを得るためのものである。

第１実施形態の校正基板に先だってフィクスチャ基板について説明する。

代表的な回路パラメータであるＳパラメータの中には、例えば、ＤＵＴに入力された電気信号がＤＵＴを通過する際の損失（インサーションロス）がある。インサーションロスの測定では、測定装置からＤＵＴへの電気信号の入力と、ＤＵＴを通過した電気信号の測定装置での測定が行われる。また、Ｓパラメータの中には、ＤＵＴに入力された電気信号がＤＵＴで反射されることによる損失（リターンロス）もある。リターンロスの測定では、測定装置からＤＵＴへの電気信号の入力と、ＤＵＴで反射されて戻ってくる電気信号の測定装置での測定が行われる。これらのＳパラメータの測定の際には、測定装置とＤＵＴとを接続する必要がある。

尚、ここでは、ＤＵＴを具体的には特定しないが、ＤＵＴは、例えば、ケーブル、回路網が搭載された回路基板、あるいは、集積回路を内蔵した回路素子等というように電気信号が通過するものであれば良い。

回路パラメータの測定装置の多くは、ＳＭＡコネクタ等の同軸コネクタを入出力コネクタとして備えている。一方で、ＤＵＴ側の接続コネクタは、同軸コネクタであるとは限らないので、同軸ケーブルでは測定装置とＤＵＴとを接続できない。フィクスチャ基板は、ＤＵＴ側の接続コネクタと嵌合するコネクタと、同軸ケーブル等を使って測定装置と接続される同軸コネクタ等とを備え、測定装置とＤＵＴとの間における電気信号のやり取りを仲介するものである。フィクスチャ基板は、一般的には、ＤＵＴにおける入力側と出力側との双方に用いられる。

図１は、第１実施形態の校正基板によって回路パラメータを得ることができるフィクスチャ基板を示す図である。

この図１の例では、測定対象回路（ＤＵＴ）２０は、回路本体２１と、外部回路との接続用の２つの接続コネクタ（ＤＵＴ側接続コネクタ）２２とを備えている。このＤＵＴ２０の回路パラメータの測定時には、各ＤＵＴ側接続コネクタ２２に一組のフィクスチャ基板１０ｉ，１０ｏが１つずつ接続される。この図１に示す一組のフィクスチャ基板１０ｉ，１０ｏが、測定対象回路と、測定対象回路の回路パラメータを測定する測定装置とを仲介する一組の仲介基板の一例に相当する。

図１（Ａ）には、ＤＵＴ２０の２つのＤＵＴ側接続コネクタ２２のそれぞれに一組のフィクスチャ基板１０が１つずつ接続された接続物の側面図が示されている。また、図１（Ｂ）には、接続物の上面図が示されている。

フィクスチャ基板１０には、ＤＵＴ側接続コネクタ２２と嵌合するコネクタ（フィクスチャ側接続コネクタ）１１が搭載されている。フィクスチャ側接続コネクタ１１は、２列に配列された複数の基板搭載端子１１ａを有している。

フィクスチャ基板１０上には、この基板搭載端子１１ａが各々にはんだ付けされる、２列に配列された複数のフットプリント１２が形成されている。フットプリント１２は、フィクスチャ側接続コネクタ１１から足状に延びている基板搭載端子１１ａが載せられてはんだ付けされるパターンである。

各基板搭載端子１１ａが各フットプリント１２にはんだ付けされることで、フィクスチャ側接続コネクタ１１がフィクスチャ基板１０に搭載される。図１（Ｂ）では、フィクスチャ基板１０上のフットプリント１２が見えるように、ＤＵＴ側接続コネクタ２２とフィクスチャ側接続コネクタ１１は図示が省略されている。

ＤＵＴ２０の回路本体２１は、電気信号の進行方向が互いに逆向きとなる２系統の信号線２１ａを備えている。本実施形態のＤＵＴ２０には、電気信号として差動信号が入出力される。このため、ＤＵＴ２０には、入力と出力との各系統について２本ずつ、合計４本の信号線２１ａが備えられている。４本の信号線２１ａのそれぞれは、ＤＵＴ側接続コネクタ２２の不図示の端子に接続されている。

ＤＵＴ側接続コネクタ２２とフィクスチャ側接続コネクタ１１との嵌合により、ＤＵＴ２０にフィクスチャ基板１０が接続されると、これらのコネクタを経て、ＤＵＴ２０の各信号線２１ａがフィクスチャ基板１０上のフットプリント１２に接続される。

ここで、この図１の例では、各信号線２１ａは、フィクスチャ基板１０上に２列に配列されたフットプリント１２のうち、フィクスチャ基板１０の中央寄りの列に属する入力側のフットプリント１２ｉおよび出力側のフットプリント１２ｏに接続される。そして、フィクスチャ基板１０上には、合計４本の配線パターンが形成されている。各配線パターンの、フィクスチャ側接続コネクタ１１の側の端部は入力側のフットプリント１２ｉあるいは出力側のフットプリント１２ｏに繋がっている。

入力側および出力側のフットプリント１２ｉ，１２ｏとフィクスチャ側接続コネクタ１１とＤＵＴ側接続コネクタ２２とを介して、フィクスチャ基板１０上の各配線パターンは、ＤＵＴ２０の各信号線２１ａに接続される。これら入力側および出力側のフットプリント１２ｉ，１２ｏが、測定対象回路が接続されるフットプリントの一例に相当する。

フィクスチャ基板１０上の４本の配線パターンのうち、ＤＵＴ２０の２本の信号線２１ａに信号を入力する２本の配線パターンが入力側配線パターン１３となっている。そして、ＤＵＴ２０の２本の信号線２１ａからの信号を出力する２本の配線パターンが出力側配線パターン１４となっている。入力側配線パターン１３の、フィクスチャ側接続コネクタ１１の側の端部は入力側のフットプリント１２ｉに繋がっている。また、出力側配線パターン１４の、フィクスチャ側接続コネクタ１１の側の端部は出力側のフットプリント１２ｏに繋がっている。

また、フットプリント１２のうちには、どの配線パターンとも繋がっていない無接続のフットプリント１２ｎもある。

また、フィクスチャ基板１０には、同軸コネクタの一種であるＳＭＡコネクタ１５が４個搭載されている。そして、２本の入力側配線パターン１３と２本の出力側配線パターン１４のそれぞれがこのＳＭＡコネクタ１５のいずれかに繋がっている。このＳＭＡコネクタ１５が、測定装置が接続されるコネクタの一例に相当する。また、入力側配線パターン１３と出力側配線パターン１４が、フットプリントとコネクタとを接続する配線パターンの一例に相当する。

ＤＵＴ２０の回路パラメータの測定時には、図１に示すように、ＤＵＴ２０が有する２つのＤＵＴ側接続コネクタ２２それぞれにフィクスチャ基板１０が１つずつ接続される。そして、各フィクスチャ基板１０のＳＭＡコネクタ１５が、回路パラメータを測定する後述の測定装置が有する、測定用の電気信号の入出力のためのＳＭＡコネクタに、同軸ケーブル３０によって接続される。

ＤＵＴ側接続コネクタ２２に接続された２つのフィクスチャ基板１０のうちの一方が、測定装置が出力した電気信号をＤＵＴ２０に入力するための入力側のフィクスチャ基板として使われる。また、他方のフィクスチャ基板１０が、ＤＵＴ２０から出力された電気信号を受け取る出力側のフィクスチャ基板として使われる。図１（Ｂ）では、図示左側のフィクスチャ基板１０が入力側、図示右側のフィクスチャ基板１０が出力側となっている。

測定装置と各フィクスチャ基板１０との接続は、端部にＳＭＡコネクタ３１を有する同軸ケーブル３０を介して行われる。

同軸ケーブル３０のＳＭＡコネクタ３１は、入力側のフィクスチャ基板１０ｉにおける、入力側配線パターン１３に繋がっているＳＭＡコネクタ１５に嵌合される。そして、この同軸ケーブル３０を通ってフィクスチャ基板１０に入力された信号が、フィクスチャ側接続コネクタ１１とＤＵＴ側接続コネクタ２２とを経てＤＵＴ２０に入力される。

そして、ＤＵＴ２０の内部を通過した信号が、出力側のフィクスチャ基板１０ｏにおける出力側配線パターン１４に繋がっているＳＭＡコネクタ１５から出力される。この信号は、例えば代表的な回路パラメータであるＳパラメータのインサーションロスの測定の際には、同軸ケーブル３０を経て測定装置に戻されることとなる。また、Ｓパラメータのリターンロスの測定の際には、出力側配線パターン１４に繋がっているＳＭＡコネクタ１５に、開放および短絡の２種類の校正キットが接続される。測定装置や校正キットの接続については、後で詳細に説明する。

このようにＤＵＴ２０に２つのフィクスチャ基板１０が接続されて測定される回路パラメータの測定値は、ＤＵＴ２０の回路パラメータの成分の他に、２つのフィクスチャ基板１０の回路パラメータの成分を含んだものとなる。

従って、２つのフィクスチャ基板１０がその測定結果に与えている影響量を校正するためには、ＤＵＴ２０の回路パラメータの測定結果からフィクスチャ基板１０における回路パラメータの成分を除く必要がある。

以下に説明する校正基板は、上記の影響量を校正するために、フィクスチャ基板１０の回路パラメータを求めるのに使われる回路基板である。

図２は、第１実施形態の校正基板を示す図である。

この図２に示す校正基板１００は、基板１０１と、８個のＳＭＡコネクタ１０２と、第１配線パターン１１０と、第２配線パターン１２０とを備えている。

第１配線パターン１１０は、図１に示すフィクスチャ基板１０上の配線パターンから、２列のフットプリント１２のうちの、フィクスチャ基板１０の縁寄りの列のフットプリント１２を除いたパターンである。

第１配線パターン１１０は、互いに繋がっていない独立した配線パターンとして、第１の入力側校正パターン１１１と第１の出力側校正パターン１１２を有している。さらに、第１配線パターン１１０は、独立した配線パターンとして、第１の無接続のフットプリント相当パターン１１３ｎも有している。

第１の入力側校正パターン１１１は、図１（Ｂ）に示す２本の入力側配線パターン１３と同等な２本の配線パターンである。各第１の入力側校正パターン１１１における校正基板１００の中央側の端部は、図１（Ｂ）に示す入力側のフットプリント１２ｉに相当する第１の入力側のフットプリント相当パターン１１３ｉに繋がっている。そして、各第１の入力側校正パターン１１１における、第１の入力側のフットプリント相当パターン１１３ｉとは反対側の端部がＳＭＡコネクタ１０２に接続されている。

第１の出力側校正パターン１１２は、図１（Ｂ）に示す２本の出力側配線パターン１４と同等な２本の配線パターンである。各第１の出力側校正パターン１１２における校正基板１００の中央側の端部は、図１（Ｂ）に示す出力側のフットプリント１２ｏに相当する第１の出力側のフットプリント相当パターン１１３ｏに繋がっている。そして、２本の第１の出力側校正パターン１１２それぞれにおける、第１の出力側のフットプリント相当パターン１１３ｏとは反対側の端部もＳＭＡコネクタ１０２に接続されている。

第１の入力側のフットプリント相当パターン１１３ｉおよび第１の出力側のフットプリント相当パターン１１３ｏが、上記フットプリントに対応するフットプリント相当パターンの一例に相当する。また、第１の入力側校正パターン１１１および第１の出力側校正パターン１１２が接続されているＳＭＡコネクタ１０２が、各仲介基板に設けられたコネクタと同一の接続コネクタの一例に相当する。

また、第１の無接続のフットプリント相当パターン１１３ｎは、図１（Ｂ）に示すフィクスチャ基板１０の中央寄りのフットプリント１２のうちの無接続のフットプリント１２ｎに相当するパターンである。

第２配線パターン１２０は、第１配線パターン１１０に対して点対称なパターンである。そして、第２配線パターン１２０は、互いに繋がっていない独立した配線パターンとして、第２の入力側校正パターン１２１と第２の出力側校正パターン１２２を有している。さらに、第２配線パターン１２０は、第２の無接続のフットプリント相当パターン１２３ｎも有している。

第２の入力側校正パターン１２１は、第１の入力側校正パターン１１１に対して点対称なパターンである。そして、第２の入力側校正パターン１２１に繋がっている第２の入力側のフットプリント相当パターン１２３ｉが、第１の出力側校正パターン１１２に繋がっている第１の出力側のフットプリント相当パターン１１３ｏに直結している。また、２本の第２の入力側校正パターン１２１それぞれにおける、第２の入力側のフットプリント相当パターン１２３ｉとは反対側の端部がＳＭＡコネクタ１０２に接続されている。

第２の出力側校正パターン１２２は、第１の出力側校正パターン１１２に対して点対称なパターンである。そして、第２の出力側校正パターン１２２に繋がっている第２の出力側のフットプリント相当パターン１２３ｏが、第１の入力側校正パターン１１１繋がっている第１の入力側のフットプリント相当パターン１１３ｉに直結している。また、２本の第２の出力側校正パターン１２２それぞれにおける、第２の出力側のフットプリント相当パターン１２３ｏとは反対側の端部がＳＭＡコネクタ１０２に接続されている。

第２の入力側のフットプリント相当パターン１２３ｉおよび第２の出力側のフットプリント相当パターン１２３ｏも、上記フットプリントに対応するフットプリント相当パターンの一例に相当する。また、第２の出力側校正パターン１２２が接続されているＳＭＡコネクタ１０２も、各仲介基板に設けられたコネクタと同一の接続コネクタの一例に相当する。

また、第２の無接続のフットプリント相当パターン１２３ｎは、第１の無接続のフットプリント相当パターン１１３ｎに対して点対称なパターンである。そして、第２の無接続のフットプリント相当パターン１２３ｎは第１の無接続のフットプリント相当パターン１１３ｎに直結している。

第１の入力側校正パターン１１１と第２の出力側校正パターン１２２とを合わせたものが、各仲介基板の配線パターンに対応する、フットプリント相当パターンと接続コネクタとを接続する校正配線パターンの一例に相当する。また、第１の出力側校正パターン１１２と第２の入力側校正パターン１２１とを合わせたものも、校正配線パターンの一例に相当する。

この校正基板１００の配線パターンは、例えばコンピュータ上で基板設計ツールを用いて設計されるが、その設計は、図１に示すフィクスチャ基板１０の設計データの流用により行われる。まず、フィクスチャ基板１０の配線パターンから、縁寄りの列の無接続のフットプリント１２ｎが除かれ、第１配線パターン１１０が作られる。続いて、その第１配線パターン１１０が、点対称複写される。

その複写されたパターンは、そのパターンにおけるフットプリント相当パターンが、第１配線パターン１１０における入力側、出力側、および無接続のフットプリント相当パターン１１３ｉ，１１３ｏ，１１３ｎに直結する位置まで平行移動される。上記の点対称複写と平行移動により第２配線パターン１２０が作られ、延いては、校正基板１００の配線パターンが完成する。

次に、図２の校正基板１００を用いた校正方法を含む、ＤＵＴ２０の回路パラメータの測定方法について説明する。

尚、以下では、測定される回路パラメータがＳパラメータであるとして説明を行う。

上述したように、Ｓパラメータにはインサーションロスとリターンロスとがある。以下、インサーションロスの測定方法について説明する。

この測定方法では、まず、ＤＵＴ２０と２つのフィクスチャ基板１０とを接続した接続物のインサーションロスが測定される。

図３は、ＤＵＴと２つのフィクスチャ基板との接続物のインサーションロスの測定を行う際の、その接続物と測定装置とのケーブル接続を示す接続図である。

尚、この図３では、図を見易くするために、入力側のフィクスチャ基板１０ｉの配線パターンとしては入力側配線パターン１３のみが図示され、出力側のフィクスチャ基板１０ｏの配線パターンとしては出力側配線パターン１４のみが図示されている。

まず、ＤＵＴ２０が有する２つのＤＵＴ側接続コネクタ２２それぞれに、フィクスチャ基板１０，１０ｏのフィクスチャ側接続コネクタ１１が嵌合される。これにより、ＤＵＴ２０と２つのフィクスチャ基板１０ｉ，１０ｏとの接続物が得られる。

そして、入力側のフィクスチャ基板１０ｉにおける２本の入力側配線パターン１３それぞれが繋がるＳＭＡコネクタ１５が、同軸ケーブル３０を介して、測定装置４０の２つの入出力コネクタ４１に接続される。また、出力側のフィクスチャ基板１０ｏにおける２本の出力側配線パターン１４それぞれが繋がるＳＭＡコネクタ１５が、同軸ケーブル３０を介して、測定装置４０の他の２つの入出力コネクタ４１に接続される。

測定装置４０が、入力側のフィクスチャ基板１０ｉに接続された２つの入出力コネクタ４１からインサーションロス測定用の差動信号を出力すると、その差動信号が、同軸ケーブル３０を介して入力側のフィクスチャ基板１０ｉに入力される。その差動信号は、その入力側のフィクスチャ基板１０ｉからＤＵＴ２０に入力される。差動信号は、ＤＵＴ２０の内部と出力側のフィクスチャ基板１０ｏとを通過し、同軸ケーブル３０を介して測定装置４０に戻る。その戻った差動信号が、この測定装置４０の内部のレシーバ回路により検出される。そして、測定装置４０が出力した差動信号に対する、測定装置４０の内部で検出された差動信号の比の絶対値のデシベル値が、測定装置４０の内部回路において、インサーションロスとして算出される。これにより、ＤＵＴ２０と２つのフィクスチャ基板１０ｉ，１０ｏとの接続物のインサーションロスが測定される。

この測定装置４０が、測定対象回路の回路パラメータを測定する測定装置の一例に相当する。

また、ＤＵＴ２０と２つのフィクスチャ基板１０ｉ，１０ｏとの接続物についてのインサーションロスの測定が、接続物について回路パラメータを測定する第１の測定過程の一例に相当する。

次に、校正基板１００のインサーションロスが測定される。

図４は、第１実施形態の校正基板のインサーションロスの測定を行う際の、その校正基板と測定装置とのケーブル接続を示す接続図である。

尚、この図４では、図を見易くするために、第１配線パターン１１０としては第１の入力側校正パターン１１１のみが図示され、第２配線パターン１２０としては第２の出力側校正パターン１２２のみが図示されている。

そして、２本の第１の入力側校正パターン１１１それぞれが繋がるＳＭＡコネクタ１０２が、同軸ケーブル３０を介して、測定装置４０の２つの入出力コネクタ４１に接続される。また、２本の第２の出力側校正パターン１２２それぞれが繋がるＳＭＡコネクタ１０２が、同軸ケーブル３０を介して、測定装置４０の他の２つの入出力コネクタ４１に接続される。

測定装置４０が、第１の入力側校正パターン１１１に接続された２つの入出力コネクタ４１から、インサーションロス測定用の差動信号を出力すると、その差動信号が、同軸ケーブル３０を介して校正基板１００に入力される。差動信号は、校正基板１００の第１の入力側校正パターン１１１と第２の出力側校正パターン１２２とを通過し、同軸ケーブル３０を介して測定装置４０に戻る。戻った差動信号は、この測定装置４０の内部のレシーバ回路により検出される。そして、測定装置４０が出力した差動信号と、測定装置４０の内部で検出された差動信号との比の絶対値のデシベル値が、測定装置４０の内部回路において、インサーションロスとして算出される。

この校正基板１００についてのインサーションロスの測定が、校正基板の回路パラメータを測定する第２の測定過程の一例に相当する。

このように求められた校正基板１００のインサーションロスは、図１に示す入力側のフィクスチャ基板１０ｉの入力側配線パターン１３のインサーションロスと出力側のフィクスチャ基板１０ｏの出力側配線パターン１４のインサーションロスの合計に等しい。

そこで、図３を参照して説明した測定によって得られた接続物のインサーションロスから、図４を参照して説明した測定で得られた校正基板１００のインサーションロスが減算される。

これにより、ＤＵＴ２０と２つのフィクスチャ基板１０ｉ，１０ｏとの接続物のインサーションロスの測定結果から、２つのフィクスチャ基板１０ｉ，１０ｏのインサーションロスの成分が除かれる。その結果、上記の接続物のインサーションロスに対して２つのフィクスチャ基板１０ｉ，１０ｏの存在が与える影響量が校正されて、ＤＵＴ２０のインサーションロスが求められる。

ここで、図３および図４それぞれを参照して説明した測定で得られるインサーションロスは、同軸ケーブル３０のインサーションロスを含んでいる。上記の減算の際には、この同軸ケーブル３０のインサーションロスも図３の測定によって得られた接続物のインサーションロスから減算されることとなる。つまり、同軸ケーブル３０のインサーションロスについては、ＤＵＴ２０のインサーションロスを求めるに当たって、存在しないものとして扱っても差し支えないものとなっている。以下では、この同軸ケーブル３０のインサーションロスについては特に触れずに説明を行う。

以上に説明したインサーションロスの減算が、上記第２の測定過程で得られた回路パラメータの測定値を用いて、上記第１の測定過程で得られた回路パラメータの測定値を校正する校正過程の一例に相当する。

ここで、この測定方法によって得られるＤＵＴ２０のインサーションロスには、ＤＵＴ側接続コネクタ２２に接続されるフィクスチャ側接続コネクタ１１でのインサーションロスが含まれている。ＤＵＴ２０が実際に使用されるときには、ＤＵＴ側接続コネクタ２２は必ず何らかの相手側コネクタと接続される。そして、その相手側コネクタにおいてインサーションロスが発生することとなる。この相手側コネクタのインサーションロスは、ＤＵＴ２０の使用時には必ず発生するものである。また、相手側コネクタはＤＵＴ側接続コネクタ２２に接続するものであるため、相手側コネクタのインサーションロスは、必然的にＤＵＴ２０に依存したものとなる。従って、ＤＵＴ２０のインサーションロスには、この相手側コネクタのインサーションロスも含めておくことが望ましい。

上記の測定方法によれば、フィクスチャ側接続コネクタ１１でのインサーションロスが、実際の使用状態での相手側コネクタでのインサーションロスとして、ＤＵＴ２０のインサーションロスに計上される。従って、相手側コネクタのインサーションロスを別途に測定しなくても、相手側コネクタのインサーションロスも含んだＤＵＴ２０のインサーションロスの値が得られることとなる。

次に、Ｓパラメータにおけるリターンロスの測定方法について説明する。

リターンロスの測定でも、まず、ＤＵＴ２０と２つのフィクスチャ基板１０ｉ，１０ｏとの接続物についてのリターンロスの測定と、校正基板１００についてのリターンロスの測定が行われる。

図５は、ＤＵＴと２つのフィクスチャ基板とを互いに接続した物についてのリターンロスの測定を行う際の、その物と測定装置とのケーブル接続を示す接続図である。

図５に示すケーブル接続では、図３に示す出力側のフィクスチャ基板１０ｏのＳＭＡコネクタ１５を同軸ケーブル３０で測定装置４０に接続するのに替えて、出力側フィクスチャ基板１０ｏ（図５図示右側のフィクスチャ基板１０）のＳＭＡコネクタ１５に、開放、短絡の２種類の校正キット４２、４３を接続する。これらの開放、短絡の２種類の校正キット４２、４３は、ＳＭＡコネクタに接続されるものであり、一般に市販されていて入手が容易な校正キットである。開放用の校正キット４２は、その校正キット４２が接続されるＳＭＡコネクタの信号端子とグラウンドとの間を開放された状態とするものである。短絡用の校正キット４３は、その校正キット４３が接続されるＳＭＡコネクタの信号端子とグラウンドとを短絡するものである。

上記の接続物についてのリターンロスの測定では、出力側のフィクスチャ基板１０ｏの各ＳＭＡコネクタ１５に開放用の校正キット４２が接続された状態と、短絡用の校正キット４３が接続された状態とのそれぞれについて次のような測定が行われる。即ち、各種類の校正キットが接続された状態で、測定装置４０から入力され上記の接続物で反射されて測定装置４０に戻ってくる差動信号がこの測定装置４０で検出される。

そして、開放、短絡の２種類の校正キット４２、４３それぞれについて検出された差動信号に基づいて、上記の接続物が所定の負荷状態に置かれたときに反射される差動信号が求められる。そして、測定装置４０から入力された差動信号に対する、上記のように求められた差動信号の比の絶対値のデシベル値が、測定装置４０の内部回路においてリターンロスとして算出される。これにより、ＤＵＴ２０と２つのフィクスチャ基板１０ｉ，１０ｏとの接続物のリターンロスが測定される。この接続物のリターンロスの測定も、上記第１の測定過程の一例に相当する。

図６は、第１実施形態の校正基板のリターンロスの測定を行う際の、その校正基板と測定装置とのケーブル接続を示す接続図である。

図６に示すケーブル接続では、図４に示すケーブル接続で校正基板１００の出力側のＳＭＡコネクタ１０２を同軸ケーブル３０で測定装置４０に接続するのに替えて、このＳＭＡコネクタ１０２（図６図示右側のＳＭＡコネクタ１０２）に、開放、短絡の２種類の校正キット４２、４３を接続する。そして、開放、短絡、各種類の校正キット４２、４３が接続された状態で、測定装置４０から入力され校正基板１００で反射されて測定装置４０に戻ってくる差動信号がこの測定装置４０で検出される。この検出された差動信号に基づいて、校正基板１００が所定の負荷状態に置かれたときに反射される差動信号が求められる。さらに、測定装置４０から入力された差動信号に対する、上記のように求められた差動信号の比が、測定装置４０の内部回路においてリターンロスとして算出される。これにより、校正基板１００のリターンロスが測定される。このように測定される校正基板１００のリターンロスは、図１に示す入力側のフィクスチャ基板１０ｉの入力側配線パターン１３と出力側のフィクスチャ基板１０ｏの出力側配線パターン１４のリターンロスの合計に等しい。この校正基板１００についてのリターンロスの測定も、上記第２の測定過程の一例に相当する。

そして、ＤＵＴ２０と２つのフィクスチャ基板１０との接続物のリターンロスから、２つのフィクスチャ基板１０のリターンロスが減算される。このように、上記の接続物のリターンロスから２つのフィクスチャ基板１０の存在が与える影響量が引かれることで、接続物のリターンロスの測定結果が校正され、ＤＵＴ２０のリターンロスが求められる。このリターンロスの減算も、上記校正過程の一例に相当する。

ここまで、ＤＵＴ２０における、図１に示す２系統（本数は４本）の信号線２１ａのうち、図中で左から右に電気信号が通過する系統の信号線２１ａについての回路パラメータを測定する方法について説明した。図１の例では、ＤＵＴ２０は、信号線２１ａとして、図中で右から左に電気信号が通過する別系統の信号線２１ａも備えている。

この別系統の信号線２１ａについての回路パラメータの測定も、図３から図６を参照して説明した測定方法と同等な測定方法で行われる。ただし、この別系統の信号線２１ａについての回路パラメータの測定では、同軸ケーブル３０や上記の２種類の校正キット４２、４３が、この別系統の信号線２１ａに繋がるＳＭＡコネクタ１５に付け替えられる。

その結果、入力側として使われていたフィクスチャ基板１０が新たに出力側として用いられ、出力側として使われていたフィクスチャ基板１０が新たに入力側として用いられることとなる。また、新たに入力側として用いられるフィクスチャ基板１０では、出力側配線パターン１４に替えて同一フィクスチャ基板１０上の入力側配線パターン１３が新たに用いられることとなる。一方、新たに出力側として用いられるフィクスチャ基板１０では、入力側配線パターン１３に替えて同一フィクスチャ基板１０上の出力側配線パターン１４が新たに用いられることとなる。

そして、新たに用いられる入力側配線パターン１３と新たに用いられる出力側配線パターン１４における回路パラメータは、校正基板１００の第２の入力側校正パターン１２１から第１の出力側校正パターン１１２を通るルートの回路パラメータに相当する。このため、上記の別系統の信号線２１ａについての回路パラメータの測定における校正処理に供するべく、校正基板１００におけるこのルートの回路パラメータが測定される。

ここで、校正基板１００では、第１の配線パターン１１０と第２の配線パターン１２０とは互いに点対称の関係にある。従って、第２の入力側校正パターン１２１から第１の出力側校正パターン１１２を通るルートの回路パラメータと、第１の入力側校正パターン１１１から第２の出力側校正パターン１２２を通るルートの回路パラメータは同等となる。このため、校正基板１００については、いずれか一方のルートの回路パラメータのみを測定し、他方のルートの回路パラメータとして流用しても良い。

尚、本実施形態では、上述したように、校正基板１００の設計が、フィクスチャ基板１０の配線パターンから縁寄りの列の無接続のフットプリント１２ｎの削除、点対称複写、および平行移動によって行われる。このため、校正基板１００は、互いに回路パラメータが同等となる２つのルートの配線パターンを有する形態となっている。上述したように、これら２つのルートの配線パターンは、互いに回路パラメータが同等であって一方の配線パターンの回路パラメータを他方の配線パターンの回路パラメータとして流用することができる。このため、校正基板としては、いずれか一方のルートの配線パターンのみを有する形態であっても良い。ただし、この形態の校正基板を作成するためには、校正基板の設計において、いずれか一方のルートの配線パターンを削除するという手間が生じることとなる。本実施形態では、２つのルートの配線パターンを有する形態を採用することで、設計上のこのような手間が省かれている。

また、上述した設計方法で得られる本実施形態の校正基板１００は、校正のために回路パラメータが測定されるどの配線パターンにも繋がっていない第１および第２の無接続のフットプリント相当パターン１１３ｎ，１２３ｎを有した形態となっている。この形態は、校正基板１００の設計において、フィクスチャ基板１０におけるフットプリント１２が、縁寄りの列の無接続のフットプリント１２ｎ以外はそのまま利用されることによる。第１および第２の無接続のフットプリント相当パターン１１３ｎ，１２３ｎは、校正には寄与しないパターンである。このため、校正基板としては、これら第１および第２の無接続のフットプリント相当パターン１１３ｎ，１２３ｎを持たない形態であっても良い。ただし、この形態の校正基板を作成するためには、校正基板の設計において、これらのパターンを削除するという手間が生じることとなる。本実施形態では、第１および第２の無接続のフットプリント相当パターン１１３ｎ，１２３ｎを有した形態採用するという点でも、設計上の手間が省かれている。

以上に説明した校正基板１００を用いた校正を行う測定方法によれば、ＤＵＴ側接続コネクタ２２に合わせた特別製の校正キットを用いることなくフィクスチャ基板１０の回路パラメータを簡単に測定することができる。

即ち、回路パラメータの代表例であるＳパラメータのうちのインサーションロスについては、校正基板１００の入出力両方のＳＭＡコネクタ１０２を同軸ケーブル３０を介して測定装置４０に接続することで測定が行われる。また、リターンロスについては、出力側のＳＭＡコネクタ１０２に、一般に市販されていて入手が容易な校正キット４２、４３を接続することで測定が行われる。

そして、このように特別製の校正キットを用いることなく簡単に測定した校正基板１００の回路パラメータを使って、ＤＵＴ２０の回路パラメータを得ることができる。

また、本実施形態では、フィクスチャ基板１０が、入力側配線パターン１３と出力側配線パターン１４との２種類の配線パターンを有している。そして、校正基板１００における配線パターンは、これら２種類の配線パターン同士が直結した形状のパターンとなっている。

本実施形態では、校正基板１００の配線パターンとして、このような形状のパターンを採用することで、校正に必要な入力側と出力側とを併せた回路パラメータの成分が一度に得られることとなっている。また、校正基板１００における配線パターンは、２種類の配線パターン同士の直結により、入力側と出力側以外の余分な構造が排除されたものとなっている。その結果、校正に必要な回路パラメータの成分のみが高精度に測定されることとなる。このことは、本件の校正基板に対し、次のような応用形態が好適であることを意味している。

この応用形態では、前記校正配線パターンは、入力用配線パターンと出力用配線パターンとが直結されたパターン形状を有する。入力用配線パターンは、一方の仲介基板が有する、上記測定対象回路に上記測定信号を入力する配線パターンである。出力用配線パターンは、他方の仲介基板が有する、上記測定対象回路からの測定信号が出力する配線パターンである。

図１に示すフィクスチャ基板１０は、この応用形態における仲介基板の一例にも相当している。また、第１の入力側校正パターン１１１と第２の出力側校正パターン１２２とを合わせたものや、第１の出力側校正パターン１１２と第２の入力側校正パターン１２１とを合わせたものは、この応用形態における校正配線パターンの一例にも相当している。

次に、第２実施形態について説明する。

図７は、第２実施形態の校正基板によって回路パラメータを得ることができるフィクスチャ基板を示す図である。

図７（Ａ）には、ＤＵＴ６０の２つのＤＵＴ側接続コネクタ６２のそれぞれにフィクスチャ基板５０が接続された接続物の側面図が示されている。また、図７（Ｂ）には、その接続物の上面図が示されている。

この図７の例では、ＤＵＴ側接続コネクタ６２に嵌合するフィクスチャ側接続コネクタ５１において、２列の基板搭載端子５１ａの一方の列の基板搭載端子５１ａに、回路本体６１が有する２系統の信号線６１ａの一方の系統の信号線６１ａが接続されている。また、他方の列の基板搭載端子５１ａに、他方の系統の信号線６１ａが接続されている。

フィクスチャ基板５０上には、２本の入力側パターン５３と、２本の出力側パターン５４が形成されている。各配線パターンの、フィクスチャ側接続コネクタ５１の側の端部は、フットプリント５２となっている。そして、このフットプリント５２とフィクスチャ側接続コネクタ５１とＤＵＴ側接続コネクタ６２とを介して、各配線パターンは、ＤＵＴ６０の各信号線６１ａに接続される。また、入力側パターン５３と出力側パターン５４は、各パターンから互いに逆向きに、入力側のフットプリント５２ｉと出力側のフットプリント５２ｏが突き出した形状となっている。

また、フットプリント５２の中には、入力側の無接続のフットプリント５２ｉ＿ｎと、出力側の無接続のフットプリント５２ｏ＿ｎとが有る。入力側の無接続のフットプリント５２ｉ＿ｎは、入力側のフットプリント５２ｉと同じ列に並んで配列され、入力側配線パターン５３とは繋がっていないフットプリントである。出力側の無接続のフットプリント５２ｏ＿ｎは、出力側のフットプリント５２ｏと同じ列に並んで配列され、出力側配線パターン５４とは繋がっていないフットプリントである。

そして、入力側のフットプリント５２ｉと出力側のフットプリント５２ｏは互いに距離を置いて隣り合っており、入力側の無接続のフットプリント５２ｉ＿ｎと出力側の無接続のフットプリント５２ｏ＿ｎも互いに距離を置いて隣り合っている。

２本の入力側パターン５３と２本の出力側パターン５４のそれぞれにおける両端部のうち、フットプリント５２とは反対側の端部はＳＭＡコネクタ５５に繋がっている。

ＤＵＴ６０の回路パラメータの測定時には、図７に示すように、ＤＵＴ６０が有する２つのＤＵＴ側接続コネクタ６２それぞれにフィクスチャ基板５０が１つずつ接続される。そして、その接続された２つのフィクスチャ基板５０のうちの一方が入力側のフィクスチャ基板として使われ、他方のフィクスチャ基板５０が出力側のフィクスチャ基板として使われる。また、入力側のフィクスチャ基板５０における入力側パターン５３に繋がっているＳＭＡコネクタ５５には、図１にも示した同軸ケーブル３０のＳＭＡコネクタ３１が嵌合される。また、出力側のフィクスチャ基板５０における出力側パターン５４に繋がっているＳＭＡコネクタ５５にも同軸ケーブル３０のＳＭＡコネクタ３１が嵌合される。

以下、この図７に示すフィクスチャ基板５０の回路パラメータを求めるための校正基板について説明する。

この校正基板の配線パターンについて、例えば、上述した第１実施形態と同様に、フィクスチャ基板５０の配線パターンの点対称複写と平行移動によって設計することが考えられる。しかし、この設計方法では、以下に説明するように、図７に示すフィクスチャ基板の回路パラメータを求めるための校正基板の配線パターンを得ることは困難である。

図８は、図７に示すフィクスチャ基板の回路パラメータを求めるための校正基板の配線パターンを、フィクスチャ基板の配線パターンの点対称複写と平行移動によって設計することの困難さを示す図である。

この図８には、フィクスチャ基板５０における配線パターンと、その配線パターンを点対称複写して得られた配線パターンとが、互いのフットプリント５２が重なる位置で重ねられて示されている。フィクスチャ基板５０では、上記のように、入力側のフットプリント５２ｉと、出力側のフットプリント５２ｏとは互いに隣り合っている。

このため、図８に示すように２つの配線パターンを重ねると、点対称複写で得られた配線パターンの出力側パターン５４’が、元の配線パターンの入力側パターン５３と、フットプリント５２よりも入力側の箇所で繋がったり互いに交差したりしてしまう。

同様に、点対称複写で得られた配線パターンの入力側パターン５３’も、元の配線パターンの出力側パターン５４と、フットプリント５２よりも出力側の箇所で繋がったり互いに交差したりしてしまう。

そして、点対称複写で得られた配線パターンをどのように平行移動しても、このような配線パターン同士の繋がりや交差を回避することは難しい。

第２実施形態の校正基板は、このような配線パターン同士の繋がりや交差を生じさせることなく設計されたものである。

図９は、第２実施形態の校正基板を示す図である。

この図９に示す校正基板２００は、基板２０１と、４個のＳＭＡコネクタ２０２と、２本の入力側校正パターン２０３と、２本の出力側校正パターン２０４とを備えている。

さらに、校正基板２００は、入力側のフットプリント相当パターン２０５ｉと、出力側のフットプリント相当パターンと、入力側の無接続のフットプリント相当パターン２０５ｉ＿ｎと、出力側の無接続のフットプリント相当パターン２０５ｏ＿ｎとを備えている。

入力側校正パターン２０３は、図７（Ｂ）に示す２本の入力側パターン５３と同等な２本の配線パターンである。各入力側校正パターン２０３における図中右側の端部は、図７（Ｂ）に示す入力側のフットプリント５２ｉに相当する形状の入力側のフットプリント相当パターン２０５ｉに繋がっている。そして、２本の入力側校正パターン２０３それぞれにおける、この入力側のフットプリント相当パターン２０５ｉとは反対側の端部がＳＭＡコネクタ２０２に接続されている。

出力側校正パターン２０４は、図７（Ｂ）に示す２本の出力側パターン５４と同等な２本の配線パターンである。各出力側校正パターン２０４における図中右側の端部は、図７（Ｂ）に示す出力側のフットプリント５２ｏに相当する出力側のフットプリント相当パターン２０５ｏに繋がっている。そして、２本の出力側校正パターン２０４それぞれにおける、この出力側のフットプリント相当パターン２０５ｏとは反対側の端部がＳＭＡコネクタ２０２に接続されている。

本実施形態では、この出力側校正パターン２０４は、図７（Ｂ）に示す出力側パターン５４の次のような平行移動によって得られたものである。

即ち、出力側校正パターン２０４は、出力側のフットプリント５２ｏが入力側のフットプリント５２ｉに直結する位置まで出力側パターン５４を図中左側に平行移動することによって得られたものである。

また、出力側校正パターン２０４が繋がるＳＭＡコネクタ２０２の位置は、入力側校正パターン２０３が繋がるＳＭＡコネクタ２０２の位置とは、上記の平行移動の分だけ、図中左側にずれた位置となっている。

入力側の無接続のフットプリント相当パターン２０５ｉ＿ｎは、図７（Ｂ）に示す入力側の無接続のフットプリント５２ｉ＿ｎに相当するパターンである。

また、出力側の無接続のフットプリント相当パターン２０５ｏ＿ｎは、図７（Ｂ）に示す出力側の無接続のフットプリント５２ｏ＿ｎに相当するパターンである。

そして、校正基板２００では、入力側の無接続のフットプリント相当パターン２０５ｉ＿ｎが、出力側の無接続のフットプリント相当パターン２０５ｏ＿ｎに直結されている。

尚、本実施形態の校正基板２００は、校正のために回路パラメータが測定されるどの配線パターンにも繋がっていない入力側および出力側の無接続のフットプリント相当パターン２０５ｉ＿ｎ，２０５ｏ＿ｎを有した形態となっている。本実施形態の校正基板２００は、フィクスチャ基板５０が有する全てのフットプリント５２をそのまま配置するように設計されているため、これらの無接続のフットプリント相当パターン２０５ｉ＿ｎ，２０５ｏ＿ｎも校正基板２００上に配置されている。しかし、これらの無接続のフットプリント相当パターン２０５ｉ＿ｎ，２０５ｏ＿ｎは、校正には寄与しないパターンである。このため、校正基板としては、これらの無接続のフットプリント相当パターン２０５ｉ＿ｎ，２０５ｏ＿ｎを持たない形態であっても良い。ただし、この形態の校正基板を作成するためには、校正基板の設計において、どの配線パターンにも繋がっていないフットプリント相当パターンを校正基板から削除するという手間が生じることとなる。本実施形態では、上記の無接続のフットプリント相当パターン２０５ｉ＿ｎ，２０５ｏ＿ｎを有した形態採用することで、設計上のこのような手間が省かれている。

以上に説明した校正基板２００の配線パターンは、入力側と出力側のうちの一方のフィクスチャ基板５０における入力側パターン５３と出力側パターン５４とを直結したものとなっている。

図７に示すように、入力側のフィクスチャ基板５０の入力側パターン５３は、ＤＵＴ６０における２系統の信号線６１ａのうちの一方の系統の信号線６１ａの入力側に繋がる。そして、この系統の信号線６１ａの出力側には、出力側のフィクスチャ基板５０の出力側パターン５４が繋がる。出力側のフィクスチャ基板５０は、入力側のフィクスチャ基板５０と同等な基板である。このため、出力側のフィクスチャ基板５０の出力側パターン５４は、入力側のフィクスチャ基板５０の出力側パターン５４と同等なパターンである。

つまり、本実施形態の校正基板２００の配線パターンの回路パラメータは、１つの系統の信号線６１ａに繋がる、各々別のフィクスチャ基板５０に属する入力側パターン５３と出力側パターン５４の回路パラメータの合計に等しい。そして、本実施形態の校正基板２００は、この１系統分の信号線６１ａに対応した、１系統分の配線パターンのみを有したものとなっている。

次に、図９の校正基板２００を用いた校正方法を含む、ＤＵＴ６０の回路パラメータの測定方法について説明する。

第２実施形態での回路パラメータの測定方法についても、上述した第１実施形態と同様に、測定される回路パラメータがＳパラメータであるとして説明を行う。

この測定方法でも、まず、ＤＵＴ６０と２つのフィクスチャ基板５０との接続物について回路パラメータが測定装置４０によって測定される。この接続物についての測定については、インサーションロス、リターンロスの双方ともに、測定装置４０とフィクスチャ基板５０との接続も含めて上述の第１実施形態と同様であるので説明を割愛する。

次に、図９の校正基板２００の回路パラメータが測定される。

図１０は、第２実施形態の校正基板のインサーションロスの測定を行う際の、その校正基板と測定装置とのケーブル接続を示す接続図である。

インサーションロスの測定では、２本の入力側校正パターン２０３それぞれが繋がるＳＭＡコネクタ２０２が、同軸ケーブル３０を介して、測定装置４０の、２つの入出力コネクタ４１に接続される。また、２本の出力側校正パターン２０４それぞれが繋がるＳＭＡコネクタ１０２が、同軸ケーブル３０を介して、測定装置４０の、他の２つの入出力コネクタ４１に接続される。

測定装置４０が、入力側校正パターン２０３に接続された２つの入出力コネクタ４１から、インサーションロス測定用の差動信号を出力すると、その差動信号が、同軸ケーブル３０を介して校正基板２００に入力される。差動信号は、校正基板２００の入力側校正パターン２０３と出力側校正パターン２０４とを通過し、同軸ケーブル３０を介して測定装置４０に戻る。戻った差動信号は、この測定装置４０の内部のレシーバ回路により検出される。そして、測定装置４０が出力した差動信号と、測定装置４０の内部で検出された差動信号との比の絶対値のデシベル値が、測定装置４０の内部回路において、インサーションロスとして算出される。このように求められたインサーションロスは、図７に示す入力側のフィクスチャ基板５０の入力側パターン５３と出力側のフィクスチャ基板５０の出力側パターン５４のインサーションロスの合計に等しい。

図１１は、第２実施形態の校正基板のリターンロスの測定を行う際の、その校正基板と測定装置とのケーブル接続を示す接続図である。

図１１に示すケーブル接続では、出力側校正パターン２０４それぞれが繋がるＳＭＡコネクタ２０２に、同軸ケーブル３０に替えて開放および短絡の２種類の校正キット４２、４３が接続される。そして、各種類の校正キット４２、４３が接続された状態で、測定装置４０から入力され上記の接続物で反射されて測定装置４０に戻ってくる差動信号がこの測定装置４０で検出される。この検出された差動信号に基づいて、校正基板１００が所定の負荷状態に置かれたときに反射される差動信号が求められる。さらに、測定装置４０から入力された差動信号に対する、上記のように求められた差動信号の比の絶対値のデシベル値が、測定装置４０の内部回路においてリターンロスとして算出される。これにより、校正基板２００のリターンロスが測定される。このように測定される校正基板２００のリターンロスは、図７に示す入力側のフィクスチャ基板５０の入力側パターン５３と出力側のフィクスチャ基板５０の出力側パターン５４のリターンロスの合計に等しい。

そして、上記の接続物について得られたインサーションロスおよびリターンロスそれぞれから、校正基板２００について得られたインサーションロスおよびリターンロスを減算するという校正が行われる。この校正により、ＤＵＴ２０のインサーションロスおよびリターンロスが求められる。

尚、上述したように、本実施形態の校正基板２００は、図７に示すＤＵＴ６０における２系統の信号線６１ａのうちの１系統分の信号線６１ａに対応した、１系統分の配線パターンのみを有したものとなっている。このため、ＤＵＴ６０の一方の系統の信号線６１ａについての回路パラメータの測定時に得られた校正基板２００の回路パラメータが、他方の系統の信号線６１ａについての回路パラメータの測定時の校正に流用される。

以上に説明した第２実施形態の校正基板２００を用いた校正を行う測定方法でも、上述の第１実施形態と同様に、入手に困難さを伴う特別製の校正キットを用いることなくＤＵＴ６０の回路パラメータを得ることができる。

また、本実施形態では、フィクスチャ基板５０において、入力側のフットプリント５２ｉと、出力側のフットプリント５２ｏとが、各パターンから互いに逆向きに突き出している。そして、入力側のフットプリント５２ｉと、出力側のフットプリント５２ｏとが、互いに距離を置いて隣り合っている。

本実施形態の校正基板２００の配線パターンは、フィクスチャ基板５０におけるこのようなパターン形状を利用して設計されたものである。即ち、この配線パターンは、出力側パターン５４を、出力側のフットプリント５２ｏが入力側のフットプリント５２ｉに直結する位置まで平行移動させたものとなっている。

上述したように、本実施形態では、校正基板２００の配線パターンとして、このような形状のパターンが採用されることで、図８に示す配線パターンの交差等を回避した上でフィクスチャ基板１０の配線パターンを流用したパターン設計の簡単化が図られている。このことは、本件の校正基板に対し、次のような応用形態が好適であることを意味している。

この応用形態では、上記仲介基板が、上記配線パターンとして、上記測定対象回路に対する測定信号の入力用と出力用とに使い分けられる２種類の配線パターンを有している。２種類の配線パターンは、それら２種類の配線パターンそれぞれから上記フットプリントが互いに逆向きに突き出していて、且つ、その２種類の配線パターンそれぞれのフットプリントが互いに距離を置いて配置されたものとなっている。

図７に示すフィクスチャ基板５０が、この応用形態における仲介基板の一例に相当する。

１０，５０ フィクスチャ基板
１０ｉ 入力側のフィクスチャ基板
１０ｏ 出力側のフィクスチャ基板
１１，５１ フィクスチャ側接続コネクタ
１１ａ，５１ａ 基板搭載端子
１２，５２ フットプリント
１２ｉ，５２ｉ 入力側のフットプリント
１２ｏ，５２ｏ 出力側のフットプリント
１２ｎ 無接続のフットプリント
１３，５３，５３’ 入力側パターン
１４，５４，５４’ 出力側パターン
１５，３１，５５，１０２，２０２ ＳＭＡコネクタ
２０，６０ ＤＵＴ
２１，６１ 回路本体
２１ａ，６１ａ 信号線
２２，６２ ＤＵＴ側接続コネクタ
３０ 同軸ケーブル
４０ 測定装置
４１ 入出力コネクタ
４２、４３ 校正キット
５２ｉ＿ｎ 入力側の無接続のフットプリント
５２ｏ＿ｎ 出力側の無接続のフットプリント
１００，２００ 校正基板
１０１，２０１ 基板
１１０ 第１配線パターン
１１１ 第１の入力側校正パターン
１１２ 第１の出力側校正パターン
１１３ｉ 第１の入力側のフットプリント相当パターン
１１３ｏ 第１の出力側のフットプリント相当パターン
１１３ｎ 第１の無接続のフットプリント相当パターン
１２０ 第２配線パターン
１２１ 第２の入力側校正パターン
１２２ 第２の出力側校正パターン
１２３ｉ 第２の入力側のフットプリント相当パターン
１２３ｏ 第２の出力側のフットプリント相当パターン
１２３ｎ 第２の無接続のフットプリント相当パターン
２０３ 入力側校正パターン
２０４ 出力側校正パターン
２０５ｉ 入力側のフットプリント相当パターン
２０５ｉ＿ｎ 入力側の無接続のフットプリント相当パターン
２０５ｏ 出力側のフットプリント相当パターン
２０５ｏ＿ｎ 出力側の無接続のフットプリント相当パターン

Claims (4)

1. 入力する測定信号によってその回路パラメータが測定される測定対象回路と、前記測定対象回路の回路パラメータを測定する測定装置との間に介在し、前記測定対象回路が接続されるフットプリントと、前記測定装置が接続されるコネクタと、前記フットプリントと前記コネクタとを接続する配線パターンとをそれぞれ備える１組の仲介基板を用いた、前記測定対象回路の回路パラメータの測定結果を校正するための校正基板であって、
   前記各仲介基板に設けられ、前記測定対象回路が接続するフットプリントに対応するフットプリント相当パターンと、
   前記各仲介基板に設けられたコネクタと同一の接続コネクタと、
   前記各仲介基板の配線パターンに対応する、前記フットプリント相当パターンと前記接続コネクタとを接続する校正配線パターンとを有し、
   前記測定対象回路を介して接続される前記仲介基板のフットプリントに相当するフットプリント相当パターン同士が直接接続されていることを特徴とする校正基板。
2. 前記校正配線パターンは、一方の仲介基板が有する、前記測定対象回路に前記測定信号を入力する入力用配線パターンと、他方の仲介基板が有する、前記測定対象回路からの測定信号が出力する出力用配線パターンとが直結されたパターン形状を有することを特徴とする、請求項１記載の校正基板。
3. 前記仲介基板が、前記配線パターンとして、前記測定対象回路に対する測定信号の入力用と出力用とに使い分けられる２種類の配線パターンを有し、それら２種類の配線パターンそれぞれから前記フットプリントが互いに逆向きに突き出していて、且つ、該２種類の配線パターンそれぞれのフットプリントが互いに距離を置いて配置されたものであることを特徴とする請求項１または２記載の校正基板。
4. 入力する測定信号によって回路パラメータが測定される測定対象回路が、前記測定対象回路の回路パラメータを測定する測定装置と前記測定対象回路とを仲介する仲介基板に接続された接続物の回路パラメータを、該測定装置で測定する第１の測定過程と、
   前記仲介基板が前記回路パラメータの測定に与える影響を校正するための校正基板であって、前記仲介基板に搭載された前記第２種類のコネクタと同じタイプの接続コネクタと、前記仲介基板に搭載され前記第１種類のコネクタに接続される第１コネクタと該仲介基板上の前記第２種類のコネクタとを繋いだ該仲介基板上の配線パターン中の箇所のうち該第１コネクタが接続されているフットプリントの箇所で該配線パターン同士が直結したパターン形状を有し、両端が前記接続コネクタに繋がった校正配線パターンと、を備えた校正基板の回路パラメータを前記測定装置で測定する第２の測定過程と、
   前記第２の測定過程で得られた回路パラメータの測定値を用いて、前記第１の測定過程で得られた回路パラメータの測定値を校正する校正過程と、
   を有することを特徴とする回路パラメータの測定方法。

Images