JP2012195367A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2012195367A
JP2012195367A JP2011056800A JP2011056800A JP2012195367A JP 2012195367 A JP2012195367 A JP 2012195367A JP 2011056800 A JP2011056800 A JP 2011056800A JP 2011056800 A JP2011056800 A JP 2011056800A JP 2012195367 A JP2012195367 A JP 2012195367A
Authority
JP
Japan
Prior art keywords
trench gate
conductive portion
trench
conductive
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011056800A
Other languages
Japanese (ja)
Other versions
JP5696536B2 (en
Inventor
Satoru Machida
悟 町田
Jun Saito
順 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2011056800A priority Critical patent/JP5696536B2/en
Publication of JP2012195367A publication Critical patent/JP2012195367A/en
Application granted granted Critical
Publication of JP5696536B2 publication Critical patent/JP5696536B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can inhibit reduction in withstanding voltage of a bottom face of a trench gate due to electric field concentration with maintaining low switching loss.SOLUTION: A conductive part 44 of a trench gate 40 includes a first conductive part 44a extending along a lateral face of the trench gate 40 and a second conductive part 44b extending along a bottom face of the trench gate 40. The second conductive part 44b protrudes from the first conductive part 44a toward the center of the trench gate 40 when viewed from above, and an end part of the second conductive part 44b does not exceed an intermediate position 43 between a lateral face and the center 41 of the trench gate 40.

Description

本発明は、トレンチゲートを備える半導体装置に関する。   The present invention relates to a semiconductor device including a trench gate.

トレンチゲートを備える半導体装置の一例として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が知られている。この種のＩＧＢＴは、例えば直流電圧を交流電圧に変換する車両用のインバータに用いられており、その特性には低いオン電圧と低いスイッチング損失が望まれている。   An IGBT (Insulated Gate Bipolar Transistor) is known as an example of a semiconductor device including a trench gate. This type of IGBT is used, for example, in an inverter for a vehicle that converts a DC voltage into an AC voltage, and low on-voltage and low switching loss are desired for its characteristics.

特許文献１には、トレンチゲートを備えるＩＧＢＴにおいて、低いオン電圧と低いスイッチング損失を実現する技術の一例が開示されている。図１４に、特許文献１に開示されるＩＧＢＴの概略を示す。縦型ＩＧＢＴ１００は、半導体層１３０と、半導体層１３０の裏面に形成されているコレクタ電極１２０と、半導体層１３０の表面に形成されているエミッタ電極１５０と、半導体層１３０の表層部に形成されているトレンチゲート１４０を備えている。半導体層１３０は、ｐ＋型のコレクタ領域１３１とｎ＋型のバッファ領域１３２とｎ−型のドリフト領域１３３とｐ型のボディ領域１３４とｎ＋型のエミッタ領域１３５を有している。トレンチゲート１４０は、絶縁部１４２と、その絶縁部１４２内に設けられている導電部１４４を有している。 Patent Document 1 discloses an example of a technique for realizing a low on-voltage and a low switching loss in an IGBT including a trench gate. FIG. 14 shows an outline of the IGBT disclosed in Patent Document 1. The vertical IGBT 100 is formed on the semiconductor layer 130, the collector electrode 120 formed on the back surface of the semiconductor layer 130, the emitter electrode 150 formed on the surface of the semiconductor layer 130, and the surface layer portion of the semiconductor layer 130. A trench gate 140 is provided. The semiconductor layer 130 includes a p + type collector region 131, an n + type buffer region 132, an n − type drift region 133, a p type body region 134, and an n + type emitter region 135. The trench gate 140 has an insulating part 142 and a conductive part 144 provided in the insulating part 142.

縦型ＩＧＢＴ１００では、トレンチゲート１４０の幅Ｗｔｒが幅広に形成されていることを１つの特徴としている。さらに、縦型ＩＧＢＴ１００では、導電部１４４がトレンチゲート１４０の側面近傍に偏在して設けられていることを１つの特徴としている。   One characteristic of the vertical IGBT 100 is that the trench gate 140 has a wide width Wtr. Further, the vertical IGBT 100 is characterized in that the conductive portion 144 is provided unevenly in the vicinity of the side surface of the trench gate 140.

トレンチゲート１４０の幅Ｗｔｒが幅広に形成されていると、コレクタ領域１３１から供給された正孔は、幅広なトレンチゲート１４０によってエミッタ電極１５０への排出が抑制される。このため、ドリフト領域１３３内の正孔濃度が上昇し、低いオン電圧が実現される。   If the width Wtr of the trench gate 140 is formed wide, the holes supplied from the collector region 131 are suppressed from being discharged to the emitter electrode 150 by the wide trench gate 140. For this reason, the hole concentration in the drift region 133 increases, and a low on-voltage is realized.

また、導電部１４４がトレンチゲート１４０の側面近傍に偏在して設けられていると、偏在して設けられていない場合（すなわち、トレンチゲートの中央部にも導電部が設けられている場合）に比して、導電部１４４とドリフト領域１３３の対向面積が小さく構成される。このため、導電部１４４とドリフト領域１３３の間に構成されるゲート・コレクタ間容量が小さくなる。さらに、導電部１４４がトレンチゲート１４０の側面近傍に偏在して設けられていると、導電部１４４とエミッタ電極１５０の対向面積も小さく構成される。このため、導電部１４４とエミッタ電極１５０の間に構成されるゲート・エミッタ間容量も小さくなる。このように、導電部１４４がトレンチゲート１４０の側面近傍に偏在して設けられていると、ゲート・コレクタ間容量とゲート・エミッタ間容量が小さくなるので、スイッチング速度が向上し、スイッチング損失が低く抑えられる。このように、縦型ＩＧＢＴ１００では、トレンチゲート１４０の形態を工夫することにより、低いオン電圧と低いスイッチング損失を両立した特性が実現されている。   Further, when the conductive portion 144 is provided unevenly in the vicinity of the side surface of the trench gate 140, when the conductive portion 144 is not provided unevenly (that is, when the conductive portion is also provided in the central portion of the trench gate). In comparison, the opposing area of the conductive portion 144 and the drift region 133 is configured to be small. For this reason, the gate-collector capacitance formed between the conductive portion 144 and the drift region 133 is reduced. Furthermore, when the conductive portion 144 is provided unevenly in the vicinity of the side surface of the trench gate 140, the facing area between the conductive portion 144 and the emitter electrode 150 is also reduced. For this reason, the gate-emitter capacitance formed between the conductive portion 144 and the emitter electrode 150 is also reduced. Thus, when the conductive portion 144 is provided in the vicinity of the side surface of the trench gate 140, the gate-collector capacitance and the gate-emitter capacitance are reduced, so that the switching speed is improved and the switching loss is reduced. It can be suppressed. As described above, in the vertical IGBT 100, by devising the form of the trench gate 140, a characteristic that achieves both a low ON voltage and a low switching loss is realized.

特開２００５−３４０６２６号公報（特に、図１２参照）Japanese Patent Laying-Open No. 2005-340626 (see in particular FIG. 12)

しかしながら、導電部１４４がトレンチゲート１４０の側面近傍に偏在して設けられていると、トレンチゲート１４０の底面において電界が局所的に集中してしまう（図１４の破線部参照）。このため、縦型ＩＧＢＴ１００では、耐圧が低いという問題がある。   However, if the conductive portion 144 is unevenly provided near the side surface of the trench gate 140, the electric field is locally concentrated on the bottom surface of the trench gate 140 (see the broken line portion in FIG. 14). For this reason, the vertical IGBT 100 has a problem that the breakdown voltage is low.

本願明細書では、スイッチング損失を低く維持しながら、トレンチゲートの底面の電界集中による耐圧低下も抑制可能な半導体装置を提供することを目的としている。   An object of the present specification is to provide a semiconductor device capable of suppressing a decrease in breakdown voltage due to electric field concentration on the bottom surface of a trench gate while maintaining a low switching loss.

本願明細書で開示される半導体装置では、側面近傍に偏在して設けられている導電部が、トレンチゲートの底面に沿ってトレンチゲートの中央に向けて伸びていることを特徴としている。導電部がトレンチゲートの底面に沿って伸びていると、トレンチゲートの底面における電界集中が緩和され、耐圧低下が抑制される。また、本発明者らの検討によると、トレンチゲートの底面に沿って伸びている導電部が、トレンチゲートの側面と中央の間の中間位置を越えていなければ、スイッチング損失が低く維持されることが確認されている。このため、上記形態の導電部を有する半導体装置では、スイッチング損失を低く維持しながら、電界集中による耐圧低下も抑制され得る。   The semiconductor device disclosed in the present specification is characterized in that a conductive portion provided in an uneven distribution in the vicinity of the side surface extends toward the center of the trench gate along the bottom surface of the trench gate. When the conductive portion extends along the bottom surface of the trench gate, electric field concentration on the bottom surface of the trench gate is alleviated, and a decrease in breakdown voltage is suppressed. Further, according to the study by the present inventors, the switching loss is maintained low unless the conductive portion extending along the bottom surface of the trench gate exceeds the intermediate position between the side surface and the center of the trench gate. Has been confirmed. For this reason, in the semiconductor device having the conductive portion of the above form, a decrease in breakdown voltage due to electric field concentration can be suppressed while maintaining a low switching loss.

すなわち、本願明細書で開示される半導体装置は、トレンチゲートを備えている。そのトレンチゲートは、絶縁部と、その絶縁部内に設けられている導電部を有している。導電部は、第１導電部と第２導電部を有している。第１導電部は、トレンチゲートの上面側の第１端部からトレンチゲートの底面側の第２端部までトレンチゲートの側面に沿って伸びている。第２導電部は、トレンチゲートの側面側の第３端部からトレンチゲートの中央側の第４端部までトレンチゲートの底面に沿って伸びている。第１導電部の第２端部と第２導電部の第３端部が接触している。第２導電部は、平面視したときに、第１導電部からトレンチゲートの中央に向けて突出していることを特徴としている。さらに、第２導電部は、平面視したときに、トレンチゲートの側面と中央の間の中間位置を越えて中央に向けて突出していないことを特徴としている。   That is, the semiconductor device disclosed in this specification includes a trench gate. The trench gate has an insulating part and a conductive part provided in the insulating part. The conductive part has a first conductive part and a second conductive part. The first conductive portion extends along the side surface of the trench gate from the first end portion on the upper surface side of the trench gate to the second end portion on the bottom surface side of the trench gate. The second conductive portion extends along the bottom surface of the trench gate from the third end portion on the side surface side of the trench gate to the fourth end portion on the central side of the trench gate. The second end of the first conductive part and the third end of the second conductive part are in contact. The second conductive portion is characterized by protruding from the first conductive portion toward the center of the trench gate when viewed in plan. Furthermore, the second conductive portion is characterized in that it does not protrude toward the center beyond the intermediate position between the side surface and the center of the trench gate when viewed in plan.

本願明細書で開示される半導体装置では、第２導電部の第４端部が、トレンチゲートの中央に向けて、トレンチゲートの底面との距離が大きくなるように形成されているのが望ましい。第２導電部の第４端部において集中する電界がさらに緩和され、半導体装置の耐圧がさらに向上する。   In the semiconductor device disclosed in the present specification, it is preferable that the fourth end portion of the second conductive portion is formed so that the distance from the bottom surface of the trench gate increases toward the center of the trench gate. The electric field concentrated at the fourth end of the second conductive portion is further relaxed, and the breakdown voltage of the semiconductor device is further improved.

本明細書で開示される半導体装置の製造方法は、トレンチゲートを形成するトレンチゲート形成工程を備えている。そのトレンチゲート形成工程は、第１工程と第２工程と第３工程と第４工程を有する。第１工程では、トレンチの中央部に空間を残すように、トレンチの内壁に第１絶縁層と導電層と犠牲層をこの順で形成する。第２工程では、第１工程を実施した後に、トレンチの空間の底面に位置する導電層と犠牲層を選択的に除去する。第３工程では、第２工程を実施した後に、トレンチ内に残存する犠牲層を選択的に除去する。第４工程では、第３工程を実施した後に、トレンチ内に第２絶縁層を充填する。上記製造方法を実施すると、トレンチ内にはトレンチの底面に沿って伸びる導電層が形成される。上記製造方法によると、本明細書で開示される半導体装置を簡便な方法で形成することができる。   The method for manufacturing a semiconductor device disclosed in this specification includes a trench gate forming step of forming a trench gate. The trench gate forming step includes a first step, a second step, a third step, and a fourth step. In the first step, a first insulating layer, a conductive layer, and a sacrificial layer are formed in this order on the inner wall of the trench so as to leave a space in the center of the trench. In the second step, after the first step is performed, the conductive layer and the sacrificial layer located on the bottom surface of the trench space are selectively removed. In the third step, the sacrificial layer remaining in the trench is selectively removed after the second step is performed. In the fourth step, the second insulating layer is filled in the trench after the third step is performed. When the manufacturing method is performed, a conductive layer extending along the bottom surface of the trench is formed in the trench. According to the above manufacturing method, the semiconductor device disclosed in this specification can be formed by a simple method.

本願明細書で開示される半導体装置は、スイッチング損失が低く維持されながら、トレンチゲートの底面の電界集中による耐圧低下も抑制され得る。   The semiconductor device disclosed in this specification can suppress a decrease in breakdown voltage due to electric field concentration on the bottom surface of the trench gate while maintaining low switching loss.

図1は、縦型ＩＧＢＴの要部断面図を示す。FIG. 1 shows a cross-sectional view of the main part of a vertical IGBT. 図２は、図１のII-II線に対応した断面図を示す。FIG. 2 is a cross-sectional view corresponding to the line II-II in FIG. 図３は、図１のIII-III線に対応した断面図を示す。FIG. 3 shows a cross-sectional view corresponding to line III-III in FIG. 図４は、トレンチゲートの要部拡大断面図（参照符号付き）を示す。FIG. 4 shows an enlarged cross-sectional view (with reference numerals) of the main part of the trench gate. 図５は、トレンチゲートの要部拡大断面図（参照符号無し）を示す。FIG. 5 shows an enlarged cross-sectional view (without reference numerals) of the main part of the trench gate. 図６は、トレンチゲートの底面に加わる最大電界強度を示す。FIG. 6 shows the maximum electric field strength applied to the bottom surface of the trench gate. 図７は、縦型ＩＧＢＴのターンオン損失を示す。FIG. 7 shows the turn-on loss of the vertical IGBT. 図８は、変形例のトレンチゲートの要部拡大断面図（参照符号付き）を示す。FIG. 8 is an enlarged cross-sectional view (with reference numerals) of main parts of a modified trench gate. 図９は、縦型ＩＧＢＴの製造過程における要部断面図を示す（１）。FIG. 9 is a cross-sectional view of the main part in the manufacturing process of the vertical IGBT (1). 図１０は、縦型ＩＧＢＴの製造過程における要部断面図を示す（２）。FIG. 10 is a cross-sectional view of the main part in the manufacturing process of the vertical IGBT (2). 図１１は、縦型ＩＧＢＴの製造過程における要部断面図を示す（３）。FIG. 11 is a cross-sectional view of the main part in the manufacturing process of the vertical IGBT (3). 図１２は、縦型ＩＧＢＴの製造過程における要部断面図を示す（４）。FIG. 12 shows a cross-sectional view of the main part in the manufacturing process of the vertical IGBT (4). 図１３は、縦型ＩＧＢＴの製造過程における要部断面図を示す（５）。FIG. 13: shows principal part sectional drawing in the manufacturing process of vertical IGBT (5). 図１４は、従来の縦型ＩＧＢＴの要部断面図を示す。FIG. 14 is a cross-sectional view of a main part of a conventional vertical IGBT.

図１〜図３に示す縦型ＩＧＢＴ１０は、直流電圧を交流電圧に変換する車両用の３相インバータを構成する回路素子として用いられている。図１に示されるように、縦型ＩＧＢＴ１０は、シリコン単結晶の半導体層３０と、半導体層３０の裏面に形成されているアルミニウムのコレクタ電極２０と、半導体層３０の表面に形成されているアルミニウムのエミッタ電極５０と、半導体層３０の表層部に形成されているトレンチゲート４０を備えている。   The vertical IGBT 10 shown in FIGS. 1 to 3 is used as a circuit element constituting a three-phase inverter for a vehicle that converts a DC voltage into an AC voltage. As shown in FIG. 1, the vertical IGBT 10 includes a silicon single crystal semiconductor layer 30, an aluminum collector electrode 20 formed on the back surface of the semiconductor layer 30, and aluminum formed on the surface of the semiconductor layer 30. Emitter electrode 50 and a trench gate 40 formed in the surface layer portion of the semiconductor layer 30.

半導体層３０は、ｐ＋型のコレクタ領域３１とｎ＋型のバッファ領域３２とｎ−型のドリフト領域３３とｐ型のボディ領域３４とｎ＋型のエミッタ領域３５を有している。コレクタ領域３１は、イオン注入技術を利用して、半導体層３０の裏層部に形成される。コレクタ領域３１は、コレクタ電極２０と電気的に接続している。バッファ領域３２は、イオン注入技術を利用して、半導体層３０の裏層部に形成される。バッファ領域３２は、コレクタ領域３１とドリフト領域３３の間に設けられている。ドリフト領域３３は、半導体層３０に他の半導体領域を形成した残部である。ドリフト領域３３は、バッファ領域３２とボディ領域３４の間に設けられている。ボディ領域３４は、イオン注入技術を利用して、半導体層３０の表層部に形成される。ボディ領域３４は、ドリフト領域３３とエミッタ領域３５の間に設けられている。エミッタ領域３５は、イオン注入技術を利用して、半導体層３０の表層部に形成される。エミッタ領域３５は、ボディ領域３４上に分散して設けられている。 The semiconductor layer 30 includes a p + -type collector region 31, an n + -type buffer region 32, an n − -type drift region 33, a p-type body region 34, and an n + -type emitter region 35. The collector region 31 is formed in the back layer portion of the semiconductor layer 30 using an ion implantation technique. The collector region 31 is electrically connected to the collector electrode 20. The buffer region 32 is formed in the back layer portion of the semiconductor layer 30 using an ion implantation technique. The buffer region 32 is provided between the collector region 31 and the drift region 33. The drift region 33 is a remaining portion in which another semiconductor region is formed in the semiconductor layer 30. The drift region 33 is provided between the buffer region 32 and the body region 34. The body region 34 is formed in the surface layer portion of the semiconductor layer 30 using an ion implantation technique. The body region 34 is provided between the drift region 33 and the emitter region 35. The emitter region 35 is formed in the surface layer portion of the semiconductor layer 30 using an ion implantation technique. The emitter regions 35 are distributed on the body region 34.

トレンチゲート４０は、酸化シリコンの絶縁部４２と、その絶縁部４２内に埋設して設けられているポリシリコンの導電部４４を有する。導電部４４は、図示しない断面において、ゲート配線に電気的に接続されている。図２及び図３に示されるように、トレンチゲート４０はｚ軸方向に長く伸びており、その長手方向を共通とする複数のトレンチゲート４０がストライプ状に配置されている。図１に示されるように、縦型ＩＧＢＴ１０では、トレンチゲート４０の幅Ｗｔｒ（長手方向に直交する断面における横方向の幅）が幅広に形成されていることを１つの特徴としている。トレンチゲート４０の幅Ｗｔｒが幅広に形成されていると、コレクタ領域３１から供給された正孔は、幅広なトレンチゲート４０によってエミッタ電極５０への排出が抑制される。このため、縦型ＩＧＢＴ１０では、ドリフト領域３３内の正孔濃度が上昇し、低いオン電圧が実現される。   The trench gate 40 includes an insulating portion 42 made of silicon oxide and a conductive portion 44 made of polysilicon embedded in the insulating portion 42. The conductive portion 44 is electrically connected to the gate wiring in a cross section (not shown). As shown in FIGS. 2 and 3, the trench gate 40 extends long in the z-axis direction, and a plurality of trench gates 40 having a common longitudinal direction are arranged in a stripe shape. As shown in FIG. 1, the vertical IGBT 10 is characterized in that the width Wtr of the trench gate 40 (the width in the horizontal direction in the cross section orthogonal to the longitudinal direction) is formed wide. When the width Wtr of the trench gate 40 is formed wide, the holes supplied from the collector region 31 are suppressed from being discharged to the emitter electrode 50 by the wide trench gate 40. For this reason, in the vertical IGBT 10, the hole concentration in the drift region 33 increases and a low on-voltage is realized.

さらに、縦型ＩＧＢＴ１０では、導電部４４がトレンチゲート４０の側面近傍に偏在して設けられていることを１つの特徴としている。縦型ＩＧＢＴ１０のトレンチゲート４０は、一対の導電部４４を有しており、一方の導電部４４がトレンチゲートの一方の側面に偏在しており、他方の導電部４４がトレンチゲート４０の他方の側面に偏在している。一方の導電部４４と他方の導電部４４は、絶縁部４２によって分離されている。   Furthermore, the vertical IGBT 10 is characterized in that the conductive portion 44 is provided in the vicinity of the side surface of the trench gate 40. The trench gate 40 of the vertical IGBT 10 has a pair of conductive portions 44, one conductive portion 44 is unevenly distributed on one side surface of the trench gate, and the other conductive portion 44 is the other side of the trench gate 40. It is unevenly distributed on the side. One conductive portion 44 and the other conductive portion 44 are separated by an insulating portion 42.

図４に、トレンチゲート４０の一方の側面近傍の拡大断面図を示す。図４に示されるように、絶縁部４２は、ゲート絶縁部４２Ａと中央絶縁部４２Ｂを有している。ゲート絶縁部４２Ａは、導電部４４と半導体層３０の間に設けられている。ゲート絶縁部４２Ａの厚み（特に、導電部４４とボディ領域３４の間の厚み）等に基づいて、トレンチゲート４０のゲート閾値が調整される。中央絶縁部４２Ｂは、トレンチゲート４０の中央部に設けられている。中央絶縁部４２Ｂは、隣接する導電部４４を分離しており、トレンチゲート４０の底面においてドリフト領域３３に直接的に接触している。   FIG. 4 shows an enlarged cross-sectional view in the vicinity of one side surface of the trench gate 40. As shown in FIG. 4, the insulating part 42 includes a gate insulating part 42A and a central insulating part 42B. The gate insulating part 42 </ b> A is provided between the conductive part 44 and the semiconductor layer 30. The gate threshold value of the trench gate 40 is adjusted based on the thickness of the gate insulating portion 42A (particularly, the thickness between the conductive portion 44 and the body region 34). The central insulating portion 42B is provided in the central portion of the trench gate 40. The central insulating portion 42 </ b> B separates the adjacent conductive portions 44 and is in direct contact with the drift region 33 on the bottom surface of the trench gate 40.

図４に示されるように、導電部４４は、第１導電部４４ａと第２導電部４４ｂを有している。第１導電部４４ａは、トレンチゲート４０の側面４２ａに沿ってその側面４２ａに対して平行に伸びており、平板状の形態を有している。第１導電部４４ａは、トレンチゲート４０の上面４２ｃ側に位置する第１端部４４Ａと、トレンチゲート４０の底面４２ｂ側に位置する第２端部４４Ｂを有する。第１導電部４４ａは、トレンチゲート４０の長手方向（ｚ軸方向）に直交する断面において、第１端部４４Ａから第２端部４４Ｂまで伸びている。第２導電部４４ｂは、トレンチゲート４０の底面４２ｂに沿ってその底面４２ｂに対して平行に伸びており、平板状の形態を有している。第２導電部４４ｂは、トレンチゲート４０の側面４２ａ側に位置する第３端部４４Ｃと、トレンチゲート４０の中央側に位置する第４端部４４Ｄを有している。第２導電部４４ｂは、トレンチゲート４０の長手方向（ｚ軸方向）に直交する断面において、第３端部４４Ｃから第４端部４４Ｄまで伸びている。   As shown in FIG. 4, the conductive portion 44 has a first conductive portion 44a and a second conductive portion 44b. The first conductive portion 44a extends in parallel to the side surface 42a along the side surface 42a of the trench gate 40, and has a flat plate shape. The first conductive portion 44a has a first end portion 44A located on the upper surface 42c side of the trench gate 40 and a second end portion 44B located on the bottom surface 42b side of the trench gate 40. The first conductive portion 44a extends from the first end portion 44A to the second end portion 44B in a cross section orthogonal to the longitudinal direction (z-axis direction) of the trench gate 40. The second conductive portion 44b extends in parallel with the bottom surface 42b along the bottom surface 42b of the trench gate 40, and has a flat plate shape. The second conductive portion 44 b has a third end portion 44 C located on the side surface 42 a side of the trench gate 40 and a fourth end portion 44 D located on the center side of the trench gate 40. The second conductive portion 44b extends from the third end portion 44C to the fourth end portion 44D in a cross section orthogonal to the longitudinal direction (z-axis direction) of the trench gate 40.

第１導電部４４ａの第２端部４４Ｂと第２導電部４４ｂの第３端部４４Ｃが接触している。第２導電部４４ｂは、平面視したときに（ｘ方向から観測したときに）、第１導電部４４ａからトレンチゲート４０の中央に向けて突出している。図１に示されるように、第２導電部４４ｂの第４端部４４Ｄは、平面視したときに（ｘ方向から観測したときに）、トレンチゲート４０の側面４２ａと中央４１の間の中間位置４３を越えてトレンチゲート４０の中央に向けて突出していない。換言すると、第２導電部４４ｂは、トレンチゲート４０の幅方向（ｙ軸方向）において、トレンチゲート４０の側面４２ａからトレンチゲートの幅Ｗｔｒに対して２５％の範囲内に選択的に設けられている。   The second end portion 44B of the first conductive portion 44a and the third end portion 44C of the second conductive portion 44b are in contact with each other. The second conductive portion 44b protrudes from the first conductive portion 44a toward the center of the trench gate 40 when viewed in plan (when observed from the x direction). As shown in FIG. 1, the fourth end portion 44D of the second conductive portion 44b is an intermediate position between the side surface 42a and the center 41 of the trench gate 40 when viewed in plan (when viewed from the x direction). It does not project beyond 43 toward the center of the trench gate 40. In other words, the second conductive portion 44b is selectively provided within a range of 25% from the side surface 42a of the trench gate 40 to the width Wtr of the trench gate in the width direction (y-axis direction) of the trench gate 40. Yes.

図６に、ＩＧＢＴ１０において、トレンチゲート４０の底面に加わる最大電界強度を示す。縦軸は、トレンチゲート４０の底面に加わる最大電界強度を示しており、第２導電部４４ｂの突き出し長さが「０」のときの最大電界強度を「１」として整理している。横軸は、平面視したときに、第２導電部４４ｂが第１導電部４４ａから突き出す長さを示す。突き出す長さとは、具体的には、図５に示されるように、第１導電部４４ａの横方向（ｙ軸方向）の幅をＷａとし、第２導電部４４ｂの横方向（ｙ軸方向）の幅をＷｂとしたときに、Ｗｂ−Ｗａに相当する。   FIG. 6 shows the maximum electric field strength applied to the bottom surface of the trench gate 40 in the IGBT 10. The vertical axis indicates the maximum electric field strength applied to the bottom surface of the trench gate 40, and the maximum electric field strength when the protruding length of the second conductive portion 44b is “0” is arranged as “1”. The horizontal axis indicates the length of the second conductive portion 44b protruding from the first conductive portion 44a when viewed in plan. Specifically, as shown in FIG. 5, the protruding length is defined as Wa in the width of the first conductive portion 44a in the horizontal direction (y-axis direction) and the horizontal direction of the second conductive portion 44b (y-axis direction). When the width of W is Wb, it corresponds to Wb-Wa.

図６に示されるように、第２導電部４４ｂの突き出す長さが大きくなるほど、トレンチゲート４０の底面に加わる最大電界強度が低下する。すなわち、縦型ＩＧＢＴ１０では、第２導電部４４ｂがトレンチゲート４０の中央に向けて突出していれば、トレンチゲート４０の底面に加わる最大電界強度が小さくなり、この結果、縦型ＩＧＢＴ１０の耐圧が向上する。   As shown in FIG. 6, the maximum electric field strength applied to the bottom surface of the trench gate 40 decreases as the protruding length of the second conductive portion 44b increases. That is, in the vertical IGBT 10, if the second conductive portion 44b protrudes toward the center of the trench gate 40, the maximum electric field strength applied to the bottom surface of the trench gate 40 is reduced, and as a result, the breakdown voltage of the vertical IGBT 10 is improved. To do.

図７に、縦型ＩＧＢＴ１０のターンオン損失を示す。縦軸は、縦型ＩＧＢＴ１０のターンオン損失を示しており、第２導電部４４ｂの突き出し長さが「０」のときのターンオン損失を「１」として整理している。横軸は、トレンチゲート４０の側面と中央の間において、第２導電部４４ｂが占める割合を示す。第２導電部４４ｂが占める割合とは、図１を参照すると、トレンチゲート４０の側面から中央４１までの長さを基準としたときの、第２導電部４４ｂの長さの割合を示す。例えば、横軸の５０％は、第２導電部４４ｂがトレンチゲート４０の側面から中間位置４３まで伸びていることを示す（なお、ゲート絶縁膜の厚みは十分に薄いので、この結果に与える影響を無視してよい）。また、図７では、トレンチゲート４０の幅Ｗｔｒ及び第１導電部４４ａの横方向（ｙ軸方向）の幅Ｗａをパラメーターとして変化させている。   FIG. 7 shows the turn-on loss of the vertical IGBT 10. The vertical axis represents the turn-on loss of the vertical IGBT 10, and the turn-on loss when the protruding length of the second conductive portion 44b is “0” is organized as “1”. The horizontal axis indicates the ratio of the second conductive portion 44b between the side surface and the center of the trench gate 40. The ratio occupied by the second conductive portion 44b refers to the ratio of the length of the second conductive portion 44b with reference to the length from the side surface of the trench gate 40 to the center 41, with reference to FIG. For example, 50% of the horizontal axis indicates that the second conductive portion 44b extends from the side surface of the trench gate 40 to the intermediate position 43 (note that the thickness of the gate insulating film is sufficiently thin, and the influence on this result) Can be ignored). In FIG. 7, the width Wtr of the trench gate 40 and the width Wa in the lateral direction (y-axis direction) of the first conductive portion 44a are changed as parameters.

図７に示されるように、ターンオン損失は、トレンチゲート４０の側面４２ａと中央４１の間において、第２導電部４４ｂが５０％以上の範囲を占めていると急激に悪化する。このことは、トレンチゲート４０の幅Ｗｔｒ及び第１導電部４４ａの幅Ｗａに関わらず、一般的な事象である。すなわち、ターンオン損失は、第２導電部４４ｂがトレンチゲート４０の側面４１ａと中央４１の間の中間位置４３を越えない限り、低く維持される。   As shown in FIG. 7, the turn-on loss rapidly deteriorates when the second conductive portion 44 b occupies a range of 50% or more between the side surface 42 a and the center 41 of the trench gate 40. This is a general event regardless of the width Wtr of the trench gate 40 and the width Wa of the first conductive portion 44a. That is, the turn-on loss is kept low as long as the second conductive portion 44b does not exceed the intermediate position 43 between the side surface 41a and the center 41 of the trench gate 40.

これらの結果から、縦型ＩＧＢＴ１０では、第２導電部４４がトレンチゲート４０の側面４２ａと中央４１の間の中間位置を４３越えない限りにおいて、トレンチゲート４０の底面４２ｂに沿って伸びていると、ターンオン損失を低く維持しながら、トレンチゲート４０の底面における電界集中を緩和して耐圧を向上させることができる。   From these results, in the vertical IGBT 10, the second conductive portion 44 extends along the bottom surface 42 b of the trench gate 40 as long as the second conductive portion 44 does not exceed the intermediate position 43 between the side surface 42 a and the center 41 of the trench gate 40. The electric field concentration at the bottom surface of the trench gate 40 can be relaxed and the breakdown voltage can be improved while keeping the turn-on loss low.

図８に、縦型ＩＧＢＴ１０の変形例を示す。変形例の縦型ＩＧＢＴ１０では、第２導電部４４ｂの第４端部４４Ｄが、トレンチゲート４０の中央に向けて、トレンチゲート４０の底面４２ｂとの距離が大きくなるように曲面で形成されている。このような形態を有していると、第２導電部４４ｂの第４端部４４Ｄにおける最大電界強度がさらに緩和され、縦型ＩＧＢＴ１０の耐圧がさらに向上する。   FIG. 8 shows a modification of the vertical IGBT 10. In the vertical IGBT 10 of the modification, the fourth end portion 44D of the second conductive portion 44b is formed in a curved surface so that the distance from the bottom surface 42b of the trench gate 40 increases toward the center of the trench gate 40. . With such a configuration, the maximum electric field strength at the fourth end portion 44D of the second conductive portion 44b is further relaxed, and the breakdown voltage of the vertical IGBT 10 is further improved.

（縦型ＩＧＢＴ１０の製造方法）
図９〜図１３を参照し、縦型ＩＧＢＴ１０の製造方法を説明する。以下では、トレンチゲート４０の製造工程のみを説明する。縦型ＩＧＢＴ１０に係る他の製造工程は、通常のＩＧＢＴの製造工程を利用することができる。 (Manufacturing method of vertical IGBT 10)
A method for manufacturing the vertical IGBT 10 will be described with reference to FIGS. Only the manufacturing process of the trench gate 40 will be described below. Other manufacturing processes related to the vertical IGBT 10 can use a normal manufacturing process of the IGBT.

図９に示されるように、トレンチゲート４０を形成する領域を露出するように、半導体層３０の表面にレジスト層６２をパターニングする。   As shown in FIG. 9, a resist layer 62 is patterned on the surface of the semiconductor layer 30 so as to expose a region where the trench gate 40 is to be formed.

次に、図１０に示されるように、ドライエッチング技術を利用して、レジスト層６２から露出する半導体層３０をエッチングし、トレンチ４５を形成する。トレンチ４５は、ボディ領域３４を貫通してドリフト領域３３に達している。次に、熱酸化技術を利用して、トレンチ４５の内壁に熱酸化膜４６（請求項に記載の第１絶縁層に対応する）を形成する。この熱酸化膜４６のうちのトレンチ４５の側壁に形成されている部分は、図４及び８に示されるゲート絶縁部４２Ａとなる。熱酸化の後に、レジスト層６２が除去される。   Next, as shown in FIG. 10, the semiconductor layer 30 exposed from the resist layer 62 is etched using a dry etching technique to form a trench 45. The trench 45 penetrates through the body region 34 and reaches the drift region 33. Next, a thermal oxide film 46 (corresponding to the first insulating layer recited in the claims) is formed on the inner wall of the trench 45 by utilizing a thermal oxidation technique. A portion of the thermal oxide film 46 formed on the side wall of the trench 45 becomes a gate insulating portion 42A shown in FIGS. After the thermal oxidation, the resist layer 62 is removed.

次に、図１１に示されるように、半導体層３０の表面及びトレンチ４５の内壁に、ポリシリコンの導電部４４（請求項に記載の導電層に対応する）と窒化シリコン層６４（請求項に記載の犠牲層に対応する）を堆積する。この段階では、図１１に示されるように、熱酸化膜４６と導電部４４と窒化シリコン層６４の積層がトレンチ４５の内壁に沿って被膜されており、トレンチ４５はその積層によって完全に充填されておらず、トレンチ４５の中央部には空間が残されている。   Next, as shown in FIG. 11, on the surface of the semiconductor layer 30 and the inner wall of the trench 45, a polysilicon conductive portion 44 (corresponding to the conductive layer described in the claims) and a silicon nitride layer 64 (in the claims) (Corresponding to the sacrificial layer described). At this stage, as shown in FIG. 11, a stacked layer of the thermal oxide film 46, the conductive portion 44, and the silicon nitride layer 64 is coated along the inner wall of the trench 45, and the trench 45 is completely filled with the stacked layer. In other words, a space is left in the center of the trench 45.

次に、図１２に示されるように、ドライエッチング技術を利用して、導電部４４と窒化シリコン層６４をエッチバックし、破線で囲まれた部分の導電部４４と窒化シリコン層６４を選択的に除去する。特に、トレンチ４５内では、トレンチ４５の空間の底面に位置する導電部４４と窒化シリコン層６４が除去され、トレンチ４５の空間の側面に位置する導電部４４と窒化シリコン層６４が残存する。この後に、ウェットエッチング技術を利用して、トレンチ４５内に残存している窒化シリコン層６４を除去する。この結果、トレンチ４５内にＬ字形の導電部４４が形成される。   Next, as shown in FIG. 12, the conductive portion 44 and the silicon nitride layer 64 are etched back by using a dry etching technique, and the conductive portion 44 and the silicon nitride layer 64 in a portion surrounded by a broken line are selectively selected. To remove. In particular, in the trench 45, the conductive portion 44 and the silicon nitride layer 64 located on the bottom surface of the space of the trench 45 are removed, and the conductive portion 44 and the silicon nitride layer 64 located on the side surface of the space of the trench 45 remain. Thereafter, the silicon nitride layer 64 remaining in the trench 45 is removed using a wet etching technique. As a result, an L-shaped conductive portion 44 is formed in the trench 45.

次に、図１３に示されるように、トレンチ４５内に酸化シリコン層４８（請求項に記載の第２絶縁層に対応する）を充填する。この後に、酸化シリコン４８の表面を平坦化することにより、図１に示されるトレンチゲート４０が形成される。   Next, as shown in FIG. 13, the trench 45 is filled with a silicon oxide layer 48 (corresponding to the second insulating layer recited in the claims). Thereafter, the surface of the silicon oxide 48 is planarized to form the trench gate 40 shown in FIG.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記の例では、半導体材料にシリコンを用いているが、シリコン以外の半導体材料でも本願明細書で開示される技術は有用である。シリコン以外の半導体材料としては、炭化珪素、ガリウム砒素、窒化ガリウム等の化合物半導体が挙げられる。
本明細書で開示される技術は、ＩＧＢＴ又はＭＯＳＦＥＴ等の半導体装置に適用可能である。特に、本明細書で開示される技術は、ＩＧＢＴに適用されるのが望ましい。ＩＧＢＴでは、低いオン電圧を実現するために、幅広なトレンチゲートを用いることがある。このようなトレンチゲートでは、本明細書で開示される技術を用いると、スイッチング損失を低く維持しながら、トレンチゲートの底面の電界集中による耐圧低下も抑制することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
For example, in the above example, silicon is used as the semiconductor material, but the technique disclosed in the present specification is useful for a semiconductor material other than silicon. Examples of semiconductor materials other than silicon include compound semiconductors such as silicon carbide, gallium arsenide, and gallium nitride.
The technology disclosed in this specification can be applied to a semiconductor device such as an IGBT or a MOSFET. In particular, it is desirable that the technique disclosed in this specification is applied to the IGBT. In the IGBT, a wide trench gate may be used in order to realize a low on-voltage. In such a trench gate, when the technique disclosed in this specification is used, a decrease in breakdown voltage due to electric field concentration on the bottom surface of the trench gate can be suppressed while maintaining a low switching loss.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

４０：トレンチゲート
４２：絶縁部
４４：導電部
４４ａ：第１導電部
４４ｂ：第２導電部
４４Ａ：第１端部
４４Ｂ：第２端部
４４Ｃ：第３端部
４４Ｄ：第４端部 40: trench gate 42: insulating part 44: conductive part 44a: first conductive part 44b: second conductive part 44A: first end 44B: second end 44C: third end 44D: fourth end

Claims (3)

トレンチゲートを備える半導体装置であって、
前記トレンチゲートは、絶縁部と、その絶縁部内に設けられている導電部を有しており、
前記導電部は、前記トレンチゲートの上面側に位置する第１端部から前記トレンチゲートの底面側に位置する第２端部まで前記トレンチゲートの側面に沿って伸びている第１導電部と、前記トレンチゲートの側面側に位置する第３端部から前記トレンチゲートの中央側に位置する第４端部まで前記トレンチゲートの底面に沿って伸びている第２導電部を有しており、
前記第１導電部の前記第２端部と前記第２導電部の前記第３端部が接触しており、
前記第２導電部は、平面視したときに、前記第１導電部から前記トレンチゲートの中央に向けて突出しているとともに、前記トレンチゲートの側面と中央の間の中間位置を越えて中央に向けて突出していない半導体装置。 A semiconductor device comprising a trench gate,
The trench gate has an insulating part and a conductive part provided in the insulating part,
The conductive portion extends along a side surface of the trench gate from a first end located on the upper surface side of the trench gate to a second end located on the bottom surface side of the trench gate; A second conductive portion extending along the bottom surface of the trench gate from a third end located on the side of the trench gate to a fourth end located on the center of the trench gate;
The second end of the first conductive portion and the third end of the second conductive portion are in contact;
The second conductive portion protrudes from the first conductive portion toward the center of the trench gate when viewed in plan, and is directed toward the center beyond an intermediate position between the side surface and the center of the trench gate. A semiconductor device that does not protrude. 前記第２導電部の前記第４端部は、前記トレンチゲートの中央に向けて、前記トレンチゲートの底面との距離が大きくなるように形成されている請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the fourth end portion of the second conductive portion is formed such that a distance from a bottom surface of the trench gate increases toward a center of the trench gate. トレンチゲートを備える半導体装置の製造方法であって、
トレンチゲートを形成するトレンチゲート形成工程を備えており、そのトレンチゲート形成工程は、
トレンチの中央部に空間を残すように、トレンチの内壁に第１絶縁層と導電層と犠牲層をこの順で形成する第１工程と、
第１工程を実施した後に、前記トレンチの前記空間の底面に位置する前記導電層と前記犠牲層を選択的に除去する第２工程と、
第２工程を実施した後に、前記トレンチ内に残存する犠牲層を選択的に除去する第３工程と、
第３工程を実施した後に、前記トレンチ内に第２絶縁層を充填する第４工程と、を有する半導体装置の製造方法。 A method of manufacturing a semiconductor device including a trench gate,
A trench gate forming process for forming a trench gate is provided, and the trench gate forming process includes:
A first step of forming a first insulating layer, a conductive layer, and a sacrificial layer in this order on the inner wall of the trench so as to leave a space in the center of the trench;
A second step of selectively removing the conductive layer and the sacrificial layer located on the bottom surface of the space of the trench after performing the first step;
A third step of selectively removing the sacrificial layer remaining in the trench after performing the second step;
And a fourth step of filling the second insulating layer in the trench after performing the third step.
JP2011056800A 2011-03-15 2011-03-15 Semiconductor device Active JP5696536B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011056800A JP5696536B2 (en) 2011-03-15 2011-03-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011056800A JP5696536B2 (en) 2011-03-15 2011-03-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2012195367A true JP2012195367A (en) 2012-10-11
JP5696536B2 JP5696536B2 (en) 2015-04-08

Family

ID=47087014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011056800A Active JP5696536B2 (en) 2011-03-15 2011-03-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5696536B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206720A (en) * 2015-05-05 2016-12-07 北大方正集团有限公司 A kind of low gate leakage capacitance slot type power device and manufacture method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181311A (en) * 1995-12-27 1997-07-11 Nec Kansai Ltd Field-effect transistor and manufacture thereof
JP2002094061A (en) * 2000-09-14 2002-03-29 Toshiba Corp Semiconductor device and manufacturing method therefor
JP2002141505A (en) * 2000-10-31 2002-05-17 Shindengen Electric Mfg Co Ltd Field-effect transistor
JP2008205414A (en) * 2007-01-26 2008-09-04 Rohm Co Ltd Nitride semiconductor element and manufacturing method thereof, and nitride semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181311A (en) * 1995-12-27 1997-07-11 Nec Kansai Ltd Field-effect transistor and manufacture thereof
JP2002094061A (en) * 2000-09-14 2002-03-29 Toshiba Corp Semiconductor device and manufacturing method therefor
JP2002141505A (en) * 2000-10-31 2002-05-17 Shindengen Electric Mfg Co Ltd Field-effect transistor
JP2008205414A (en) * 2007-01-26 2008-09-04 Rohm Co Ltd Nitride semiconductor element and manufacturing method thereof, and nitride semiconductor package

Also Published As

Publication number Publication date
JP5696536B2 (en) 2015-04-08

Similar Documents

Publication Publication Date Title
US11610884B2 (en) Semiconductor device
JP6138284B2 (en) Semiconductor device and manufacturing method of semiconductor device
US7768066B2 (en) Semiconductor device and electrical circuit device using thereof
JP5647420B2 (en) Semiconductor device
CN107251231B (en) Semiconductor device with a plurality of semiconductor chips
US11239351B2 (en) Semiconductor device with a LOCOS trench
JP6356803B2 (en) Insulated gate bipolar transistor
JP2008034794A (en) Vertical-trench insulated gate mos semiconductor device
JP2019024138A (en) Semiconductor device
JP2024033007A (en) Semiconductor device
JP2014165364A (en) Semiconductor device
WO2016042955A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2011187693A (en) Semiconductor device
US9324817B2 (en) Method for forming a transistor device having a field electrode
JP2013161918A (en) Semiconductor device
JP7327672B2 (en) semiconductor equipment
JP2017191817A (en) Method for manufacturing switching element
JP2013211512A (en) Insulated-gate bipolar transistor
JP2007234897A (en) Semiconductor device and its manufacturing method
JP2022015727A (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP5696536B2 (en) Semiconductor device
US9391183B2 (en) Semiconductor device
JP2013149836A (en) Semiconductor device and manufacturing method of the same
JP2009246037A (en) Lateral semiconductor device
JP2013069801A (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R151 Written notification of patent or utility model registration

Ref document number: 5696536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250