JP2012185818A - 部分再構成モジュールを設置およびルーティングするための方法および装置 - Google Patents
部分再構成モジュールを設置およびルーティングするための方法および装置 Download PDFInfo
- Publication number
- JP2012185818A JP2012185818A JP2012037429A JP2012037429A JP2012185818A JP 2012185818 A JP2012185818 A JP 2012185818A JP 2012037429 A JP2012037429 A JP 2012037429A JP 2012037429 A JP2012037429 A JP 2012037429A JP 2012185818 A JP2012185818 A JP 2012185818A
- Authority
- JP
- Japan
- Prior art keywords
- module
- routing
- static logic
- modules
- target device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3953—Routing detailed
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/347—Physical level, e.g. placement or routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2117/00—Details relating to the type or aim of the circuit design
- G06F2117/06—Spare resources, e.g. for permanent fault suppression
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Stored Programmes (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
【解決手段】標的デバイス上にシステムを設計するための方法であって、方法は、標的デバイス上のリソースをシステムの静的論理モジュールと部分再構成可能な(PR)モジュールとに割り当てることと、割り当てられたリソースを用いて、標的デバイス上のPRモジュールのうちの1つのインスタンスを並列に設置し、ルーティングすることのうちの1つを行うこととを含む。
【選択図】図1
Description
本発明の実施形態は、標的デバイス上にシステムを設計するためのツールに関する。より具体的には、本発明の実施形態は、標的デバイス上に部分再構成(PR)モジュールを設置し、かつルーティングするための方法および装置に関する。
標的デバイス(例えば、フィールドプログラマブルゲートアレイ(FPGA)、ストラクチャード特定用途向け集積回路(ASIC)、およびASIC)は、100万個のゲートおよびメガビットの内蔵メモリを含み得る大きなシステムを実装するために使用される。大きなシステムの複雑さは、しばしば、物理的標的デバイス上のシステムに対して設計を生成し、そして最適化するための自動電子設計(EDA)の使用を必要とする。コンピュータ支援設計(CAD)においてEDAツールによって実装される手順の中で、コンパイルフローは、システムのためのハードウェア記述言語(HDL)の生成、並びに標的デバイス上のシステムの統合、設置、およびルーティングである。
標的デバイス上の部分再構成(PR)モジュールの設置およびルーティングのための方法および装置が開示される。本発明の第1の実施形態に従って、標的デバイス上のリソースは、システムの特定のPRモジュールによって使用されるべきである候補として割り当てられる。この実施形態の局面に従って、PRモジュールのインスタンスが設置およびルーティングされる前に、静的論理モジュールが、設置およびルーティングされ、静的論理モジュールによって使用されていないリソースは、PRモジュールによって使用されるべきである候補として割り当てられる。PRモジュールのインスタンスは、割り当てられたリソースを用いて、標的デバイス上に並列に設置およびルーティングされる。本発明の実施形態に従って、標的デバイス上にPRモジュールを並列に設置し、かつルーティングすることは、時間において同時にPRモジュールを設置およびルーティングすることを含み得る。
(項目1)
標的デバイス上にシステムを設計するための方法であって、該方法は、
該標的デバイス上のリソースを該システムの静的論理モジュールと部分再構成可能(PR)モジュールとに割り当てることと、
該割り当てられたリソースと並列に、該標的デバイス上の該PRモジュールのうちの1つのインスタンスを設置およびルーティングすることのうちの1つを行うことと
を含む、方法。
(項目2)
上記PRモジュールのうちの上記1つの各インスタンスは、該PRモジュールの異なる回路記述を含み、該異なる回路記述の各々は、同一の静的論理とインターフェースをとる、上記項目のいずれかに記載の方法。
(項目3)
上記割り当てることは、ルーティングリソースをフロアプラン領域から、上記静的論理モジュールおよびPRモジュールの各々に割り当てることを含む、上記項目のいずれかに記載の方法。
(項目4)
上記ルーティングすることは、PRモジュールの第1のインスタンスをルーティングするために第1の処理リソースを使用することと、該PRモジュールの第2のインスタンスをルーティングするために第2の処理リソースを使用することと並列に行うことを含む、上記項目のいずれかに記載の方法。
(項目5)
上記PRモジュールをルーティングする前に、割り当てられた続くルーティングリソースを用いて、上記静的論理モジュールをルーティングすることをさらに含む、上記項目のいずれかに記載の方法。
(項目6)
上記静的論理モジュールの使用されていないルーティングリソースを上記PRモジュールに割り当てることをさらに含む、上記項目のいずれかに記載の方法。
(項目7)
使用されていないルーティングリソースを割り当てることは、
上記PRモジュールのための上記標的デバイス上のフロアプラン領域を拡張することと、ルーティングリソースを該PRモジュールの対応するフロアプラン領域から、該PRモジュールの各々に割り当てることとを含む、上記項目のいずれかに記載の方法。
(項目8)
上記拡張することは、各フロアプラン領域の水平境界エッジおよび該フロアプラン領域の各々の垂直境界エッジが、上記標的デバイスの境界または別のPRモジュールに対応する境界エッジに達するまで、該水平境界エッジを垂直方向に動かすことと、該垂直境界エッジを水平方向に動かすこととを含む、上記項目のいずれかに記載の方法。
(項目9)
上記静的論理モジュールおよびPRモジュールは、回路のハードウェア記述言語を含む、上記項目のいずれかに記載の方法。
(項目10)
標的デバイス上にシステムを設計する方法であって、該方法は、
標的デバイス上に静的論理モジュールおよび部分再構成可能な(PR)モジュールをルーティングすることと、
ルーティングリソースに対して競合する静的論理モジュールおよびPRモジュールに対して、競合する該ルーティングリソースを該ルーティングから仲裁することと、
使用されていないルーティングリソースを、該ルーティングから、競合を有する静的論理モジュールおよびPRモジュールに割り当てることと、
仲裁され、かつ割り当てられた該ルーティングリソースを用いて、競合を有する該静的論理モジュールおよびPRモジュールを再ルーティングすることと
を含む、方法。
(項目11)
標的デバイス上にPRモジュールをルーティングすることは、PRモジュールのインスタンスを直列にルーティングすることを含む、上記項目のいずれかに記載の方法。
(項目12)
上記標的デバイス上にPRモジュールをルーティングすることは、PRモジュールの第1のインスタンスを該PRモジュールの第2のインスタンスと並列にルーティングすることを含む、上記項目のいずれかに記載の方法。
(項目13)
上記標的デバイス上に上記PRモジュールをルーティングすることは、他のルーティングリソースを選択することよりも、該PRモジュールの第2のインスタンスによって使用されるPRモジュールの第1のインスタンスのためのルーティングリソースを優先的に選択することを含む、上記項目のいずれかに記載の方法。
(項目14)
上記静的論理モジュールおよび上記PRモジュールをルーティングすることは、他の静的モジュールまたはPRモジュールによって使用されるルーティングリソースを選択することよりも、該他の静的論理モジュールおよびPRモジュールによって使用されていない、該静的論理モジュールおよび該PRモジュールのためのルーティングリソースを優先的に選択することを含む、上記項目のいずれかに記載の方法。
(項目15)
競合するルーティングリソースを仲裁することは、タイミング制約またはルーティング制約のうちの1つに応じて、競合状態のルーティングリソースをモジュールに割り当てることを含む、上記項目のいずれかに記載の方法。
(項目16)
上記PRモジュールの各インスタンスは、該PRモジュールの異なる回路記述を含み、該異なる回路記述の各々は、同一の静的論理部分とインターフェースをとる、上記項目のいずれかに記載の方法。
(項目17)
非一時的なコンピュータ読み取り可能な媒体であって、該非一時的なコンピュータ読み取り可能な媒体は、一連の命令が格納されており、該一連の命令は、
標的デバイス上に静的論理モジュールをルーティングすることと、
該標的デバイス上の部分再構成可能(PR)モジュールのインスタンスを並列にルーティングすることと、
該静的論理モジュールおよび該PRモジュールが不当にルーティングされていることを決定するのに応じて、該静的論理モジュールおよび該PRモジュールを再ルーティングすることと
を含む方法をコンピュータに方法を実行させる、非一時的なコンピュータ読み取り可能な媒体。
(項目18)
上記標的デバイス上に上記PRモジュールをルーティングすることは、他のルーティングリソースを選択することよりも、該PRモジュールの第2のインスタンスによって使用される該PRモジュールの第1のインスタンスのためのルーティングリソースを選択することを含む、上記項目のいずれかに記載の非一時的なコンピュータ読み取り可能な媒体。
(項目19)
上記静的論理モジュールおよび上記PRモジュールをルーティングすることは、他の静的モジュールまたはPRモジュールによって使用されるルーティングリソースを選択することよりも、該他の静的論理モジュールおよびPRモジュールによって使用されていない、該静的論理モジュールおよび該PRモジュールのためのルーティングリソースを選択することを含む、上記項目のいずれかに記載の非一時的なコンピュータ読み取り可能な媒体。
(項目20)
上記PRモジュールの上記インスタンスの各々は、該PRモジュールの異なる回路記述を含み、該異なる回路記述の各々は、同一の静的論理部分とインターフェースをとる、上記項目のいずれかに記載の非一時的なコンピュータ読み取り可能な媒体。
(項目21)
上記再ルーティングすることは、上記静的論理モジュールを並列にルーティングするための第1の処理リソースを使用することと、上記PRモジュールのインスタンスをルーティングするための第2の処理リソースを使用することとを含む、上記項目のいずれかに記載の非一時的なコンピュータ読み取り可能な媒体。
(項目22)
上記静的論理モジュールおよび上記PRモジュールが不当に設置されていることを決定するのに応じて、該静的論理モジュールおよび該PRモジュールを並列に再設置することを含む、上記項目のいずれかに記載の非一時的なコンピュータ読み取り可能な媒体。
(項目23)
上記標的デバイス上にPRモジュールを設置する前に、静的論理モジュールを設置することをさらに含む、上記項目のいずれかに記載の方法。
(項目24)
上記PRモジュールが、並列に設置される、上記項目のいずれかに記載の方法。
(項目25)
標的デバイス上に静的論理モジュールを設置することと、
該標的デバイス上にPRモジュールのインスタンスを並列に設置することと、
設置における不当性を決定するのに応じて、該静的論理モジュールおよび該PRモジュールを並列に設置することと
をさらに含む、上記項目のいずれかに記載の非一時的なコンピュータ読み取り可能な媒体。
(項目1a)
標的デバイス上にシステムを設計するための方法であって、該方法は、
該標的デバイス上のリソースを該システムの静的論理モジュールと部分再構成可能な(PR)モジュールとに割り当てることと、
該割り当てられたリソースを用いて、該標的デバイス上の該PRモジュールのうちの1つのインスタンスを並列にルーティングすることと
を含む、方法。
(項目10a)
上記割り当てられたリソースを用いて、上記標的デバイス上に上記PRモジュールのうちの1つのインスタンスを並列に設置することをさらに含む、上記項目のいずれかに記載の方法。
(項目18a)
非一時的なコンピュータ読み取り可能な媒体であって、該非一時的なコンピュータ読み取り可能な媒体は、コンピュータに方法を実行させるために、該非一時的なコンピュータ読み取り可能な媒体に格納された一連の命令を含み、該方法は、
標的デバイス上の静的論理モジュールをルーティングすることと、
該標的デバイス上のPRモジュールのインスタンスを並列にルーティングすることと、
該静的論理モジュールおよび該PRモジュールが不当にルートされていることを決定するのに応じて、該静的論理モジュールおよび該PRモジュールを再ルーティングすることと
を含む、非一時的なコンピュータ読み取り可能な媒体。
標的デバイス上にシステムを設計するための方法は、標的デバイス上のリソースをシステムの静的論理モジュールおよび部分再構成可能な(PR)モジュールに割り当てることを含む。PRモジュールのうちの1つのインスタンスは、割り当てられているリソースからのリソースを利用して並列に設置され、ルーティングされる。他の実施形態も開示される。
110 トップレベルモジュール
A〜E モジュール
Claims (25)
- 標的デバイス上にシステムを設計するための方法であって、該方法は、
該標的デバイス上のリソースを該システムの静的論理モジュールと部分再構成可能(PR)モジュールとに割り当てることと、
該割り当てられたリソースと並列に、該標的デバイス上の該PRモジュールのうちの1つのインスタンスを設置およびルーティングすることのうちの1つを行うことと
を含む、方法。 - 前記PRモジュールのうちの前記1つの各インスタンスは、該PRモジュールの異なる回路記述を含み、該異なる回路記述の各々は、同一の静的論理とインターフェースをとる、請求項1に記載の方法。
- 前記割り当てることは、ルーティングリソースをフロアプラン領域から、前記静的論理モジュールおよびPRモジュールの各々に割り当てることを含む、請求項1に記載の方法。
- 前記ルーティングすることは、PRモジュールの第1のインスタンスをルーティングするために第1の処理リソースを使用することと、該PRモジュールの第2のインスタンスをルーティングするために第2の処理リソースを使用することと並列に行うことを含む、請求項1に記載の方法。
- 前記PRモジュールをルーティングする前に、割り当てられた続くルーティングリソースを用いて、前記静的論理モジュールをルーティングすることをさらに含む、請求項1に記載の方法。
- 前記静的論理モジュールの使用されていないルーティングリソースを前記PRモジュールに割り当てることをさらに含む、請求項5に記載の方法。
- 使用されていないルーティングリソースを割り当てることは、
前記PRモジュールのための前記標的デバイス上のフロアプラン領域を拡張することと、ルーティングリソースを該PRモジュールの対応するフロアプラン領域から、該PRモジュールの各々に割り当てることとを含む、請求項6に記載の方法。 - 前記拡張することは、各フロアプラン領域の水平境界エッジおよび該フロアプラン領域の各々の垂直境界エッジが、前記標的デバイスの境界または別のPRモジュールに対応する境界エッジに達するまで、該水平境界エッジを垂直方向に動かすことと、該垂直境界エッジを水平方向に動かすこととを含む、請求項7に記載の方法。
- 前記静的論理モジュールおよびPRモジュールは、回路のハードウェア記述言語を含む、請求項1に記載の方法。
- 標的デバイス上にシステムを設計する方法であって、該方法は、
標的デバイス上に静的論理モジュールおよび部分再構成可能な(PR)モジュールをルーティングすることと、
ルーティングリソースに対して競合する静的論理モジュールおよびPRモジュールに対して、競合する該ルーティングリソースを該ルーティングから仲裁することと、
使用されていないルーティングリソースを、該ルーティングから、競合を有する静的論理モジュールおよびPRモジュールに割り当てることと、
仲裁され、かつ割り当てられた該ルーティングリソースを用いて、競合を有する該静的論理モジュールおよびPRモジュールを再ルーティングすることと
を含む、方法。 - 標的デバイス上にPRモジュールをルーティングすることは、PRモジュールのインスタンスを直列にルーティングすることを含む、請求項10に記載の方法。
- 前記標的デバイス上にPRモジュールをルーティングすることは、PRモジュールの第1のインスタンスを該PRモジュールの第2のインスタンスと並列にルーティングすることを含む、請求項10に記載の方法。
- 前記標的デバイス上に前記PRモジュールをルーティングすることは、他のルーティングリソースを選択することよりも、該PRモジュールの第2のインスタンスによって使用されるPRモジュールの第1のインスタンスのためのルーティングリソースを優先的に選択することを含む、請求項10に記載の方法。
- 前記静的論理モジュールおよび前記PRモジュールをルーティングすることは、他の静的モジュールまたはPRモジュールによって使用されるルーティングリソースを選択することよりも、該他の静的論理モジュールおよびPRモジュールによって使用されていない、該静的論理モジュールおよび該PRモジュールのためのルーティングリソースを優先的に選択することを含む、請求項10に記載の方法。
- 競合するルーティングリソースを仲裁することは、タイミング制約またはルーティング制約のうちの1つに応じて、競合状態のルーティングリソースをモジュールに割り当てることを含む、請求項10に記載の方法。
- 前記PRモジュールの各インスタンスは、該PRモジュールの異なる回路記述を含み、該異なる回路記述の各々は、同一の静的論理部分とインターフェースをとる、請求項10に記載の方法。
- 非一時的なコンピュータ読み取り可能な媒体であって、該非一時的なコンピュータ読み取り可能な媒体は、一連の命令が格納されており、該一連の命令は、
標的デバイス上に静的論理モジュールをルーティングすることと、
該標的デバイス上の部分再構成可能(PR)モジュールのインスタンスを並列にルーティングすることと、
該静的論理モジュールおよび該PRモジュールが不当にルーティングされていることを決定するのに応じて、該静的論理モジュールおよび該PRモジュールを再ルーティングすることと
を含む方法をコンピュータに方法を実行させる、非一時的なコンピュータ読み取り可能な媒体。 - 前記標的デバイス上に前記PRモジュールをルーティングすることは、他のルーティングリソースを選択することよりも、該PRモジュールの第2のインスタンスによって使用される該PRモジュールの第1のインスタンスのためのルーティングリソースを選択することを含む、請求項17に記載の非一時的なコンピュータ読み取り可能な媒体。
- 前記静的論理モジュールおよび前記PRモジュールをルーティングすることは、他の静的モジュールまたはPRモジュールによって使用されるルーティングリソースを選択することよりも、該他の静的論理モジュールおよびPRモジュールによって使用されていない、該静的論理モジュールおよび該PRモジュールのためのルーティングリソースを選択することを含む、請求項17に記載の非一時的なコンピュータ読み取り可能な媒体。
- 前記PRモジュールの前記インスタンスの各々は、該PRモジュールの異なる回路記述を含み、該異なる回路記述の各々は、同一の静的論理部分とインターフェースをとる、請求項17に記載の非一時的なコンピュータ読み取り可能な媒体。
- 前記再ルーティングすることは、前記静的論理モジュールを並列にルーティングするための第1の処理リソースを使用することと、前記PRモジュールのインスタンスをルーティングするための第2の処理リソースを使用することとを含む、請求項17に記載の非一時的なコンピュータ読み取り可能な媒体。
- 前記静的論理モジュールおよび前記PRモジュールが不当に設置されていることを決定するのに応じて、該静的論理モジュールおよび該PRモジュールを並列に再設置することを含む、請求項17に記載の非一時的なコンピュータ読み取り可能な媒体。
- 前記標的デバイス上にPRモジュールを設置する前に、静的論理モジュールを設置することをさらに含む、請求項10に記載の方法。
- 前記PRモジュールが、並列に設置される、請求項23に記載の方法。
- 標的デバイス上に静的論理モジュールを設置することと、
該標的デバイス上にPRモジュールのインスタンスを並列に設置することと、
設置における不当性を決定するのに応じて、該静的論理モジュールおよび該PRモジュールを並列に設置することと
をさらに含む、請求項17に記載の非一時的なコンピュータ読み取り可能な媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/040,255 US8671377B2 (en) | 2011-03-03 | 2011-03-03 | Method and apparatus for placement and routing of partial reconfiguration modules |
US13/040,255 | 2011-03-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012185818A true JP2012185818A (ja) | 2012-09-27 |
JP5937845B2 JP5937845B2 (ja) | 2016-06-22 |
Family
ID=45656465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012037429A Expired - Fee Related JP5937845B2 (ja) | 2011-03-03 | 2012-02-23 | 部分再構成モジュールを設置およびルーティングするための方法および装置 |
Country Status (4)
Country | Link |
---|---|
US (3) | US8671377B2 (ja) |
EP (1) | EP2495676A1 (ja) |
JP (1) | JP5937845B2 (ja) |
CN (1) | CN102708221B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021530809A (ja) * | 2018-07-20 | 2021-11-11 | ザイリンクス インコーポレイテッドXilinx Incorporated | プログラマブル集積回路のための階層型部分的再構成 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8671377B2 (en) | 2011-03-03 | 2014-03-11 | Altera Corporation | Method and apparatus for placement and routing of partial reconfiguration modules |
US8476926B1 (en) * | 2012-02-08 | 2013-07-02 | Altera Corporation | Method and apparatus for implementing periphery devices on a programmable circuit using partial reconfiguration |
US8677298B1 (en) | 2013-01-04 | 2014-03-18 | Altera Corporation | Programmable device configuration methods adapted to account for retiming |
US8645885B1 (en) * | 2013-01-04 | 2014-02-04 | Altera Corporation | Specification of multithreading in programmable device configuration |
US8896344B1 (en) * | 2013-01-04 | 2014-11-25 | Altera Corporation | Heterogeneous programmable device and configuration software adapted therefor |
US8713496B1 (en) | 2013-01-04 | 2014-04-29 | Altera Corporation | Specification of latency in programmable device configuration |
US8863059B1 (en) | 2013-06-28 | 2014-10-14 | Altera Corporation | Integrated circuit device configuration methods adapted to account for retiming |
US9384311B1 (en) | 2014-07-25 | 2016-07-05 | Altera Corporation | Programmable device configuration methods incorporating retiming |
JPWO2017188416A1 (ja) * | 2016-04-28 | 2019-03-07 | Necソリューションイノベータ株式会社 | 回路装置、回路書き換え方法、及びプログラム |
US10169513B2 (en) * | 2016-05-06 | 2019-01-01 | Baidu Usa Llc | Method and system for designing FPGA based on hardware requirements defined in source code |
US10394990B1 (en) * | 2016-09-27 | 2019-08-27 | Altera Corporation | Initial condition support for partial reconfiguration |
US10824786B1 (en) * | 2016-10-05 | 2020-11-03 | Xilinx, Inc. | Extend routing range for partial reconfiguration |
US10558777B1 (en) * | 2017-11-22 | 2020-02-11 | Xilinx, Inc. | Method of enabling a partial reconfiguration in an integrated circuit device |
CN110162378B (zh) * | 2018-02-13 | 2023-12-29 | 华为技术有限公司 | 一种资源调度的方法、装置、设备及系统 |
US10936525B2 (en) | 2019-05-10 | 2021-03-02 | Achronix Semiconductor Corporation | Flexible routing of network data within a programmable integrated circuit |
US10970248B2 (en) | 2019-05-10 | 2021-04-06 | Achronix Semiconductor Corporation | Processing of ethernet packets at a programmable integrated circuit |
US10707875B1 (en) * | 2019-05-10 | 2020-07-07 | Achronix Semiconductor Corporation | Reconfigurable programmable integrated circuit with on-chip network |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117524A (ja) * | 1997-06-20 | 1999-01-22 | Fuji Xerox Co Ltd | プログラマブル論理回路システムおよびプログラマブル論理回路装置の再構成方法 |
US6080204A (en) * | 1997-10-27 | 2000-06-27 | Altera Corporation | Method and apparatus for contemporaneously compiling an electronic circuit design by contemporaneously bipartitioning the electronic circuit design using parallel processing |
US7600210B1 (en) * | 2005-09-28 | 2009-10-06 | Xilinx, Inc. | Method and apparatus for modular circuit design for a programmable logic device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5925920A (en) * | 1996-06-12 | 1999-07-20 | Quicklogic Corporation | Techniques and circuits for high yield improvements in programmable devices using redundant routing resources |
US6466050B1 (en) * | 2001-06-27 | 2002-10-15 | Cypress Semiconductor Corporation | Method to improve routability in programmable logic devices via prioritized augmented flows |
US7386826B1 (en) * | 2003-06-24 | 2008-06-10 | Xilinx, Inc. | Using redundant routing to reduce susceptibility to single event upsets in PLD designs |
US7640526B1 (en) * | 2005-09-12 | 2009-12-29 | Xilinx, Inc. | Modular partial reconfiguration |
US7856545B2 (en) | 2006-07-28 | 2010-12-21 | Drc Computer Corporation | FPGA co-processor for accelerated computation |
US7541833B1 (en) * | 2007-10-09 | 2009-06-02 | Xilinx, Inc. | Validating partial reconfiguration of an integrated circuit |
CN100590977C (zh) * | 2007-11-30 | 2010-02-17 | 电子科技大学 | 一种fpga |
US8095906B2 (en) * | 2008-12-29 | 2012-01-10 | Altera Corporation | Method and apparatus for performing parallel routing using a multi-threaded routing procedure |
US8312409B1 (en) * | 2010-03-05 | 2012-11-13 | Xilinx, Inc. | Multi-threaded deterministic router |
US8386983B1 (en) * | 2010-08-10 | 2013-02-26 | Xilinx, Inc. | Parallel signal routing |
US8671377B2 (en) | 2011-03-03 | 2014-03-11 | Altera Corporation | Method and apparatus for placement and routing of partial reconfiguration modules |
-
2011
- 2011-03-03 US US13/040,255 patent/US8671377B2/en active Active
-
2012
- 2012-02-22 EP EP12156571A patent/EP2495676A1/en not_active Ceased
- 2012-02-23 JP JP2012037429A patent/JP5937845B2/ja not_active Expired - Fee Related
- 2012-02-23 CN CN201210046153.0A patent/CN102708221B/zh active Active
-
2014
- 2014-01-10 US US14/152,624 patent/US9361421B2/en active Active
-
2016
- 2016-04-18 US US15/132,163 patent/US10242146B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117524A (ja) * | 1997-06-20 | 1999-01-22 | Fuji Xerox Co Ltd | プログラマブル論理回路システムおよびプログラマブル論理回路装置の再構成方法 |
US6080204A (en) * | 1997-10-27 | 2000-06-27 | Altera Corporation | Method and apparatus for contemporaneously compiling an electronic circuit design by contemporaneously bipartitioning the electronic circuit design using parallel processing |
US7600210B1 (en) * | 2005-09-28 | 2009-10-06 | Xilinx, Inc. | Method and apparatus for modular circuit design for a programmable logic device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021530809A (ja) * | 2018-07-20 | 2021-11-11 | ザイリンクス インコーポレイテッドXilinx Incorporated | プログラマブル集積回路のための階層型部分的再構成 |
JP7377852B2 (ja) | 2018-07-20 | 2023-11-10 | ザイリンクス インコーポレイテッド | プログラマブル集積回路のための階層型部分的再構成 |
Also Published As
Publication number | Publication date |
---|---|
CN102708221B (zh) | 2018-01-19 |
US20120227026A1 (en) | 2012-09-06 |
US9361421B2 (en) | 2016-06-07 |
US20160267212A1 (en) | 2016-09-15 |
EP2495676A1 (en) | 2012-09-05 |
US10242146B2 (en) | 2019-03-26 |
US8671377B2 (en) | 2014-03-11 |
JP5937845B2 (ja) | 2016-06-22 |
US20140237441A1 (en) | 2014-08-21 |
CN102708221A (zh) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5937845B2 (ja) | 部分再構成モジュールを設置およびルーティングするための方法および装置 | |
US11093672B2 (en) | Method and apparatus for performing fast incremental physical design optimization | |
US10628622B1 (en) | Stream FIFO insertion in a compilation flow for a heterogeneous multi-core architecture | |
US8719750B1 (en) | Placement and routing of a circuit design | |
US9852255B2 (en) | Method and apparatus for implementing periphery devices on a programmable circuit using partial reconfiguration | |
US10339243B2 (en) | Method and apparatus for automatic hierarchical design partitioning | |
US11138019B1 (en) | Routing in a compilation flow for a heterogeneous multi-core architecture | |
Otero et al. | Dreams: A tool for the design of dynamically reconfigurable embedded and modular systems | |
US10860766B1 (en) | Compilation flow for a heterogeneous multi-core architecture | |
US10102172B1 (en) | Method and apparatus for performing a single pass compilation for systems with dynamically reconfigurable logic blocks | |
US8522185B1 (en) | Method for placement and routing of a circuit design | |
JP5779237B2 (ja) | 合成中に非同期および同期リセット解除を実行するための方法および装置 | |
US9230047B1 (en) | Method and apparatus for partitioning a synthesis netlist for compile time and quality of results improvement | |
US10872057B1 (en) | Partitioning in a compiler flow for a heterogeneous multi-core architecture | |
Grigore et al. | HLS enabled partially reconfigurable module implementation | |
US9195793B1 (en) | Method and apparatus for relocating design modules while preserving timing closure | |
Montone et al. | Floorplacement for Partial Reconfigurable FPGA‐Based Systems | |
US8201114B1 (en) | Method and apparatus for performing look up table unpacking and repacking for resynthesis | |
US20190251220A1 (en) | Method and apparatus for performing incremental compilation using structural netlist comparison | |
Stüllein et al. | Bitfile preservation-generation of reusable out of context modules | |
Ullah | SystemC Model of Hierarchical Network-on-Chip for System-Level On-Chip Multi-Core Platform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5937845 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |