JP2012182764A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012182764A5 JP2012182764A5 JP2011045992A JP2011045992A JP2012182764A5 JP 2012182764 A5 JP2012182764 A5 JP 2012182764A5 JP 2011045992 A JP2011045992 A JP 2011045992A JP 2011045992 A JP2011045992 A JP 2011045992A JP 2012182764 A5 JP2012182764 A5 JP 2012182764A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- terminal
- input
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Description
［形態１］発振回路と、前記発振回路から出力された発振信号のレベル変換を行うバッファー回路と、前記バッファー回路の出力電圧レベルを検出するレベル検出回路と、前記レベル検出回路から出力された電圧を増幅する増幅回路と、前記増幅回路から出力された電圧に基づき前記バッファー回路の電源端子に流れる電流を制御して前記バッファー回路の出力レベルを調整するレベル調整回路と、を備えことを特徴とする。
発振回路の出力信号を負荷に接続するためには、インピーダンス変換するためのバッファー回路が必要となる。また、発振周波数により出力レベルが変動するため、それを安定化するための機能も必要となる。そこで本発明では、出力レベルを検出してフィードバックして、最終段のバッファー回路の電圧、又は電流レベルを一定にするレベル調整回路を設ける。これにより、発振周波数、又は負荷変動による出力レベルを安定化することができる。
［形態２］前記増幅回路は、レベル設定電圧に応じて抵抗値が変化する可変抵抗器と、第１のトランジスタとを含み、前記第１のトランジスタのドレイン端子が前記可変抵抗器の一端に接続され、前記第１のトランジスタのソース端子が接地され、前記レベル検出回路から出力された電圧が前記第１のトランジスタのゲート端子に入力され、基準電圧が前記可変抵抗器の他端に入力され、前記第１のトランジスタのドレイン端子から出力された電圧が前記増幅回路から出力された電圧として前記レベル調整回路に入力される構成を備えたことを特徴とする。
レベル調整回路にフィードバック信号を入力するためには、その信号を増幅する必要がある。そこで本発明では、増幅回路として、レベル設定電圧に応じて抵抗値が変化する可変抵抗器と、第１のトランジスタとを含み、前記第１のトランジスタのドレイン端子が前記可変抵抗器の一端に接続され、前記第１のトランジスタのソース端子が接地され、前記レベル検出回路から出力された電圧が前記第１のトランジスタのゲート端子に入力され、基準電圧が前記可変抵抗器の他端に入力され、前記第１のトランジスタのドレイン端子から出力された電圧が前記増幅回路から出力された電圧として前記レベル調整回路に入力される構成を備える。これにより、バッファー回路を制御することができる。
［形態３］前記増幅回路は、第１の演算増幅器を含み、レベル設定電圧が前記第１の演算増幅器の一方の入力端子に入力され、前記レベル検出回路から出力された電圧が前記第１の演算増幅器の他方の入力端子に入力され、前記第１の演算増幅器から出力された電圧が前記増幅回路から出力された電圧として前記レベル調整回路に入力される構成を備えたことを特徴とする。
本発明は、増幅回路を他の方法で構成したものである。即ち、レベル検出回路の電圧を第１の演算増幅器の一方の入力端子に入力し、バッファー回路の出力電圧が高くなると、増幅回路の電圧が低くなるように制御する。これにより、レベル設定電圧に応じた信号を容易に出力することができる。
［形態４］前記レベル調整回路は、第２の演算増幅器と、第２のトランジスタとを含み、前記増幅回路から出力された電圧が前記第２の演算増幅器の入力端子に入力され、前記第２のトランジスタのドレイン端子に電源電圧が入力され、前記第２の演算増幅器から出力された電圧が前記第２のトランジスタのゲート端子に入力され、前記第２のトランジスタのソース端子から出力された電圧が前記バッファー回路の電源端子に入力される構成を備えたことを特徴とする。
本発明のレベル調整回路は、バッファー回路の電源に流す電流を制御するものである。即ち、第２の演算増幅器と、第２のトランジスタとを含み、前記増幅回路から出力された電圧が前記第２の演算増幅器の入力端子に入力され、前記第２のトランジスタのドレイン端子に電源電圧が入力され、前記演算増幅器から出力された電圧が前記第２のトランジスタのゲート端子に入力され、前記第２のトランジスタのソース端子から出力された電圧が前記バッファー回路の電源端子に入力される構成を備えたものである。これにより、バッファー回路に出力される電圧に基づいて、バッファー回路の電源電流をフィードバック制御することができる。
［形態５］前記レベル調整回路は、第２の演算増幅器と、第２のトランジスタと、カレントミラー回路とを含み、前記増幅回路から出力された電圧が前記第２の演算増幅器の入力端子に入力され、前記第２の演算増幅器から出力された電圧が前記第２のトランジスタのゲート端子に入力され、前記第２のトランジスタのドレイン端子が前記カレントミラー回路の入力端子に接続され、前記第２のトランジスタのソース端子が抵抗器を介して接地され、前記カレントミラー回路の出力端子が前記バッファー回路の電源端子に接続された構成を備えたことを特徴とする。
本発明のレベル調整回路は、最終段のバッファー回路の電源に流す電流を制御するものである。即ち、第２の演算増幅器、第２のトランジスタ、及びカレントミラー回路により構成し、第２の演算増幅器と第２のトランジスタにより入力電流を生成し、その入力電流と同一となる出力電流を生成しバッファー回路の電源電流とするものである。これにより、バッファー回路に出力される電圧に基づいて、バッファー回路の電源電流をフィードバック制御することができる。
［形態６］前記レベル調整回路は、第２の演算増幅器と、第２のトランジスタとを含み、前記増幅回路から出力された電圧が前記第２の演算増幅器の入力端子に入力され、前記第２の演算増幅器から出力された電圧が前記第２のトランジスタのゲート端子に入力され、前記第２のトランジスタのソース端子が接地され、前記第２のトランジスタのドレイン端子が前記バッファー回路の接地端子に接続された構成を備えたことを特徴とする。
本発明のレベル調整回路は、バッファー回路の接地端子に第２のトランジスタのドレイン端子を接続してソース端子を接地する。これにより、バッファー回路に流れる電源電流を、第２のトランジスタのゲート電圧に応じて制御することができる。
［適用例１］発振回路と、該発振回路の発振信号を増幅するバッファー回路と、該バッファー回路の出力電圧レベルを検出するレベル検出回路と、前記レベル検出回路の出力電圧を増幅する増幅回路と、該増幅回路の出力電圧に基づき前記バッファー回路の電源端子に流れる電流を制御して前記バッファー回路の出力レベルを調整するレベル調整回路と、を備えことを特徴とする。
[Mode 1] An oscillation circuit, a buffer circuit that performs level conversion of an oscillation signal output from the oscillation circuit, a level detection circuit that detects an output voltage level of the buffer circuit, and a voltage output from the level detection circuit And a level adjustment circuit that adjusts the output level of the buffer circuit by controlling the current flowing through the power supply terminal of the buffer circuit based on the voltage output from the amplifier circuit. To do.
In order to connect the output signal of the oscillation circuit to the load, a buffer circuit for impedance conversion is required. Further, since the output level varies depending on the oscillation frequency, a function for stabilizing the output level is also required. Therefore, in the present invention, a level adjustment circuit is provided that detects and feeds back the output level to make the voltage or current level of the buffer circuit in the final stage constant. As a result, it is possible to stabilize the output level due to oscillation frequency or load fluctuation.
[Mode 2] The amplifier circuit includes a variable resistor whose resistance value changes according to a level setting voltage, and a first transistor, and a drain terminal of the first transistor is connected to one end of the variable resistor. The source terminal of the first transistor is grounded, the voltage output from the level detection circuit is input to the gate terminal of the first transistor, the reference voltage is input to the other end of the variable resistor, A voltage output from the drain terminal of the first transistor is input to the level adjustment circuit as a voltage output from the amplifier circuit.
In order to input a feedback signal to the level adjustment circuit, it is necessary to amplify the signal. Therefore, in the present invention, the amplifier circuit includes a variable resistor whose resistance value changes according to a level setting voltage, and a first transistor, and a drain terminal of the first transistor is connected to one end of the variable resistor. The source terminal of the first transistor is grounded, the voltage output from the level detection circuit is input to the gate terminal of the first transistor, the reference voltage is input to the other end of the variable resistor, The voltage output from the drain terminal of the first transistor is input to the level adjustment circuit as the voltage output from the amplifier circuit. Thereby, the buffer circuit can be controlled.
[Mode 3] The amplifier circuit includes a first operational amplifier, a level setting voltage is input to one input terminal of the first operational amplifier, and a voltage output from the level detection circuit is the first operational amplifier. A voltage input to the other input terminal of the operational amplifier and output from the first operational amplifier is input to the level adjustment circuit as a voltage output from the amplifier circuit.
In the present invention, an amplifier circuit is configured by another method. That is, when the voltage of the level detection circuit is input to one input terminal of the first operational amplifier and the output voltage of the buffer circuit increases, control is performed so that the voltage of the amplifier circuit decreases. Thereby, a signal corresponding to the level setting voltage can be easily output.
[Mode 4] The level adjustment circuit includes a second operational amplifier and a second transistor, and a voltage output from the amplifier circuit is input to an input terminal of the second operational amplifier. The power supply voltage is input to the drain terminal of the transistor, the voltage output from the second operational amplifier is input to the gate terminal of the second transistor, and the voltage output from the source terminal of the second transistor is The power supply terminal of the buffer circuit is configured to be input.
The level adjusting circuit of the present invention controls the current flowing to the power source of the buffer circuit. That is, it includes a second operational amplifier and a second transistor, the voltage output from the amplifier circuit is input to the input terminal of the second operational amplifier, and the power supply voltage is applied to the drain terminal of the second transistor. Is input, the voltage output from the operational amplifier is input to the gate terminal of the second transistor, and the voltage output from the source terminal of the second transistor is input to the power supply terminal of the buffer circuit It is equipped with. Thereby, the power supply current of the buffer circuit can be feedback-controlled based on the voltage output to the buffer circuit.
[Mode 5] The level adjustment circuit includes a second operational amplifier, a second transistor, and a current mirror circuit, and a voltage output from the amplifier circuit is input to an input terminal of the second operational amplifier. The voltage output from the second operational amplifier is input to the gate terminal of the second transistor, the drain terminal of the second transistor is connected to the input terminal of the current mirror circuit, and the second A source terminal of the transistor is grounded through a resistor, and an output terminal of the current mirror circuit is connected to a power supply terminal of the buffer circuit.
The level adjustment circuit of the present invention controls the current flowing to the power supply of the final stage buffer circuit. That is, it is composed of a second operational amplifier, a second transistor, and a current mirror circuit. An input current is generated by the second operational amplifier and the second transistor, and an output current that is the same as the input current is generated. This is used as the power supply current of the buffer circuit. Thereby, the power supply current of the buffer circuit can be feedback-controlled based on the voltage output to the buffer circuit.
[Mode 6] The level adjustment circuit includes a second operational amplifier and a second transistor, and a voltage output from the amplifier circuit is input to an input terminal of the second operational amplifier. The voltage output from the operational amplifier is input to the gate terminal of the second transistor, the source terminal of the second transistor is grounded, and the drain terminal of the second transistor is connected to the ground terminal of the buffer circuit It is characterized by having the structure described above.
In the level adjusting circuit of the present invention, the drain terminal of the second transistor is connected to the ground terminal of the buffer circuit to ground the source terminal. Thereby, the power supply current flowing through the buffer circuit can be controlled according to the gate voltage of the second transistor.
[Application Example 1] Oscillation circuit, buffer circuit for amplifying an oscillation signal of the oscillation circuit, a level detection circuit for detecting an output voltage level of the buffer circuit, and an amplification circuit for amplifying the output voltage of the level detection circuit And a level adjustment circuit for adjusting an output level of the buffer circuit by controlling a current flowing through a power supply terminal of the buffer circuit based on an output voltage of the amplifier circuit.
Claims (6)
前記発振回路から出力された発振信号のレベル変換を行うバッファー回路と、
前記バッファー回路の出力電圧レベルを検出するレベル検出回路と、
前記レベル検出回路から出力された電圧を増幅する増幅回路と、
前記増幅回路から出力された電圧に基づき前記バッファー回路の電源端子に流れる電流を制御して前記バッファー回路の出力レベルを調整するレベル調整回路と、を備えことを特徴とする発振器。 An oscillation circuit;
A buffer circuit for level conversion of the oscillation signal output from the oscillation circuit;
A level detecting circuit for detecting an output voltage level of the buffer circuit,
An amplification circuit for amplifying the voltage output from the level detection circuit;
Oscillator, characterized in that and a level adjusting circuit for adjusting the output level of the buffer circuit by controlling the current flowing to the power supply terminal of the buffer circuit based on the output voltage from the amplifier circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011045992A JP2012182764A (en) | 2011-03-03 | 2011-03-03 | Oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011045992A JP2012182764A (en) | 2011-03-03 | 2011-03-03 | Oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012182764A JP2012182764A (en) | 2012-09-20 |
| JP2012182764A5 true JP2012182764A5 (en) | 2014-04-17 |
Family
ID=47013561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011045992A Withdrawn JP2012182764A (en) | 2011-03-03 | 2011-03-03 | Oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012182764A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6350009B2 (en) * | 2013-12-24 | 2018-07-04 | 富士通株式会社 | Oscillator and power supply |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5047734A (en) * | 1990-05-30 | 1991-09-10 | New Sd, Inc. | Linear crystal oscillator with amplitude control and crosstalk cancellation |
| JP2000019270A (en) * | 1996-03-26 | 2000-01-21 | Citizen Watch Co Ltd | Power-supply voltage detection circuit |
| JP3316374B2 (en) * | 1996-04-26 | 2002-08-19 | 三洋電機株式会社 | Oscillator |
| JP2001168639A (en) * | 1999-12-10 | 2001-06-22 | Fujitsu Ltd | Voltage controlled oscillator |
| JP4573413B2 (en) * | 2000-09-07 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | Differential output circuit |
| JP4259485B2 (en) * | 2005-04-28 | 2009-04-30 | エプソントヨコム株式会社 | Piezoelectric oscillation circuit |
| JP2008182418A (en) * | 2007-01-24 | 2008-08-07 | Sharp Corp | Semiconductor integrated circuit |
| JP5098495B2 (en) * | 2007-08-02 | 2012-12-12 | セイコーエプソン株式会社 | Temperature compensated piezoelectric oscillator |
| JP2009111722A (en) * | 2007-10-30 | 2009-05-21 | Panasonic Corp | Oscillation control apparatus and oscillator |
| US8552803B2 (en) * | 2007-12-18 | 2013-10-08 | Qualcomm Incorporated | Amplifier with dynamic bias |
-
2011
- 2011-03-03 JP JP2011045992A patent/JP2012182764A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101004851B1 (en) | System of power amplifier with power control function | |
| TWI643052B (en) | Voltage regulator and electronic apparatus | |
| JP5053061B2 (en) | Voltage regulator | |
| JP6316632B2 (en) | Voltage regulator | |
| US20060012356A1 (en) | Voltage regulator with adaptive frequency compensation | |
| US20150355653A1 (en) | Linear Voltage Regulator Utilizing a Large Range of Bypass-Capacitance | |
| JP2017529791A5 (en) | ||
| WO2012148077A3 (en) | Digital condenser microphone having preamplifier with variable input impedance and method of controlling variable input impedance of preamplifier | |
| WO2007095451B1 (en) | High gain, high frequency cmos oscillator circuit and method | |
| US11085954B2 (en) | Control circuit, bias circuit, and control method | |
| TWI480713B (en) | Voltage regulator | |
| US8866554B2 (en) | Translinear slew boost circuit for operational amplifier | |
| TW201633031A (en) | Voltage regulator | |
| US9705462B2 (en) | Sensor signal output circuit and method for adjusting it | |
| CN107112963A (en) | Difference amplifier | |
| JP6253481B2 (en) | Voltage regulator and manufacturing method thereof | |
| US20170025951A1 (en) | Combined High Side and Low Side Current Sensing | |
| US8816774B2 (en) | Power amplifier system | |
| JP2012182764A5 (en) | ||
| JP2017518573A5 (en) | ||
| KR101208179B1 (en) | Power amplification device with dual current control mode | |
| TWI446135B (en) | Low-dropout regulator and pole compensation method for low-dropout regulator | |
| JP2013149147A (en) | Voltage regulator | |
| JP2012182764A (en) | Oscillator | |
| KR101109242B1 (en) | Apparatus for Power Amplification |