JP2012175357A - 入力バッファ型スイッチおよび入力装置 - Google Patents
入力バッファ型スイッチおよび入力装置 Download PDFInfo
- Publication number
- JP2012175357A JP2012175357A JP2011034794A JP2011034794A JP2012175357A JP 2012175357 A JP2012175357 A JP 2012175357A JP 2011034794 A JP2011034794 A JP 2011034794A JP 2011034794 A JP2011034794 A JP 2011034794A JP 2012175357 A JP2012175357 A JP 2012175357A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- destination
- distributor
- distributors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【解決手段】入力回線から入力されるデータを宛先の出力回線に出力する入力バッファ型スイッチであって、入力バッファ4−1〜4−16と、入力バッファ4−1〜4−16に格納されたデータを宛先の出力回線に出力可能なクロスバスイッチ部5と、入力回線から入力されるデータを宛先の出力回線に基づいて2つ以上に分配して出力可能な1入力6出力分配機2−1〜2−6と、入力バッファ4−1〜4−16のうちの1つと接続され、1入力6出力分配機2−1〜2−6と接続され、1入力6出力分配機2−1〜2−6のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する入力バッファ4−1〜4−16に格納する6入力セレクタ3−1〜3−6と、を備える。
【選択図】図1
Description
図1は、本発明にかかる入力バッファ型スイッチの実施の形態1の機能構成例を示す図である。図1に示すように、本実施の形態の入力バッファ型スイッチは、16入力16出力の入力バッファ型スイッチであり、入力回線1−1〜1−16と、1入力6出力分配機2−1〜2−6と、6入力セレクタ3−1〜3−6と、入力バッファ4−1〜4−16と、出力回線6−1〜6−16と、入力バッファ4−1〜4−16に格納されたパケットを宛先の出力回線6−1〜6−16へ出力するクロスバスイッチ部(スイッチ部)5と、接続線7−1〜7−6と、を備える。
・出力回線6−1,6−7〜6−9宛てのパケット:入力バッファ4−1に格納(6入力セレクタ3−1経由)。
・出力回線6−2,6−10〜6−12宛てのパケット:入力バッファ4−2に格納(6入力セレクタ3−2経由)。
・出力回線6−13〜6−16宛てのパケット:入力バッファ4−3に格納(6入力セレクタ3−3経由)。
・出力回線6−1,6−7〜6−9宛てのパケット:入力バッファ4−4に格納(6入力セレクタ3−4経由)。
・出力回線6−2,6−10〜6−12宛てのパケット:入力バッファ4−5に格納(6入力セレクタ3−5経由)。
・出力回線6−13〜6−16宛てのパケット:入力バッファ4−6に格納(6入力セレクタ3−6経由)。
図6は、本発明にかかる入力バッファ型スイッチの実施の形態2の機能構成例を示す図である。図6に示すように、本実施の形態の入力バッファ型スイッチは、16入力16出力の入力バッファ型スイッチであり、入力回線1−1〜1−16と、1入力8出力分配機8−1〜8−4と、4入力セレクタ9−1〜9−4と、5入力セレクタ10−1〜10−4と、入力バッファ4−1〜4−16と、出力回線6−1〜6−16と、入力バッファ4−1〜4−16に格納されたパケットを宛先の出力回線6−1〜6−16へ出力するクロスバスイッチ部5と、5入力セレクタ10−1〜10−4および4入力セレクタ9−1〜9−4とバッファ4−1〜4−8とをそれぞれ接続する接続線7−1〜7−8と、を備える。
(2)通常の入力バッファとして用いられる。すなわち、5入力セレクタ10−1〜10−4に直接接続される入力回線1−5〜1−8から入力されるパケットを直接入力バッファ4−5〜4−8にそれぞれ出力する。
図8は、本発明にかかる入力バッファ型スイッチの実施の形態3の機能構成例を示す図である。図8に示すように、本実施の形態の入力バッファ型スイッチは、16入力16出力の入力バッファ型スイッチであり、入力回線1−1〜1−16と、1入力2出力分配機41−1〜41−4と、2入力セレクタ42−1〜42−4と、入力バッファ4−1〜4−16と、出力回線6−1〜6−16と、入力バッファ4−1〜4−16に格納されたパケットを宛先の出力回線6−1〜6−16へ出力するクロスバスイッチ部5と、接続線7−1〜7−8と、を備える。
(0−1) 4入力4出力:スループット平均値65.5%
(0−2) 8入力8出力:スループット平均値61.8%
(0−3) 10入力10出力:スループット平均値61.2%
(0−4) 12入力12出力:スループット平均値60.7%
(0−5) 14入力14出力:スループット平均値60.4%
M.Karol et.al.,“Input versus output queuing on a space division switch”,IEEE Trans.Commun.,vol.35 no.12 pp1347−1356,1987.
・分配する入力回線が多い方が全体としてのスループットは良い。
・一部の入力を分配する場合、3つに分配すれば廃棄0がほぼ期待でき、十分である。
・2つに分配するだけでも入力回線単位のスループットとしては十分なスループットが得られる。
・分配を適用した入力回線のスループットは向上する。
・分配を適用する入力回線数が多いほど全体のスループットが向上する。
・全入力回線数の2分の1以下の入力回線に分配を適用する場合、分配を適用する入力回線について、それぞれ3つに分配すると100%のスループットをほぼ達成し、それぞれ2つに分配すると90%以上のスループットをほぼ達成する。
・全入力回線数の3分の1以下の入力回線に分配を適用する場合、それぞれ2つに分配するだけでほぼ100%の十分なスループットを達成する。
・実施の形態1の図1や実施の形態2の図6に既に示したように、スイッチの入力回線のうち半分程度以下を分配の対象とする。
・分配機の分岐数は最大で3とし、多くの分配機では2つとするのが適当である。
・セレクタの入力数も分配機の分岐数に基づいて1つ当たり2つから多くても4つ程度の入力数となる。
図14は、本発明にかかる入力バッファ型スイッチの実施の形態4の機能構成例を示す図である。図14に示すように、本実施の形態の入力バッファ型スイッチは、入力回線1−8,1−11〜1−16と、1入力3出力分配機43−1〜43−4と、2入力セレクタ44−1〜44−6と、入力バッファ4−1〜4−16と、出力回線6−1,6−2,6−4〜6−7,6−9〜6−16と、入力バッファ4−1〜4−16に格納されたパケットを宛先の出力回線6−1,6−2,6−4〜6−7,6−9〜6−16へ出力するクロスバスイッチ部5と、接続線7−1〜7−10と、を備える。
2−1〜2−6 1入力6出力分配機
3−1〜3−6 6入力セレクタ
4−1〜4−16,20−1〜20−n 入力バッファ
5 クロスバスイッチ部
6−1〜6−16 出力回線
7−1〜7−10 接続線
8−1〜8−4 1入力8出力分配機
9−1〜9−4 4入力セレクタ
10−1〜10−4 5入力セレクタ
11−1,11−2,12−1〜12−4,13−1〜13−3 分配機
21 中継機能部
31,32 a宛パケット
33 b宛パケット
41−1〜41−4 1入力2出力分配機
42−1〜42−4,44−1〜44−6 2入力セレクタ
43−1〜43−4 1入力3出力分配機
a,b 出力ポート
Claims (11)
- N(Nは1以上の整数)本の入力回線から入力されるデータを前記データの宛先の出力回線に出力する入力バッファ型スイッチであって、
M(MはN以上の整数)個の入力バッファと、
前記M個の入力バッファに格納されたデータを当該データの宛先の出力回線に出力するスイッチ部と、
1つの前記入力回線と接続され、接続された入力回線から入力されるデータを宛先の出力回線に基づいて2つ以上に分配して出力可能な1つ以上の分配機と、
前記M個の入力バッファのうちの1つと接続され、1つ以上の前記分配機と接続され、接続される前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納するセレクタと、
を備えることを特徴とする入力バッファ型スイッチ。 - 前記分配機および前記セレクタをL(Lは1以上の整数)個備え、
L個の前記セレクタは、それぞれがL個の前記分配機と接続される、ことを特徴とする請求項1に記載の入力バッファ型スイッチ。 - 前記分配機をL(Lは1以上の整数)個備え、
前記セレクタを2L個備え、
2L個のセレクタのうちL個の前記セレクタである第1のセレクタは、それぞれがL個の前記分配機と接続され、
2L個のセレクタのうち前記第1のセレクタ以外のセレクタである第2のセレクタは、それぞれが前記入力回線およびL個の前記分配機と接続され、接続される前記入力回線およびL個の前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納する、
ことを特徴とする請求項1に記載の入力バッファ型スイッチ。 - 前記分配機および前記セレクタをL(Lは1以上の整数)個備え、
前記セレクタは、前記入力回線および前記分配機と接続され、接続される前記入力回線および前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納する、
ことを特徴とする請求項1に記載の入力バッファ型スイッチ。 - 前記分配機をL(Lは1以上の整数)個備え、
前記セレクタをK(KはL以上の整数)個備え、
前記分配機は、分配したデータの出力先の1つを前記入力バッファとし、
K個のセレクタのうちL個の前記セレクタである第1のセレクタは、それぞれが前記入力回線および前記分配機と接続され、接続される前記入力回線および前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納し、
K個のセレクタのうち前記第1のセレクタ以外のセレクタである第2のセレクタは、2つ以上の前記分配機と接続される、ことを特徴とする請求項1に記載の入力バッファ型スイッチ。 - 前記分配機は、宛先の出力回線と分配したデータの出力先との対応を変更可能とする、ことを特徴とする請求項1〜5のいずれか1つに記載の入力バッファ型スイッチ。
- 前記分配機は、宛先の出力回線と分配したデータの出力先との対応を動作中は固定とする、ことを特徴とする請求項6に記載の入力バッファ型スイッチ。
- 前記分配機は、宛先の出力回線ごとのトラフィック量を監視し、前記トラフィック量に基づいて宛先の出力回線と分配したデータの出力先との対応を変更する、ことを特徴とする請求項6に記載の入力バッファ型スイッチ。
- 前記分配機は、分配したデータが格納される入力バッファの滞留状態を監視し、滞留が多く発生している入力バッファへ格納されるデータのうちの少なくとも一部が滞留が少ない入力バッファへ格納されるよう、宛先の出力回線と分配したデータの出力先との対応を変更する、ことを特徴とする請求項6に記載の入力バッファ型スイッチ。
- 前記分配機は、
宛先の出力回線と分配したデータの出力先との対応を変更する際に、パケット廃棄を発生させないよう入力されたデータをバッファリングするためのバッファ、
を備える、ことを特徴とする請求項6〜9のいずれか1つに記載の入力バッファ型スイッチ。 - 入力バッファ型スイッチにおいて、N(Nは1以上の整数)本の入力回線から入力され入力バッファに格納されたデータを当該データの宛先の出力回線に出力するスイッチ部への入力を行う入力装置であって、
M(MはN以上の整数)個の入力バッファと、
1つの前記入力回線と接続され、接続された入力回線から入力されるデータを宛先の出力回線に基づいて2つ以上に分配して出力可能な1つ以上の分配機と、
前記M個の入力バッファのうちの1つと接続され、1つ以上の前記分配機と接続され、接続される前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納するセレクタと、
を備えることを特徴とする入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011034794A JP2012175357A (ja) | 2011-02-21 | 2011-02-21 | 入力バッファ型スイッチおよび入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011034794A JP2012175357A (ja) | 2011-02-21 | 2011-02-21 | 入力バッファ型スイッチおよび入力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012175357A true JP2012175357A (ja) | 2012-09-10 |
Family
ID=46977836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011034794A Pending JP2012175357A (ja) | 2011-02-21 | 2011-02-21 | 入力バッファ型スイッチおよび入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012175357A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050002334A1 (en) * | 2003-06-19 | 2005-01-06 | Hung-Hsiang Jonathan Chao | Packet sequence maintenance with load balancing, and head-of-line blocking avoidance in a switch |
JP2008042504A (ja) * | 2006-08-04 | 2008-02-21 | Nec Corp | スイッチ装置、スイッチ方法、及びプログラム |
US20080049762A1 (en) * | 2004-10-12 | 2008-02-28 | Koninklijke Philips Electronics N.V. | Switch Device and Communication Network Comprising Such Switch Device as Well as Method for Transmiting Data Within At Least One Virtual Channel |
JP2008532408A (ja) * | 2005-02-28 | 2008-08-14 | エヌエックスピー ビー ヴィ | ルータ、ルータを具えたネットワーク、及びネットワーク内のデータルーティング方法 |
JP2008252753A (ja) * | 2007-03-30 | 2008-10-16 | Nec Corp | セル処理装置、セルのスイッチ処理方法 |
US20080267204A1 (en) * | 2004-12-17 | 2008-10-30 | Onechip Photonics Inc. | Compact Load Balanced Switching Structures for Packet Based Communication Networks |
-
2011
- 2011-02-21 JP JP2011034794A patent/JP2012175357A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050002334A1 (en) * | 2003-06-19 | 2005-01-06 | Hung-Hsiang Jonathan Chao | Packet sequence maintenance with load balancing, and head-of-line blocking avoidance in a switch |
US20080049762A1 (en) * | 2004-10-12 | 2008-02-28 | Koninklijke Philips Electronics N.V. | Switch Device and Communication Network Comprising Such Switch Device as Well as Method for Transmiting Data Within At Least One Virtual Channel |
US20080267204A1 (en) * | 2004-12-17 | 2008-10-30 | Onechip Photonics Inc. | Compact Load Balanced Switching Structures for Packet Based Communication Networks |
JP2008532408A (ja) * | 2005-02-28 | 2008-08-14 | エヌエックスピー ビー ヴィ | ルータ、ルータを具えたネットワーク、及びネットワーク内のデータルーティング方法 |
JP2008042504A (ja) * | 2006-08-04 | 2008-02-21 | Nec Corp | スイッチ装置、スイッチ方法、及びプログラム |
JP2008252753A (ja) * | 2007-03-30 | 2008-10-16 | Nec Corp | セル処理装置、セルのスイッチ処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6813274B1 (en) | Network switch and method for data switching using a crossbar switch fabric with output port groups operating concurrently and independently | |
JP5537956B2 (ja) | バッファ付きクロスバー・スイッチ・システム | |
US7983273B2 (en) | High-speed scheduling apparatus for a switching node | |
US20070121499A1 (en) | Method of and system for physically distributed, logically shared, and data slice-synchronized shared memory switching | |
US7173906B2 (en) | Flexible crossbar switching fabric | |
Abel et al. | A four-terabit packet switch supporting long round-trip times | |
CN110995598B (zh) | 一种变长报文数据处理方法和调度装置 | |
US7408947B2 (en) | Method and apparatus for scheduling packets and/or cells | |
CN113110943B (zh) | 软件定义交换结构及基于该结构的数据交换方法 | |
Pan et al. | Localized independent packet scheduling for buffered crossbar switches | |
EP3579507B1 (en) | Dynamic scheduling methods, platform, system and switch apparatus. | |
US20240031304A1 (en) | Virtual channel starvation-free arbitration for switches | |
Lin et al. | Selective-request round-robin scheduling for VOQ packet switch architecture | |
Yang et al. | An efficient scheduling algorithm for CIOQ switches with space-division multiplexing expansion | |
GB2461693A (en) | Requesting permission to transmit selected packets from a plurality of ingress ports and selecting one of the requests at an egress port of a switching device | |
US11509573B2 (en) | Control device and control method | |
Abel et al. | A four-terabit single-stage packet switch with large round-trip time support | |
JP2012175357A (ja) | 入力バッファ型スイッチおよび入力装置 | |
Qu et al. | Designing fully distributed scheduling algorithms for contention-tolerant crossbar switches | |
Krishnamurthy et al. | ShareStreams: A scalable architecture and hardware support for high-speed QoS packet schedulers | |
Olesinski et al. | Scalable alternatives to virtual output queuing | |
KR100527341B1 (ko) | 크로스바 방식의 방송스위치 | |
Dong et al. | Long round-trip time support with shared-memory crosspoint buffered packet switch | |
CN112949247B (zh) | 一种基于相位的芯片片上总线调度装置及调度方法 | |
El-Moursy et al. | High throughput architecture for OCTAGON network on chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140819 |