JP2012175357A - 入力バッファ型スイッチおよび入力装置 - Google Patents

入力バッファ型スイッチおよび入力装置 Download PDF

Info

Publication number
JP2012175357A
JP2012175357A JP2011034794A JP2011034794A JP2012175357A JP 2012175357 A JP2012175357 A JP 2012175357A JP 2011034794 A JP2011034794 A JP 2011034794A JP 2011034794 A JP2011034794 A JP 2011034794A JP 2012175357 A JP2012175357 A JP 2012175357A
Authority
JP
Japan
Prior art keywords
input
output
destination
distributor
distributors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011034794A
Other languages
English (en)
Inventor
Shinji Furuya
信司 古谷
Kazuyuki Kajima
和幸 鹿島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011034794A priority Critical patent/JP2012175357A/ja
Publication of JP2012175357A publication Critical patent/JP2012175357A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】簡易なハードウエア構成で、高スループットを実現し、ポートの利用効率を向上させることができる入力バッファ型スイッチを得ること。
【解決手段】入力回線から入力されるデータを宛先の出力回線に出力する入力バッファ型スイッチであって、入力バッファ4−1〜4−16と、入力バッファ4−1〜4−16に格納されたデータを宛先の出力回線に出力可能なクロスバスイッチ部5と、入力回線から入力されるデータを宛先の出力回線に基づいて2つ以上に分配して出力可能な1入力6出力分配機2−1〜2−6と、入力バッファ4−1〜4−16のうちの1つと接続され、1入力6出力分配機2−1〜2−6と接続され、1入力6出力分配機2−1〜2−6のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する入力バッファ4−1〜4−16に格納する6入力セレクタ3−1〜3−6と、を備える。
【選択図】図1

Description

本発明は、入力バッファ型スイッチおよび入力装置に関する。
入力バッファ型スイッチは、優先クラスに関する対応を別とすれば、一般に入力ポートごとに1つのキューしか持たない。入力パケットの優先クラスに対処するためには優先クラス別にキューを持つのが一般的であるが、宛先出力ポート別にパケットを溜めておくためのキュー、すなわちVoQ(Virtual Output Queue)としては入力ポートごとに1つである。なお、VoQが1つであるとは通常VoQがないことを意味するが、本件では以降の説明において、「宛先出力ポート別のVoQ(あるいはキュー)が1つ」とは入力バッファが入力ポート毎に1つであること、を表し、「宛先出力ポート別のVoQ(あるいはキュー)がn個(n≦出力ポート数)」とは、ある1つの入力ポートから入力するデータを宛先別に振り分けて溜めておくためのキューがn個あり、当該入力ポートについて不完全または完全なVoQを実装した状態であること、を表すものとする。
宛先出力ポート別にパケットを溜めておくためのキューが入力ポートごとに1つである構成では、HoL(Head of Line Blocking)によってスループットの低下が発生し、現実的な回線数のスイッチで60%程度に留まることが知られている。なお、優先クラス別のキューを備える場合にも優先クラス毎に同様の問題が生じるため、ここでは優先クラス別のキューの有無を問わない。入力バッファ型スイッチにおけるこのスループットの低下の問題に対して多くの改善案が提案されている(例えば、下記特許文献1〜3参照)。
また、このHoLによる問題を解決するための手段として、完全なVoQを搭載する(入力ポートごとに出力ポート別のキューを備える)入力バッファ型スイッチが提案されている(例えば、下記特許文献4,5参照)。廃棄率などの細かい性能の違いはあっても、これによって均等トラヒックに対しては99%以上の100%に近いスループットを達成することが可能となる。
完全なVoQを搭載した入力バッファ型スイッチでは、各入力ポートの各出力ポート宛のパケットは、出力ポート別のキュー(VoQ)で待機するため、パケット転送の際にはそのうち1つを自由に選択することができる。従って、全体として、宛先出力ポート別にパケットを溜めておくためのキューが入力ポートごとに1つである構成に比べ遅延時間は小さくなり、効率的になる。なお、下記特許文献5に記載のバッファ構成はクロスポイントバッファ型であり、VoQの最も効果的な構成である。
一般に、完全なVoQを搭載する場合、VoQの数は回線数の2乗に比例し、それぞれの深さ(キューの容量)を十分深く持つことが困難となるためパケット廃棄が発生しやすくなる。これを防ぎつつスループットを100%に近づけるにはパケット転送を効果的にスケジュールしなければならない。このため、完全なVoQを備える入力バッファ型スイッチに関して、VoQを生かすためのスケジューリング方式が提案されている(例えば、下記特許文献6,7参照)。
特開平05−327755号公報 特開平10−117196号公報 特開2001−136170号公報 特開2007−266789号公報 特開2000−261438号公報 特開2002−164902号公報 特開2003−051839号公報
しかしながら、上記特許文献1では、HoLを回避するため、クロスポイントにキューを設けている。これは小容量のVoQを備えたに等しく、回線数Nに対して、N×N個のバッファを小容量とはいえ実装することになる。このため、スイッチを構成するハードウエア(LSI(Large Scale Integration)等)が大規模、高価格になる、という問題があった。また高速アクセス可能な外付けのメモリを備える必要が生じることもある。
上記特許文献2では、上記特許文献1よりもキューの搭載を抑え、出力側だけに留めているため回線数Nに対してN個のキューの増加で済む。しかし、クロスバスイッチを2倍にしているためその回路量が増加し、また出力側で2つのクロスポイントからの入力を多重化する部分で2倍の速度が要求されている。速度が変わる箇所には必ずバッファ類が実装されることになる。さらに、2つのクロスバスイッチをどのように各入力ポートで選択するかという制御回路も必要になり、効果を上げるためにはこの回路も高速かつ大きなものとなってしまう可能性がある。そのため、やはりハードウエアの大規模化、高価格化が生じる、という問題がある。
上記特許文献3は、基本的な考え方は特許文献2に類似しており、上記特許文献2と同様の問題が生じる。
上記特許文献4は、完全なVoQを備え、かつ出力ポートの前段に接続されるセレクタの各入力に各キューが直結している構成である。これは出力ポートがそれぞれ都合の良いタイミングでキュー内の待機セルを読み出せば良く、高スループットを最も発揮しやすい構成と考えられるが、深さの十分なキューを全てLSIの内部に実装する必要がある。そのため、ハードウエアの大規模化、高価格化が生じる、という問題がある。また、キューを外部メモリに構成すると、スイッチのLSIとメモリ間のアクセスI/F(Interface)の速度は、回線数Nの場合に回線速度の2×N倍以上におよび、近年の数G(ギガ)b/sにおよぶ回線速度に対応するには、実装が困難となるか、特に高価なものになってしまう、という問題がある。上記特許文献5は、上記特許文献4と構成、目的等同様であり、同様の課題が発生する。
上記特許文献6は、完全なVoQを搭載するものの、特許文献4および5に比べて、実体を含めたキューの構成をスイッチLSIの外部に構成することが比較的容易になる。具体的には、例えば、上記特許文献4および5では、キュー制御機能はスイッチLSIの内部に搭載し、パケットの保存域としてのメモリを外部に持つことになるため、メモリはLSI専用の外付けメモリの位置付けとなるが、上記特許文献6ではキューを含めた入力バッファ部全体をスイッチLSI外部に配置することが可能になる。
上記特許文献6の構成で低廃棄、高スループットを実現するためには、効果的なパケット転送スケジューリングアルゴリズムを搭載する必要がある。スイッチLSI内部のバッファを多数持たなくて済むためメモリ搭載量などは少なくなるが、高性能維持には複雑なスケジューラの搭載が必要になり、実装時の回路量、設計コストは嵩む。装置全体としてもやはり多数のキューを備える必要があるため、ハードウエアの大規模化、高価格化が避けられない、という問題がある。上記特許文献7は、特許文献6とアプローチが同じであり、同様の問題が発生する。
一方、HoLの発生する宛先出力ポート別にパケットを溜めておくためのキューが入力ポートごとに1つであるような入力バッファ型スイッチは、低価格で多ポートのスイッチを構成可能であるが、実際に運用される環境において、全てのポートまたは装置で言えばスロットが利用されていることは希である。また、各ポートに接続される装置は、サーバと端末など、利用帯域が大きく異なる場合が多い。したがって、サーバと端末に適用する場合には効率的ではない場合が多い、という問題がある。
この他、近年、バックプレーンバスの代用としてスイッチを適用することが多く見られるが、こうした環境においても全スロットを利用していない場合が多い。またコントローラとインタフェースといった具合に、役割の大きく異なる装置が通信I/Fとして同一のスイッチに接続されるポートに接続されるのはあまり効率的ではない。
本発明は、上記に鑑みてなされたものであって、簡易なハードウエア構成で、高スループットを実現し、ポートの利用効率を向上させることができる入力バッファ型スイッチおよび入力装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、N(Nは1以上の整数)本の入力回線から入力されるデータを前記データの宛先の出力回線に出力する入力バッファ型スイッチであって、M(MはN以上の整数)個の入力バッファと、前記M個の入力バッファに格納されたデータを当該データの宛先の出力回線に出力するスイッチ部と、1つの前記入力回線と接続され、接続された入力回線から入力されるデータを宛先の出力回線に基づいて2つ以上に分配して出力可能な1つ以上の分配機と、前記M個の入力バッファのうちの1つと接続され、1つ以上の前記分配機と接続され、接続される前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納するセレクタと、を備えることを特徴とする。
本発明によれば、簡易なハードウエア構成で、高スループットを実現し、ポートの利用効率を向上させることができるという効果を奏する。
図1は、実施の形態1の入力バッファ型スイッチの機能構成例を示す図である。 図2は、従来の入力バッファ型スイッチにおいてHoLの発生する様子を示す図である。 図3は、完全なVoQを備える従来の入力バッファ型スイッチにおけるパケット転送の様子を示す図である。 図4は、実施の形態1の入力バッファ型スイッチの論理的接続関係の一例を示す図である。 図5は、実施の形態1の入力バッファ型スイッチの論理的接続関係の一例を示す図である。 図6は、実施の形態2の入力バッファ型スイッチの機能構成例を示す図である。 図7は、実施の形態2の入力バッファ型スイッチの設定例を示す論理構成図である。 図8は、実施の形態3の入力バッファ型スイッチの機能構成例を示す図である。 図9は、4台の装置を接続する場合のシミュレーション結果の一例を示す図である。 図10は、8台の装置を接続する場合のシミュレーション結果の一例を示す図である。 図11は、10台の装置を接続する場合のシミュレーション結果の一例を示す図である。 図12は、12台の装置を接続する場合のシミュレーション結果の一例を示す図である。 図13は、14台の装置を接続する場合のシミュレーション結果の一例を示す図である。 図14は、実施の形態4の入力バッファ型スイッチの機能構成例を示す図である。
以下に、本発明にかかる入力バッファ型スイッチおよび入力装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本発明にかかる入力バッファ型スイッチの実施の形態1の機能構成例を示す図である。図1に示すように、本実施の形態の入力バッファ型スイッチは、16入力16出力の入力バッファ型スイッチであり、入力回線1−1〜1−16と、1入力6出力分配機2−1〜2−6と、6入力セレクタ3−1〜3−6と、入力バッファ4−1〜4−16と、出力回線6−1〜6−16と、入力バッファ4−1〜4−16に格納されたパケットを宛先の出力回線6−1〜6−16へ出力するクロスバスイッチ部(スイッチ部)5と、接続線7−1〜7−6と、を備える。
入力回線1−1〜1−16は、それぞれ異なる入力ポートに接続されている。また、出力回線6−1〜6−16もそれぞれ異なる出力ポートに接続されている。入力バッファ4−1〜4−16は入力バッファ部を構成する。また、入力バッファ部と、入力回線1−1〜1−16と、1入力6出力分配機2−1〜2−6と、6入力セレクタ3−1〜3−6と、はクロスバスイッチ部5への入力を行う入力装置を構成する。
宛先出力ポート別にパケットを溜めておくためのキューが入力ポートごとに1つである構成では、HoLによってスループットの低下が発生する。図2は、従来の入力バッファ型スイッチにおいてHoLの発生する様子を示す図である。図2では、n個の入力ポート#1〜#nに対して入力ポートごとに入力バッファ20−1〜20−nを備える入力バッファ型スイッチを示している。
図2の入力バッファ20−1に出力ポートa宛パケット31と出力ポートb宛パケット33とが格納され、入力バッファ20−2に出力ポートa宛パケット32が格納されているとする。この場合、中継機能部21は、出力ポートaへ出力ポートa宛パケット31と出力ポートa宛パケット32のうちの一方を選択して出力することになる。例えば出力ポートa宛パケット32が先に出力ポートaへ出力され(図2の(1))、その後に出力ポートa宛パケット31が出力ポートaへ出力されたとする(図2の(2))。出力ポートb宛パケット33は、出力ポートa宛パケット31が出力された後に出力される(図2の(3))ため、図2の右側の図に示すような順でパケットが出力される。図2の右側では、右側ほど早い時刻を示している。
出力ポートb宛パケット33が出力ポートa宛パケット31より前(出力ポートb宛パケット33が先頭)に格納されている場合には、出力ポートb宛パケット33の出力と出力ポートa宛パケット32の出力とを同時に行うことができるが、上述したような図2に示した状況では、出力ポートb宛パケット33の出力は、出力ポートa宛パケット31および出力ポートa宛パケット32の出力の後となり、パケット転送の遅延が大きくなってしまう。このような現象がHoLである。
図3は、完全なVoQを備える従来の入力バッファ型スイッチにおけるパケット転送の様子を示す図である。図3に示した入力バッファ型スイッチでは、各入力ポート#1〜#nに対して出力ポートごとに入力バッファ20−1〜20−2nを備えている。なお、ここでは説明を簡単にするため、出力ポートの数は2個としている。このような場合に、図2と同様に、入力ポート#1から入力された出力ポートa宛パケット31および出力ポートb宛パケット33が待機しており、入力ポート#nから入力された出力ポートa宛パケット32が待機しているとする。この場合、出力ポートb宛パケット33と出力ポートa宛パケット32は同時に出力され(図3の(1))、その後出力ポートa宛パケット31が出力される(図3の(2))。
図3の構成では、出力ポートa宛パケット31と出力ポートb宛パケット33は異なる入力バッファ(入力バッファ20−1と入力バッファ20−2)に格納されているため、図2の例のような出力ポートb宛パケット33の遅延は生じない。しかし、このように完全なVoQを備える場合、ポート数が増えるとハードウエアが増大しコストも増大する。
そこで、本実施の形態では、ハードウエアの増大を防いでスループットの低下を防ぐために、入力回線1−1〜1−16の数分の入力バッファ4−1〜4−16を備える入力バッファ部の間の入力バッファ部側に、6つの入力から1つを選択してパケットを出力する6入力セレクタ3−1〜3−6を設置する。そして、さらにその6入力セレクタ3−1〜3−6の各入力には異なる1入力6出力分配機2−1〜2−6の出力の1つを接続し、1入力6出力分配機2−1〜2−6の入力には入力回線1−1〜1−6のうちの1つをそれぞれ接続した構成とする。
そして入力バッファ4−1〜4−6のうち未使用となる入力バッファ4−1〜4−6を重要な位置付けの機器を接続した入力回線(入力回線1−1〜1−6のうち1つ以上)の入力バッファとして追加して用い、各6入力セレクタ3−1〜3−6および各1入力6出力分配機2−1〜2−6を設定する。そして、入力されたパケットの宛先別にこれらの設定された入力バッファ4−1〜4−6に振り分けるようにすることで、スイッチ全体のスループットを向上させることができる。特に入力バッファを追加した入力回線のスループットを100%またはそれに近い値にすることができる。
次に、本実施の形態の動作について説明する。図1の例では、入力回線1−7〜1−16については、通常と同様に入力バッファ4−i(i=7,8,…,16)を入力回線1−iに1対1に直接接続している。一方、ポート#1からポート#6までの6ポートに対応する入力回線1−1〜1−6については、入力バッファ部と、1入力6出力分配機2−1〜2−6および6入力セレクタ3−1〜3−6を介して接続している。6入力セレクタ3−1〜3−6は、それぞれ1入力6出力分配機2−1〜2−6のうちの1つに接続されている。ここでは、6入力セレクタ3−i(i=1,2,…,6)のj番目(j=1,2,…,6)の入力信号が、1入力6出力分配機2−jのi番目の出力信号にそれぞれ接続しているとする。そしてこれらの1入力6出力分配機2−1〜2−6の入力は、入力回線1−1〜1−6にそれぞれ接続されている。
まず、入力回線1−1〜1−16の接続先、すなわち本実施の形態の入力バッファ型スイッチへデータを入力する装置が、サーバ(または上流のコアネットワーク機器)2台と、端末(または端末が接続されたネットワーク機器)10台と、である場合を例に説明する。これらの装置全てを入力バッファ型スイッチへ通常と同様に接続すると4ポートが未使用の状態となる。これに対し、本実施の形態では、2台のサーバに接続した入力ポート(入力回線)を1入力6出力分配機2−1〜2−6の接続されたポートに接続し、端末10台は、入力バッファに直接接続された入力ポート(入力回線1−7〜1−16)に接続する。そして、1台目のサーバを入力回線1−1へ接続し、2台目のサーバを入力回線1−2に接続し、端末を入力回線1−7〜1−16へ接続し、1入力6出力分配機2−1〜2−6および6入力セレクタ3−1〜3−6を以下のように設定する。なお、本実施の形態では、パケットの宛先の出力ポートにより分配するが、出力回線6−1〜6−16が1対1にそれぞれ出力ポートに接続している。このため、以下の説明では、簡単のため、宛先の出力ポートに接続する出力回線6−1〜6−16を、宛先の出力回線6−1〜6−16と表現する。
(A)6入力セレクタ3−1〜3−3の入力元を入力回線1−1に接続する1入力6出力分配機2−1とするよう設定する。そして、1入力6出力分配機2−1を、出力回線6−1,6−7〜6−9宛(出力回線6−1,6−7〜6−9が接続する出力ポート宛)のパケットを6入力セレクタ3−1へ入力し、出力回線6−2および6−10〜6−12宛のパケットを6入力セレクタ3−2に入力し、出力回線6−13〜6−16宛のパケットを6入力セレクタ3−3に入力するよう設定する。
(B)6入力セレクタ3−4〜3−6の入力元を入力回線1−2に接続する1入力6出力分配機2−2とするよう設定する。そして、1入力6出力分配機2−2を、出力回線6−1,6−7〜6−9宛のパケットを6入力セレクタ3−4へ入力し、出力回線6−2および6−10〜6−12宛のパケットを6入力セレクタ3−5に入力し、出力回線6−13〜6−16宛のパケットを6入力セレクタ3−6に入力するよう設定する。
6入力セレクタ3−1〜3−6は、上記(A),(B)により自身に入力されるよう決定された入力元から入力されたパケットを自身に接続する入力バッファ4−1〜4−6へそれぞれ格納する。
図4は、上記の(A),(B)の設定を行った場合の論理的接続関係の一例を示す図である。図4に示すように、上記の(A),(B)の設定を行った場合は、入力回線1−1からの入力を宛先に応じて3つに分配する分配機11−1と、入力回線1−2からの入力を宛先に応じて3つに分配する分配機11−2と、を備えるのと同様の接続関係となる。
具体的には、入力回線1−1から入力されたパケットは、宛先に応じて以下のように分配される。
・出力回線6−1,6−7〜6−9宛てのパケット:入力バッファ4−1に格納(6入力セレクタ3−1経由)。
・出力回線6−2,6−10〜6−12宛てのパケット:入力バッファ4−2に格納(6入力セレクタ3−2経由)。
・出力回線6−13〜6−16宛てのパケット:入力バッファ4−3に格納(6入力セレクタ3−3経由)。
また、入力回線1−2から入力されたパケットは、宛先に応じて以下のように分配される。
・出力回線6−1,6−7〜6−9宛てのパケット:入力バッファ4−4に格納(6入力セレクタ3−4経由)。
・出力回線6−2,6−10〜6−12宛てのパケット:入力バッファ4−5に格納(6入力セレクタ3−5経由)。
・出力回線6−13〜6−16宛てのパケット:入力バッファ4−6に格納(6入力セレクタ3−6経由)。
図4に示すように、この場合、4つの出力ポート(出力回線6−3〜6−6)が未使用となる(図4では点線で示している)。
次に、上記(A),(B)とは異なる設定例について説明する。ここでは、入力バッファ型スイッチへデータを入力する装置が、サーバ2台と、端末12台と、であるとする。そして、1台目のサーバを入力回線1−1へ接続し、2台目のサーバを入力回線1−2に接続し、端末を入力回線1−5〜1−16へ接続し、1入力6出力分配機2−1〜2−6および6入力セレクタ3−1〜3−6を以下のように設定する。
(a)6入力セレクタ3−1〜3−2の入力元を入力回線1−1に接続する1入力6出力分配機2−1とするよう設定する。そして、1入力6出力分配機2−1を、出力回線6−1,6−5〜6−10宛のパケットを6入力セレクタ3−1へ入力し、出力回線6−2,6−11〜6−16宛のパケットを6入力セレクタ3−2に入力するよう設定する。
(b)6入力セレクタ3−3〜3−4の入力元を入力回線1−2に接続する1入力6出力分配機2−2とするよう設定する。そして、1入力6出力分配機2−2を、出力回線6−1,6−5〜6−10宛のパケットを6入力セレクタ3−3へ入力し、出力回線6−2,6−11〜6−16宛のパケットを6入力セレクタ3−4に入力するよう設定する。
(c)6入力セレクタ3−5の入力元を入力回線1−5(端末に接続)に接続する1入力6出力分配機2−5とするよう設定する。そして、1入力6出力分配機2−5を、全出力ポート(出力回線)宛のパケットを6入力セレクタ3−5に入力するよう設定する。
(d)6入力セレクタ3−6の入力元を入力回線1−6(端末に接続)に接続する1入力6出力分配機2−6とするよう設定する。そして、1入力6出力分配機2−6を、全出力ポート宛のパケットを6入力セレクタ3−6に入力するよう設定する。
6入力セレクタ3−1〜3−6は、上記(a)〜(d)により自身に入力されるよう決定された入力元から入力されたパケットを自身に接続する入力バッファ4−1〜4−6へそれぞれ格納する。
図5は、上記(a)〜(d)の設定を行った場合の論理的接続関係の一例を示す図である。図5に示すように、上記の(a)〜(d)の設定を行った場合は、入力回線1−1からの入力を宛先に応じて2つに分配する分配機12−1と、入力回線1−2からの入力を宛先に応じて2つに分配する分配機12−2と、入力回線1−5からの入力を全ての宛先について入力バッファ4−5に出力する分配機12−3と、入力回線1−6からの入力を全ての宛先について入力バッファ4−6に出力する分配機12−4と、を備えるのと同様の接続関係となる。
図5に示すように、この場合、2つの出力ポート(出力回線6−3,6−4)が未使用となる(図5では点線で示している)。
このような構成を取ることによって、未使用の入力バッファをサーバのVoQの一部として利用することができる。すなわち、例えば、サーバが1つの入力バッファを用いる場合、図3の例では、入力および出力ポート数が12であるため、12の宛先についてHoLの発生の可能性がある。これに対し、上記(A),(B)の設定例では、3つの入力バッファにそれぞれ4つの宛先(4つの出力ポート)のパケットを分配することで、サーバからの入力パケットについてはそれぞれ4つの宛先についてのHoLに抑えることが可能となる。
また、状況により異なるが、一般には、1台のサーバが用いるそれぞれの入力バッファに対するパケットの入力帯域もサーバが1つの入力バッファを用いる場合に比べそれぞれ3分の1程度となるので、バッファあふれの発生も大きく抑えることが可能になる。またこの構成はポート数などを固定せず、柔軟に、利用状況、目的などに応じて分配数、分配可能ポートへの適用接続先(サーバ、端末)などを決定することができる。もちろん全ポートを利用するときには通常の入力バッファ型スイッチとして利用することができる。
なお、本実施の形態では、1入力6出力分配機2−1〜2−6および6入力セレクタ3−1〜3−6の回路が追加されることになる。しかし、これらの追加される回路は、基本構成としては、レジスタによる設定が可能であることは当然求められるが、動作中は1入力6出力分配機2−1〜2−6の分配内容、6入力セレクタ3−1〜3−6の選択先共に、いわゆる固定(レジスタによる半固定)で良い。このため、バッファなどのメモリも特に必要なく、多量の入力バッファを備える場合や高度なスケジューリング機能を追加する場合の回路量の増分に比較すれば、ハードウエアの追加量はずっと少なく済む。
従って、低価格、小規模を維持したまま、完全なVoQを備えることなく、高負荷が予想される回線に対して高いスループットを実現することができる。特に未使用ポートが存在する場合は、未使用のままにされていたポートを有効利用し、スイッチ全体としての性能、およびデバイスの利用効率を向上させることができる。
なお、上記(A),(B)および上記(a),(b)の設定で、宛先ごとに分配する場合の宛先の振り分け方は、上述の例に限定されない。上記(A),(B)の場合には、3つに分配するような振り分け方であればよく、上記(a),(b)の場合は2つに分配するような振り分け方であればよい。
また、上述の例では、サーバが2台の場合に、入力回線1−1,1−2にそれぞれサーバを接続したが、これに限らず入力回線1−1〜1−6のいずれか2つにサーバを接続すればよい。そして、1入力6出力分配機は、前記のサーバを接続した入力回線に接続されているものを使用すればよい。
また、サーバが接続される入力回線に接続される1入力6出力分配機2−1〜2−6は、1入力6出力分配機2−1,2−2に限らず1入力6出力分配機2−1〜2−6のうちいずれか2つであればよい。そして、サーバが接続される入力回線に接続される1入力6出力分配機2−1〜2−6は、宛先ごとに入力されたパケットをk(上記(A),(B)の場合はk=3、上記(a),(b)の場合はk=2)個に振り分け、6入力セレクタ3−1〜3−6のうちのそれぞれk個ずつに入力するようにすればよい。
また、上述の例では、サーバが2台の場合を例に説明したが、本実施の形態の入力バッファ型スイッチに接続されるサーバおよび端末の台数は、上述の例に限定されない。ここでは、サーバからの入力パケットが端末より多いと想定し、サーバからの入力パケットを宛先ごとに2つ以上の入力バッファ4−1〜4−6を用いて転送を行っている。従って、各サーバから入力されるパケットをそれぞれ宛先ごとに2つずつに分配する場合は、6/2=3台までのサーバが接続可能である。また、サーバによってトラフィック量が異なる場合等には、1台目のサーバには3つの入力バッファ4−1〜4−6を用い、2台目のサーバには2つの入力バッファ4−1〜4−6を用いるなど、サーバによって用いる入力バッファ4−1〜4−6の数を異なるようにしてもよい。
また、本実施の形態では、1入力6出力分配機2−1〜2−6と、6入力セレクタ3−1〜3−6を備えるようにしたが、M個(Mは2以上かつ総入力回線数以下の整数)の1入力M出力分配機と、M個のM入力セレクタを用いて本実施の形態と同様の動作を実施してもよい。
このように、本実施の形態では、入力回線1−1〜1−16のうち入力回線1−1〜1−6にそれぞれ接続される1入力6出力分配機2−1〜2−6と、6入力セレクタ3−1〜3−6と、6入力セレクタ3−1〜3−6にそれぞれ接続される入力バッファ4−1〜4−6と、を備え、入力回線1−1〜1−6のうちのいずれか1つ以上にサーバを接続し、サーバから入力されたパケットを宛先ごとに2つ以上の入力バッファ4−1〜4−6に振り分けて格納するようにした。そのため、簡易なハードウエア構成で、高スループットを実現し、ポートの利用効率を向上させることができる。
実施の形態2.
図6は、本発明にかかる入力バッファ型スイッチの実施の形態2の機能構成例を示す図である。図6に示すように、本実施の形態の入力バッファ型スイッチは、16入力16出力の入力バッファ型スイッチであり、入力回線1−1〜1−16と、1入力8出力分配機8−1〜8−4と、4入力セレクタ9−1〜9−4と、5入力セレクタ10−1〜10−4と、入力バッファ4−1〜4−16と、出力回線6−1〜6−16と、入力バッファ4−1〜4−16に格納されたパケットを宛先の出力回線6−1〜6−16へ出力するクロスバスイッチ部5と、5入力セレクタ10−1〜10−4および4入力セレクタ9−1〜9−4とバッファ4−1〜4−8とをそれぞれ接続する接続線7−1〜7−8と、を備える。
1入力8出力分配機8−1〜8−4は、4入力セレクタ9−1〜9−4および5入力セレクタ10−1〜10−4に接続される。また、1入力8出力分配機8−1の入力元は入力回線1−1であり、1入力8出力分配機8−2の入力元は入力回線1−2であり、1入力8出力分配機8−3の入力元は入力回線1−3であり、1入力8出力分配機8−4の入力元は入力回線1−4である。4入力セレクタ9−1〜9−4は、1入力8出力分配機8−1〜8−4を入力元とし、5入力セレクタ10−1〜10−4は、1入力8出力分配機8−1〜8−4および入力回線1−5〜1−8のうちの1回線を入力元とする。
実施の形態1では、6つの入力バッファをセレクタ(実施の形態1では、6入力セレクタ)の接続対象としたが、本実施の形態では、8つの入力バッファ(入力バッファ4−1〜4−8)をセレクタ(4入力セレクタ9−1〜9−4、5入力セレクタ10−1〜10−4)の接続対象としている。そして、入力回線1−5〜1−8については、1入力8出力分配機8−1〜8−4を介さずに、直接5入力セレクタ10−1〜10−4に接続している。すなわち、入力回線1−5〜1−8からの入力に対しては、パケットの分配が行われないため、スループットを向上させる対象のポートとはならない。しかし、入力回線1−5〜1−8に接続される入力バッファ4−5〜4−8は、以下の(1),(2)のいずれかの用途に用いることができる。
(1)未使用の入力バッファとして、他の入力回線のスループット改善のために用いられる入力バッファの1つとして使用される。
(2)通常の入力バッファとして用いられる。すなわち、5入力セレクタ10−1〜10−4に直接接続される入力回線1−5〜1−8から入力されるパケットを直接入力バッファ4−5〜4−8にそれぞれ出力する。
図6で示したような構成にすることにより、実施の形態1で述べたセレクタに接続される入力回線全てを対等に構成する場合と同様の効果を得つつ、実施の形態1より追加するハードウエア量を少なくする効果がある。
図7は、図6の構成の入力バッファ型スイッチの設定例を示す論理構成図である。図7では、入力バッファ型スイッチの入力元の装置が、サーバ3台と端末10台である場合の設定例を示しており、入力回線1−1〜1−3には、サーバを1台ずつそれぞれ接続している。図7に示すように、入力回線1−1〜1−3から入力されるパケットを2つにそれぞれ分配する分配機13−1〜13−3を備えることと等価となる、サーバ1台につき1つの入力バッファを追加し合計2つの入力バッファを用いることとし、残りの入力バッファ4−7〜4−16については、通常のポートとして1台ずつ端末を接続する。このときの各分配機、セレクタの設定を以下に示す。
(i)入力回線1−1に接続する1入力8出力分配機8−1に対して、出力回線6−1〜6−9宛のパケットを4入力セレクタ9−1(入力バッファ4−1)へ出力し、出力回線6−10〜6−16宛のパケットを4入力セレクタ9−2(入力バッファ4−2)へ出力するよう設定する。
(ii)入力回線1−2に接続する1入力8出力分配機8−2に対して、出力回線6−1〜6−9宛のパケットを4入力セレクタ9−3(入力バッファ4−3)へ出力し、出力回線6−10〜6−16宛のパケットを4入力セレクタ9−4(入力バッファ4−4)へ出力するよう設定する。
(iii)入力回線1−3に接続する1入力8出力分配機8−3に対して、出力回線6−1〜6−9宛のパケットを5入力セレクタ10−1(入力バッファ4−5)へ出力し、出力回線6−10〜6−16宛のパケットを5入力セレクタ10−2(入力バッファ4−6)へ出力するよう設定する。
(iv)4入力セレクタ9−1および4入力セレクタ9−2の入力元を1入力8出力分配機8−1とし、4入力セレクタ9−3および4入力セレクタ9−4の入力元を1入力8出力分配機8−2とし、5入力セレクタ10−1および5入力セレクタ10−2の入力元を1入力8出力分配機8−3とし、5入力セレクタ10−3の入力元を入力回線1−7とし、5入力セレクタ10−4の入力元を入力回線1−8とする。
上記(i)〜(iv)の設定を実施することにより、図7に示すように入力回線1−1〜1−3については、宛先ごとにパケットを2つに分配する分配機13−1〜13−3に接続されているのと同様の接続関係となる。
なお、ここでは各分配機(1入力8出力分配機8−1,8−2)が分配する出力ポート数について、1つ目の出力先(4入力セレクタ9−1,9−3)に対して9ポート(出力ポート1〜9)、2つ目の出力先(4入力セレクタ9−2,9−4)に対して7ポート(出力ポート10〜16)と偏っている。このような偏った設定は、例えば3台のサーバが他の2台とは基本的に異なる役割を担っていて、サーバ間の通信がサーバと端末の間の通信よりも少ない場合等に有効な設定である。すなわち、1つ目の出力先にはサーバ間の通信に用いる出力ポート(出力回線6−1〜6−3)を含んでいるため、割り当てる宛先出力ポート数を多めに設定している。もちろん、3台のサーバが、例えば同じ役割を持っていて、常にレプリケーションなどをサーバ間で行うような構成では、サーバ間の通信が多くなるため、上述の設定とは異なる設定とすればよい。このように、本実施の形態では、実施の形態1と同様の効果が得られるとともに、システムの利用状況に応じて各分配機が分配する出力先ごとの出力ポート数を設定することができる。本実施の形態では、このようにシステムに応じた最適な設定を行うことで、こうした個別の条件にそれぞれ対応させることが可能である。
実施の形態3.
図8は、本発明にかかる入力バッファ型スイッチの実施の形態3の機能構成例を示す図である。図8に示すように、本実施の形態の入力バッファ型スイッチは、16入力16出力の入力バッファ型スイッチであり、入力回線1−1〜1−16と、1入力2出力分配機41−1〜41−4と、2入力セレクタ42−1〜42−4と、入力バッファ4−1〜4−16と、出力回線6−1〜6−16と、入力バッファ4−1〜4−16に格納されたパケットを宛先の出力回線6−1〜6−16へ出力するクロスバスイッチ部5と、接続線7−1〜7−8と、を備える。
1入力2出力分配機41−1の一方の出力は、接続線7−1によりバッファ4−1に接続される。2入力セレクタ42−1とバッファ4−2は接続線7−2により接続される。同様に、1入力2出力分配機41−2,3,4の一方の出力は接続線7−3,7−5,7−7によりそれぞれバッファ4−3,4−5,4−7に接続され、2入力セレクタ42−2,42−3,42−4とバッファ4−4,4−6,4−8は接続線7−4,7−6,7−8によりそれぞれ接続される。また、2入力セレクタ42−1〜42−4の一方の入力にそれぞれ1入力2出力分配機41−1〜41−4を接続し、他方の入力に入力回線(入力回線1−2,1−4,1−6,1−8)をそれぞれ接続する。そして、各1入力2出力分配機41−1〜41−4は、入力回線1−1〜1−8のうち、2入力セレクタ42−1〜42−4に直接接続されていない入力回線(入力回線1−1,1−3,1−5,1−7)を入力元とする。
ここで、本実施の形態の効果を検証するため、トラヒックシミュレーションを実施した結果を以下に示す。ここでは、従来の入力バッファ型スイッチに、宛先(出力ポート)が全出力ポート宛に均等にランダムになるような固定長パケットを100%の帯域でそれぞれの入力ポートに入力し、ランダムシードを変えて2回、それぞれのランダムシードについて約20万回のパケット交換を行ったときのスループットの平均を回線数ごとに示している。
シミュレーション結果#1
(0−1) 4入力4出力:スループット平均値65.5%
(0−2) 8入力8出力:スループット平均値61.8%
(0−3) 10入力10出力:スループット平均値61.2%
(0−4) 12入力12出力:スループット平均値60.7%
(0−5) 14入力14出力:スループット平均値60.4%
これらの値については古くから検証が行われており、それとの比較でも上記のシミュレーション結果は特に問題のない値である。比較すべき文献としては以下がある。
M.Karol et.al.,“Input versus output queuing on a space division switch”,IEEE Trans.Commun.,vol.35 no.12 pp1347−1356,1987.
次に、入出力ポート数がそれぞれ16である入力バッファ型スイッチ(16ポートの入力バッファ型スイッチ)に、所定の台数の入力元の装置を接続し、入力元の装置ごとにそれぞれ以下の分配条件(VoQ化の内容)で入力パケットを分配して入力バッファを用いる場合のシミュレーション結果を示す。なお、入力パケットについては、上述のシミュレーション結果#1と同様の条件でランダムに入力している。
図9は、4台の装置を接続し、4ポートに出力する場合のシミュレーション結果の一例を示す図である。VoQ化の内容には、入力元の装置ごと(入力回線ごと)の分配条件(複数の入力バッファを用いるか否か、また複数の入力バッファを用いる場合にはいくつの入力バッファに分配するか)を示している。また、スイッチ構成は、クロスバスイッチ部5への入出力数を示している。
なお、図9の「(2)宛先、帯域割当 1:1:2」とは、入力回線ごとに3つの入力バッファ(VoQ)を用い、これら3つの入力バッファの宛先数の割り当てを、1つ目の入力バッファから順に出力ポート#1宛、出力ポート#2宛、出力ポート#3および#4宛のように、出力ポートの数を1:1:2となるよう割り当てたことを示している。上述のように、宛先の発生は均等で、パケット長が全て固定で同じであるため、帯域割り当ても割り当て出力ポート数の比と同じになる。ただし、4つの分配機(入力回線ごとにパケットを分配する分配機を備えている)の、2つの出力ポートを1つの入力バッファに割り当てる出力先(出力ポート)については、出力ポートを巡回させるよう設定した。すなわち、例えば、入力回線#1のパケットを分配する分配機では上記設定であるが、入力回線#2の分配機では出力ポート#4および出力ポート#1宛を1つの出力先(入力バッファ)、入力回線#3の分配機では出力ポート#1および出力ポート#2宛を1つの出力先、入力回線#4の分配機では出力ポート#2および出力ポート#3宛を1つの出力先のように設定する。
図9では、当然ながら基本的な入力バッファ型の構成(入力回線当たり1つの入力バッファ:図9(0−1))から完全VoQを備える構成(図9(3))に近づくにつれてスループットが向上することを明確に示している。注目すべきは2ポートに分配したとき(図9(1))で、基本的な入力バッファ型の構成(図9の(0−1))に対するスループットの改善が大きく、2ポートに分配するだけで90%近くに達している。完全VoQを備える構成(図9(3))では、特に難しいスケジューラを実装しなくても、均等のトラヒックにおいてはほぼ100%といえる99.5%程度のスループットが得られる。なお、完全VoQを備える構成で廃棄数(少)としているが、当然図9(1)および図9(2)の場合に比較すると廃棄数は0.5%と少ない。
また、図9(2)の場合において、不均等に各ポートへ宛先を振り分けた結果、最大の帯域(宛先ポート数が2)を割り当てた入力バッファのみ廃棄が発生し、宛先ポート数が1の入力バッファでは廃棄が発生していないことも注目すべきことである。総じて一部のポートのVoQ化(入力バッファを複数用いる)は、VoQの1つとして用いられる入力バッファでは廃棄0を達成し、入力回線単位で見ると(VoQ化した入力回線では)スループット100%を実現することも可能となる。
次に、16ポートの入力バッファ型スイッチに8台の装置を接続する場合について説明する。図10は、16ポートの入力バッファ型スイッチに8台の装置を接続する場合のシミュレーション結果の一例を示す図である。
図10の「(5)宛先、帯域割当 3:3:2」とは、上述の図9(2)と同様に各入力回線に接続された3つの入力バッファ(VoQ)の宛先(出力ポート)数の割り当てを、1つ目の入力バッファから順に、出力ポート#1〜#3宛、出力ポート#4〜#6宛、出力ポート#7および#8宛にそれぞれ割り当てたことを示す。当該構成では、これらのVoQ展開した(入力パケットを複数に分配した)入力バッファでの廃棄はない。このため、VoQ展開した4つの入力回線はスループットが100%となった。
また図10(6),(7)の「宛先・帯域割当 4:4」とは、上述の図10(5)と同様に各入力回線に分配機を介して論理的に接続された2つの入力バッファ(VoQ)の宛先数の割り当てを、1つ目の入力バッファから順に出力ポート#1〜#4宛、ポート#5〜#8宛のように、4ポートずつ割り当てたことを示す。
図10の結果から見てとれる傾向をまとめると以下のようになる。
・分配する入力回線が多い方が全体としてのスループットは良い。
・一部の入力を分配する場合、3つに分配すれば廃棄0がほぼ期待でき、十分である。
・2つに分配するだけでも入力回線単位のスループットとしては十分なスループットが得られる。
なお、図10(6)における廃棄状況は、分配のない100%入力の回線では廃棄率が48.6%であり、分配した入力回線では1.8%である。廃棄率が1.8%については、廃棄率が多いか少ないかの解釈は観点により異なるが、通常の運用では十分な性能と言うことができる。
次に、16ポートの入力バッファ型スイッチに10台の装置を接続する場合について説明する。図11は、16ポートの入力バッファ型スイッチに10台の装置を接続する場合のシミュレーション結果の一例を示す図である。
図11(8)の「宛先、帯域割当 3:3:4」の意味は、上述の図10(5)等と同様で、ここでは10の宛先を3:3:4に振り分けている。図11の例でも、やはり図11(8)のように3つに分配した入力回線は廃棄がなくスループットが100%となった。図11(9),(10)で2つに分配した入力回線はスループットがそれぞれ75.6%,71.4%となって廃棄なしとはならなかったが、これも通常の運用では十分な性能と言うことができる。
一方、未分配の入力回線のスループットは、図11(9)は48.4%、図11(10)は52.8%、図11(11)は57.4%であった。図11の10入力10出力(図11(0−3))の基本構成でのスループットは61.2%であり、これがそのまま各入力回線のスループットであるので、図11(9)〜(11)はどれも基本構成のときよりスループットは低下している。
このように、傾向として、分配された入力回線は当然ながらキューが増えた分宛先出力ポートから選択される機会が分配されなかった入力回線よりも大きく増加して自らのスループットを限界に近づける一方、他(分配されない入力回線)を押し下げてしまう。このような傾向は、全ての接続ポートで均等帯域が望ましいようなシステムでは問題となるが、サーバと端末のように帯域が不均等な創始を接続する場合は逆に適当ということができる。なお、シミュレーションそのものはこうした傾向を掴むためにもまずは宛先均等で行う必要がある。
次に、16ポートの入力バッファ型スイッチに12台の装置を接続する場合について説明する。図12は、16ポートの入力バッファ型スイッチに12台の装置を接続する場合のシミュレーション結果の一例を示す図である。
図12(12),(13)の「宛先、帯域割当 6:6」の意味は、上述の図10(6)等と同様で、ここでは12の宛先を6:6に振り分けている。図12(12),(13)の2つに分配した入力回線のスループットは100%で廃棄は観測されなかった。
ただし、これらのVoQ内のパケットの待機状態を見る限り、図12(12)はシミュレーションを長時間続ければパケット廃棄が発生する可能性がある結果であり、図12(13)はシミュレーションを長時間続けてもパケット廃棄が発生しないと思われる結果であり、分配を適用する入力回線数を減らすに従って廃棄が減っていった図11に示した10出力の結果を踏襲するものであると言うことができる。
次に、16ポートの入力バッファ型スイッチに14台の装置を接続する場合について説明する。図13は、16ポートの入力バッファ型スイッチに14台の装置を接続する場合のシミュレーション結果の一例を示す図である。
図13(14)の「宛先、帯域割当 7:7」の意味は、上述図10(6)等と同様である。この場合、2入力をそれぞれ2つに分配するだけで廃棄は発生していない。なお分配のない入力回線のスループットは57.8%であり、分配した入力回線が少ない分、14入力14出力の基本構成(図13(0−5)の値である60.4%に対してスループットは低下しているが、低下量は少なくなっている。
図13の結果から、特に分配によって効果を得たい回線において2つに分配するだけで100%のスループットになるなど、十分な効果が得られることが確認できる。従って、実施の形態1,2で述べたように、一部の入力回線のパケットを分配する構成をとることにより、スループットの向上が見込める。
ここで、特に分配について上述のシミュレーション結果から推測できる傾向をまとめると以下のようになる。
・分配を適用した入力回線のスループットは向上する。
・分配を適用する入力回線数が多いほど全体のスループットが向上する。
・全入力回線数の2分の1以下の入力回線に分配を適用する場合、分配を適用する入力回線について、それぞれ3つに分配すると100%のスループットをほぼ達成し、それぞれ2つに分配すると90%以上のスループットをほぼ達成する。
・全入力回線数の3分の1以下の入力回線に分配を適用する場合、それぞれ2つに分配するだけでほぼ100%の十分なスループットを達成する。
以上から、分配機とセレクタを実装するに当たり、明らかに通信形態の異なる機器(サーバと端末群など)を接続する場合には以下の特徴に基づいて構成することが望ましい。
・実施の形態1の図1や実施の形態2の図6に既に示したように、スイッチの入力回線のうち半分程度以下を分配の対象とする。
・分配機の分岐数は最大で3とし、多くの分配機では2つとするのが適当である。
・セレクタの入力数も分配機の分岐数に基づいて1つ当たり2つから多くても4つ程度の入力数となる。
図8に示した構成例は、これらの特徴を踏まえた構成例である。この構成は、かなり割り切った構成であり、入力回線1−1,1−3,1−5,1−7を分配対象とし、8つの入力回線1−1〜1−8に対して2つの入力回線毎に、分配機(1入力2出力分配機41−1〜41−4)とセレクタ(2入力セレクタ42−1〜42−4)とを1つずつ備える。そして、各セレクタの一方の入力に分配機を接続し、他方の入力に入力回線(入力回線1−2,1−4,1−6,1−8)を接続する。そして、各分配機は、入力回線1−1〜1−8のうち、セレクタに直接接続されていない入力回線(入力回線1−1,1−3,1−5,1−7)を入力元とする。
そして、サーバ等のトラフィックの多い装置を分配対象の入力回線1−1,1−3,1−5,1−7へ接続し、端末等のトラフィックの多くない装置を入力回線1−9〜1−16および必要に応じて入力回線1−2,1−4,1−6,1−8、さらには入力回線1−1,1−3,1−5,1−7のうち使用可能なものへ接続すればよい。これにより、実施の形態1、実施の形態2と同様に、サーバ等については入力パケットを2分配することによりスループットが向上する。また、入力回線1−1〜1−8へ端末等を接続した場合には、通常の入力バッファ型スイッチと同様に入力パケットを分配しないように設定することができる。
この構成は、2分配で十分な効果を得られるという上記シミュレーション結果を強く反映したものである。また入力バッファ型スイッチの基本構成に対して分配機、セレクタとして加えられるハードウエア量も非常に少ない構成ということができる。
以上のように、本実施の形態では、2つの入力回線毎に、分配機(1入力2出力分配機41−1〜41−4)とセレクタ(2入力セレクタ42−1〜42−4)とを1つずつ備え、各セレクタの一方の入力に分配を接続し、他方の入力に入力回線を接続し、各分配機は、セレクタに直接接続されていない入力回線とするようにした。そのため、簡易なハードウエア構成で、高スループットを実現し、ポートの利用効率を向上させることができる。
実施の形態4.
図14は、本発明にかかる入力バッファ型スイッチの実施の形態4の機能構成例を示す図である。図14に示すように、本実施の形態の入力バッファ型スイッチは、入力回線1−8,1−11〜1−16と、1入力3出力分配機43−1〜43−4と、2入力セレクタ44−1〜44−6と、入力バッファ4−1〜4−16と、出力回線6−1,6−2,6−4〜6−7,6−9〜6−16と、入力バッファ4−1〜4−16に格納されたパケットを宛先の出力回線6−1,6−2,6−4〜6−7,6−9〜6−16へ出力するクロスバスイッチ部5と、接続線7−1〜7−10と、を備える。
1入力3出力分配機43−1の一つの出力は、接続線7−1によりバッファ4−1に接続される。2入力セレクタ44−1とバッファ4−2、2入力セレクタ44−2とバッファ4−3、はそれぞれ接続線7−2,7−3により接続される。1入力3出力分配機43−2の一つの出力は、接続線7−4によりバッファ4−4に接続される。2入力セレクタ44−3とバッファ4−5は接続線7−5により接続される。1入力3出力分配機43−3の一つの出力は、接続線7−6によりバッファ4−6に接続される。2入力セレクタ44−4とバッファ4−7、2入力セレクタ44−5とバッファ4−8、はそれぞれ接続線7−7,7−8により接続される。1入力3出力分配機43−4の一つの出力は、接続線7−9によりバッファ4−9に接続される。2入力セレクタ44−6とバッファ4−10は接続線7−10により接続される。
また、1入力3出力分配機43−1の2つの出力(接続線7−1へ接続されていない出力)は、2入力セレクタ44−1,44−2の入力にそれぞれ接続される。1入力3出力分配機43−2の2つの出力(接続線7−4へ接続されていない出力)は、2入力セレクタ44−2,44−3の入力にそれぞれ接続される。1入力3出力分配機43−3の2つの出力(接続線7−6へ接続されていない出力)は、2入力セレクタ44−4,44−5の入力にそれぞれ接続される。1入力3出力分配機43−4の2つの出力(接続線7−9へ接続されていない出力)は、2入力セレクタ44−5,44−6の入力にそれぞれ接続される。このように、2入力セレクタ44−1,44−3,44−4,44−6(第1のセレクタ)は、一方の入力を入力回線(入力回線1−2,1−4,1−6,1−8)とし、他方の入力を分配機(1入力3出力分配機43−1〜43−4)としている。2入力セレクタ44−2,44−5(第2のセレクタ)は、2つの入力を両方とも分配機としている(2入力セレクタ44−2は、1入力3出力分配機43−1,43−2を入力とし、2入力セレクタ44−5は、1入力3出力分配機43−3,43−4を入力としている)。
図14に示した本実施の形態の構成例は若干極端な例で、ハッチングをした2つの入力バッファ(入力バッファ4−3,4−8)は、入力回線と単独で接続する手段はあるもののこうした利用を前提とせず、分配先専用の入力バッファとしている。従って、図14では入力回線1−9,1−10をなくし、入力バッファ4−3,4−8の2つ分に対応する出力回線を削除している。図14に示した構成例は、最大3つの分配までを考慮した構成である。また、分配機(1入力3出力分配機43−1〜43−4)は4つあるため、分配を適用可能なのは4つの入力回線であるが、3つの出力先へ分配する場合には2つの入力回線まで適用可能である。
図14の構成例では、分配機(1入力3出力分配機43−1〜43−4)は、1つの入力バッファ(入力バッファ4−1等)と直接接続しており、分配を行わない場合は直接接続された入力バッファを使用する。セレクタに接続される入力バッファのうち、接続するセレクタ(例えば2入力セレクタ44−1等)が直接入力回線に接続されている場合(入力バッファ4−2等)は、入力回線から入力されるパケットが分配せずに格納されるか、または、セレクタが接続される分配機が分配したパケットが格納される。入力バッファのうち、接続するセレクタ(例えば2入力セレクタ44−2,44−5)が2つの分配機に接続されている入力バッファ(入力バッファ4−3,4−8)は、いずれかの分配機により分配されたパケットが格納される。
本実施の形態の構成も、入力回線を減らしてしまうなど、分配機、セレクタを含めた追加ハードウエア量としては少なくなっている。また近年の入力回線は高速化されていることから電力消費が無視できず、実装しないで済むのであれば余計な電力を消費せずに済むという観点から有効な構成と考えられる。
以上、実施の形態1〜実施の形態4で述べたように、様々な構成とすることが可能であるが、図6の構成例は様々な条件に対応可能な柔軟性があり、図8の構成例はシンプルさで適用しやすく実用性も高く、用途や考慮する条件に応じて構成を選択すればよい。
なお、実施の形態1〜実施の形態4で述べた各種の分配機およびセレクタは、入力バッファ型スイッチの基本構成を含めて1つのLSIに実装することが最も有効であると考えられる。しかし、これに限らず、LSIに実装するのは入力バッファ型スイッチの基本構成のみ(分配機とセレクタ以外)とし、分配機とセレクタは外部で構成することも可能である。その場合は、構成の自由度が圧倒的に増すが、装置全体の価格としては上がる傾向にあると考えられる。もちろん、自由度の高さが価格のデメリットを跳ね返す場合もあり得る。その場合は製品として十分に成立する。
また、以下に分配機の実装形態について述べる。分配は複数の入力バッファを利用した不完全VoQを構成するための機能であり、宛先出力ポート別に分配することが大前提である。その上で、分配の仕方は様々である。図4、図5および図7のどの例でもそうであったが、割り当てる出力ポート数は分配先毎に均等である必要はない。これは適用する環境に応じて自由に設定できるのが望ましい。
また、ネットワークの使い方は運用開始後にも変化するものであり、組織変更や新規サービスの開始などでも変化する。従って、分配機およびセレクタの設定を変更することで自由に、任意のタイミングで分配の論理構成を変換できるようにしておく。
なお、分配機のハードウエア量を少し増加させても良ければ、分配機にバッファを実装し、また宛先出力ポートと分配先の設定を変更する機能を実装し、さらに出力ポート単位で帯域(トラフィック量)を測定する機能を持たせ、分配帯域の偏りをなくすように随時設定を変更し、入力バッファでの廃棄を抑えるような機能を実装することも有効である。ただし、帯域の測定のみ分配機で行い、分配機やセレクタを設定するソフトウエア(ファームウエア)がその情報を取得して最適な分配割り当てを計算し、変更すべきときには設定し直すのがハードウエアとソフトウエアの役割分担として適当である。分配機にバッファを実装するのは、設定を変更する際、入力パケットの順番の逆転を防ぐために切り替える前の分配先の入力バッファが空になるのを確認してから切り替える必要があるためである。
また、分配帯域の偏りをなくすように随時設定を変更する切替を、分配機が、分配先の入力バッファの待機状態を監視することで行うようにしてもよい。この場合、例えば、待機状態の良くない(待機が多く発生している)分配先の入力バッファに割当てている宛先出力ポートの1つを、空きの状態が多い分配先へ切り替える。切替の際は上記のように、パケットの順番を保持する制御を行うのが望ましい。
なお、設定変更の切替については、測定などを行ってどう設定するのが最適であるかを決めておき、運用によってサービス停止・切替を行うようにしてもよい。このようにすると分配機にバッファなどの実装は不要となり、追加のハードウエア量を低く抑えることができる。
以上に示したように、宛先出力ポート単位で扱うという前提の下、分配割り当ての決定手段についても様々な方式が適用可能である。
1−1〜1−16 入力回線
2−1〜2−6 1入力6出力分配機
3−1〜3−6 6入力セレクタ
4−1〜4−16,20−1〜20−n 入力バッファ
5 クロスバスイッチ部
6−1〜6−16 出力回線
7−1〜7−10 接続線
8−1〜8−4 1入力8出力分配機
9−1〜9−4 4入力セレクタ
10−1〜10−4 5入力セレクタ
11−1,11−2,12−1〜12−4,13−1〜13−3 分配機
21 中継機能部
31,32 a宛パケット
33 b宛パケット
41−1〜41−4 1入力2出力分配機
42−1〜42−4,44−1〜44−6 2入力セレクタ
43−1〜43−4 1入力3出力分配機
a,b 出力ポート

Claims (11)

  1. N(Nは1以上の整数)本の入力回線から入力されるデータを前記データの宛先の出力回線に出力する入力バッファ型スイッチであって、
    M(MはN以上の整数)個の入力バッファと、
    前記M個の入力バッファに格納されたデータを当該データの宛先の出力回線に出力するスイッチ部と、
    1つの前記入力回線と接続され、接続された入力回線から入力されるデータを宛先の出力回線に基づいて2つ以上に分配して出力可能な1つ以上の分配機と、
    前記M個の入力バッファのうちの1つと接続され、1つ以上の前記分配機と接続され、接続される前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納するセレクタと、
    を備えることを特徴とする入力バッファ型スイッチ。
  2. 前記分配機および前記セレクタをL(Lは1以上の整数)個備え、
    L個の前記セレクタは、それぞれがL個の前記分配機と接続される、ことを特徴とする請求項1に記載の入力バッファ型スイッチ。
  3. 前記分配機をL(Lは1以上の整数)個備え、
    前記セレクタを2L個備え、
    2L個のセレクタのうちL個の前記セレクタである第1のセレクタは、それぞれがL個の前記分配機と接続され、
    2L個のセレクタのうち前記第1のセレクタ以外のセレクタである第2のセレクタは、それぞれが前記入力回線およびL個の前記分配機と接続され、接続される前記入力回線およびL個の前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納する、
    ことを特徴とする請求項1に記載の入力バッファ型スイッチ。
  4. 前記分配機および前記セレクタをL(Lは1以上の整数)個備え、
    前記セレクタは、前記入力回線および前記分配機と接続され、接続される前記入力回線および前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納する、
    ことを特徴とする請求項1に記載の入力バッファ型スイッチ。
  5. 前記分配機をL(Lは1以上の整数)個備え、
    前記セレクタをK(KはL以上の整数)個備え、
    前記分配機は、分配したデータの出力先の1つを前記入力バッファとし、
    K個のセレクタのうちL個の前記セレクタである第1のセレクタは、それぞれが前記入力回線および前記分配機と接続され、接続される前記入力回線および前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納し、
    K個のセレクタのうち前記第1のセレクタ以外のセレクタである第2のセレクタは、2つ以上の前記分配機と接続される、ことを特徴とする請求項1に記載の入力バッファ型スイッチ。
  6. 前記分配機は、宛先の出力回線と分配したデータの出力先との対応を変更可能とする、ことを特徴とする請求項1〜5のいずれか1つに記載の入力バッファ型スイッチ。
  7. 前記分配機は、宛先の出力回線と分配したデータの出力先との対応を動作中は固定とする、ことを特徴とする請求項6に記載の入力バッファ型スイッチ。
  8. 前記分配機は、宛先の出力回線ごとのトラフィック量を監視し、前記トラフィック量に基づいて宛先の出力回線と分配したデータの出力先との対応を変更する、ことを特徴とする請求項6に記載の入力バッファ型スイッチ。
  9. 前記分配機は、分配したデータが格納される入力バッファの滞留状態を監視し、滞留が多く発生している入力バッファへ格納されるデータのうちの少なくとも一部が滞留が少ない入力バッファへ格納されるよう、宛先の出力回線と分配したデータの出力先との対応を変更する、ことを特徴とする請求項6に記載の入力バッファ型スイッチ。
  10. 前記分配機は、
    宛先の出力回線と分配したデータの出力先との対応を変更する際に、パケット廃棄を発生させないよう入力されたデータをバッファリングするためのバッファ、
    を備える、ことを特徴とする請求項6〜9のいずれか1つに記載の入力バッファ型スイッチ。
  11. 入力バッファ型スイッチにおいて、N(Nは1以上の整数)本の入力回線から入力され入力バッファに格納されたデータを当該データの宛先の出力回線に出力するスイッチ部への入力を行う入力装置であって、
    M(MはN以上の整数)個の入力バッファと、
    1つの前記入力回線と接続され、接続された入力回線から入力されるデータを宛先の出力回線に基づいて2つ以上に分配して出力可能な1つ以上の分配機と、
    前記M個の入力バッファのうちの1つと接続され、1つ以上の前記分配機と接続され、接続される前記分配機のうちの1つを入力元として選択して、選択した入力元から出力されたデータを、接続する前記入力バッファに格納するセレクタと、
    を備えることを特徴とする入力装置。
JP2011034794A 2011-02-21 2011-02-21 入力バッファ型スイッチおよび入力装置 Pending JP2012175357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011034794A JP2012175357A (ja) 2011-02-21 2011-02-21 入力バッファ型スイッチおよび入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011034794A JP2012175357A (ja) 2011-02-21 2011-02-21 入力バッファ型スイッチおよび入力装置

Publications (1)

Publication Number Publication Date
JP2012175357A true JP2012175357A (ja) 2012-09-10

Family

ID=46977836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011034794A Pending JP2012175357A (ja) 2011-02-21 2011-02-21 入力バッファ型スイッチおよび入力装置

Country Status (1)

Country Link
JP (1) JP2012175357A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050002334A1 (en) * 2003-06-19 2005-01-06 Hung-Hsiang Jonathan Chao Packet sequence maintenance with load balancing, and head-of-line blocking avoidance in a switch
JP2008042504A (ja) * 2006-08-04 2008-02-21 Nec Corp スイッチ装置、スイッチ方法、及びプログラム
US20080049762A1 (en) * 2004-10-12 2008-02-28 Koninklijke Philips Electronics N.V. Switch Device and Communication Network Comprising Such Switch Device as Well as Method for Transmiting Data Within At Least One Virtual Channel
JP2008532408A (ja) * 2005-02-28 2008-08-14 エヌエックスピー ビー ヴィ ルータ、ルータを具えたネットワーク、及びネットワーク内のデータルーティング方法
JP2008252753A (ja) * 2007-03-30 2008-10-16 Nec Corp セル処理装置、セルのスイッチ処理方法
US20080267204A1 (en) * 2004-12-17 2008-10-30 Onechip Photonics Inc. Compact Load Balanced Switching Structures for Packet Based Communication Networks

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050002334A1 (en) * 2003-06-19 2005-01-06 Hung-Hsiang Jonathan Chao Packet sequence maintenance with load balancing, and head-of-line blocking avoidance in a switch
US20080049762A1 (en) * 2004-10-12 2008-02-28 Koninklijke Philips Electronics N.V. Switch Device and Communication Network Comprising Such Switch Device as Well as Method for Transmiting Data Within At Least One Virtual Channel
US20080267204A1 (en) * 2004-12-17 2008-10-30 Onechip Photonics Inc. Compact Load Balanced Switching Structures for Packet Based Communication Networks
JP2008532408A (ja) * 2005-02-28 2008-08-14 エヌエックスピー ビー ヴィ ルータ、ルータを具えたネットワーク、及びネットワーク内のデータルーティング方法
JP2008042504A (ja) * 2006-08-04 2008-02-21 Nec Corp スイッチ装置、スイッチ方法、及びプログラム
JP2008252753A (ja) * 2007-03-30 2008-10-16 Nec Corp セル処理装置、セルのスイッチ処理方法

Similar Documents

Publication Publication Date Title
US6813274B1 (en) Network switch and method for data switching using a crossbar switch fabric with output port groups operating concurrently and independently
JP5537956B2 (ja) バッファ付きクロスバー・スイッチ・システム
US7983273B2 (en) High-speed scheduling apparatus for a switching node
US20070121499A1 (en) Method of and system for physically distributed, logically shared, and data slice-synchronized shared memory switching
US7173906B2 (en) Flexible crossbar switching fabric
Abel et al. A four-terabit packet switch supporting long round-trip times
CN110995598B (zh) 一种变长报文数据处理方法和调度装置
US7408947B2 (en) Method and apparatus for scheduling packets and/or cells
CN113110943B (zh) 软件定义交换结构及基于该结构的数据交换方法
Pan et al. Localized independent packet scheduling for buffered crossbar switches
EP3579507B1 (en) Dynamic scheduling methods, platform, system and switch apparatus.
US20240031304A1 (en) Virtual channel starvation-free arbitration for switches
Lin et al. Selective-request round-robin scheduling for VOQ packet switch architecture
Yang et al. An efficient scheduling algorithm for CIOQ switches with space-division multiplexing expansion
GB2461693A (en) Requesting permission to transmit selected packets from a plurality of ingress ports and selecting one of the requests at an egress port of a switching device
US11509573B2 (en) Control device and control method
Abel et al. A four-terabit single-stage packet switch with large round-trip time support
JP2012175357A (ja) 入力バッファ型スイッチおよび入力装置
Qu et al. Designing fully distributed scheduling algorithms for contention-tolerant crossbar switches
Krishnamurthy et al. ShareStreams: A scalable architecture and hardware support for high-speed QoS packet schedulers
Olesinski et al. Scalable alternatives to virtual output queuing
KR100527341B1 (ko) 크로스바 방식의 방송스위치
Dong et al. Long round-trip time support with shared-memory crosspoint buffered packet switch
CN112949247B (zh) 一种基于相位的芯片片上总线调度装置及调度方法
El-Moursy et al. High throughput architecture for OCTAGON network on chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140819