JP2012169672A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012169672A
JP2012169672A JP2012121393A JP2012121393A JP2012169672A JP 2012169672 A JP2012169672 A JP 2012169672A JP 2012121393 A JP2012121393 A JP 2012121393A JP 2012121393 A JP2012121393 A JP 2012121393A JP 2012169672 A JP2012169672 A JP 2012169672A
Authority
JP
Japan
Prior art keywords
type
junction
peltier
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012121393A
Other languages
English (en)
Other versions
JP5324680B2 (ja
Inventor
Sakutaro Yamaguchi
作太郎 山口
Yoichi Okamoto
庸一 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YYL KK
Original Assignee
YYL KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YYL KK filed Critical YYL KK
Priority to JP2012121393A priority Critical patent/JP5324680B2/ja
Publication of JP2012169672A publication Critical patent/JP2012169672A/ja
Application granted granted Critical
Publication of JP5324680B2 publication Critical patent/JP5324680B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】電源システムを簡素化、節約する。
【解決手段】シリコン半導101に流れる電流を用いてシリコン半導体101を冷却するN型材料102を備える。
【選択図】図1

Description

本発明は半導体装置に関し、特に冷却構造に関する。
ペルチェ素子は、例えばCPUの冷却など半導体素子の冷却に多用されている。CPUに接続された電源とは別にペルチェ素子用の電源を持ちCPUには放熱フィンを設ける。パワーデバイスも冷却が重要であり、小型パワーデバイスではその容積の例えば100倍以上の放熱板を取り付ける場合もある。ペルチェ素子の原理を説明する。図7にペルチェ素子での熱流について説明する。図7は、ペルチェ素子の電流と熱流束の流れを示す図である。ペルチェ材料の極性がN型かP型かによって電流の流れる方向は反転する。一方、熱流束の流れは変化しない。熱伝導は電流の向きに変わりなく、高温側から低温側に流れる。ジュール熱は等方的であるため低温側、高温側にそれぞれ熱が流れ込む。ペルチェ効果は低温側から高温側に熱を運ぶ。このため、ヒートポンプと呼ばれる。
それぞれのプロセスを数式に表すと下記のようになる。
熱伝導: κ・▽ T (1)
ジュール熱: η・I2 (2)
ペルチェ熱: α・T・I (3)
ここで、κ, η, αはそれぞれ熱伝導率、電気抵抗率、ゼーベック係数である。
少ない電流でペルチェ効果による熱流束を大きくするには、
κが小、
ηが低、
αが大
の材料が好適材料になる。例えばビスマス・テルル系の材料が多用され、半導体と言うより不純物を多く入れて金属的な性質にして利用している。条件を定量的に評価するために性能指数Zが導入される。性能指数Zは式(4)で与えられる。
Z=α2/(κ・η) (4)
Zが大きいとその材料の性能は高いことを意味する。Zの単位は[T-1]となるので、通常は絶対温度を乗じてZ・Tとして無次元にして評価する。熱流束などの計算ではZTとして入ってきて、Z単独では現れない。
κが小、ηが低、αが大の材料を探すことは大変な努力を必要とする。それは、金属や半導体などの材料では上記のパラメータが二律背反的な特性を示すからである。つまり、一般に材料は、熱伝導率の高い材料は電気抵抗率が低いし、電気抵抗率の低い材料はゼーベック係数が低いからである。同時にそれぞれの輸送係数が望む方向に変化することはほとんど無い。したがって、材料の選択は、それぞれのパラメータの最適値を探すことになる。新しく基本材料を決めると、不純物を混入する量を広い範囲で変化させたり、作り方を変えたりして、それぞれのパラメータの測定を行って材料評価を行う。したがって、ある材料の基本物性値が分かったからと言って、該材料が使えるか否かは実験結果によって判断するしかない。
図8(A)、(B)に、従来の横型及び縦型のパワーMOSFETの典型的な構造を示す(インターナショナル・レクティファイアー・ジャパン編「パワーMOSFETの応用」2004年10月, p. 13より引用)。横型では、電流の流れるチャンネルが左のソースから右のドレインのように横に存在する。ソース・ドレイン間に方向性はなく、どちらにも流れる。縦側の場合には、ソースは上部でドレインは下部にあり、図に示した矢印のように電子が縦方向に流れる。これも方向性はない。
図9に、従来のIGBT(insulated gate bipolar transistor)の典型的な構造を示す(山崎 浩「よくわかるパワーMOSFET/IGBT入門」日刊工業新聞2002年7月, p.12より引用)。コレクタ側にIGBTはP型が接触していることである。このため半導体中のキャリア密度が大きく上昇するのでMOSFETに比べてON電圧が下がることが大きな特長であり、パワーデバイスとして現在広く利用されるようになっている。但し、このためスイッチング周波数はMOSFETほど高く取れないが、GTO(gate turn-off thyristor)などよりは高い周波数で動作が可能である。
またパワーMOSFETの電極は、例えば銅にニッケルメッキされている。スイッチングが出来る電流は例えば100Aとされるが、放熱板が十分に機能した時のみである。大電流の制御には冷却が重要である。極性としてのP型とN型の定義の一つに、ゼーベック係数が正と負で分けることがある。
図7の電流方向とペルチェ熱流束の方向の関係から、縦型MOSFETでは半導体内部からドレインにペルチェ熱が運ばれるので、電流によって冷却されることになるが、IGBTではコレクタにはP型が接続されているので、半導体内部に熱が輸送されることが分かる。
これは、ダイオードも電流が流れる時には同様な熱流が発生する。IGBTもダイオードもPN接合部に向かって熱流が流れることから、接合部の抵抗が高いことも相まって電流の上昇によって急に接合部の温度が上昇する。このため、電流の増大によってオン抵抗が急激に増大する一つの理由であると考えられる。
なお、パワー素子において熱電変換素子による冷却を行う装置は特許文献1等が参照される。
特開2003−179196号公報
S. Yamaguchi et al, "Peltier current lead experiment and their applications for superconducting magnets", Rev. Sci. Instrum., vol.75, pp. 207-212, 2004. T. Kawahara et al, "Thermoelectric properties of and Dopant distribution in SiC Thin Films", Jpn. J. Appl. Phys., vol. 38, pp. 4852-4856, 1999. Y. Okamoto et al, "Infrared-reflection characterization of sintered SiC thermoelectric semiconductors with the use of a four-component effective medium model", J. Applied Physics, vol. 85, pp. 6728-6737, 1999. 岡本庸一ほか、「ニッケルとシリコンを二重に添加したシリコンカーバイド焼結半導体の熱電特性」日本金属学会誌 第63巻第11号(1999)1443-1447. Glen A.Slack, "Thermal conductivity of Pure and Impure Silicon, Silicon Carbide, and Diamond", J. Applied Phys., vol. 35, pp. 3460-3466、1964. Y. Okamoto et al, "Temperature dependence of thermoelectric properties of SiC/B4C", 13th Int. Conf. Thermoelectrics, (AIP Conference Proc. 316), pp. 92-95,1995. X. H. Wang et al, "Thermoelectric properties of SiC thick film deposited by thermal plasma physical vapor deposition", Sci. Tech. Advanced Mat., vol 4, pp. 167-172、2003. Y. Okamoto et al, "Temperature dependence of thermoelectric properties of SiC/Al",Proc. 14th Int. Conf. Thermoelectrics, pp. 269-273, 1996.
上記特許文献1、非特許文献1乃至8の各開示事項は引用をもって本明細書に組む込むものとする。以下に本発明による関連技術の分析を与える。
冷却を行うペルチェ素子に接続される電源と、CPUやパワーデバイスの電源とは別電源系統で設けることが多い。これは、動作が全く異なるからである。例えば超伝導システムで利用されるペルチェ電流リード(PCL)(S. Yamaguchi et al, “Peltier current lead experiment and their applications for superconducting magnets”, Rev. Sci. Instrum., vol.75, pp. 207-212, 2004.)では、超伝導マグネットを励磁する電源と電流リードをペルチェ冷却する電源は同じである。同じ電源で冷却にも利用できれば電源システムの節約になる。
したがって本発明は、半導体素子をペルチェ冷却する電源を、半導体素子の駆動電源と共通化し、電源系統を簡素化する半導体装置を提供することにある。
本発明は別の側面において、PN接合を形成するP型素子とN型素子の少なくとも1方の素子に金属層を介して、前記1方の素子とは逆極性の熱電半導体素子を備えている。
本発明において、PN接合を形成するP型素子とN型素子について、前記P型素子の前記PN接合部に流れる電流の上流側に金属を介してN型熱電半導体素子を備えている。
本発明において、PN接合を形成するP型素子とN型素子について、前記N型素子の前記PN接合部に流れる電流の下流側に金属を介してP型熱電半導体素子を備えている。
本発明において、PN接合を通して電流が流れるとき、前記熱電半導体素子はペルチェ冷却素子として作用する。
本発明において、ダイオード、LED(Light Emitting Diode)、半導体レーザのうち少なくとも1つの素子におけるPN接合を形成するP型素子とN型素子の少なくとも1方の素子に金属層を介して、前記1方の素子とは逆極性の熱電半導体素子を備える。本発明において、前記P型素子の前記PN接合部に流れる電流の上流側に金属を介してN型熱電半導体素子を備えた構成としてもよい。本発明において、前記N型素子の前記PN接合部に流れる電流の下流側に金属を介してP型熱電半導体素子を備えた構成としてもよい。
本発明によれば、半導体素子に流れる電流を利用して半導体素子を冷却する構成としたことにより電源システムを簡素化、節約することができる。
本発明の構成を示す図である。 本発明における熱流速の流れを示す図である。 バルクSiCの熱伝導率を示す図である(Glen A.Slack, “Thermal conductivity of Pure and Impure Silicon, Silicon Carbide, and Diamond”, J. Applied Phys., vol. 35, pp. 3460-3466、1964.Fig.2)。 薄膜SiC(不純物は窒素のN型) ゼーベック係数の温度依存性を示す図である(X. H. Wang et al, “Thermoelectric properties of SiC thick film deposited by thermal plasma physical vapor deposition”, Sci. Tech. Advanced Mat., vol 4, pp. 167-172、2003.のFig.7)。 薄膜SiC(不純物は窒素のN型) 電気抵抗率数の温度依存性を示す図である(X. H. Wang et al, “Thermoelectric properties of SiC thick film deposited by thermal plasma physical vapor deposition”, Sci. Tech. Advanced Mat., vol 4, pp. 167-172、2003.のFig.6)。 薄膜SiC(不純物は窒素のN型) power factorの温度依存性を示す図である(X. H. Wang et al, “Thermoelectric properties of SiC thick film deposited by thermal plasma physical vapor deposition”, Sci. Tech. Advanced Mat., vol 4, pp. 167-172、2003.のFig.6)。 ペルチェ素子における熱流速の流れを示す図である。 (A)、(B)は横型及び縦型MOSFETの構成を示す図である(インターナショナル・レクティファイアー・ジャパン編「パワーMOSFETの応用」2004年10月, p. 13より引用)。 IGBTの構成を示す図である(山崎 浩「よくわかるパワーMOSFET/IGBT入門」日刊工業新聞2002年7月, p.12より引用)。 PNダイオードの電流とペルチェ電流を説明する図である。 本発明の別の実施例を説明する図である。
本発明の実施形態について説明する。本発明は、パワーデバイスに流れる電流を利用して冷却する。図1は、本発明の構成を模式的に示す図である。ペルチェ冷却を行うために今までは、ドレイン(IGBTではコレクタ)が接合されていた銅電極の代わりに、N型材料102を使う。熱がシリコン半導体101側から外側に輸送されるため、シリコン半導体101が冷却される。図1に示すように、N型材料102の面積(すなわち、電流の流れる方向に直交する断面積)はシリコン半導体101よりも大とされる。
図1におけるN型材料102は、従来のペルチェ材料の選択原理とは異なる。図2を用いて説明する。それは、冷却対象物が室温より高いからである。
従来のペルチェ材料は、常温よりも低い温度を達成するため、熱伝導による熱流束は、ペルチェ熱流とは方向が逆である。
また、N型を利用するためペルチェ効果による熱流束はシリコン側から室温側になる。このような系では材料を選択する基準が変化する。
本発明では、κが大、ηは低、αが大の材料を選択する方向になる。熱伝導も冷却に寄与するので、熱伝導率が高い材料が用いられる。このため、従来のペルチェ材料の性能指数(4)は使えなくなる。
そこで、本発明では、新しい性能指数Yを提案する。

Figure 2012169672
本発明では、このYが評価基準となる。したがって、従来とは全く異なった材料が使われる可能性がある。更に、金属系の材料では、一般に熱伝導率の高い材料は電気抵抗率が低いので、従来のペルチェ材料よりは二律背反的な状況が緩和される。新しく提案するペルチェ素子材料として、金属系の材料が用いられる。輸送現象が縮退した電子ガスによる場合には、電気抵抗率と熱伝導率はWiedemann-Franz則に従うことが知られている。これは式(7)で表せる。

Figure 2012169672
ここで、Tは絶対温度であり、LはLorenz数と呼ばれ、ボルツマン常数と電子の電荷で下記のように表される。

Figure 2012169672
Lは、複数の金属に対して、ほぼ同じ値になることが実験的に知られ、理論的にも導き出された。ゼーベック係数の大きな金属材料を探すことが一つの方針になる。例えば、熱電対に使われるコンスタンタンという銅合金は、N型で常温ではゼーベック係数は-42.7mV/Kであり、純銅よりも100倍以上大きい。電気抵抗率は0.49mW・mであり、純銅よりも50倍程度大きい。Wiedemann-Franz則が良い近似を与えると考えられるので、純銅よりも50倍程度大きいとすると、性能指数Yは銅よりもコンスタンタンの方が大きくなる。コンスタンタンを用いた。
別の実施例を説明する。炭化ケイ素(SiC)はペルチェ材料として広く研究が行われた(例えば、T. Kawahara et al, “Thermoelectric properties of and Dopant distribution in SiC Thin Films”, Jpn. J. Appl. Phys., vol. 38, pp. 4852-4856, 1999.
Y. Okamoto et al, “Infrared-reflection characterization of sintered SiC thermoelectric semiconductors with the use of a four-component effective medium model”, J. Applied Physics, vol. 85, pp. 6728-6737, 1999.
岡本庸一ほか、「ニッケルとシリコンを二重に添加したシリコンカーバイド焼結半導体の熱電特性」日本金属学会誌 第63巻第11号(1999)1443-1447.)。
炭化ケイ素(SiC)は低温から高温まで過酷な環境下で利用できる特徴があるからである。これらの研究によって、ゼーベック係数を高く電気抵抗率を低い材料が作られるようになった。このため、power factor(=)は高くなった。しかしながら、もともと銅よりも熱伝導率が高いこともあり、ペルチェ材料としての利用はほぼ諦められ、現在に至っている。しかし、以上で述べたようにこの性質は本発明ではむしろ好まれる性質である。図3にSiCの熱伝導率を示す(Glen A.Slack, “Thermal conductivity of Pure and Impure Silicon, Silicon Carbide, and Diamond”, J. Applied Phys., vol. 35, pp. 3460-3466、1964.)。これはペルチェ材料開発のため行われた実験ではなく、物性値を広く調べる観点から行われた実験であり、サンプルの力学的強度も十分にある。
単結晶で少ないdopeサンプルは高い熱伝導率を示し、低いサンプルは多結晶である。
300K〜400Kで熱伝導率は300W/mK − 500W/mKを示し、銅より高い値になる。一方、多結晶サンプルでは、60W/mK − 150 W/mKとなる。ペルチェ材料研究の一環として不純物としてB4Cを混ぜた場合(Y. Okamoto et al, “Temperature dependence of thermoelectric properties of SiC/B4C”, 13th Int. Conf. Thermoelectrics, (AIP Conference Proc. 316), pp. 92-95,1995.)(極性はP型になる)でもほぼ同等かそれ以上の熱伝導率になる。一般に熱伝導率は電気的測定に比べて精密な測定が困難である。
次にゼーベック係数の温度依存性を図4に示す(X. H. Wang et al, “Thermoelectric properties of SiC thick film deposited by thermal plasma physical vapor deposition”, Sci. Tech. Advanced Mat., vol 4, pp. 167-172、2003.)。
これは薄膜SiCに不純物として窒素をdopingした場合である。この時はサンプルはN型になり、本実施例で用いるN型である。一般に、半導体素子に利用するSiCは不純物が窒素になりN型になるが、焼結によって作られた多結晶SiCではP型になることが多い。ゼーベック係数が不純物量によって-80mV/Kから-350mV/Kまで変化する。このような傾向は不純物としてアルミを使った焼結サンプルでも観測されている(Y. Okamoto et al, “Temperature dependence of thermoelectric properties of SiC/Al”,Proc. 14th Int. Conf. Thermoelectrics, pp. 269-273, 1996.)。但し、この場合はP型になる。銅のゼーベック係数は大きめに見積もって-0.5mV/K程度であるため、2桁以上大きな値になる。
次に電気抵抗率について述べる。これは不純物の混入量で大きく変わり、N型単結晶では9.0(+20)/cm^3から9.83(+17)/cm^3のレンジで1.0(-5)Wmから6.6(-4)Wmで変化する。図5に、N型薄膜SiCの電気抵抗率を示す(X. H. Wang et al, “Thermoelectric properties of SiC thick film deposited by thermal plasma physical vapor deposition”, Sci. Tech. Advanced Mat., vol 4, pp. 167-172、2003.)。これもdoping量によって10(-2)Wmから10(-5)Wmの範囲に亘っている。そして、不純物のdoping量が大きいと電気抵抗率が低くなるのは、バルク材と同じ傾向である。しかし、低抵抗率サンプルは、図4から分かるようにゼーベック係数は低くなるため、最適値が存在することになる。薄膜の熱伝導率の測定は困難である。図4、図5の文献では、熱伝導率の報告はない。式(5)で評価される性能指数ではなく、power factorを複数の薄膜SiCについて比較している。これは、式(5)から熱伝導率のみを除いた式で定義される量である。図6にpower factorを示す(X. H. Wang et al, “Thermoelectric properties of SiC thick film deposited by thermal plasma physical vapor deposition”, Sci. Tech. Advanced Mat., vol 4, pp. 167-172、2003.)。
この値を銅と比較する。銅の電気伝導率は300K〜400Kで2.0(-8) Wmである。また、ゼーベック係数は0.5uV/K程度であるため、power factorは1.25(-5)Wm-1K-2となる。これは、図6のPower Factor▽で示された値の1/30程度となるしたがって、もし熱伝導率が銅と同じ値であれば銅よりも冷却には向いていると言える。
銅電極の表面に薄膜SiCを搭載するようにしてよい。放熱板の材料にSiCを用いる。熱伝導率がアルミなどよりも高いからである。放熱板まで電流を流せる冷却系を想定する。電流の流れるSiC板を水冷しても良い。
次に、本発明の自己冷却方式を、PN接合素子へ適用した例を以下に説明する。図10に、ダイオードに流れる電流とペルチェ熱流の方向を模式的に示す。ダイオードにおいては、通電電流によるペルチェ熱流は、半導体の極性によって向きはそれぞれ反対方向になり、PN接合部に相対する向きに流れる。ダイオードに流れる通電電流(順方向電流)はPN接合部温度によって決まる。PN接合部は元々キャリアが少ないため、抵抗率が高く、該抵抗によるジュール発熱もある。このため、ダイオードの通電電流値の上昇によってPN接合部の温度が上がり、ダイオードの許容通電電流の最大値を決める。ダイオードでは、従来、冷却は材料の熱伝導を利用しているだけである。ダイオードの熱伝導は材料によって決まっている。図10で模式的に示したP型素子とN型素子の厚さは互いに異なっている。半導体基板(N型又はP型)の主面表層に逆極性の領域を作ることで作成され、逆極性の領域から近い距離にPN接合層が存在するため、熱抵抗が小さくなり、冷却が効果的になる。これは、PN接合を備えた半導体デバイス(ウエル内にN型領域又はP型領域を作成する構成も含む)の全てに生じる現象である。IGBTでも、コレクタ側のP型基板と次の層であるN型エピタキシャル層の接合部で生じる。
本発明にしたがって、PN接合部を持つ素子に自己電流によるペルチェ冷却効果を持たせるためには、図11に示すような構成とされる。ペルチェ冷却で熱を素子の外に運び出すには、それぞれに逆極性の半導体を接合することになるが、接合部では、電流が流れなくなるので、間に薄い金属層を挟む。これにより、電流が流れる。金属は電気抵抗が低いので、金属層での発熱は問題にならない。図11では、P型素子のPN接合部と反対側に金属層を介してN型熱電半導体(ペルチェ素子)が設けられ、N型素子のPN接合部と反対側に金属層を介してP型熱電半導体(ペルチェ素子)が設けられている。すなわち、P型素子とN型素子側のどちらにもペルチェ熱が、素子の外側に運び出すように、2つのペルチェ冷却層を備えているが、一方だけでもよい。
前述したように、P、Nのどちらかの層が他に対して極めて薄い。薄い側に図11のようなペルチェ冷却層を取り付ける。ペルチェ冷却層は、一般に、熱抵抗をより下げるために、その断面は、元の素子よりも大きく設定される。
本発明の自己冷却方式は、上記ダイオードのPN接合部以外にも、LED(Light Emitting Diode)、半導体レーザ等の素子のPN接合部にも適用できる。該素子を形成するP型素子とN型素子の少なくとも1方の素子に金属層を介して、前記1方の素子とは逆極性の熱電半導体素子を備える。前記P型素子のPN接合部に流れる電流の上流側に金属を介してN型熱電半導体素子を備えた構成としてもよい。あるいは、前記N型素子の前記PN接合部に流れる電流の下流側に金属を介してP型熱電半導体素子を備えた構成としてもよい。
また、上記実施例では、冷却手段(ペルチェ材料)として炭化ケイ素(SiC)を例に説明したが、窒化アルミニウムであってもよい。また、半導体素子がIGBTの場合、IGBTとN型材料(例えば図1の102)との間に金属層を備える。
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
101 シリコン半導体
102 N型材料

Claims (8)

  1. PN接合を形成するP型素子とN型素子の少なくとも1方の素子に金属層を介して、前記1方の素子とは逆極性の熱電半導体素子を備えた半導体装置。
  2. PN接合を形成するP型素子とN型素子について、前記P型素子の前記PN接合部に流れる電流の上流側に金属を介してN型熱電半導体素子を備えている請求項1記載の半導体装置。
  3. PN接合を形成するP型素子とN型素子について、前記N型素子の前記PN接合部に流れる電流の下流側に金属を介してP型熱電半導体素子を備えている請求項1又は2記載の半導体装置。
  4. PN接合を通して電流が流れるとき、前記熱電半導体素子はペルチェ冷却素子として作用する請求項1乃至3のいずれか一に記載の半導体装置。
  5. ダイオード、LED(Light Emitting Diode)、半導体レーザのうちの少なくとも1つの半導体素子におけるPN接合を形成するP型素子とN型素子の少なくとも1方の素子に金属層を介して、前記1方の素子とは逆極性の熱電半導体素子を備えた請求項1記載の半導体装置。
  6. 前記P型素子の前記PN接合部に流れる電流の上流側に金属を介してN型熱電半導体素子を備えている請求項5記載の半導体装置。
  7. 前記N型素子の前記PN接合部に流れる電流の下流側に金属を介してP型熱電半導体素子を備えている請求項5又は6記載の半導体装置。
  8. 前記PN接合を通して電流が流れるとき、前記熱電半導体素子はペルチェ冷却素子として作用する請求項5乃至7のいずれか一に記載の半導体装置。
JP2012121393A 2007-01-15 2012-05-28 半導体装置 Expired - Fee Related JP5324680B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012121393A JP5324680B2 (ja) 2007-01-15 2012-05-28 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007005381 2007-01-15
JP2007005381 2007-01-15
JP2007072736 2007-03-20
JP2007072736 2007-03-20
JP2012121393A JP5324680B2 (ja) 2007-01-15 2012-05-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008000187A Division JP5154234B2 (ja) 2007-01-15 2008-01-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2012169672A true JP2012169672A (ja) 2012-09-06
JP5324680B2 JP5324680B2 (ja) 2013-10-23

Family

ID=39985395

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008000187A Expired - Fee Related JP5154234B2 (ja) 2007-01-15 2008-01-04 半導体装置
JP2012121393A Expired - Fee Related JP5324680B2 (ja) 2007-01-15 2012-05-28 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008000187A Expired - Fee Related JP5154234B2 (ja) 2007-01-15 2008-01-04 半導体装置

Country Status (1)

Country Link
JP (2) JP5154234B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5453296B2 (ja) * 2008-10-28 2014-03-26 株式会社ワイ・ワイ・エル 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515911A (ja) * 1974-07-03 1976-01-19 Oki Electric Ind Co Ltd Johotensohoshiki
JPS515911B1 (ja) * 1970-12-02 1976-02-24

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364050A (ja) * 1989-08-01 1991-03-19 Mitsubishi Electric Corp 半導体装置
JPH04280482A (ja) * 1991-03-08 1992-10-06 Oki Electric Ind Co Ltd 太陽光を利用した冷却素子
JPH07196371A (ja) * 1993-12-29 1995-08-01 Tonen Corp 熱電発電素子用SiCの製造方法
JP3648756B2 (ja) * 1994-03-22 2005-05-18 Jsr株式会社 半導体素子用コーテイング材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515911B1 (ja) * 1970-12-02 1976-02-24
JPS515911A (ja) * 1974-07-03 1976-01-19 Oki Electric Ind Co Ltd Johotensohoshiki

Also Published As

Publication number Publication date
JP2008263164A (ja) 2008-10-30
JP5324680B2 (ja) 2013-10-23
JP5154234B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
Shakouri Nanoscale thermal transport and microrefrigerators on a chip
Vashaee et al. Improved thermoelectric power factor in metal-based superlattices
Rabina et al. Anomalously high thermoelectric figure of merit in Bi 1− x Sb x nanowires by carrier pocket alignment
Fan et al. SiGeC/Si superlattice microcoolers
Cho et al. Thermoelectric properties and investigations of low thermal conductivity in Ga-doped Cu 2 GeSe 3
Sztein et al. High temperature thermoelectric properties of optimized InGaN
US20080178920A1 (en) Devices for cooling and power
US20090139244A1 (en) Devices for cooling and power
US20050016575A1 (en) Field emission based thermoelectric device
US9812629B2 (en) Thermoelectric conversion structure and its use in heat dissipation device
JP5603495B2 (ja) ナノ粒子がドープされた熱電素子を含む熱電モジュール及びその製造方法
Fu et al. Thermoelectric properties of DC-sputtered filled skutterudite thin film
Nimmagadda et al. Materials and devices for on-chip and off-chip peltier cooling: A review
Yamashita Effect of metal electrode on Seebeck coefficient of p-and n-type Si thermoelectrics
WO2000033354A2 (en) High-efficiency heterostructure thermionic coolers
Nolas et al. A comparison of projected thermoelectric and thermionic refrigerators
US20080212625A1 (en) Semiconductor device
JP5324680B2 (ja) 半導体装置
Zhu et al. Tuning the thermoelectric properties of polycrystalline FeSb2 by the in situ formation of Sb/InSb nanoinclusions
WO2013119293A2 (en) Nanoscale, ultra-thin films for excellent thermoelectric figure of merit
Goldsmid Bismuth--The Thermoelectric Material of the Future?
Maculewicz et al. Experimental evidence for the separation of thermally excited bipolar charge carries within a pn junction: A new approach to thermoelectric materials and generators
Yamashita et al. Effect of geometrical shape on magneto–peltier and ettingshausen cooling in Bi and Bi 0.88 Sb 0.12 polycrystals
KR20140101121A (ko) 열전소자
Wang et al. Quantum-well Si/SiC self-cooling for thermal management of high heat flux GaN HEMT semiconductor devices

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130718

R150 Certificate of patent or registration of utility model

Ref document number: 5324680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees