JP2012161107A - 時間差アナログ比較器およびアナログ信号の時間差比較を行なう方法 - Google Patents

Abstract

【課題】時間差アナログ比較器が開示される。
【解決手段】この発明の局面に従った例示的な装置は、アナログ入力に応答する周波数を有する可変周波数信号の源を含む。計数回路が可変周波数信号のサイクルをカウントするよう結合される。計数回路は第１の時間間隔の間には第１の方向にカウントするよう結合されるとともに、第１の時間間隔の終わりの後に起こる第２の時間間隔の間は、第１の方向とは反対の第２の方向にカウントするよう結合される。評価回路が計数回路に結合される。評価回路は、第２の時間間隔の終わりの後に、可変周波数信号のサイクルのカウントに応答する。
【選択図】図１

Description

背景情報
開示の分野
この発明は一般的にはアナログ信号に関し、より具体的にはこの発明はアナログ信号を処理することに関する。

背景
従来の比較器はアナログ信号の瞬時値と基準値との比較を行なう。時間差アナログ比較器は、現在の時間間隔にわたって集められたアナログ信号の値を、過去の時間間隔にわたって集められた同じアナログ信号の値と比較する。電子回路のいくつかの適用例では、ゆっくりと変化する量が、当該回路にとって相対的に長い期間にわたって、大きく変化したかどうかを知ることは有用である。

電子回路は典型的には、高スピードでの動作のために最適化される構成要素を用い、非常に短時間に起こるイベントに応答する。それらの回路は、応答するのにそれよりもはるかに長い時間がかかるゆっくりと変動する処理を制御する用途において、しばしば用いられる。たとえば、大きな機械システムを調整し、典型的には工業処理を制御する小型回路の構成要素は、ミリ秒の期間にわたって起こるイベントで動作するよう尺度決めされる。それらの回路はしばしば、数秒、数分、または数時間の期間にわたって起こるイベントに応答しなければならない。この用途における遅い応答に合致するよう回路の大きさを増加させることは現実的ではない。

小型の高速回路が遅いアナログ処理で動作することを可能とする一般的な技術では、アナログ情報をデジタルの形態に変換し、ついで当該デジタル情報をメモリに記憶する。高速回路は、当該アナログ情報において変化が起こる可能性が高くなる十分な時間が過ぎるまで、待機状態で待つかまたは他のタスクを行なうかのいずれかを行なう。次いで、現在のアナログ情報はデジタルの形態に変換され、メモリに記憶されている過去のアナログ情報と比較される。この技術は、アナログ−デジタル変換器、デジタルメモリ、およびデジタルプロセッサを自身の制御回路において用いる、より大きなシステムでは自然なことである。この技術は、別の態様では自身の制御回路にアナログ−デジタル変換およびデジタルメモリを必要としない単純な低コストシステムにとっては、通常現実的ではない。

従来の比較器とともに用いるためのサンプル・ホールド回路を用いて当該アナログ情報をアナログ値として記憶する代替的な技術も、長い時間間隔が含まれる場合、特に制御機能を集積回路にパッケージングすることが望まれる際には現実的ではない。なぜならば、一般的にこのような代替的な技術の利用には、大きなキャパシタと、漏れ電流の値に接近する非常に小さな電流とを伴うからである。

この発明の非限定的および非網羅的な実施例が添付の図面を参照して記載される。さまざまな図面を通して、同様の参照番号は、そうではないように指定される場合を除き、同様の部分を示す。

この発明の教示に従った、アナログ信号の時間差比較を実現する装置のブロック図の一例を概して示す図である。 この発明の教示に従った、アナログ信号の時間差比較を実現する例示的な装置の３つの信号の代表的な波形を示す図である。 この発明の教示に従った、アナログ信号の時間差比較を行なう例示的な方法を示すフロー図を示す図である。

詳細な説明
この発明に従ってアナログ信号の時間差比較を実現することに関係付けられる例が開示される。以下の記載では、この発明の完全な理解を提供するよう多くの具体的な詳細が記載される。しかしながら、この具体的な詳細はこの発明を実施するのに用いられる必要はないということは当業者には明らかである。他の場合では、この発明を不明瞭にすることを避けるよう、周知の材料または方法は詳細には記載されない。

この明細書を通して、「一実施例」、「ある実施例」、「一例」、または「ある例」への参照は、実施例に関連して記載される特定の特徴、構造、または特性が、この発明の少なくとも１つの実施例または例に含まれるということを意味する。したがって、「一実施例では」、「ある実施例では」、「一例では」、または「ある例では」という、この明細書を通じてさまざまな場所に表われるこれらのフレーズは、必ずしもすべて同じ実施例を指しているわけではない。当該特定の特徴、構造、または特性は、たとえば１つ以上の実施例または例において任意の好適なコンビネーションおよび／またはサブコンビネーションへと組合されてもよい。さらに、特定の特徴、構造、または特性は、記載される機能を提供する集積回路、電子回路、組合せ論理回路、または他の好適な構成要素に含まれてもよい。さらに、ここで与えられる図面は、当業者への説明目的のためであり、これら図面は必ずしも尺度決めされて描かれているわけではないということが理解される。

図１は、この発明の教示に従ってアナログ信号の時間差比較を実現する装置のブロック図の一例を概して示す。示されるように、可変周波数信号源１０５は、アナログ入力１３５を受取るよう結合される。アナログ入力１３５は、電気信号か、または温度もしくは高度のような外因性のパラメータであってもよい。この例では、可変周波数信号源１０５の周波数応答は線形または非線形であり得、可変周波数信号源１０５からの信号１１０の周波数は、アナログ入力１３５が対象範囲内で増加する際にそれが常に増加または常に減少する限り、アナログ入力１３５の増加している値に応答して増加または減少し得る。

アナログ入力１３５から受取られるアナログ信号は、電気信号か、または回路の構成要素の内因性のパラメータであってもよい。当該構成要素は、可変周波数信号源１０５の構成要素か、または異なる回路の構成要素であってもよい。一例では、回路の構成要素は集積回路に含まれてもよい。一例では、内因性のパラメータは可変周波数信号源１０５における温度依存抵抗器の抵抗である。したがって、このような例において、内因性のパラメータは温度に応答する。

一例では、可変周波数信号源１０５のサイクルを計数回路１１５がカウントする。いつ計数回路１１５がカウントするかと、各カウントが計数回路１１５の累積値を増加または減少させるかどうかとをタイミング回路１５５が決定する。この例において示されるように、タイミング回路１５５は、比較開始１５０コマンドを受取り、アナログ入力１３５で受取られるアナログ信号の比較を行なう。タイミング回路１５５は、随意であるが、一例では刺激である随意モード選択信号１６５を与えてもよく、当該刺激は、刺激の前と刺激の後とでのアナログ信号の比較のための基準として機能する。一例では、この刺激は、アナログ入力１３５で受取られるアナログ信号の値に影響を与える可能性のある変化である。一例では刺激は、タイマが比較開始１５０コマンドを受取った後で起こる。当該刺激はしたがって、刺激の後のアナログ信号の値が刺激の前のアナログ信号の値と比較される際には、当該アナログ信号の２つの値の比較のための基準時間である。

一例では、計数回路１１５は、アップダウンカウンタと呼ばれることがある双方向性カウンタであり、可変周波数信号源１０５から反復信号１１０を受取る。計数回路１１５は、複数のデジタルビットを含み得るシリアルまたはパラレルデジタルカウント信号１２０のいずれかとして、カウントの値を送出する。タイミング回路１５５からのカウントアップ信号１４０およびカウントダウン信号１４５は、計数回路１１５がどのように可変周波数信号源１０５からの信号１１０の反復サイクルに応答するかを決定する。計数回路１１５は、可変周波数源１０５からの信号１１０の各サイクルについて、当該カウントの値を増加、当該カウントの値を減少、または当該カウントが変化しないままにしてもよい。

この例において示されるように、カウントアップ信号１４０およびカウントダウン信号１４５はタイミング回路１５５から受取られる。一例では、タイミング回路１５５は比較開始信号１５０に応答してタイミングシーケンスを始める。タイミングシーケンスの間、タイミング回路１５５は、カウントアップ信号１４０、カウントダウン信号１４５、随意モード選択信号１６５、およびタイミング完了信号１６０をアサートしてもよい。タイミングシーケンスが完了すると、タイミング回路１５５はタイミング完了信号１６０をアサートする。図２にて、これらの信号のタイミングの一例が以下に詳述される。随意モード選択信号１６５が与えられない例においては、タイミング回路１５５も含まれず、カウントアップ信号１４０、カウントダウン信号１４５、およびタイミング完了信号１６０は外部源から計数回路１１５および評価回路１２５に与えられる。

示される例において示されるように、評価回路１２５は、デジタルカウント信号１２０およびタイミング完了信号１６０を受取り、決定信号１３０を作り出す。決定信号１３０は、この発明の教示に従って、アナログ入力１３５の比較の結果に対する所望の応答を作り出すよう結合される。たとえば、比較の結果が望ましくなければ、決定信号１３０は、アナログ信号において変化を作り出した刺激の反転を命じてもよい。比較の結果が望ましいか、または重要でないかのいずれかの場合、決定信号１３０は何の動作も起こさなくてもよい。

図２は、この発明の教示に従った図１に示される時間差アナログ比較器の一例からの３つの信号の代表的な時間関係２００を示す。図２に示される例は、時間間隔Ｔ_B２２０と時間間隔Ｔ_A２４０との間に外部パラメータを変化させ、これによりアナログ入力１３５における変化を刺激するよう用いられる、タイミング回路１５５によって生成される随意モード選択信号１６５を示す。図２に示される例において、時間間隔Ｔ_Bはアナログ入力１３５における変更の前に来、時間間隔Ｔ_Aはアナログ入力１３５における変更の後に来る。

一例では、図２に示されるアナログ入力１３５は、スイッチモード電源のような電気回路の温度を示す電気信号であってもよい。別の例では、アナログ入力１３５は自動車の燃料消費を示すものであってもよい。さらに別の例では、図２に示されるアナログ入力１３５は、自動車のエンジンからの排気ガスの濃度を示してもよい。電源を対象とする例では、随意モード選択信号１６５は、電源のモードを変化させ、電源の効率を向上するよう用いられてもよい。自動車を対象とする例では、随意モード選択信号１６５は、エンジンを自動車のホイールに結合するトランスミッションのギヤ比を変化させてもよい。このような例において、比較の目的は、ギヤ比の変化がアナログ入力１３５において望ましい変化を引起すかどうかを判断することであり得る。このような例において、決定信号１３０は、現在のギヤ比に留まるほうがよりよいのか、異なるギヤ比を選択するほうがよりよいのかどうかを示すよう用いられ得る。単純な例では、評価回路１２５は単に、双方向性カウンタからのカウントがタイミング間隔Ｔ_A２４０の終わりに０より大きいかどうかを示す。当然ながら、上述した例は単に説明目的のために与えられる例であり、この発明の教示に従って他の適用例が用いられてもよいということが理解される。

図２に示される例を再び参照すると、比較開始信号１５０は、時間ｔ₀２１０でタイミング回路１５５に対してアサートされ、これにより後で論じるように、タイミングイベントのシーケンスを始める。その一方、時間ｔ₀２１０での随意モード選択信号１６５はロー状態にあり、第１のモードを選択する。時間ｔ₀２１０では、タイミング回路１５５が計数回路１１５を始動させ、時間間隔Ｔ_B２２０の持続時間の間、信号１１０のサイクルを第１の方向にカウントする。時間間隔Ｔ_B２２０の終わりでは、計数回路１１５は可変周波数信号源１０５のＮ_B周期をカウントし、タイミング回路１５５は、休止間隔Ｔ_P２３０の持続時間の間、カウンタを休止させる。計数回路１５５のカウントは休止間隔Ｔ_P２３０の間は変化しない。休止間隔Ｔ_P２３０の間、随意モード選択信号１６５はロー状態から第２のモードの選択を示すハイ状態に変化する。

図２に示される例において、アナログ入力１３５は、大きさの減少を伴ってモードの変化に応答する。可変周波数信号源１０５は、信号１１０の周波数を変化させることにより、アナログ入力１３５における変化に対して応答する。タイミング回路１５５は次いで、計数回路１１５に、時間間隔Ｔ_A２４０の間、可変周波数信号源１０５からの信号１１０のサイクルを第１の方向と反対の第２の方向にカウントさせる。時間間隔Ｔ_A２４０の終わりには、計数回路１１５は可変周波数信号源１０５からの信号１１０のＮ_Aのサイクルをカウントしている。結果得られるデジタルカウント１２０は、カウントＮ_BとＮ_Aとの差である。したがって、この発明の教示に従って、時間間隔Ｔ_A２４０の終わりに得られるデジタルカウント１２０は、休止間隔Ｔ_P２３０の後のアナログ入力１３５が、休止間隔Ｔ_P２３０の前のアナログ入力１３５とどのように異なるかを示すことになる。

Ｔ_B２２０は、結果において所望のオフセットを達成するようＴ_A２４０と異なり得るが、多くの例では、休止間隔Ｔ_P２３０の前の時間間隔Ｔ_B２２０は休止間隔Ｔ_P２３０の後の時間間隔Ｔ_A２４０と等しい。休止間隔Ｔ_P２３０は通常は、モードが変化するとともにパラメータが安定するのに十分長い。いくつかの例において、休止間隔Ｔ_P２３０は、計数回路１１５が方向を変更するためにのみ必要な時間であってもよい。したがって、いくつかの例では、休止間隔Ｔ_P２３０は実質的に０であってもよい。他の例では、休止間隔Ｔ_P２３０は、時間間隔Ｔ_A２４０および時間間隔Ｔ_B２２０よりも実質的に長くてもよい。他の例では、休止間隔Ｔ_Pは、計数回路１１５を抑制する代わりに、可変周波数信号源１０５を一時的に停止することにより達成されてもよい。

一例では、タイミング回路１５５は、実質的に固定された周波数を有するオシレータからのタイミング情報に応答するデジタル間隔カウンタであってもよい。別の例では、タイミング回路１５５はアナログタイマであってもよく、たとえば所望の時間間隔内で電圧しきい値に到達するようキャパシタを充電および放電させるものである。

図３は、この発明の教示に従った図１に示される例における要素を用いる、アナログ信号の時間差比較のための例示的な方法を示すフロー図３００である。図３のフロー図３００において、計数回路１１５はカウンタと呼ばれ、タイミング回路１５５はタイマと呼ばれ、可変周波数信号源１０５はオシレータと呼ばれる。この例に示されるように、比較処理はブロック３０５において始まる。ブロック３１０では、比較開始信号１５０をアサートし、比較のためのシーケンスを始める。ブロック３１５において、計数回路１１５およびタイミング回路１５５は初期値に設定される。ブロック３２０において、タイミング回路１５５はタイミングを開始する。ブロック３２５において、計数回路１１５は、可変周波数信号源１０５からの反復信号１１０のサイクルを第１の方向にカウントし、各カウントされた周期の後のカウントを更新する。ブロック３３０では、ブロック３２０での開始からのタイミング回路１５５の経過時間をチェックする。計数回路１１５は、持続時間Ｔ_B２２０の間、可変周波数信号源１０５からの反復信号１１０のサイクルをカウントし続ける。次いで、ブロック３３５において、計数回路１１５は停止する。

一例では、ブロック３３５において、タイミング回路１５５は計数回路１１５を停止するが、可変周波数信号源１０５は発振し続ける。別の例では、タイミング回路１５５は可変周波数信号源１０５を停止させ、計数回路１１５がカウントするのを停止させる。ブロック３４０において随意モード選択信号１６５で随意にモードが変化され得る休止の後、計数回路１１５は、ブロック３４５において、可変周波数信号源１０５のサイクルを第２の方向にカウントする。第２の方向は第１の方向と反対である。別の例では、モードは、ブロック３４０における休止の間に随意に変化せず、第２の方向でのカウントは当該休止の後に行なわれる。いずれの例においても、第１の方向が計数回路１１５を各カウントに対してインクリメント、すなわちカウントアップする場合、第２の方向は計数回路１１５を、時間間隔Ｔ_B２２０の終わりに計数回路１５５が累積した数Ｎ_Bからデクリメント、すなわちカウントダウンする。ブロック３５０では、ブロック３４０における休止の終わりからのタイミング回路１５５の経過時間をチェックする。計数回路１１５は、持続時間Ｔ_A２４０の間、可変周波数信号源１０５からの信号１１０のサイクルをカウントし続ける。次いで、ブロック３５５において、計数回路１１０はカウントすることを停止する。評価回路１２５は、ブロック３６０において当該カウントの値を解釈し、ブロック３６５において決定信号１３０を生成する。処理はブロック３７０で終わる。

要約書に記載されるものを含む、この発明の示された例の上記の記載は、網羅的であるということ、または開示された形態そのものに限定されるということを意図しない。この発明の具体的な実施例、およびこの発明についての例は、本明細書において例示的な目的のために記載されるが、この発明の広範囲の精神および範囲から逸脱することがなければ、さまざまな均等な修正例が可能である。

これらの修正例は、上記の詳細な説明に鑑みて、この発明の例に対してなされ得る。特許請求の範囲に用いられる文言は、明細書および特許請求の範囲において開示される具体的な実施例にこの発明を限定するよう解釈されるべきではない。そうではなく、範囲は特許請求の範囲によって完全に決定されるべきであり、特許請求の範囲は、請求項の解釈の確立された原則に従って解釈されることになる。本明細書および図は従って、限定的ではなく例示的なものとしてみなされることになる。

１３５ アナログ入力、 １０５ 可変周波数信号源、 １１５ 計数回路、 Ｔ_Ｂ２２０ 時間間隔、 Ｔ_Ａ２４０ 時間間隔、 １５５ タイミング回路、 １２５ 評価回路。

Claims (15)

1. 時間差アナログ比較器であって、
   複数の期間を有する反復信号を提供するように結合された可変周波数信号源を備え、
   各期間は、アナログ入力の値に対応した周波数を有し、
   前記時間差アナログ比較器は、
   前記反復信号の期間をカウントするように結合された計数回路をさらに備え、
   前記計数回路は、第１の時間間隔の間に第１の方向にカウントするように結合されるとともに、前記第１の時間間隔の終了後に生じる第２の時間間隔の間、前記第１の方向と反対の第２の方向にカウントするように結合され、
   前記計数回路は、デジタルカウント信号を出力し、
   前記時間差アナログ比較器は、
   前記計数回路に結合され、前記第２の時間間隔の終了後、前記デジタルカウント信号によって示される前記反復信号の期間のカウントに応答して決定信号を生成する評価回路をさらに備え、
   前記決定信号におけるオフセットを生成するように、前記第１の時間間隔は前記第２の時間間隔とは等しくない、時間差アナログ比較器。
2. 前記アナログ入力は、電気信号である、請求項１に記載の時間差アナログ比較器。
3. 前記アナログ入力は、回路の構成要素の内因性パラメータである、請求項１に記載の時間差アナログ比較器。
4. 前記回路の前記構成要素は、集積回路内に含まれる、請求項３に記載の時間差アナログ比較器。
5. 前記内因性パラメータは、温度に応答する、請求項３に記載の時間差アナログ比較器。
6. 前記計数回路および前記評価回路に結合されるタイミング回路をさらに備え、
   前記第１の時間間隔および前記第２の時間間隔は、前記タイミング回路によって決定され、
   前記タイミング回路は、前記アナログ入力における変化を刺激するために、前記第１の時間間隔と前記第２の時間間隔との間の時間にモード選択信号を生成するようにさらに結合される、請求項１に記載の時間差アナログ比較器。
7. 前記タイミング回路は、前記第１の時間間隔および前記第２の時間間隔を含むタイミングイベントのシーケンスを開始する入力に応答する、請求項６に記載の時間差アナログ比較器。
8. 前記タイミングイベントのシーケンスは、前記第１の時間間隔と前記第２の時間間隔との間に休止間隔を含む、請求項７に記載の時間差アナログ比較器。
9. 前記タイミング回路は、前記第１の時間間隔と前記第２の時間間隔との間に外部パラメータを変化するための信号を生成するように結合される、請求項６に記載の時間差アナログ比較器。
10. 前記計数回路は、前記計数回路によるカウントの方向を制御するために、前記時間差アナログ比較器の外部の源から、カウントアップ信号およびカウントダウン信号を受信するように結合される、請求項１に記載の時間差アナログ比較器。
11. アナログ信号の時間差比較を実行するための方法であって、
    複数の期間を有する反復信号を生成するステップを備え、
    各期間は、前記アナログ信号の値に対応する周波数を有し、
    前記方法は、
    前記反復信号の期間に応答して、第１の時間間隔の間に第１の方向にカウントするステップと、
    前記反復信号の期間に応答して、第２の時間間隔の間に第２の方向にカウントするステップと、
    前記第２の時間間隔の終了後、期間のカウントを表わすデジタルカウント信号を生成するステップと、
    前記デジタルカウント信号に応答して決定信号を生成するステップとをさらに備え、
    前記決定信号におけるオフセットを生成するように、前記第１の時間間隔は前記第２の時間間隔とは等しくない、方法。
12. 前記第１の時間間隔の終了と、前記第２の時間間隔の開始の前との間に、外部パラメータを変化させるステップをさらに備える、請求項１１に記載の方法。
13. 前記アナログ信号における変化を刺激するために、前記第１の時間間隔と前記第２の時間間隔との間の時間にモード選択信号を生成するステップをさらに備える、請求項１１に記載の方法。
14. 前記第１の時間間隔の開始の前に、前記反復信号の前記期間の前記カウントを初期化するステップをさらに備える、請求項１１に記載の方法。
15. 前記第２の時間間隔の終了後、前記反復信号の前記期間の前記カウントの評価に応答して、決定信号を出力するステップをさらに備える、請求項１１に記載の方法。