JP2012156377A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2012156377A
JP2012156377A JP2011015397A JP2011015397A JP2012156377A JP 2012156377 A JP2012156377 A JP 2012156377A JP 2011015397 A JP2011015397 A JP 2011015397A JP 2011015397 A JP2011015397 A JP 2011015397A JP 2012156377 A JP2012156377 A JP 2012156377A
Authority
JP
Japan
Prior art keywords
film
semiconductor back
back surface
semiconductor
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011015397A
Other languages
Japanese (ja)
Other versions
JP5592811B2 (en
Inventor
Hisahide Takamoto
尚英 高本
Fumiteru Asai
文輝 浅井
Goshi Shiga
豪士 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2011015397A priority Critical patent/JP5592811B2/en
Priority to TW101102727A priority patent/TWI545664B/en
Priority to PCT/JP2012/051444 priority patent/WO2012102270A1/en
Publication of JP2012156377A publication Critical patent/JP2012156377A/en
Application granted granted Critical
Publication of JP5592811B2 publication Critical patent/JP5592811B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3164Partial encapsulation or coating the coating being a foil
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device capable of performing laser marking of a film for the back surface of a flip-chip type semiconductor efficiently .SOLUTION: The method of manufacturing a semiconductor device includes step A for preparing a film for the back surface of a flip-chip type semiconductor with an adhesive layer having a film for the back surface of a flip-chip type semiconductor, and a ring-shaped adhesive layer provided on the outer periphery of the film for the back surface of a flip-chip type semiconductor, step B for pasting a semiconductor wafer onto the film for the back surface of a flip-chip type semiconductor on the inside of the adhesive layer where the adhesive layer is not laminated, step C for pasting a dicing ring to the adhesive layer, and step D for performing laser marking of the film for the back surface of a flip-chip type semiconductor after the step B and step C.

Description

本発明は、フリップチップ型半導体裏面用フィルムと、前記フリップチップ型半導体裏面用フィルムの外周上に設けられたリング状の粘着剤層とを有する粘着剤層付き半導体裏面用フィルムを用いた半導体装置の製造方法に関する。フリップチップ型半導体裏面用フィルムは、半導体チップ等の半導体素子の裏面の保護や、強度向上等のために用いられる。   The present invention relates to a semiconductor device using a film for a semiconductor back surface with an adhesive layer, comprising a film for a flip chip type semiconductor back surface and a ring-shaped adhesive layer provided on the outer periphery of the film for a flip chip type semiconductor back surface. It relates to the manufacturing method. The flip chip type semiconductor back film is used for protecting the back surface of a semiconductor element such as a semiconductor chip and improving the strength.

近年、半導体装置及びそのパッケージの薄型化、小型化がより一層求められている。そのため、半導体装置及びそのパッケージとして、半導体チップ等の半導体素子が基板上にフリップチップボンディングにより実装された(フリップチップ接続された)フリップチップ型の半導体装置が広く利用されている(例えば、特許文献1〜10参照)。当該フリップチップ接続は半導体チップの回路面が基板の電極形成面と対向する形態で固定されるものである。このような半導体装置等では、半導体チップの裏面を保護フィルムにより保護し、半導体チップの損傷等を防止している場合がある。   In recent years, there has been a further demand for thinner and smaller semiconductor devices and their packages. Therefore, as a semiconductor device and its package, a flip chip type semiconductor device in which a semiconductor element such as a semiconductor chip is mounted on a substrate by flip chip bonding (flip chip connection) is widely used (for example, Patent Documents). 1-10). The flip chip connection is fixed in such a manner that the circuit surface of the semiconductor chip faces the electrode forming surface of the substrate. In such a semiconductor device or the like, the back surface of the semiconductor chip may be protected by a protective film to prevent the semiconductor chip from being damaged.

この保護フィルムには、半導体チップの識別番号等の各種情報(例えば、文字情報や図形情報)をレーザーマーキングする場合がある。従来、レーザーマーキングは、半導体ウェハをダイシングして半導体素子に個片化した後に行われている(例えば、特許文献11参照)。   In some cases, various kinds of information (for example, character information and graphic information) such as an identification number of a semiconductor chip are laser-marked on the protective film. Conventionally, laser marking is performed after a semiconductor wafer is diced into individual semiconductor elements (see, for example, Patent Document 11).

特開2008−166451号公報JP 2008-166451 A 特開2008−006386号公報JP 2008-006386 A 特開2007−261035号公報Japanese Patent Laid-Open No. 2007-261035 特開2007−250970号公報JP 2007-250970 A 特開2007−158026号公報JP 2007-158026 A 特開2004−221169号公報Japanese Patent Laid-Open No. 2004-221169 特開2004−214288号公報JP 2004-214288 A 特開2004−142430号公報JP 2004-142430 A 特開2004−072108号公報JP 2004-072108 A 特開2004−063551号公報JP 2004-063551 A 特開2010−199543号公報JP 2010-199543 A

しかしながら、半導体ウェハをダイシングして半導体素子に個片化した後にレーザーマーキングを行うと、レーザーマーキングのための位置決めを半導体素子ごとに行う必要があり、生産性の観点で改善の余地があった。   However, if laser marking is performed after the semiconductor wafer is diced into semiconductor elements, positioning for laser marking must be performed for each semiconductor element, leaving room for improvement in terms of productivity.

本発明は前記問題点に鑑みなされたものであり、その目的は、フリップチップ型半導体裏面用フィルムに効率よくレーザーマーキングを行うことが可能な半導体装置の製造方法を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device capable of efficiently performing laser marking on a flip chip type semiconductor back film.

本願発明者等は、上記従来の問題点を解決すべく検討した結果、粘着剤層付き半導体裏面用フィルムに、半導体ウエハとダイシングリングを貼り付けた後、フリップチップ型半導体裏面用フィルムにレーザーマーキングを行うことにより、フリップチップ型半導体裏面用フィルムに効率よくレーザーマーキングを行うことが可能であることを見出し、本発明を完成させるに至った。   As a result of studying to solve the above-mentioned conventional problems, the present inventors have applied a semiconductor wafer and a dicing ring to a film for a semiconductor back surface with an adhesive layer, and then laser marked the flip chip type semiconductor back surface film. As a result, it was found that the laser marking can be efficiently performed on the flip chip type semiconductor back film, and the present invention has been completed.

即ち、本発明に係る半導体装置の製造方法は、フリップチップ型半導体裏面用フィルムと、前記フリップチップ型半導体裏面用フィルムの外周上に設けられたリング状の粘着剤層とを有する粘着剤層付き半導体裏面用フィルムを用意する工程Aと、前記粘着剤層よりも内側の、前記粘着剤層が積層されていない前記フリップチップ型半導体裏面用フィルム上に、半導体ウエハを貼り付ける工程Bと、前記粘着剤層にダイシングリングを貼り付ける工程Cと、前記工程B及び前記工程Cの後に、前記フリップチップ型半導体裏面用フィルムにレーザーマーキングを行う工程Dとを具備することを特徴とする。   That is, the method for manufacturing a semiconductor device according to the present invention has a pressure-sensitive adhesive layer having a flip-chip type semiconductor back film and a ring-shaped pressure-sensitive adhesive layer provided on the outer periphery of the flip chip type semiconductor back film. Step A for preparing a film for semiconductor back surface, Step B for attaching a semiconductor wafer on the flip chip type semiconductor back surface film on the inner side of the pressure-sensitive adhesive layer on which the pressure-sensitive adhesive layer is not laminated, It comprises a step C for attaching a dicing ring to the pressure-sensitive adhesive layer, and a step D for performing laser marking on the flip-chip type semiconductor back film after the step B and the step C.

前記構成によれば、前記工程B及び前記工程Cの後に、フリップチップ型半導体裏面用フィルムにレーザーマーキングを行う。前記工程B及び前記工程Cを終了した段階では、半導体ウエハ及びフリップチップ型半導体裏面用フィルムは個片化されていない。従って、半導体ウエハの位置決めを一度行えば、当該フリップチップ型半導体裏面用フィルム付きの半導体ウエハから得られる全てのフリップチップ型半導体裏面用フィルム付き半導体素子に対して、レーザーマーキングを行うことができる。その結果、個片化された後のフリップチップ型半導体裏面用フィルム付き半導体素子を個別に位置決めしてレーザーマーキングを行う方法に比して、生産性を向上させることができる。
また、粘着剤層付き半導体裏面用フィルムの粘着剤層にダイシングリングを貼り付けた後に(工程Cの後に)、フリップチップ型半導体裏面用フィルムにレーザーマーキングを行う(工程Dを行う)ため、レーザーマーキングの段階では、ダイシングリングが貼り付けられている。従って、フリップチップ型半導体裏面用フィルムを半導体ウェハとの位置関係を維持したまま確実に固定することができ、レーザーマーキングする際のマーキングの位置決めの精度を高く維持することができる。
According to the said structure, after the said process B and the said process C, a laser marking is performed to the film for flip chip type semiconductor back surfaces. At the stage where the process B and the process C are completed, the semiconductor wafer and the flip chip type semiconductor back film are not separated. Therefore, once the semiconductor wafer is positioned, laser marking can be performed on all the semiconductor elements with the flip chip type semiconductor back film obtained from the semiconductor wafer with the flip chip type semiconductor back film. As a result, productivity can be improved as compared with the method of individually positioning the semiconductor elements with the flip chip type semiconductor back surface film after being singulated and performing laser marking.
In addition, after attaching a dicing ring to the adhesive layer of the film for semiconductor back surface with an adhesive layer (after Step C), laser marking is performed on the film for flip chip type semiconductor back surface (Step D is performed). At the marking stage, a dicing ring is attached. Therefore, the flip chip type semiconductor back film can be securely fixed while maintaining the positional relationship with the semiconductor wafer, and the marking positioning accuracy during laser marking can be maintained high.

前記構成においては、前記フリップチップ型半導体裏面用フィルムにダイシングテープを貼り付ける工程Eと、前記半導体ウエハを、レーザーマーキングが施されたフリップチップ型半導体裏面用フィルムと共にダイシングする工程Fとを具備することが好ましい。また、前記構成においては、ダイシングにより個片化されたフリップチップ型半導体裏面用フィルム付きの半導体素子をダイシングテープから剥離する工程Gを具備することが好ましい。これにより、レーザーマーキングが施されたフリップチップ型半導体裏面用フィルム付きの半導体素子を得ることができる。   In the above configuration, a process E for attaching a dicing tape to the flip chip type semiconductor back film, and a process F for dicing the semiconductor wafer together with the flip chip type semiconductor back film to which laser marking has been applied are provided. It is preferable. Moreover, in the said structure, it is preferable to comprise the process G which peels from the dicing tape the semiconductor element with the film for flip chip type semiconductor back surfaces separated by the dicing. Thereby, the semiconductor element with the film for flip chip type semiconductor back surfaces to which the laser marking was given can be obtained.

前記構成において、前記粘着剤層付き半導体裏面用フィルムは、前記フリップチップ型半導体裏面用フィルム側の面に剥離層が設けられており、前記工程B及び前記工程Cの後に、前記剥離層を剥離する工程Xを具備しており、前記工程Xの後に、前記工程Dを行うことが好ましい。前記工程Xを具備し、前記工程Xの後に前記フリップチップ型半導体裏面用フィルムにレーザーマーキングを行う(工程Dを行う)ため、剥離層12にレーザー光が散乱されることがない。従って、精度の高いレーザーマーキングを行うことが可能となる。   The said structure WHEREIN: The said film for semiconductor back surfaces with an adhesive layer is provided with the peeling layer in the surface at the side of the said film for flip chip type semiconductor back surfaces, and peels the said peeling layer after the said process B and the said process C. It is preferable to perform the step D after the step X. Since the step X is provided and laser marking is performed on the flip chip type semiconductor back film after the step X (step D is performed), laser light is not scattered on the release layer 12. Therefore, it is possible to perform highly accurate laser marking.

本実施形態に係る粘着剤層付き半導体裏面用フィルムの一例を模式的に示す斜視図である。It is a perspective view which shows typically an example of the film for semiconductor back surfaces with an adhesive layer which concerns on this embodiment. 図1に示した粘着剤層付き半導体裏面用フィルムの部分断面図である。It is a fragmentary sectional view of the film for semiconductor back surfaces with an adhesive layer shown in FIG. 本実施形態に係る粘着剤層付き半導体裏面用フィルムを用いた半導体装置の製造方法を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing method of the semiconductor device using the film for semiconductor back surfaces with an adhesive layer concerning this embodiment. 本実施形態に係る粘着剤層付き半導体裏面用フィルムを用いた半導体装置の製造方法を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing method of the semiconductor device using the film for semiconductor back surfaces with an adhesive layer concerning this embodiment. 本実施形態に係る粘着剤層付き半導体裏面用フィルムを用いた半導体装置の製造方法を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing method of the semiconductor device using the film for semiconductor back surfaces with an adhesive layer concerning this embodiment. 本実施形態に係る粘着剤層付き半導体裏面用フィルムを用いた半導体装置の製造方法を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing method of the semiconductor device using the film for semiconductor back surfaces with an adhesive layer concerning this embodiment. 本実施形態に係る粘着剤層付き半導体裏面用フィルムを用いた半導体装置の製造方法を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing method of the semiconductor device using the film for semiconductor back surfaces with an adhesive layer concerning this embodiment. 本実施形態に係る粘着剤層付き半導体裏面用フィルムを用いた半導体装置の製造方法を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing method of the semiconductor device using the film for semiconductor back surfaces with an adhesive layer concerning this embodiment.

本発明の実施形態について、図面を参照しながら説明するが、本発明はこの例に限定されない。まず、本実施形態に係る粘着剤層付き半導体裏面用フィルムについて説明する。図1は、本実施形態に係る粘着剤層付き半導体裏面用フィルムの一例を模式的に示す斜視図であり、図2は、その部分断面図である。なお、図には、説明に不要な部分は省略し、また、説明を容易にするために拡大又は縮小等して図示した部分がある。   An embodiment of the present invention will be described with reference to the drawings, but the present invention is not limited to this example. First, the film for semiconductor backside with an adhesive layer according to this embodiment will be described. FIG. 1 is a perspective view schematically showing an example of a film for a semiconductor back surface with an adhesive layer according to this embodiment, and FIG. 2 is a partial cross-sectional view thereof. In the drawing, parts unnecessary for explanation are omitted, and there are parts shown enlarged or reduced for easy explanation.

(粘着剤層付き半導体裏面用フィルム)
図1及び図2に示すように、粘着剤層付き半導体裏面用フィルム10は、長尺の剥離層12と、剥離層12上に設けられた平面視で円形状のフリップチップ型半導体裏面用フィルム(以下、「半導体裏面用フィルム」ともいう)14と、半導体裏面用フィルム14の外周上に設けられたリング状の粘着剤層16とを備える。フリップチップ型半導体裏面用フィルム14は、貼り付けられるダイシングリング22(図3参照)の外径と同じ又はそれよりも大きい径を有しており、一定の間隔をあけて剥離層12上に積層されている。粘着剤層16は、貼り付けられるダイシングリング22(図3参照)に対応する形状をしている。また、粘着剤層付き半導体裏面用フィルム10は、フリップチップ型半導体裏面用フィルム14及び粘着剤層16上に、剥離層12と対応する形状のカバーライナー18(図1には図示せず)が積層されている。カバーライナー18は、半導体ウェハ20やダイシングリング22が貼り付けられるまでの間、導体裏面用フィルム14及び粘着剤層16を保護するものである。
(Semiconductor backside film with adhesive layer)
As shown in FIGS. 1 and 2, a film 10 for a semiconductor back surface with an adhesive layer is a long release layer 12 and a circular flip chip type semiconductor back film provided on the release layer 12 in a plan view. (Hereinafter also referred to as “film for semiconductor back surface”) 14 and a ring-shaped adhesive layer 16 provided on the outer periphery of the film 14 for semiconductor back surface. The flip chip type semiconductor back film 14 has a diameter equal to or larger than the outer diameter of the dicing ring 22 to be attached (see FIG. 3), and is laminated on the release layer 12 with a certain interval. Has been. The pressure-sensitive adhesive layer 16 has a shape corresponding to the dicing ring 22 (see FIG. 3) to be attached. Moreover, the film 10 for semiconductor back surfaces with an adhesive layer has the cover liner 18 (not shown in FIG. 1) of the shape corresponding to the peeling layer 12 on the film 14 for flip chip type semiconductor back surfaces and the adhesive layer 16. Are stacked. The cover liner 18 protects the conductor back film 14 and the pressure-sensitive adhesive layer 16 until the semiconductor wafer 20 and the dicing ring 22 are attached.

なお、本発明の粘着剤層付き半導体裏面用フィルムは、カバーライナー18を備えていなくてもよい。また、剥離層の形状は、特に限定されず、半導体裏面用フィルムと同等の形状を有していてもよい。また、本発明の半導体裏面用フィルムは、貼り付けられる半導体ウェハの外径よりも大きければよく、貼り付けられるダイシングリングの外径よりも小さくてもよい。この場合、半導体裏面用フィルムとリング状の粘着剤層とは、互いに重ならない態様で、剥離層上に積層される。   In addition, the film for semiconductor back surfaces with an adhesive layer of this invention does not need to be provided with the cover liner 18. FIG. Moreover, the shape of a peeling layer is not specifically limited, You may have a shape equivalent to the film for semiconductor back surfaces. Moreover, the film for semiconductor back surface of this invention should just be larger than the outer diameter of the semiconductor wafer affixed, and may be smaller than the outer diameter of the dicing ring affixed. In this case, the film for semiconductor back surface and the ring-shaped pressure-sensitive adhesive layer are laminated on the release layer in such a manner that they do not overlap each other.

(フリップチップ型半導体裏面用フィルム)
半導体裏面用フィルム14はフィルム状の形態を有している。半導体裏面用フィルム14は、未硬化状態(半硬化状態を含む)であり、半導体ウエハに貼着させた後に熱硬化される。
(Flip chip type film for semiconductor backside)
The semiconductor back surface film 14 has a film form. The film for semiconductor back surface 14 is in an uncured state (including a semi-cured state), and is thermally cured after being attached to a semiconductor wafer.

前記半導体裏面用フィルムは、少なくとも熱硬化性樹脂により形成されていることが好ましく、更に少なくとも熱硬化性樹脂と熱可塑性樹脂とにより形成されていることがより好ましい。少なくとも熱硬化性樹脂により形成することで、半導体裏面用フィルムは接着剤層としての機能を有効に発揮させることができる。   The film for semiconductor back surface is preferably formed of at least a thermosetting resin, and more preferably formed of at least a thermosetting resin and a thermoplastic resin. By forming it with at least a thermosetting resin, the film for semiconductor back surface can effectively exhibit the function as an adhesive layer.

前記熱可塑性樹脂としては、例えば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、6−ナイロンや6,6−ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。熱可塑性樹脂は単独で又は2種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できるアクリル樹脂が特に好ましい。   Examples of the thermoplastic resin include natural rubber, butyl rubber, isoprene rubber, chloroprene rubber, ethylene-vinyl acetate copolymer, ethylene-acrylic acid copolymer, ethylene-acrylic acid ester copolymer, polybutadiene resin, and polycarbonate resin. , Thermoplastic polyimide resins, polyamide resins such as 6-nylon and 6,6-nylon, phenoxy resins, acrylic resins, saturated polyester resins such as PET (polyethylene terephthalate) and PBT (polybutylene terephthalate), polyamideimide resins, or fluorine Examples thereof include resins. A thermoplastic resin can be used individually or in combination of 2 or more types. Of these thermoplastic resins, an acrylic resin that has few ionic impurities and high heat resistance and can ensure the reliability of the semiconductor element is particularly preferable.

前記アクリル樹脂としては、特に限定されるものではなく、炭素数30以下(好ましくは炭素数4〜18、更に好ましくは炭素数6〜10、特に好ましくは炭素数8又は9)の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの1種又は2種以上を成分とする重合体等が挙げられる。すなわち、本発明では、アクリル樹脂とは、メタクリル樹脂も含む広義の意味である。前記アルキル基としては、例えば、メチル基、エチル基、プロピル基、イソプロピル基、n−ブチル基、t−ブチル基、イソブチル基、ペンチル基、イソペンチル基、へキシル基、ヘプチル基、2−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ドデシル基(ラウリル基)、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基等が挙げられる。   The acrylic resin is not particularly limited, and is linear or branched having 30 or less carbon atoms (preferably 4 to 18 carbon atoms, more preferably 6 to 10 carbon atoms, and particularly preferably 8 or 9 carbon atoms). And polymers having one or more esters of acrylic acid or methacrylic acid having an alkyl group as a component. That is, in the present invention, acrylic resin has a broad meaning including methacrylic resin. Examples of the alkyl group include methyl group, ethyl group, propyl group, isopropyl group, n-butyl group, t-butyl group, isobutyl group, pentyl group, isopentyl group, hexyl group, heptyl group, and 2-ethylhexyl group. Octyl group, isooctyl group, nonyl group, isononyl group, decyl group, isodecyl group, undecyl group, dodecyl group (lauryl group), tridecyl group, tetradecyl group, stearyl group, octadecyl group and the like.

また、前記アクリル樹脂を形成するための他のモノマー(アルキル基の炭素数が30以下のアクリル酸又はメタクリル酸のアルキルエステル以外のモノマー)としては、特に限定されるものではなく、例えば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸4−ヒドロキシブチル、(メタ)アクリル酸6−ヒドロキシヘキシル、(メタ)アクリル酸8−ヒドロキシオクチル、(メタ)アクリル酸10−ヒドロキシデシル、(メタ)アクリル酸12−ヒドロキシラウリル若しくは(4−ヒドロキシメチルシクロヘキシル)−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート若しくは(メタ)アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は2−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーなどが挙げられる。尚、(メタ)アクリル酸とはアクリル酸及び/又はメタクリル酸をいい、本発明の(メタ)とは全て同様の意味である。   Further, the other monomer for forming the acrylic resin (a monomer other than an alkyl ester of acrylic acid or methacrylic acid having an alkyl group with 30 or less carbon atoms) is not particularly limited. For example, acrylic acid , Methacrylic acid, carboxyethyl acrylate, carboxypentyl acrylate, itaconic acid, maleic acid, fumaric acid or crotonic acid-containing monomer, such as maleic anhydride or itaconic anhydride, etc. ) 2-hydroxyethyl acrylate, 2-hydroxypropyl (meth) acrylate, 4-hydroxybutyl (meth) acrylate, 6-hydroxyhexyl (meth) acrylate, 8-hydroxyoctyl (meth) acrylate, (meta ) Acrylic acid 10-hydroxyde , Hydroxyl group-containing monomers such as 12-hydroxylauryl (meth) acrylic acid or (4-hydroxymethylcyclohexyl) -methyl acrylate, styrene sulfonic acid, allyl sulfonic acid, 2- (meth) acrylamide-2-methylpropane Sulfonic acid, methacrylamidopropane sulfonic acid, sulfopropyl (meth) acrylate or sulfonic acid group-containing monomer such as (meth) acryloyloxynaphthalene sulfonic acid or the like, or phosphoric acid group content such as 2-hydroxyethyl acryloyl phosphate And monomers. In addition, (meth) acrylic acid means acrylic acid and / or methacrylic acid, and (meth) of the present invention has the same meaning.

また、前記熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂の他、アミノ樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、シリコーン樹脂、熱硬化性ポリイミド樹脂等が挙げられる。熱硬化性樹脂は、単独で又は2種以上併用して用いることができる。熱硬化性樹脂としては、特に、半導体素子を腐食させるイオン性不純物等含有が少ないエポキシ樹脂が好適である。また、エポキシ樹脂の硬化剤としてはフェノール樹脂を好適に用いることができる。   Examples of the thermosetting resin include an epoxy resin, a phenol resin, an amino resin, an unsaturated polyester resin, a polyurethane resin, a silicone resin, and a thermosetting polyimide resin. A thermosetting resin can be used individually or in combination of 2 or more types. As the thermosetting resin, an epoxy resin containing a small amount of ionic impurities that corrode semiconductor elements is particularly suitable. Moreover, a phenol resin can be used suitably as a hardening | curing agent of an epoxy resin.

エポキシ樹脂としては、特に限定は無く、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、臭素化ビスフェノールA型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂、ビスフェノールAF型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオンレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型エポキシ樹脂、トリスグリシジルイソシアヌレート型エポキシ樹脂若しくはグリシジルアミン型エポキシ樹脂等のエポキシ樹脂を用いることができる。   The epoxy resin is not particularly limited. For example, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, brominated bisphenol A type epoxy resin, hydrogenated bisphenol A type epoxy resin, bisphenol AF type epoxy. Bifunctional epoxy such as resin, biphenyl type epoxy resin, naphthalene type epoxy resin, fluorene type epoxy resin, phenol novolac type epoxy resin, orthocresol novolak type epoxy resin, trishydroxyphenylmethane type epoxy resin, tetraphenylolethane type epoxy resin Epoxy resin such as resin, polyfunctional epoxy resin, hydantoin type epoxy resin, trisglycidyl isocyanurate type epoxy resin or glycidylamine type epoxy resin It can be used.

エポキシ樹脂としては、前記例示のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。   As the epoxy resin, among the above examples, novolak type epoxy resin, biphenyl type epoxy resin, trishydroxyphenylmethane type epoxy resin, and tetraphenylolethane type epoxy resin are particularly preferable. This is because these epoxy resins are rich in reactivity with a phenol resin as a curing agent and are excellent in heat resistance and the like.

更に、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。フェノール樹脂は単独で又は2種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。   Further, the phenol resin acts as a curing agent for the epoxy resin. Examples include resol-type phenolic resins and polyoxystyrenes such as polyparaoxystyrene. A phenol resin can be used individually or in combination of 2 or more types. Of these phenol resins, phenol novolac resins and phenol aralkyl resins are particularly preferred. This is because the connection reliability of the semiconductor device can be improved.

エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基1当量当たりフェノール樹脂中の水酸基が0.5当量〜2.0当量になるように配合することが好適である。より好適なのは、0.8当量〜1.2当量である。即ち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。   The mixing ratio of the epoxy resin and the phenol resin is preferably such that, for example, the hydroxyl group in the phenol resin is 0.5 equivalent to 2.0 equivalents per equivalent of epoxy group in the epoxy resin component. More preferred is 0.8 equivalent to 1.2 equivalent. That is, if the blending ratio of both is out of the above range, sufficient curing reaction does not proceed and the properties of the cured epoxy resin are likely to deteriorate.

前記熱硬化性樹脂の含有量としては、半導体裏面用フィルムにおける全樹脂成分に対して5重量%以上90重量%以下であることが好ましく、10重量%以上85重量%以下であることがより好ましく、15重量%以上80重量%以下であることがさらに好ましい。前記含有量を、5重量%以上にすることにより、熱硬化収縮量を抑制することができる。また、封止樹脂を熱硬化させる際に、半導体裏面用フィルムを十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。一方、前記含有量を90重量%以下にすることにより、パッケージ(PKG:フリップチップ型の半導体装置)の反りを抑制することができる。   The content of the thermosetting resin is preferably 5% by weight or more and 90% by weight or less, and more preferably 10% by weight or more and 85% by weight or less, based on all resin components in the film for semiconductor back surface. More preferably, it is 15 wt% or more and 80 wt% or less. By making the content 5% by weight or more, the thermosetting shrinkage can be suppressed. In addition, when the sealing resin is thermally cured, the film for the semiconductor back surface can be sufficiently thermoset, and the flip chip type semiconductor device without peeling can be manufactured by securely bonding and fixing to the back surface of the semiconductor element. It becomes possible. On the other hand, the warpage of the package (PKG: flip chip type semiconductor device) can be suppressed by making the content 90% by weight or less.

エポキシ樹脂とフェノール樹脂の熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は2種以上を組み合わせて用いることができる。熱硬化促進触媒としては、例えば、アミン系硬化促進触媒、リン系硬化促進触媒、イミダゾール系硬化促進触媒、ホウ素系硬化促進触媒、リン−ホウ素系硬化促進触媒などを用いることができる。   The thermosetting acceleration catalyst for epoxy resin and phenol resin is not particularly limited, and can be appropriately selected from known thermosetting acceleration catalysts. A thermosetting acceleration | stimulation catalyst can be used individually or in combination of 2 or more types. As the thermosetting acceleration catalyst, for example, an amine curing acceleration catalyst, a phosphorus curing acceleration catalyst, an imidazole curing acceleration catalyst, a boron curing acceleration catalyst, a phosphorus-boron curing acceleration catalyst, or the like can be used.

前記アミン系硬化促進剤(アミン系硬化促進触媒)としては特に限定されず、例えば、モノエタノールアミントリフルオロボレート(ステラケミファ(株)製)、ジシアンジアミド(ナカライテスク(株)製)等が挙げられる。   The amine-based curing accelerator (amine-based curing acceleration catalyst) is not particularly limited, and examples thereof include monoethanolamine trifluoroborate (manufactured by Stella Chemifa Corporation), dicyandiamide (manufactured by Nacalai Tesque Corporation), and the like. .

前記リン系硬化促進剤(リン系硬化促進触媒)としては特に限定されず、例えば、トリフェニルフォスフィン、トリブチルフォスフィン、トリ(p−メチルフェニル)フォスフィン、トリ(ノニルフェニル)フォスフィン、ジフェニルトリルフォスフィン等のトリオルガノフォスフィン、テトラフェニルホスホニウムブロマイド(商品名;TPP−PB)、メチルトリフェニルホスホニウム(商品名;TPP−MB)、メチルトリフェニルホスホニウムクロライド(商品名;TPP−MC)、メトキシメチルトリフェニルホスホニウム(商品名;TPP−MOC)、ベンジルトリフェニルホスホニウムクロライド(商品名;TPP−ZC)等が挙げられる(いずれも北興化学(株)製)。また、前記トリフェニルフォスフィン系化合物としては、エポキシ樹脂に対し実質的に非溶解性を示すものであることが好ましい。エポキシ樹脂に対し非溶解性であると、保存時に硬化が進行することを抑制することができる。トリフェニルフォスフィン構造を有し、かつエポキシ樹脂に対し実質的に非溶解性を示す熱硬化触媒としては、例えば、メチルトリフェニルホスホニウム(商品名;TPP−MB)等が例示できる。尚、前記「非溶解性」とは、トリフェニルフォスフィン系化合物からなる熱硬化触媒がエポキシ樹脂からなる溶媒に対し不溶性であることを意味し、より詳細には、温度10〜40℃の範囲において10重量%以上溶解しないことを意味する。   The phosphorus curing accelerator (phosphorus curing accelerator catalyst) is not particularly limited. For example, triphenylphosphine, tributylphosphine, tri (p-methylphenyl) phosphine, tri (nonylphenyl) phosphine, diphenyltolylphosphine. Triorganophosphine such as fin, tetraphenylphosphonium bromide (trade name: TPP-PB), methyltriphenylphosphonium (trade name: TPP-MB), methyltriphenylphosphonium chloride (trade name: TPP-MC), methoxymethyl Examples thereof include triphenylphosphonium (trade name; TPP-MOC), benzyltriphenylphosphonium chloride (trade name; TPP-ZC), and the like (all manufactured by Hokuko Chemical Co., Ltd.). The triphenylphosphine compound is preferably substantially insoluble in the epoxy resin. It can suppress that hardening progresses at the time of a preservation | save as it is insoluble with respect to an epoxy resin. Examples of the thermosetting catalyst having a triphenylphosphine structure and substantially insoluble in the epoxy resin include methyltriphenylphosphonium (trade name: TPP-MB). The “insoluble” means that the thermosetting catalyst made of a triphenylphosphine compound is insoluble in a solvent made of an epoxy resin, and more specifically, a temperature range of 10 to 40 ° C. It means that 10% by weight or more does not dissolve.

前記イミダゾール系硬化促進剤(イミダゾール系硬化促進触媒)としては、2−メチルイミダゾール(商品名;2MZ)、2−ウンデシルイミダゾール(商品名;C11−Z)、2−ヘプタデシルイミダゾール(商品名;C17Z)、1?2−ジメチルイミダゾール(商品名;1.2DMZ)、2−エチル−4−メチルイミダゾール(商品名;2E4MZ)、2−フェニルイミダゾール(商品名;2PZ)、2−フェニル−4−メチルイミダゾール(商品名;2P4MZ)、1−ベンジル−2−メチルイミダゾール(商品名;1B2MZ)、1−ベンジル−2−フェニルイミダゾール(商品名;1B2PZ)、1−シアノエチル−2−メチルイミダゾール(商品名;2MZ−CN)、1−シアノエチル−2−ウンデシルイミダゾール(商品名;C11Z−CN)、1−シアノエチル−2−フェニルイミダゾリウムトリメリテイト(商品名;2PZCNS−PW)、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン(商品名;2MZ−A)、2,4−ジアミノ−6−[2’−ウンデシルイミダゾリル−(1’)]−エチル−s−トリアジン(商品名;C11Z−A)、2,4−ジアミノ−6−[2’−エチル−4’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン(商品名;2E4MZ−A)、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加物(商品名;2MA−OK)、2−フェニル−4,5−ジヒドロキシメチルイミダゾール(商品名;2PHZ−PW)、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール(商品名;2P4MHZ−PW)等が挙げられる(いずれも四国化成工業(株)製)。   Examples of the imidazole-based accelerator (imidazole-based accelerator) include 2-methylimidazole (trade name; 2MZ), 2-undecylimidazole (trade name; C11-Z), and 2-heptadecylimidazole (trade name; C17Z), 1-2-dimethylimidazole (trade name; 1.2 DMZ), 2-ethyl-4-methylimidazole (trade name; 2E4MZ), 2-phenylimidazole (trade name; 2PZ), 2-phenyl-4- Methylimidazole (trade name; 2P4MZ), 1-benzyl-2-methylimidazole (trade name; 1B2MZ), 1-benzyl-2-phenylimidazole (trade name; 1B2PZ), 1-cyanoethyl-2-methylimidazole (trade name) 2MZ-CN), 1-cyanoethyl-2-undecylimidazole (trade name; C11Z-CN), 1-cyanoethyl-2-phenylimidazolium trimellitate (trade name; 2PZCNS-PW), 2,4-diamino-6- [2'-methylimidazolyl- (1 ')]-ethyl-s -Triazine (trade name; 2MZ-A), 2,4-diamino-6- [2'-undecylimidazolyl- (1 ')]-ethyl-s-triazine (trade name; C11Z-A), 2,4 -Diamino-6- [2'-ethyl-4'-methylimidazolyl- (1 ')]-ethyl-s-triazine (trade name; 2E4MZ-A), 2,4-diamino-6- [2'-methyl Imidazolyl- (1 ′)]-ethyl-s-triazine isocyanuric acid adduct (trade name; 2MA-OK), 2-phenyl-4,5-dihydroxymethylimidazole (trade name; 2PHZ-PW), - phenyl-4-methyl-5-hydroxymethylimidazole (trade name; 2P4MHZ-PW), and the like (all manufactured by Shikoku Chemicals Corporation).

前記ホウ素系硬化促進剤(ホウ素系硬化促進触媒)としては特に限定されず、例えば、トリクロロボラン等が挙げられる。   The boron-based curing accelerator (boron-based curing acceleration catalyst) is not particularly limited, and examples thereof include trichloroborane.

前記リン−ホウ素系硬化促進剤(リン−ホウ素系硬化促進触媒)としては特に限定されず、例えば、テトラフェニルホスホニウムテトラフェニルボレート(商品名;TPP−K)、テトラフェニルホスホニウムテトラ−p−トリボレート(商品名;TPP−MK)、ベンジルトリフェニルホスホニウムテトラフェニルボレート(商品名;TPP−ZK)、トリフェニルホスフィントリフェニルボラン(商品名;TPP−S)等が挙げられる(いずれも北興化学(株)製)。   The phosphorus-boron curing accelerator (phosphorus-boron curing accelerator catalyst) is not particularly limited, and examples thereof include tetraphenylphosphonium tetraphenylborate (trade name: TPP-K), tetraphenylphosphonium tetra-p-triborate ( Trade name: TPP-MK), benzyltriphenylphosphonium tetraphenylborate (trade name: TPP-ZK), triphenylphosphine triphenylborane (trade name: TPP-S), etc. (all are Hokuko Chemical Co., Ltd.) Made).

前記熱硬化促進触媒の割合は、樹脂成分の全量に対して0.01〜0.25重量%であることが好ましい。熱硬化促進触媒の前記割合が0.01重量%以上であると、熱硬化性樹脂を好適に熱硬化させることができる。   The ratio of the thermosetting acceleration catalyst is preferably 0.01 to 0.25% by weight with respect to the total amount of the resin component. A thermosetting resin can be suitably thermosetted as the said ratio of a thermosetting acceleration | stimulation catalyst is 0.01 weight% or more.

ここで、半導体裏面用フィルムは単層でもよく複数の層が積層された積層フィルムであってもよいが、半導体裏面用フィルムが積層フィルムである場合、熱硬化促進触媒の前記割合は、積層フィルム全体として樹脂成分の全量に対して0.01〜0.25重量%であればよい。   Here, the film for the semiconductor back surface may be a single layer or a laminated film in which a plurality of layers are laminated, but when the film for the semiconductor back surface is a laminated film, the ratio of the thermosetting acceleration catalyst is the laminated film. The whole may be 0.01 to 0.25% by weight based on the total amount of the resin components.

前記半導体裏面用フィルムとしては、エポキシ樹脂及びフェノール樹脂を含む樹脂組成物や、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含む樹脂組成物により形成されていることが好適である。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。   The semiconductor back film is preferably formed of a resin composition containing an epoxy resin and a phenol resin, or a resin composition containing an epoxy resin, a phenol resin and an acrylic resin. Since these resins have few ionic impurities and high heat resistance, the reliability of the semiconductor element can be ensured.

半導体裏面用フィルム14は、半導体ウエハの裏面(回路非形成面)に対して接着性(密着性)を有していることが重要である。半導体裏面用フィルム14は、例えば、熱硬化性樹脂としてのエポキシ樹脂を含む樹脂組成物により形成することができる。半導体裏面用フィルム14を予めある程度架橋させておく為、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくことが好ましい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。   It is important that the film 14 for semiconductor back surface has adhesiveness (adhesion) with respect to the back surface (circuit non-formed surface) of the semiconductor wafer. The film for semiconductor back surface 14 can be formed of, for example, a resin composition containing an epoxy resin as a thermosetting resin. Since the film for semiconductor back surface 14 is crosslinked to some extent in advance, it is preferable to add a polyfunctional compound that reacts with a functional group at the molecular chain end of the polymer as a crosslinking agent. Thereby, the adhesive property under high temperature can be improved and heat resistance can be improved.

半導体裏面用フィルムの半導体ウエハに対する接着力(23℃、剥離角度180度、剥離速度300mm/分)は、0.5N/20mm〜15N/20mmの範囲が好ましく、0.7N/20mm〜10N/20mmの範囲がより好ましい。0.5N/20mm以上にすることにより、優れた密着性で半導体ウエハや半導体素子に貼着されており、浮き等の発生を防止することができる。また、半導体ウエハのダイシングの際にチップ飛びが発生するのを防止することもできる。一方、15N/20mm以下にすることにより、ダイシングテープから容易に剥離することができる。   The adhesive strength of the film for semiconductor back surface to the semiconductor wafer (23 ° C., peeling angle 180 °, peeling speed 300 mm / min) is preferably in the range of 0.5 N / 20 mm to 15 N / 20 mm, and 0.7 N / 20 mm to 10 N / 20 mm. The range of is more preferable. By setting it to 0.5 N / 20 mm or more, it is stuck to a semiconductor wafer or a semiconductor element with excellent adhesion, and the occurrence of floating or the like can be prevented. Further, it is possible to prevent the occurrence of chip jumping during dicing of the semiconductor wafer. On the other hand, by setting it to 15 N / 20 mm or less, it can be easily peeled from the dicing tape.

前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、例えば、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられる。架橋剤としては、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。また、前記架橋剤は単独で又は2種以上組み合わせて使用することができる。   The crosslinking agent is not particularly limited, and a known crosslinking agent can be used. Specifically, for example, an isocyanate crosslinking agent, an epoxy crosslinking agent, a melamine crosslinking agent, a peroxide crosslinking agent, a urea crosslinking agent, a metal alkoxide crosslinking agent, a metal chelate crosslinking agent, a metal salt Examples thereof include a system crosslinking agent, a carbodiimide crosslinking agent, an oxazoline crosslinking agent, an aziridine crosslinking agent, and an amine crosslinking agent. As the crosslinking agent, an isocyanate crosslinking agent or an epoxy crosslinking agent is suitable. Moreover, the said crosslinking agent can be used individually or in combination of 2 or more types.

前記イソシアネート系架橋剤としては、例えば、1,2−エチレンジイソシアネート、1,4−ブチレンジイソシアネート、1,6−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類;シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類;2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート、4,4’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン/トリレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートL」]、トリメチロールプロパン/ヘキサメチレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートHL」]なども用いられる。また、前記エポキシ系架橋剤としては、例えば、N,N,N’,N’−テトラグリシジル−m−キシレンジアミン、ジグリシジルアニリン、1,3−ビス(N,N−グリシジルアミノメチル)シクロヘキサン、1,6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、o−フタル酸ジグリシジルエステル、トリグリシジル−トリス(2−ヒドロキシエチル)イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−S−ジグリシジルエーテルの他、分子内にエポキシ基を2つ以上有するエポキシ系樹脂などが挙げられる。   Examples of the isocyanate-based crosslinking agent include lower aliphatic polyisocyanates such as 1,2-ethylene diisocyanate, 1,4-butylene diisocyanate, and 1,6-hexamethylene diisocyanate; cyclopentylene diisocyanate, cyclohexylene diisocyanate, Cycloaliphatic polyisocyanates such as isophorone diisocyanate, hydrogenated tolylene diisocyanate, hydrogenated xylene diisocyanate; 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 4,4'- Aromatic polyisocyanates such as diphenylmethane diisocyanate and xylylene diisocyanate, and the like, and other trimethylolpropane / tolylene diisocyanate trimer adducts [Japan Polyurethane Industry Co., Ltd.] , Trade name "Coronate L"], trimethylolpropane / hexamethylene diisocyanate trimer adduct [Nippon Polyurethane Industry Co., Ltd. under the trade name "Coronate HL"], and the like are also used. Examples of the epoxy-based crosslinking agent include N, N, N ′, N′-tetraglycidyl-m-xylenediamine, diglycidylaniline, 1,3-bis (N, N-glycidylaminomethyl) cyclohexane, 1,6-hexanediol diglycidyl ether, neopentyl glycol diglycidyl ether, ethylene glycol diglycidyl ether, propylene glycol diglycidyl ether, polyethylene glycol diglycidyl ether, polypropylene glycol diglycidyl ether, sorbitol polyglycidyl ether, glycerol polyglycidyl ether , Pentaerythritol polyglycidyl ether, polyglycerol polyglycidyl ether, sorbitan polyglycidyl ether, trimethylolpropane poly In addition to lysidyl ether, adipic acid diglycidyl ester, o-phthalic acid diglycidyl ester, triglycidyl-tris (2-hydroxyethyl) isocyanurate, resorcin diglycidyl ether, bisphenol-S-diglycidyl ether, epoxy in the molecule Examples thereof include an epoxy resin having two or more groups.

なお、架橋剤の使用量は、特に制限されず、架橋させる程度に応じて適宜選択することができる。具体的には、架橋剤の使用量としては、例えば、ポリマー成分(特に、分子鎖末端の官能基を有する重合体)100重量部に対し、通常7重量部以下(例えば、0.05重量部〜7重量部)とするのが好ましい。架橋剤の使用量がポリマー成分100重量部に対して7重量部より多いと、接着力が低下するので好ましくない。なお、凝集力向上の観点からは、架橋剤の使用量はポリマー成分100重量部に対して0.05重量部以上であることが好ましい。   In addition, the usage-amount in particular of a crosslinking agent is not restrict | limited, According to the grade to bridge | crosslink, it can select suitably. Specifically, the amount of the crosslinking agent used is, for example, usually 7 parts by weight or less (for example, 0.05 parts by weight) with respect to 100 parts by weight of the polymer component (particularly, the polymer having a functional group at the molecular chain end). ~ 7 parts by weight). When the amount of the crosslinking agent used is more than 7 parts by weight based on 100 parts by weight of the polymer component, the adhesive force is lowered, which is not preferable. From the viewpoint of improving cohesive strength, the amount of crosslinking agent used is preferably 0.05 parts by weight or more with respect to 100 parts by weight of the polymer component.

なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。   In the present invention, instead of using a cross-linking agent or using a cross-linking agent, it is possible to carry out a cross-linking treatment by irradiation with an electron beam or ultraviolet rays.

前記半導体裏面用フィルムは着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。このように、着色された半導体裏面用フィルムは、優れたマーキング性を有しているので、半導体素子又は該半導体素子が用いられた半導体装置の非回路面側の面に、半導体裏面用フィルムを介してレーザーマーキングを行うことにより、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報(文字情報、図形情報など)を、優れた視認性で視認することが可能になる。また、半導体裏面用フィルムが着色されていると、カバーライナー等とを容易に区別することができ、作業性等を向上させることができる。更に、例えば半導体装置として、製品別に色分けすることも可能である。半導体裏面用フィルムを有色にする場合(無色・透明ではない場合)、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。   The film for semiconductor back surface is preferably colored. Thereby, excellent marking properties and appearance can be exhibited, and a semiconductor device having an added-value appearance can be obtained. Thus, since the colored film for semiconductor back surface has excellent marking properties, the film for semiconductor back surface is applied to the surface of the semiconductor element or the non-circuit surface side of the semiconductor device using the semiconductor element. By performing laser marking, various information such as character information and graphic information can be given. In particular, by controlling the coloring color, it is possible to visually recognize information (character information, graphic information, etc.) given by marking with excellent visibility. Moreover, when the film for semiconductor back surface is colored, it can distinguish easily from a cover liner etc., and workability | operativity etc. can be improved. Further, for example, as a semiconductor device, it is possible to color-code according to products. When the film for semiconductor back surface is colored (when it is not colorless or transparent), the color exhibited by coloring is not particularly limited, but is preferably a dark color such as black, blue, red, etc., particularly black It is preferable that

本実施の形態において、濃色とは、基本的には、L***表色系で規定されるL*が、60以下(0〜60)[好ましくは50以下(0〜50)、さらに好ましくは40以下(0〜40)]となる濃い色のことを意味している。 In the present embodiment, the dark, basically, L * a * b * L defined by the color system * is 60 or less (0 to 60) [preferably 50 or less (0 to 50) More preferably, it means a dark color of 40 or less (0 to 40)].

また、黒色とは、基本的には、L***表色系で規定されるL*が、35以下(0〜35)[好ましくは30以下(0〜30)、さらに好ましくは25以下(0〜25)]となる黒色系色のことを意味している。なお、黒色において、L***表色系で規定されるa*やb*は、それぞれ、L*の値に応じて適宜選択することができる。a*やb*としては、例えば、両方とも、−10〜10であることが好ましく、より好ましくは−5〜5であり、特に−3〜3の範囲(中でも0又はほぼ0)であることが好適である。 Also, black and basically, L * a * b * L defined by the color system * is 35 or less (0 to 35) [preferably 30 or less (0 to 30), more preferably 25 This means a black color which is (0-25) below. In black, a * and b * defined in the L * a * b * color system can be appropriately selected according to the value of L * . As a * and b * , for example, both are preferably −10 to 10, more preferably −5 to 5, particularly in the range of −3 to 3 (among others 0 or almost 0). Is preferred.

なお、本実施の形態において、L***表色系で規定されるL*、a*、b*は、色彩色差計(商品名「CR−200」ミノルタ社製;色彩色差計)を用いて測定することにより求められる。なお、L***表色系は、国際照明委員会(CIE)が1976年に推奨した色空間であり、CIE1976(L***)表色系と称される色空間のことを意味している。また、L***表色系は、日本工業規格では、JIS Z 8729に規定されている。 In the present embodiment, L * , a * , and b * defined by the L * a * b * color system are color difference meters (trade name “CR-200” manufactured by Minolta Co .; color difference meter). It is calculated | required by measuring using. The L * a * b * color system is a color space recommended by the International Commission on Illumination (CIE) in 1976, and is a color space called the CIE 1976 (L * a * b * ) color system. It means that. The L * a * b * color system is defined in JIS Z 8729 in the Japanese Industrial Standard.

半導体裏面用フィルムを着色する際には、目的とする色に応じて、色材(着色剤)を用いることができる。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は2種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。   When coloring the film for semiconductor back surface, a color material (colorant) can be used according to the target color. As such a color material, various dark color materials such as a black color material, a blue color material, and a red color material can be suitably used, and a black color material is particularly suitable. As the color material, any of a pigment, a dye and the like may be used. Color materials can be used alone or in combination of two or more. As the dye, any form of dyes such as acid dyes, reactive dyes, direct dyes, disperse dyes, and cationic dyes can be used. Also, the form of the pigment is not particularly limited, and can be appropriately selected from known pigments.

特に、色材として染料を用いると、半導体裏面用フィルム中には、染料が溶解により均一又はほぼ均一に分散した状態となるため、着色濃度が均一又はほぼ均一な半導体裏面用フィルム(ひいてはダイシングテープ一体型半導体裏面用フィルム)を容易に製造することができる。そのため、色材として染料を用いると、ダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムは、着色濃度を均一又はほぼ均一とすることができ、マーキング性や外観性を向上させることができる。   In particular, when a dye is used as a coloring material, the dye is dissolved or uniformly dispersed in the semiconductor back film, so that the film for semiconductor back (and hence dicing tape) having a uniform or almost uniform coloring density is obtained. Integrated film for semiconductor back surface) can be easily manufactured. Therefore, when a dye is used as the coloring material, the film for semiconductor back surface in the dicing tape-integrated film for semiconductor back surface can make the coloring density uniform or almost uniform, and can improve the marking property and appearance.

黒系色材としては、特に制限されないが、例えば、無機の黒系顔料、黒系染料から適宜選択することができる。また、黒系色材としては、シアン系色材(青緑系色材)、マゼンダ系色材(赤紫系色材)およびイエロー系色材(黄系色材)が混合された色材混合物であってもよい。黒系色材は単独で又は2種以上を組み合わせて用いることができる。もちろん、黒系色材は、黒以外の色の色材と併用することもできる。   Although it does not restrict | limit especially as a black color material, For example, it can select suitably from an inorganic black pigment and a black dye. In addition, as a black color material, a color material mixture in which a cyan color material (blue-green color material), a magenta color material (red purple color material) and a yellow color material (yellow color material) are mixed. It may be. Black color materials can be used alone or in combination of two or more. Of course, the black color material can be used in combination with a color material other than black.

具体的には、黒系色材としては、例えば、カーボンブラック(ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど)、グラファイト(黒鉛)、酸化銅、二酸化マンガン、アゾ系顔料(アゾメチンアゾブラックなど)、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト(非磁性フェライト、磁性フェライトなど)、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられる。   Specifically, as the black color material, for example, carbon black (furnace black, channel black, acetylene black, thermal black, lamp black, etc.), graphite (graphite), copper oxide, manganese dioxide, azo pigment (azomethine) Azo black, etc.), aniline black, perylene black, titanium black, cyanine black, activated carbon, ferrite (nonmagnetic ferrite, magnetic ferrite, etc.), magnetite, chromium oxide, iron oxide, molybdenum disulfide, chromium complex, complex oxide black Examples thereof include dyes and anthraquinone organic black dyes.

本発明では、黒系色材としては、C.I.ソルベントブラック3、同7、同22、同27、同29、同34、同43、同70、C.I.ダイレクトブラック17、同19、同22、同32、同38、同51、同71、C.I.アシッドブラック1、同2、同24、同26、同31、同48、同52、同107、同109、同110、同119、同154C.I.ディスパーズブラック1、同3、同10、同24等のブラック系染料;C.I.ピグメントブラック1、同7等のブラック系顔料なども利用することができる。   In the present invention, as the black color material, C.I. I. Solvent Black 3, 7, 22, 27, 29, 34, 43, 70, C.I. I. Direct Black 17, 19, 19, 22, 32, 38, 51, 71, C.I. I. Acid Black 1, 2, 24, 26, 31, 48, 52, 107, 109, 110, 119, 154C. I. Black dyes such as Disperse Black 1, 3, 10, and 24; I. Black pigments such as CI Pigment Black 1 and 7 can also be used.

このような黒系色材としては、例えば、商品名「Oil Black BY」、商品名「OilBlack BS」、商品名「OilBlack HBB」、商品名「Oil Black 803」、商品名「Oil Black 860」、商品名「Oil Black 5970」、商品名「Oil Black 5906」、商品名「Oil Black 5905」(オリエント化学工業株式会社製)などが市販されている。   Examples of such a black color material include a product name “Oil Black BY”, a product name “OilBlack BS”, a product name “OilBlack HBB”, a product name “Oil Black 803”, a product name “Oil Black 860”, The product name “Oil Black 5970”, the product name “Oil Black 5906”, the product name “Oil Black 5905” (manufactured by Orient Chemical Co., Ltd.) and the like are commercially available.

黒系色材以外の色材としては、例えば、シアン系色材、マゼンダ系色材、イエロー系色材などが挙げられる。シアン系色材としては、例えば、C.I.ソルベントブルー25、同36、同60、同70、同93、同95;C.I.アシッドブルー6、同45等のシアン系染料;C.I.ピグメントブルー1、同2、同3、同15、同15:1、同15:2、同15:3、同15:4、同15:5、同15:6、同16、同17、同17:1、同18、同22、同25、同56、同60、同63、同65、同66;C.I.バットブルー4;同60、C.I.ピグメントグリーン7等のシアン系顔料などが挙げられる。   Examples of the color material other than the black color material include a cyan color material, a magenta color material, and a yellow color material. Examples of cyan color materials include C.I. I. Solvent Blue 25, 36, 60, 70, 93, 95; I. Cyan dyes such as Acid Blue 6 and 45; I. Pigment Blue 1, 2, 3, 15, 15: 1, 15: 2, 15: 3, 15: 3, 15: 4, 15: 5, 15: 6, 16, 16, 17 17: 1, 18, 22, 25, 56, 60, 63, 65, 66; I. Bat Blue 4; 60, C.I. I. And cyan pigments such as CI Pigment Green 7.

また、マゼンダ系色材において、マゼンダ系染料としては、例えば、C.I.ソルベントレッド1、同3、同8、同23、同24、同25、同27、同30、同49、同52、同58、同63、同81、同82、同83、同84、同100、同109、同111、同121、同122;C.I.ディスパースレッド9;C.I.ソルベントバイオレット8、同13、同14、同21、同27;C.I.ディスパースバイオレット1;C.I.ベーシックレッド1、同2、同9、同12、同13、同14、同15、同17、同18、同22、同23、同24、同27、同29、同32、同34、同35、同36、同37、同38、同39、同40;C.I.ベーシックバイオレット1、同3、同7、同10、同14、同15、同21、同25、同26、同27、28などが挙げられる。   In the magenta color material, examples of the magenta dye include C.I. I. Solvent Red 1, 3, 8, 23, 24, 25, 27, 30, 30, 49, 52, 58, 63, 81, 82, 83, 84, the same 100, 109, 111, 121, 122; I. Disper thread 9; I. Solvent Violet 8, 13, 13, 21, and 27; C.I. I. Disperse violet 1; C.I. I. Basic Red 1, 2, 9, 9, 13, 14, 15, 17, 17, 18, 22, 23, 24, 27, 29, 32, 34, the same 35, 36, 37, 38, 39, 40; I. Basic Violet 1, 3, 7, 10, 14, 15, 21, 21, 25, 26, 27, 28 and the like.

マゼンダ系色材において、マゼンダ系顔料としては、例えば、C.I.ピグメントレッド1、同2、同3、同4、同5、同6、同7、同8、同9、同10、同11、同12、同13、同14、同15、同16、同17、同18、同19、同21、同22、同23、同30、同31、同32、同37、同38、同39、同40、同41、同42、同48:1、同48:2、同48:3、同48:4、同49、同49:1、同50、同51、同52、同52:2、同53:1、同54、同55、同56、同57:1、同58、同60、同60:1、同63、同63:1、同63:2、同64、同64:1、同67、同68、同81、同83、同87、同88、同89、同90、同92、同101、同104、同105、同106、同108、同112、同114、同122、同123、同139、同144、同146、同147、同149、同150、同151、同163、同166、同168、同170、同171、同172、同175、同176、同177、同178、同179、同184、同185、同187、同190、同193、同202、同206、同207、同209、同219、同222、同224、同238、同245;C.I.ピグメントバイオレット3、同9、同19、同23、同31、同32、同33、同36、同38、同43、同50;C.I.バットレッド1、同2、同10、同13、同15、同23、同29、同35などが挙げられる。   In the magenta color material, examples of the magenta pigment include C.I. I. Pigment Red 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 11, 12, 13, 14, 15, 16, 17, 18, 19, 21, 21, 22, 23, 30, 31, 32, 37, 38, 39, 40, 41, 42, 48: 1, 48: 2, 48: 3, 48: 4, 49, 49: 1, 50, 51, 52, 52: 2, 53: 1, 54, 55, 56, 57: 1, 58, 60, 60: 1, 63, 63: 1, 63: 2, 64, 64: 1, 67, 68, 81, 83, etc. 87, 88, 89, 90, 92, 101, 104, 105, 106, 108, 112, 114, 122, 123, 139, 144, 146 147, 149, 150, 151, 163, 166, 168, 170, 171, 172, 175, 176, 177, 178, 179, 184, 185 187, 190, 193, 202, 206, 207, 209, 219, 222, 224, 238, 245; I. C.I. Pigment Violet 3, 9, 19, 23, 31, 32, 33, 36, 38, 43, 50; I. Bat red 1, 2, 10, 13, 15, 23, 29, 35 and the like.

また、イエロー系色材としては、例えば、C.I.ソルベントイエロー19、同44、同77、同79、同81、同82、同93、同98、同103、同104、同112、同162等のイエロー系染料;C.I.ピグメントオレンジ31、同43;C.I.ピグメントイエロー1、同2、同3、同4、同5、同6、同7、同10、同11、同12、同13、同14、同15、同16、同17、同23、同24、同34、同35、同37、同42、同53、同55、同65、同73、同74、同75、同81、同83、同93、同94、同95、同97、同98、同100、同101、同104、同108、同109、同110、同113、同114、同116、同117、同120、同128、同129、同133、同138、同139、同147、同150、同151、同153、同154、同155、同156、同167、同172、同173、同180、同185、同195;C.I.バットイエロー1、同3、同20等のイエロー系顔料などが挙げられる。   Examples of yellow color materials include C.I. I. Solvent Yellow 19, 44, 77, 79, 81, 82, 93, 98, 103, 104, 112, 162 and the like yellow dyes; C.I. I. Pigment Orange 31 and 43; C.I. I. Pigment Yellow 1, 2, 3, 4, 5, 6, 7, 10, 10, 12, 13, 14, 15, 15, 16, 17, 23, 24, 34, 35, 37, 42, 53, 55, 65, 73, 74, 75, 81, 83, 93, 94, 95, 97, 98, 100, 101, 104, 108, 109, 110, 113, 114, 116, 117, 120, 128, 129, 133, 138, 139 147, 150, 151, 153, 154, 155, 156, 167, 172, 173, 180, 185, 195; I. Examples thereof include yellow pigments such as Vat Yellow 1, 3 and 20.

シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材は、それぞれ、単独で又は2種以上を組み合わせて用いることができる。なお、シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材を2種以上用いる場合、これらの色材の混合割合(または配合割合)としては、特に制限されず、各色材の種類や目的とする色などに応じて適宜選択することができる。   Various color materials such as a cyan color material, a magenta color material, and a yellow color material can be used alone or in combination of two or more. When two or more kinds of various color materials such as a cyan color material, a magenta color material, and a yellow color material are used, the mixing ratio (or blending ratio) of these color materials is not particularly limited, and each color material. It can be selected as appropriate according to the type and the target color.

半導体裏面用フィルム14を着色させる場合、その着色形態は特に制限されない。例えば、半導体裏面用フィルムは、着色剤が添加された単層のフィルム状物であってもよい。また、少なくとも熱硬化性樹脂により形成された樹脂層と、着色剤層とが少なくとも積層された積層フィルムであってもよい。なお、半導体裏面用フィルム14が樹脂層と着色剤層との積層フィルムである場合、積層形態の半導体裏面用フィルム14としては、樹脂層/着色剤層/樹脂層の積層形態を有していることが好ましい。この場合、着色剤層の両側の2つの樹脂層は、同一の組成の樹脂層であってもよく、異なる組成の樹脂層であってもよい。   When coloring the film 14 for semiconductor back surfaces, the coloring form in particular is not restrict | limited. For example, the film for semiconductor back surface may be a single layer film-like material to which a colorant is added. Further, it may be a laminated film in which at least a resin layer formed of a thermosetting resin and a colorant layer are laminated. In addition, when the film 14 for semiconductor back surfaces is a laminated film of a resin layer and a colorant layer, the film 14 for semiconductor back surface in a laminated form has a laminated form of resin layer / colorant layer / resin layer. It is preferable. In this case, the two resin layers on both sides of the colorant layer may be resin layers having the same composition or may be resin layers having different compositions.

半導体裏面用フィルム14には、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば、充填剤(フィラー)、難燃剤、シランカップリング剤、イオントラップ剤の他、増量剤、老化防止剤、酸化防止剤、界面活性剤などが挙げられる。   The film for semiconductor back surface 14 can be appropriately mixed with other additives as necessary. Examples of other additives include fillers (fillers), flame retardants, silane coupling agents, ion trapping agents, bulking agents, antioxidants, antioxidants, and surfactants.

前記充填剤としては、無機充填剤、有機充填剤のいずれであってもよいが、無機充填剤が好適である。無機充填剤等の充填剤の配合により、半導体裏面用フィルムに導電性の付与や熱伝導性の向上、弾性率の調節等を図ることができる。なお、半導体裏面用フィルム14としては導電性であっても、非導電性であってもよい。前記無機充填剤としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などの金属、又は合金類、その他カーボンなどからなる種々の無機粉末などが挙げられる。充填剤は単独で又は2種以上を併用して用いることができる。充填剤としては、なかでも、シリカ、特に溶融シリカが好適である。なお、無機充填剤の平均粒径は0.1μm〜80μmの範囲内であることが好ましい。無機充填剤の平均粒径は、例えば、レーザー回折型粒度分布測定装置によって測定することができる。   The filler may be either an inorganic filler or an organic filler, but an inorganic filler is suitable. By blending a filler such as an inorganic filler, it is possible to impart conductivity to the film for semiconductor back surface, improve thermal conductivity, adjust the elastic modulus, and the like. The film 14 for semiconductor back surface may be conductive or non-conductive. Examples of the inorganic filler include silica, clay, gypsum, calcium carbonate, barium sulfate, alumina, beryllium oxide, silicon carbide, silicon nitride, and other ceramics, aluminum, copper, silver, gold, nickel, chromium, lead. , Various inorganic powders made of metal such as tin, zinc, palladium, solder, or alloys, and other carbon. A filler can be used individually or in combination of 2 or more types. Among them, silica, particularly fused silica is suitable as the filler. In addition, it is preferable that the average particle diameter of an inorganic filler exists in the range of 0.1 micrometer-80 micrometers. The average particle diameter of the inorganic filler can be measured by, for example, a laser diffraction type particle size distribution measuring apparatus.

前記充填剤(特に無機充填剤)の配合量は、有機樹脂成分100重量部に対して80重量部以下(0重量部〜80重量部)であることが好ましく、特に0重量部〜70重量部であることが好適である。   The blending amount of the filler (particularly inorganic filler) is preferably 80 parts by weight or less (0 to 80 parts by weight), particularly 0 to 70 parts by weight with respect to 100 parts by weight of the organic resin component. It is preferable that

また、前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。難燃剤は、単独で、又は2種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β−(3、4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。シランカップリング剤は、単独で又は2種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。イオントラップ剤は、単独で又は2種以上を併用して用いることができる。   Examples of the flame retardant include antimony trioxide, antimony pentoxide, and brominated epoxy resin. A flame retardant can be used individually or in combination of 2 or more types. Examples of the silane coupling agent include β- (3,4-epoxycyclohexyl) ethyltrimethoxysilane, γ-glycidoxypropyltrimethoxysilane, γ-glycidoxypropylmethyldiethoxysilane, and the like. A silane coupling agent can be used individually or in combination of 2 or more types. Examples of the ion trapping agent include hydrotalcites and bismuth hydroxide. An ion trap agent can be used individually or in combination of 2 or more types.

半導体裏面用フィルム14は、例えば、エポキシ樹脂等の熱硬化性樹脂と、必要に応じてアクリル樹脂等の熱可塑性樹脂と、必要に応じて溶媒やその他の添加剤などとを混合して樹脂組成物を調製し、フィルム状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、前記樹脂組成物を、剥離層12上に塗布する方法、適当なセパレータ(剥離紙など)上に前記樹脂組成物を塗布して樹脂層(又は接着剤層)を形成し、これを剥離層12上に転写(移着)する方法などにより、半導体裏面用フィルムとしてのフィルム状の層(接着剤層)を形成することができる。なお、前記樹脂組成物は、溶液であっても分散液であってもよい。   The film for semiconductor back surface 14 is a resin composition obtained by mixing, for example, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as an acrylic resin as necessary, and a solvent or other additives as necessary. It can be formed using conventional methods of preparing the product and forming it into a film-like layer. Specifically, for example, the resin composition is applied onto the release layer 12, or the resin composition is applied onto an appropriate separator (such as release paper) to form a resin layer (or adhesive layer). And the film-like layer (adhesive layer) as a film for semiconductor back surfaces can be formed by the method etc. which transfer (transfer) this on the peeling layer 12. The resin composition may be a solution or a dispersion.

なお、半導体裏面用フィルム14が、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物により形成されている場合、半導体裏面用フィルムは、半導体ウエハに適用する前の段階では、熱硬化性樹脂が未硬化又は部分硬化の状態である。この場合、半導体ウエハに適用後に(具体的には、通常、フリップチップボンディング工程で封止材をキュアする際に)、半導体裏面用フィルム中の熱硬化性樹脂を完全に又はほぼ完全に硬化させる。   In addition, when the film 14 for semiconductor back surfaces is formed with the resin composition containing thermosetting resins, such as an epoxy resin, the film for semiconductor back surfaces is a thermosetting resin in the step before applying to a semiconductor wafer. It is an uncured or partially cured state. In this case, after being applied to the semiconductor wafer (specifically, usually when the sealing material is cured in the flip chip bonding process), the thermosetting resin in the film for semiconductor back surface is completely or almost completely cured. .

このように、半導体裏面用フィルムは、熱硬化性樹脂を含んでいても、該熱硬化性樹脂は未硬化又は部分硬化の状態であるため、半導体裏面用フィルムのゲル分率としては、特に制限されないが、例えば、50重量%以下(0重量%〜50重量%)の範囲より適宜選択することができ、好ましくは30重量%以下(0重量%〜30重量%)であり、特に10重量%以下(0重量%〜10重量%)であることが好適である。半導体裏面用フィルムのゲル分率の測定方法は、以下の測定方法により測定することができる。
<ゲル分率の測定方法>
半導体裏面用フィルムから約0.1gをサンプリングして精秤し(試料の重量)、該サンプルをメッシュ状シートで包んだ後、約50mlのトルエン中に室温で1週間浸漬させる。その後、溶剤不溶分(メッシュ状シートの内容物)をトルエンから取り出し、130℃で約2時間乾燥させ、乾燥後の溶剤不溶分を秤量し(浸漬・乾燥後の重量)、下記式(a)よりゲル分率(重量%)を算出する。
ゲル分率(重量%)=[(浸漬・乾燥後の重量)/(試料の重量)]×100 (a)
Thus, even if the film for semiconductor back surface contains a thermosetting resin, since the thermosetting resin is in an uncured or partially cured state, the gel fraction of the film for semiconductor back surface is particularly limited. For example, it can be appropriately selected from the range of 50% by weight or less (0% by weight to 50% by weight), preferably 30% by weight or less (0% by weight to 30% by weight), particularly 10% by weight. The following (0 to 10% by weight) is preferable. The measuring method of the gel fraction of the film for semiconductor back surface can be measured by the following measuring method.
<Method for measuring gel fraction>
About 0.1 g from the film for semiconductor back surface is sampled and weighed accurately (weight of the sample). After wrapping the sample in a mesh-like sheet, it is immersed in about 50 ml of toluene at room temperature for 1 week. Thereafter, the solvent-insoluble matter (the contents of the mesh sheet) is taken out from toluene and dried at 130 ° C. for about 2 hours. The solvent-insoluble matter after drying is weighed (weight after immersion / drying), and the following formula (a) From this, the gel fraction (% by weight) is calculated.
Gel fraction (% by weight) = [(weight after immersion / drying) / (weight of sample)] × 100 (a)

なお、半導体裏面用フィルムのゲル分率は、樹脂成分の種類やその含有量、架橋剤の種類やその含有量の他、加熱温度や加熱時間などによりコントロールすることができる。   In addition, the gel fraction of the film for semiconductor back surfaces can be controlled by the heating temperature, the heating time, etc., in addition to the type and content of the resin component, the type and content of the crosslinking agent.

本発明において、半導体裏面用フィルムは、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物により形成されたフィルム状物である場合、半導体ウエハに対する密着性を有効に発揮することができる。   In the present invention, when the film for semiconductor back surface is a film-like product formed of a resin composition containing a thermosetting resin such as an epoxy resin, it can effectively exhibit adhesion to a semiconductor wafer.

尚、半導体ウエハのダイシング工程では切削水を使用することから、半導体裏面用フィルムが吸湿して、常態以上の含水率になる場合がある。この様な高含水率のまま、フリップチップボンディングを行うと、半導体裏面用フィルム14と半導体ウエハ又はその加工体(半導体)との接着界面に水蒸気が溜まり、浮きが発生する場合がある。従って、半導体裏面用フィルムとしては、透湿性の高いコア材料を両面に設けた構成とすることにより、水蒸気が拡散して、かかる問題を回避することが可能となる。かかる観点から、コア材料の片面又は両面に半導体裏面用フィルム14を形成した多層構造を半導体裏面用フィルムとして用いてもよい。前記コア材料としては、フィルム(例えばポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等)、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、シリコン基板又はガラス基板等が挙げられる。   In addition, since the cutting water is used in the dicing process of the semiconductor wafer, the film for the back surface of the semiconductor may absorb moisture, resulting in a moisture content higher than that in the normal state. If flip-chip bonding is performed with such a high water content, water vapor may accumulate at the bonding interface between the semiconductor back surface film 14 and the semiconductor wafer or its processed body (semiconductor), which may cause floating. Therefore, as a film for semiconductor back surface, by providing a core material with high moisture permeability on both sides, water vapor diffuses and this problem can be avoided. From such a viewpoint, a multilayer structure in which the film 14 for the semiconductor back surface is formed on one surface or both surfaces of the core material may be used as the film for the semiconductor back surface. Examples of the core material include a film (for example, a polyimide film, a polyester film, a polyethylene terephthalate film, a polyethylene naphthalate film, and a polycarbonate film), a resin substrate reinforced with glass fibers or plastic non-woven fibers, a silicon substrate, a glass substrate, or the like. Is mentioned.

半導体裏面用フィルム14の厚さ(積層フィルムの場合は総厚)は特に限定されないが、例えば、2μm〜200μm程度の範囲から適宜選択することができる。更に、前記厚さは4μm〜160μm程度が好ましく、6μm〜100μm程度がより好ましく、10μm〜80μm程度が特に好ましい。   The thickness of the film for semiconductor back surface 14 (total thickness in the case of a laminated film) is not particularly limited, but can be appropriately selected from a range of about 2 μm to 200 μm, for example. Further, the thickness is preferably about 4 μm to 160 μm, more preferably about 6 μm to 100 μm, and particularly preferably about 10 μm to 80 μm.

前記半導体裏面用フィルム14の未硬化状態における23℃での引張貯蔵弾性率は1GPa以上(例えば、1GPa〜50GPa)であることが好ましく、より好ましくは2GPa以上であり、特に3GPa以上であることが好適である。前記引張貯蔵弾性率が1GPa以上であると、半導体チップを半導体裏面用フィルム14と共に、ダイシングテープの粘着剤層32から剥離させた後、半導体裏面用フィルム14を支持体上に載置して、輸送等を行った際に、半導体裏面用フィルムが支持体に貼着するのを有効に抑制又は防止することができる。尚、前記支持体は、例えば、キャリアテープにおけるトップテープやボトムテープなどをいう。なお、半導体裏面用フィルム14が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前述のように、熱硬化性樹脂は、通常、未硬化又は部分硬化の状態であるので、半導体裏面用フィルムの23℃における弾性率は、通常、熱硬化性樹脂が未硬化状態又は部分硬化状態での23℃における弾性率となる。   The tensile storage elastic modulus at 23 ° C. in the uncured state of the film for semiconductor back surface 14 is preferably 1 GPa or more (for example, 1 GPa to 50 GPa), more preferably 2 GPa or more, and particularly preferably 3 GPa or more. Is preferred. When the tensile storage elastic modulus is 1 GPa or more, the semiconductor chip is peeled from the adhesive layer 32 of the dicing tape together with the semiconductor back surface film 14, and then the semiconductor back surface film 14 is placed on the support, When transporting or the like, it is possible to effectively suppress or prevent the semiconductor back film from sticking to the support. In addition, the said support body says the top tape in a carrier tape, a bottom tape, etc., for example. In addition, when the film 14 for semiconductor back surfaces is formed with the resin composition containing a thermosetting resin, since the thermosetting resin is usually in an uncured or partially cured state as described above, the semiconductor back surface The elastic modulus at 23 ° C. of the film for use is usually the elastic modulus at 23 ° C. when the thermosetting resin is uncured or partially cured.

ここで、半導体裏面用フィルム14は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記未硬化状態における23℃での引張貯蔵弾性率は積層フィルム全体として1GPa以上(例えば、1GPa〜50GPa)の範囲であればよい。また、半導体裏面用フィルムの未硬化状態における前記引張貯蔵弾性率(23℃)は、樹脂成分(熱可塑性樹脂、熱硬化性樹脂)の種類やその含有量、シリカフィラー等の充填材の種類やその含有量などによりコントロールすることができる。なお、半導体裏面用フィルム14が複数の層が積層された積層フィルムである場合(半導体裏面用フィルムが積層の形態を有している場合)、その積層形態としては、例えば、ウエハ接着層とレーザーマーク層とからなる積層形態などを例示することができる。また、このようなウエハ接着層とレーザーマーク層との間には、他の層(中間層、光線遮断層、補強層、着色層、基材層、電磁波遮断層、熱伝導層、粘着層など)が設けられていてもよい。なお、ウエハ接着層はウエハに対して優れた密着性(接着性)を発揮する層であり、ウエハの裏面と接触する層である。一方、レーザーマーク層は優れたレーザーマーキング性を発揮する層であり、半導体チップの裏面にレーザーマーキングを行う際に利用される層である。   Here, the film for semiconductor back surface 14 may be a single layer or a laminated film in which a plurality of layers are laminated. In the case of a laminated film, the tensile storage elastic modulus at 23 ° C. in the uncured state is a laminated film. It may be in the range of 1 GPa or more (for example, 1 GPa to 50 GPa) as a whole. In addition, the tensile storage modulus (23 ° C.) of the film for semiconductor back surface in the uncured state is the type of resin component (thermoplastic resin, thermosetting resin) and the content thereof, the type of filler such as silica filler, It can be controlled by its content. In addition, when the film 14 for semiconductor back surfaces is a laminated film by which the several layer was laminated | stacked (when the film for semiconductor back surfaces has a lamination | stacking form), as a lamination | stacking form, a wafer adhesive layer and a laser are used, for example. A laminated form composed of a mark layer can be exemplified. In addition, between such a wafer adhesive layer and a laser mark layer, other layers (intermediate layer, light blocking layer, reinforcing layer, colored layer, substrate layer, electromagnetic wave blocking layer, heat conducting layer, adhesive layer, etc.) ) May be provided. The wafer adhesive layer is a layer that exhibits excellent adhesion (adhesiveness) to the wafer, and is a layer that contacts the back surface of the wafer. On the other hand, the laser mark layer is a layer that exhibits excellent laser marking properties, and is a layer that is used when laser marking is performed on the back surface of a semiconductor chip.

尚、前記引張貯蔵弾性率は、ダイシングテープ3に積層させずに、未硬化状態の半導体裏面用フィルム14を作製し、レオメトリック社製の動的粘弾性測定装置「Solid Analyzer RS A2」を用いて、引張モードにて、サンプル幅:10mm、サンプル長さ:22.5mm、サンプル厚さ:0.2mmで、周波数:1Hz、昇温速度:10℃/分、窒素雰囲気下、所定の温度(23℃)にて測定して、得られた引張貯蔵弾性率の値とした。   The tensile storage elastic modulus is not laminated on the dicing tape 3, but an uncured semiconductor back film 14 is prepared, and a dynamic viscoelasticity measuring device “Solid Analyzer RS A2” manufactured by Rheometric is used. In the tension mode, the sample width: 10 mm, the sample length: 22.5 mm, the sample thickness: 0.2 mm, the frequency: 1 Hz, the heating rate: 10 ° C./min, a predetermined temperature under a nitrogen atmosphere ( 23 ° C.) and the obtained tensile storage modulus was obtained.

半導体裏面用フィルム14における可視光(波長:400nm〜800nm)の光線透過率(可視光透過率)は、特に制限されないが、例えば、20%以下(0%〜20%)の範囲であることが好ましく、より好ましくは10%以下(0%〜10%)、特に好ましくは5%以下(0%〜5%)である。半導体裏面用フィルム14は、可視光透過率が20%より大きいと、光線通過により、半導体素子に悪影響を及ぼす恐れがある。また、前記可視光透過率(%)は、半導体裏面用フィルム14の樹脂成分の種類やその含有量、着色剤(顔料や染料など)の種類やその含有量、無機充填材の含有量などによりコントロールすることができる。   The light transmittance (visible light transmittance) of visible light (wavelength: 400 nm to 800 nm) in the film 14 for semiconductor back surface is not particularly limited, but may be, for example, in the range of 20% or less (0% to 20%). It is preferably 10% or less (0% to 10%), more preferably 5% or less (0% to 5%). If the visible light transmittance of the semiconductor back surface film 14 is greater than 20%, the semiconductor element may be adversely affected by the passage of light. The visible light transmittance (%) depends on the type and content of the resin component of the film for semiconductor back surface 14, the type and content of colorant (pigment, dye, etc.), the content of inorganic filler, and the like. Can be controlled.

半導体裏面用フィルム14の可視光透過率(%)は、次の通りにして測定することができる。即ち、厚さ(平均厚さ)20μmの半導体裏面用フィルム14単体を作製する。次に、半導体裏面用フィルム14に対し、波長:400nm〜800nmの可視光線[装置:島津製作所製の可視光発生装置(商品名「ABSORPTION SPECTRO PHOTOMETR」)]を所定の強度で照射し、透過した可視光線の強度を測定する。更に、可視光線が半導体裏面用フィルム14を透過する前後の強度変化より、可視光透過率の値を求めることができる。尚、20μmの厚さでない半導体裏面用フィルム14の可視光透過率(%;波長:400nm〜800nm)の値により、厚さ:20μmの半導体裏面用フィルム14の可視光透過率(%;波長:400nm〜800nm)を導き出すことも可能である。また、本発明では、厚さ20μmの半導体裏面用フィルム14の場合における可視光透過率(%)を求めているが、本発明に係る半導体裏面用フィルムは厚さ20μmのものに限定される趣旨ではない。   The visible light transmittance (%) of the semiconductor back surface film 14 can be measured as follows. That is, a single film 14 for a semiconductor back surface having a thickness (average thickness) of 20 μm is produced. Next, the film for semiconductor back surface 14 was irradiated with a visible light having a wavelength of 400 nm to 800 nm [apparatus: visible light generator manufactured by Shimadzu Corporation (trade name “ABSORPTION SPECTRO PHOTOMETR”)] with a predetermined intensity and transmitted. Measure the intensity of visible light. Furthermore, the value of visible light transmittance can be obtained from the intensity change before and after the visible light passes through the film 14 for semiconductor back surface. The visible light transmittance (%; wavelength: 20 μm) of the semiconductor back film 14 having a thickness of 20 μm is determined by the value of the visible light transmittance (%; wavelength: 400 nm to 800 nm) of the semiconductor back film 14 that is not 20 μm thick. 400 nm to 800 nm) can also be derived. Further, in the present invention, the visible light transmittance (%) in the case of the film 14 for semiconductor back surface having a thickness of 20 μm is obtained, but the film for semiconductor back surface according to the present invention is limited to a film having a thickness of 20 μm. is not.

また、半導体裏面用フィルム14としては、その吸湿率が低い方が好ましい。具体的には、前記吸湿率は1重量%以下が好ましく、より好ましくは0.8重量%以下である。前記吸湿率を1重量%以下にすることにより、レーザーマーキング性を向上させることができる。また、例えば、リフロー工程に於いて、半導体裏面用フィルム14と半導体素子との間でボイドの発生などを抑制又は防止することもできる。尚、前記吸湿率は、半導体裏面用フィルム14を、温度85℃、相対湿度85%RHの雰囲気下で168時間放置する前後の重量変化により算出した値である。半導体裏面用フィルム14が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前記吸湿率は、熱硬化後の半導体裏面用フィルムに対し、温度85℃、相対湿度85%RHの雰囲気下で168時間放置したときの値を意味する。また、前記吸湿率は、例えば、無機フィラーの添加量を変化させることにより調整することができる。   Moreover, as the film 14 for semiconductor back surfaces, the one where the moisture absorption rate is lower is preferable. Specifically, the moisture absorption rate is preferably 1% by weight or less, more preferably 0.8% by weight or less. By making the moisture absorption rate 1% by weight or less, the laser marking property can be improved. Further, for example, in the reflow process, it is possible to suppress or prevent the generation of voids between the semiconductor back surface film 14 and the semiconductor element. In addition, the said moisture absorption is the value computed by the weight change before and behind leaving the film 14 for semiconductor back surfaces in the atmosphere of temperature 85 degreeC and relative humidity 85% RH for 168 hours. When the semiconductor back surface film 14 is formed of a resin composition containing a thermosetting resin, the moisture absorption rate is under an atmosphere of a temperature of 85 ° C. and a relative humidity of 85% RH with respect to the film for semiconductor back surface after thermosetting. Means the value when left for 168 hours. Moreover, the said moisture absorption rate can be adjusted by changing the addition amount of an inorganic filler, for example.

また、半導体裏面用フィルム14としては、揮発分の割合が少ない方が好ましい。具体的には、加熱処理後の半導体裏面用フィルム14の重量減少率(重量減少量の割合)が1重量%以下が好ましく、0.8重量%以下がより好ましい。加熱処理の条件は、例えば、加熱温度250℃、加熱時間1時間である。前記重量減少率を1重量%以下にすることにより、レーザーマーキング性を向上させることができる。また、例えば、リフロー工程に於いて、フリップチップ型の半導体装置にクラックが発生するのを抑制又は防止することができる。前記重量減少率は、例えば、鉛フリーハンダリフロー時のクラック発生を減少させ得る無機物を添加することにより、調整することができる。なお、半導体裏面用フィルム14が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前記重量減少率は、熱硬化後の半導体裏面用フィルムに対し、加熱温度250℃、加熱時間1時間の条件下で加熱したときの値を意味する。   Moreover, as the film 14 for semiconductor back surfaces, it is preferable that the ratio of volatile components is small. Specifically, the weight reduction rate (ratio of weight reduction amount) of the film 14 for semiconductor back surface after the heat treatment is preferably 1% by weight or less, and more preferably 0.8% by weight or less. The heat treatment conditions are, for example, a heating temperature of 250 ° C. and a heating time of 1 hour. By making the weight reduction rate 1% by weight or less, the laser marking property can be improved. For example, in the reflow process, it is possible to suppress or prevent the occurrence of cracks in the flip chip type semiconductor device. The weight reduction rate can be adjusted, for example, by adding an inorganic substance that can reduce the generation of cracks during lead-free solder reflow. In addition, when the film 14 for semiconductor back surfaces is formed with the resin composition containing a thermosetting resin, the said weight reduction rate is the heating temperature 250 degreeC with respect to the film for semiconductor back surfaces after thermosetting, and heating time 1 hour. Means the value when heated under the conditions of

(剥離層12)
剥離層12としては、例えば、紙などの紙系基材;布、不織布、フェルト、ネットなどの繊維系基材;金属箔、金属板などの金属系基材;プラスチックのフィルムやシートなどのプラスチック系基材;ゴムシートなどのゴム系基材;発泡シートなどの発泡体や、これらの積層体[特に、プラスチック系基材と他の基材との積層体や、プラスチックフィルム(又はシート)同士の積層体など]等の適宜な薄葉体を用いることができる。本発明では、基材としては、プラスチックのフィルムやシートなどのプラスチック系基材を好適に用いることができる。このようなプラスチック材における素材としては、例えば、ポリエチレン(PE)、ポリプロピレン(PP)、エチレン−プロピレン共重合体等のオレフィン系樹脂;エチレン−酢酸ビニル共重合体(EVA)、アイオノマー樹脂、エチレン−(メタ)アクリル酸共重合体、エチレン−(メタ)アクリル酸エステル(ランダム、交互)共重合体等のエチレンをモノマー成分とする共重合体;ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリブチレンテレフタレート(PBT)等のポリエステル;アクリル系樹脂;ポリ塩化ビニル(PVC);ポリウレタン;ポリカーボネート;ポリフェニレンスルフィド(PPS);ポリアミド(ナイロン)、全芳香族ポリアミド(アラミド)等のアミド系樹脂;ポリエーテルエーテルケトン(PEEK);ポリイミド;ポリエーテルイミド;ポリ塩化ビニリデン;ABS(アクリロニトリル−ブタジエン−スチレン共重合体);セルロース系樹脂;シリコーン樹脂;フッ素樹脂などが挙げられる。
(Peeling layer 12)
Examples of the release layer 12 include paper-based substrates such as paper; fiber-based substrates such as cloth, nonwoven fabric, felt, and net; metal-based substrates such as metal foil and metal plates; plastics such as plastic films and sheets. Base materials; rubber base materials such as rubber sheets; foams such as foam sheets, and laminates thereof [particularly, laminates of plastic base materials and other base materials, or plastic films (or sheets) An appropriate thin leaf body such as a laminate of the above can be used. In the present invention, a plastic substrate such as a plastic film or sheet can be suitably used as the substrate. Examples of the material in such a plastic material include, for example, olefin resins such as polyethylene (PE), polypropylene (PP), and ethylene-propylene copolymer; ethylene-vinyl acetate copolymer (EVA), ionomer resin, ethylene- (Meth) acrylic acid copolymer, ethylene- (meth) acrylic acid ester (random, alternating) copolymer such as ethylene copolymer; polyethylene terephthalate (PET), polyethylene naphthalate (PEN), Polyester such as polybutylene terephthalate (PBT); Acrylic resin; Polyvinyl chloride (PVC); Polyurethane; Polycarbonate; Polyphenylene sulfide (PPS); Amide resin such as polyamide (nylon) and wholly aromatic polyamide (aramid); Ether ether ketone (PEEK); polyimides; polyetherimides; polyvinylidene chloride; ABS (acrylonitrile - butadiene - styrene copolymer); cellulosic resins; silicone resins; and fluorine resins.

また剥離層12の材料としては、前記樹脂の架橋体等のポリマーが挙げられる。前記プラスチックフィルムは、無延伸で用いてもよく、必要に応じて一軸又は二軸の延伸処理を施したものを用いてもよい。   Moreover, as a material of the peeling layer 12, polymers, such as the crosslinked body of the said resin, are mentioned. The plastic film may be used unstretched or may be uniaxially or biaxially stretched as necessary.

剥離層12は、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、剥離層12は、裏面用フィルム14に半導体ウェハ20やダイシングリング22が貼り付けられた後に剥離し易いように、剥離処理が施されていてもよい。また、剥離層12には、帯電防止能を付与する為、前記の剥離層12上に金属、合金、これらの酸化物等からなる厚さが30〜500Å程度の導電性物質の蒸着層を設けることができる。剥離層12は単層あるいは2種以上の複層でもよい。   The release layer 12 can be used by appropriately selecting the same type or different types, and a blend of several types can be used as necessary. Further, the release layer 12 may be subjected to a release treatment so that the release layer 12 can be easily released after the semiconductor wafer 20 or the dicing ring 22 is attached to the back film 14. Further, in order to impart antistatic ability to the release layer 12, a vapor deposition layer of a conductive material having a thickness of about 30 to 500 mm made of metal, alloy, oxide thereof, or the like is provided on the release layer 12. be able to. The release layer 12 may be a single layer or two or more types.

剥離層12の厚さ(積層体の場合は総厚)は、特に制限されず強度や柔軟性、使用目的などに応じて適宜に選択でき、例えば、一般的には1000μm以下(例えば、1μm〜1000μm)、好ましくは10μm〜500μm、さらに好ましくは20μm〜300μm、特に30μm〜200μm程度であるが、これらに限定されない。   The thickness of the release layer 12 (total thickness in the case of a laminate) is not particularly limited and can be appropriately selected according to strength, flexibility, purpose of use, and the like, for example, generally 1000 μm or less (for example, 1 μm to 1000 μm), preferably 10 μm to 500 μm, more preferably 20 μm to 300 μm, particularly about 30 μm to 200 μm, but is not limited thereto.

なお、剥離層12には、本発明の効果等を損なわない範囲で、各種添加剤(着色剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、難燃剤など)が含まれていてもよい。   The release layer 12 contains various additives (coloring agent, filler, plasticizer, anti-aging agent, antioxidant, surfactant, flame retardant, etc.) as long as the effects of the present invention are not impaired. It may be.

(リング状の粘着剤層16)
粘着剤層16は粘着剤により形成されており、粘着性を有している。このような粘着剤としては、特に制限されず、公知の粘着剤の中から適宜選択することができる。具体的には、粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、フッ素系粘着剤、スチレン−ジエンブロック共重合体系粘着剤、これらの粘着剤に融点が約200℃以下の熱溶融性樹脂を配合したクリ−プ特性改良型粘着剤などの公知の粘着剤(例えば、特開昭56−61468号公報、特開昭61−174857号公報、特開昭63−17981号公報、特開昭56−13040号公報等参照)の中から、前記特性を有する粘着剤を適宜選択して用いることができる。また、粘着剤としては、放射線硬化型粘着剤(又はエネルギー線硬化型粘着剤)や、熱膨張性粘着剤を用いることもできる。粘着剤は単独で又は2種以上組み合わせて使用することができる。
(Ring-shaped adhesive layer 16)
The adhesive layer 16 is formed of an adhesive and has adhesiveness. Such an adhesive is not particularly limited, and can be appropriately selected from known adhesives. Specifically, examples of the adhesive include acrylic adhesive, rubber adhesive, vinyl alkyl ether adhesive, silicone adhesive, polyester adhesive, polyamide adhesive, urethane adhesive, fluorine Type adhesives, styrene-diene block copolymer adhesives, and known adhesives such as a creep property-improving adhesive in which a hot-melt resin having a melting point of about 200 ° C. or less is blended with these adhesives (for example, JP-A-56-61468, JP-A-61-174857, JP-A-63-17981, JP-A-56-13040, etc.) It can be selected and used. Moreover, as a pressure sensitive adhesive, a radiation curable pressure sensitive adhesive (or energy ray curable pressure sensitive adhesive) or a thermally expandable pressure sensitive adhesive can be used. An adhesive can be used individually or in combination of 2 or more types.

前記粘着剤としては、アクリル系粘着剤、ゴム系粘着剤を好適に用いることができ、特にアクリル系粘着剤が好適である。アクリル系粘着剤としては、(メタ)アクリル酸アルキルエステルの1種又は2種以上を単量体成分として用いたアクリル系重合体(単独重合体又は共重合体)をベースポリマーとするアクリル系粘着剤が挙げられる。   As the pressure-sensitive adhesive, acrylic pressure-sensitive adhesives and rubber-based pressure-sensitive adhesives can be suitably used, and acrylic pressure-sensitive adhesives are particularly preferable. As an acrylic adhesive, an acrylic adhesive based on an acrylic polymer (homopolymer or copolymer) using one or more (meth) acrylic acid alkyl esters as monomer components. Agents.

前記アクリル系粘着剤における(メタ)アクリル酸アルキルエステルとしては、例えば、(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸プロピル、(メタ)アクリル酸イソプロピル、(メタ)アクリル酸ブチル、(メタ)アクリル酸イソブチル、(メタ)アクリル酸s−ブチル、(メタ)アクリル酸t−ブチル、(メタ)アクリル酸ペンチル、(メタ)アクリル酸ヘキシル、(メタ)アクリル酸ヘプチル、(メタ)アクリル酸オクチル、(メタ)アクリル酸2−エチルヘキシル、(メタ)アクリル酸イソオクチル、(メタ)アクリル酸ノニル、(メタ)アクリル酸イソノニル、(メタ)アクリル酸デシル、(メタ)アクリル酸イソデシル、(メタ)アクリル酸ウンデシル、(メタ)アクリル酸ドデシル、(メタ)アクリル酸トリデシル、(メタ)アクリル酸テトラデシル、(メタ)アクリル酸ペンタデシル、(メタ)アクリル酸ヘキサデシル、(メタ)アクリル酸ヘプタデシル、(メタ)アクリル酸オクタデシル、(メタ)アクリル酸ノナデシル、(メタ)アクリル酸エイコシルなどの(メタ)アクリル酸アルキルエステルなどが挙げられる。(メタ)アクリル酸アルキルエステルとしては、アルキル基の炭素数が4〜18の(メタ)アクリル酸アルキルエステルが好適である。なお、(メタ)アクリル酸アルキルエステルのアルキル基は、直鎖状又は分岐鎖状の何れであっても良い。   Examples of the (meth) acrylic acid alkyl ester in the acrylic pressure-sensitive adhesive include, for example, methyl (meth) acrylate, ethyl (meth) acrylate, propyl (meth) acrylate, isopropyl (meth) acrylate, and (meth) acrylic. Butyl acid, isobutyl (meth) acrylate, s-butyl (meth) acrylate, t-butyl (meth) acrylate, pentyl (meth) acrylate, hexyl (meth) acrylate, heptyl (meth) acrylate, ( Octyl (meth) acrylate, 2-ethylhexyl (meth) acrylate, isooctyl (meth) acrylate, nonyl (meth) acrylate, isononyl (meth) acrylate, decyl (meth) acrylate, isodecyl (meth) acrylate, Undecyl (meth) acrylate, dodecyl (meth) acrylate, (meta Tridecyl acrylate, tetradecyl (meth) acrylate, pentadecyl (meth) acrylate, hexadecyl (meth) acrylate, heptadecyl (meth) acrylate, octadecyl (meth) acrylate, nonadecyl (meth) acrylate, (meth) acrylic Examples include (meth) acrylic acid alkyl esters such as acid eicosyl. The (meth) acrylic acid alkyl ester is preferably a (meth) acrylic acid alkyl ester having 4 to 18 carbon atoms in the alkyl group. In addition, the alkyl group of the (meth) acrylic acid alkyl ester may be either linear or branched.

なお、前記アクリル系重合体は、凝集力、耐熱性、架橋性などの改質を目的として、必要に応じて、前記(メタ)アクリル酸アルキルエステルと共重合可能な他の単量体成分(共重合性単量体成分)に対応する単位を含んでいてもよい。このような共重合性単量体成分としては、例えば、(メタ)アクリル酸(アクリル酸、メタクリル酸)、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸、クロトン酸などのカルボキシル基含有モノマー;無水マレイン酸、無水イタコン酸などの酸無水物基含有モノマー;(メタ)アクリル酸ヒドロキシエチル、(メタ)アクリル酸ヒドロキシプロピル、(メタ)アクリル酸ヒドロキシブチル、(メタ)アクリル酸ヒドロキシヘキシル、(メタ)アクリル酸ヒドロキシオクチル、(メタ)アクリル酸ヒドロキシデシル、(メタ)アクリル酸ヒドロキシラウリル、(4−ヒドロキシメチルシクロヘキシル)メチルメタクリレートなどのヒドロキシル基含有モノマー;スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート、(メタ)アクリロイルオキシナフタレンスルホン酸などのスルホン酸基含有モノマー;2−ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー;(メタ)アクリルアミド、N,N−ジメチル(メタ)アクリルアミド、N−ブチル(メタ)アクリルアミド、N−メチロール(メタ)アクリルアミド、N−メチロールプロパン(メタ)アクリルアミドなどの(N−置換)アミド系モノマー;(メタ)アクリル酸アミノエチル、(メタ)アクリル酸N,N−ジメチルアミノエチル、(メタ)アクリル酸t−ブチルアミノエチルなどの(メタ)アクリル酸アミノアルキル系モノマー;(メタ)アクリル酸メトキシエチル、(メタ)アクリル酸エトキシエチルなどの(メタ)アクリル酸アルコキシアルキル系モノマー;アクリロニトリル、メタクリロニトリルなどのシアノアクリレートモノマー;(メタ)アクリル酸グリシジルなどのエポキシ基含有アクリル系モノマー;スチレン、α−メチルスチレンなどのスチレン系モノマー;酢酸ビニル、プロピオン酸ビニルなどのビニルエステル系モノマー;イソプレン、ブタジエン、イソブチレンなどのオレフィン系モノマー;ビニルエーテルなどのビニルエーテル系モノマー;N−ビニルピロリドン、メチルビニルピロリドン、ビニルピリジン、ビニルピペリドン、ビニルピリミジン、ビニルピペラジン、ビニルピラジン、ビニルピロール、ビニルイミダゾール、ビニルオキサゾール、ビニルモルホリン、N−ビニルカルボン酸アミド類、N−ビニルカプロラクタムなどの窒素含有モノマー;N−シクロヘキシルマレイミド、N−イソプロピルマレイミド、N−ラウリルマレイミド、N−フェニルマレイミドなどのマレイミド系モノマー;N−メチルイタコンイミド、N−エチルイタコンイミド、N−ブチルイタコンイミド、N−オクチルイタコンイミド、N−2−エチルヘキシルイタコンイミド、N−シクロヘキシルイタコンイミド、N−ラウリルイタコンイミドなどのイタコンイミド系モノマー;N−(メタ)アクリロイルオキシメチレンスクシンイミド、N−(メタ)アクルロイル−6−オキシヘキサメチレンスクシンイミド、N−(メタ)アクリロイル−8−オキシオクタメチレンスクシンイミドなどのスクシンイミド系モノマー;(メタ)アクリル酸ポリエチレングリコール、(メタ)アクリル酸ポリプロピレングリコール、(メタ)アクリル酸メトキシエチレングリコール、(メタ)アクリル酸メトキシポリプロピレングリコールなどのグリコール系アクリルエステルモノマー;(メタ)アクリル酸テトラヒドロフルフリル、フッ素(メタ)アクリレート、シリコーン(メタ)アクリレートなどの複素環、ハロゲン原子、ケイ素原子などを有するアクリル酸エステル系モノマー;ヘキサンジオールジ(メタ)アクリレート、(ポリ)エチレングリコールジ(メタ)アクリレート、(ポリ)プロピレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ペンタエリスリトールジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、エポキシアクリレート、ポリエステルアクリレート、ウレタンアクリレート、ジビニルベンゼン、ブチルジ(メタ)アクリレート、ヘキシルジ(メタ)アクリレートなどの多官能モノマー等が挙げられる。これらの共重合性単量体成分は1種又は2種以上使用できる。   In addition, the said acrylic polymer is another monomer component (for example) copolymerizable with the said (meth) acrylic-acid alkylester as needed for the purpose of modification | reformation, such as cohesion force, heat resistance, and crosslinkability. A unit corresponding to the copolymerizable monomer component) may be included. Examples of such copolymerizable monomer components include (meth) acrylic acid (acrylic acid, methacrylic acid), carboxyl such as carboxyethyl acrylate, carboxypentyl acrylate, itaconic acid, maleic acid, fumaric acid, and crotonic acid. Group-containing monomer; Acid anhydride group-containing monomer such as maleic anhydride, itaconic anhydride; hydroxyethyl (meth) acrylate, hydroxypropyl (meth) acrylate, hydroxybutyl (meth) acrylate, hydroxy (meth) acrylate Hydroxyl group-containing monomers such as hexyl, hydroxyoctyl (meth) acrylate, hydroxydecyl (meth) acrylate, hydroxylauryl (meth) acrylate, (4-hydroxymethylcyclohexyl) methyl methacrylate; styrene sulfonic acid, Sulfonic acid group-containing monomers such as rylsulfonic acid, 2- (meth) acrylamide-2-methylpropanesulfonic acid, (meth) acrylamidepropanesulfonic acid, sulfopropyl (meth) acrylate, (meth) acryloyloxynaphthalenesulfonic acid; Phosphoric acid group-containing monomers such as hydroxyethyl acryloyl phosphate; (meth) acrylamide, N, N-dimethyl (meth) acrylamide, N-butyl (meth) acrylamide, N-methylol (meth) acrylamide, N-methylolpropane (meth) (N-substituted) amide monomers such as acrylamide; (meth) acrylic acid such as aminoethyl (meth) acrylate, N, N-dimethylaminoethyl (meth) acrylate, and t-butylaminoethyl (meth) acrylate A Noalkyl monomers; (meth) acrylic acid alkoxyalkyl monomers such as methoxyethyl (meth) acrylate and ethoxyethyl (meth) acrylate; cyanoacrylate monomers such as acrylonitrile and methacrylonitrile; glycidyl (meth) acrylate and the like Epoxy group-containing acrylic monomers; styrene monomers such as styrene and α-methylstyrene; vinyl ester monomers such as vinyl acetate and vinyl propionate; olefin monomers such as isoprene, butadiene and isobutylene; vinyl ether monomers such as vinyl ether; N-vinyl pyrrolidone, methyl vinyl pyrrolidone, vinyl pyridine, vinyl piperidone, vinyl pyrimidine, vinyl piperazine, vinyl pyrazine, vinyl pyrrole, vinyl imida Nitrogen-containing monomers such as benzene, vinyl oxazole, vinyl morpholine, N-vinyl carboxylic acid amides, N-vinyl caprolactam; maleimides such as N-cyclohexylmaleimide, N-isopropylmaleimide, N-laurylmaleimide, N-phenylmaleimide Monomers: Itaconimide monomers such as N-methylitaconimide, N-ethylitaconimide, N-butylitaconimide, N-octylitaconimide, N-2-ethylhexylitaconimide, N-cyclohexylitaconimide, N-laurylitaconimide N- (meth) acryloyloxymethylene succinimide, N- (meth) acryloyl-6-oxyhexamethylene succinimide, N- (meth) acryloyl-8-oxyoctamethylenesk Succinimide monomers such as N-imide; glycol-based acrylic ester monomers such as (meth) acrylic acid polyethylene glycol, (meth) acrylic acid polypropylene glycol, (meth) acrylic acid methoxyethylene glycol, (meth) acrylic acid methoxypolypropylene glycol; ) Acrylic acid ester monomer having heterocycle such as tetrahydrofurfuryl acrylate, fluorine (meth) acrylate, silicone (meth) acrylate, halogen atom, silicon atom, etc .; hexanediol di (meth) acrylate, (poly) ethylene glycol Di (meth) acrylate, (poly) propylene glycol di (meth) acrylate, neopentyl glycol di (meth) acrylate, pentaerythritol di (meth) a Chryrate, trimethylolpropane tri (meth) acrylate, pentaerythritol tri (meth) acrylate, dipentaerythritol hexa (meth) acrylate, epoxy acrylate, polyester acrylate, urethane acrylate, divinylbenzene, butyl di (meth) acrylate, hexyl di (meth) And polyfunctional monomers such as acrylate. These copolymerizable monomer components can be used alone or in combination of two or more.

粘着剤として放射線硬化型粘着剤(又はエネルギー線硬化型粘着剤)を用いる場合、放射線硬化型粘着剤(組成物)としては、例えば、ラジカル反応性炭素−炭素二重結合をポリマー側鎖又は主鎖中もしくは主鎖末端に有するポリマーをベースポリマーとして用いた内在型の放射線硬化型粘着剤や、粘着剤中に紫外線硬化性のモノマー成分やオリゴマー成分が配合された放射線硬化型粘着剤などが挙げられる。また、粘着剤として熱膨張性粘着剤を用いる場合、熱膨張性粘着剤としては、例えば、粘着剤と発泡剤(特に熱膨張性微小球)とを含む熱膨張性粘着剤などが挙げられる。   When a radiation curable pressure sensitive adhesive (or energy ray curable pressure sensitive adhesive) is used as the pressure sensitive adhesive, examples of the radiation curable pressure sensitive adhesive (composition) include a radical reactive carbon-carbon double bond as a polymer side chain or a main chain. Intrinsic radiation curable adhesives that use polymers in the chain or at the end of the main chain as the base polymer, and radiation curable adhesives that contain UV-curable monomer or oligomer components in the adhesive It is done. Moreover, when using a heat-expandable adhesive as an adhesive, as a heat-expandable adhesive, the heat-expandable adhesive containing an adhesive and a foaming agent (especially heat-expandable microsphere) etc. are mentioned, for example.

本発明では、粘着剤層16には、本発明の効果を損なわない範囲で、各種添加剤(例えば、粘着付与樹脂、着色剤、増粘剤、増量剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など)が含まれていても良い。   In the present invention, the pressure-sensitive adhesive layer 16 has various additives (for example, a tackifier resin, a colorant, a thickener, a bulking agent, a filler, a plasticizer, and an anti-aging agent as long as the effects of the present invention are not impaired. , Antioxidants, surfactants, cross-linking agents, etc.).

前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、架橋剤としては、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられ、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。架橋剤は単独で又は2種以上組み合わせて使用することができる。なお、架橋剤の使用量は、特に制限されない。   The crosslinking agent is not particularly limited, and a known crosslinking agent can be used. Specifically, as the crosslinking agent, an isocyanate crosslinking agent, an epoxy crosslinking agent, a melamine crosslinking agent, a peroxide crosslinking agent, a urea crosslinking agent, a metal alkoxide crosslinking agent, a metal chelate crosslinking agent. , Metal salt crosslinking agents, carbodiimide crosslinking agents, oxazoline crosslinking agents, aziridine crosslinking agents, amine crosslinking agents, and the like, and isocyanate crosslinking agents and epoxy crosslinking agents are preferred. A crosslinking agent can be used individually or in combination of 2 or more types. In addition, the usage-amount of a crosslinking agent is not restrict | limited in particular.

前記イソシアネート系架橋剤としては、例えば、1,2−エチレンジイソシアネート、1,4−ブチレンジイソシアネート、1,6−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類;シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類;2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート、4,4’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン/トリレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートL」]、トリメチロールプロパン/ヘキサメチレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートHL」]なども用いられる。また、前記エポキシ系架橋剤としては、例えば、N,N,N’,N’−テトラグリシジル−m−キシレンジアミン、ジグリシジルアニリン、1,3−ビス(N,N−グリシジルアミノメチル)シクロヘキサン、1,6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、o−フタル酸ジグリシジルエステル、トリグリシジル−トリス(2−ヒドロキシエチル)イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−S−ジグリシジルエーテルの他、分子内にエポキシ基を2つ以上有するエポキシ系樹脂などが挙げられる。   Examples of the isocyanate-based crosslinking agent include lower aliphatic polyisocyanates such as 1,2-ethylene diisocyanate, 1,4-butylene diisocyanate, and 1,6-hexamethylene diisocyanate; cyclopentylene diisocyanate, cyclohexylene diisocyanate, Cycloaliphatic polyisocyanates such as isophorone diisocyanate, hydrogenated tolylene diisocyanate, hydrogenated xylene diisocyanate; 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 4,4'- Aromatic polyisocyanates such as diphenylmethane diisocyanate and xylylene diisocyanate, and the like, and other trimethylolpropane / tolylene diisocyanate trimer adducts [Japan Polyurethane Industry Co., Ltd.] , Trade name "Coronate L"], trimethylolpropane / hexamethylene diisocyanate trimer adduct [Nippon Polyurethane Industry Co., Ltd. under the trade name "Coronate HL"], and the like are also used. Examples of the epoxy-based crosslinking agent include N, N, N ′, N′-tetraglycidyl-m-xylenediamine, diglycidylaniline, 1,3-bis (N, N-glycidylaminomethyl) cyclohexane, 1,6-hexanediol diglycidyl ether, neopentyl glycol diglycidyl ether, ethylene glycol diglycidyl ether, propylene glycol diglycidyl ether, polyethylene glycol diglycidyl ether, polypropylene glycol diglycidyl ether, sorbitol polyglycidyl ether, glycerol polyglycidyl ether , Pentaerythritol polyglycidyl ether, polyglycerol polyglycidyl ether, sorbitan polyglycidyl ether, trimethylolpropane poly In addition to lysidyl ether, adipic acid diglycidyl ester, o-phthalic acid diglycidyl ester, triglycidyl-tris (2-hydroxyethyl) isocyanurate, resorcin diglycidyl ether, bisphenol-S-diglycidyl ether, epoxy in the molecule Examples thereof include an epoxy resin having two or more groups.

なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。また、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、加熱を行うことにより架橋処理を施すことも可能である。   In the present invention, instead of using a cross-linking agent or using a cross-linking agent, it is possible to carry out a cross-linking treatment by irradiation with an electron beam or ultraviolet rays. Further, instead of using a cross-linking agent, or using a cross-linking agent, it is possible to perform a cross-linking treatment by heating.

粘着剤層16は、例えば、粘着剤(感圧接着剤)と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤および必要に応じて溶媒やその他の添加剤を含む混合物を、半導体裏面用フィルム14上に塗布する方法、適当なセパレータ(剥離紙など)上に前記混合物を塗布して粘着剤層16を形成し、これを半導体裏面用フィルム14上に転写(移着)する方法などにより、粘着剤層16を形成することができる。   The pressure-sensitive adhesive layer 16 is formed, for example, by using a conventional method of forming a sheet-like layer by mixing a pressure-sensitive adhesive (pressure-sensitive adhesive) and, if necessary, a solvent or other additives. be able to. Specifically, for example, a method of applying a mixture containing a pressure-sensitive adhesive and, if necessary, a solvent and other additives onto the film 14 for a semiconductor back surface, and applying the mixture onto an appropriate separator (such as release paper). Thus, the pressure-sensitive adhesive layer 16 can be formed by a method of forming the pressure-sensitive adhesive layer 16 and transferring (transferring) the pressure-sensitive adhesive layer 16 onto the semiconductor back surface film 14.

粘着剤層16の厚さは特に制限されず、例えば、5μm〜300μm(好ましくは5μm〜200μm、さらに好ましくは5μm〜100μm、特に好ましくは7μm〜50μm)程度である。粘着剤層16の厚さが前記範囲内であると、適度な粘着力を発揮することができる。なお、粘着剤層16は単層、複層の何れであってもよい。   The thickness of the pressure-sensitive adhesive layer 16 is not particularly limited, and is, for example, about 5 μm to 300 μm (preferably 5 μm to 200 μm, more preferably 5 μm to 100 μm, particularly preferably 7 μm to 50 μm). When the thickness of the pressure-sensitive adhesive layer 16 is within the above range, an appropriate adhesive force can be exhibited. The pressure-sensitive adhesive layer 16 may be either a single layer or multiple layers.

(カバーライナー18)
カバーライナー18は、半導体ウェハ20及びダイシングリング22を貼着する際に剥がされる。カバーライナー18としては、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルム(ポリエチレンテレフタレートなど)や紙等も使用可能である。なお、カバーライナー18は従来公知の方法により形成することができる。また、カバーライナー18の厚さ等も特に制限されない。
(Cover liner 18)
The cover liner 18 is peeled off when the semiconductor wafer 20 and the dicing ring 22 are attached. As the cover liner 18, a plastic film (polyethylene terephthalate or the like) or paper whose surface is coated with a release agent such as polyethylene, polypropylene, a fluorine-based release agent, or a long-chain alkyl acrylate release agent can be used. The cover liner 18 can be formed by a conventionally known method. Further, the thickness of the cover liner 18 is not particularly limited.

粘着剤層付き半導体裏面用フィルム10の厚さ(カバーライナー18を有する場合には、剥離層12、半導体裏面用フィルム14、粘着剤層16、カバーライナー18の総厚、カバーライナー18を有さない場合には、剥離層12、半導体裏面用フィルム14、粘着剤層16の総厚)としては、例えば、8μm〜1500μmの範囲から選択することができ、好ましくは20μm〜850μm(さらに好ましくは31μm〜500μm、特に好ましくは47μm〜330μm)である。   Thickness of the film 10 for the semiconductor back surface with the adhesive layer (when the cover liner 18 is provided, the release layer 12, the film 14 for the semiconductor back surface, the adhesive layer 16, the total thickness of the cover liner 18 and the cover liner 18 are provided. If not, the release layer 12, the semiconductor back film 14, and the pressure-sensitive adhesive layer 16 can be selected from the range of 8 μm to 1500 μm, preferably 20 μm to 850 μm (more preferably 31 μm). ˜500 μm, particularly preferably 47 μm to 330 μm).

(粘着剤層付き半導体裏面用フィルム10の製造方法)
本実施の形態に係る粘着剤層付き半導体裏面用フィルム10の製造方法について、図1及び図2に示す粘着剤層付き半導体裏面用フィルム10を例にして説明する。先ず、剥離層12は、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Tダイ押出法、共押出し法、ドライラミネート法等が例示できる。
(Manufacturing method of the film 10 for semiconductor back surfaces with an adhesive layer)
The manufacturing method of the film 10 for semiconductor back surfaces with an adhesive layer which concerns on this Embodiment is demonstrated taking the film 10 for semiconductor back surfaces with an adhesive layer shown in FIG.1 and FIG.2 as an example. First, the release layer 12 can be formed by a conventionally known film forming method. Examples of the film forming method include a calendar film forming method, a casting method in an organic solvent, an inflation extrusion method in a closed system, a T-die extrusion method, a co-extrusion method, and a dry lamination method.

次に、剥離層12上に半導体裏面用フィルム14を形成する為の形成材料を塗布し、乾燥させて(熱硬化が必要な場合などでは、必要に応じて加熱処理を施し乾燥して)半導体裏面用フィルム14を形成する。塗布方式としては、ロール塗工、スクリーン塗工、グラビア塗工等が挙げられる。なお、半導体裏面用フィルム14を形成する為の形成材料を、表面に剥離処理を行った剥離紙等に塗布して半導体裏面用フィルム14を形成させた後、該半導体裏面用フィルム14を剥離層12に転写させてもよい。これにより、剥離層12上に半導体裏面用フィルム14を形成することができる。   Next, a forming material for forming the semiconductor back surface film 14 is applied on the release layer 12 and dried (in the case where heat curing is necessary, for example, the heat treatment is performed and the semiconductor is dried). A back film 14 is formed. Examples of the coating method include roll coating, screen coating, and gravure coating. In addition, after forming the film for semiconductor back surface 14 by applying a forming material for forming the film 14 for semiconductor back surface to a release paper or the like subjected to release treatment on the surface, the film 14 for semiconductor back surface is peeled off. 12 may be transferred. Thereby, the film 14 for semiconductor back surfaces can be formed on the peeling layer 12.

一方、粘着剤組成物を剥離紙上に乾燥後の厚みが所定厚みとなる様に塗布し、更に所定条件下で乾燥して(必要に応じて加熱架橋させて)、塗布層を形成する。この塗布層を前記半導体裏面用フィルム14上に転写することにより、粘着剤層16を半導体裏面用フィルム14上に形成する。なお、前記半導体裏面用フィルム14上に、粘着剤組成物を直接塗布した後、所定条件下で乾燥することによっても、粘着剤層16を半導体裏面用フィルム14上に形成することができる。   On the other hand, the pressure-sensitive adhesive composition is applied onto release paper so that the thickness after drying becomes a predetermined thickness, and further dried under predetermined conditions (heat-crosslinked as necessary) to form a coating layer. The adhesive layer 16 is formed on the semiconductor back surface film 14 by transferring the coating layer onto the semiconductor back surface film 14. The pressure-sensitive adhesive layer 16 can also be formed on the semiconductor back surface film 14 by directly applying the pressure-sensitive adhesive composition on the semiconductor back surface film 14 and then drying it under predetermined conditions.

次に、粘着剤層16側から、粘着剤層16及び半導体裏面用フィルム14を、ダイシングリング22の外径に応じた形状に打ち抜く。この際、剥離層12を打ち抜かない程度とする。その後、剥離層12から、打ち抜いた粘着剤層16及び半導体裏面用フィルム14の外側の部分を剥離する。   Next, from the pressure-sensitive adhesive layer 16 side, the pressure-sensitive adhesive layer 16 and the semiconductor back surface film 14 are punched into a shape corresponding to the outer diameter of the dicing ring 22. At this time, the release layer 12 is not punched out. Thereafter, the punched adhesive layer 16 and the outer portion of the semiconductor back film 14 are peeled from the release layer 12.

次に、粘着剤層16側から、粘着剤層16を、ダイシングリング22の内径に応じた箇所にて打ち抜く。この際、半導体裏面用フィルム14を打ち抜かない程度とする。その後、打ち抜いた粘着剤層16の内側部分を剥離する。   Next, the pressure-sensitive adhesive layer 16 is punched from the pressure-sensitive adhesive layer 16 side at a location corresponding to the inner diameter of the dicing ring 22. At this time, the semiconductor back film 14 is not punched out. Thereafter, the inner part of the punched adhesive layer 16 is peeled off.

次に、従来公知の方法により作製したカバーライナー18を粘着剤層16側から積層して、粘着剤層付き半導体裏面用フィルム10を得ることができる。   Next, the cover liner 18 produced by a conventionally known method can be laminated from the pressure-sensitive adhesive layer 16 side to obtain the film 10 for a semiconductor back surface with the pressure-sensitive adhesive layer.

なお、本発明の粘着剤層付き半導体裏面用フィルムの製造方法は、上述した方法に限定されず、例えば、半導体ウェハの外径に応じた形状の半導体裏面用フィルムと、ダイシングリングの形状に応じたリング状の粘着剤層とを別々に製造しておき、これらを積層することとしてもよい。   In addition, the manufacturing method of the film for semiconductor back surfaces with an adhesive layer of this invention is not limited to the method mentioned above, For example, according to the film for semiconductor back surfaces of the shape according to the outer diameter of a semiconductor wafer, and the shape of a dicing ring A ring-shaped pressure-sensitive adhesive layer may be separately manufactured and laminated.

(半導体ウエハ)
半導体ウエハとしては、公知乃至慣用の半導体ウエハであれば特に制限されず、各種素材の半導体ウエハから適宜選択して用いることができる。本発明では、半導体ウエハとしては、シリコンウエハを好適に用いることができる。
(Semiconductor wafer)
The semiconductor wafer is not particularly limited as long as it is a known or commonly used semiconductor wafer, and can be appropriately selected from semiconductor wafers of various materials. In the present invention, a silicon wafer can be suitably used as the semiconductor wafer.

(半導体装置の製造方法)
本実施形態に係る半導体装置の製造方法について、図3〜図8を参照しながら以下に説明する。図3〜図8は、本実施形態に係る粘着剤層付き半導体裏面用フィルムを用いた半導体装置の製造方法を示す断面模式図である。
(Method for manufacturing semiconductor device)
A method for manufacturing a semiconductor device according to the present embodiment will be described below with reference to FIGS. 3-8 is a cross-sectional schematic diagram which shows the manufacturing method of the semiconductor device using the film for semiconductor back surfaces with an adhesive layer concerning this embodiment.

本実施形態に係る半導体装置の製造方法は、粘着剤層付き半導体裏面用フィルム10を用いた半導体装置の製造方法である。具体的には、粘着剤層付き半導体裏面用フィルム10を用意する工程Aと、粘着剤層16よりも内側の、粘着剤層16が積層されていないフリップチップ型半導体裏面用フィルム14上に、半導体ウエハ20を貼り付ける工程Bと、粘着剤層16にダイシングリング22を貼り付ける工程Cと、前記工程B及び前記工程Cの後に、フリップチップ型半導体裏面用フィルム14にレーザーマーキングを行う工程Dとを少なくとも具備する。   The method for manufacturing a semiconductor device according to the present embodiment is a method for manufacturing a semiconductor device using the film for semiconductor back surface 10 with an adhesive layer. Specifically, on the flip chip type semiconductor back film 14 on which the adhesive layer 16 is not laminated, the process A for preparing the film 10 for the semiconductor back surface with the adhesive layer, and the adhesive layer 16 inside the adhesive layer 16; Step B for attaching the semiconductor wafer 20, Step C for attaching the dicing ring 22 to the adhesive layer 16, and Step D for performing laser marking on the flip-chip type semiconductor back film 14 after the Step B and Step C. And at least.

[工程A(粘着剤層付き半導体裏面用フィルム10の準備)]
まず、粘着剤層付き半導体裏面用フィルム10(図1、図2参照)を準備する。粘着剤層付き半導体裏面用フィルム10は、前述の粘着剤層付き半導体裏面用フィルム10の製造方法により製造することができる。
[Process A (Preparation of film 10 for semiconductor back surface with adhesive layer)]
First, the film 10 for semiconductor back surfaces with an adhesive layer (refer FIG. 1, FIG. 2) is prepared. The film 10 for semiconductor back surface with an adhesive layer can be manufactured with the manufacturing method of the film 10 for semiconductor back surfaces with an adhesive layer mentioned above.

[工程B(マウント工程)]
次に、粘着剤層付き半導体裏面用フィルム10の半導体裏面用フィルム14及び粘着剤層16上に設けられたカバーライナー18を剥離し、図3に示すように、平面視で粘着剤層16よりも内側の、粘着剤層16が積層されていないフリップチップ型半導体裏面用フィルム14上に、半導体ウエハ20を貼り付ける。具体的には、例えば、搬送される粘着剤層付き半導体裏面用フィルム10に対して垂直方向に光(例えば、赤外線)を照射し、透過率が変化した箇所に基づいて半導体裏面用フィルム14の位置を検出した上で、粘着剤層16よりも内側の、粘着剤層16が積層されていないフリップチップ型半導体裏面用フィルム14上に、半導体ウエハ20を貼り付ける。また、位置合わせは、画像認識装置により行うこともできる。なお、このとき半導体裏面用フィルム14は未硬化状態(半硬化状態を含む)にある。また、半導体裏面用フィルム14は、半導体ウエハ20の裏面に貼着される。半導体ウエハ20の裏面とは、回路面とは反対側の面(非回路面、非電極形成面などとも称される)を意味する。貼着方法は特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロール等の押圧手段により押圧しながら行われる。
[Process B (Mounting Process)]
Next, the cover liner 18 provided on the film 14 for semiconductor back surface and the adhesive layer 16 of the film 10 for semiconductor back surface with the adhesive layer is peeled off, and as shown in FIG. The semiconductor wafer 20 is affixed on the flip chip type semiconductor back film 14 on the inner side where the adhesive layer 16 is not laminated. Specifically, for example, light (for example, infrared rays) is irradiated in the vertical direction with respect to the film 10 for semiconductor back surface with the pressure-sensitive adhesive layer to be conveyed, and the film for semiconductor back surface 14 of the semiconductor back surface 14 is based on the location where the transmittance has changed. After detecting the position, the semiconductor wafer 20 is affixed on the flip-chip type semiconductor back film 14 on the inner side of the adhesive layer 16 where the adhesive layer 16 is not laminated. The alignment can also be performed by an image recognition device. At this time, the semiconductor back surface film 14 is in an uncured state (including a semi-cured state). The semiconductor back film 14 is attached to the back surface of the semiconductor wafer 20. The back surface of the semiconductor wafer 20 means a surface opposite to the circuit surface (also referred to as a non-circuit surface or a non-electrode forming surface). Although the sticking method is not specifically limited, the method by pressure bonding is preferable. The crimping is usually performed while pressing with a pressing means such as a crimping roll.

[工程C(ダイシングリング貼り付け工程)]
次に、図3に示すように、ダイシングリング22に対応するリング形状の粘着剤層16上に、ダイシングリング22を貼り付ける。具体的には、例えば、搬送される粘着剤層付き半導体裏面用フィルム10に対して垂直方向に光(例えば、赤外線)を照射し、透過率が変化した箇所に基づいて粘着剤層16の位置を検出した上で、粘着剤層16上に、ダイシングリング22を貼り付ける。なお、位置合わせは、画像認識装置により行うこともできる。なお、工程Bと工程Cの順序は、逆であってもよい。
[Process C (Dicing Ring Pasting Process)]
Next, as shown in FIG. 3, the dicing ring 22 is pasted on the ring-shaped pressure-sensitive adhesive layer 16 corresponding to the dicing ring 22. Specifically, for example, light (for example, infrared rays) is irradiated in the vertical direction with respect to the film 10 for semiconductor back surface with the pressure-sensitive adhesive layer being conveyed, and the position of the pressure-sensitive adhesive layer 16 is based on the location where the transmittance has changed. Then, the dicing ring 22 is pasted on the pressure-sensitive adhesive layer 16. The alignment can also be performed by an image recognition device. Note that the order of step B and step C may be reversed.

[工程X(剥離層剥離工程)]
次に、剥離層12を半導体裏面用フィルム14から剥離する。このとき、ダイシングリング22が粘着剤層16を介して半導体裏面用フィルム14に貼り付けられているため、半導体裏面用フィルム14に、しわ等が発生することを防止することができる。
[Step X (peeling layer peeling step)]
Next, the peeling layer 12 is peeled from the film 14 for semiconductor back surface. At this time, since the dicing ring 22 is affixed to the film 14 for semiconductor back surface through the adhesive layer 16, it can prevent that a wrinkle etc. generate | occur | produce in the film 14 for semiconductor back surface.

[工程D(レーザーマーキング工程)]
次に、図4に示すように、レーザー光24を照射することにより、半導体裏面用フィルム14にレーザーマーキングを行う。レーザーマーキングは、半導体裏面用フィルム14の半導体ウェハ20が貼り付けられている面とは反対側の面に行う。具体的には、例えば、搬送される粘着剤層付き半導体裏面用フィルム10に対して垂直方向に光(例えば、赤外線)を照射し、透過率が変化した箇所に基づいて半導体裏面用フィルム14の位置を検出した上で、その位置を基に、所定位置にレーザーマーキングを行う。なお、位置合わせは、画像認識装置により行うこともできる。前記工程B及び前記工程Cを終了した段階では、半導体ウエハ20及び半導体裏面用フィルム14は個片化されていない。従って、半導体ウエハ20及び半導体裏面用フィルム14の位置決めを一度行えば、当該半導体裏面用フィルム14付きの半導体ウエハ20から得られる全ての半導体裏面用フィルム14付き半導体チップ21に対して、レーザーマーキングを行うことができる。その結果、個片化された後の半導体裏面用フィルム付き半導体チップを個別に位置決めしてレーザーマーキングを行う方法に比して、生産性を向上させることができる。また、粘着剤層16にダイシングリング22を貼り付けた後に(工程Cの後に)、半導体裏面用フィルム14にレーザーマーキングを行う(工程Dを行う)ため、レーザーマーキングの段階では、ダイシングリング22が貼り付けられている。従って、半導体裏面用フィルム14を半導体ウェハとの位置関係を維持したまま確実に固定することができ、レーザーマーキングする際のマーキングの位置決めの精度を高く維持することができる。また、剥離層12を剥離した後(工程Xの後)に半導体裏面用フィルム14にレーザーマーキングを行う(工程Dを行う)ため、剥離層12にレーザー光が散乱されることがない。従って、精度の高いレーザーマーキングを行うことが可能となる。レーザーマーキングは、公知のレーザーマーキング装置を利用することができる。レーザーとしては、気体レーザー、個体レーザー、液体レーザーなどの各種レーザーを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー(COレーザー)、エキシマレーザー(ArFレーザー、KrFレーザー、XeClレーザー、XeFレーザーなど)が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、YAGレーザー(Nd:YAGレーザーなど)、YVOレーザーが好適である。
[Process D (Laser Marking Process)]
Next, as shown in FIG. 4, laser marking is performed on the film 14 for a semiconductor back surface by irradiating a laser beam 24. Laser marking is performed on the surface opposite to the surface on which the semiconductor wafer 20 of the film 14 for semiconductor back surface is attached. Specifically, for example, light (for example, infrared rays) is irradiated in the vertical direction with respect to the film 10 for semiconductor back surface with the pressure-sensitive adhesive layer to be conveyed, and the film for semiconductor back surface 14 of the semiconductor back surface 14 is based on the location where the transmittance has changed. After detecting the position, laser marking is performed at a predetermined position based on the position. The alignment can also be performed by an image recognition device. At the stage where the process B and the process C are completed, the semiconductor wafer 20 and the semiconductor back surface film 14 are not separated. Therefore, once the semiconductor wafer 20 and the semiconductor back surface film 14 are positioned, laser marking is performed on all the semiconductor chips 21 with the semiconductor back surface film 14 obtained from the semiconductor wafer 20 with the semiconductor back surface film 14. It can be carried out. As a result, productivity can be improved as compared with a method in which the semiconductor chip with the film for semiconductor back surface after being singulated is individually positioned and laser marking is performed. Further, after the dicing ring 22 is attached to the pressure-sensitive adhesive layer 16 (after step C), laser marking is performed on the semiconductor back surface film 14 (step D is performed). It is pasted. Therefore, the semiconductor back surface film 14 can be reliably fixed while maintaining the positional relationship with the semiconductor wafer, and the marking positioning accuracy during laser marking can be maintained high. Moreover, since laser marking is performed on the film 14 for semiconductor back surface after the peeling layer 12 is peeled (after the process X) (the process D is performed), the laser light is not scattered on the peeling layer 12. Therefore, it is possible to perform highly accurate laser marking. For laser marking, a known laser marking apparatus can be used. As the laser, various lasers such as a gas laser, a solid laser, and a liquid laser can be used. Specifically, the gas laser is not particularly limited, and a known gas laser can be used, but a carbon dioxide laser (CO 2 laser), an excimer laser (ArF laser, KrF laser, XeCl laser, XeF laser). Etc.) are preferred. The solid laser is not particularly limited, and a known solid laser can be used, but a YAG laser (Nd: YAG laser or the like) and a YVO 4 laser are preferable.

なお、本実施形態では、剥離層12を剥離してからレーザーマーキングを行う場合について説明したが、剥離層12を剥離せずにレーザーマーキングを行い、その後に(例えば、後述するダイシングテープの貼り付け工程の前に)、剥離することとしてもよい。この場合、半導体裏面用フィルム14にしわ等が発生することをより好適に防止することができる。   In addition, although this embodiment demonstrated the case where laser marking was performed after peeling the peeling layer 12, laser marking was performed without peeling the peeling layer 12, and after that (for example, affixing the dicing tape mentioned later) It may be peeled off before the process. In this case, it can prevent more suitably that wrinkles etc. generate | occur | produce in the film 14 for semiconductor back surfaces.

[工程E(ダイシングテープ貼付工程)」
次に、図5で示すように、半導体裏面用フィルム14にダイシングテープ3を貼り付ける。ダイシングテープ3としては、基材31上に粘着剤層32が積層された従来公知のものを用いることができる。基材31の材料としては、特に限定されないが、例えば、剥離層12と同様のものを用いることができる。また、粘着剤層32の材料としては、特に限定されないが、例えば、粘着剤層16と同様のものを用いることができる。なお、ダイシングテープの積層構造については、ダイシングテープ3のような積層構造に限定されず、従来公知のものを適宜使用することができる。上記の貼り付けは、半導体裏面用フィルム14の半導体ウェハ20が貼り付けられている面とは反対側の面と、ダイシングテープ3の粘着剤層32とを貼り合わせ面として行う。貼着方法は特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロール等の押圧手段により押圧しながら行われる。
[Process E (Dicing Tape Application Process)]
Next, as shown in FIG. 5, the dicing tape 3 is attached to the semiconductor back surface film 14. As the dicing tape 3, a conventionally known one in which an adhesive layer 32 is laminated on a base material 31 can be used. Although it does not specifically limit as a material of the base material 31, For example, the thing similar to the peeling layer 12 can be used. The material of the pressure-sensitive adhesive layer 32 is not particularly limited, but for example, the same material as that of the pressure-sensitive adhesive layer 16 can be used. In addition, about the laminated structure of a dicing tape, it is not limited to a laminated structure like the dicing tape 3, A conventionally well-known thing can be used suitably. The affixing is performed by using the surface opposite to the surface on which the semiconductor wafer 20 of the film 14 for semiconductor back surface is affixed and the adhesive layer 32 of the dicing tape 3 as the affixing surface. Although the sticking method is not specifically limited, the method by pressure bonding is preferable. The crimping is usually performed while pressing with a pressing means such as a crimping roll.

[工程F(ダイシング工程)」
次に、図6で示すように、半導体ウエハ20を、レーザーマーキングが施された半導体裏面用フィルム14と共にダイシングする。これにより、半導体ウエハ20を所定のサイズに切断して個片化(小片化)し、半導体チップ21を製造する。ダイシングは、例えば、半導体ウエハ20の回路面側から常法に従い行われる。また、本工程では、例えば、基材31の途中まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウエハ20は、半導体裏面用フィルム14により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウエハ20の破損も抑制できる。なお、半導体裏面用フィルム14がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルム(接着剤層)の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着(ブロッキング)することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
[Process F (Dicing Process)]
Next, as shown in FIG. 6, the semiconductor wafer 20 is diced together with the film for semiconductor back surface 14 on which laser marking has been applied. As a result, the semiconductor wafer 20 is cut into a predetermined size and divided into pieces (small pieces), whereby the semiconductor chip 21 is manufactured. For example, the dicing is performed from the circuit surface side of the semiconductor wafer 20 according to a conventional method. Further, in this step, for example, a cutting method called full cut that cuts halfway through the base material 31 can be adopted. It does not specifically limit as a dicing apparatus used at this process, A conventionally well-known thing can be used. Further, since the semiconductor wafer 20 is bonded and fixed with excellent adhesion by the semiconductor back surface film 14, chip chipping and chip jump can be suppressed, and damage to the semiconductor wafer 20 can be suppressed. In addition, when the film 14 for semiconductor back surfaces is formed with the resin composition containing an epoxy resin, even if it cut | disconnects by dicing, it suppresses that the paste of the film for semiconductor back surfaces (adhesive layer) protrudes in the cut surface. Or it can be prevented. As a result, it is possible to suppress or prevent the cut surfaces from reattaching (blocking), and the pickup described later can be performed more satisfactorily.

なお、ダイシングテープ3のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリング22を介してダイシングテープ3を下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングテープ3を支持する内リングとを有している。このエキスパンド工程により、後述のピックアップ工程において、隣り合う半導体チップ同士が接触して破損するのを防ぐことが出来る。   In addition, when expanding the dicing tape 3, the expanding can be performed using a conventionally known expanding apparatus. The expanding device includes a donut-shaped outer ring that can push down the dicing tape 3 downwardly through the dicing ring 22 and an inner ring that has a smaller diameter than the outer ring and supports the dicing tape 3. By this expanding process, it is possible to prevent adjacent semiconductor chips from coming into contact with each other and being damaged in a pickup process described later.

[工程G(ピックアップ工程)]
ダイシングテープ3に固定された半導体チップ21を回収する為に、図7で示すように、半導体チップ21のピックアップを行って、半導体チップ21を半導体裏面用フィルム14とともにダイシングテープ3から剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ21をダイシングテープ3の基材31側からニードルによって突き上げ、突き上げられた半導体チップ21をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ21は、その裏面が半導体裏面用フィルム14により保護されている。
[Process G (Pickup Process)]
In order to collect the semiconductor chip 21 fixed to the dicing tape 3, as shown in FIG. 7, the semiconductor chip 21 is picked up, and the semiconductor chip 21 is peeled off from the dicing tape 3 together with the semiconductor back surface film 14. The pickup method is not particularly limited, and various conventionally known methods can be employed. For example, a method of pushing up the individual semiconductor chips 21 from the base 31 side of the dicing tape 3 with a needle and picking up the pushed-up semiconductor chips 21 with a pick-up device may be mentioned. Note that the back surface of the picked-up semiconductor chip 21 is protected by the film 14 for semiconductor back surface.

[フリップチップ接続工程]
ピックアップした半導体チップ21は、図8で示されるように、基板等の被着体に、フリップチップボンディング方式(フリップチップ実装方式)により固定させる。具体的には、半導体チップ21を、半導体チップ21の回路面(表面、回路パターン形成面、電極形成面などとも称される)が被着体6と対向する形態で、被着体6に常法に従い固定させる。例えば、半導体チップ21の回路面側に形成されているバンプ51を、被着体6の接続パッドに被着された接合用の導電材(半田など)61に接触させて押圧しながら導電材を溶融させることにより、半導体チップ21と被着体6との電気的導通を確保し、半導体チップ21を被着体6に固定させることができる(フリップチップボンディング工程)。このとき、半導体チップ21と被着体6との間には空隙が形成されており、その空隙間距離は、一般的に30μm〜300μm程度である。尚、半導体チップ21を被着体6上にフリップチップボンディング(フリップチップ接続)した後は、半導体チップ21と被着体6との対向面や間隙を洗浄し、該間隙に封止材(封止樹脂など)を充填させて封止することが重要である。
[Flip chip connection process]
As shown in FIG. 8, the picked-up semiconductor chip 21 is fixed to an adherend such as a substrate by a flip chip bonding method (flip chip mounting method). Specifically, the semiconductor chip 21 is always placed on the adherend 6 such that the circuit surface (also referred to as a surface, a circuit pattern formation surface, an electrode formation surface, etc.) of the semiconductor chip 21 faces the adherend 6. Fix according to law. For example, the bump 51 formed on the circuit surface side of the semiconductor chip 21 is brought into contact with a bonding conductive material (solder or the like) 61 attached to the connection pad of the adherend 6 while pressing the conductive material. By melting, it is possible to secure electrical conduction between the semiconductor chip 21 and the adherend 6 and fix the semiconductor chip 21 to the adherend 6 (flip chip bonding step). At this time, a gap is formed between the semiconductor chip 21 and the adherend 6, and the gap distance is generally about 30 μm to 300 μm. After the flip chip bonding (flip chip connection) of the semiconductor chip 21 on the adherend 6, the facing surface and the gap between the semiconductor chip 21 and the adherend 6 are cleaned, and a sealing material (sealing) is placed in the gap. It is important to seal by filling with a stop resin or the like.

被着体6としては、リードフレームや回路基板(配線回路基板など)等の各種基板を用いることができる。このような基板の材質としては、特に限定されるものではないが、セラミック基板や、プラスチック基板が挙げられる。プラスチック基板としては、例えば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板等が挙げられる。   As the adherend 6, various substrates such as a lead frame and a circuit substrate (such as a wiring circuit substrate) can be used. The material of such a substrate is not particularly limited, and examples thereof include a ceramic substrate and a plastic substrate. Examples of the plastic substrate include an epoxy substrate, a bismaleimide triazine substrate, and a polyimide substrate.

フリップチップボンディング工程において、バンプや導電材の材質としては、特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類(合金)や、金系金属材、銅系金属材などが挙げられる。   In the flip chip bonding process, the material of the bump or the conductive material is not particularly limited, and examples thereof include a tin-lead metal material, a tin-silver metal material, a tin-silver-copper metal material, and a tin-zinc metal. Materials, solders (alloys) such as tin-zinc-bismuth metal materials, gold metal materials, copper metal materials, and the like.

なお、フリップチップボンディング工程では、導電材を溶融させて、半導体チップ21の回路面側のバンプと、被着体6の表面の導電材とを接続させているが、この導電材の溶融時の温度としては、通常、260℃程度(例えば、250℃〜300℃)となっている。半導体裏面用フィルム14をエポキシ樹脂等により形成することにより、このフリップチップボンディング工程における高温にも耐えられる耐熱性を有するものとすることができる。   In the flip chip bonding process, the conductive material is melted to connect the bumps on the circuit surface side of the semiconductor chip 21 and the conductive material on the surface of the adherend 6. The temperature is usually about 260 ° C. (for example, 250 ° C. to 300 ° C.). By forming the semiconductor back surface film 14 with an epoxy resin or the like, it is possible to have heat resistance that can withstand high temperatures in the flip chip bonding process.

本工程では、半導体チップ21と被着体6との対向面(電極形成面)や間隙の洗浄を行うのが好ましい。当該洗浄に用いられる洗浄液としては、特に制限されず、例えば、有機系の洗浄液や、水系の洗浄液が挙げられる。半導体裏面用フィルム14は、洗浄液に対する耐溶剤性を有しており、これらの洗浄液に対して実質的に溶解性を有しないものを用いることが好ましい。この場合、洗浄液としては、各種洗浄液を用いることができ、特別な洗浄液を必要とせず、従来の方法により洗浄させることができる。   In this step, it is preferable to clean the facing surface (electrode forming surface) and the gap between the semiconductor chip 21 and the adherend 6. The cleaning liquid used for the cleaning is not particularly limited, and examples thereof include an organic cleaning liquid and an aqueous cleaning liquid. The film 14 for semiconductor back surface has solvent resistance to the cleaning liquid, and it is preferable to use a film that does not substantially have solubility in these cleaning liquids. In this case, various cleaning liquids can be used as the cleaning liquid, and no special cleaning liquid is required, and the cleaning liquid can be cleaned by a conventional method.

[封止工程]
次に、フリップチップボンディングされた半導体チップ21と被着体6との間の間隙を封止するための封止工程を行う。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、175℃で60秒間〜90秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば165℃〜185℃で、数分間キュアすることができる。当該工程における熱処理においては、封止樹脂だけでなく半導体裏面用フィルム14の熱硬化も同時に行われる。これにより、封止樹脂及び半導体裏面用フィルム14の双方が、熱硬化の進行に伴い硬化収縮をする。その結果、封止樹脂の硬化収縮に起因して半導体チップ21に加えられる応力は、半導体裏面用フィルム14が硬化収縮することにより相殺ないし緩和することができる。また、当該工程により、半導体裏面用フィルム14を完全に又はほぼ完全に熱硬化させることができ、優れた密着性で半導体素子の裏面に貼着させることができる。更に、本発明に係る半導体裏面用フィルム14は、未硬化状態であっても当該封止工程の際に、封止材と共に熱硬化させることができるので、半導体裏面用フィルム14を熱硬化させるための工程を新たに追加する必要がない。
[Sealing process]
Next, a sealing step for sealing the gap between the flip-chip bonded semiconductor chip 21 and the adherend 6 is performed. The sealing step is performed using a sealing resin. Although it does not specifically limit as sealing conditions at this time, Usually, the thermosetting of the sealing resin is performed by heating at 175 ° C. for 60 seconds to 90 seconds, but the present invention is not limited thereto, For example, it can be cured at 165 ° C. to 185 ° C. for several minutes. In the heat treatment in this step, not only the sealing resin but also the thermosetting of the semiconductor back surface film 14 is performed at the same time. Thereby, both sealing resin and the film 14 for semiconductor back surfaces carry out shrinkage | curing shrinkage with progress of thermosetting. As a result, the stress applied to the semiconductor chip 21 due to the curing shrinkage of the sealing resin can be offset or alleviated by the semiconductor backside film 14 being cured and shrunk. Moreover, according to the said process, the film 14 for semiconductor back surfaces can be thermoset completely or substantially completely, and it can be made to adhere to the back surface of a semiconductor element with the outstanding adhesiveness. Furthermore, since the film for semiconductor back surface 14 according to the present invention can be thermally cured together with the sealing material in the sealing step even in an uncured state, the film for semiconductor back surface 14 is thermally cured. There is no need to add a new process.

前記封止樹脂としては、絶縁性を有する樹脂(絶縁樹脂)であれば特に制限されず、公知の封止樹脂等の封止材から適宜選択して用いることができるが、弾性を有する絶縁樹脂がより好ましい。封止樹脂としては、例えば、エポキシ樹脂を含む樹脂組成物等が挙げられる。エポキシ樹脂としては、前記に例示のエポキシ樹脂等が挙げられる。また、エポキシ樹脂を含む樹脂組成物による封止樹脂としては、樹脂成分として、エポキシ樹脂以外に、エポキシ樹脂以外の熱硬化性樹脂(フェノール樹脂など)や、熱可塑性樹脂などが含まれていてもよい。なお、フェノール樹脂としては、エポキシ樹脂の硬化剤としても利用することができ、このようなフェノール樹脂としては、前記に例示のフェノール樹脂などが挙げられる。   The sealing resin is not particularly limited as long as it is an insulating resin (insulating resin), and can be appropriately selected from sealing materials such as known sealing resins. Is more preferable. As sealing resin, the resin composition containing an epoxy resin etc. are mentioned, for example. Examples of the epoxy resin include the epoxy resins exemplified above. Moreover, as a sealing resin by the resin composition containing an epoxy resin, in addition to an epoxy resin, a thermosetting resin other than an epoxy resin (such as a phenol resin) or a thermoplastic resin may be included as a resin component. Good. In addition, as a phenol resin, it can utilize also as a hardening | curing agent of an epoxy resin, As such a phenol resin, the phenol resin illustrated above etc. are mentioned.

粘着剤層付き半導体裏面用フィルム10を用いて製造された半導体装置は、フリップチップ実装方式で実装された半導体装置であるので、ダイボンディング実装方式で実装された半導体装置よりも、薄型化、小型化された形状となっている。このため、各種の電子機器・電子部品又はそれらの材料・部材として好適に用いることができる。具体的には、本発明のフリップチップ実装の半導体装置が利用される電子機器としては、いわゆる「携帯電話」や「PHS」、小型のコンピュータ(例えば、いわゆる「PDA」(携帯情報端末)、いわゆる「ノートパソコン」、いわゆる「ネットブック(商標)」、いわゆる「ウェアラブルコンピュータ」など)、「携帯電話」及びコンピュータが一体化された小型の電子機器、いわゆる「デジタルカメラ(商標)」、いわゆる「デジタルビデオカメラ」、小型のテレビ、小型のゲーム機器、小型のデジタルオーディオプレイヤー、いわゆる「電子手帳」、いわゆる「電子辞書」、いわゆる「電子書籍」用電子機器端末、小型のデジタルタイプの時計などのモバイル型の電子機器(持ち運び可能な電子機器)などが挙げられるが、もちろん、モバイル型以外(設置型など)の電子機器(例えば、いわゆる「ディスクトップパソコン」、薄型テレビ、録画・再生用電子機器(ハードディスクレコーダー、DVDプレイヤー等)、プロジェクター、マイクロマシンなど)などであってもよい。また、電子部品又は、電子機器・電子部品の材料・部材としては、例えば、いわゆる「CPU」の部材、各種記憶装置(いわゆる「メモリー」、ハードディスクなど)の部材などが挙げられる。   Since the semiconductor device manufactured using the film 10 for a semiconductor back surface with an adhesive layer is a semiconductor device mounted by a flip chip mounting method, it is thinner and smaller than a semiconductor device mounted by a die bonding mounting method. It has become a shape. For this reason, it can use suitably as various electronic devices and electronic components, or those materials and members. Specifically, as an electronic device using the flip-chip mounted semiconductor device of the present invention, a so-called “mobile phone” or “PHS”, a small computer (for example, a so-called “PDA” (personal digital assistant)), a so-called "Notebook PC", so-called "Netbook (trademark)", so-called "wearable computer", etc.), "mobile phone" and small electronic devices integrated with a computer, so-called "digital camera (trademark)", so-called "digital" Mobile devices such as video cameras, small TVs, small game devices, small digital audio players, so-called “electronic notebooks”, so-called “electronic dictionaries”, so-called “electronic books” electronic device terminals, small digital-type watches, etc. Type electronic devices (portable electronic devices), but of course It may be an electronic device other than a mobile type (such as a setting type) (for example, a so-called “disc top PC”, a flat-screen TV, a recording / playback electronic device (hard disk recorder, DVD player, etc.), a projector, a micromachine, etc.) . Examples of materials and members of electronic components or electronic devices / electronic components include so-called “CPU” members, members of various storage devices (so-called “memory”, hard disks, etc.), and the like.

3 ダイシングテープ
10 粘着剤層付き半導体裏面用フィルム
12 剥離層
14 フリップチップ型半導体裏面用フィルム
16 (リング状の)粘着剤層
18 カバーライナー
20 半導体ウエハ
21 半導体チップ
22 ダイシングリング
51 半導体チップの回路面側に形成されているバンプ
6 被着体
61 被着体の接続パッドに被着された接合用の導電材

DESCRIPTION OF SYMBOLS 3 Dicing tape 10 Film for semiconductor back surfaces with adhesive layer 12 Peeling layer 14 Flip chip type film for semiconductor back surface 16 Adhesive layer 18 (ring shape) Cover liner 20 Semiconductor wafer 21 Semiconductor chip 22 Dicing ring 51 Circuit surface of semiconductor chip Bump 6 formed on side Adhered body 61 Conductive material for bonding deposited on connection pad of adherend

Claims (4)

フリップチップ型半導体裏面用フィルムと、前記フリップチップ型半導体裏面用フィルムの外周上に設けられたリング状の粘着剤層とを有する粘着剤層付き半導体裏面用フィルムを用意する工程Aと、
前記粘着剤層よりも内側の、前記粘着剤層が積層されていない前記フリップチップ型半導体裏面用フィルム上に、半導体ウエハを貼り付ける工程Bと、
前記粘着剤層にダイシングリングを貼り付ける工程Cと、
前記工程B及び前記工程Cの後に、前記フリップチップ型半導体裏面用フィルムにレーザーマーキングを行う工程Dと
を具備することを特徴とする半導体装置の製造方法。
Step A of preparing a film for a semiconductor back surface with an adhesive layer comprising a film for a flip chip type semiconductor back surface and a ring-shaped adhesive layer provided on the outer periphery of the film for a flip chip type semiconductor back surface;
Step B for attaching a semiconductor wafer on the flip chip type semiconductor back film on the inner side of the adhesive layer, on which the adhesive layer is not laminated,
Step C for attaching a dicing ring to the adhesive layer;
After the process B and the process C, a process D for performing laser marking on the flip chip type semiconductor back film is provided.
前記フリップチップ型半導体裏面用フィルムにダイシングテープを貼り付ける工程Eと、
前記半導体ウエハを、レーザーマーキングが施されたフリップチップ型半導体裏面用フィルムと共にダイシングする工程Fと
を具備することを特徴とする請求項1に記載の半導体装置の製造方法。
Step E for attaching a dicing tape to the flip chip type semiconductor back film;
The method for manufacturing a semiconductor device according to claim 1, further comprising: a step F of dicing the semiconductor wafer together with a film for flip chip type semiconductor back surface to which laser marking is applied.
ダイシングにより個片化されたフリップチップ型半導体裏面用フィルム付きの半導体素子をダイシングテープから剥離する工程G
を具備することを特徴とする請求項2に記載の半導体装置の製造方法。
Process G for peeling a semiconductor element with a flip-chip type semiconductor back surface film separated by dicing from a dicing tape
The method for manufacturing a semiconductor device according to claim 2, comprising:
前記粘着剤層付き半導体裏面用フィルムは、前記フリップチップ型半導体裏面用フィルム側の面に剥離層が設けられており、
前記工程B及び前記工程Cの後に、前記剥離層を剥離する工程Xを具備しており、
前記工程Xの後に、前記工程Dを行うことを特徴とする請求項1〜3のいずれか1に記載の半導体装置の製造方法。

The film for semiconductor back surface with an adhesive layer is provided with a release layer on the surface on the flip chip type semiconductor back film side,
After Step B and Step C, the method includes Step X for peeling the release layer,
The method of manufacturing a semiconductor device according to claim 1, wherein the step D is performed after the step X. 5.

JP2011015397A 2011-01-27 2011-01-27 Manufacturing method of semiconductor device Expired - Fee Related JP5592811B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011015397A JP5592811B2 (en) 2011-01-27 2011-01-27 Manufacturing method of semiconductor device
TW101102727A TWI545664B (en) 2011-01-27 2012-01-20 Manufacturing method of semiconductor device
PCT/JP2012/051444 WO2012102270A1 (en) 2011-01-27 2012-01-24 Method for producing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011015397A JP5592811B2 (en) 2011-01-27 2011-01-27 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2012156377A true JP2012156377A (en) 2012-08-16
JP5592811B2 JP5592811B2 (en) 2014-09-17

Family

ID=46580836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011015397A Expired - Fee Related JP5592811B2 (en) 2011-01-27 2011-01-27 Manufacturing method of semiconductor device

Country Status (3)

Country Link
JP (1) JP5592811B2 (en)
TW (1) TWI545664B (en)
WO (1) WO2012102270A1 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038001A (en) * 2013-08-19 2015-02-26 東洋紡株式会社 Flexible electronic device manufacturing method
WO2015030030A1 (en) * 2013-08-30 2015-03-05 富士フイルム株式会社 Laminate and application therefor
WO2015030031A1 (en) * 2013-08-30 2015-03-05 富士フイルム株式会社 Laminate and application therefor
JP2015060928A (en) * 2013-09-18 2015-03-30 株式会社ディスコ Wafer processing method
JP2015065385A (en) * 2013-09-26 2015-04-09 株式会社ディスコ Processing method
KR20160106588A (en) 2014-01-08 2016-09-12 린텍 가부시키가이샤 Composite sheet for protective-film formation
JP2017228663A (en) * 2016-06-22 2017-12-28 住友ベークライト株式会社 Semiconductor element protecting adhesive tape and method of producing semiconductor element protecting adhesive tape
KR20180022532A (en) 2015-06-25 2018-03-06 린텍 가부시키가이샤 Composite sheet for forming protective film
JP2018037667A (en) * 2017-10-12 2018-03-08 リンテック株式会社 Composite sheet for protection film formation and laser printing method
US10399306B2 (en) 2013-07-31 2019-09-03 Lintec Corporation Protective film forming film, sheet for forming protective film, and inspection method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541399A (en) * 1991-08-05 1993-02-19 Fuji Electric Co Ltd Marking method for flip chip
JP2005285824A (en) * 2004-03-26 2005-10-13 Sharp Corp Process for manufacturing semiconductor chip, and process for manufacturing semiconductor device
JP2006140348A (en) * 2004-11-12 2006-06-01 Lintec Corp Marking method and sheet used both for protective film formation and for dicing
JP2010199543A (en) * 2009-01-30 2010-09-09 Nitto Denko Corp Dicing tape-integrated wafer back surface protective film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541399A (en) * 1991-08-05 1993-02-19 Fuji Electric Co Ltd Marking method for flip chip
JP2005285824A (en) * 2004-03-26 2005-10-13 Sharp Corp Process for manufacturing semiconductor chip, and process for manufacturing semiconductor device
JP2006140348A (en) * 2004-11-12 2006-06-01 Lintec Corp Marking method and sheet used both for protective film formation and for dicing
JP2010199543A (en) * 2009-01-30 2010-09-09 Nitto Denko Corp Dicing tape-integrated wafer back surface protective film

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10399306B2 (en) 2013-07-31 2019-09-03 Lintec Corporation Protective film forming film, sheet for forming protective film, and inspection method
JP2015038001A (en) * 2013-08-19 2015-02-26 東洋紡株式会社 Flexible electronic device manufacturing method
WO2015030030A1 (en) * 2013-08-30 2015-03-05 富士フイルム株式会社 Laminate and application therefor
WO2015030031A1 (en) * 2013-08-30 2015-03-05 富士フイルム株式会社 Laminate and application therefor
JP2015050268A (en) * 2013-08-30 2015-03-16 富士フイルム株式会社 Laminate and application thereof
JP2015050269A (en) * 2013-08-30 2015-03-16 富士フイルム株式会社 Laminate and application thereof
JP2015060928A (en) * 2013-09-18 2015-03-30 株式会社ディスコ Wafer processing method
JP2015065385A (en) * 2013-09-26 2015-04-09 株式会社ディスコ Processing method
KR20160106588A (en) 2014-01-08 2016-09-12 린텍 가부시키가이샤 Composite sheet for protective-film formation
KR20180022532A (en) 2015-06-25 2018-03-06 린텍 가부시키가이샤 Composite sheet for forming protective film
JP2017228663A (en) * 2016-06-22 2017-12-28 住友ベークライト株式会社 Semiconductor element protecting adhesive tape and method of producing semiconductor element protecting adhesive tape
JP2018037667A (en) * 2017-10-12 2018-03-08 リンテック株式会社 Composite sheet for protection film formation and laser printing method

Also Published As

Publication number Publication date
TWI545664B (en) 2016-08-11
TW201246409A (en) 2012-11-16
JP5592811B2 (en) 2014-09-17
WO2012102270A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
JP5820170B2 (en) Adhesive film for semiconductor device, flip chip type semiconductor back film, and dicing tape integrated semiconductor back film
JP5048815B2 (en) Flip chip type semiconductor back film and dicing tape integrated semiconductor back film
JP5592811B2 (en) Manufacturing method of semiconductor device
WO2011132648A1 (en) Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device
JP5465284B2 (en) Flip chip type semiconductor back film and dicing tape integrated semiconductor back film
JP5528936B2 (en) Flip chip type film for semiconductor backside
JP6435088B2 (en) Adhesive sheet used for manufacturing semiconductor device, dicing tape integrated adhesive sheet, semiconductor device, and manufacturing method of semiconductor device
WO2011132647A1 (en) Film for back surface of flip-chip semiconductor
JP5681377B2 (en) Manufacturing method of semiconductor device and flip chip type semiconductor device
JP6322317B2 (en) Dicing tape integrated adhesive sheet, semiconductor device manufacturing method, and semiconductor device
JP6077922B2 (en) Dicing tape integrated adhesive sheet, semiconductor device manufacturing method using dicing tape integrated adhesive sheet, and semiconductor device
JP6129629B2 (en) Dicing tape integrated adhesive sheet and manufacturing method of semiconductor device using dicing tape integrated adhesive sheet
JP2014135469A (en) Adhesive sheet, dicing tape integrated adhesive sheet, method for manufacturing semiconductor device, and semiconductor device
JP5479991B2 (en) Flip chip type film for semiconductor backside
JP5384443B2 (en) Flip chip type semiconductor back film, dicing tape integrated semiconductor back film, semiconductor device manufacturing method, and flip chip type semiconductor device
JP5356326B2 (en) Manufacturing method of semiconductor device
JP2014135468A (en) Dicing tape integrated adhesive sheet and method for manufacturing semiconductor device using dicing tape integrated adhesive sheet
JP5681375B2 (en) Manufacturing method of semiconductor device and flip chip type semiconductor device
JP2016035066A (en) Glue film for semiconductor device, film for flip chip type semiconductor rear face, and film for dicing tape-integrated semiconductor rear face
JP5927249B2 (en) Semiconductor device manufacturing method using semiconductor device manufacturing film
JP5550108B2 (en) Flip chip type film for semiconductor backside
JP6389537B2 (en) Adhesive sheet used for manufacturing semiconductor device, dicing tape integrated adhesive sheet, semiconductor device, and manufacturing method of semiconductor device
JP5681376B2 (en) Manufacturing method of semiconductor device and flip chip type semiconductor device
JP5479992B2 (en) Flip chip type film for semiconductor backside
JP5813928B2 (en) Flip chip type film for semiconductor backside

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140801

R150 Certificate of patent or registration of utility model

Ref document number: 5592811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees