JP2012155561A - 情報処理装置及び書き込み制御方法 - Google Patents
情報処理装置及び書き込み制御方法 Download PDFInfo
- Publication number
- JP2012155561A JP2012155561A JP2011014607A JP2011014607A JP2012155561A JP 2012155561 A JP2012155561 A JP 2012155561A JP 2011014607 A JP2011014607 A JP 2011014607A JP 2011014607 A JP2011014607 A JP 2011014607A JP 2012155561 A JP2012155561 A JP 2012155561A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- management
- management area
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000010365 information processing Effects 0.000 claims description 20
- 238000007726 management method Methods 0.000 description 21
- 238000013500 data storage Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】フラッシュデバイスへのデータ書込回数を抑制できる情報処理装置の提供
【解決手段】実施形態に係る情報処理装置は、オペレーティングシステムにより第1のメモリ容量毎に管理される複数の管理領域を備える第1メモリと、第1のメモリ容量よりも大きな第2のメモリ容量毎にデータが書き込まれる第2メモリと、第1メモリの複数の管理領域のうち1つの管理領域を選択する選択手段と、選択された管理領域のデータと当該選択された管理領域とは異なる管理領域のデータとを含む、第2のメモリ容量に応じた数の管理領域のデータを第2メモリに書き込む書込手段とを備え、書込手段は、選択手段により選択された第1管理領域のデータと、当該第1管理領域とは異なる管理領域のデータとを第2メモリに書き込んだ後、異なる管理領域のうち何れか1の第2管理領域が選択手段により選択された場合、当該第2管理領域のデータを第2メモリに書き込まない。
【選択図】 図1
【解決手段】実施形態に係る情報処理装置は、オペレーティングシステムにより第1のメモリ容量毎に管理される複数の管理領域を備える第1メモリと、第1のメモリ容量よりも大きな第2のメモリ容量毎にデータが書き込まれる第2メモリと、第1メモリの複数の管理領域のうち1つの管理領域を選択する選択手段と、選択された管理領域のデータと当該選択された管理領域とは異なる管理領域のデータとを含む、第2のメモリ容量に応じた数の管理領域のデータを第2メモリに書き込む書込手段とを備え、書込手段は、選択手段により選択された第1管理領域のデータと、当該第1管理領域とは異なる管理領域のデータとを第2メモリに書き込んだ後、異なる管理領域のうち何れか1の第2管理領域が選択手段により選択された場合、当該第2管理領域のデータを第2メモリに書き込まない。
【選択図】 図1
Description
本発明の実施形態は、情報処理装置及び書き込み制御方法に関する。
動作メモリのデータを、HDDやフラッシュデバイス等のストレージにスワップアウトすることにより、動作メモリの容量を確保する技術がある。
ここで、NANDやNOR Flash等のフラッシュデバイスは、当該デバイスに対するデータ書込の限度回数が例えば数十万回程度に制限されている場合がある。このため、フラッシュデバイスに対するデータ書込回数を抑制できることが好ましい。
そこで本発明の実施形態は、フラッシュデバイスをスワップデバイスとして使用した場合に、フラッシュデバイスに対するデータ書込回数を抑制できる情報処理装置及び書き込み制御方法の提供を目的とする。
上記の課題を解決するために、本実施形態の情報処理装置は、オペレーティングシステムにより第1のメモリ容量毎に管理される複数の管理領域を備える第1メモリと、第1のメモリ容量よりも大きな第2のメモリ容量毎にデータが書き込まれる第2メモリと、第1メモリの複数の管理領域のうち1つの管理領域を選択する選択手段と、選択された管理領域のデータと当該選択された管理領域とは異なる管理領域のデータとを含む、第2のメモリ容量に応じた数の管理領域のデータを第2メモリに書き込む書込手段とを備え、書込手段は、選択手段により選択された第1管理領域のデータと、当該第1管理領域とは異なる管理領域のデータとを第2メモリに書き込んだ後、異なる管理領域のうち何れか1の第2管理領域が選択手段により選択された場合、当該第2管理領域のデータを第2メモリに書き込まない。
以下、図面を参照して実施形態を説明する。
図1は本実施形態に係る情報処理装置のシステム構成例を示す図である。実施形態に係る情報処理装置100は、例えばパーソナルコンピュータ、チューナ装置及びデジタルTV等に適用される。ここで情報処理装置100は、CPU等で構成される制御モジュール110、RAM等の揮発性メモリにより構成されるワークメモリ120、NANDやNOR Flash等により構成されるフラッシュデバイス130等を備え、制御モジュール110、ワークメモリ120、フラッシュデバイス130は、バス140を介して接続されている。
図1は本実施形態に係る情報処理装置のシステム構成例を示す図である。実施形態に係る情報処理装置100は、例えばパーソナルコンピュータ、チューナ装置及びデジタルTV等に適用される。ここで情報処理装置100は、CPU等で構成される制御モジュール110、RAM等の揮発性メモリにより構成されるワークメモリ120、NANDやNOR Flash等により構成されるフラッシュデバイス130等を備え、制御モジュール110、ワークメモリ120、フラッシュデバイス130は、バス140を介して接続されている。
ワークメモリ120は物理メモリ空間を含み、物理メモリ空間は複数の物理ページ(複数の物理メモリ領域)により構成され、複数の物理ページは複数の物理アドレスと対応する。つまり各物理ページは、各物理アドレスにより管理することができる。
制御モジュール110は、OSと協同して、仮想メモリ空間150(図1では不図示)によりワークメモリ120へのデータの読み書きを制御する。仮想メモリ空間150は複数のページ(複数の仮想メモリ領域)により構成され、各ページは複数の仮想アドレスと対応する。つまり各ページは各仮想アドレスにより管理することができる。
例えば、制御モジュール110は、複数の仮想アドレスと複数の物理アドレスとの対応関係を管理したアドレス管理テーブル160(図1では不図示)を生成し、この管理テーブル160に基づき、各仮想アドレスにより各物理アドレスに記憶されたデータへのアクセスを制御する。そして、ここで制御モジュール110は、ワークメモリ120へのデータアクセスをOSに応じた処理単位(ページ単位)で制御する。
更に制御モジュール110は、各種処理の際にワークメモリ120の容量が所定の閾値以上になった場合等において、ワークメモリ120に書き込まれたデータをフラッシュデバイス130にスワップアウトする機能を有する。つまり制御モジュール110は、ワークメモリのメモリ容量が不足してきた場合に、例えばアクセス回数の少ないデータや最終アクセス時間が古いデータ等をワークメモリ120からフラッシュデバイス130のスワップファイルに書き出す。
図2に、制御モジュール110が生成するアドレス管理テーブル160の構成例を示す。アドレス管理テーブル160では、各ページに対して、仮想アドレス範囲と物理アドレス範囲とデータ格納状態とが対応付けられる。つまり、ワークメモリ120のメモリ領域は、制御モジュール110により複数のページ(管理領域)毎に管理されており、夫々のページに対してデータ格納状態が対応付けられている。
ここで、データ格納状態とは、ページに対応付けられた物理アドレス範囲のデータが、フラッシュデバイス130にスワップアウト済みか否か、ページに対応付けられた物理アドレス範囲のメモリが開放済みであるか否か等を示すものである。即ち、例えば「Empty」はページに対応付けられた物理アドレスのメモリが開放されていることを示し、「Clean」はページのデータがスワップアウトされてフラッシュデバイス130にデータが格納されていることを示し、「Dirty」はページのデータがスワップアウトされていないことを示す。
次に図3乃至図8を参照して、制御モジュール110によるスワップアウトに係る処理例を説明する。
図3は、ワークメモリ120及びフラッシュデバイス130の初期状態における、仮想メモリ空間150とフラッシュデバイス130のデータ格納状態例を示す図である。制御モジュール110は、OSに従って、仮想メモリ空間150を例えば4Kバイト等の処理単位(メモリ容量)毎に管理し、当該仮想メモリ空間150にアドレスが対応付けられたワークメモリ120へのデータアクセスを制御する。そして仮想メモリ空間150は、例えばページP1乃至Pnにブロック化されており、各ページのデータ格納状態は「Dirty」となっている。つまり各ページに対応するデータはフラッシュデバイス130に書き込まれていない。
図3は、ワークメモリ120及びフラッシュデバイス130の初期状態における、仮想メモリ空間150とフラッシュデバイス130のデータ格納状態例を示す図である。制御モジュール110は、OSに従って、仮想メモリ空間150を例えば4Kバイト等の処理単位(メモリ容量)毎に管理し、当該仮想メモリ空間150にアドレスが対応付けられたワークメモリ120へのデータアクセスを制御する。そして仮想メモリ空間150は、例えばページP1乃至Pnにブロック化されており、各ページのデータ格納状態は「Dirty」となっている。つまり各ページに対応するデータはフラッシュデバイス130に書き込まれていない。
また制御モジュール110は、ワークメモリ120からフラッシュデバイス130へのスワップアウトを行う場合、一定数のページ毎の処理単位で書き込み処理を行う。ここでは当該一定数ページ毎の書き込み処理単位の夫々をSwap Block B1乃至Bmと呼ぶ。そして図3においては、これらSwap Block B1乃至Bm夫々のデータ格納状態も「Dirty」となっている。なお、Swap Blockのデータ格納状態における「Dirty」は、Swap Block内の何れかのページのデータが未スワップアウトであることを示し、「Clean」は、Swap Block内の全てのページのデータがスワップアウトされ、フラッシュデバイス130にデータが書き込まれている状態であることを示す。
一方、フラッシュデバイス130において、当該フラッシュデバイス130の記憶領域を構成するErase Block E1乃至Emは、既にデータが消去されている(データが書き込まれていない)free blockとなっており、新たなデータを書き込み可能な状態となっている。ここでErase Blockとは、フラッシュデバイス内のデータを書き換える(消去する)場合の処理単位(管理単位)となるブロックであり、夫々のブロックは例えば16Kバイトや128Kバイト等のメモリ容量に設定されている。つまり、フラッシュデバイス130においては、制御モジュール110がワークメモリ120に対してアクセスする場合の処理単位(ページ単位)よりも大きな処理単位(Erase Block単位)でデータの書き換えが行われる場合がある。
このため制御モジュール110は、スワップアウトの際に、仮想メモリ空間150の夫々のページに対応付けられたワークメモリ120のデータを、フラッシュデバイス130の書換え処理単位に一致する容量となる複数ページ(Swap Block)毎に当該フラッシュデバイス130にスワップアウトする。
図4は、制御モジュール110が、ページP2をスワップ対象ページとして指定した場合の処理例を示す図である。ここで制御モジュール110は、スワップ対象のページP2が含まれるSwap Block B1に含まれるページP1乃至P4を、フラッシュデバイス130の領域E1に書き込む。そして制御モジュール110は、スワップ対象ページのページP2に対応するメモリ空間を開放して、当該ページP2の状態を「Empty」に変更する。なお制御モジュール110は、メモリ領域を開放する場合、当該メモリ領域に新たなデータを書き込み可能であることをOSが認識可能な状態にすればよい。そしてこの場合に制御モジュール110は、当該開放するメモリ領域のデータを削除しても良いし、あるいは削除しなくとも良い。
また、ページP2と共にスワップされたSwap Block B1内の他のページP1、P3、P4は、スワップ済みを示す「Clean」の状態になる。更にSwap Block B1の状態も「Dirty」から「Clean」に変更される。そして、フラッシュデバイス130の記憶領域において、Erase Block E1には、Swap Block B1のデータが書き込まれる。
図5に、図4にてスワップアウトが完了した後に制御モジュール110がページP1をスワップアウトの対象ページとして指定した場合の処理例を示す。この場合、ページP1のデータは既にスワップアウトされている。このため制御モジュール110は、当該ページP1のデータを再度スワップアウトすることなくページP1に対応するメモリ領域を開放して、アドレス管理テーブル160のデータ格納状態を「Clean」から「Empty」に変更する。なおここで制御モジュール110は、Swap Block B1のデータがスワップアウト済みであるため、当該Swap Block B1の状態を「Clean」から変更しない。
図6は、図5の状態においてにおいてページP1の開放が完了した後に、制御モジュール110がページP4のメモリ領域をWrite対象の領域として指定した場合の処理例を示す。制御モジュール110は、ページP4にデータを書き込むと、当該ページP4のデータ格納状態を、未スワップであることを示す「Dirty」に変更する。なおここではページP4がWrite対象ページである場合を示しているが、ページP1乃至P3がWrite対象ページである場合、制御モジュール110は当該対象ページにデータを書き込み、当該対象ページのデータ格納状態を「Dirty」に変更する。
そして制御モジュール110は、Swap Block B1の状態を「Clean」から「Dirty」に変更する。なお、Write対象ページが「Dirty」である場合、制御モジュール110は、当該Write対象ページに対応付けられているメモリ領域にデータを書き込み、当該ページの状態を「Dirty」から変更しない。
なお図5においては書き込み処理が発生した場合について例示しているが、例えば図5において「Clean」状態のページP4をRead対象のページとして指定した場合、制御モジュール110は、当該ページP4に対応するメモリ領域のデータを読み出し、当該ページP4の状態を「Clean」から変化させない。一方、図5においてメモリが開放された「Empty」状態のページP1又はP2に対するRead処理を行う場合、制御モジュール110は、OSに従った通常のスワップインの処理と同様に、リード対象ページのメモリ開放前に当該ページに格納されていたデータを、当該データがスワップアウトされているフラッシュデバイス130から読み込み、当該データをリード対象ページに書き込む。そして制御モジュール110は、当該ページの状態を「Empty」から「Clean」に変更する。
図7は、図6の状態においてページP4へのWrite処理が完了した後に、制御モジュール110がページP3をスワップアウト対象ページとして指定した場合の処理例を示す。ここで、ページP3が含まれるSwap Block B1に含まれるページP4は、未だフラッシュデバイス130にスワップアウトされていない。このため制御モジュール110は、ページP4に対応するメモリ領域のデータをフラッシュデバイス130にスワップアウトする。
ここで、状態が「Clean」であるページP1乃至P3に対応するデータは、フラッシュデバイス130のメモリ領域に格納されている。そこで制御モジュール110は、フラッシュデバイス130に格納されている、ページP1乃至P3に対応するデータと、ワークメモリ120に格納されているページP4に対応するデータとを、フラッシュデバイス130に書き込む。そしてこの場合に制御モジュール110は、当該データを、ページP1乃至P3が格納されているErase Block E1とは異なるErase Blockに書き込む。
そして制御モジュール110は、スワップアウト対象のページP3に対応するメモリ領域を開放して当該ページの状態を「Clean」から「Empty」に変更し、また、スワップアウトしたSwap Block B1内に含まれるページP4の状態を「Dirty」から「Clean」に変更する。また制御モジュール110は、Swap Block B1の状態を「Dirty」から「Clean」に変更する。
なお図7において制御モジュール110は、ページP1乃至P4に対応するデータをワークメモリ120から読み込んでフラッシュデバイス130のErase Block E2に書き込んでもよい。
図8は、制御モジュール110によるスワップアウトに係る処理フロー例を示す図である。まず制御モジュール110は、例えばワークメモリ120における書き込み可能な状態のメモリ領域が所定値以下になると(S801のYes)、スワップアウト対象ページを選択する(S802)。ここで制御モジュール110は、例えば夫々のページに対するアクセスの回数等に基づいてスワップアウト対象ページを選択できる。
つまり、アクセス回数が他のページよりも少ないページや、最終アクセス時間が最も古いページ等をスワップアウト対象ページとして選択できる。あるいは制御モジュール110は、S802において、データ格納状態が「Clean」であるSwap Blockに含まれるページを優先的にスワップアウト対象ページとして選択してもよい。
次に制御モジュール110は、アドレス管理テーブル160を参照して、スワップアウト対象として選択したページのデータ格納状態が「Dirty」であるか否か、即ち、選択したページに対応するワークメモリ120のメモリ領域のデータがフラッシュデバイス130に書き込まれているか否かを判別する(S803)。ここで、選択ページのデータがワークメモリ130に記憶されている場合(S803のNo)、つまりスワップアウト対象のページの状態が「Clean」又は「Empty」である場合、制御モジュール110は、当該ページに対応するメモリ領域を開放する(S804)。なお、スワップアウト対象ページの状態が「Empty」である場合、当該ページは既に開放されているのでS804において再度開放しなくともよい。
一方、S803において、スワップアウト対象ページの状態が「Dirty」である場合(S803のYes)、続いて制御モジュール110は当該スワップアウト対象ページが含まれるSwap Blockに含まれる全てのページの状態が「Dirty」であるか否かを判別する(S805)。ここで、当該Swap Block内の何れかのページの状態が「Clean」又は「Empty」である場合(S805のNo)、つまり当該Swap Block内の何れかのページのデータがフラッシュデバイス130に格納されている場合、制御モジュール110は、図7で説明した処理を実行する(S806)。
即ち、スワップアウト対象ページが含まれるSwap Block内の未スワップアウトのページのデータと、フラッシュデバイス130に記憶されている、当該Swap Blockの未スワップアウトページ以外のページのデータとを、フラッシュデバイス130に書き込む。そしてこの場合に制御モジュール110は、フラッシュデバイス130のErase Blockのうち、未スワップアウトページ以外のページのデータが格納されていたブロックとは異なるブロックにデータを書き込む。
一方、S805において、スワップアウト対象ページを含むSwap Block内の全てのページの状態が「Dirty」である場合(S805のYes)、制御モジュール110は当該Swap Block内のデータを、ワークメモリ120からフラッシュデバイス110にスワップアウトする(S807)。そして制御モジュール110は、当該Swap Blockの状態を「Clean」に変更する(S808)。
そして制御モジュール110は、スワップアウト対象として選択したページに対応するメモリ領域を開放するとともに当該ページの状態を「Empty」に変更し(S809)、また、Swap Block内のスワップアウト対象以外のページの状態を「Clean」に変更し(S810)、再度S801の処理を実行する。
続いて、S801においてワークメモリ120のスワップアウトが必要でない場合(S801のNO)について説明する。制御モジュール110は、ワークメモリ120のメモリ領域へのデータのWrite処理を実行する場合(S811のYes)、書き込み対象ページを選択して当該ページに対応するメモリ領域にデータを書き込む(S812)。そして制御モジュール110は、書き込み対象ページの書き込み前の状態が「Clean」や「Empty」であった場合(S813のYes)、例外処理(割り込み処理)を発生させて当該書き込み処理を検出する。次に制御モジュール110は、書き込み対象ページの状態を「Dirty」に変更し(S815)、再度S801の処理を実行する。
一方、S813において書き込み対象ページの状態が「Dirty」であった場合(S813のNo)、制御モジュール110は、例外処理を発生させることなくS801の処理を実行する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
100…情報処理装置、110…制御モジュール、120…ワークメモリ、130…フラッシュデバイス、140…バス、150…仮想メモリ空間、160…アドレス管理テーブル
Claims (6)
- オペレーティングシステムにより第1のメモリ容量毎に管理される複数の管理領域を備える第1メモリと、
前記第1のメモリ容量よりも大きな第2のメモリ容量毎にデータが書き込まれる第2メモリと、
前記第1メモリの複数の管理領域のうち1つの管理領域を選択する選択手段と、
前記選択された管理領域のデータと当該選択された管理領域とは異なる管理領域のデータとを含む、前記第2のメモリ容量に応じた数の管理領域のデータを前記第2メモリに書き込む書込手段と
を備え、
前記書込手段は、前記選択手段により選択された第1管理領域のデータと、当該第1管理領域とは異なる管理領域のデータとを前記第2メモリに書き込んだ後、前記異なる管理領域のうち何れか1の第2管理領域が前記選択手段により選択された場合、当該第2管理領域のデータを前記第2メモリに書き込まない、情報処理装置。 - 前記選択手段は、前記複数の管理領域のうち、前記書き込み手段により前記第2メモリにデータが書き込まれている管理領域を優先的に選択する、請求項1記載の情報処理装置。
- 前記第1メモリは、前記第2のメモリ容量に応じた数の管理領域を含む管理ブロック毎に前記オペレーティングシステムにより管理され、
前記第2メモリは、前記第2のメモリ容量の書き込みブロック毎にデータが書き込まれ、
前記書込手段は、前記選択された管理領域が含まれる前記管理ブロックに、前記第2メモリにデータを書込済みの管理領域と未書込の管理領域とが含まれる場合、当該書込済のデータと未書込のデータとを、当該書込済のデータが書き込まれている前記書込ブロックとは異なる書込ブロックに書き込む、請求項1記載の情報処理装置。 - 前記書込手段は、前記第2メモリに書き込まれている前記書込済みのデータと前記未書込のデータとを、前記異なる書込ブロックに書き込む、請求項3記載の情報処理装置。
- 前記書込手段は、前記第1メモリに格納されている前記書込済みのデータと前記未書込のデータとを、前記異なる書込ブロックに書き込む、請求項3記載の情報処理装置。
- オペレーティングシステムにより第1のメモリ容量毎に管理される複数の管理領域を備える第1メモリと、前記第1のメモリ容量よりも大きな第2のメモリ容量毎にデータが書き込まれる第2メモリとを備える装置における書き込み制御方法であって、
前記第1メモリの複数の管理領域のうち1つの管理領域を選択することと、
前記選択された管理領域のデータと当該選択された管理領域とは異なる管理領域のデータとを含む、前記第2のメモリ容量に応じた数の管理領域のデータを前記第2メモリに書き込むことと、
前記選択手段により選択された第1管理領域のデータと、当該第1管理領域とは異なる管理領域のデータとを前記第2メモリに書き込まれた後、前記異なる管理領域のうち何れか1の第2管理領域が選択された場合、当該第2管理領域のデータを前記第2メモリに書き込まないことと
を備える書き込み制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014607A JP4966418B1 (ja) | 2011-01-26 | 2011-01-26 | 情報処理装置及び書き込み制御方法 |
US13/192,236 US20120191938A1 (en) | 2011-01-26 | 2011-07-27 | Information processing apparatus and write control method |
US13/748,436 US20130138910A1 (en) | 2011-01-26 | 2013-01-23 | Information Processing Apparatus and Write Control Method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014607A JP4966418B1 (ja) | 2011-01-26 | 2011-01-26 | 情報処理装置及び書き込み制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4966418B1 JP4966418B1 (ja) | 2012-07-04 |
JP2012155561A true JP2012155561A (ja) | 2012-08-16 |
Family
ID=46545033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011014607A Expired - Fee Related JP4966418B1 (ja) | 2011-01-26 | 2011-01-26 | 情報処理装置及び書き込み制御方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20120191938A1 (ja) |
JP (1) | JP4966418B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014174752A (ja) * | 2013-03-08 | 2014-09-22 | Canon Inc | 情報処理装置、その制御方法及びプログラム |
KR20160011212A (ko) * | 2013-05-17 | 2016-01-29 | 아브 이니티오 테크놀로지 엘엘시 | 데이터 운영을 위한 메모리 및 스토리지 공간 관리 |
US9875064B2 (en) | 2015-03-11 | 2018-01-23 | Toshiba Memory Corporation | Storage system architecture for improved data management |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120112965A (ko) * | 2011-04-04 | 2012-10-12 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이를 스왑 메모리로 이용하는 데이터 처리 장치, 및 이를 이용한 스왑 방법 |
US20140013031A1 (en) * | 2012-07-09 | 2014-01-09 | Yoko Masuo | Data storage apparatus, memory control method, and electronic apparatus having a data storage apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007188499A (ja) * | 2006-01-13 | 2007-07-26 | Samsung Electronics Co Ltd | デマンドページング技法を適用したシステムでページ置換実行時間を短縮させる方法および装置 |
JP2008140236A (ja) * | 2006-12-04 | 2008-06-19 | Nec Corp | メモリ管理システム、情報処理装置及びメモリ管理方法 |
JP2009020776A (ja) * | 2007-07-13 | 2009-01-29 | Panasonic Corp | スワップアウト制御装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8195891B2 (en) * | 2009-03-30 | 2012-06-05 | Intel Corporation | Techniques to perform power fail-safe caching without atomic metadata |
-
2011
- 2011-01-26 JP JP2011014607A patent/JP4966418B1/ja not_active Expired - Fee Related
- 2011-07-27 US US13/192,236 patent/US20120191938A1/en not_active Abandoned
-
2013
- 2013-01-23 US US13/748,436 patent/US20130138910A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007188499A (ja) * | 2006-01-13 | 2007-07-26 | Samsung Electronics Co Ltd | デマンドページング技法を適用したシステムでページ置換実行時間を短縮させる方法および装置 |
JP2008140236A (ja) * | 2006-12-04 | 2008-06-19 | Nec Corp | メモリ管理システム、情報処理装置及びメモリ管理方法 |
JP2009020776A (ja) * | 2007-07-13 | 2009-01-29 | Panasonic Corp | スワップアウト制御装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014174752A (ja) * | 2013-03-08 | 2014-09-22 | Canon Inc | 情報処理装置、その制御方法及びプログラム |
KR20160011212A (ko) * | 2013-05-17 | 2016-01-29 | 아브 이니티오 테크놀로지 엘엘시 | 데이터 운영을 위한 메모리 및 스토리지 공간 관리 |
JP2016530584A (ja) * | 2013-05-17 | 2016-09-29 | アビニシオ テクノロジー エルエルシー | データ操作のための、メモリ及びストレージ空間の管理 |
KR102201510B1 (ko) | 2013-05-17 | 2021-01-11 | 아브 이니티오 테크놀로지 엘엘시 | 데이터 운영을 위한 메모리 및 스토리지 공간 관리 |
US9875064B2 (en) | 2015-03-11 | 2018-01-23 | Toshiba Memory Corporation | Storage system architecture for improved data management |
Also Published As
Publication number | Publication date |
---|---|
US20130138910A1 (en) | 2013-05-30 |
JP4966418B1 (ja) | 2012-07-04 |
US20120191938A1 (en) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI494761B (zh) | 分割實體區塊之方法及記憶體系統 | |
KR101924022B1 (ko) | 메모리 시스템 및 그것의 페이지 교체 방법 | |
JP5783809B2 (ja) | 情報処理装置、起動方法およびプログラム | |
JP4886866B2 (ja) | 主記憶装置へのアクセスを高速化する方法および記憶装置システム | |
JP5492156B2 (ja) | 情報処理装置およびキャッシュ方法 | |
US20170285954A1 (en) | Data storage device and data maintenance method thereof | |
JP4966418B1 (ja) | 情報処理装置及び書き込み制御方法 | |
JP6746747B2 (ja) | 記憶システム | |
JP2013222435A (ja) | 半導体記憶装置及びその制御方法 | |
JP5721901B2 (ja) | ウェアレベリングを有するメモリ装置の暗号化 | |
US20170285953A1 (en) | Data Storage Device and Data Maintenance Method thereof | |
JP2010287049A (ja) | メモリシステムおよびメモリシステムの管理方法 | |
JP2013235531A5 (ja) | ||
JP6401071B2 (ja) | プログラマブルコントローラ | |
JP6318073B2 (ja) | 電子機器 | |
CN103389943A (zh) | 控制装置、存储装置及存储控制方法 | |
JP2013200688A (ja) | メモリシステムおよびその制御方法 | |
JP5943153B2 (ja) | 情報処理装置、書き込み制御回路、書き込み制御方法、及び書き込み制御プログラム | |
CN109002265B (zh) | 一种数据处理的方法以及相关装置 | |
JP4888333B2 (ja) | フラッシュディスク装置 | |
JP6012432B2 (ja) | 半導体記憶装置 | |
JP5795418B2 (ja) | キャッシュ装置、及び記憶システム | |
JP2013109404A (ja) | 情報処理装置 | |
WO2015194063A1 (ja) | メモリ管理方法、メモリ管理のためのプログラムおよびメモリ管理装置 | |
JP2008191855A (ja) | 半導体記憶装置及びメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |