JP2012152065A

JP2012152065A - 電源装置

Info

Publication number: JP2012152065A
Application number: JP2011010128A
Authority: JP
Inventors: Hajime Takahashi; 哉高橋
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2011-01-20
Filing date: 2011-01-20
Publication date: 2012-08-09
Also published as: US20130294122A1; US9099931B2; WO2012098781A1

Abstract

【課題】ユーザによる不慮の電源遮断が行われた場合(例えばＡＣコード抜けや、カートのスイッチオフなど)でも、データの保存を確実に行える電源装置を提供することである。
【解決手段】電源装置１０は、コンバータ１２と、整流回路１３と、電圧周期検出回路１４と、電源断信号出力手段１５と、を備える。コンバータ１２は、外部の電源より入力される交流電圧を直流電圧に変換し出力する。整流回路１３は、外部の電源より入力される交流電圧を整流し、整流波形電圧を出力する。電圧周期検出回路１４は、前記整流波形電圧が所定の閾値となる電圧周期を検出し、前記電圧周期が所定の周期より長いことを検出した時、電圧周期異常信号を出力する。電源断信号出力手段１５は、前記電圧周期異常信号が入力された時、電源断信号を出力する。
【選択図】図１

Description

本発明は、電源装置に係り、特に医療用装置において不慮の電源遮断が行われた場合でもデータの保存を確実に行える電源装置に関する。

医療用装置において、装置への電源供給が遮断されたときに、製品回路(例えばプロセッサ)側でそれまでに取得したデータを確実に保存できることが必要である。

例えば特許文献１では、プロセッサに電源を供給する電源装置において、電源スイッチによる電源遮断が発生した場合には、電源スイッチのオフをトリガーにして、撮像素子や表示素子などに対しては即時の電源供給停止を行うための遮断信号を出力する一方、プロセッサに対しては電源遮断時のデータ保存を確実に実施するために一定時間遅延した遮断信号を生成してプロセッサへの電源供給を一定時間継続させ、一定時間経過後にプロセッサの電源供給を遮断する技術が提案されている。

特許文献１は、具体的には、電源スイッチと並列に補助スイッチとしてのリレーを配置し、電源スイッチがオフになった時から一定期間リレーをオンさせる遅延回路が動作することにより、電源スイッチ断後も一定時間、プロセッサ内部に商用電圧が供給し続けられるため、データ保存を確実に行うのに必要な時間ｔ1を確保できるようにしている。

特開２００６−３４０９２１号公報

しかしながら、特許文献１の電源装置では、電源スイッチ断をトリガーとして電源遮断信号を生成するものであって、電源ケーブル外れなど、電源スイッチよりも前段で生じる入力交流電源断に対応できなかった。具体的には、電源スイッチの前段階に存在するＡＣコードのプラグが配電用のコンセントから外れたとき(以下単にＡＣコード抜けという)の電源遮断や、電源装置が搭載された医療用カートに設置されたスイッチがオフすることによって生じる電源遮断については、考慮されていなかった。

そこで、本発明はこのような問題に鑑み、ユーザによる不慮の電源遮断が行われた場合(例えばＡＣコード抜けや、カートのスイッチオフなど)でも、プロセッサ等のデータの保存を確実に行える電源装置を提供することを目的とするものである。

本発明による電源装置は、外部の電源より入力される交流電圧を直流電圧に変換し出力するコンバータと、外部の電源より入力される交流電圧を整流し、整流波形電圧を出力する整流回路と、前記整流波形電圧が所定の閾値となる電圧周期を検出し、前記電圧周期が所定の周期より長いことを検出した時、電圧周期異常信号を出力する電圧周期検出回路と、前記電圧周期異常信号が入力された時、電源断信号を出力する電源断信号出力手段と、を備えたことを特徴とする。

本発明によれば、ユーザによる不慮の電源遮断が行われた場合(例えばＡＣコード抜けや、カートのスイッチオフなど)でも、データの保存を確実に行える電源装置を実現することができる。

本発明の第１の実施形態の電源装置の構成を示す回路図。図１における電源遮信号(オフ信号)出力部の一部の抵抗素子に代えて使用できる他の構成例を示す回路図。図１におけるＣ点及びＤ点を入力端とするＮＯＲ回路の真理値表を示す図。図１の電源装置の電源遮断時の動作例を説明するタイミングチャート。図１の電源装置の電源遮断時のもう１つの動作例を説明するタイミングチャート。本発明の第２の実施形態の電源装置の構成を示す回路図。本発明の関連技術の電源装置を示すブロック図。図７の電源装置の動作を説明するタイミングチャート。

以下、本発明の実施の形態について図面を参照して詳細に説明する。
図１乃至図６を参照して本発明の実施形態を説明する前に、図７及び図８を参照して本発明の関連技術について説明する。

図７は本発明の関連技術の電源装置を示している。
図７に、ＡＣコード抜け、カートのスイッチオフによる電源遮断を考慮し、レギュレータを構成するスイッチングトランスの１次回路の平滑コンデンサの容量を増やすことで十分なデータ保存に必要な時間ｔ1を確保し、あわせて従来例の特許文献１で述べたリレーと遅延回路を削除した構成の関連技術を示す。また、図８に、図７の電源装置におけるＡＣコード抜け発生時のタイミングチャートを示す。なお、以下の説明で、１次側又は１次回路とは、スイッチングトランスＴの１次側及びフォトカプラＩＣ1の１次側又は１次回路を意味し、２次側又は２次回路とは、スイッチングトランスＴの２次側及びフォトカプラＩＣ1の２次側を又は２次回路を意味している。

図７において、符号Ｌ，Ｎはそれぞれ商用電源の電源ラインのライブ側，ニュートラル側の各ライン、Ｌ1，Ｌ2はコモンモードフィルタ、Ｒ0は突入電流制限用サーミスタ、Ｄ2及びＤ3は半波整流用のダイオード直列回路、Ｃ1〜Ｃ4は高周波ノイズ除去用コンデンサ、ＳＷは電源スイッチ、ＦＧは大地に接続するフレームグラウンドを示す。また、符号１は４つのダイオードを用いたダイオードブリッジＤ1で構成される全波整流回路、２は全波整流出力を平滑化する２つの平滑コンデンサＣ5，Ｃ6を並列接続した平滑回路、Ｔはスイッチングトランス、３はトランジスタ等のスイッチング素子を含むスイッチング回路、４はスイッチングトランスＴの２次側の整流回路、５は負荷回路を示す。さらに、Ｄ2，Ｄ3はダイオード、Ｒ2〜Ｒ13は抵抗、Ｃ7は充電用コンデンサ、ＺＤ1は半波整流電圧入力用ツェナーダイオード(ツェナー電圧Ｖs)、Ｑ1は半波整流電圧監視用のＮＰＮ型トランジスタ、ＺＤ2は電源遮断検出用ツェナーダイオード(ツェナー電圧Ｖth)、ＩＣ4は電源遮断検出用コンパレータ、ＩＣ1は１次側と２次側を光結合するフォトカプラ、Ｑ2は電源断信号(OFF信号)出力用のＮＰＮ型トランジスタ、Ｃ8はOFF信号波形整形用のコンデンサである。

図８は図７の電源装置の動作を示すタイミングチャートである。図８は電源断が半波整流電圧波形の９０度(以下、度はdegと表記) 付近のタイミングＰ1でＡＣコードが外れた場合を例として説明する。
図８のタイミングチャートでＡ〜Ｄは1次回路の信号波形であって、波形の基準点は１次ＧＮＤである。Ｅ及びＦは２次回路の信号波形であって、波形の基準点は２次ＧＮＤである。

以降、図７のの動作について説明する。
Ａは、Ｌ(ライブ)に接続されたダイオードのカソード側電位であって、１次ＧＮＤ基準で半波整流電圧となる。ＢはＤ２及びＤ３による半波整流電圧の監視回路６の入力部である。

Ｃは、半被整流電圧を監視するトランジスタＱ1のコレクタ出力であって、Ｌ(ライブ)−1次ＧＮＤの電位が高い期間に、Ｑ1のベースに電流が流れ込み、Ｑ1はオンされ、これによってＣはローレベル(以下、LOWレベル)になる。L−1次ＧＮＤの電位が低い期間には、Ｑ1はオフされ、時定数回路(Ｒ7，Ｃ7)の時定数でコンデンサＣ7に１次Ｖccが充電される。

Ｄは、ツェナーダイオードＺＤ2のツェナー電圧Ｖthと、ＣのトランジスタＱ１のコレクタ電圧とを比較するコンパレータＩＣ4の出力である。ＩＣ4の出力Ｄは、商用電源がある場合には、コンデンサＣ7が低いレベルに平滑化されているのでハイレベル(以下、HIGHレベル)であるが、商用電源が停止するとコンデンサＣ7の充電電圧によってＣの電位が閾値Ｖthより高くなるためＤはロー(LOW)レベルで出力する。

Ｅは、フォトカプラＩＣ1の出力である。Ｅはエミッタ接地のトランジスタＱ2のベースに接続しているため、Ｄとは電圧レベルが反転している。Ｆ(OFF信号)は、監視回路６の出力信号である。OFF信号は、商用電源がある場合にはHIGHレベル、商用電源が停止するとLOWレベルになる。

図８のタイミングチャート波形で分かるように、電源遮断が位相９０deg付近(Ｐ1)でＡＣコードが外れた場合には、電源スイッチＳＷの前段にあるコンデンサＣ1〜Ｃ4の残留電圧の影響により電源遮断後もＣ点の電位が低いレベルに保たれる結果、電源遮断Ｐ1から電圧遮断検出までの時間(図示ｔ0にて示す)が長くなる。その影響により、データ保存に必要な時間ｔlを十分に確保できない可能性がある。これは、１次側平滑回路２のコンデンサＣ5，Ｃ6の容量によって電源遮断Ｐ1以後にトランスＴの２次出力を維持できる時間はｔ0とこれに追加されるｔ1との和(＝ｔ0＋ｔ1)に規制されるためである。つまり、ｔ0＋ｔ1は平滑コンデンサ容量で最大時間が制限されるためｔ0が長くなればｔ1が短くなってしまう。また、図７に示す電源装置はｔ1を１次回路の平滑コンデンサＣ5，Ｃ6で確保する設計思想であるため、平滑コンデンサをある程度大容量に設計しなければならず、小型化・低コスト化の実現が難しい。

以上のように、図７の関連技術の電源装置では、ＡＣコ−ト゛が抜けた場合の電源遮断タイミング(図８の例では位相９０deg付近で遮断)によっては図８に示すｔ0が長くなってしまう。このとき、電源遮断からトランスＴの２次出力が停止するまでの時間には前述したように制限があることから、結果的にｔ1が短くなってしまう場合がある。

この課題を解決するために、本発明の実施形態では以下の手段を実施する。
(a)正常動作時に５０〜６０Hzで交流動作する商用電圧を、全波整流波形に変換する。

(b)全波整流波形のゼロクロス付近をフォトカプラ(閾値ＶS１)を用いることによって１００〜１２０Hzの矩形波に変換し、２次回路に伝達する。
(c)矩形波を監視し、その矩形波レベルが一定期間以上HIGHまたはＬＯＷを継続した場合に製品回路(例えばプロセッサ)側へ電源遮断信号(OFF信号)を出力する。

［第１の実施形態］
図１は本発明の第１の実施形態の電源装置の構成を示す回路図である。
図１において、電源装置１０は、電源入力部１１と、コンバータ１２と、整流回路１３と、電圧周期検出回路１４と、電源断信号出力手段１５と、を備える。

電源入力部１１は、ライブＬ，ニュートラルＮの商用電源ラインがヒューズ、コモンモードフィルタＬ1、突入電流制限用サーミスタＲ0、コモンモードフィルタＬ2、高周波ノイズ除去用コンデンサＣ6〜Ｃ9を順に通して電源スイッチＳＷの入力端子に接続している。高周波ノイズ除去用コンデンサＣ6〜Ｃ9のうちのコンデンサＣ6，Ｃ7の各一端の電源ラインＬ，Ｎのそれぞれに接続し、コンデンサＣ6，Ｃ7の各他端はフレームグラウンド(ＦＧ)に接続されている。コンデンサＣ8，Ｃ9の各両端は電源ラインＬ，Ｎ間に接続されている。

コンバ一タ１２は、外部の商用電源ＡＣより入力される交流電圧を直流電圧に変換し出力するもので、変換された直流電圧はプロセッサなどの負荷回路５に供給される。コンバ一タ１２は、ダイオードブリッジＤ5で構成される整流回路１と、２つの平滑コンデンサＣ6及びＣ7を並列に接続した平滑回路２と、平滑化した直流電圧をトランスＴとスイッチング回路３を用いて一旦交流に変換した後、整流回路４にて適宜の電圧レベルの直流電圧を得て、負荷回路５として製品回路(例えばプロセッサ)に供給する。

整流回路１３は、外部の電源より入力される交流電圧を整流し、整流波形電圧を出力する。整流回路１３は、例えば、カソード同士が共通に接続され、各々のアノードが電源スイッチＳＷの２つの出力ラインに接続された２つのダイオードＤ3及びＤ4による全波整流回路で構成されている。

図１のブロック図上において、符号Ａは整流回路１３から出力される全波整流波形電圧である。符号ＢはフォトカプラＩＣ1の２次側のフォトトランジスタのコレクタ出力電圧であり、後述の第１の信号又は第２の信号に相当する。符号ＣはコンパレータＩＣ2の出力端に接続された抵抗Ｒ5及びコンデンサＣ2の時定数回路の出力電圧であり、後述の第１の確定信号に相当する。符号ＤはコンパレータＩＣ3の出力端に接続された抵抗Ｒ9及びコンデンサＣ3の時定数回路の出力電圧であり、後述の第２の確定信号に相当する。ここで、確定信号とは、このダイオードＤ1又はＤ2で検出されるＤ1又はＤ2の閾値以上の信号をいう。

また、符号ＥはダイオードＤ1のカソードとダイオードＤ2のカソードとの共通接続点の出力電圧であり、電圧同期異常信号に相当する。符号ＦはダイオードＤ1及びＤ2の共通出力点の出力電圧をトランジスタＱ5を通すことで反転させて生成したＱ5のコレクタ出力電圧であるＯＦＦ信号電圧を示している。

電圧周期検出回路１４は、全波整流波形電圧が所定の閾値となる電圧周期を検出し、電圧周期が所定の周期より長いことを検出した時、電圧周期異常信号を出力する。
電圧周期検出回路１４は、整流回路１３からの全波整流電圧Ａを抵抗Ｒ1及びＲ2の直列回路を介してフォトカプラＩＣ1の１次側の発光ダイオードの一端に入力したときに、入力された全波整流電圧が所定の閾値Ｖs1以上であれば、１次側の発光ダイオードが発光して、フォトカプラＩＣ1の２次側のフォトトランジスタがこれを受光してそのコレクタ・エミッタ間が導通(オン)する。このとき、第１の電圧検出器としてのフォトカプラＩＣ1の出力Ｂは、第１の信号として２次ＧＮＤ即ち０Ｖレベルを出力する。

また、入力された全波整流電圧が所定の閾値Ｖs1未満であれば、１次側の発光ダイオードは発光せず、フォトカプラＩＣ1の２次側のフォトトランジスタのコレクタ・エミッタ間は導通せずオフする。このとき、第２の電圧検出器としてのフォトカプラＩＣ1の出力は、第２の信号として２次Ｖcc即ち回路電源電圧レベルを出力する。

このように、フォトカプラＩＣ1は、整流回路１３から入力される全波整流波形電圧が、所定の閾値Ｖs1以上であることを検出した時、第１の信号を出力する第１の電圧検出器として機能する一方、入力される全波整流波形電圧が所定の閾値Ｖs1未満であることを検出した時、第２の信号を出力する第２の電圧検出器として機能する。

具体的には、フォトカプラＩＣ1は、電源ラインＬ，ＮをダイオードＯＲ接続した信号を入力とする。Ａ点は、ダイオードＤ3，Ｄ4によって全波交流電圧波形となるため、商用電源の位祖が０deg、１８０deg付近においてゼロクロスするタイミングで、フォトカプラＩＣ1の出力がHIGH、LOWを繰り返し、ＩＣ1出力は、約１０ms周期の矩形波となる。

なお、商用電圧遮断時における、フォトカプラＩＣ1の出力（Ｂ点)の状態は、以下の２通りが考えられる。(a) 電源遮断のタイミングが、位相０deg、１８０deg付近の場合には、HIGH出力を継続する(図４参照)。(b) 電源遮断のタイミングが、位相０deg、１８０deg付近でない場合、LOW出力を継続する(図５参照)。これらの動作を監視することで、商用電圧の遮断を監視している。

なお、フォトカプラＩＣ1の１次側の発光ダイオードの他端は１次側グラウンド(以下、１次ＧＮＤ)に接続され、２次側のフォトトランジスタのエミッタは２次側グラウンド(以下、２次ＧＮＤ)に接続されている。

フォトカプラＩＣ1の２次側のフォトトランジスタのコレクタ出力ＢはコンパレータＩＣ2の−入力端に入力すると同時にコンパレータＩＣ3の＋入力端に入力している。そして、２次Ｖccと２次ＧＮＤ間に抵抗Ｒ4とツェナーダイオードＺＤ1を直列に接続しており、ツェナーダイオードＺＤ1のカソードに発生する一定電圧(ツェナー電圧)が基準値ＶthとしてコンパレータＩＣ2の＋入力端とコンパレータＩＣ3の−入力端に供給されている。そして、抵抗Ｒ9及びＲ5の接続点はコンデンサＣ2を介して２次ＧＮＤに接に供給されている。コンパレータＩＣ2の出力端は抵抗Ｒ9，Ｒ5及びコンデンサＣ2の回路を介してダイオードＤ1のアノードに接続し、抵抗Ｒ5の一端は２次Ｖccに接続し、コンデンサＣ2の一端は２次ＧＮＤに接続している。また、コンパレータＩＣ3の出力端は抵抗Ｒ10，Ｒ6及びコンデンサＣ3の回路を介してダイオードＤ2のアノードに接続し、抵抗Ｒ6の一端は２次Ｖccに接続し、コンデンサＣ3の一端は２次ＧＮＤに接続している。２次Ｖccと２次ＧＮＤ間に接続した抵抗Ｒ5とコンデンサＣ2は時定数回路を構成し、同様に２次Ｖccと２次ＧＮＤ間に接続した抵抗Ｒ6とコンデンサＣ3も時定数回路を構成している。

コンパレータＩＣ2，時定数回路(Ｒ5及びＣ2)及びダイオードＤ1の回路は、フォトカプラＩＣ1の出力である前記第１の信号が、所定の第１の時間以上出力を継続した時、第１の確定信号を出力する第１の時間検出器として機能する。また、コンパレータＩＣ3，時定数回路(Ｒ6及びＣ3)及びダイオードＤ2の回路は、フォトカプラＩＣ1の出力である前記第２の信号が、所定の第２の時間以上出力を継続した時、第２の確定信号を出力する第２の時間検出器として機能する。

コンパレータＩＣ2は、ツェナーダイオードＺＤ1で生成されるリファレンス電圧Ｖthと、フォトカプラＩＣ1の出力Ｂとを比較するコンパレータであり、フォトカプラＩＣ1の出力Ｂがリファレンス電圧Ｖthより低い期間に、Ｒ5及びＣ2の時定数で、コンデンサＣ2に２次Ｖccが充電される(Ｃの電位)。

コンパレータＩＣ3は、ツェナーダイオードＺＤ1で生成されるリファレンス電圧Ｖthと、フォトカプラＩＣ1の出力Ｂとを比較するコンパレータであり、フォトカプラＩＣ1の出力Ｂがリファレンス電圧Ｖthより高い期間に、Ｒ6及びＣ3の時定数で、コンデンサＣ3に２次Ｖccが充電される(Ｄの電位)。

前記第１の確定信号と前記第２の確定信号のどちらか一方が入力された時、電圧周期検出回路１４は、ダイオードＤ1の出力とダイオードＤ2の出力のＯＲ(オア)出力(Ｅの出力)として電圧周期異常信号を電源断信号出力手段１５へ出力する。
そして、電源断信号出力手段１５は、前記電圧周期異常信号が入力された時、電源断信号(ＯＦＦ信号)を出力する。

電源断信号出力手段１５において、ダイオードＤ1及びＤ2の共通接続点Ｅと２次ＧＮＤ間にはコンデンサＣ4が接続され、さらに共通接続点Ｅと２次ＧＮＤ間には抵抗Ｒ8が接続されている。そして、共通接続点Ｅは抵抗Ｒ13を介してＮＰＮ型トランジスタＱ5のベースに接続し、Ｑ5のベースは抵抗Ｒ12を介して２次ＧＮＤに接続し、Ｑ５のエミッタは２次ＧＮＤに直接接続し、Ｑ5のコレクタは抵抗Ｒ7を介して２次Ｖccに接続している。トランジスタＱ5のベースと２次ＧＮＤとの間には、ノイズ除去用のバイパスコンデンサＣ10を接続している。なお、上記抵抗Ｒ13の代わりに、図２に示すようなツェナーダイオードＺＤ2と抵抗Ｒ14の直列回路を用いる構成としてもよい。

そして、トランジスタＱ5のコレクタは抵抗Ｒ11を介してＯＦＦ信号を出力する接続点Ｆに接続し、接続点ＦはコンデンサＣ5を介して２次ＧＮＤに接続しかつＯＦＦ信号を出力する出力端子６に接続している。

ＮＰＮトランジスタＱ5は、ダイオードＤ1，Ｄ2がダイオードＯＲ接続された出力信号を入力とするエミッタ接地回路である。トランジスタＱ5によって、Ｃ点，Ｄ点を入力とするＮＯＲ回路を構成している( 図３の真理値表参照)。ＯＦＦ信号は、商用電源からの供給電圧が有る場合はハイレベル電圧、商用電源からの電圧供給が遮断されて供給電圧が無い場合はローレベル電圧となる。

トランジスタＱ５のベースに供給される電圧は、共通接続点Ｅの電圧即ちコンデンサＣ4に充電される充電電圧を抵抗Ｒ13と抵抗Ｒ12で分圧した電圧となっている。従って、コンデンサＣ4が充電されていく過程で抵抗Ｒ13と抵抗Ｒ12との接続点の分圧電圧がトランジスタＱ5のベース・エミッタ間電圧(＝閾値ＶS2)を超えた時にトランジスタＱ5が導通(オン)して出力端子６のＯＦＦ信号はローレベル電圧となり、この時点で商用電源が遮断されたことが検出できたことになる。このようなローレベルのＯＦＦ信号を用いて医療用装置内の図示しない撮像素子や表示素子への電源供給をオフにすることができる。

一方、コンバータ１２の２次側の整流回路４からの２次出力は、前記ＯＦＦ信号がローレベルとなっていても、１次側平滑回路２の平滑コンデンサの容量をコンデンサＣ6，Ｃ7によって大きくすることで、２次出力の出力維持時間ｔ1を十分に確保することができ、ＡＣコード抜けやカートのスイッチオフによる電源遮断時でもデータ保存を確実に行うことが可能となる。

しかも、図４及び図５のタイミングチャートからも分かるように、時間ｔ0は、コンデンサＣ6〜Ｃ9の残留電圧の影響により決まるわけはなく、全波整流波形電圧をフォトカプラを通してその２次側電圧を監視することによって決まるものであるので、Ｃ6〜Ｃ9の残留電圧の影響を受けないためｔ0を短くすることができる。

次に、図４及び図５のタイミングチャートを説明する。
図４及び図５は電源装置１０が正常動作している状態で、電源スイッチＳＷの前段階においてＡＣコード抜け等による不測の「電源遮断」が生じた場合における、回路図上での各ポイントＡ〜Ｆでの電圧波形を示している。
符号Ａは1次回路の信号波形であり、その波形の基準点は１次ＧＮＤである。また、Ｂ〜Ｆは２次回路の信号波形であり、その波形の基準点は２次ＧＮＤである。

図４は電源装置１０が正常動作している状態から、ＡＣコード抜け等による電源遮断が、入力交流電源電圧の位相０deg、１８０deg付近のタイミングで生じた各ポイントＡ〜Ｆでの電圧波形を示している。

また、図５はＡＣコード抜け等による電源遮断が、入力交流電源電圧の位相０deg、１８０deg付近でない場合(例えば９０deg付近などの場合)のタイミングで生じた場合における各ポイントＡ〜Ｆでの電圧波形を示している。

図４では、電源遮断時、整流回路１３による全波整流波形電圧Ａが位相０deg、１８０deg付近で遮断されているので、電源遮断時以降、フォトカプラＩＣ1の１次側電圧はフォトカプラＩＣ1の閾値ＶS1を下回った状態を維持し、ＩＣ1は非導通(オフ)し、ＩＣ1の２次側出力電圧Ｂは２次Ｖccに基づくHIGHレベルの状態を維持することになり、その状態が１次平滑回路２の平滑コンデンサＣ6及びＣ7の容量で決まる時間(＝ｔ0＋ｔ1)だけ継続される。

電源遮断後、フォトカプラＩＣ1はオフを維持し、フォトカプラＩＣ1の２次側出力電圧ＢはHIGHレベルを維持するので、コンパレータＩＣ2(閾値Ｖth)の比較出力はLOWレベルであり、ダイオードＤ1の入力電圧ＣもLOWレベルとなる。

このとき、コンパレータＩＣ3(閾値Ｖth)の比較出力となるコンデンサＣ3出力は、Ｒ6，Ｃ3の時定数で上昇し、HIGHレベルの２次Ｖccにまで上昇した電圧に維持されるので、ダイオードＤ2の入力電圧ＤはHIGHレベルとなる。

その結果、ダイオードＤ1，Ｄ2のＯＲ出力電圧Ｅは、コンデンサＣ4の容量に起因して立上りが少し緩やかとなるが、電圧Ｄとほぼ同様な電圧波形となる。電圧Ｅ即ちコンデンサＣ4の電圧は抵抗Ｒ13と抵抗Ｒ12の直列回路の両端にかかり、電圧Ｅが立ち上がる過程で、抵抗Ｒ13と抵抗Ｒ12の接続点電位即ちトランジスタＱ5のベース電位がトランジスタＱ5のベース・エミッタ間の導通(オン)電位(＝閾値ＶS2)以上になった時点でトランジスタＱ5がオンし、出力端子Ｆに出力されるOFF信号がHIGHレベルからLOWレベルに変化する。このLOWレベルのOFF信号によって、負荷回路５(例えばプロセッサ)以外の撮像素子や表示素子等の駆動電源を停止させることが可能となる。

このように、OFF信号がLOWレベルになっても、２次側の負荷回路５には１次側平滑回路２の平滑コンデンサ容量に充電された電荷によって出力維持時間ｔ1の期間だけ２次出力を継続して高いレベルで供給することができる。

図５では、電源遮断時、整流回路１３による全波整流波形電圧Ａが位相０deg、１８０deg付近でない場合(例えば位相９０deg付近の場合)に遮断されているので、即ち全波整流波形電圧Ａのピーク付近で電源遮断されているため、電源入力部１１内のコンデンサＣ6〜Ｃ9の残留電圧も高いレベルを維持することによって全波整流波形電圧ＡはフォトカプラＩＣ1の閾値ＶS1を上回った高いレベルの状態が暫く続く。その後、前記残留電圧の下降に伴いフォトカプラＩＣ1はその１次側電圧Ａが徐々に下降して閾値ＶS1を下回ったところでＩＣ1は非導通(オフ)となり、ＩＣ1の２次側出力電圧ＢはHIGHレベルとなる。その後、電圧Ｂは１次側平滑回路２のコンデンサＣ6，Ｃ7の容量に基づく出力維持時間ｔ1に対応する時間が経過するまでHIGHレベルを維持する。

フォトカプラＩＣ1の２次側出力電圧Ｂは、電源遮断後の電源遮断検出後も比較的長い一定期間、LOWレベルを維持するので、コンパレータＩＣ2(閾値Ｖth)の比較出力となるコンデンサＣ2出力はＲ5，Ｃ2の時定数で上昇し、ダイオードＤ1の入力電圧ＣはHIGHレベルの２次Ｖccまで上昇した電圧に維持される。

このとき、コンパレータＩＣ3(閾値Ｖth)の比較出力は、電源遮断以後、上記一定期間LOWレベルであり、ダイオードＤ2の入力電圧ＤもLOWレベルとなる。
フォトカプラＩＣ1がオフした後のＩＣ1の２次側出力電圧Ｂは時間ｔ1が経過するまで２次Ｖccの電圧に維持されるが、その電圧ＢがHIGHレベルに変化すると、コンパレータＩＣ2の比較出力はLOWレベルになり、ダイオードＤ1の入力電圧ＣもLOWレベルになるが、ダイオードＤ2の入力電圧ＤもLOWレベルからHIGHレベルに立ち上がって出力される。

ダイオードＤ1，Ｄ2の２つの共通出力点の電圧Ｅは、図５Ｅのようになる。本来、電圧Ｅは電圧Ｃと電圧ＤとのＯＲ電圧となるところであるが、電源遮断前は電圧Ｃが電源半周期のサイクルの鋸歯状波形電圧に形成されており、この電圧ＣがダイオードＤ1を通してコンデンサＣ4を充電する結果、電圧Ｅは電源遮断前は平滑化されて低いレベルの直流電圧となっている。図５の場合は、電圧Ｃは電源遮断が全波整流電圧Ａのピーク付近で生じる結果、ＩＣ1の出力電圧ＢがLOWレベルとなり、その結果コンパレータＩＣ2の出力側のHIGHレベルの電圧ＣがＲ5，Ｃ2の時定数で徐々に上昇して２次ＶccのHIGHレベルとなり、その状態が全波整流電圧ＡがＩＣ1の閾値Ｖs1を下回るとき電圧ＣはLOWレベルに降下する。

このようなダイオードＤ1の時間経過に伴う入力電圧Ｃの変化において、電源遮断時付近での電圧Ｃの徐々に上昇していく電圧Ｃは、電源遮断前と同様にダイオードＤ1を通してコンデンサＣ4に引き続き充電されかつ平滑される結果、電圧Ｅは電源遮断直後の短期間は低いレベルの直流電圧を維持した後、電圧Ｅは電圧ＣがＶccの一定電圧(HIGHレベル)に達する時点辺りから次第に上昇し、さらに電圧ＤがＩＣ1の２次電圧ＢがHIGHレベルになったタイミングから徐々に上昇してＶccに達する波形の電圧となるがこのような電圧Ｄと前記電圧ＣとがコンデンサＣ4で合成される結果、図５Ｅに示すような波形となる。
このような電圧Ｅは、前述したように抵抗Ｒ13と抵抗Ｒ12とで合成され、その分圧された電圧がトランジスタＱ5のベースに印加されるので、電圧Ｅの上昇していく過程でＱ5のベース・エミッタ間オン電圧を超えるとＱ5はオンしてＦ点のOFF信号はLOWレベルとなる。

ところで、図５に示した、ダイオードＤ1，Ｄ2の出力点Ｅにおける合成電圧Ｅの波形、及び、Ｆ点における出力電圧Ｆ即ちOFF信号の波形には、電圧Ｅの波形におけるａ部分、電圧Ｆの波形におけるｂ部分のような波形乱れ部分が生じる。これを防ぐためコンデンサＣ4、Ｃ5を設けているが、これについて以下に説明する。

図５のように、符号Ｆで示すＯＦＦ信号がHIGレベル(＝２次Ｖcc)からLOWレベル(＝０Ｖ)に切り替わった後にＡ点のフォトカプラＩＣ1の入力電圧がコンデンサＣ6〜Ｃ9の残留電圧の放電に基づきある電圧まで下降すると、ＩＣ1がオフすることによって、フォトカプラＩＣ1の出力(Ｂ点)がHIGHレベルに変化しそのタイミングでＯＦＦ信号がLOWレベルからHIGHレベルへ急峻に切り替わってしまう現象が生じる。これを防止するために、コンデンサＣ4、Ｃ5を搭載している。

(a)コンデンサＣ4の容量を大きくすることで、ダイオードD1、D2のＯＲ出力(Ｅ点出力)の波形におけるａ部分の放電時間を長くする。つまり、Ｃ4によって放電時間を稼ぎ急峻な立下りを防いでいる。ａ部分の凹んでいる状態の時間長ｔ3を第３の時間と呼ぶ。

(b)コンデンサＣ5の容量を大きくすることで、Ｆ点のＯＦＦ信号の波形におけるｂ部分(図示点線部分)が急峻に立ち上がるのを防止している。つまり、Ｃ5によってＯＦＦ信号に生じる急峻な立上りを防いでいる。これによって、ＯＦＦ信号の波形品質保持即ちLOWレベルであるべき状態を維持でき、瞬時でもＯＦＦ信号がHIGHレベルに変わってデータ保存のために用いられるコンバータ２次出力の出力維持状態に変化を生じないようにしている。従って、電源断信号出力手段１５は、少なくとも前記第３の時間の間、電源断信号(OFF信号)の出力を保持する信号保持手段を備えることになる。

本実施形態においては、データの保存を確実するための新たな解決手段として、商用電源電圧を全波整流電圧に変換し、ゼロクロスするタイミング(１００〜１２０Hz)を監視することによって実施している。ゼロクロスするタイミングが一定時間以下の場合は正常動作、一定時間以上になった場合は、電源遮断したものと判定し、プロセッサ等の製品回路側へ電源遮断信号(OFF信号)を出力するものである。

本実施形態の場合、残留電圧の影響を受けすに電源遮断を速やかに検知することができるため、ＡＣコード抜け、カートのスイッチオフによる電源遮断時でも、データを保存するのに必要な２次出力電源を維持する時間を確保することができる。また、１次回路の平滑コンデンサの低容量化、リレーの削除が可能となるため、電源ユニットの小型化や、価格価低減が期待可能である。

第１の実施形態によれば、残留電圧の影響を受けすに電源遮断を速やかに検知できるためｔ0が短く、ＡＣコード抜け、カートのスイッチオフによる電源遮断時でも、データを保存するのに必要な２次出力電圧や患者回路電源を維持する時間ｔlを確保することができる。よって、データの保存を確実に行え、かつ１次回路の平滑コンデンサの低容量化、リレーの削除が可能となり、電源ユニットの小型化や、価格低減も可能となる。

［第２の実施形態］
図６は本発明の第２の実施形態の電源装置の構成を示す回路図である。
図６の実施形態は、図１の実施形態における、Ｂ点の信号を生成するためのフォトカプラＩＣ1に代えて、交流用フォトカプラＩＣ1Aを用いる構成例を示している。その他の構成は図１と同様である。
交流用フォトカプラを用いれば、図１のダイオードＤ3、Ｄ4を削除することができ、部品点数の削減を図ることができる。
交流用フォトカプラＩＣ1Aとしては、例えばルネサスエレクトロニクス社製のＡＣ入力対応型フォトカプラであるＰＳ２５０５−１，−４，ＰＳ２５０５Ｌ−１，−４などを用いることができる。

第２の実施形態によれば、電源装置の部品点数を削減することができる。

本発明は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で構成要素を変形して実施することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成することができる。

１１…電源入力部、１２…コンバータ、１３…整流回路、１４…電圧周期検出回路、１５…電源断信号出力手段。

以降、図７の動作について説明する。
Ａは、Ｌ(ライブ)に接続されたダイオードＤ3のカソード側電位であって、１次ＧＮＤ基準で半波整流電圧となる。ＢはＤ２及びＤ３による半波整流電圧の監視回路６の入力部である。

電源入力部１１は、ライブＬ，ニュートラルＮの商用電源ラインがヒューズ、コモンモードフィルタＬ1、突入電流制限用サーミスタＲ0、コモンモードフィルタＬ2、高周波ノイズ除去用コンデンサＣ8，Ｃ9，Ｃ11，Ｃ12を順に通して電源スイッチＳＷの入力端子に接続している。高周波ノイズ除去用コンデンサＣ8，Ｃ9，Ｃ11，Ｃ12のうちのコンデンサＣ11，Ｃ12の各一端は電源ラインＬ，Ｎのそれぞれに接続し、コンデンサＣ11，Ｃ12の各他端はフレームグラウンド(ＦＧ)に接続されている。コンデンサＣ8，Ｃ9の各両端は電源ラインＬ，Ｎ間に接続されている。

図１のブロック図上において、符号Ａは整流回路１３から出力される全波整流波形電圧である。符号ＢはフォトカプラＩＣ1の２次側のフォトトランジスタのコレクタ出力電圧であり、後述の第１の信号又は第２の信号に相当する。符号ＣはコンパレータＩＣ2の出力端に接続された抵抗Ｒ5及びコンデンサＣ2の時定数回路の出力電圧であり、後述の第１の確定信号に相当する。符号ＤはコンパレータＩＣ3の出力端に接続された抵抗Ｒ6及びコンデンサＣ3の時定数回路の出力電圧であり、後述の第２の確定信号に相当する。ここで、確定信号とは、このダイオードＤ1又はＤ2で検出されるＤ1又はＤ2の閾値以上の信号をいう。

フォトカプラＩＣ1の２次側のフォトトランジスタのコレクタ出力ＢはコンパレータＩＣ2の−入力端に入力すると同時にコンパレータＩＣ3の＋入力端に入力している。そして、２次Ｖccと２次ＧＮＤ間に抵抗Ｒ4とツェナーダイオードＺＤ1を直列に接続しており、ツェナーダイオードＺＤ1のカソードに発生する一定電圧(ツェナー電圧)が基準値ＶthとしてコンパレータＩＣ2の＋入力端とコンパレータＩＣ3の−入力端に供給されている。そして、抵抗Ｒ9及びＲ5の接続点はコンデンサＣ2を介して２次ＧＮＤに接続されている。コンパレータＩＣ2の出力端は抵抗Ｒ9，Ｒ5及びコンデンサＣ2の回路を介してダイオードＤ1のアノードに接続し、抵抗Ｒ5の一端は２次Ｖccに接続し、コンデンサＣ2の一端は２次ＧＮＤに接続している。また、コンパレータＩＣ3の出力端は抵抗Ｒ10，Ｒ6及びコンデンサＣ3の回路を介してダイオードＤ2のアノードに接続し、抵抗Ｒ6の一端は２次Ｖccに接続し、コンデンサＣ3の一端は２次ＧＮＤに接続している。２次Ｖccと２次ＧＮＤ間に接続した抵抗Ｒ5とコンデンサＣ2は時定数回路を構成し、同様に２次Ｖccと２次ＧＮＤ間に接続した抵抗Ｒ6とコンデンサＣ3も時定数回路を構成している。

そして、トランジスタＱ5のコレクタは抵抗Ｒ11を介してＯＦＦ信号を出力する接続点Ｆに接続し、接続点ＦはコンデンサＣ5を介して２次ＧＮＤに接続しかつＯＦＦ信号を出力する出力端子７に接続している。

トランジスタＱ５のベースに供給される電圧は、共通接続点Ｅの電圧即ちコンデンサＣ4に充電される充電電圧を抵抗Ｒ13と抵抗Ｒ12で分圧した電圧となっている。従って、コンデンサＣ4が充電されていく過程で抵抗Ｒ13と抵抗Ｒ12との接続点の分圧電圧がトランジスタＱ5のベース・エミッタ間電圧(＝閾値ＶS2)を超えた時にトランジスタＱ5が導通(オン)して出力端子７のＯＦＦ信号はローレベル電圧となり、この時点で商用電源が遮断されたことが検出できたことになる。このようなローレベルのＯＦＦ信号を用いて医療用装置内の図示しない撮像素子や表示素子への電源供給をオフにすることができる。

しかも、図４及び図５のタイミングチャートからも分かるように、時間ｔ0は、コンデンサＣ8，Ｃ9，Ｃ11，Ｃ12の残留電圧の影響により決まるわけはなく、全波整流波形電圧をフォトカプラを通してその２次側電圧を監視することによって決まるものであるので、Ｃ8，Ｃ9，Ｃ11，Ｃ12の残留電圧の影響を受けないためｔ0を短くすることができる。

図５では、電源遮断時、整流回路１３による全波整流波形電圧Ａが位相０deg、１８０deg付近でない場合(例えば位相９０deg付近の場合)に遮断されているので、即ち全波整流波形電圧Ａのピーク付近で電源遮断されているため、電源入力部１１内のコンデンサＣ8，Ｃ9，Ｃ11，Ｃ12の残留電圧も高いレベルを維持することによって全波整流波形電圧ＡはフォトカプラＩＣ1の閾値ＶS1を上回った高いレベルの状態が暫く続く。その後、前記残留電圧の下降に伴いフォトカプラＩＣ1はその１次側電圧Ａが徐々に下降して閾値ＶS1を下回ったところでＩＣ1は非導通(オフ)となり、ＩＣ1の２次側出力電圧ＢはHIGHレベルとなる。その後、電圧Ｂは１次側平滑回路２のコンデンサＣ6，Ｃ7の容量に基づく出力維持時間ｔ1に対応する時間が経過するまでHIGHレベルを維持する。

図５のように、符号Ｆで示すＯＦＦ信号がHIGレベル(＝２次Ｖcc)からLOWレベル(＝０Ｖ)に切り替わった後にＡ点のフォトカプラＩＣ1の入力電圧がコンデンサＣ8，Ｃ9，Ｃ11，Ｃ12の残留電圧の放電に基づきある電圧まで下降すると、ＩＣ1がオフすることによって、フォトカプラＩＣ1の出力(Ｂ点)がHIGHレベルに変化しそのタイミングでＯＦＦ信号がLOWレベルからHIGHレベルへ急峻に切り替わってしまう現象が生じる。これを防止するために、コンデンサＣ4、Ｃ5を搭載している。

本実施形態においては、データの保存を確実にするための新たな解決手段として、商用電源電圧を全波整流電圧に変換し、ゼロクロスするタイミング(１００〜１２０Hz)を監視することによって実施している。ゼロクロスするタイミングが一定時間以下の場合は正常動作、一定時間以上になった場合は、電源遮断したものと判定し、プロセッサ等の製品回路側へ電源遮断信号(OFF信号)を出力するものである。

本実施形態の場合、残留電圧の影響を受けずに電源遮断を速やかに検知することができるため、ＡＣコード抜け、カートのスイッチオフによる電源遮断時でも、データを保存するのに必要な２次出力電源を維持する時間を確保することができる。また、１次回路の平滑コンデンサの低容量化、リレーの削除が可能となるため、電源ユニットの小型化や、価格低減が期待可能である。

第１の実施形態によれば、残留電圧の影響を受けずに電源遮断を速やかに検知できるためｔ0が短く、ＡＣコード抜け、カートのスイッチオフによる電源遮断時でも、データを保存するのに必要な２次出力電圧や患者回路電源を維持する時間ｔlを確保することができる。よって、データの保存を確実に行え、かつ１次回路の平滑コンデンサの低容量化、リレーの削除が可能となり、電源ユニットの小型化や、価格低減も可能となる。

Claims

外部の電源より入力される交流電圧を直流電圧に変換し出力するコンバータと、
外部の電源より入力される交流電圧を整流し、整流波形電圧を出力する整流回路と、
前記整流波形電圧が所定の閾値となる電圧周期を検出し、前記電圧周期が所定の周期より長いことを検出した時、電圧周期異常信号を出力する電圧周期検出回路と、
前記電圧周期異常信号が入力された時、電源断信号を出力する電源断信号出力手段と、
を備えたことを特徴とする電源装置。
前記整流回路は全波整流回路であることを特徴とする請求項１に記載の電源装置。
前記電圧周期検出回路は、
前記全波整流波形電圧が、前記所定の閾値以上であることを検出した時、第１の信号を出力する第１の電圧検出器と、
前記第１の信号が、所定の第１の時間以上出力を継続した時、第１の確定信号を出力する第１の時間検出器と、
前記全波整流波形電圧が、前記所定の閾値未満であることを検出した時、第２の信号を出力する第２の電圧検出器と、
前記第２の信号が、所定の第２の時間以上出力を継続した時、第２の確定信号を出力する第２の時間検出器と、を備え、
前記第１の確定信号と前記第２の確定信号のどちらか一方が入力された時、前記電圧周期異常信号を出力すること特徴とする請求項２記載の電源装置。
前記電源断信号出力手段は、
少なくとも第３の時間の間、前記電源断信号の出力を保持する信号保持手段を備えることを特徴とする請求項３記載の電源装置。