JP2012151324A - Semiconductor laser device and manufacturing method of the same - Google Patents
Semiconductor laser device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2012151324A JP2012151324A JP2011009541A JP2011009541A JP2012151324A JP 2012151324 A JP2012151324 A JP 2012151324A JP 2011009541 A JP2011009541 A JP 2011009541A JP 2011009541 A JP2011009541 A JP 2011009541A JP 2012151324 A JP2012151324 A JP 2012151324A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- laser device
- electrode
- plc
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は半導体レーザ装置及びその製造方法に関し、特に実装による半導体レーザ特性の劣化を抑制する半導体レーザ装置及びその製造方法に関する。 The present invention relates to a semiconductor laser device and a manufacturing method thereof, and more particularly to a semiconductor laser device and a manufacturing method thereof that suppress deterioration of semiconductor laser characteristics due to mounting.
近年の技術の発展に伴い、光通信システムは飛躍的な伸びを見せている。特にファイバの利用効率を高めるため、光信号の高速化及び多波長化といった技術が進展している。この技術進展に伴って、光通信システムで使用される部品への要求が年々厳しくなっている。一方、FTTH(Fiber To The Home)の進展に伴い、使用される部品の低コスト化も重要な課題となっている。最近では、FTTHにおいても高速化の要求が増えている。その結果、当初の伝送速度が100Mbps程度であったのに対し、最近では2.4Gbpsの伝送速度が実現している。さらには、10Gbpsの伝送速度が実現されようとしている。 With the recent development of technology, optical communication systems are growing dramatically. In particular, in order to increase the utilization efficiency of the fiber, techniques such as speeding up of optical signals and increasing the number of wavelengths have been developed. Along with this technical progress, demands for components used in optical communication systems are becoming stricter year by year. On the other hand, with the progress of FTTH (Fiber To The Home), the cost reduction of the parts used is also an important issue. Recently, there is an increasing demand for higher speeds in FTTH. As a result, the initial transmission rate was about 100 Mbps, but recently a transmission rate of 2.4 Gbps has been realized. Furthermore, a transmission rate of 10 Gbps is about to be realized.
上述のように数Gbpsの伝送速度を求められる状況においては、シングルモード発振するレーザダイオードを採用することが必須である。そのため、一般的にDFB−LD(Distributed FeedBack - Laser Diode)が用いられる。また、DFB−LDから出射された信号を光ファイバに効率的に結合させるには、サブミクロンレベルでの位置調芯が必要である。その結果、調芯に掛かるコストが大きくなってしまい、低コスト化を図る上で大きな課題であった。このような課題を解決する手段として、PLC(Planar Lightwave Circuit)上に、パッシブアライメントによりLD(Laser Diode)を実装する方法がある(特許文献1)。この方法によれば、調芯に要する時間が不要になるため、大幅にコストを削減することができる。 As described above, in a situation where a transmission rate of several Gbps is required, it is essential to employ a laser diode that oscillates in a single mode. Therefore, DFB-LD (Distributed FeedBack-Laser Diode) is generally used. Further, in order to efficiently couple the signal emitted from the DFB-LD to the optical fiber, position alignment at the submicron level is necessary. As a result, the cost for alignment becomes large, which is a big problem in reducing the cost. As means for solving such a problem, there is a method of mounting an LD (Laser Diode) on a PLC (Planar Lightwave Circuit) by passive alignment (Patent Document 1). According to this method, the time required for alignment becomes unnecessary, so that the cost can be greatly reduced.
ここで、LDが実装された通常の半導体装置について説明する。なお、ここでは、LDを実装するPLCの構造として、特許文献1で開示されている構造を想定する。図8は、通常の半導体レーザ装置400の構成を示す斜視図である。通常の半導体レーザ装置400は、図8に示すように、PLC基板41上に、PLC電極42及びLD搭載用台座43が形成されている。LD45は、PLC電極42及びLD搭載用台座43の上に実装されている。図8では、LD45は上面側がPLC電極42側に位置するように実装される。図8では、LD45に形成されたLD裏面側電極E4を表示している。
Here, a normal semiconductor device on which an LD is mounted will be described. In addition, the structure currently disclosed by patent document 1 is assumed here as a structure of PLC which mounts LD. FIG. 8 is a perspective view showing a configuration of a normal
図9は、図8の端面部46の正面図である。通常の半導体レーザ装置400は、図8に示すように、半田バンプ44を介して、LD45とPLC電極42とが接合されている。LD45は、活性層47までの距離が近い側の表面がPLC電極42側になるように実装される。つまり、LD45は、LD上面側電極E3がPLC電極42側に位置するように実装される。なお、この際、活性層47の延在方向(発振方向)がLD搭載用台座43の長手方向に沿うように実装される。
FIG. 9 is a front view of the
続いて、通常の半導体レーザ装置400の製造方法について説明する。図10A及び図10Bは、通常の半導体レーザ装置400の製造工程を示す斜視図である。まず、PLC基板41上に、PLC電極42及びLD搭載用台座43を形成する(図10A)。そして、PLC電極42上に、半田バンプ44を形成する(図10B)。半田バンプ44には、例えばAuSnからなる半田が用いられる。
Then, the manufacturing method of the normal
そして、半田バンプ44上に、LD45を載せる。その後、PLC基板41に熱を加えて半田バンプ44を溶融し、その後冷却する。例えば、半田バンプ44溶融時の温度は290℃であり、冷却時の温度は室温(25℃程度)である。その結果、LD45とPLC電極42とは、半田バンプ44により接合される。これにより、LD45がPLC基板41上に実装され、図8に示す通常の半導体レーザ装置400が得られる。
Then, the LD 45 is placed on the
他にも、LDとマウントとの間に2つの接合層を設けて、LDに対する応力を低減する方法が提案されている(特許文献2)。また、LDの裏面電極の一部を除去する構造が提案されている(特許文献3)。 In addition, a method has been proposed in which two bonding layers are provided between the LD and the mount to reduce stress on the LD (Patent Document 2). Further, a structure in which a part of the back electrode of the LD is removed has been proposed (Patent Document 3).
しかし、発明者は、PLC上にLDを実装したモジュールには、以下の問題点があることを見出した。PLC上にLDを実装したモジュールは、低コストで生産できる利点を持つ一方で、副モード抑圧比(以下、SMSR:Sub-Mode Suppression Ratio)歩留まりが悪いという欠点を有する。この欠点は、応力に対して敏感なDFB−LDを、半田接合によってPLC基板上に実装することにより生じる。以下、この欠点が生じるメカニズムについて、簡単に説明する。なお、以下では、特に断らない限り、LDはDFB−LDを指すものとする。 However, the inventor has found that a module in which an LD is mounted on a PLC has the following problems. A module in which an LD is mounted on a PLC has an advantage that it can be produced at a low cost, but has a disadvantage that a sub-mode suppression ratio (hereinafter referred to as SMSR) yield is poor. This drawback is caused by mounting a stress-sensitive DFB-LD on a PLC substrate by solder bonding. Hereinafter, the mechanism in which this defect occurs will be briefly described. Hereinafter, unless otherwise specified, LD refers to DFB-LD.
LD45は、図9に示すように、活性層47側の表面(上面側電極E3)が、半田バンプ44に接している。そのため、LD45の活性層47は、半田バンプ44の熱収縮に起因した応力を、PLC基板41側から受ける。一般に、半田の熱膨張係数は、PLC基板の熱膨張係数より大きい。例えば、半田がAuSnからなる場合、その熱膨張係数は17.5×10−6[/℃]である。PLC基板の主材料がSiである場合は、その熱膨張係数は2.4×10−6[/℃]である。従って、LD実装完了後に半田が室温まで冷却されると、半田はPLC基板よりも大きく収縮する。
As shown in FIG. 9, the surface of the
図11Aは、半田バンプ44が溶融している場合の通常の半導体レーザ装置400の正面図である。半田バンプ44が溶融している場合には、図11Aに示すように、LD45には応力が働かない。一方、図11Bは、半田バンプ44が冷却された場合の通常の半導体レーザ装置400の正面図である。半田バンプ44が冷却された場合には、半田バンプ44は熱収縮する。そのため、図11Bに示すように、LD45はPLC基板41側への引っ張り応力σが生じる。そのため、LD45は撓みが生じ、活性層47は応力σの影響を受ける。
FIG. 11A is a front view of a normal
LDの活性層に応力が掛かると、活性層の屈折率が変化し、LDの発振状態が不安定となる。その結果、SMSRの劣化が生じ、SMSR歩留まりが低下してしまう。つまり、LDの半田実装におけるSMSR歩留まりを改善するには、LDをPLC基板側に引っ張る応力の低減が必要である。 When stress is applied to the active layer of the LD, the refractive index of the active layer changes, and the oscillation state of the LD becomes unstable. As a result, the SMSR deteriorates and the SMSR yield decreases. That is, in order to improve the SMSR yield in LD solder mounting, it is necessary to reduce the stress that pulls the LD toward the PLC substrate.
活性層にかかる応力を低減する方法として、PLC電極の一部を除去する構造(以下、同構造を中抜き電極構造と表記)が使用されることがある。これにより、PLC基板に接着する半田の面積を減少させ、活性層にかかるPLC基板方向への引っ張り応力の低減を図ることができる。図12は、中抜き電極構造を有する半導体レーザ装置500の斜視図である。図12では、PLC電極52を見やすくするため、PLC電極52上の半田バンプ44及びLD45を省略している。中抜き電極構造は、真上にLD活性層が配置される部分のPLC電極が除去された構造である。PLC電極52は、真上にLD活性層が配置される部分を挟んで、PLC電極52a及び52bに分割されている。なお、PLC電極52a及び52bの間のPLC基板41の表面は、SiまたはSi酸化物などで覆われている。半導体レーザ装置500のその他の構成は、図8に示す通常の半導体レーザ装置400と同様であるので、説明を省略する。
As a method for reducing the stress applied to the active layer, a structure in which a part of the PLC electrode is removed (hereinafter, the structure is referred to as a hollow electrode structure) may be used. Thereby, the area of the solder bonded to the PLC substrate can be reduced, and the tensile stress applied to the active layer in the direction of the PLC substrate can be reduced. FIG. 12 is a perspective view of a
図13は、半田バンプ44が冷却された場合の半導体レーザ装置500の正面図である。PLC電極52a及び52bの間のPLC基板41の表面は、SiまたはSi酸化物などで覆われているため、この部分には半田バンプ44は接着しない。その結果、半田バンプとPLC電極52a及び52bとが接触している部分でしか、応力σは生じない。つまり、活性層直下の半田バンプ44はPLC電極とは接合しないので、活性層にかかる応力を低減することが可能となる。
FIG. 13 is a front view of the
しかしながら、中抜き電極構造を有する半導体レーザ装置500によればLD45にかかる応力を低減できるものの、同構造ではLD温度の上昇による光学特性の劣化が生じる点が短所である。上述のように、半導体レーザ装置500における半田バンプ44とPLC電極52との接合面積は、図8に示す通常の半導体レーザ装置400における半田バンプ44とPLC電極42との接合面積よりも小さい。半導体レーザ装置500では、LDから発せられた熱の排熱経路が狭く、通常構造よりも放熱特性が劣化する。そのため、半導体レーザ装置500では、LDから発せられた熱がLD周辺に滞留し、LDの動作温度が上昇する。その結果、半導体レーザ装置500の光出力が低下してしまう。さらに、図13に示す半田非接触部72には、空気が入り込む。一般に、空気は放熱特性が非常に悪く、中抜き電極構造における放熱特性劣化を助長する。
However, although the
特許文献2に記載の手法では、LD自体に接合層を形成しなくてはならない。そのため、LDの製造工程が複雑になってしまう。また、特許文献3に記載の手法では、活性層から遠い側の面である裏面をマウント側に向けて、LDが実装されている。従って、熱源である活性層からの熱を、十分にマウント側に放熱することができない。
In the technique described in
本発明は上記の事情に鑑みて為されたものであり、熱応力を低減しつつ十分な放熱特性を確保することができる半導体レーザ装置及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor laser device capable of ensuring sufficient heat dissipation characteristics while reducing thermal stress, and a manufacturing method thereof.
本発明の一態様である半導体レーザ装置は、基板と、前記基板上に形成され、部分的に開口部を有する電極と、前記電極の上方に配置された半導体レーザと、前記電極と前記半導体レーザとの間に形成された半田バンプと、を備え、前記開口部を介して露出した前記基板の表面と前記半田バンプとが非接触であるものである。 A semiconductor laser device according to one embodiment of the present invention includes a substrate, an electrode formed over the substrate and partially having an opening, a semiconductor laser disposed over the electrode, the electrode, and the semiconductor laser A solder bump formed between the substrate and the surface of the substrate exposed through the opening and the solder bump are not in contact with each other.
本発明の一態様である半導体レーザ装置の製造方法は、部分的に開口部を有する電極を、基板上に形成し、半田バンプを、前記電極上に形成し、半導体レーザを、前記半田バンプの上方に配置し、前記半田バンプを溶融し、その後冷却することにより、前記半導体レーザと前記電極とを接合し、前記半田バンプは、溶融することにより前記開口部を介して露出した前記基板の表面に接触し、その後冷却されて収縮することにより前記露出した前記基板の前記表面と非接触となるものである。 In one embodiment of the present invention, there is provided a method for manufacturing a semiconductor laser device, wherein an electrode having an opening is partially formed on a substrate, a solder bump is formed on the electrode, and the semiconductor laser is formed on the solder bump. The upper surface of the substrate is melted and then cooled to join the semiconductor laser and the electrode, and the solder bump is melted and exposed through the opening. , And then cooled and contracted to be in non-contact with the exposed surface of the substrate.
本発明によれば、熱応力を低減しつつ十分な放熱特性を確保することができる半導体レーザ装置及びその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor laser apparatus which can ensure sufficient thermal radiation characteristic, reducing a thermal stress, and its manufacturing method can be provided.
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。 Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted as necessary.
実施の形態1
実施の形態1にかかる半導体レーザ装置について説明する。図1は、実施の形態1にかかる半導体レーザ装置100の構成を示す斜視図である。半導体レーザ装置100は、図1に示すように、PLC基板11上に、PLC電極12及びLD搭載用台座13が形成されている。LD15は、PLC電極12及びLD搭載用台座13の上に実装されている。図1では、LD15は上面側がPLC電極12側に位置するように実装される。図1では、LD15に形成されたLD裏面側電極E2を表示している。
Embodiment 1
The semiconductor laser device according to the first embodiment will be described. FIG. 1 is a perspective view showing the configuration of the
図2は、図1の端面部16の正面図である。半導体レーザ装置100は、図2に示すように、半田バンプ14を介して、LD15とPLC電極12とが接合されている。LD15は、活性層17までの距離が近い側の表面がPLC電極12側になるように実装される。つまり、LD15は、LD上面側電極E1がPLC電極12側に位置するように実装される。なお、この際、活性層17の延在方向(発振方向)がLD搭載用台座13の長手方向に沿うように実装される。
FIG. 2 is a front view of the
続いて、半導体レーザ装置100の製造方法について説明する。図3A及び図3Bは、半導体レーザ装置100の製造工程を示す斜視図である。まず、PLC基板11上に、PLC電極12及びLD搭載用台座13を形成する(図3A)。そして、PLC電極12上に、半田バンプ14を形成する(図3B)。半田バンプ14には、例えばAuSnからなる半田が用いられる。
Next, a method for manufacturing the
そして、半田バンプ14上に、LD15を載せる。その後、PLC基板11に熱を加えて半田バンプ14を溶融し、その後冷却する。例えば、半田バンプ14溶融時の温度は290℃であり、冷却時の温度は室温(25℃程度)である。その結果、LD15とPLC電極12とは、半田バンプ14により接合される。これにより、LD15がPLC基板11上に実装され、図1に示す半導体レーザ装置100が得られる。
Then, the
続いて、PLC電極12について詳しく説明する。本実施の形態にかかる半導体レーザ装置100は、PLC電極12の形状を工夫することにより、LD15にかかる熱応力を低減しつつ、放熱特性を確保するものである。図4は、実施の形態1にかかるPLC電極12の上面図である。なお、図4の点線枠19は、LD15の活性層17の位置を模式的に示している。
Next, the
図4に示すように、PLC電極12には、開口部18が形成されている。図4では、活性層17の直下に、開口部18が活性層17の延在方向に列状に形成される例について示している。開口部18が形成されている部分のPLC基板11の表面は、SiまたはSi酸化物などで覆われている。なお、図4に示す開口部18の配置は例示に過ぎず、1以上の開口部18が形成されていればよい。また、開口部18は、活性層の直下ではない位置に形成されてもよい。
As shown in FIG. 4, an
図5は、図1のV−V線における半導体レーザ装置100の断面図である。尚、図4においては、V−V線は開口部18を通過している。図5に示すように、半導体レーザ装置100には、LD15とPLC電極12とが接合されている半田接触部1が存在する。半田接触部1は高い放熱特性を有するので、半田接触部1が周期的に存在することにより、LD15から発生する熱を十分に放熱することが可能である。
FIG. 5 is a cross-sectional view of the
また、開口部18のPLC基板11の表面は、SiまたはSi酸化物などで覆われているため、半田バンプ14は、PLC基板11には接着しない。そのため、開口部18によりLD15とPLC基板11との間に空隙が生じている半田非接触部2が存在する。半田非接触部2が周期的に存在することにより、半田バンプ14の熱収縮の影響を緩和し、LD15にかかる引っ張り応力を低減することが可能となる。
Further, since the surface of the
つまり、本構成によれば、高い放熱特性と熱応力の低減とを両立することができる。従って、半導体レーザ装置100によれば、熱応力を低減しつつ十分な放熱特性を確保することができる半導体レーザ装置及びその製造方法を提供することができる。
That is, according to this configuration, both high heat dissipation characteristics and reduction of thermal stress can be achieved. Therefore, according to the
実施の形態2
次に、実施の形態2にかかる半導体レーザ装置について説明する。実施の形態2にかかる半導体レーザ装置200は、半導体レーザ装置100のPLC電極12を、PLC電極22に置き換えた構成を有する。半導体レーザ装置200のその他の構成及び製造方法は、半導体レーザ装置100と同様である。よって、以下では、PLC電極22の構成についてのみ説明する。図6は、実施の形態2にかかるPLC電極22の上面図である。なお、図6の点線枠29は、活性層17の位置を模式的に示している。
Next, a semiconductor laser device according to the second embodiment will be described. The semiconductor laser device 200 according to the second embodiment has a configuration in which the
PLC電極22では、微小な開口部28が、活性層17の延在方向に、活性層17を挟んで、2列形成されている。PLC電極22によれば、PLC電極12と同様に、接合部と半田非接触部とを交互に形成することが可能である。つまり、PLC電極22は、PLC電極12と同様の作用効果を奏することができる。従って、半導体レーザ装置200によれば、半導体レーザ装置100と同様に、熱応力を低減しつつ十分な放熱特性を確保することができる半導体レーザ装置及びその製造方法を提供することができる。
In the
なお、図6に示すPLC電極22の構成は例示に過ぎない。よって、開口部28の列は2列ではなく、任意の列数とすることができる。また、開口部28の列は、活性層17の直下に形成されてもよい。
Note that the configuration of the
実施の形態3
次に、実施の形態3にかかる半導体レーザ装置について説明する。実施の形態3にかかる半導体レーザ装置300は、半導体レーザ装置100のPLC電極12を、PLC電極32に置き換えた構成を有する。半導体レーザ装置300のその他の構成及び製造方法は、半導体レーザ装置100と同様である。よって、以下では、PLC電極32の構成についてのみ説明する。図7は、実施の形態3にかかるPLC電極32の上面図である。なお、図7の点線枠39は、活性層17の位置を模式的に示している。
Embodiment 3
Next, a semiconductor laser device according to the third embodiment will be described. The semiconductor laser device 300 according to the third embodiment has a configuration in which the
PLC電極32では、微小な開口部38が、モザイク状(千鳥格子状)に形成される。PLC電極32によれば、PLC電極12及び22と同様に、接合部と半田非接触部とを交互に形成することが可能である。つまり、PLC電極32は、PLC電極12及び22と同様の作用効果を奏することができる。従って、半導体レーザ装置300によれば、半導体レーザ装置100及び200と同様に、熱応力を低減しつつ十分な放熱特性を確保することができる半導体レーザ装置及びその製造方法を提供することができる。
In the
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の実施の形態では、開口部の形状は矩形であるが、開口部の形状は上述の例に限られない。すなわち、開口部の形状を、円形や三角形などの任意の多角形などの、他の形状とすることが可能である。また、開口部の配置及び数は、上述の実施の形態で示す例に限られない。すなわち、熱応力を低減しつつ十分な放熱特性を確保することができる限り、開口部を任意の位置に配置し、任意の数の開口部を設けることが可能である。
Other Embodiments The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit of the present invention. For example, in the above-described embodiment, the shape of the opening is rectangular, but the shape of the opening is not limited to the above example. That is, the shape of the opening can be other shapes such as an arbitrary polygon such as a circle or a triangle. Further, the arrangement and the number of openings are not limited to the examples shown in the above embodiments. That is, as long as sufficient heat dissipation characteristics can be ensured while reducing thermal stress, the openings can be arranged at arbitrary positions and an arbitrary number of openings can be provided.
上述の実施の形態では、AuSnからなる半田を半田バンプに用いたが、他材料からなる半田を用いることができる。 In the above-described embodiment, solder made of AuSn is used for the solder bump, but solder made of another material can be used.
上記の実施の形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。 A part or all of the above embodiment can be described as in the following supplementary notes, but is not limited thereto.
(付記1)基板と、前記基板上に形成され、部分的に開口部を有する電極と、前記電極の上方に配置された半導体レーザと、前記電極と前記半導体レーザとの間に形成された半田バンプと、を備え、前記開口部を介して露出した前記基板の表面と前記半田バンプとが非接触である、半導体レーザ装置。 (Supplementary note 1) a substrate, an electrode formed on the substrate and partially having an opening, a semiconductor laser disposed above the electrode, and a solder formed between the electrode and the semiconductor laser A semiconductor laser device comprising: a bump; wherein the surface of the substrate exposed through the opening and the solder bump are in non-contact.
(付記2)前記半導体レーザは、活性層からの距離が最も近い面が、前記半田バンプを介して、前記電極と対向することを特徴とする、付記1に記載の半導体レーザ装置。 (Supplementary note 2) The semiconductor laser device according to supplementary note 1, wherein a surface of the semiconductor laser closest to the active layer is opposed to the electrode through the solder bump.
(付記3)前記半田バンプの熱膨張係数が、前記基板の熱膨張係数よりも大きいことを特徴とする、付記1又は2に記載の半導体レーザ装置。
(Supplementary note 3) The semiconductor laser device according to
(付記4)複数の前記開口部が、前記活性層の延在方向に配列された列として形成されることを特徴とする、付記1乃至3のいずれか一に記載の半導体レーザ装置。 (Supplementary Note 4) The semiconductor laser device according to any one of Supplementary Notes 1 to 3, wherein the plurality of openings are formed as a row arranged in an extending direction of the active layer.
(付記5)1又は複数の前記列を備えることを特徴とする、付記4に記載の半導体レーザ装置。 (Supplementary note 5) The semiconductor laser device according to supplementary note 4, comprising one or a plurality of the columns.
(付記6)前記複数の前記列の一部の列とそれ以外の列とが、前記活性層の直下の領域を挟んで対向して形成されることを特徴とする、付記5に記載の半導体レーザ装置。 (Supplementary note 6) The semiconductor according to supplementary note 5, wherein a part of the plurality of columns and the other columns are formed to face each other across a region immediately below the active layer. Laser device.
(付記7)前記1の前記列又は前記複数の前記列のいずれかが、前記活性層の直下に形成されることを特徴とする、付記5に記載の半導体レーザ装置。 (Supplementary note 7) The semiconductor laser device according to supplementary note 5, wherein any one of the one column or the plurality of the columns is formed immediately below the active layer.
(付記8)前記活性層の直下に形成されたものを除く前記複数の前記列の一部の列とそれ以外の列とが、前記活性層の直下の領域を挟んで対向して形成されることを特徴とする、付記7に記載の半導体レーザ装置。 (Supplementary Note 8) A part of the plurality of columns except the one formed immediately below the active layer and the other columns are formed to face each other across the region immediately below the active layer. 8. The semiconductor laser device according to appendix 7, wherein:
(付記9)複数の前記開口部が、モザイク状に形成されることを特徴とする、付記1乃至3のいずれか一に記載の半導体レーザ装置。 (Supplementary note 9) The semiconductor laser device according to any one of supplementary notes 1 to 3, wherein the plurality of openings are formed in a mosaic shape.
(付記10)前記複数の前記開口部の一部が、前記活性層の直下に形成されることを特徴とする、付記9に記載の半導体レーザ装置。 (Supplementary note 10) The semiconductor laser device according to supplementary note 9, wherein a part of the plurality of openings is formed immediately below the active layer.
(付記11)前記半田バンプの周囲の前記基板と前記半導体レーザと間に形成された、半導体レーザ搭載用台座を更に備えることを特徴とする、付記1乃至10のいずれか一に記載の半導体レーザ装置。 (Additional remark 11) The semiconductor laser as described in any one of additional remark 1 thru | or 10 further provided with the base for semiconductor laser mounting formed between the said board | substrate around the said solder bump, and the said semiconductor laser. apparatus.
(付記12)前記開口部を介して露出した前記基板の表面が、シリコン又はシリコン酸化膜で覆われていることを特徴とする、付記1乃至11のいずれか一に記載の半導体レーザ装置。 (Supplementary note 12) The semiconductor laser device according to any one of Supplementary notes 1 to 11, wherein a surface of the substrate exposed through the opening is covered with silicon or a silicon oxide film.
(付記13)部分的に開口部を有する電極を、基板上に形成し、半田バンプを、前記電極上に形成し、半導体レーザを、前記半田バンプの上方に配置し、前記半田バンプを溶融し、その後冷却することにより、前記半導体レーザと前記電極とを接合し、前記半田バンプは、溶融することにより前記開口部を介して露出した前記基板の表面に接触し、その後冷却されて収縮することにより前記露出した前記基板の前記表面と非接触となる、半導体レーザ装置。 (Supplementary note 13) An electrode having a partial opening is formed on a substrate, a solder bump is formed on the electrode, a semiconductor laser is disposed above the solder bump, and the solder bump is melted. Then, by cooling, the semiconductor laser and the electrode are joined, and the solder bumps are brought into contact with the surface of the substrate exposed through the opening by melting, and then cooled and contracted. A semiconductor laser device that is in non-contact with the exposed surface of the substrate.
1 半田接触部
2 半田非接触部
11、41 基板
12、22、32、42、52、52a、52b PLC電極
13、43 LD搭載用台座
14、44 半田バンプ
15、45 LD
16、46 端面部
17、47 活性層
18、28、38 開口部
72 半田非接触部
100、200、300、400、500 半導体レーザ装置
E1、E3 上面側電極
E2、E4 裏面側電極
DESCRIPTION OF SYMBOLS 1
16, 46
Claims (10)
前記基板上に形成され、部分的に開口部を有する電極と、
前記電極の上方に配置された半導体レーザと、
前記電極と前記半導体レーザとの間に形成された半田バンプと、を備え、
前記開口部を介して露出した前記基板の表面と前記半田バンプとが非接触である、
半導体レーザ装置。 A substrate,
An electrode formed on the substrate and partially having an opening;
A semiconductor laser disposed above the electrode;
A solder bump formed between the electrode and the semiconductor laser,
The surface of the substrate exposed through the opening and the solder bump are not in contact with each other.
Semiconductor laser device.
活性層からの距離が最も近い面が、前記半田バンプを介して、前記電極と対向することを特徴とする、
請求項1に記載の半導体レーザ装置。 The semiconductor laser is
The surface closest to the active layer is opposed to the electrode via the solder bump,
The semiconductor laser device according to claim 1.
請求項1又は2に記載の半導体レーザ装置。 The thermal expansion coefficient of the solder bump is larger than the thermal expansion coefficient of the substrate,
The semiconductor laser device according to claim 1 or 2.
請求項1乃至3のいずれか一項に記載の半導体レーザ装置。 A plurality of the openings are formed as a row arranged in the extending direction of the active layer,
The semiconductor laser device according to claim 1.
請求項4に記載の半導体レーザ装置。 Comprising one or more of said columns,
The semiconductor laser device according to claim 4.
請求項5に記載の半導体レーザ装置。 A part of the plurality of the columns and the other columns are formed so as to face each other with a region immediately below the active layer interposed therebetween,
The semiconductor laser device according to claim 5.
請求項5に記載の半導体レーザ装置。 Any one of the one row or the plurality of the rows is formed immediately below the active layer,
The semiconductor laser device according to claim 5.
請求項7に記載の半導体レーザ装置。 A part of the plurality of columns except for those formed immediately below the active layer and the other columns are formed to face each other with a region immediately below the active layer interposed therebetween. To
The semiconductor laser device according to claim 7.
請求項1乃至3のいずれか一項に記載の半導体レーザ装置。 A plurality of the openings are formed in a mosaic shape,
The semiconductor laser device according to claim 1.
半田バンプを、前記電極上に形成し、
半導体レーザを、前記半田バンプの上方に配置し、
前記半田バンプを溶融し、その後冷却することにより、前記半導体レーザと前記電極とを接合し、
前記半田バンプは、溶融することにより前記開口部を介して露出した前記基板の表面に接触し、その後冷却されて収縮することにより前記露出した前記基板の前記表面と非接触となる、
半導体レーザ装置の製造方法。 Forming an electrode partially having an opening on the substrate;
Forming solder bumps on the electrodes;
A semiconductor laser is disposed above the solder bump,
By melting the solder bump and then cooling, the semiconductor laser and the electrode are joined,
The solder bump is brought into contact with the surface of the substrate exposed through the opening by melting, and is then brought into non-contact with the exposed surface of the substrate by being cooled and contracted.
Manufacturing method of semiconductor laser device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009541A JP2012151324A (en) | 2011-01-20 | 2011-01-20 | Semiconductor laser device and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009541A JP2012151324A (en) | 2011-01-20 | 2011-01-20 | Semiconductor laser device and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012151324A true JP2012151324A (en) | 2012-08-09 |
Family
ID=46793299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011009541A Pending JP2012151324A (en) | 2011-01-20 | 2011-01-20 | Semiconductor laser device and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012151324A (en) |
-
2011
- 2011-01-20 JP JP2011009541A patent/JP2012151324A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9031107B2 (en) | Interposer configuration with thermally isolated regions for temperature-sensitive opto-electronic components | |
US8515219B2 (en) | Optical device | |
KR101156815B1 (en) | Optical module | |
JP2008193003A (en) | Optical module | |
JP2013004752A5 (en) | Laser module and manufacturing method thereof | |
JP2008242192A (en) | Optical module and manufacturing method thereof | |
JP5834461B2 (en) | Semiconductor laser module and manufacturing method thereof | |
JPWO2011122540A1 (en) | Laser equipment | |
JP6231389B2 (en) | Semiconductor optical device and optical module | |
JP2002314184A (en) | Optical semiconductor module | |
US20190324201A1 (en) | Optical transposer assembly | |
CN102822710B (en) | Laser device and method for manufacturing same | |
EP0961327B1 (en) | Photosemiconductor device mounted structure | |
JP2017040841A (en) | Optical waveguide element and optical integrated circuit device | |
US9008146B2 (en) | Semiconductor laser excitation solid-state laser | |
JP2012151324A (en) | Semiconductor laser device and manufacturing method of the same | |
JP2006072171A (en) | Optical module | |
JP2009212176A (en) | Semiconductor laser | |
JP2010034137A (en) | Semiconductor laser device | |
JP2018174176A (en) | Manufacturing method of pcb mounting body and manufacturing method of semiconductor laser module | |
JP2021196478A (en) | Optical module | |
WO2009118916A1 (en) | Multi-chip hybrid-mounted device and method of manufacturing the same | |
JP2020077726A (en) | Optical module, optical communication apparatus, and manufacturing method | |
JP2015065255A (en) | Photoelectric fusion module | |
JPH0772352A (en) | Structure for packaging flip-chip of optical semiconductor element |