JP2012141833A - ポリゴン外廓線グリッド交差面積計算回路 - Google Patents

ポリゴン外廓線グリッド交差面積計算回路 Download PDF

Info

Publication number
JP2012141833A
JP2012141833A JP2010294873A JP2010294873A JP2012141833A JP 2012141833 A JP2012141833 A JP 2012141833A JP 2010294873 A JP2010294873 A JP 2010294873A JP 2010294873 A JP2010294873 A JP 2010294873A JP 2012141833 A JP2012141833 A JP 2012141833A
Authority
JP
Japan
Prior art keywords
grid
polygon
memory
sampling
crossing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010294873A
Other languages
English (en)
Inventor
Tsuneo Ikedo
恒雄 池戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2010294873A priority Critical patent/JP2012141833A/ja
Publication of JP2012141833A publication Critical patent/JP2012141833A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Image Generation (AREA)

Abstract

【課題】ポリゴンシルエットラインアンチエイリアスの回路構成に関し、外廓線がグリッドと交差する交差情報と、複数のポリゴン面が一つのグリッド内で交差する際のそれぞれのポリゴンの可視面積を外廓線補間処理に同期して高速で求める。
【解決手段】回路40において外廓線がピクセルグリッド内で交差する交差情報を第一のメモリ41で生成し、これらグリッド辺との交差座標値、交差辺、サンプリングビット、サンプリング点数と、外廓線フラグ、ポリゴン識別子、外廓線傾き、ポリゴン左右辺、視点からの距離を第二のメモリ42に記憶する手段と、論理演算回路43での排他的論理演算およびz値比較回路44でのz値差分を行い、交差ポリゴン毎の可視サンプリング点を検出する手段と、外廓線交差ピクセルグリッド毎に、第二のメモリに記憶されたサンプリング点数とカラー情報から外廓線交差グリッドの色を決定する手段をもつ。
【選択図】図4

Description

この発明は、コンピュータグラフィックスにおけるアンチエイリアス描画技術に関し、ポリゴンの外廓線がピクセルグリッドに交差する際の交差情報の決定手段と、その情報からグリッド内でのポリゴン内外の面積を求める手段と、前記それぞれの手段を実装する論理回路および前記回路を搭載した装置の技術分野に属する。
ポリゴンの描画は頂点定義座標値を線形補間しポリゴン頂点間を結ぶ外郭線を求め、その後、外郭線と交わる水平軸上の両端点を水平方向に補間することで内部を塗りつぶす。画像のエイリアスは主に外廓線上のシルエットライン上で発生する。これは画像メモリの画素の記憶単位がデジタル的座標空間をもちこの空間には一つの色しか定義できないためである。一方、描画要素であるポリゴンは表示空間内に連続的に移動する場合、ピクセル空間(以下グリッドという)では外廓線によってグリッド内の領域が分割される幾何学的な位置関係が生じる。この場合、そのグリッドの輝度(色)は分割された面積比に対応してポリゴンの内側と外側の空間が持つ色を比例配分すべきものであるが、色指定はピクセルを最小単位とすることから、ピクセルの色はポリゴン側の色のみが選択される。これがシルエットライン上でジャギーが発生する結果である。分割されたグリッド領域内の面積を求める手段として、特願2005−33612や特願2005−359568で提案されたポリゴン外郭線(シルエットライン)上のアンチエイリアス技術がある。従来の直線発生器による外廓線補間はxy座標値の決定に際し、四捨五入による丸めを行っているのに対して、前記特願では、外廓線が交差するグリッドの交差情報を記憶し、影等のアンチエイリアスを行う際に、第二パスにおける描画点が外廓線によって分割された領域のどちらに属するのかを判定している。また特願2006−357290ではグリッド内にサンプリング点を設け、求める面積をサンプリング点数により算出方法が取り上げられている。しかしいずれの前記特願もポリゴンの内挿補間処理速度に匹敵する程の交差情報を高速に求める手段、また複数のポリゴン外廓線が一つのグリッド内で交差する場合の可視対象となる面積の高速な具体的な計算手法は示されていない。
本発明はポリゴンアンチエイリアスの回路構成に関し、外廓線がグリッドと交差する交差情報の高速出力手段と、複数のポリゴン外廓線が一つのグリッド内で交差する際のそれぞれのポリゴンの可視面積を外廓線補間処理と同等な速度で処理するためのアルゴリズムの提案と、その回路構成を課題とする。
ピクセルグリッドを基本としたポリゴン外廓線の交差面内外の判定や面積は、前記それぞれの特願で提案されたが、LSI実装においてはより高速な処理が求められ、回路の構造は半導体の進歩にも大きく依存する。本発明ではポリゴン外廓線の直線式から高速にグリッド交差情報を求める新たな手段と、それら交差情報から複数のポリゴンがグリッド内において交差した場合の面積計算の高速計算手段とその回路構成を提案するものである。
本発明では、従来方式で示されたようにピクセルを四角形のグリッド空間として扱う。グリッドの原点は4角形の中心や頂点の一つに定義される。例えば左下を原点とする。外廓線は両端点2点間P0(x0,y0)とP1(x1,y1)の直線として求めるが、x軸を長軸(x1−x0)≧(y1−y0)とした場合、直線式はy=△sxi+y0となる。ここで△sは(y1−y0)/(x1−x0)である。iは0からx1−x0まで順次代入しyを求める歩進値である。Y軸が長軸となる場合の直線式はxとyが逆となる。両端点の座標値は物体がワールド座標において任意の幾何学的空間に定義されるため、これをスクリーン座標にマッピングしても数値上は前記グリッド空間内の任意の点に設定されることになる。またグリッド原点に両端点が定義されても直線に傾きによって直線はグリッドの4辺と交差する。長軸を基に直線式を構成するため、前記y軸直線式の例では、iの歩進によって得られるグリッド辺との交差は、入力交差値の小数点値が1/2以下となる場合には次のi+1のx座標上ではi時と同様にグリッドの左右辺の一つとなる。一方、小数点値が1/2以上の場合は、出力交差辺は隣接するグリッドの左右あるいは上辺(直線式はy軸上の下から上に向かって補間される場合)の2つの可能性がある。本発明ではこれらの交差情報を高速に得るために、直線発生器からの短軸の小数点値(前記例ではy座標値の小数点)、外廓線のそれぞれグリッド交差辺、ポリゴン左右辺および傾き△sを入力アドレスの構成要素として第一のメモリを用いる。
前記第一のメモリには外廓線のグリッドを出力する交差辺を示す情報(例えば左右変を0、上下辺を1)、およびその辺との交差出力座標値を予め計算して記憶する。前記直線式のiの歩進毎に、前記入力アドレスを用いてこれら記憶情報を出力する。iの小数点値が1/2以上においてグリッドの上辺と交差した場合には、その交差座標値はi+1の歩進時において、前記[005]の入力アドレス構成情報の内、小数点値に置換する。この置換はグリッド交差辺フラグとともに切り替える。一方、アンチエイリアスでは外廓線により分断されたグリッド内のポリゴン内部の面積を求める必要がある。グリッドの面積計算には特願2006−357290で示されたグリッド内にサンプリン点を設け、外廓線とグリッド辺で囲まれる領域のサンプリング数を計数してその面積とする方法がある。従来の方法ではこのサンプリング点毎に、保存したオーバーラップする可能性のあるポリゴンを順次検出し、その際、それぞれのポリゴン識別子を数え、その数を面積とする処理が行われた。本発明ではこのサンプリン数を計数する手段として前記第一のメモリに記憶した情報以外に、外廓線とグリッド辺で囲まれた領域に含まれるサンプリング点数を予め求めて記憶し、これをそれぞれの前記iの歩進毎にサンプリング点数を出力させる。この結果、グリッド内の一つのポリゴン内部に含まれるサンプリング点数は外廓線歩進クロックと同等の速度で求めることができる。
さらに本発明では前記第一のメモリ出力としてサンプリング点のそれぞれに対応してサンプリング点当たり1ビットの出力ラインを設け、前記入力アドレスの構成要素に対してポリゴン内部と外部となるサンプリング点を予め求め記憶しておき、その出力ライン(以下サンプリングビットという)に例えば内部に含まれるサンプリングビットを0とし、外部のサンプリングビットを1とする。
グリッド内の外廓線がポリゴンの頂点となる場合はポリゴン内部側に含まれるサンプリン点数は一つの外廓線からは求めることができない。サンプリング点数およびビットも同様である。しかし本発明では外廓線がグリッド内で終端した場合でも、直線を延長してグリッド辺と交差するものと見なしてその領域に含まれるサンプリング点数と出力を記憶しておく。正しいサンプリング点数およびビットは後記[009]の論理演算処理で求める。
以上から、本発明では外廓線の補間において、直線を歩進することで得られる小数点値、直線の傾き、交差辺、外廓線左右辺をそれぞれメモリアドレスとして与え、予め第一のメモリには直線のグリッド交差辺、交差座標値、ポリゴン内部に含まれるサンプリングビットとサンプリング点数をそれぞれ記憶し、直線の歩進毎にこれらを読み出す。
実時間アンチエイリアス手法の問題点は高速化である。グリッド内で複数の3次元空間に置かれたポリゴンが交差する場合、それぞれのポリゴンは互いにオーバーラップする可能性がある。それぞれのポリゴン毎に可視される面積を求め、すべてのポリゴンが描画された後にそれぞれの外廓線交差グリッドに記憶されたポリゴンそれぞれの面積と色とで比例配分しなければならない。この面積検出の計算負荷は非常に大きい。本発明ではこの処理の高速化を得るために、下記のそれぞれの手段をもつ。
(1)外廓線の交差するグリッドに対応する交差情報を記憶する第二のメモリを設ける。
(2)第二のメモリには外廓線フラグ、ポリゴン識別子、グリッド辺との交差座標値、交差辺、外廓線傾き△s、外廓線のポリゴン左右辺、サンプリングビットおよび外廓線とグリッドで囲まれたサンプリング点数、視点からの距離(z座標値)およびポリゴンの色をそれぞれ記憶する。前記それぞれの情報を1セットとしてメモリは複数セット記憶出来る構造と容量とする。
(3)前記(2)項の情報の内、ポリゴンの色以外の情報は前記[006]および[007]のそれぞれの手段によって外廓線の直線補間に同期して求めることができ、これらを第二のメモリに記憶する。記憶する際、前記交差グリッドであることを示す外廓線フラグを立てる。
(4)前記(3)項の記憶の際、外廓線フラグをテストし、すでにフラグが立っている場合は前記ポリゴン識別子を比較する。グリッド辺との交差座標値、交差辺、外廓線傾き、ポリゴン左右辺を用い、ポリゴンの共有(隣接する辺)であるか否かをテストし、共有辺の場合はアンチエイリアス処理の対象外となるため、記憶された外廓線フラグをリセットすると共に新しい情報も記憶しない。
(5)(4)項の比較において隣接ポリゴン辺ではない場合、同一のポリゴン識別子の場合と、異なるポリゴン識別子の場合がある。前者の場合はポリゴンの2辺以上が同一グリッド内に交差した状態であり、極めて小さなポリゴンで発生する。この場合、第二のメモリに記憶されているサンプリングビットを読み出し、これと第一のメモリから出力するサンプリングビット(新しい外廓線情報)とを対応するサンプリン点毎に排他的論理和(0となる出力)あるいは論理和(サンプリングビットの有効ビットを0とした場合は0となる出力)を行い、その論理演算結果のサンプリングビットと0の数を計数し、新たなポリゴン内部の交差情報として第二のメモリに記憶更新する。
以上から第二のメモリに記憶した交差座標値、外廓線傾き、外廓線左右辺、識別子は外廓線が近接ポリゴン辺との共有辺か否かの検出に用い、一方、全てのポリゴン描画が終了した段階の第二のメモリにはポリゴン毎にサンプリング数やサンプリングビットが保存されることになる。
(6)前記(5)においてポリゴン識別子が異なる場合、複数のポリゴン外廓線がグリッド内でオーバーラップする可能性がある。この場合、第一のメモリと、第二のメモリのサンプリングビットとを(5)項と同様の論理演算を行う。この結果、一致したサンプリングビットはそれぞれがオーバーラップしたサンプリン点となる。次に第二のメモリに記憶されたz値と、歩進中の直線発生器からのz値とを比較し、z値が視点に近い方のポリゴン識別子を持つサンプリング点数はそのままに、遠方にあるポリゴンのサンプリング点数はオーバーラップテストする前の点数からテスト後のオーバーラップサンプリング点数を減算した値を新たなサンプリング点数として、前記したその他の交差情報を含め、第二のメモリに記憶する。減算結果がゼロあるいは負となる側の交差情報は記憶しない。すでに第二のメモリに記憶されていた側がゼロあるいはゼロ以下となる場合は該当するポリゴン識別子をもつ外廓線フラグをリセット(削除)する。
(7)第二のメモリに記憶する色情報は、外廓線補間のタイミングとは一般に同期が異なる。ポリゴンの内挿補間データからシェーダーにおける輝度計算およびテキスチャマッピング等の処理を経て色が決定されることで大きなタイムラグをもつためである。本発明ではポリゴンの内挿補間の中でスパン補間の開始(通常左端)と終了(通常右端)補間値に端点を示す端点識別子を付けて前記処理を行い、所定のタイムラグを経て出力される色情報を端点と識別できるようにし、この判定後に前記第二のメモリに記憶する。この際、すでにオーバーラップテストが終了した結果、第二のメモリに該当する識別子が無い場合は、色情報は(6)項のz値判定が行われ削除されたものと見なし記憶しない。
前記第二のメモリにはグリッドに交差する情報をポリゴン毎に一つのセット情報として、複数セット記憶できる構造とする。実装ではメモリコスト上、一定のセット数に制限し、選択なければならない。サンプリング点数は外廓線とグリッドとの交差面積を意味する。輝度が低ければ可視的な効果は必ずしも面積が優先されるとは限らない。本発明ではサンプリング点数および輝度値を基に優先順位をつけ選択する。この手段として第二のメモリに記憶された色であるRGBを明度に変換し、この値をスケール値としてサンプリング点数と乗算する。最も低い値をもつセット情報は、新たに交差した外廓線交差面が発生した場合、より高い値のセットに置き換わる対象となる。RGBから明度への返還式は既知(明度=0.299R+0.587G+0.114B)であり、スケールはRGBそれぞれの成分に乗算器と加算器で求められる。色情報のタイムラグを考慮し一時的なバッファとして第二のメモリは外廓線当たり所定のセット数+1の容量とし、色情報が得られてから前記乗算値が最小値となるセットを選択して外廓線補間と並行して処理するz比較の判定終了後に置き換える。
スクリーンの映像は全てのポリゴンを描画した後、画像メモリに記憶された色情報が読みだされビデオ信号に変換されて表示される。本発明では画像メモリの読み出し時点でビデオ走査信号に同期して、第二のメモリのそれぞれのサンプリング点数と色情報を読み出し、外廓線フラグのあるグリッド毎にそれぞれのセットに含まれるサンプリング点数と色情報を乗算、合成してピクセルの色を決定し、前記ビデオ信号で読み出される画像メモリからのピクセル列の中で外廓線交差グリッド位置に該当するピクセルを、前記決定した色に置き換える。一方、外廓線交差グリッド内におけるポリゴン内部の色は前記それぞれの手段によって求めることができるが、グリッド内のポリゴン外部の色は、背景色あるいは背景にあるポリゴンの完全内部(全てのグリッド空間がそのポリゴンで占める)の部分が占めることがあり、この色情報の取得についてはこれまでの手段に明記していない。これはビデオ信号で読みだされる画像メモリのピクセル情報から該当するグリッドに隣接する画素を読み出しその色を外部の色とする方法がある。また交差グリッドに含まれる一部あるいは全ての情報よりも、より視点に近いポリゴンによって完全にオーバーラップされる場合もある。これらに対応する手段はポリゴンの内挿補間におけるスパン補間の段階でz値との比較を行い、当該グリッドのポリゴンの一部あるいは全ての外廓線フラグをリセットする処理を行う。これらの処理技術は多様であり、本発明の範囲には含めない。
前記のビデオ走査段階での合成処理はビデオ信号のピクセル当たりの読み出し時間に比べれば、LSIの動作周波数が遥かに高速であり、アルファーブレンディング等のピクセル間演算等が存在してもこれらに要する時間は実時間描画に対して問題は生じない。以上からアンチエイリアスの処理による描画速度を低下することなく、本発明のそれぞれの手段とその回路化によって高品質な画像を得ることができる。
本発明により、シルエットライン上のエイリアスがアンチエイリアス処理の有無に影響されない高速処理で低減され、高品質な画像を得る。
本発明の技術はLSIあるいはIP(Intelligent Property)の形態で実施され、コンピュータグラフィックスプロセッサに応用される。
図1には本発明に係わるポリゴン外廓線グリッド交差面積計算回路の交差情報生成回路を示す。ポリゴン外廓線補間回路10ではポリゴン頂点に定義されたxyz座標値や属性値をまず外廓線に沿って線形に補間する。回路10からはそれら補間座標値の小数点部、外廓線の傾き△s、グリッド交差辺、外廓線がポリゴンの左右いずれかの辺かを示す外廓線左右辺をそれぞれ出力する。これらの情報はアドレスとして第一のメモリ11に与えられる。メモリ11では回路10からの前記情報を基にその入力条件での外廓線とグリッド辺との出力交差辺、出力交差座標値、グリッド辺と外廓線に囲まれたポリゴン内部となるサンプリング点総数およびグリッド内の全てのサンプリング点に対応するそれぞれのサンプリングビットを出力する。例えば四角形グリッド空間を4×4のサンプリング点数とすると、回路10からのそれぞれの信号は小数点部、外廓線の傾き△sはそれぞれ2ビットと3ビット(傾きは符号付き)の精度となり、他は1ビットのフラグのためアドレスの全ビット数は7ビットとなる。サンプリング点が8×8の場合は9ビットとなる。一方、メモリ11の出力は、グリッドを抜け出す際の外廓線の交差辺がグリッドの左右辺か上辺かを示す1ビット、サンプリング点総数は16個として4ビット、サンプリングビット数は16ビットとなる。外廓線が入力し交差する辺がグリッドの左右辺(すなわち垂直辺との交差)の場合は回路10からの小数点値と交差辺をメモリ11のアドレスとするが、交差辺が上辺(すなわち水平辺との交差)の場合は、次の歩進においては、メモリ11の小数点値と交差辺にマルチプレクサ12で切り替えてメモリ11に与える。
図2は本発明に係わるグリッド内20aのサンプリング点と、グリッド辺と交差するポリゴン外廓線の関係をそれぞれ示す。図2(a)はポリゴン外廓線(左辺)20bが交差しておりポリゴン内部は黒丸で示した領域となる。図1のサンプリング点総数とは黒丸の数(図2(a)では15)を意味し、これが面積値となる。図2の例のサンプリングビットは全部で36個あり、サンプリング点それぞれを1ビットの信号として出力し、それぞれのビットはポリゴン内部(黒丸)を例えば0、外側(白丸)を1としてポリゴンの内部と外部を明示する。図2(b)は同一ポリゴン辺21aおよび21bの2辺がグリッドと交差しており、黒丸がポリゴン内部となる。外廓線21aのみの場合ではポリゴン内部のサンプリング点数とサンプリングビットは外廓線21aから下部がすべて内部と見なされる。一方、外廓線21bが回路10で補間され、メモリ11に所定の情報が与えられると、外廓線21bの上部がポリゴン内部と見なされる。次にこれら2つのサンプリングビットをビット毎に排他的論理和あるいは論理和を取ることによって、図2(b)の黒丸のサンプリング点のみが0となり、正しいポリゴン内部のサンプリング点数が求まる。この演算結果が、当該ポリゴンの内部のサンプリング点数とサンプリングビットとなる。図2(c)はそれぞれ2つの異なるポリゴン外廓線22と23が交差しており、外廓線22のポリゴン内部はその外廓線の下部、一方外廓線23の内部はその外廓線の上部となる。この場合、前記同様にサンプリングビット毎に論理演算することで外廓線22の下部と、外廓線23の破線とグリッド辺で囲まれたサンプリング点(図2(c)では12個のサンプリング点)が共有する。ここでポリゴン22側と23側のz値を比較する。ポリゴン22側のz値が視点により近い場合は共有するサンプリング点はポリゴン22側の点とする。よってポリゴン23側のサンプリン点数は灰色で示した10点となる。図2(b)と図2(c)との違いは論理演算結果として得た共有サンプリングビットと点数が、前者(同一ポリゴン)は共有点が新たなそのポリゴンのサンプリングビットと点数となったが、後者(異なるポリゴン)は、視点からの距離がテストされ、視点からより遠い方のポリゴンのサンプリング点は共有点数分引かれるということである。図2(d)は同一ポリゴンの外廓線24aと24bがグリッド内で頂点を形成している場合を示す。前記同一ポリゴン同士の場合同様の論理演算と処理によってサンプリング点数は黒丸の数となる。
図3は本発明の第二のメモリに記憶する外廓線交差情報の1セット分のビットフィールド30を示す。それぞれのフィールドにおいて、F1は外廓線フラグ、F2はポリゴン識別子、F3はグリッド辺との交差座標値、F4は交差辺、F5は外廓線傾き、F6はポリゴン左右辺、F7は対象ポリゴン内部に含まれるサンプリング点数およびF8はサンプリング出力ビット、F9は視点からの距離(z座標値)およびF10はポリゴンの色をそれぞれ示す。ビットフィールド30においてフィールド枠の下に記載された英数字は固定ビットと、設定するアンチエイリアスの精度に応じて可変するビット数(n、m、p、q)となる。図2(b)、(c)および(d)の交差状態の場合、前記論理演算処理で、フィールド内で数値あるいは状態が変化するのはF1(全てのサンプリング点が他のポリゴンの裏となった場合はリセット)、F7およびF8となる。
図4は本発明のポリゴン外廓線グリッド交差面積計算回路全体図を示す。ポリゴン外廓線補間回路40(図1の回路10に相当)、第一のメモリ41、第二のメモリ42、論理演算回路43、z値比較回路44、マルチプレクサ45および47、減算器46のそれぞれで構成する。図4において回路40は外廓線補間の歩進毎に前記図1の各信号を第一のメモリ41に出力する。メモリ41からはグリッド辺との交差座標値、交差辺、サンプリングビット、サンプリング点数がマルチプレクサ47を通して第二のメモリ42に記憶される。メモリ42にはさらに外廓線フラグ、ポリゴン識別子、外廓線傾き、ポリゴン左右辺、視点からの距離(z座標値)のそれぞれが回路40から、またポリゴンの色は図4には示されていないがシェーダーから入力し、図3に示すビットフィールド配列でそれぞれを記憶する。一つのグリッドに交差する外廓線が1つのみの場合は、メモリ41からの情報は外廓線補間歩進速度で次々とメモリ42に記憶されて行くが、同一グリッド内に複数の外廓線が交差する場合がある。すでに交差外廓線があるか否かは前記外廓線フラグをテストして判断する。この場合、メモリ41からのサンプリングビットと第二のメモリ42に記憶されているサンプリングビットを論理演算回路43に加える。また同時に実行中のポリゴンの識別子と、メモリ42に記憶された識別子も回路43で比較する。回路43ではそれぞれのサンプリング点に対応するサンプリングビットを、例えば排他的論理回路で比較し一致する場合はそのサンプリングビットと一致したサンプリング総数を計数する。識別子が同じポリゴンの場合であれば、図2(b)あるいは(d)の状態が想定され、一致したサンプリングビットとサンプリング数を、新たにメモリ42にバスGとマルチプレクサ47を通して記憶する。識別子が一致しない場合は図2(c)が想定され、回路43において一致したサンプリングビットとサンプリング点総数を計数すると共に、回路40から得られるz値とメモリ42からのz値をz値比較回路44にて視点との関係を求め、例えば図2(c)の関係となった場合は外廓線22のポリゴンが視点に近いことになり、このポリゴンはサンプリングビットもサンプリング点数も変化しないままメモリ42に記憶し、一方視点からより遠い外廓線23のポリゴンは、比較前のサンプリング点総数(バスAおよびB、マルチプレクサ45を通して得る)とサンプリングビットが一致した数(バスcを通して得る)を減算器46にて減算する。またサンプリングビットは図2(c)の灰色点の部分だけ0としてバスGを通してメモリ42に記憶する。図2(c)の例では外廓線23のポリゴンはz値比較前はサンプリング点数22個であったが、比較後は共有点が12個あり、その差分結果の10個が可視サンプリング点となる。減算器46からの差分値はバスD、マルチプレクサ47を経て、メモリ42に記憶する。どちらのポリゴンがサンプリング点数の減算の対象となるかはz値比較回路の判定出力バスEから得る信号でバスAおよびBを受けるマルチプレクサ45を選択して行う。変更されたか否かのサンプリングビットは43で決定されるが、バスHあるいはGのいずれかをマルチプレクサ47で選択し、これをメモリ42に記憶することで行う。以上の処理の結果、全てのポリゴンが描画された後には、メモリ42に求めるポリゴン外廓線と交差するピクセルグリッドそれぞれのポリゴン毎の交差面積(サンプリング点数)と色が保存されていることになる。
本発明の回路をIP(Intelligent Property)として、あるいはグラフィックスプロセッサLSIチップに実装することによって高品質な実時間描画を可能とする。
「本発明の交差情報生成回路を示す。」 「本発明に係わるグリッド内サンプリング点とポリゴン外郭線の関係を示す。」 「本発明の交差情報セットのビットフィールドを示す。」 「本発明のポリゴン外廓線グリッド交差面積計算回路全体図を示す。」
図1
10 ポリゴン外廓線補間回路
11 第一のメモリ11
12 マルチプレクサ
図2
20a グリッド枠
20b ポリゴン外廓線左辺
21a ポリゴン外廓線右辺
21b ポリゴン外廓線左辺
22 ポリゴン外廓線左辺
23 ポリゴン外廓線左辺(異なるポリゴン交差)
24a ポリゴン外廓線右辺(頂点端)
24b ポリゴン外廓線左辺(頂点端)
図3
30 外廓線交差情報ビットフィールド
図4
40 ポリゴン外廓線補間回路
41 第一のメモリ
42 第二のメモリ
43 論理演算回路
44 z値比較回路
45 マルチプレクサ
46 減算器
47 マルチプレクサ

Claims (4)

  1. ポリゴン外廓線がピクセルグリッドと交差し、グリッド空間を分割した面積を求める手段として、グリッド内空間にサンプリング点を設け、外廓線の傾き、グリッド交差入力点座標値、外廓線交差辺をアドレスとする第一のメモリと、前記メモリにはグリッド辺交差座標値、交差辺、グリッド内のポリゴン内部に含まれるサンプリング点数およびポリゴン内部と外部をそれぞれ0と1のフラグを立てたそれぞれのサンプリング点に対応したサンプリングビットのそれぞれの情報を記憶し、前記アドレスにより前記情報を出力する手段と、外廓線が交差する全てのグリッド情報を記憶するために第二のメモリを設け、前記第二のメモリには外廓線フラグ、ポリゴン識別子、グリッド辺との交差出力座標値、交差出力辺、外廓線傾き、ポリゴン左右辺、対象ポリゴン内部に含まれるサンプリング点数および前記第一のメモリと同様のサンプリング点に対応したサンプリングビット、視点からの距離(z座標値)およびポリゴンの色をそれぞれ記憶する手段と、前記第一および第二のメモリには、前記それぞれの情報を外廓線補間の歩進に同期して記憶する手段と、全てのポリゴンを描画した後に保存された前記第二のメモリのサンプリング点数およびポリゴンの色から外廓線交差グリッドの色を決定する手段をもつポリゴン外廓線グリッド交差面積計算回路。
  2. 請求項1のポリゴン外廓線グリッド交差面積計算回路において、複数の外廓線がグリッド内で交差する場合、前記第一のメモリから出力する前記サンプリングビットと、記憶されている第二のメモリのサンプリングビットとをそれぞれ論理演算してオーバーラップしたサンプリング点数とサンプリングビットを求める手段と、比較するポリゴンが同一識別子をもつ場合は、前記オーバーラップ点数を新たなポリゴン内部のサンプリング点数およびオーバーラップサンプリングビットを新たなポリゴン内部点とした後、すでに記憶された前記第二のメモリの当該情報に置換する手段と、異なる識別子の場合は、外廓線補間からのz座標値と、第二のメモリに記憶されたz値とを比較して、視点に近い側はサンプリング点数、サンプリングビット共にそのままに第二のメモリに記憶する手段と、視点よりも遠方にあるポリゴン側は、比較前のサンプリング点数からオーバーラップサンプリング点数を減算した値をサンプリング点数として、またオーバーラップ点のサンプリングビットのそれぞれのフラグをリセットして、第二のメモリに記憶する手段と、前記減算した結果、サンプリング点数がゼロとなる場合は、当該外廓線グリッド情報を削除あるいは記憶しない手段のそれぞれから構成するポリゴン外廓線グリッド交差面積計算回路。
  3. 請求項1のポリゴン外廓線グリッド交差面積計算回路において全てのポリゴンが描画された後、第二のメモリを、ビデオ走査タイミングで読み出し、記憶された外廓線交差グリッド内のポリゴン内部および外部のサンプリング点数とカラーとの乗算値を、また複数のポリゴンがグリッド内にある場合はそれぞれのポリゴンのサンプリング点数とカラーの乗算値を合成して、グリッドの色を決定する手段をもつポリゴン外廓線グリッド交差面積計算回路。
  4. 請求項1から3までに記載のポリゴン外廓線グリッド交差面積計算回路を用いたコンピュータグラフィックス画像装置。
JP2010294873A 2010-12-30 2010-12-30 ポリゴン外廓線グリッド交差面積計算回路 Pending JP2012141833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010294873A JP2012141833A (ja) 2010-12-30 2010-12-30 ポリゴン外廓線グリッド交差面積計算回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010294873A JP2012141833A (ja) 2010-12-30 2010-12-30 ポリゴン外廓線グリッド交差面積計算回路

Publications (1)

Publication Number Publication Date
JP2012141833A true JP2012141833A (ja) 2012-07-26

Family

ID=46678058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010294873A Pending JP2012141833A (ja) 2010-12-30 2010-12-30 ポリゴン外廓線グリッド交差面積計算回路

Country Status (1)

Country Link
JP (1) JP2012141833A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393002A (zh) * 2017-07-28 2017-11-24 北京金风科创风电设备有限公司 对地形边界进行提取的设备和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393002A (zh) * 2017-07-28 2017-11-24 北京金风科创风电设备有限公司 对地形边界进行提取的设备和方法
US11227433B2 (en) 2017-07-28 2022-01-18 Beijing Goldwind Science & Creation Windpower Equipment Co., Ltd. Device and method for extracting terrain boundary

Similar Documents

Publication Publication Date Title
JP6678209B2 (ja) 非正規直交グリッドへのテクスチャマッピングのためのグラデーションの調整
TWI584223B (zh) 藉由追蹤物件及/或基元識別符的圖形處理增強之方法及系統,圖形處理單元及非暫時性電腦可讀媒體
US20220157019A1 (en) Rendering in computer graphics systems
JP6342513B2 (ja) 高解像度表示バッファの効果的な構築方法
US6982723B1 (en) Method and apparatus for eliminating unwanted steps at edges in graphic representations in the line raster
JP2005100177A (ja) 画像処理装置およびその方法
CN100399358C (zh) 图像处理装置及其方法
US9530241B2 (en) Clipping of graphics primitives
JP4801088B2 (ja) 画素サンプリングの方法及び装置
KR101039132B1 (ko) 2차원 벡터 그래픽 처리를 위한 라스터라이저 및 그 방법
JP2012141833A (ja) ポリゴン外廓線グリッド交差面積計算回路
JP2007141196A (ja) ポリゴン・シルエットライン・アンチエイリアス回路
KR100388587B1 (ko) 정점 데이터에 오프셋값을 가산하여 폴리곤을 묘화하는3차원 그래픽스 묘화 장치 및 그 방법
JP2009163469A (ja) 大局照明回路
JP2009146368A (ja) 可視衝突検出回路
JP2008152743A (ja) テキスチャーパターンサイズ計算回路
JP4106719B2 (ja) 画像処理装置
JP5661134B2 (ja) 画像処理装置及び画像処理方法
JP2010157170A (ja) 全方向影投下レンダラー
JP2006113909A (ja) 画像処理装置、画像処理方法及び画像処理プログラム
JP2008152742A (ja) ポリゴン輝度参照点決定回路
KR100927131B1 (ko) 안티 알리어싱 방법 및 장치
JP2008152741A (ja) 面境界アンチエイリアス回路
JP2006195939A (ja) シャドウ・シルエット・アンチエリアス回路
JPH06203171A (ja) 画像生成装置および方法