JP2012141178A - 部分放電検出システム - Google Patents

Abstract

【課題】多数のケーブルを長い距離に亘って引き回さずとも構成できる高圧電気機器の部分放電検出システムを提供する。
【解決手段】変圧器１，２に発生する部分放電を検出するため、それらの周囲に紫外線センサ３ａ〜３ｈと部分放電検出器１１ａ〜１１ｈを配置し、それらと電源基準位相検出器１２とを信号ケーブル１３により接続する。電源基準位相検出器１２は、複数の部分放電検出器１１に対して同期クロック信号を出力すると共に、交流電源電圧の基準位相を検出したタイミングで同期クロック信号に同期した電源基準位相信号を出力し、部分放電検出器１１は、同期クロック信号に同期して紫外線センサ３により検出されるセンサ信号をＡ／Ｄ変換する。
【選択図】図１

Description

本発明の実施形態は、高圧電気機器に発生する部分放電を、複数の部分放電検出器を用いて検出する部分放電検出システムに関する。

一般に、変圧器や遮断器などの高圧で使用される電気機器については、当該電気機器の絶縁劣化時に発生する部分放電を検出することでその健全性を診断している。このような電気機器に発生する部分放電を検出するには、安全性確保の観点からＡＥ（Acoustic Emission）センサや超音波センサ、紫外線センサなど、部分放電を非接触状態検出できるセンサを用いることが多い。部分放電の検出対象が比較的大きな電気機器の場合には、放電の発生個所を特定するため、上記のような非接触センサを電気機器の周囲に複数配置することがある。

このようなシステム構成の一例を、図１１に示す。図１１では、高圧の電気機器である例えば変圧器１，２の周囲に配置した紫外線センサ３ａ〜３ｈによって、変圧器１，２に発生した部分放電に伴い発生する紫外線を検出する。また、変圧器１の電圧端子には電源基準位相検出器４が接続されており、変圧器１に印加されている交流電圧の基準位相（ゼロクロス点）を検出する。部分放電検出装置５は、例えばマイクロコンピュータによって構成され、各部分放電検出信号は、Ａ／Ｄ変換器６ａ〜６ｈによりそれぞれＡ／Ｄ変換されると、ＣＰＵ７により、電源位相検出部８を介して与えられる電源基準位相信号の出力状態と同時にＲＡＭ９に記憶される。尚、ＲＯＭ１０には、ＣＰＵ７によって実行される制御プログラムが記憶されている。

図１２は、部分放電検出装置５の動作を示すタイミングチャートであり、（ａ）は紫外線センサ３ａ〜３ｈが出力する部分放電検出信号である。（ｃ）は電源基準位相検出器４によって出力される電源基準位相信号であり、部分放電検出装置５では、（ｂ）Ａ／Ｄ変換器６によりＡ／Ｄ変換されたデータの出力を示している。ＣＰＵ７は、記憶された電源基準位相信号のデータから電源周期を求め、電源基準位相との時間差と電源周期から部分放電検出時の位相角を求める。この位相角により、部分放電とその他のノイズとの切り分けを行ったり、或いは部分放電が電気機器の縁面側で発生したものか、内部で発生したものかを判定する。

特開２００５−３０８４１７号公報 特開２００４−１０１４１８号公報

上述した構成では、複数の高圧電気機器が設置されている場所、例えば変電室などでは、紫外線センサ３が広い範囲に亘って多数配置されるため、それらの検出信号を引き込むために多数のケーブルが必要となり、ケーブルの費用、ケーブルの敷設作業時間、ケーブル運搬の費用等が嵩むことになる。また、この場合、紫外線センサ３より出力される数Ｖ程度のアナログ信号を、長いケーブルを介して伝送することになるため、信号がノイズの影響等を受け易くなる。

そこで、多数のケーブルを長い距離に亘って引き回さずとも構成できる部分放電検出システムを提供する。

実施形態によれば、電気機器に発生する部分放電を、非接触状態で検出する部分放電検出手段を有する部分放電検出器を複数配置し、電気機器に印加される交流電源電圧の基準位相を検出する基準位相検出手段を有する電源基準位相検出器を備える。そして、電源基準位相検出器と複数の部分放電検出器とを通信線を介して接続し、電源基準位相検出器は、複数の部分放電検出器に対してサンプリングクロック信号を出力すると共に、基準位相検出手段が基準位相を検出したタイミングでサンプリングクロック信号に同期した電源基準位相信号を出力する。

すると、複数の部分放電検出器は、サンプリングクロック信号に同期して部分放電検出手段により検出される部分放電電圧をサンプリングし、電源基準位相信号を基準として部分放電が発生したタイミングを検出すると、電源基準位相検出器に対してサンプリングデータ及び部分放電が発生したタイミングのデータを送信する。

第１実施形態であり、部分放電検出システムの構成を概略的に示す機能ブロック図 電源基準位相検出器の内部構成を示す機能ブロック図 各部の信号波形を示すタイミングチャート 部分放電検出器の内部構成を示す機能ブロック図 各部の信号波形を示すタイミングチャート 部分放電検出器よる処理内容を示すフローチャート 第２実施形態を示す図３相当図 図５相当図 （ａ）は第１実施形態の図６相当図、（ｂ）は部分放電検出器が行うシリアル通信の処理部分を示すフローチャート 第３実施形態を示す図２相当図 従来技術を示す図１相当図 図５相当図

（第１実施形態）
以下、第１実施形態について図１ないし図６を参照して説明する。尚、図１１と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図１は、本実施形態における部分放電検出システムの構成を概略的に示す機能ブロック図である。本実施形態では、部分放電検出装置５に替えて、各紫外線センサ（部分放電検出手段）３ａ〜３ｈにそれぞれ対応して部分放電検出器１１ａ〜１１ｈが個別に配置されている。また、電源基準位相検出器４に替えて電源基準位相検出器１２が配置されており、各部分放電検出器１１ａ〜１１ｈと電源基準位相検出器１２とはそれぞれシリアル通信機能を備え、シリアル通信信号と、同期クロック信号（サンプリングクロック信号）とを伝送するための信号ケーブル（通信線）１３によって接続されている。

図２は、電源基準位相検出器１２の内部構成を示す機能ブロック図であり、図３は各部の信号波形を示すタイミングチャートである。波形整形回路（基準位相検出手段）１４は、図３（ａ）に示す電源基準電圧信号が与えられると、必要に応じて分圧やレベルシフトを行い、図示しないコンパレータにより基準電圧と比較することで図３（ｂ）に示す矩形波信号をタイミング制御部１５に出力する。上記矩形波信号の立ち上がりエッジが、交流電源電圧のゼロクロス点（振幅が負側から正側に変化）に対応する。尚、波形整形回路１４より出力される矩形波信号は交流電源周波数相当のクロック信号となるから、当該クロック信号の周波数を検出すれば、交流電源の周波数が検出できる（電源周波数検出手段）。タイミング制御部１５は、発振回路１６より与えられるクロック信号（例えば数１０ｋＨｚ程度の周波数）を、上記矩形波信号の立ち上がりエッジに同期させて同期クロック信号を出力する。

電源基準位相検出器１２は、更にＣＰＵ１７とシリアルインターフェイス（Ｉ／Ｆ）１８とを備えており、外部とのシリアル通信が可能に構成されている。タイミング制御部１５は、上記矩形波信号の立ち上がりエッジに同期して、同期クロック信号１パルス分の幅を有するワンショットパルスを生成すると、電源基準位相信号としてシリアルＩ／Ｆ１８に出力する（図３（ｃ）参照）。

ＣＰＵ１７がシリアルＩ／Ｆ１８内部の送信用データバッファ（図示せず）にコマンドデータ（制御情報）を書き込むと、シリアルＩ／Ｆ１８は、電源基準位相信号が与えられたタイミングで、デフォルトでハイレベルの通信バスを１クロック分だけロウレベルにドライブしてスタートビットをバス上に出力する（図３（ｅ）参照）。それから、タイミング制御部１５より与えられる同期クロック信号に従い書き込まれたコマンドデータをシリアルデータに変換して送信する。また、シリアルＩ／Ｆ１８が、外部より送信されたシリアルデータをデータバッファに取り込んで受信すると、ＣＰＵ１７は、そのデータをパラレルに読み出す。

リアルタイムクロック（時刻計時手段）４０は、時刻を計時する時計機能を備えたＩＣであり、ＣＰＵ１７に対して例えば年／月／日／時／分／秒等のデータを出力する。そして、波形整形回路１４より出力される矩形波信号はＣＰＵ１７に対しても与えられており、ＣＰＵ１７は、その立上がりエッジの出力タイミングでリアルタイムクロック４０の時刻データ（年／月／日を含む）を読み出す。その時刻データは、シリアル通信によって各部分放電検出器１１に送信される。また、ＣＰＵ１７は、今回に取得した時刻データと、前回に上記矩形波信号の立上がりエッジが入力されたタイミングで読み出した時刻データとの差をとることで、交流電源の周期を算出できる（電源周波数検出手段）。

図４は、部分放電検出器１１の内部構成を示す機能ブロック図であり、図５は、各部の信号波形を示すタイミングチャートである。部分放電検出器１１は、電源基準位相検出器１２と同様に、ＣＰＵ２１，ＲＡＭ２２，ＲＯＭ２３，シリアルＩ／Ｆ２４を備え、更に、電源周期検出部２５，電源位相検出部２６，Ａ／Ｄ変換器２７を備えており、これらはバスを介して接続されている。シリアルＩ／Ｆ２４，電源位相検出部２６には、シリアル通信信号と同期クロック信号とが与えられており、Ａ／Ｄ変換器２７には、紫外線センサ３より出力されるセンサ信号と同期クロック信号とが与えられている。電源周期検出部２５には、電源位相検出部２６の出力信号が与えられている。

電源位相検出部２６は、シリアル通信信号の冒頭の１ビットであるスタートビットを例えばその立下りで検出して、ロウレベルのワンショットパルスを電源基準位相信号として出力する（図５（ｄ），（ｅ）参照）。電源周期検出部２５は、上記電源基準位相信号の出力間隔，すなわち、交流電源周期又は交流電源周期に相当する時間をカウントしてカウントデータを出力する。Ａ／Ｄ変換器２７は、同期クロック信号の周期毎に紫外線センサ３のセンサ信号をＡ／Ｄ変換する（図５（ａ）〜（ｃ）参照）。尚、紫外線センサ３は、前記センサ信号を、検出した紫外線量に応じてアナログ的に変化する電圧信号として出力するものである。

次に、本実施形態の作用について図６を参照して説明する。図６は、部分放電検出器１１により実行される、本実施形態の要部に係る処理内容を示すフローチャートである。部分放電検出器１１は、電源位相検出部２６を介してシリアル信号のスタートビットを検出すると（ステップＳ１）、その時点でＲＡＭ２２のワークエリアに記憶されている検出データ（後述するステップＳ６で処理されたデータを）を、同じＲＡＭ２２の格納領域に転送して記憶させると、ワークエリアを初期化する（ステップＳ２）。Ａ／Ｄ変換器２７は、上述したように同期クロック信号の周期毎に（ステップＳ３：ＹＥＳ）センサ信号をＡ／Ｄ変換し（ステップＳ４）、ＣＰＵ２１は、Ａ／Ｄ変換データを遂次比較してセンサ信号のピークレベルを検出する（ステップＳ５）。ピークが検出されなければ（ＮＯ）ステップＳ１に戻り、ピークが検出されれば（ＹＥＳ）ステップＳ６に移行する。

ステップＳ６では、ＣＰＵ２１がピークレベル値，（交流電源のゼロクロス位相を基準として）ピークが検出された位相，検出回数，ピークレベルの平均値，検出位相の平均値を算出し、これらの検出データをＲＡＭ２２のワークエリアに書き込む。また、ＣＰＵ２１は、図６に示すフローチャートとは異なる処理において、電源基準位相検出器１２よりスタートビットに続いて送信されたコマンドデータを、シリアルＩ／Ｆ２４のデータバッファにアクセスして読み出す。

したがって、部分放電検出器１１は、図６に示したようにシリアル通信におけるスタートビットを検出する毎にステップＳ２を実行しても良いが、電源基準位相検出器１２より送信されたコマンドが「測定指示」を示すものである場合にだけステップＳ２を実行しても良い。そして、電源基準位相検出器１２より送信されたコマンドが、データの返信を要求するものである場合に、部分放電検出器１１は、その時点でＲＡＭ２２に記憶されているデータを読み出して電源基準位相検出器１２に返信することで、電源基準位相検出器１２は、各部分放電検出器１１により検出されたデータを一括して収集することができる。

以上のように本実施例によれば、変圧器（高圧電気機器）１，２に発生する部分放電を非接触状態で検出するため、それらの周囲に紫外線センサ３ａ〜３ｈと部分放電検出器１１ａ〜１１ｈを配置し、それらと電源基準位相検出器１２とを信号ケーブル１３により接続する。電源基準位相検出器１２は、複数の部分放電検出器１１に対して同期クロック信号を出力すると共に、交流電源電圧の基準位相を検出したタイミングで同期クロック信号に同期した電源基準位相信号を出力し、部分放電検出器１１は、同期クロック信号に同期して紫外線センサ３により検出されるセンサ信号（部分放電電圧）をＡ／Ｄ変換（サンプリング）する。

そして、電源基準位相信号を基準として部分放電が発生したタイミングを検出すると、電源基準位相検出器１２に対してサンプリングデータ及び部分放電が発生したタイミングのデータを送信する。したがって、従来のように、複数の紫外線センサ３ａ〜３ｈと部分放電検出装置５との間をそれぞれケーブルで接続するために長い距離に亘って引き回す必要が無く、ケーブルの費用やケーブルの敷設作業時間、ケーブル運搬の費用等が嵩むことがない。また、この場合、紫外線センサ３より出力されるアナログ信号がノイズの影響等を受けることも回避できる。更に、部分放電検出システムの全体をよりコンパクトにして、且つ同システムをフレキシブルに構成できる。

更に、電源基準位相検出器１２と部分放電検出器１１とはシリアル通信を行い、電源基準位相検出器１２は、電源基準位相信号として、交流電源の基準位相を検出したタイミングでシリアル通信の開始を示すスタートビットを出力するようにした。したがって、スタートビットを基準として、部分放電が発生した位相のタイミングを検出できる。また、電源基準位相検出器１２は、シリアル通信により部分放電検出器１１に制御情報を送信する。具体的には、制御情報として部分放電電圧の測定指示コマンドを送信するので、部分放電検出器１１は、電源基準位相検出器１２より測定指示コマンドが与えられた場合に検出したデータを送信することが可能となる。

また、電源基準位相検出器１２側にリアルタイムクロック４０を備え、時刻データをシリアルデータとして送信することで、各部分放電検出器１１側に時計機能を具備しなくても検出データの時刻を知ることができる。そして、受信した時刻情報と検出データ，電源基準位相信号データ（例えば同期クロック信号の周期毎に、当該信号がアクティブか，インアクティブかを示すデータ）を併せて記憶しておけば、各部分放電検出器１１に分散して記憶されたデータであっても、それぞれのデータの時刻同期性を確保することができる。

その他、例えば電源基準位相検出器１２において、上述したようにリアルタイムクロック４０の時刻データの差によって交流電源周期（又は周波数）を算出し、その交流電源周波数を制御情報として各部分放電検出器１１に送信することもできる。これにより、部分放電検出器１１については、電源周期検出部２５にて電源周期または電源周波数を算出するハードウェアや、または対応する機能を実現するためのソフトウェアが不要となる。

また、電源については、決められた電源周波数に対する部分放電発生時の位相角を測定することが多い。そこで、上述のように電源基準位相検出器１２において電源周期または電源周波数を算出する手段を具備する場合に、予め測定対象となる電源周波数を設定しておき、当該電源周波数を検出した時にシリアル通信で測定指示コマンドを送信することにより、各部分放電検出器１１において所望の電源周波数における検出データを検出することができる。

（第２実施形態）
図７ないし図９は第２実施形態であり、第１実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施形態の構成は基本的に第１実施形態と同様であり、電源基準位相検出器１２と部分放電検出器１１とがデータを送受信する場合の手順をより具体的に示す。
図７，図８は第１実施形態の図３，図５相当図である。電源基準位相検出器１２はシリアル通信を開始する場合、図７（ｄ）に示すように、スタートビットの後に、例えば４ビットのアドレス，４ビットのコマンド，必要に応じて８ビットのデータを続けて送信する。これらのビット数は計１９ビットとなるので、交流電源の１周期内で少なくもこれらをシリアルに送信できるように、同期クロック信号の周波数を選択する。

次に、第２実施形態の作用について図８及び図９を参照して説明する。図９（ａ）は第１実施形態の図６相当図であり、ステップＳ２’では、検出データをＲＡＭ２２に格納することに替えて、シリアルＩ／Ｆ２４の送信データバッファに格納するようになっている。そして、図９（ｂ）は、部分放電検出器１１が行うシリアル通信の処理部分を示すフローチャートである。

ＣＰＵ２１は、電源基準位相信号がアクティブとなることで（図８（ｅ）参照）シリアルデータの受信開始を認識すると（ステップＳ１１：ＹＥＳ）、それに続いてシリアルＩ／Ｆ２４の受信データバッファに格納されている４ビットのアドレスが、予め自身に割り当てられているアドレスに一致するか否かを判断する（ステップＳ１２）。自身のアドレスに一致すれば（ＹＥＳ）、アドレスに続く４ビットのコマンドが返信要求コマンドか否かを判断し（ステップＳ１３）、返信要求コマンドであれば（ＹＥＳ）、ステップＳ２’において既に送信データバッファに格納しているデータを上記コマンドに続いて送信する（ステップＳ１４）。

以上のように第２実施形態によれば、電源基準位相検出器１２が、通信対象を特定するアドレスに続き、制御情報として部分放電電圧の測定結果の返信を要求する返信要求コマンドを送信すると、部分放電検出器１１は、前記アドレスが自身を宛先とするものであれば、返信要求コマンドに応じて検出データを電源基準位相検出器１２に送信する。したがって、部分放電の検出処理と、その検出に基づくデータの送信とを一連の処理として行うことができる。

（第３実施形態）
図１０は第３実施形態を示す図２相当図であり、第１実施形態と異なる部分のみ説明する。第３実施形態の電源基準位相検出器３１は、発振回路１６に替えて、例えばデジタル回路で構成されたＰＬＬ（Phase Locked Loop）回路３２を備えている。第１実施形態で述べたように、波形整形回路１４より出力される矩形波信号は交流電源周波数相当のクロック信号となる。そして、ＰＬＬ回路３２は、上記クロック信号を基準として所定の倍率で逓倍したクロック信号をタイミング制御部１５に出力する。

すなわち、第１，第２実施形態では、部分放電を検出するＡ／Ｄ変換周期（サンプリング周期）は固定であったが、その場合、電源の周期（電源周波数）が変わると、部分放電発生時に検出する位相角の分解能が相対的に変化することになり、分解能が変動してしまう。そこで、第３実施形態では、同期クロック信号の周波数を可変として、電源基準位相信号の周波数に応じて変更する。

ＰＬＬ回路３２の逓倍率は、例えば以下の式に基づいて設定する。
同期クロック信号周波数［Ｈｚ］
＝ 電源周波数［Ｈｚ］ ×（３６０［°］／所望位相分解能［°］）
例えば、電源周波数５０Ｈｚで所望位相分解能が０．５°の場合、同期クロック周波数は
５０×（３６０／０．５）＝３６０００［Ｈｚ］
となる。すなわち、ＰＬＬ回路３２の逓倍率を「７２０」に設定しておけば、電源周波数例えば６０Ｈｚの場合でも、位相分解能が０．５°となるように同期クロック信号周波数が変更されるようになる。

以上のように第３実施形態によれば、電源基準位相検出器３１を、波形整形回路１４により検出した交流電源周波数に応じて、同期クロック信号の周波数を変更するように構成する。具体的には、交流電源周波数の変動に対してＡ／Ｄ変換分解能が一定となるように、同期クロック信号の周波数を設定するので、交流電源周波数の変化を意識することなくシステムを構成することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
紫外線センサ３の配置数は、適宜変更して良い。
部分放電検出器１１において、電源周期検出部２５や電源位相検出部２６が行う機能を、ＣＰＵ２１がソフトウェアで実現しても良い。

シリアル通信におけるアドレス，コマンド，データの各ビット数についても適宜変更して良い。
部分放電検出器１１において、ステップＳ６における算出等を全て行う必要はなく、電源基準位相検出器１２側には紫外線センサ３のセンサ信号をＡ／Ｄ変換したデータだけを送信して、その他の算出処理を部分放電検出器１１側で行うようにしても良い。
電源基準位相検出器が送信する制御情報については、個別のアプリケーションに応じてその他必要となるものを適宜選択して送信すれば良い。
電源基準位相検出器と部分放電検出器とが行う通信は、シリアル通信に限ることは無い。

リアルタイムクロック４０は必要に応じて設ければ良い。また、交流電源の周期は、矩形波信号の立ち上がりエッジ間隔をカウントするカウンタによって検出しても良い。
非接触式のセンサは紫外線センサ３に限ることなく、その他、ＡＥセンサや超音波センサ等を用いても良い。
電気機器は、変圧器に限ることは無い。

図面中、１，２は変圧器（高圧電気機器）、３は紫外線センサ（部分放電検出手段）、１１は部分放電検出器、１２は電源基準位相検出器、１３は信号ケーブル（通信線）、１４は波形整形回路（基準位相検出手段，電源周波数検出手段）、３１は電源基準位相検出器、４０はリアルタイムクロック（時刻計時手段，電源周波数検出手段）を示す。

Claims (9)

1. 電気機器に発生する部分放電を、非接触状態で検出する部分放電検出手段を有する複数の部分放電検出器と、
   前記電気機器に印加される交流電源電圧の基準位相を検出する基準位相検出手段を有する電源基準位相検出器とを備え、
   前記電源基準位相検出器と前記複数の部分放電検出器とは、通信線を介して接続されており、
   前記電源基準位相検出器は、前記複数の部分放電検出器に対してサンプリングクロック信号を出力すると共に、前記基準位相検出手段が基準位相を検出したタイミングで前記サンプリングクロック信号に同期した電源基準位相信号を出力し、
   前記複数の部分放電検出器は、前記サンプリングクロック信号に同期して部分放電検出手段により検出される部分放電電圧をサンプリングし、前記電源基準位相信号を基準として前記部分放電が発生したタイミングを検出すると、前記電源基準位相検出器に対して前記サンプリングデータ及び前記部分放電が発生したタイミングのデータを送信することを特徴とする部分放電検出システム。
2. 前記電源基準位相検出器と前記複数の部分放電検出器とはシリアル通信を行い、
   前記電源基準位相検出器は、前記電源基準位相信号として、基準位相検出手段が基準位相を検出したタイミングで前記シリアル通信の開始を示すスタートビットを出力することを特徴とする請求項１記載の部分放電検出システム。
3. 前記電源基準位相検出器は、通信により前記部分放電検出器に制御情報を送信することを特徴とする請求項１又は２記載の部分放電検出システム。
4. 前記電源基準位相検出器は、前記基準位相に基づいて前記交流電源電圧周波数を検出する電源周波数検出手段を備え、前記制御情報として、前記電源周波数検出手段により検出した前記交流電源電圧の周波数を送信することを特徴とする請求項３記載の部分放電検出システム。
5. 前記電源基準位相検出器は、電源周波数検出手段により検出した電源周波数に応じて、前記サンプリングクロック信号の周波数を変更すること特徴とする請求項４記載の部分放電検出システム。
6. 前記電源基準位相検出器は、前記電源周波数の変動に対してサンプリング分解能が一定となるように、前記サンプリングクロック信号の周波数を設定することを特徴とする請求項５記載の部分放電検出システム。
7. 前記電源基準位相検出器は、時刻計時手段を備え、前記制御情報として時刻情報を送信することを特徴とする請求項３ないし６の何れかに記載の部分放電検出システム。
8. 前記電源基準位相検出器は、前記制御情報として、部分放電電圧の測定指示コマンドを送信することを特徴とする請求項３ないし７の何れかに記載の部分放電検出システム。
9. 前記電源基準位相検出器は、前記制御情報として、部分放電電圧の測定結果の返信を要求する返信要求コマンドを送信することを特徴とする請求項３ないし８の何れかに記載の部分放電検出システム。

Images