JP2012133510A - Semiconductor integrated device and display device with the same - Google Patents

Semiconductor integrated device and display device with the same Download PDF

Info

Publication number
JP2012133510A
JP2012133510A JP2010284094A JP2010284094A JP2012133510A JP 2012133510 A JP2012133510 A JP 2012133510A JP 2010284094 A JP2010284094 A JP 2010284094A JP 2010284094 A JP2010284094 A JP 2010284094A JP 2012133510 A JP2012133510 A JP 2012133510A
Authority
JP
Japan
Prior art keywords
signal
circuit
attenuation
transmission
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010284094A
Other languages
Japanese (ja)
Inventor
Narakazu Shimomura
奈良和 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010284094A priority Critical patent/JP2012133510A/en
Publication of JP2012133510A publication Critical patent/JP2012133510A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor integrated device in which transmission defects and unnecessary electromagnetic wave radiation can be reduced at low cost, and a display device with the same.SOLUTION: A source driver IC 200_1 includes differential signal input terminals TI (input terminal TIA and input terminal TIB), an output terminal TO, an input interface circuit 210 and a circuit group 270. The input interface circuit 210 includes an attenuation section 220, a termination circuit 250 and an input buffer 260. A positive-side image signal DV1(+) and a negative-side image signal DV1(-) which are differential signals inputted via the differential signal input terminals TI are given to the input buffer 260 after attenuating the amplitudes thereof in the attenuation section 220, and converted into an image signal DV1 that is a digital signal. Thus, since amplitudes of reflection waves and standing waves are attenuated, transmission defects and unnecessary electromagnetic wave radiation can be reduced at low cost.

Description

本発明は、データ伝送用の入力インターフェース回路を備える半導体集積装置に関し、特に、そのような入力インターフェース回路を備える表示装置用の半導体集積装置に関する。   The present invention relates to a semiconductor integrated device including an input interface circuit for data transmission, and more particularly to a semiconductor integrated device for a display device including such an input interface circuit.

一般に、表示装置（例えば液晶表示装置５９０）は図１４に示すように、表示パネル１９０、データ信号線駆動回路２９０、走査信号線駆動回路３９０、および表示制御回路（「タイミングコントローラ」ともいう）４９０を備えている。   In general, a display device (eg, a liquid crystal display device 590) includes a display panel 190, a data signal line driver circuit 290, a scanning signal line driver circuit 390, and a display control circuit (also referred to as a “timing controller”) 490 as shown in FIG. It has.

表示パネル１９０は、液晶層を挟持する１対の電極基板からなり、各電極基板の外表面には偏光板が貼り付けられている。上記１対の電極基板の一方はＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板と呼ばれるアクティブマトリクス型の基板である。このＴＦＴ基板では、ガラス基板等の絶縁性基板上に、複数のデータ信号線ＤＬ１〜ＤＬｎと複数の走査信号線ＧＬ１〜ＧＬｍとが互いに交差するように格子状に形成されている。また、複数のデータ信号線ＤＬ１〜ＤＬｎと複数の走査信号線ＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して複数の画素回路がマトリクス状に形成されている。各画素回路は、表示すべき画像を構成する画素に対応する画素電極と、画素電極と後述の対向電極等とによって形成される画素容量と、ＴＦＴとを含んでいる。上記１対の電極基板の他方は対向基板と呼ばれ、ガラス等の絶縁性基板上に、全面にわたって対向電極、配向膜が順次積層されている。複数のデータ信号線ＤＬ１〜ＤＬｎおよび複数の走査信号線ＧＬ１〜ＧＬｍは、それぞれデータ信号線駆動回路２９０および走査信号線駆動回路３９０により駆動される。   The display panel 190 includes a pair of electrode substrates that sandwich a liquid crystal layer, and a polarizing plate is attached to the outer surface of each electrode substrate. One of the pair of electrode substrates is an active matrix substrate called a TFT (Thin Film Transistor) substrate. In this TFT substrate, a plurality of data signal lines DL1 to DLn and a plurality of scanning signal lines GL1 to GLm are formed in a grid pattern on an insulating substrate such as a glass substrate. A plurality of pixel circuits are formed in a matrix corresponding to the intersections of the plurality of data signal lines DL1 to DLn and the plurality of scanning signal lines GL1 to GLm. Each pixel circuit includes a pixel electrode corresponding to a pixel constituting an image to be displayed, a pixel capacitor formed by the pixel electrode and a counter electrode described later, and a TFT. The other of the pair of electrode substrates is called a counter substrate, and a counter electrode and an alignment film are sequentially stacked over an entire surface on an insulating substrate such as glass. The plurality of data signal lines DL1 to DLn and the plurality of scanning signal lines GL1 to GLm are driven by the data signal line driving circuit 290 and the scanning signal line driving circuit 390, respectively.

表示制御回路４９０は、外部から表示データＤＡＴおよびタイミング制御信号ＴＳを受け取り、画像信号ＤＶ等を生成し出力する。画像信号ＤＶは、データ信号線駆動回路２９０に与えられる。画像信号ＤＶは、一般にデジタル信号である。   The display control circuit 490 receives display data DAT and a timing control signal TS from the outside, and generates and outputs an image signal DV and the like. The image signal DV is given to the data signal line driver circuit 290. The image signal DV is generally a digital signal.

データ信号線駆動回路２９０は、複数（ｑ個）のソースドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２９０＿１〜２９０＿ｑ（図示しない）により構成されている。データ信号線駆動回路２９０は、受け取った画像信号ＤＶに基づき、表示パネル１９０に表示すべき画像の各水平走査線における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線ＤＬ１〜ＤＬｎにそれぞれ印加する。走査信号線駆動回路３９０は、表示パネル１９０に表示画像を表示するための各フレーム期間（各垂直走査期間）において、複数の走査信号線ＧＬ１〜ＧＬｍを１水平走査期間ずつ順次選択し、選択した走査信号線にアクティブな走査信号（画素回路に含まれるＴＦＴをオンさせる電圧）を印加する。   The data signal line driver circuit 290 includes a plurality (q) of source driver ICs (Integrated Circuits) 290_1 to 290_q (not shown). The data signal line driving circuit 290 generates a plurality of data signals as analog voltages corresponding to pixel values in each horizontal scanning line of an image to be displayed on the display panel 190 based on the received image signal DV. Are applied to the plurality of data signal lines DL1 to DLn, respectively. In each frame period (each vertical scanning period) for displaying a display image on the display panel 190, the scanning signal line driving circuit 390 sequentially selects and selects the plurality of scanning signal lines GL1 to GLm by one horizontal scanning period. An active scanning signal (voltage for turning on a TFT included in the pixel circuit) is applied to the scanning signal line.

対向電極には、表示パネル１９０の液晶層に印加すべき電圧の基準となる電位が図示しない手段により与えられる。   The counter electrode is supplied with a potential serving as a reference for the voltage to be applied to the liquid crystal layer of the display panel 190 by means (not shown).

上述のように、複数のデータ信号線ＤＬ１〜ＤＬｎには複数のデータ信号がそれぞれ印加され、複数の走査信号線ＧＬ１〜ＧＬｍには複数の走査信号がそれぞれ印加されることにより、表示パネル１９０における各画素回路における画素電極には、対向電極の電位を基準として、表示すべき画素の画素値に応じた電圧がＴＦＴを介して与えられ、各画素回路内の画素容量に保持される。これにより、液晶層には、各画素電極と対向電極との電位差に相当する電圧が印加される。表示パネル１９０は、この印加電圧によって液晶層の光透過率を制御することにより、画像信号ＤＶの表す画像を表示する。   As described above, a plurality of data signals are respectively applied to the plurality of data signal lines DL1 to DLn, and a plurality of scanning signals are respectively applied to the plurality of scanning signal lines GL1 to GLm. A voltage corresponding to the pixel value of the pixel to be displayed is applied to the pixel electrode in each pixel circuit through the TFT with reference to the potential of the counter electrode, and is held in the pixel capacitance in each pixel circuit. Thereby, a voltage corresponding to the potential difference between each pixel electrode and the counter electrode is applied to the liquid crystal layer. The display panel 190 displays an image represented by the image signal DV by controlling the light transmittance of the liquid crystal layer by this applied voltage.

近年、表示パネルの高精細化および表示パネルの駆動周波数の増大により、上記画像信号ＤＶの伝送速度が高速化している。ここで、表示パネルの駆動周波数をｆ、１垂直走査期間内の垂直ブランキング時間の占める割合をｔｖｄ、全画素数をＰｉｘ、および画素の階調ビット数をＢとすると、画像信号ＤＶの伝送速度Ｓｔは、下記の式（１）により求められる。
Ｓｔ＝Ｐｉｘ×Ｂ／（（１−ｔｖｄ）×１／ｆ）…（１） In recent years, the transmission speed of the image signal DV has been increased due to the high definition of the display panel and the increase of the driving frequency of the display panel. Here, when the drive frequency of the display panel is f, the ratio of the vertical blanking time in the vertical scanning period is tvd, the total number of pixels is Pix, and the number of gradation bits of the pixels is B, the transmission of the image signal DV The speed St is obtained by the following equation (1).
St = Pix × B / ((1-tvd) × 1 / f) (1)

例えば、８ｂｉｔ−ＲＧＢ−ＳＶＧＡ型パネル（３×８００×６００画素）を６０Ｈｚで駆動する場合、ｔｖｄを１０％とすると、上記式（１）より、画像信号ＤＶの伝送速度Ｓｔは７６８Ｍ（＝３×８００×６００×８／（（１−０．１）×１／６０））ｂｐｓとなる。   For example, when an 8-bit-RGB-SVGA type panel (3 × 800 × 600 pixels) is driven at 60 Hz, assuming that tvd is 10%, the transmission rate St of the image signal DV is 768M (= 3) from the above equation (1). × 800 × 600 × 8 / ((1-0.1) × 1/60)) bps.

８ｂｉｔ−ＲＧＢ−ＳＶＧＡ型パネルより高精細で、かつ、高い駆動周波数が要求される８ｂｉｔ−ＲＧＢ−ＨＤ−ＴＶ２型パネル（３×１９２０×１０８０画素）を２４０Ｈｚで駆動する場合、ｔｖｄを１０％とすると、上記式（１）より、画像信号ＤＶの伝送速度Ｓｔは１３２７１Ｍ（＝３×１９２０×１０８０×８／（１−０．１）×１／２４０））ｂｐｓとなる。すなわち、８ｂｉｔ−ＲＧＢ−ＳＶＧＡパネルを２４０Ｈｚで駆動する場合の伝送速度Ｓｔは、８ｂｉｔ−ＲＧＢ−ＳＶＧＡパネルを６０Ｈｚで駆動する場合の伝送速度Ｓｔの約１８倍となる。   When driving an 8-bit-RGB-HD-TV2 type panel (3 × 1920 × 1080 pixels), which requires a higher definition and higher drive frequency than an 8-bit-RGB-SVGA type panel, at 240 Hz, the tvd is 10%. Then, from the above equation (1), the transmission speed St of the image signal DV is 13271M (= 3 × 1920 × 1080 × 8 / (1-0.1) × 1/240)) bps. That is, the transmission speed St when the 8-bit-RGB-SVGA panel is driven at 240 Hz is about 18 times the transmission speed St when the 8-bit-RGB-SVGA panel is driven at 60 Hz.

ところで、信号伝送の方式には、大きく分けて、バス伝送方式およびシリアル伝送方式の２種類がある。バス伝送方式が液晶表示装置に採用される場合には、図１５に示すように、バス配線と呼ばれる共通の伝送線路に、表示制御回路４９０と複数のソースドライバＩＣ２９０＿１〜２９０＿ｎとが接続され、バス配線を介して信号伝送が行われる。一方、シリアル伝送方式が液晶表示装置に採用される場合には、図１６に示すように、表示制御回路４９０と各ソースドライバＩＣとが個別の伝送線路を用いて１：１に接続され、個別の伝送線路を用いて信号伝送が行われる。なお、図１６において、画像信号ＤＶ（画像信号ＤＶ１〜ＤＶｑ）のみが、表示制御回路４９０と各ソースドライバＩＣとの間でシリアル伝送方式により伝送されているが、これに限られない。すなわち、画像信号ＤＶ（画像信号ＤＶ１〜ＤＶｑ）と共に、表示パネル１９０に画像を表示するタイミングを制御するためのタイミング信号であるデータクロック信号ＳＣＫもシリアル伝送方式により伝送されてもよい。ここで、表示制御回路とデータ信号線駆動回路との間の１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃは、上記式（１）により求まる伝送速度Ｓｔ、および表示制御回路とデータ信号線駆動回路との間の伝送線路数（「チャンネル数」ともいう）によって決まる。なお、本明細書において、「１伝送線路」とは、差動信号を伝送する場合には１対の伝送線路を意味し、シングルエンド信号を伝送する場合には単に１本の伝送線路を意味する。バス伝送方式における１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃは、バス配線の本数（「バス幅」ともいう）に依存する。例えば、８ｂｉｔデータの伝送を行う場合、バス配線の本数は８本となるので、１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃは約１６６０Ｍｂｐｓ（＝１３２７１Ｍｂｐｓ／８）となる。一方、シリアル伝送方式における１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃは、ソースドライバＩＣの個数に依存する。ソースドライバＩＣの個数は一般に５〜３０個程度なので、１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃは約４５０Ｍｂｐｓ（＝１３２７１Ｍｂｐｓ／３０）〜約２６５０Ｍｂｐｓ（＝１３２７１Ｍｂｐｓ／５）となる。   By the way, there are two types of signal transmission methods, a bus transmission method and a serial transmission method. When the bus transmission method is employed in a liquid crystal display device, as shown in FIG. 15, a display control circuit 490 and a plurality of source driver ICs 290_1 to 290_n are connected to a common transmission line called a bus wiring, Signal transmission is performed via wiring. On the other hand, when the serial transmission method is adopted in the liquid crystal display device, as shown in FIG. 16, the display control circuit 490 and each source driver IC are connected to each other by 1: 1 using individual transmission lines. Signal transmission is performed using the transmission line. In FIG. 16, only the image signal DV (image signals DV1 to DVq) is transmitted between the display control circuit 490 and each source driver IC by the serial transmission method, but the present invention is not limited to this. That is, together with the image signal DV (image signals DV1 to DVq), the data clock signal SCK, which is a timing signal for controlling the timing for displaying an image on the display panel 190, may be transmitted by the serial transmission method. Here, the transmission speed Sc of the image signal DV per transmission line between the display control circuit and the data signal line driving circuit is the transmission speed St obtained by the above equation (1), and the display control circuit and the data signal line driving. It is determined by the number of transmission lines to the circuit (also referred to as “number of channels”). In this specification, “one transmission line” means a pair of transmission lines when transmitting a differential signal, and simply means one transmission line when transmitting a single-ended signal. To do. The transmission speed Sc of the image signal DV per transmission line in the bus transmission system depends on the number of bus wirings (also referred to as “bus width”). For example, when 8-bit data is transmitted, the number of bus wirings is 8, so the transmission speed Sc of the image signal DV per transmission line is about 1660 Mbps (= 13271 Mbps / 8). On the other hand, the transmission speed Sc of the image signal DV per transmission line in the serial transmission system depends on the number of source driver ICs. Since the number of source driver ICs is generally about 5 to 30, the transmission speed Sc of the image signal DV per transmission line is about 450 Mbps (= 13271 Mbps / 30) to about 2650 Mbps (= 13271 Mbps / 5).

しかし、プリント基板上にバス配線を形成する場合、バス配線上から各ソースドライバＩＣへ分岐する配線部分で伝送欠陥が生じやすい。この伝送欠陥は、伝送速度が大きくなるほど生じやすくなる。そのため、バス伝送方式における１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃには上限が存在し、その限界値は４００〜８００Ｍｂｐｓと言われている。このような理由から、近年、バス伝送方式からシリアル伝送方式への移行が進んでいる。   However, when the bus wiring is formed on the printed circuit board, a transmission defect is likely to occur in a wiring portion that branches from the bus wiring to each source driver IC. This transmission defect is more likely to occur as the transmission speed increases. Therefore, there is an upper limit for the transmission speed Sc of the image signal DV per transmission line in the bus transmission system, and the limit value is said to be 400 to 800 Mbps. For these reasons, the shift from the bus transmission method to the serial transmission method has been progressing in recent years.

シリアル伝送方式としては、例えば、ＴＩＡ／ＥＩＡ−６４４規格で規定されているＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）がある。このＴＩＡ／ＥＩＡ−６４４規格は、振幅が約４５０ｍＶの差動信号を伝送する方式について規定している。図１７は、ＴＩＡ／ＥＩＡ−６４４規格によるインターフェース回路の構成を示す。このインターフェース回路は、出力バッファ４９１、入力バッファ２９２、および出力バッファ４９１と入力バッファ２９２とを接続する伝送線路６１０により構成される。ＴＩＡ／ＥＩＡ−６４４規格では、入力バッファ２９２の前段に設けられた終端部（例えば抵抗素子）のインピーダンスである受信インピーダンスＺｒｘが１００Ωに設定される。ＴＩＡ／ＥＩＡ−６４４規格での最大伝送速度は、伝送線路長５ｍの場合６５５Ｍｂｐｓである。表示装置においては、表示制御回路と各ソースドライバＩＣとを接続する伝送線路の長さが約１ｍと短いため、ＴＩＡ／ＥＩＡ−６４４規格での最大伝送速度は伝送路長５ｍの場合より大きくなり、約２０００〜３０００Ｍｂｐｓとなる。したがって、ＴＩＡ／ＥＩＡ−６４４規格で規定されたシリアル伝送方式を用いることで、上述の１伝送線路あたりの画像信号ＤＶの伝送速度Ｓｃ（約４５０〜２６５０Ｍｂｐｓ）を満足することができる。   As a serial transmission method, for example, there is LVDS (Low Voltage Differential Signaling) defined in the TIA / EIA-644 standard. The TIA / EIA-644 standard defines a method for transmitting a differential signal having an amplitude of about 450 mV. FIG. 17 shows the configuration of an interface circuit according to the TIA / EIA-644 standard. This interface circuit includes an output buffer 491, an input buffer 292, and a transmission line 610 connecting the output buffer 491 and the input buffer 292. In the TIA / EIA-644 standard, the reception impedance Zrx, which is the impedance of a terminal portion (for example, a resistance element) provided in the preceding stage of the input buffer 292, is set to 100Ω. The maximum transmission rate in the TIA / EIA-644 standard is 655 Mbps when the transmission line length is 5 m. In the display device, since the length of the transmission line connecting the display control circuit and each source driver IC is as short as about 1 m, the maximum transmission speed in the TIA / EIA-644 standard is larger than that in the case of the transmission line length of 5 m. About 2000 to 3000 Mbps. Therefore, by using the serial transmission method defined in the TIA / EIA-644 standard, the transmission speed Sc (about 450 to 2650 Mbps) of the image signal DV per one transmission line can be satisfied.

特開２００２−３３７７５号公報JP 2002-33775 A

しかし、信号伝送には、上述の伝送速度の問題以外に、伝送欠陥や電磁波の不要輻射という問題がある。これら伝送欠陥および電磁波の不要輻射を考える場合、図１７に示す、出力バッファ４９１側のインピーダンス（送信インピーダンスＺｔｘ）、受信インピーダンスＺｒｘ、および送信側と受信側との間の伝送線路６１０の特性インピーダンスＺｔｒａｎｓの関係が重要になる。インピーダンスの整合がとれている場合、すなわち、Ｚｔｘ＝Ｚｔｒａｎｓ＝Ｚｒｘの場合、伝送線路で信号の反射が生じないため、問題なく信号を伝送することができる。一方、インピーダンスの整合がとれていない場合、すなわち、Ｚｔｘ、Ｚｔｒａｎｓ、およびＺｒｘのいずれかの値がずれている場合、伝送線路で反射が生じるので、受信波形に歪みが生じる。そのため、伝送欠陥が生じてしまう。また、進行波および反射波から定在波が形成される。この定在波の影響により、電磁波の不要輻射が生じてしまう。したがって、ＴＩＡ／ＥＩＡ−６４４規格で規定されたシリアル伝送方式においては、Ｚｔｘ＝Ｚｔｒａｎｓ＝Ｚｒｘ＝１００Ωとすることが望ましい。   However, signal transmission has problems such as transmission defects and unnecessary radiation of electromagnetic waves in addition to the above-described transmission speed problems. When considering these transmission defects and unnecessary radiation of electromagnetic waves, the impedance (transmission impedance Ztx) on the output buffer 491 side, the reception impedance Zrx, and the characteristic impedance Ztrans of the transmission line 610 between the transmission side and the reception side shown in FIG. The relationship becomes important. When impedance matching is achieved, that is, when Ztx = Ztrans = Zrx, no signal is reflected on the transmission line, so that the signal can be transmitted without any problem. On the other hand, when the impedance is not matched, that is, when any of Ztx, Ztrans, and Zrx is deviated, reflection occurs in the transmission line, and thus the received waveform is distorted. As a result, a transmission defect occurs. A standing wave is formed from the traveling wave and the reflected wave. Due to the influence of this standing wave, unnecessary radiation of electromagnetic waves occurs. Therefore, in the serial transmission system defined by the TIA / EIA-644 standard, it is desirable that Ztx = Ztrans = Zrx = 100Ω.

図１８は、インピーダンス整合時（Ｚｔｘ＝Ｚｔｒａｎｓ＝Ｚｒｘ＝１００Ω）の終端部における電圧波形（受信波形）のシミュレーション結果を示す図である。ここで、伝送する信号は、振幅０．２Ｖ、立ち上がり時間１００ｐｓｅｃ、立ち下がり時間１００ｐｓｅｃ、パルス幅２ｎｓｅｃ、周期４ｎｓｅｃであり、伝送線路の遅延時間は５ｎｓｅｃである。図１８に示すように、Ｚｔｘ＝Ｚｔｒａｎｓ＝Ｚｒｘ＝１００Ωであれば、伝送線路で信号の反射が生じないため、受信波形に歪みを生じない。そのため、問題なく信号を伝送することができる。   FIG. 18 is a diagram illustrating a simulation result of a voltage waveform (received waveform) at the terminal end during impedance matching (Ztx = Ztrans = Zrx = 100Ω). Here, the signal to be transmitted has an amplitude of 0.2 V, a rise time of 100 psec, a fall time of 100 psec, a pulse width of 2 nsec, a period of 4 nsec, and a transmission line delay time of 5 nsec. As shown in FIG. 18, if Ztx = Ztrans = Zrx = 100Ω, no signal reflection occurs on the transmission line, and thus no distortion occurs in the received waveform. Therefore, a signal can be transmitted without any problem.

図１９は、表示装置におけるＴＩＡ／ＥＩＡ−６４４規格によるインターフェース回路の構成を示す回路図である。図１９に示すように、このインターフェース回路は、表示制御回路４９０に含まれる出力バッファ４９１、ソースドライバＩＣ２９０＿１の有する入力インターフェース回路２９１、および出力バッファ４９１と入力インターフェース回路２９１とを接続する伝送線路６１０により構成されている。入力インターフェース回路２９１は、入力バッファ２９２、および伝送線路６１０を終端する終端回路２９３などを有している。終端回路２９３は、例えば抵抗素子などからなる。なお、表示制御回路４９０はソースドライバＩＣの個数（ｑ個）と同数の出力バッファ４９１を含んでいる。そのため、図１９に示すインターフェース回路以外に、表示制御回路４９０に含まれる他の出力バッファ４９１、ソースドライバＩＣ２９０＿２〜２９０＿ｑの有する入力インターフェース回路２９１、および各出力バッファ４９１と各入力インターフェース回路２９１とを接続する伝送線路６１０によってもインターフェース回路が構成されるが、その図面記載および説明を便宜上省略する。   FIG. 19 is a circuit diagram showing a configuration of an interface circuit according to the TIA / EIA-644 standard in the display device. As shown in FIG. 19, this interface circuit includes an output buffer 491 included in the display control circuit 490, an input interface circuit 291 included in the source driver IC 290_1, and a transmission line 610 connecting the output buffer 491 and the input interface circuit 291. It is configured. The input interface circuit 291 includes an input buffer 292, a termination circuit 293 that terminates the transmission line 610, and the like. The termination circuit 293 is made of, for example, a resistance element. Note that the display control circuit 490 includes the same number of output buffers 491 as the number (q) of source driver ICs. Therefore, in addition to the interface circuit shown in FIG. 19, other output buffers 491 included in the display control circuit 490, input interface circuits 291 included in the source driver ICs 290_2 to 290_q, and each output buffer 491 and each input interface circuit 291 are connected. Although the interface circuit is also configured by the transmission line 610 to be described, illustration and description thereof are omitted for convenience.

表示装置において、送信側である出力バッファ４９１と受信側である入力インターフェース回路２９１とは、プリント基板上の伝送線路６１１、フラットケーブル・コネクタ６１２、およびプリント基板上の伝送線路６１３からなる伝送線路６１０により接続される。ここで、プリント基板上の伝送線路６１１、フラットケーブル・コネクタ６１２、およびプリント基板上の伝送線路６１３の特性インピーダンスを、それぞれＺｐｃｂ１、Ｚｃｏｎ＿ｆｃ、およびＺｐｃｂ２とする。終端回路２９３は、入力バッファ２９２の近くに形成するほうが望ましい。そのため、終端回路２９３は、一般に、受信側のソースドライバＩＣ２９０＿１の入力部に形成される。なお、これに限らず、終端回路２９３は、プリント基板６１３上に形成されていてもよい。   In the display device, the output buffer 491 on the transmission side and the input interface circuit 291 on the reception side include a transmission line 610 including a transmission line 611 on the printed board, a flat cable connector 612, and a transmission line 613 on the printed board. Connected by Here, the characteristic impedances of the transmission line 611 on the printed circuit board, the flat cable connector 612, and the transmission line 613 on the printed circuit board are Zpcb1, Zcon_fc, and Zpcb2, respectively. The termination circuit 293 is preferably formed near the input buffer 292. Therefore, the termination circuit 293 is generally formed at the input portion of the source driver IC 290_1 on the receiving side. In addition, the termination circuit 293 may be formed on the printed board 613 without being limited thereto.

上述のように、反射波に起因する伝送欠陥や定在波に起因する電磁波の不要輻射を防ぐためには、インピーダンスの整合をとる必要がある。すなわち、表示装置においては、Ｚｔｘ＝Ｚｐｃｂ１＝Ｚｃｏｎ＿ｆｃ＝Ｚｐｃｂ２＝Ｚｒｘとなるようにインピーダンスを設定する必要がある。プリント基板上の伝送線路６１１および６１３の特性インピーダンスをその仕様値（ＴＩＡ／ＥＩＡ−６４４規格の場合は１００Ω）に合わせることは、伝送線路６１１および６１３をマイクロストリップライン構造とすることなどにより比較的簡単に実現できる。しかし、フラットケーブル・コネクタ６１２の特性インピーダンスをその仕様値（ＴＩＡ／ＥＩＡ−６４４規格の場合は１００Ω）に合わせることは困難な場合が多い。   As described above, impedance matching is required to prevent transmission defects caused by reflected waves and unnecessary radiation of electromagnetic waves caused by standing waves. That is, in the display device, it is necessary to set the impedance so that Ztx = Zpcb1 = Zcon_fc = Zpcb2 = Zrx. Matching the characteristic impedance of the transmission lines 611 and 613 on the printed circuit board to the specification value (100Ω in the case of the TIA / EIA-644 standard) is relatively because the transmission lines 611 and 613 have a microstrip line structure. Easy to implement. However, it is often difficult to match the characteristic impedance of the flat cable connector 612 to the specification value (100Ω in the case of TIA / EIA-644 standard).

図２０は、インピーダンス不整合時（Ｚｔｘ＝Ｚｐｃｂ１＝Ｚｐｃｂ２＝Ｚｒｘ＝１００Ω、Ｚｃｏｎ＿ｆｃ＝５０Ω）の受信インピーダンス部分の電圧波形（受信波形）のシミュレーション結果を示す図である。ここで、伝送する信号は、振幅０．２Ｖ、立ち上がり時間１００ｐｓｅｃ、立ち下がり時間１００ｐｓｅｃ、パルス幅２ｎｓｅｃ、周期４ｎｓｅｃであり、伝送線路の遅延時間は５ｎｓｅｃである。図１８に示す受信波形と異なり、図２０に示す受信波形には歪みが生じている。これは、フラットケーブル・コネクタ６１２の特性インピーダンスＺｃｏｎ＿ｆｃと他のインピーダンスとが不整合であることにより、伝送線路で反射が生じるためである。   FIG. 20 is a diagram illustrating a simulation result of the voltage waveform (reception waveform) of the reception impedance portion at the time of impedance mismatch (Ztx = Zpcb1 = Zpcb2 = Zrx = 100Ω, Zcon_fc = 50Ω). Here, the signal to be transmitted has an amplitude of 0.2 V, a rise time of 100 psec, a fall time of 100 psec, a pulse width of 2 nsec, a period of 4 nsec, and a transmission line delay time of 5 nsec. Unlike the reception waveform shown in FIG. 18, the reception waveform shown in FIG. 20 is distorted. This is because reflection occurs in the transmission line due to mismatch between the characteristic impedance Zcon_fc of the flat cable connector 612 and another impedance.

本願発明と関連して、特許文献１には、信号伝送線路中に抵抗減衰器を設置したインターフェース回路が開示されている。送信側から見た抵抗減衰器のインピーダンスは送信側の伝送線路の特性インピーダンスと整合し、受信側から見た抵抗減衰器のインピーダンスは受信側の伝送線路の特性インピーダンスと整合している。伝送線路のインピーダンス不整合により発生する反射波を抵抗減衰器より減衰することが可能となるため、反射ノイズのない信号を受信側に送信することが可能となる。   In relation to the present invention, Patent Document 1 discloses an interface circuit in which a resistance attenuator is installed in a signal transmission line. The impedance of the resistance attenuator seen from the transmission side matches the characteristic impedance of the transmission line on the transmission side, and the impedance of the resistance attenuator seen from the reception side matches the characteristic impedance of the transmission line on the reception side. Since a reflected wave generated due to impedance mismatch in the transmission line can be attenuated by the resistance attenuator, a signal without reflected noise can be transmitted to the receiving side.

しかし、特許文献１に記載のインターフェース回路では、伝送線路における設定が別途必要となるため製造コストが高くなると言う問題がある。また、抵抗減衰器を配置する場所を伝送線路中に別途設ける必要があるため、抵抗減衰器を用いずともインピーダンスの整合がとれている場合であっても、抵抗減衰器を配置する場所に、例えば０Ωの抵抗を配置する必要がある。そのため、伝送路中の無駄な部品を追加することとなり、同様に製造コストが高くなると言う問題がある。   However, the interface circuit described in Patent Document 1 has a problem in that the manufacturing cost increases because a setting in the transmission line is required separately. In addition, since it is necessary to separately provide a place to arrange the resistance attenuator in the transmission line, even when impedance matching is taken without using the resistance attenuator, For example, it is necessary to arrange a resistance of 0Ω. Therefore, useless parts in the transmission path are added, and there is a problem that the manufacturing cost is similarly increased.

そこで、本発明は、伝送欠陥および電磁波の不要輻射を低コストで低減することができる半導体集積装置およびそれを備える表示装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide a semiconductor integrated device capable of reducing transmission defects and unnecessary radiation of electromagnetic waves at a low cost, and a display device including the same.

第１の発明は、データ伝送用の入力インターフェース回路を備える半導体集積装置であって、
外部から入力信号を受け取る入力端子を備え、
前記入力インターフェース回路は、
前記入力信号の振幅を減衰させる減衰部と、
前記減衰部の後段に設けられ、外部から受け取るべき前記入力信号を前記入力端子まで伝送するための伝送線路を終端する終端回路とを含み、
前記終端回路側から見た前記減衰部のインピーダンスと前記終端回路のインピーダンスとが等しいことを特徴とする。 A first invention is a semiconductor integrated device including an input interface circuit for data transmission,
It has an input terminal that receives input signals from outside,
The input interface circuit is
An attenuation unit for attenuating the amplitude of the input signal;
A termination circuit that is provided at a subsequent stage of the attenuation unit and terminates a transmission line for transmitting the input signal to be received from the outside to the input terminal;
The impedance of the attenuation unit viewed from the termination circuit side is equal to the impedance of the termination circuit.

第２の発明は、第１の発明において、
前記入力信号は、シリアル伝送方式により伝送されることを特徴とする。 According to a second invention, in the first invention,
The input signal is transmitted by a serial transmission method.

第３の発明は、第２の発明において、
前記入力信号は差動信号であり、
前記減衰部は、前記差動信号の振幅を減衰させる減衰器を有することを特徴とする。 According to a third invention, in the second invention,
The input signal is a differential signal;
The attenuation unit includes an attenuator that attenuates the amplitude of the differential signal.

第４の発明は、第３の発明において、
前記減衰部は、当該減衰部を通過する前記差動信号の振幅の減衰量を変更可能に構成されており、
前記入力インターフェース回路は、前記減衰量を制御する制御部をさらに含むことを特徴とする。 According to a fourth invention, in the third invention,
The attenuation unit is configured to be able to change the attenuation amount of the amplitude of the differential signal passing through the attenuation unit,
The input interface circuit may further include a control unit that controls the attenuation amount.

第５の発明は、第４の発明において、
前記制御部は、前記差動信号の伝送状態に応じた外部から与えられる信号に基づいて前記減衰量を制御することを特徴とする。 A fifth invention is the fourth invention,
The control unit controls the amount of attenuation based on an externally applied signal corresponding to a transmission state of the differential signal.

第６の発明は、第４の発明において、
前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記制御部は、前記伝送状態に応じた信号に基づいて前記減衰量を制御することを特徴とする。 According to a sixth invention, in the fourth invention,
The input interface circuit further includes a detection circuit that detects a transmission state of the differential signal and outputs a signal corresponding to the transmission state;
The control unit controls the attenuation based on a signal corresponding to the transmission state.

第７の発明は、第３の発明において、
前記入力インターフェース回路は、前記終端回路の後段に設けられ、前記減衰部により振幅が減衰された前記差動信号の振幅を増幅する増幅器をさらに含むことを特徴とする。 According to a seventh invention, in the third invention,
The input interface circuit further includes an amplifier that is provided at a subsequent stage of the termination circuit and amplifies the amplitude of the differential signal whose amplitude is attenuated by the attenuation unit.

第８の発明は、第７の発明において、
前記増幅器の増幅率は可変であることを特徴とする。 In an eighth aspect based on the seventh aspect,
The amplification factor of the amplifier is variable.

第９の発明は、第８の発明において、
前記増幅率は、前記差動信号の伝送状態に応じた外部から与えられる信号により制御されることを特徴とする。 In a ninth aspect based on the eighth aspect,
The amplification factor is controlled by an externally applied signal corresponding to a transmission state of the differential signal.

第１０の発明は、第８の発明において、
前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記増幅率は、前記伝送状態に応じた信号により制御されることを特徴とする。 In a tenth aspect based on the eighth aspect,
The input interface circuit further includes a detection circuit that detects a transmission state of the differential signal and outputs a signal corresponding to the transmission state;
The amplification factor is controlled by a signal corresponding to the transmission state.

第１１の発明は、第３の発明において、
前記減衰部は、当該減衰部を通過する前記差動信号の振幅の減衰量を変更可能に構成されており、
前記入力インターフェース回路は、
前記減衰量を制御する制御部と、
前記終端回路の後段に設けられ、前記減衰部により振幅が減衰された前記差動信号の振幅を増幅する増幅器とをさらに含み、
前記増幅器の増幅率は可変であることを特徴とする。 In an eleventh aspect based on the third aspect,
The attenuation unit is configured to be able to change the attenuation amount of the amplitude of the differential signal passing through the attenuation unit,
The input interface circuit is
A control unit for controlling the amount of attenuation;
An amplifier that is provided at a subsequent stage of the termination circuit and amplifies the amplitude of the differential signal whose amplitude is attenuated by the attenuation unit;
The amplification factor of the amplifier is variable.

第１２の発明は、第１１の発明において、
前記制御部は、前記差動信号の伝送状態に応じた外部から与えられる信号に基づいて前記減衰量および前記増幅率を制御することを特徴とする。 In a twelfth aspect based on the eleventh aspect,
The control unit controls the attenuation amount and the amplification factor based on an externally applied signal corresponding to a transmission state of the differential signal.

第１３の発明は、第１１の発明において、
前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記制御部は、前記伝送状態に応じた信号に基づいて前記減衰量および前記増幅率を制御することを特徴とする。 In a thirteenth aspect based on the eleventh aspect,
The input interface circuit further includes a detection circuit that detects a transmission state of the differential signal and outputs a signal corresponding to the transmission state;
The control unit controls the attenuation amount and the amplification factor based on a signal corresponding to the transmission state.

第１４の発明は、表示装置であって、
第１の発明から第１３の発明のいずれかに係る半導体集積回路を備えることを特徴とする。 A fourteenth invention is a display device,
A semiconductor integrated circuit according to any one of the first to thirteenth inventions is provided.

第１の発明によれば、伝送線路の特性インピーダンスがその仕様値に一致していない場合であっても、伝送線路における設定を別途行うことなく受信側で生じる反射波の振幅が減衰され、さらに、進行波の振幅も減衰されるので、進行波および反射波により形成される定在波の振幅も減衰される。これにより、受信波形の歪みにより生じる伝送欠陥および定在波により生じる電磁波の不要輻射を低コストで低減することができる。   According to the first aspect of the invention, even if the characteristic impedance of the transmission line does not match the specification value, the amplitude of the reflected wave generated on the receiving side is attenuated without separately setting the transmission line, and Since the traveling wave amplitude is also attenuated, the standing wave amplitude formed by the traveling wave and the reflected wave is also attenuated. As a result, transmission defects caused by distortion of the received waveform and unnecessary radiation of electromagnetic waves caused by standing waves can be reduced at a low cost.

第２の発明によれば、シリアル伝送方式により入力信号を伝送する場合において、上記第１の発明と同様の効果を奏することができる。   According to the second invention, when the input signal is transmitted by the serial transmission method, the same effect as the first invention can be obtained.

第３の発明によれば、差動信号を伝送する場合において、上記第２の発明と同様の効果を奏することができる。   According to the third aspect, when transmitting a differential signal, the same effect as the second aspect can be obtained.

第４の発明によれば、減衰部の減衰量が可変となる。これにより、伝送欠陥および電磁波の不要輻射を適切に低減できる。   According to the fourth invention, the attenuation amount of the attenuation unit is variable. Thereby, the transmission defect and the unnecessary radiation of electromagnetic waves can be reduced appropriately.

第５の発明によれば、伝送線路における信号の伝送状態に応じて減衰部の減衰量が変化する。これにより、伝送線路における信号の伝送状態に応じて、伝送欠陥および電磁波の不要輻射を低減できる。また、減衰部において過度な減衰が行われないので、入力バッファにおいて適切なノイズマージンが確保される。これにより、伝送欠陥をさらに低減することができる。   According to the fifth aspect of the invention, the attenuation amount of the attenuation unit changes according to the signal transmission state on the transmission line. Thereby, according to the transmission state of the signal in a transmission line, a transmission defect and unnecessary radiation of electromagnetic waves can be reduced. In addition, since excessive attenuation is not performed in the attenuation unit, an appropriate noise margin is ensured in the input buffer. Thereby, transmission defects can be further reduced.

第６の発明によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで、上記第５の発明と同様の効果を奏することができる。   According to the sixth aspect of the present invention, there is no need for an external connection terminal for performing control according to the signal transmission state on the transmission line. As a result, the same effects as those of the fifth invention can be achieved at a lower cost.

第７の発明によれば、減衰部により減衰された信号の振幅が回復するので、入力バッファにおけるノイズマージンが拡大される。これにより、伝送欠陥をさらに低減することができる。   According to the seventh aspect, since the amplitude of the signal attenuated by the attenuation unit is recovered, the noise margin in the input buffer is expanded. Thereby, transmission defects can be further reduced.

第８の発明によれば、増幅器の増幅率が可変となるので、入力バッファにおけるノイズマージンが適切に拡大される。これにより、伝送欠陥をさらに低減することができる。   According to the eighth aspect, since the amplification factor of the amplifier is variable, the noise margin in the input buffer is appropriately expanded. Thereby, transmission defects can be further reduced.

第９の発明によれば、伝送線路における信号の伝送状態に応じて増幅器の増幅率が変化する。したがって、伝送線路における信号の伝送状態に応じて、入力バッファにおけるノイズマージンが拡大される。これにより、伝送欠陥をさらに低減することができる。   According to the ninth aspect, the amplification factor of the amplifier changes according to the signal transmission state on the transmission line. Therefore, the noise margin in the input buffer is expanded according to the signal transmission state in the transmission line. Thereby, transmission defects can be further reduced.

第１０の発明によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで、上記第９の発明と同様の効果を奏することができる。   According to the tenth invention, there is no need for an external connection terminal for performing control according to the signal transmission state in the transmission line. Thereby, the same effects as those of the ninth invention can be achieved at a lower cost.

第１１の発明によれば、減衰部により減衰された信号の振幅が回復することにより入力バッファにおけるノイズマージンが拡大されるとともに、減衰部の減衰量および増幅器の増幅率が可変となる。これにより伝送欠陥をさらに低減できるとともに、電磁波の不要輻射を適切に低減できる。   According to the eleventh aspect of the invention, the amplitude of the signal attenuated by the attenuation unit is restored, so that the noise margin in the input buffer is expanded, and the attenuation amount of the attenuation unit and the amplification factor of the amplifier are variable. Thereby, transmission defects can be further reduced, and unnecessary radiation of electromagnetic waves can be appropriately reduced.

第１２の発明によれば、伝送線路における信号の伝送状態に応じて減衰部の減衰量および増幅器の増幅率が変化する。これにより、伝送線路における信号の伝送状態に応じて、伝送欠陥および電磁波の不要輻射をさらに適切に低減できる。   According to the twelfth aspect, the attenuation amount of the attenuation section and the amplification factor of the amplifier change according to the signal transmission state on the transmission line. Thereby, according to the transmission state of the signal in a transmission line, a transmission defect and unnecessary radiation of electromagnetic waves can be reduced further appropriately.

第１３の発明によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで、上記第１２の発明と同様の効果を奏することができる。   According to the thirteenth invention, there is no need for an external connection terminal for performing control according to the signal transmission state on the transmission line. Thereby, the same effects as those of the twelfth aspect can be achieved at a lower cost.

本発明の第１の実施形態に係るソースドライバＩＣを含む液晶表示装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of a liquid crystal display device including a source driver IC according to a first embodiment of the present invention. 上記第１の実施形態におけるインターフェース回路の構成を示す回路図である。2 is a circuit diagram showing a configuration of an interface circuit in the first embodiment. FIG. 上記第１の実施形態係るソースドライバＩＣの構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of a source driver IC according to the first embodiment. 上記第１の実施形態における受信波形のシミュレーション結果を示す図である。It is a figure which shows the simulation result of the received waveform in the said 1st Embodiment. 本発明の第２の実施形態に係るソースドライバＩＣの構成を示す回路図である。It is a circuit diagram which shows the structure of the source driver IC which concerns on the 2nd Embodiment of this invention. 上記第２の実施形態の変形例に係るソースドライバＩＣの構成を示す回路図である。It is a circuit diagram which shows the structure of the source driver IC which concerns on the modification of the said 2nd Embodiment. 本発明の第３の実施形態に係るソースドライバＩＣの構成を示す回路図である。It is a circuit diagram which shows the structure of the source driver IC which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施形態に係るソースドライバＩＣの構成を示す回路図である。It is a circuit diagram which shows the structure of the source driver IC which concerns on the 4th Embodiment of this invention. 上記第４の実施形態の変形例に係るソースドライバＩＣの構成を示す回路図である。It is a circuit diagram which shows the structure of the source driver IC which concerns on the modification of the said 4th Embodiment. 本発明の第５の実施形態に係るソースドライバＩＣの構成を示す回路図である。It is a circuit diagram which shows the structure of the source driver IC which concerns on the 5th Embodiment of this invention. 上記第５の実施形態の変形例に係るソースドライバＩＣの構成を示す回路図である。It is a circuit diagram which shows the structure of the source driver IC which concerns on the modification of the said 5th Embodiment. 本発明の第６の実施形態におけるインターフェース回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the interface circuit in the 6th Embodiment of this invention. 上記第６の実施形態に係るソースドライバＩＣの構成を示す回路図である。It is a circuit diagram which shows the structure of the source driver IC which concerns on the said 6th Embodiment. 一般的な液晶表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of a common liquid crystal display device. バス伝送方式を採用した液晶表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the liquid crystal display device which employ | adopted the bus transmission system. シリアル伝送方式を採用した液晶表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the liquid crystal display device which employ | adopted the serial transmission system. ＴＩＡ／ＥＩＡ−６４４規格によるインターフェース回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the interface circuit by TIA / EIA-644 specification. インピーダンス整合時の受信波形のシミュレーション結果を示す図である。It is a figure which shows the simulation result of the received waveform at the time of impedance matching. 表示装置における、ＴＩＡ／ＥＩＡ−６４４規格によるインターフェース回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the interface circuit by a TIA / EIA-644 standard in a display apparatus. インピーダンス不整合時の受信波形のシミュレーション結果を示す図である。It is a figure which shows the simulation result of the received waveform at the time of impedance mismatching.

以下、添付図面を参照しながら、本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１ 液晶表示装置の全体構成＞
図１は、本発明の第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑを有する液晶表示装置５００の構成を示すブロック図である。図１に示すように、液晶表示装置５００は、表示パネル１００、データ信号線駆動回路２００、走査信号線駆動回路３００、および表示制御回路４００を備えている。本実施形態における表示制御回路４００とデータ信号線駆動回路２００との間の信号伝送には、シリアル伝送方式が採用されている。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
<1. First Embodiment>
<1.1 Overall configuration of liquid crystal display device>
FIG. 1 is a block diagram showing a configuration of a liquid crystal display device 500 having source driver ICs 200_1 to 200_q according to the first embodiment of the present invention. As shown in FIG. 1, the liquid crystal display device 500 includes a display panel 100, a data signal line driving circuit 200, a scanning signal line driving circuit 300, and a display control circuit 400. A serial transmission method is employed for signal transmission between the display control circuit 400 and the data signal line driving circuit 200 in the present embodiment.

表示パネル１００は、液晶層を挟持する１対の電極基板からなり、各電極基板の外表面には偏光板が貼り付けられている。上記１対の電極基板の一方はＴＦＴ基板と呼ばれるアクティブマトリクス型の基板である。このＴＦＴ基板では、ガラス基板等の絶縁性基板上に、複数のデータ信号線ＤＬ１〜ＤＬｎと複数の走査信号線ＧＬ１〜ＧＬｍとが互いに交差するように格子状に形成されている。また、複数のデータ信号線ＤＬ１〜ＤＬｎと複数の走査信号線ＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して複数の画素回路がマトリクス状に形成されている。各画素回路は、表示すべき画像を構成する画素に対応する画素電極と、画素電極と後述の対向電極等とによって形成される画素容量と、ＴＦＴとを含んでいる。上記１対の電極基板の他方は対向基板と呼ばれ、ガラス等の絶縁性基板上に、全面にわたって対向電極、配向膜が順次積層されている。複数のデータ信号線ＤＬ１〜ＤＬｎおよび複数の走査信号線ＧＬ１〜ＧＬｍは、それぞれデータ信号線駆動回路２００および走査信号線駆動回路３００により駆動される。   The display panel 100 includes a pair of electrode substrates that sandwich a liquid crystal layer, and a polarizing plate is attached to the outer surface of each electrode substrate. One of the pair of electrode substrates is an active matrix substrate called a TFT substrate. In this TFT substrate, a plurality of data signal lines DL1 to DLn and a plurality of scanning signal lines GL1 to GLm are formed in a grid pattern on an insulating substrate such as a glass substrate. A plurality of pixel circuits are formed in a matrix corresponding to the intersections of the plurality of data signal lines DL1 to DLn and the plurality of scanning signal lines GL1 to GLm. Each pixel circuit includes a pixel electrode corresponding to a pixel constituting an image to be displayed, a pixel capacitor formed by the pixel electrode and a counter electrode described later, and a TFT. The other of the pair of electrode substrates is called a counter substrate, and a counter electrode and an alignment film are sequentially stacked over an entire surface on an insulating substrate such as glass. The plurality of data signal lines DL1 to DLn and the plurality of scanning signal lines GL1 to GLm are driven by the data signal line driving circuit 200 and the scanning signal line driving circuit 300, respectively.

表示制御回路４００は、外部から表示データＤＡＴおよびタイミング制御信号ＴＳを受け取り、画像信号ＤＶ１〜ＤＶｑ、データスタートパルスＳＳＰ、データクロック信号ＳＣＫ、ゲートスタートパルスＧＳＰ、およびゲートクロック信号ＧＣＫを生成する。画像信号ＤＶ１〜ＤＶｑは差動信号として伝送されるデジタル信号であり、表示パネル１００に表示すべき画像を表す。データスタートパルスＳＳＰ、データクロック信号ＳＣＫ、ゲートスタートパルスＧＳＰ、およびゲートクロック信号ＧＣＫは、表示パネル１００に画像を表示するタイミングを制御するためのタイミング信号である。画像信号ＤＶ１〜ＤＶｑ、データスタートパルスＳＳＰ、およびデータクロック信号ＳＣＫはデータ信号線駆動回路２００に与えられ、ゲートスタートパルスＧＳＰおよびゲートクロック信号ＧＣＫは走査信号線駆動回路３００に与えられる。   The display control circuit 400 receives display data DAT and a timing control signal TS from the outside, and generates image signals DV1 to DVq, a data start pulse SSP, a data clock signal SCK, a gate start pulse GSP, and a gate clock signal GCK. The image signals DV1 to DVq are digital signals transmitted as differential signals and represent images to be displayed on the display panel 100. The data start pulse SSP, the data clock signal SCK, the gate start pulse GSP, and the gate clock signal GCK are timing signals for controlling the timing for displaying an image on the display panel 100. The image signals DV1 to DVq, the data start pulse SSP, and the data clock signal SCK are supplied to the data signal line driving circuit 200, and the gate start pulse GSP and the gate clock signal GCK are supplied to the scanning signal line driving circuit 300.

データ信号線駆動回路２００は、複数（ｑ個）のソースドライバＩＣ２００＿１〜２００＿ｑにより構成されている。画像信号ＤＶ１〜ＤＶｑは、上述のようにシリアル伝送方式で伝送されるので、各ソースドライバＩＣは個別の伝送線路を用いて表示制御回路４００と１：１に接続されている。なお、図１において、画像信号ＤＶ１〜ＤＶｑのみが、表示制御回路４００と各ソースドライバＩＣとの間でシリアル伝送方式により伝送されているが、これに限られない。すなわち、画像信号ＤＶ１〜ＤＶｑと共にデータクロック信号ＳＣＫもシリアル伝送方式により伝送されてもよい。データ信号線駆動回路２００は、受け取った画像信号ＤＶ１〜ＤＶｑに基づき、表示パネル１００に表示すべき画像の各水平走査線における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線ＤＬ１〜ＤＬｎにそれぞれ印加する。より詳細には、データ信号線駆動回路２００における各ソースドライバＩＣ（例えば、ソースドライバＩＣ２００＿１）は、受け取った画像信号ＤＶ１に基づき、表示パネル１００に表示すべき画像の各水平走査線の一部における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線ＤＬ１〜ＤＬｋにそれぞれ印加する。ここで、ｋ＝ｎ／ｑである。他のソースドライバＩＣ２００＿２〜２００＿ｑについても、ソースドライバＩＣ２００＿１と同様である。   The data signal line driver circuit 200 includes a plurality (q) of source driver ICs 200_1 to 200_q. Since the image signals DV1 to DVq are transmitted by the serial transmission method as described above, the source driver ICs are connected to the display control circuit 400 in a 1: 1 ratio using individual transmission lines. In FIG. 1, only the image signals DV1 to DVq are transmitted between the display control circuit 400 and each source driver IC by the serial transmission method, but the present invention is not limited to this. That is, the data clock signal SCK may be transmitted by the serial transmission method together with the image signals DV1 to DVq. Based on the received image signals DV1 to DVq, the data signal line driving circuit 200 generates a plurality of data signals as analog voltages corresponding to pixel values in each horizontal scanning line of an image to be displayed on the display panel 100. Are applied to the data signal lines DL1 to DLn, respectively. More specifically, each source driver IC (for example, source driver IC 200_1) in the data signal line driving circuit 200 is based on the received image signal DV1 in a part of each horizontal scanning line of an image to be displayed on the display panel 100. A plurality of data signals as analog voltages corresponding to the pixel values are generated, and the plurality of data signals are applied to the plurality of data signal lines DL1 to DLk, respectively. Here, k = n / q. The other source driver ICs 200_2 to 200_q are similar to the source driver IC 200_1.

走査信号線駆動回路３００は、表示制御回路４００からゲートスタートパルスＧＳＰおよびゲートクロック信号ＧＣＫを受け取り、表示パネル１００に表示画像を表示するための各フレーム期間（各垂直走査期間）において、複数の走査信号線ＧＬ１〜ＧＬｍを１水平走査期間ずつ順次選択し、選択した走査信号線にアクティブな走査信号（画素回路に含まれるＴＦＴをオンさせる電圧）を印加する。   The scanning signal line driver circuit 300 receives the gate start pulse GSP and the gate clock signal GCK from the display control circuit 400, and performs a plurality of scans in each frame period (each vertical scanning period) for displaying a display image on the display panel 100. The signal lines GL1 to GLm are sequentially selected for each horizontal scanning period, and an active scanning signal (voltage for turning on the TFT included in the pixel circuit) is applied to the selected scanning signal line.

対向電極には、表示パネル１００の液晶層に印加すべき電圧の基準となる電位が図示しない対向電極駆動回路により与えられる。   The counter electrode is supplied with a potential serving as a reference for the voltage to be applied to the liquid crystal layer of the display panel 100 by a counter electrode driving circuit (not shown).

上述のように、複数のデータ信号線ＤＬ１〜ＤＬｎには複数のデータ信号がそれぞれ印加され、複数の走査信号線ＧＬ１〜ＧＬｍには複数の走査信号がそれぞれ印加されることにより、表示パネル１００における各画素回路における画素電極には、対向電極の電位を基準として、表示すべき画素の画素値に応じた電圧がＴＦＴを介して与えられ、各画素回路内の画素容量に保持される。これにより、液晶層には、各画素電極と対向電極との電位差に相当する電圧が印加される。表示パネル１００は、この印加電圧によって液晶層の光透過率を制御することにより、画像信号ＤＶ１〜ＤＶｑの表す画像を表示する。   As described above, a plurality of data signals are respectively applied to the plurality of data signal lines DL1 to DLn, and a plurality of scanning signals are respectively applied to the plurality of scanning signal lines GL1 to GLm. A voltage corresponding to the pixel value of the pixel to be displayed is applied to the pixel electrode in each pixel circuit through the TFT with reference to the potential of the counter electrode, and is held in the pixel capacitance in each pixel circuit. Thereby, a voltage corresponding to the potential difference between each pixel electrode and the counter electrode is applied to the liquid crystal layer. The display panel 100 displays the image represented by the image signals DV1 to DVq by controlling the light transmittance of the liquid crystal layer with this applied voltage.

＜１．２ インターフェース回路の構成＞
図２は、本実施形態におけるインターフェース回路の構成を示す回路図である。本実施形態におけるインターフェース回路は、ＴＩＡ／ＥＩＡ−６４４規格に基づいている。ここでは、便宜上、データスタートパルスＳＳＰ、データクロック信号ＳＣＫの記載を省略している。図２に示すように、本実施形態におけるインターフェース回路は、表示制御回路４００に含まれる後述の出力バッファ４０１、ソースドライバＩＣ２００＿１の有する後述の入力インターフェース回路２１０、および出力バッファ４０１と入力インターフェース回路２１０とを接続する１対の伝送線路６１０により構成されており、差動信号を伝する。なお、表示制御回路４００はソースドライバＩＣの個数（ｑ個）と同数の出力バッファ４０１を含んでいる。そのため、図２に示すインターフェース回路以外に、表示制御回路４００に含まれる他の出力バッファ４０１、ソースドライバＩＣ２００＿２〜２００＿ｑの有する入力インターフェース回路２１０、および各出力バッファ４０１と各入力インターフェース回路２１０とを接続する１対の伝送線路６１０によってもインターフェース回路が構成されるが、その図面記載および説明を便宜上省略する。 <1.2 Interface circuit configuration>
FIG. 2 is a circuit diagram showing a configuration of the interface circuit in the present embodiment. The interface circuit in this embodiment is based on the TIA / EIA-644 standard. Here, for convenience, description of the data start pulse SSP and the data clock signal SCK is omitted. As shown in FIG. 2, the interface circuit in the present embodiment includes an output buffer 401 described later included in the display control circuit 400, an input interface circuit 210 described later included in the source driver IC 200_1, and the output buffer 401 and the input interface circuit 210. Are connected by a pair of transmission lines 610, and transmit differential signals. The display control circuit 400 includes the same number of output buffers 401 as the number of source driver ICs (q). Therefore, in addition to the interface circuit shown in FIG. 2, another output buffer 401 included in the display control circuit 400, the input interface circuit 210 included in the source driver ICs 200_2 to 200_q, and each output buffer 401 and each input interface circuit 210 are connected. Although the interface circuit is also configured by the pair of transmission lines 610, the drawings and description thereof are omitted for the sake of convenience.

伝送線路６１０は、プリント基板上に形成された伝送線路６１１、フラットケーブル・コネクタ６１２、およびプリント基板上に形成された伝送線路６１３からなっている。ここで、出力バッファ４０１の出力インピーダンス（送信インピーダンス）および後述の終端回路２５０のインピーダンス（受信インピーダンス）を、それぞれＺｔｘおよびＺｒｘとする。また、伝送線路６１１、フラットケーブル・コネクタ６１２、および伝送線路６１３の特性インピーダンスを、それぞれＺｐｃｂ１、Ｚｃｏｎ＿ｆｃ、およびＺｐｃｂ２とする。   The transmission line 610 includes a transmission line 611 formed on a printed board, a flat cable connector 612, and a transmission line 613 formed on the printed board. Here, an output impedance (transmission impedance) of the output buffer 401 and an impedance (reception impedance) of a termination circuit 250 described later are set to Ztx and Zrx, respectively. Further, the characteristic impedances of the transmission line 611, the flat cable connector 612, and the transmission line 613 are Zpcb1, Zcon_fc, and Zpcb2, respectively.

上述のように、Ｚｔｘ＝Ｚｐｃｂ１＝Ｚｃｏｎ＿ｆｃ＝Ｚｐｃｂ２＝Ｚｒｘであることが望ましいが、フラットケーブル・コネクタ６１２の特性インピーダンスＺｃｏｎ＿ｆｃをその仕様値（ＴＩＡ／ＥＩＡ−６４４規格の場合は１００Ω）に合わせることは困難な場合が多い。そこで、以下の説明では、各インピーダンスの値を、Ｚｔｘ＝Ｚｐｃｂ１＝Ｚｐｃｂ２＝Ｚｒｘ＝１００Ω、Ｚｃｏｎ＿ｆｃ＝５０Ωと仮定している。   As described above, it is desirable that Ztx = Zpcb1 = Zcon_fc = Zpcb2 = Zrx, but adjusting the characteristic impedance Zcon_fc of the flat cable connector 612 to its specification value (100Ω in the case of TIA / EIA-644 standard) Often difficult. Therefore, in the following description, it is assumed that the impedance values are Ztx = Zpcb1 = Zpcb2 = Zrx = 100Ω and Zcon_fc = 50Ω.

表示制御回路４００は、外部から受け取った表示データＤＡＴに基づき、画像信号ＤＶ１に対応する、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）からなる入力信号としての差動信号を生成する。正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、出力バッファ４０１から出力され、伝送線路６１０を介して、ソースドライバＩＣ２００＿１内の入力インターフェース回路２１０に与えられる。   Based on the display data DAT received from the outside, the display control circuit 400 outputs a differential signal as an input signal composed of the positive image signal DV1 (+) and the negative image signal DV1 (−) corresponding to the image signal DV1. Generate. The positive-side image signal DV1 (+) and the negative-side image signal DV1 (−) are output from the output buffer 401 and provided to the input interface circuit 210 in the source driver IC 200_1 via the transmission line 610.

＜１．３ ソースドライバＩＣの構成＞
図３は、本実施形態に係るソースドライバＩＣ２００＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２００＿２〜２００＿ｑも同様の構成であるため、その説明を省略する。図３に示すように、ソースドライバＩＣ２００＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１０を有している。また、ソースドライバＩＣ２００＿１は、入力インターフェース回路２１０を介して受け取った信号に基づき、各データ信号線を駆動するための信号を生成する本体部としての回路群２７０を有している。この回路群２７０は、ラッチ回路やＤ／Ａコンバータ等からなっている。 <1.3 Configuration of source driver IC>
FIG. 3 is a circuit diagram showing a configuration of the source driver IC 200_1 according to the present embodiment. Since the other source driver ICs 200_2 to 200_q have the same configuration, the description thereof is omitted. As shown in FIG. 3, the source driver IC 200_1 includes a differential signal input terminal TI (input terminal TIA, input terminal TIB), an output terminal TO, and an input interface circuit 210. The source driver IC 200_1 includes a circuit group 270 as a main body unit that generates a signal for driving each data signal line based on a signal received via the input interface circuit 210. The circuit group 270 includes a latch circuit, a D / A converter, and the like.

入力インターフェース回路２１０は、減衰部２２０、減衰部２２０の後段に設けられた終端回路２５０、終端回路２５０の後段に設けられた入力バッファ２６０を有している。終端回路２５０は例えば抵抗素子などからなる。減衰部２２０は、１対の減衰器としてのアッテネータ２２１Ａおよび２２１Ｂを有している。終端回路２５０側から見たアッテネータ２２１Ａおよび２２１Ｂのインピーダンスは、終端回路２５０の受信インピーダンスＺｒｘと等しい。アッテネータ２２１Ａおよび２２１Ｂは抵抗素子などからなり、例えばπ型アッテネータやＴ型アッテネータなどである。   The input interface circuit 210 includes an attenuation unit 220, a termination circuit 250 provided at the subsequent stage of the attenuation unit 220, and an input buffer 260 provided at the subsequent stage of the termination circuit 250. The termination circuit 250 is composed of, for example, a resistance element. The attenuating unit 220 includes attenuators 221A and 221B as a pair of attenuators. The impedance of the attenuators 221A and 221B viewed from the termination circuit 250 side is equal to the reception impedance Zrx of the termination circuit 250. The attenuators 221A and 221B are composed of resistance elements, for example, π-type attenuators, T-type attenuators, and the like.

入力端子ＴＩＡを介してソースドライバＩＣ２００＿１に入力された正側画像信号ＤＶ１（＋）の振幅および入力端子ＴＩＢを介してソースドライバＩＣ２００＿１に入力された負側画像信号ＤＶ１（−）の振幅は、それぞれアッテネータ２２１Ａおよび２２１Ｂにより減衰される。ここで、アッテネータ２２１Ａおよび２２１Ｂによる減衰量は−０．５ｄＢ〜−２０ｄＢの範囲内であることが望ましい。   The amplitude of the positive image signal DV1 (+) input to the source driver IC 200_1 via the input terminal TIA and the amplitude of the negative image signal DV1 (−) input to the source driver IC 200_1 via the input terminal TIB are respectively It is attenuated by attenuators 221A and 221B. Here, the attenuation by the attenuators 221A and 221B is preferably in the range of −0.5 dB to −20 dB.

アッテネータ２２１Ａおよび２２１Ｂによりそれぞれ振幅を減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は入力バッファ２６０に与えられる。入力バッファ２６０は、１対の差動信号である正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）をデジタル信号である画像信号ＤＶ１に変換し出力する。入力バッファ２６０から出力された画像信号ＤＶ１は、回路群２７０に与えられる。回路群２７０は、受け取った画像信号ＤＶ１に基づき、表示パネル１００に表示すべき画像の各水平走査線の一部における画素値に相当するアナログ電圧としての複数のデータ信号（これらをまとめて「データ信号ＤＳ１」という）を生成し出力する。回路群２７０から出力されたデータ信号ＤＳ１は、出力端子ＴＯを介して複数のデータ信号線ＤＬ１〜ＤＬｋに印加される。なお、実際には出力端子ＴＯはｋ個あるが、図３ではその記載を省略している。   The positive side image signal DV1 (+) and the negative side image signal DV1 (−) whose amplitudes are attenuated by the attenuators 221A and 221B are supplied to the input buffer 260. The input buffer 260 converts the positive image signal DV1 (+) and the negative image signal DV1 (−) that are a pair of differential signals into an image signal DV1 that is a digital signal, and outputs the image signal DV1. The image signal DV1 output from the input buffer 260 is given to the circuit group 270. Based on the received image signal DV1, the circuit group 270 collects a plurality of data signals as analog voltages corresponding to pixel values in a part of each horizontal scanning line of the image to be displayed on the display panel 100 (collectively, “data Signal DS1 ") and output. The data signal DS1 output from the circuit group 270 is applied to the plurality of data signal lines DL1 to DLk via the output terminal TO. In practice, there are k output terminals TO, which are not shown in FIG.

＜１．４ 考察＞
図４は、終端回路２５０における電圧波形（受信波形）のシミュレーション結果を示す図である。ここで、上述のように、各インピーダンスの値は、Ｚｔｘ＝Ｚｐｃｂ１＝Ｚｐｃｂ２＝Ｚｒｘ＝１００Ω、Ｚｃｏｎ＿ｆｃ＝５０Ωである。また、ここで、伝送する信号は、振幅０．２Ｖ、立ち上がり時間１００ｐｓｅｃ、立ち下がり時間１００ｐｓｅｃ、パルス幅２ｎｓｅｃ、周期４ｎｓｅｃであり、伝送線路の遅延時間は５ｎｓｅｃである。図４の上から順に、アッテネータなし（従来のソースドライバＩＣ）の場合、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−３ｄＢの場合、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−６ｄＢの場合、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−１２ｄＢの場合の受信波形を示す。 <1.4 Discussion>
FIG. 4 is a diagram illustrating a simulation result of a voltage waveform (reception waveform) in the termination circuit 250. Here, as described above, the values of the impedances are Ztx = Zpcb1 = Zpcb2 = Zrx = 100Ω and Zcon_fc = 50Ω. Here, the signal to be transmitted has an amplitude of 0.2 V, a rise time of 100 psec, a fall time of 100 psec, a pulse width of 2 nsec, a period of 4 nsec, and a transmission line delay time of 5 nsec. In order from the top of FIG. 4, in the case of no attenuator (conventional source driver IC), the attenuation of the attenuators 221A and 221B is −3 dB, the attenuation of the attenuators 221A and 221B is −6 dB, and the attenuators 221A and 221B The received waveform when the attenuation is −12 dB is shown.

アッテネータなし（従来のソースドライバＩＣ）の場合の受信波形は図２０に示す波形と同様のものであり、大きな歪みが生じている。一方アッテネータ２２１Ａおよび２２１Ｂを用いている場合は、波形の歪みが低減されており、さらに、減衰量が大きくなるにつれて、その低減量も大きくなっている。すなわち、図４においては、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−１２ｄＢの場合の波形の歪みが最も小さい。しかし、減衰量が大きくなるにつれて、受信波形の振幅が小さくなるので、入力バッファ２６０におけるノイズマージンも狭まることとなる。ノイズマージンが狭くなりすぎると、デジタル信号への変換において誤動作が生じやすくなる。そのため、減衰量が大きすぎる場合には、受信波形の歪みにより生じる伝送欠陥が低減される一方で、入力バッファ２６０における誤動作により生じる伝送欠陥が増大するおそれがある。したがって、入力バッファ２６０におけるノイズマージンを考慮してアッテネータ２２１Ａおよび２２１Ｂの減衰量を決定する必要があり、その適切な減衰量が−０．５ｄＢ〜−２０ｄＢである。   The received waveform in the case of no attenuator (conventional source driver IC) is the same as the waveform shown in FIG. 20, and a large distortion occurs. On the other hand, when the attenuators 221A and 221B are used, the distortion of the waveform is reduced, and further, the amount of reduction increases as the amount of attenuation increases. That is, in FIG. 4, the waveform distortion is the smallest when the attenuation of the attenuators 221A and 221B is −12 dB. However, since the amplitude of the received waveform decreases as the attenuation increases, the noise margin in the input buffer 260 also decreases. If the noise margin becomes too narrow, malfunctions are likely to occur in conversion to a digital signal. Therefore, if the attenuation is too large, transmission defects caused by distortion of the received waveform are reduced, while transmission defects caused by malfunctions in the input buffer 260 may increase. Therefore, it is necessary to determine the attenuation amount of the attenuators 221A and 221B in consideration of the noise margin in the input buffer 260, and the appropriate attenuation amount is −0.5 dB to −20 dB.

本実施形態において、送信側（出力バッファ４０１）からの進行波である正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、それぞれアッテネータ２２１Ａおよび２２１Ｂによりその振幅を減衰されて受信側（入力バッファ２６０）に到達する。伝送線路の特性インピーダンスＺｔｒａｎｓ（特にフラットケーブル・コネクタ６１２の特性インピーダンスＺｃｏｎ＿ｆｃ）が受信インピーダンスＺｒｘと異なるため、受信側で反射が生じる。そのため、反射波が送信側に戻っていく。しかし、この反射波も進行波と同様にアッテネータ２２１Ａおよび２２１Ｂによりその振幅を減衰される。すなわち、アッテネータ２２１Ａおよび２２１Ｂを終端回路２５０の前段に設けることで、進行波および反射波両方の振幅が減衰され、結果として、進行波および反射波により形成される定在波の振幅も減衰される。   In the present embodiment, the positive image signal DV1 (+) and the negative image signal DV1 (−), which are traveling waves from the transmission side (output buffer 401), are received with the amplitudes being attenuated by the attenuators 221A and 221B, respectively. Side (input buffer 260). Since the transmission line characteristic impedance Ztrans (particularly the characteristic impedance Zcon_fc of the flat cable connector 612) is different from the reception impedance Zrx, reflection occurs on the reception side. Therefore, the reflected wave returns to the transmission side. However, the amplitude of this reflected wave is attenuated by the attenuators 221A and 221B as well as the traveling wave. That is, by providing the attenuators 221A and 221B in front of the termination circuit 250, the amplitude of both the traveling wave and the reflected wave is attenuated, and as a result, the amplitude of the standing wave formed by the traveling wave and the reflected wave is also attenuated. .

また、本実施形態において、アッテネータ２２１Ａおよび２２１ＢはソースドライバＩＣ２００＿１内に設けられている。これは、インターフェース回路や表示装置の製造コスト上大きな利点となる。すなわち、ソースドライバＩＣ２００＿１を用いれば、伝送線路６１０において、伝送線路６１０の特性インピーダンスに応じた設定を別途行うことなく、反射波等の振幅を減衰することができる。   In the present embodiment, the attenuators 221A and 221B are provided in the source driver IC 200_1. This is a great advantage in terms of manufacturing costs of the interface circuit and the display device. That is, when the source driver IC 200_1 is used, the amplitude of the reflected wave or the like can be attenuated in the transmission line 610 without separately performing setting according to the characteristic impedance of the transmission line 610.

＜１．５ 効果＞
本実施形態によれば、伝送線路の特性インピーダンスがその仕様値に一致していない場合であっても、伝送線路における設定を別途行うことなく受信側で生じる反射波の振幅が減衰され、さらに、進行波の振幅も減衰されるので、進行波および反射波により形成される定在波の振幅も減衰される。これにより、受信波形の歪みにより生じる伝送欠陥および定在波により生じる電磁波の不要輻射を低コストで低減することができる。 <1.5 Effect>
According to the present embodiment, even if the characteristic impedance of the transmission line does not match the specification value, the amplitude of the reflected wave generated on the reception side is reduced without separately setting the transmission line, Since the amplitude of the traveling wave is also attenuated, the amplitude of the standing wave formed by the traveling wave and the reflected wave is also attenuated. As a result, transmission defects caused by distortion of the received waveform and unnecessary radiation of electromagnetic waves caused by standing waves can be reduced at a low cost.

＜２．第２の実施形態＞
＜２．１ ソースドライバＩＣの構成＞
本発明の第２の実施形態に係るソースドライバＩＣ２０１＿１〜２０１＿ｑは、入力インターフェース回路２１１および入力端子ＴＩＣを除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。 <2. Second Embodiment>
<2.1 Source driver IC configuration>
The source driver ICs 201_1 to 201_q according to the second embodiment of the present invention have the same configuration as the source driver ICs 200_1 to 200_q according to the first embodiment except for the input interface circuit 211 and the input terminal TIC. In addition, about the component same as 1st Embodiment among the components of this embodiment, the same referential mark is attached | subjected and description is abbreviate | omitted.

図５は、本実施形態に係るソースドライバＩＣ２０１＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０１＿２〜２０１＿ｑも同様の構成であるため、その説明を省略する。図５に示すように、ソースドライバＩＣ２０１＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１１、回路群２７０を有し、さらに、入力端子ＴＩＣを有している。   FIG. 5 is a circuit diagram showing a configuration of the source driver IC 201_1 according to the present embodiment. Since the other source driver ICs 201_2 to 201_q have the same configuration, the description thereof is omitted. As illustrated in FIG. 5, the source driver IC 201_1 includes a differential signal input terminal TI (input terminal TIA, input terminal TIB), an output terminal TO, an input interface circuit 211, and a circuit group 270, and further includes an input terminal TIC. have.

入力インターフェース回路２１１は、減衰部２２５、減衰部２２５の後段に設けられた終端回路２５０、終端回路２５０の後段に設けられた入力バッファ２６０、および制御部としての制御回路２３１を有している。   The input interface circuit 211 includes an attenuating unit 225, a termination circuit 250 provided in the subsequent stage of the attenuating unit 225, an input buffer 260 provided in the subsequent stage of the terminating circuit 250, and a control circuit 231 as a control unit.

減衰部２２５は、差動信号用入力端子ＴＩ側（図５の左側）から順に、切替部としての１対のスイッチＳＷ１およびＳＷ２と、１対のスイッチＳＷ１およびＳＷ２の後段に設けられた１対のアッテネータ２２１Ａおよび２２１Ｂと、１対のアッテネータ２２１Ａおよび２２１Ｂの後段に設けられた１対のスイッチＳＷ３およびＳＷ４と、１対のスイッチＳＷ３およびＳＷ４の後段に設けられた１対のスイッチＳＷ５およびＳＷ６と、１対のスイッチＳＷ５およびＳＷ６の後段に設けられた１対のアッテネータ２２２Ａおよび２２２Ｂと、１対のアッテネータ２２２Ａおよび２２２Ｂの後段に設けられた１対のスイッチＳＷ７およびＳＷ８と、１対のスイッチＳＷ７およびＳＷ８の後段に設けられた１対のスイッチＳＷ９およびＳＷ１０と、１対のスイッチＳＷ９およびＳＷ１０の後段に設けられた１対のアッテネータ２２３Ａおよび２２３Ｂと、１対のアッテネータ２２３Ａおよび２２３Ｂの後段に設けられた１対のスイッチＳＷ１１およびＳＷ１２とを有している。スイッチＳＷ１〜ＳＷ４、ＳＷ５〜ＳＷ８、およびＳＷ９〜ＳＷ１２はそれぞれ、減衰部２２５を通過する正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の振幅の減衰量を変化させるように連動して切替動作を行うように制御される。すなわち、減衰部２２５は、減衰部２２５を通過する正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の振幅の減衰量を変更可能に構成されている。   The attenuating unit 225 is a pair of switches SW1 and SW2 as a switching unit and a pair provided at the subsequent stage of the pair of switches SW1 and SW2 in order from the differential signal input terminal TI side (left side in FIG. 5). Attenuators 221A and 221B, a pair of switches SW3 and SW4 provided at the rear stage of the pair of attenuators 221A and 221B, and a pair of switches SW5 and SW6 provided at the rear stage of the pair of switches SW3 and SW4 A pair of attenuators 222A and 222B provided downstream of the pair of switches SW5 and SW6, a pair of switches SW7 and SW8 provided downstream of the pair of attenuators 222A and 222B, and a pair of switches SW7 And a pair of switches SW9 and SW10 provided downstream of SW8, It has the a pair of attenuators 223A and 223B provided after the switch SW9 and SW10, a pair of a pair disposed downstream of the attenuator 223A and 223B and a switch SW11 and SW12. The switches SW1 to SW4, SW5 to SW8, and SW9 to SW12 are interlocked so as to change the attenuation amount of the amplitude of the positive image signal DV1 (+) and the negative image signal DV1 (−) that pass through the attenuation unit 225, respectively. Thus, the switching operation is controlled. That is, the attenuation unit 225 is configured to be able to change the amplitude attenuation amount of the positive image signal DV1 (+) and the negative image signal DV1 (−) passing through the attenuation unit 225.

ソースドライバＩＣ２０１＿１の外部には、伝送線路６１０における正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の伝送状態を検出する検出回路２３２が設けられている。検出回路２３２は、例えば平滑回路や位相比較回路などである。検出回路２３２が平滑回路である場合、検出回路２３２は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の受信電圧（または受信電界強度）に応じた制御信号ＣＳを生成し出力する。伝送線路６１０における伝送状態が良好なときには制御信号ＣＳの直流成分が大きくなり、劣悪なときには制御信号ＣＳの直流成分が小さくなる。一方、検出回路２３２が位相比較回路である場合、検出回路２３２は、正側画像信号ＤＶ１（＋）と負側画像信号ＤＶ１（−）との位相差に応じた制御信号ＣＳを生成し出力する。伝送線路６１０における伝送状態が良好なときには制御信号ＣＳの直流成分が小さくなり、劣悪なときには制御信号ＣＳの直流成分が大きくなる。すなわち、検出回路２３２を平滑回路で実現した場合と位相比較回路で実現した場合とで、制御信号ＣＳの直流成分の大小関係が逆になる。なお、検出回路２３２を他の回路で実現してもよい。   A detection circuit 232 that detects the transmission state of the positive image signal DV1 (+) and the negative image signal DV1 (−) in the transmission line 610 is provided outside the source driver IC 201_1. The detection circuit 232 is, for example, a smoothing circuit or a phase comparison circuit. When the detection circuit 232 is a smoothing circuit, the detection circuit 232 generates a control signal CS corresponding to the reception voltage (or reception electric field strength) of the positive image signal DV1 (+) and the negative image signal DV1 (−). Output. When the transmission state in the transmission line 610 is good, the DC component of the control signal CS is large, and when it is bad, the DC component of the control signal CS is small. On the other hand, when the detection circuit 232 is a phase comparison circuit, the detection circuit 232 generates and outputs a control signal CS corresponding to the phase difference between the positive image signal DV1 (+) and the negative image signal DV1 (−). . When the transmission state in the transmission line 610 is good, the direct current component of the control signal CS is small, and when it is bad, the direct current component of the control signal CS is large. That is, the magnitude relation of the direct current component of the control signal CS is reversed between the case where the detection circuit 232 is realized by a smoothing circuit and the case where it is realized by a phase comparison circuit. Note that the detection circuit 232 may be realized by another circuit.

制御回路２３１は、入力端子ＴＩＣを介して受け取った制御信号ＣＳに基づき各スイッチの切替動作を制御する信号を生成し出力する。各スイッチは、伝送線路６１０における伝送状態が良好な場合には正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）が通過するアッテネータの数を減少させ、伝送状態が劣悪な場合には正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）が通過するアッテネータの数を増加させるように制御される。すなわち、制御回路２３１は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の伝送状態に応じた制御信号ＣＳに基づいて減衰部２２５の減衰量を制御する。例えば、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−２ｄＢ、アッテネータ２２２Ａおよび２２２Ｂの減衰量が−４ｄＢ、アッテネータ２２３Ａおよび２２３Ｂの減衰量が−６ｄＢである場合、減衰部２２５全体での減衰量は、０ｄＢ、−２ｄＢ、−４ｄＢ、−６ｄＢ、−８ｄＢ（＝（−２ｄＢ）＋（−６ｄＢ））、−１０ｄＢ（＝（−４ｄＢ）＋（−６ｄＢ））、および−１２ｄＢ（＝（−２ｄＢ）＋（−４ｄＢ）＋（−６ｄＢ））のいずれかの値となる。   The control circuit 231 generates and outputs a signal for controlling the switching operation of each switch based on the control signal CS received via the input terminal TIC. Each switch reduces the number of attenuators through which the positive image signal DV1 (+) and the negative image signal DV1 (−) pass when the transmission state in the transmission line 610 is good, and when the transmission state is poor. Is controlled to increase the number of attenuators through which the positive image signal DV1 (+) and the negative image signal DV1 (−) pass. In other words, the control circuit 231 controls the attenuation amount of the attenuation unit 225 based on the control signal CS corresponding to the transmission state of the positive image signal DV1 (+) and the negative image signal DV1 (−). For example, when the attenuation of the attenuators 221A and 221B is −2 dB, the attenuation of the attenuators 222A and 222B is −4 dB, and the attenuation of the attenuators 223A and 223B is −6 dB, the attenuation of the entire attenuation unit 225 is 0 dB, −2 dB, −4 dB, −6 dB, −8 dB (= (− 2 dB) + (− 6 dB)), −10 dB (= (− 4 dB) + (− 6 dB)), and −12 dB (= (− 2 dB) + ( −4 dB) + (− 6 dB)).

ここで、伝送線路６１０における伝送状態をＬＶ１〜ＬＶ７（数字が小さいほど伝送状態が良好であり、数字が大きいほど伝送状態が劣悪であることを意味する）で表し、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）が通過するアッテネータの数の増減について詳しく説明する。なお、例えば、以下の説明において、「正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しない」とは、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）が、アッテネータ２２１Ａおよび２２１Ｂに沿って設けられた伝送線路をそれぞれ通過して減衰を受けないことを意味する。   Here, the transmission state in the transmission line 610 is represented by LV1 to LV7 (the smaller the number, the better the transmission state, the larger the number, the worse the transmission state), and the positive image signal DV1 (+ ) And increase / decrease in the number of attenuators through which the negative image signal DV1 (−) passes will be described in detail. For example, in the following description, “the positive image signal DV1 (+) and the negative image signal DV1 (−) do not pass through the attenuators 221A and 221B, respectively” means that the positive image signal DV1 (+) and the negative image signal DV1 (+) are negative. This means that the side image signal DV1 (−) passes through transmission lines provided along the attenuators 221A and 221B and is not attenuated.

ＬＶ１の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−０ｄＢとなる。   In the case of LV1, the control circuit 231 operates the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) do not pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are linked and controlled so as not to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are linked and controlled so as not to pass through the attenuators 223A and 223B. Thereby, the attenuation amount in the entire attenuation unit 225 becomes −0 dB.

ＬＶ２の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−２ｄＢとなる。   In the case of LV2, the control circuit 231 operates the switch switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are linked and controlled so as not to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are linked and controlled so as not to pass through the attenuators 223A and 223B. Thereby, the amount of attenuation in the entire attenuation unit 225 becomes −2 dB.

ＬＶ３の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−４ｄＢとなる。   In the case of LV3, the control circuit 231 interlocks the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) do not pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are interlocked and controlled so as to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are interlocked and controlled so as not to pass through the attenuators 223A and 223B. Thereby, the amount of attenuation in the entire attenuation unit 225 becomes −4 dB.

ＬＶ４の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−６ｄＢとなる。なお、ＬＶ４の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御してもよい。これによっても、減衰部２２５全体における減衰量が−６ｄＢとなる。   In the case of LV4, the control circuit 231 interlocks the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) do not pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are controlled in conjunction so as not to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are controlled in conjunction so as to pass through the attenuators 223A and 223B. Thereby, the amount of attenuation in the entire attenuation unit 225 becomes −6 dB. In the case of LV4, the control circuit 231 operates the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 may be controlled in conjunction so as to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 may be controlled in conjunction so as not to pass through the attenuators 223A and 223B. Also by this, the attenuation amount in the entire attenuation unit 225 becomes −6 dB.

ＬＶ５の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−８ｄＢとなる。   In the case of LV5, the control circuit 231 interlocks the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are controlled in conjunction so as not to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are controlled in conjunction so as to pass through the attenuators 223A and 223B. Thereby, the amount of attenuation in the entire attenuation unit 225 becomes −8 dB.

ＬＶ６の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−１０ｄＢとなる。   In the case of LV6, the control circuit 231 interlocks the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) do not pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are interlocked and controlled so as to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are interlocked and controlled so as to pass through the attenuators 223A and 223B. Thereby, the attenuation amount in the entire attenuation unit 225 becomes −10 dB.

ＬＶ７の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−１２ｄＢとなる。   In the case of LV7, the control circuit 231 interlocks the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are interlocked and controlled so as to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are interlocked and controlled so as to pass through the attenuators 223A and 223B. Thereby, the amount of attenuation in the entire attenuation unit 225 becomes −12 dB.

なお、減衰部２２５全体の減衰量が−０．５ｄＢ〜−２０ｄＢの範囲内となればよく（上記ＬＶ１の場合を除く）、各アッテネータの減衰量を上述の−２ｄＢ、−４ｄＢ、および−６ｄＢ以外としてもよい。また、各アッテネータの減衰量を同一としてもよい。   The attenuation amount of the entire attenuation unit 225 only needs to be within a range of −0.5 dB to −20 dB (except for the case of LV1), and the attenuation amount of each attenuator is set to −2 dB, −4 dB, and −6 dB. It may be other than. Further, the attenuation amount of each attenuator may be the same.

＜２．２ 効果＞
本実施形態によれば、伝送線路における信号の伝送状態に応じて減衰部２２５の減衰量が変化する。これにより、伝送線路における信号の伝送状態に応じて、伝送欠陥および電磁波の不要輻射を低減できる。また、減衰部２２５において過度な減衰が行われないので、入力バッファ２６０において適切なノイズマージンが確保される。これにより、伝送欠陥をさらに低減することができる。 <2.2 Effect>
According to the present embodiment, the attenuation amount of the attenuation unit 225 changes according to the signal transmission state on the transmission line. Thereby, according to the transmission state of the signal in a transmission line, a transmission defect and unnecessary radiation of electromagnetic waves can be reduced. In addition, since excessive attenuation is not performed in the attenuation unit 225, an appropriate noise margin is ensured in the input buffer 260. Thereby, transmission defects can be further reduced.

＜２．３ 変形例＞
本発明の第２の実施形態の変形例に係るソースドライバＩＣ２０２＿１〜２０２＿ｑは、入力インターフェース回路２１２を除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。 <2.3 Modification>
The source driver ICs 202_1 to 202_q according to the modification of the second embodiment of the present invention have the same configuration as the source driver ICs 200_1 to 200_q according to the first embodiment except for the input interface circuit 212. In addition, about the component same as said each embodiment among the components of this embodiment, the same referential mark is attached | subjected and description is abbreviate | omitted.

図６は、本変形例に係るソースドライバＩＣ２０２＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０２＿２〜２０２＿ｑも同様の構成であるため、その説明を省略する。図６に示すように、本変形例に係るソースドライバＩＣ２０２＿１の有する入力インターフェース回路２１２は、第２の実施形態に係るソースドライバＩＣ２０１＿１の有する入力インターフェース回路２１１と異なり、検出回路２３２を内部に有している。検出回路２３２は、入力端子ＴＩＡおよびＴＩＢからそれぞれ入力された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）を受け取り、制御信号ＣＳを制御回路２３１に与える。したがって、本変形例に係るソースドライバＩＣ２０２＿１は、第２の実施形態に係るソースドライバＩＣ２０１＿１と異なり、入力端子ＴＩＣを必要としない。   FIG. 6 is a circuit diagram showing a configuration of a source driver IC 202_1 according to this modification. Since the other source driver ICs 202_2 to 202_q have the same configuration, the description thereof is omitted. As shown in FIG. 6, the input interface circuit 212 included in the source driver IC 202_1 according to this modification example has a detection circuit 232 therein, unlike the input interface circuit 211 included in the source driver IC 201_1 according to the second embodiment. ing. The detection circuit 232 receives the positive image signal DV1 (+) and the negative image signal DV1 (−) input from the input terminals TIA and TIB, respectively, and supplies the control signal CS to the control circuit 231. Therefore, unlike the source driver IC 201_1 according to the second embodiment, the source driver IC 202_1 according to the present modification does not require the input terminal TIC.

本変形例によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで第２の実施形態と同様の効果を奏することができる。   According to this modification, the connection terminal with the outside for performing control according to the transmission state of the signal in the transmission line is not required. Thereby, the same effects as those of the second embodiment can be achieved at a lower cost.

＜３．第３の実施形態＞
＜３．１ ソースドライバＩＣの構成＞
本発明の第３の実施形態に係るソースドライバＩＣ２０３＿１〜２０３＿ｑは、入力インターフェース回路２１３を除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。 <3. Third Embodiment>
<3.1 Source driver IC configuration>
The source driver ICs 203_1 to 203_q according to the third embodiment of the present invention have the same configuration as the source driver ICs 200_1 to 200_q according to the first embodiment except for the input interface circuit 213. In addition, about the component same as said each embodiment among the components of this embodiment, the same referential mark is attached | subjected and description is abbreviate | omitted.

図７は、本実施形態に係るソースドライバＩＣ２０３＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０３＿２〜２０３＿ｑも同様の構成であるため、その説明を省略する。図７に示すように、ソースドライバＩＣ２０３＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１２、回路群２７０を有している。   FIG. 7 is a circuit diagram showing a configuration of the source driver IC 203_1 according to the present embodiment. Since the other source driver ICs 203_2 to 203_q have the same configuration, the description thereof is omitted. As illustrated in FIG. 7, the source driver IC 203_1 includes a differential signal input terminal TI (input terminal TIA, input terminal TIB), an output terminal TO, an input interface circuit 212, and a circuit group 270.

入力インタフェース回路２１３は、減衰部２２０と、減衰部２２０の後段に設けられた終端回路２５０と、終端回路２５０の後段に設けられた１対の増幅器としてのアンプ２４０Ａおよび２４０Ｂと、およびアンプ２４０Ａおよび２４０Ｂの後段に設けられた入力バッファ２６０とを有している。   The input interface circuit 213 includes an attenuating unit 220, a termination circuit 250 provided in the subsequent stage of the attenuating unit 220, amplifiers 240A and 240B as a pair of amplifiers provided in the subsequent stage of the terminating circuit 250, and the amplifiers 240A and 240A And an input buffer 260 provided at the subsequent stage of 240B.

アッテネータ２２１Ａおよび２２１Ｂにより振幅が減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、アンプ２４０Ａおよび２４０Ｂにそれぞれ与えられる。アンプ２４０Ａおよび２４０Ｂは、それぞれ正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の振幅を増幅し出力する。その振幅を増幅された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、入力バッファ２６０に与えられる。ここで、アンプ２４０Ａおよび２４０Ｂの増幅率は０．５ｄＢ〜４０ｄＢの範囲内であることが望ましい。   The positive side image signal DV1 (+) and the negative side image signal DV1 (−) whose amplitudes are attenuated by the attenuators 221A and 221B are supplied to the amplifiers 240A and 240B, respectively. The amplifiers 240A and 240B amplify and output the amplitudes of the positive image signal DV1 (+) and the negative image signal DV1 (−), respectively. The positive-side image signal DV1 (+) and the negative-side image signal DV1 (−) whose amplitudes are amplified are supplied to the input buffer 260. Here, the amplification factors of the amplifiers 240A and 240B are preferably in the range of 0.5 dB to 40 dB.

＜３．２ 効果＞
本実施形態によれば、減衰部２２０により減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の振幅が回復するので、入力バッファ２６０におけるノイズマージンが拡大される。これにより、伝送欠陥をさらに低減することができる。 <3.2 Effects>
According to the present embodiment, the amplitudes of the positive image signal DV1 (+) and the negative image signal DV1 (−) attenuated by the attenuation unit 220 are recovered, so that the noise margin in the input buffer 260 is expanded. Thereby, transmission defects can be further reduced.

＜４．第４の実施形態＞
＜４．１ ソースドライバＩＣの構成＞
本発明の第４の実施形態に係るソースドライバＩＣ２０４＿１〜２０４＿ｑは、入力インターフェース回路２１４および入力端子ＴＩＣを除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。 <4. Fourth Embodiment>
<4.1 Source Driver IC Configuration>
The source driver ICs 204_1 to 204_q according to the fourth embodiment of the present invention have the same configuration as the source driver ICs 200_1 to 200_q according to the first embodiment except for the input interface circuit 214 and the input terminal TIC. In addition, about the component same as said each embodiment among the components of this embodiment, the same referential mark is attached | subjected and description is abbreviate | omitted.

図８は、本実施形態に係るソースドライバＩＣ２０４＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０４＿２〜２０４＿ｑも同様の構成であるため、その説明を省略する。図８に示すように、ソースドライバＩＣ２０４＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１４、回路群２７０を有し、さらに、入力端子ＴＩＣを有している。ソースドライバＩＣ２０４＿１の外部には検出回路２３２が設けられている。   FIG. 8 is a circuit diagram showing a configuration of the source driver IC 204_1 according to the present embodiment. Since the other source driver ICs 204_2 to 204_q have the same configuration, the description thereof is omitted. As shown in FIG. 8, the source driver IC 204_1 has a differential signal input terminal TI (input terminal TIA, input terminal TIB), an output terminal TO, an input interface circuit 214, and a circuit group 270, and further includes an input terminal TIC. have. A detection circuit 232 is provided outside the source driver IC 204_1.

入力インターフェース回路２１４は、減衰部２２０と、減衰部２２０の後段に設けられた終端回路２５０と、終端回路２５０の後段に設けられた１対の増幅率の可変な増幅器としてのアンプ２４１Ａおよび２４１Ｂと、およびアンプ２４０Ａおよび２４０Ｂの後段に設けられた入力バッファ２６０と、制御回路２３１とを有している。   The input interface circuit 214 includes an attenuating unit 220, a termination circuit 250 provided in the subsequent stage of the attenuating unit 220, and amplifiers 241A and 241B as a pair of variable gain amplifiers provided in the subsequent stage of the terminating circuit 250. , And an input buffer 260 provided in the subsequent stage of the amplifiers 240A and 240B, and a control circuit 231.

制御回路２３１は、アンプ２４１Ａおよび２４１Ｂの増幅率を制御信号ＣＳに基づき制御する。アンプ２４１Ａおよび２４１Ｂの増幅率は、伝送線路６１０における伝送状態が良好な場合には小さく、劣悪な場合には大きくなるように制御される。ここで、アンプ２４１Ａおよび２４１Ｂの増幅率は、０．５ｄＢ〜４０ｄＢの範囲内で可変であることが望ましい。   The control circuit 231 controls the amplification factors of the amplifiers 241A and 241B based on the control signal CS. The amplification factors of the amplifiers 241A and 241B are controlled to be small when the transmission state in the transmission line 610 is good and large when the transmission state is bad. Here, the amplification factors of the amplifiers 241A and 241B are desirably variable within a range of 0.5 dB to 40 dB.

＜４．２ 効果＞
本実施形態によれば、伝送線路における信号の伝送状態に応じてアンプ２４１Ａおよび２４１Ｂの増幅率が変化する。したがって、伝送線路における信号の伝送状態に応じて、入力バッファ２６０におけるノイズマージンが拡大される。これにより、伝送欠陥をさらに低減することができる。 <4.2 Effects>
According to this embodiment, the amplification factors of the amplifiers 241A and 241B change according to the signal transmission state on the transmission line. Therefore, the noise margin in the input buffer 260 is expanded according to the signal transmission state on the transmission line. Thereby, transmission defects can be further reduced.

＜４．３ 変形例＞
本発明の第４の実施形態の変形例に係るソースドライバＩＣ２０５＿１〜２０５＿ｑは、入力インターフェース回路２１５を除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。 <4.3 Modification>
The source driver ICs 205_1 to 205_q according to the modification of the fourth embodiment of the present invention have the same configuration as the source driver ICs 200_1 to 200_q according to the first embodiment except for the input interface circuit 215. In addition, about the component same as said each embodiment among the components of this embodiment, the same referential mark is attached | subjected and description is abbreviate | omitted.

図９は、本変形例に係るソースドライバＩＣ２０５＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０５＿２〜２０５＿ｑも同様の構成であるため、その説明を省略する。図９に示すように、本変形例に係るソースドライバＩＣ２０５＿１の有する入力インターフェース回路２１５は、第４の実施形態に係るソースドライバＩＣ２０４＿１の有するインターフェース回路２１４と異なり、検出回路２３２を内部に有している。検出回路２３２は、入力端子ＴＩＡおよびＴＩＢからそれぞれ入力された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）を受け取り、制御信号ＣＳを制御回路２３１に与える。したがって、本変形例に係るソースドライバＩＣ２０５＿１は、第４の実施形態に係るソースドライバＩＣ２０４＿１と異なり、入力端子ＴＩＣを必要としない。   FIG. 9 is a circuit diagram showing a configuration of a source driver IC 205_1 according to this modification. Since the other source driver ICs 205_2 to 205_q have the same configuration, the description thereof is omitted. As shown in FIG. 9, the input interface circuit 215 included in the source driver IC 205_1 according to this modification example includes a detection circuit 232 therein, unlike the interface circuit 214 included in the source driver IC 204_1 according to the fourth embodiment. Yes. The detection circuit 232 receives the positive image signal DV1 (+) and the negative image signal DV1 (−) input from the input terminals TIA and TIB, respectively, and supplies the control signal CS to the control circuit 231. Therefore, unlike the source driver IC 204_1 according to the fourth embodiment, the source driver IC 205_1 according to the present modification does not require the input terminal TIC.

本変形例によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで第４の実施形態と同様の効果を奏することができる。   According to this modification, the connection terminal with the outside for performing control according to the transmission state of the signal in the transmission line is not required. Thereby, the same effect as that of the fourth embodiment can be obtained at a lower cost.

＜５．第５の実施形態＞
＜５．１ ソースドライバＩＣの構成＞
本発明の第５の実施形態に係るソースドライバＩＣ２０６＿１〜２０６＿ｑは、入力インターフェース回路２１６および入力端子ＴＩＣを除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。 <5. Fifth Embodiment>
<5.1 Source Driver IC Configuration>
The source driver ICs 206_1 to 206_q according to the fifth embodiment of the present invention have the same configuration as the source driver ICs 200_1 to 200_q according to the first embodiment except for the input interface circuit 216 and the input terminal TIC. In addition, about the component same as said each embodiment among the components of this embodiment, the same referential mark is attached | subjected and description is abbreviate | omitted.

図１０は、本実施形態に係るソースドライバＩＣ２０６＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０６＿２〜２０６＿ｑも同様の構成であるため、その説明を省略する。図１０に示すように、ソースドライバＩＣ２０６＿１は、差動信号用入力端子ＴＩ（入力端子ＴＩＡ、入力端子ＴＩＢ）、出力端子ＴＯ、入力インターフェース回路２１６、回路群２７０を有し、さらに、入力端子ＴＩＣを有している。ソースドライバＩＣ２０６＿１の外部には検出回路２３２が設けられている。   FIG. 10 is a circuit diagram showing a configuration of the source driver IC 206_1 according to the present embodiment. Since the other source driver ICs 206_2 to 206_q have the same configuration, the description thereof is omitted. As shown in FIG. 10, the source driver IC 206_1 includes a differential signal input terminal TI (input terminal TIA, input terminal TIB), an output terminal TO, an input interface circuit 216, and a circuit group 270, and further includes an input terminal TIC. have. A detection circuit 232 is provided outside the source driver IC 206_1.

入力インターフェース回路２１６は、減衰部２２５と、減衰部２２５の後段に設けられた終端回路２５０と、終端回路２５０の後段に設けられたアンプ２４０Ａおよび２４０Ｂと、アンプ２４０Ａおよび２４０Ｂの後段に設けられた入力バッファ２６０、および制御回路２３１を有している。   The input interface circuit 216 is provided in the attenuating unit 225, the termination circuit 250 provided in the subsequent stage of the attenuation unit 225, the amplifiers 240A and 240B provided in the subsequent stage of the termination circuit 250, and the subsequent stage of the amplifiers 240A and 240B. An input buffer 260 and a control circuit 231 are included.

制御回路２３１は、スイッチＳＷ１〜ＳＷ１２に加えて、アンプ２４１Ａおよび２４１Ｂの増幅率を、制御信号ＣＳに基づき制御する。すなわち、制御回路２３１は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の伝送状態に応じた制御信号ＣＳに基づいて、減衰部２２５の減衰量とアンプ２４１Ａおよび２４１Ｂの増幅率とを制御する。ここで、第２の実施形態と同様に、伝送線路６１０における伝送状態をＬＶ１〜ＬＶ７（数字が小さいほど伝送状態が良好であり、数字が大きいほど伝送状態が劣悪であることを意味する）で表し、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）が通過するアッテネータの数とアンプの増幅率の増減とについて詳しく説明する。なお、アッテネータ２２１Ａおよび２２１Ｂの減衰量が−２ｄＢ、アッテネータ２２２Ａおよび２２２Ｂの減衰量が−４ｄＢ、アッテネータ２２３Ａおよび２２３Ｂの減衰量が−６ｄＢであるとする。   The control circuit 231 controls the amplification factors of the amplifiers 241A and 241B based on the control signal CS in addition to the switches SW1 to SW12. That is, the control circuit 231 determines the attenuation amount of the attenuation unit 225 and the amplification of the amplifiers 241A and 241B based on the control signal CS corresponding to the transmission state of the positive image signal DV1 (+) and the negative image signal DV1 (−). Rate and control. Here, as in the second embodiment, the transmission state in the transmission line 610 is LV1 to LV7 (the smaller the number, the better the transmission state, and the larger the number, the worse the transmission state). The number of attenuators through which the positive image signal DV1 (+) and the negative image signal DV1 (−) pass and the increase / decrease in the amplification factor of the amplifier will be described in detail. It is assumed that the attenuation of the attenuators 221A and 221B is −2 dB, the attenuation of the attenuators 222A and 222B is −4 dB, and the attenuation of the attenuators 223A and 223B is −6 dB.

ＬＶ１の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−０ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を０ｄＢとなるように制御する。   In the case of LV1, the control circuit 231 operates the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) do not pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are linked and controlled so as not to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are linked and controlled so as not to pass through the attenuators 223A and 223B. Thereby, the attenuation amount in the entire attenuation unit 225 becomes −0 dB. At the same time, the control circuit 231 controls the amplification factors of the amplifiers 241A and 241B to be 0 dB based on the control signal CS.

ＬＶ２の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−２ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を２ｄＢとなるように制御する。   In the case of LV2, the control circuit 231 operates the switch switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are linked and controlled so as not to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are linked and controlled so as not to pass through the attenuators 223A and 223B. Thereby, the amount of attenuation in the entire attenuation unit 225 becomes −2 dB. At the same time, the control circuit 231 controls the amplification factors of the amplifiers 241A and 241B to be 2 dB based on the control signal CS.

ＬＶ３の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−４ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を４ｄＢとなるように制御する。   In the case of LV3, the control circuit 231 interlocks the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) do not pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are interlocked and controlled so as to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are interlocked and controlled so as not to pass through the attenuators 223A and 223B. Thereby, the amount of attenuation in the entire attenuation unit 225 becomes −4 dB. At the same time, the control circuit 231 controls the amplification factors of the amplifiers 241A and 241B to be 4 dB based on the control signal CS.

ＬＶ４の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−６ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を６ｄＢとなるように制御する。なお、ＬＶ４の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過しないようにスイッチＳＷ９〜ＳＷ１２を連動して制御してもよい。これによっても、減衰部２２５全体における減衰量が−６ｄＢとなる。   In the case of LV4, the control circuit 231 interlocks the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) do not pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are controlled in conjunction so as not to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are controlled in conjunction so as to pass through the attenuators 223A and 223B. Thereby, the amount of attenuation in the entire attenuation unit 225 becomes −6 dB. At the same time, the control circuit 231 controls the amplification factors of the amplifiers 241A and 241B to be 6 dB based on the control signal CS. In the case of LV4, the control circuit 231 operates the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 may be controlled in conjunction so as to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 may be controlled in conjunction so as not to pass through the attenuators 223A and 223B. Also by this, the attenuation amount in the entire attenuation unit 225 becomes −6 dB.

ＬＶ５の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過しないようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−８ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を８ｄＢとなるように制御する。   In the case of LV5, the control circuit 231 interlocks the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are controlled in conjunction so as not to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are controlled in conjunction so as to pass through the attenuators 223A and 223B. Thereby, the amount of attenuation in the entire attenuation unit 225 becomes −8 dB. At the same time, the control circuit 231 controls the amplification factors of the amplifiers 241A and 241B to be 8 dB based on the control signal CS.

ＬＶ６の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過しないようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−１０ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を１０ｄＢとなるように制御する。   In the case of LV6, the control circuit 231 interlocks the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) do not pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are interlocked and controlled so as to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are interlocked and controlled so as to pass through the attenuators 223A and 223B. Thereby, the attenuation amount in the entire attenuation unit 225 becomes −10 dB. At the same time, the control circuit 231 controls the amplification factors of the amplifiers 241A and 241B to be 10 dB based on the control signal CS.

ＬＶ７の場合、制御回路２３１は制御信号ＣＳに基づき、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）がそれぞれアッテネータ２２１Ａおよび２２１Ｂを通過するようにスイッチＳＷ１〜ＳＷ４を連動して制御し、アッテネータ２２２Ａおよび２２２Ｂを通過するようにスイッチＳＷ５〜ＳＷ８を連動して制御し、アッテネータ２２３Ａおよび２２３Ｂを通過するようにスイッチＳＷ９〜ＳＷ１２を連動して制御する。これにより、減衰部２２５全体における減衰量が−１２ｄＢとなる。これと同時に、制御回路２３１は制御信号ＣＳに基づき、アンプ２４１Ａおよび２４１Ｂの増幅率を１２ｄＢとなるように制御する。   In the case of LV7, the control circuit 231 interlocks the switches SW1 to SW4 based on the control signal CS so that the positive image signal DV1 (+) and the negative image signal DV1 (−) pass through the attenuators 221A and 221B, respectively. The switches SW5 to SW8 are interlocked and controlled so as to pass through the attenuators 222A and 222B, and the switches SW9 to SW12 are interlocked and controlled so as to pass through the attenuators 223A and 223B. Thereby, the amount of attenuation in the entire attenuation unit 225 becomes −12 dB. At the same time, the control circuit 231 controls the amplification factors of the amplifiers 241A and 241B to be 12 dB based on the control signal CS.

なお、第２の実施形態と同様に、減衰部２２５全体の減衰量が−０．５ｄＢ〜−２０ｄＢの範囲内となればよく（上記ＬＶ１の場合を除く）、各アッテネータの減衰量を上述の−２ｄＢ、−４ｄＢ、および−６ｄＢ以外としてもよい。また、各アッテネータの減衰量を同一としてもよい。   As in the second embodiment, the attenuation amount of the entire attenuation unit 225 only needs to be within a range of −0.5 dB to −20 dB (except for the case of LV1), and the attenuation amount of each attenuator is set as described above. Other than −2 dB, −4 dB, and −6 dB may be used. Further, the attenuation amount of each attenuator may be the same.

また、アンプ２４１Ａおよび２４１Ｂの増幅率を、減衰部２２５全体の減衰量の（−２）倍となるように制御してもよい。例えば、ＬＶ６の場合、減衰部２２５全体における減衰量が−１０ｄＢとなるが、これと同時に、アンプ２４１Ａおよび２４１Ｂの増幅率を２０ｄＢとなるように制御してもよい。   Further, the amplification factors of the amplifiers 241A and 241B may be controlled to be (−2) times the attenuation amount of the entire attenuation unit 225. For example, in the case of LV6, the attenuation amount in the entire attenuation unit 225 is −10 dB, but at the same time, the amplification factors of the amplifiers 241A and 241B may be controlled to be 20 dB.

＜５．２ 効果＞
本実施形態によれば、減衰部２２５により減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）の振幅が回復することにより入力バッファ２６０におけるノイズマージンが拡大されるとともに、伝送線路６１０における信号の伝送状態に応じて減衰部２２５の減衰量とアンプ２４１Ａおよび２４１Ｂの増幅率とが変化する。これにより、伝送線路における信号の伝送状態に応じて、伝送欠陥および電磁波の不要輻射をさらに適切に低減できる。 <5.2 Effects>
According to the present embodiment, the noise margin in the input buffer 260 is expanded by restoring the amplitudes of the positive image signal DV1 (+) and the negative image signal DV1 (−) attenuated by the attenuation unit 225, and The attenuation amount of the attenuation unit 225 and the amplification factors of the amplifiers 241A and 241B change according to the transmission state of the signal in the transmission line 610. Thereby, according to the transmission state of the signal in a transmission line, a transmission defect and unnecessary radiation of electromagnetic waves can be reduced further appropriately.

＜５．３ 変形例＞
本発明の第５の実施形態の変形例に係るソースドライバＩＣ２０７＿１〜２０７＿ｑは、入力インターフェース回路２１７を除いて第１の実施形態に係るソースドライバＩＣ２００＿１〜２００＿ｑと同様の構成である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。 <5.3 Modification>
The source driver ICs 207_1 to 207_q according to the modification of the fifth embodiment of the present invention have the same configuration as the source driver ICs 200_1 to 200_q according to the first embodiment except for the input interface circuit 217. In addition, about the component same as said each embodiment among the components of this embodiment, the same referential mark is attached | subjected and description is abbreviate | omitted.

図１１は、本変形例に係るソースドライバＩＣ２０７＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０７＿２〜２０７＿ｑも同様の構成であるため、その説明を省略する。図１１に示すように、本変形例に係るソースドライバＩＣ２０７＿１の有する入力インターフェース回路２１７は、第５の実施形態に係るソースドライバＩＣ２０６＿１の有する入力インターフェース回路２１６と異なり、検出回路２３２を内部に有している。検出回路２３２は、入力端子ＴＩＡおよびＴＩＢからそれぞれ入力された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）を受け取り、制御信号ＣＳを制御回路２３１に与える。したがって、本変形例に係るソースドライバＩＣ２０７＿１は、第５の実施形態に係るソースドライバＩＣ２０６＿１と異なり、入力端子ＴＩＣを必要としない。   FIG. 11 is a circuit diagram showing a configuration of a source driver IC 207_1 according to this modification. Since the other source driver ICs 207_2 to 207_q have the same configuration, the description thereof is omitted. As shown in FIG. 11, the input interface circuit 217 included in the source driver IC 207_1 according to the present modification example has a detection circuit 232 therein, unlike the input interface circuit 216 included in the source driver IC 206_1 according to the fifth embodiment. ing. The detection circuit 232 receives the positive image signal DV1 (+) and the negative image signal DV1 (−) input from the input terminals TIA and TIB, respectively, and supplies the control signal CS to the control circuit 231. Therefore, unlike the source driver IC 206_1 according to the fifth embodiment, the source driver IC 207_1 according to the present modification does not need the input terminal TIC.

本変形例によれば、伝送線路における信号の伝送状態に応じた制御を行うための外部との接続端子を必要としない。これにより、より低コストで第５の実施形態と同様の効果を奏することができる。   According to this modification, the connection terminal with the outside for performing control according to the transmission state of the signal in the transmission line is not required. Thereby, the same effect as that of the fifth embodiment can be obtained at lower cost.

＜６．第６の実施形態＞
＜６．１ インターフェース回路の構成＞
図１２は、本実施形態におけるインターフェース回路の構成を示す回路図である。なお、本実施形態の構成要素のうち上記各実施形態と同一の要素については、同一の参照符号を付して説明を省略する。ここでは、便宜上、データスタートパルスＳＳＰ、データクロック信号ＳＣＫの記載を省略している。図１２に示すように、本実施形態におけるインターフェース回路は、表示制御回路４００に含まれる出力バッファ４０１、本実施形態に係るソースドライバＩＣ２０８＿１の有する後述の入力インターフェース回路２１８、および出力バッファ４０１と入力インターフェース回路２１８とを接続する１本の伝送線路６１０により構成されており、シングルエンド信号を伝送する。なお、表示制御回路４００はソースドライバＩＣの個数（ｑ個）と同数の出力バッファ４０１を含んでいる。そのため、図２に示すインターフェース回路以外に、表示制御回路４００に含まれる他の出力バッファ４０１、ソースドライバＩＣ２０８＿２〜２０８＿ｑの有する入力インターフェース回路２１８、および各出力バッファ４０１と各入力インターフェース回路２１８とを接続する伝送線路６１０によってもインターフェース回路が構成されるが、その図面記載および説明を便宜上省略する。 <6. Sixth Embodiment>
<6.1 Interface circuit configuration>
FIG. 12 is a circuit diagram showing a configuration of the interface circuit in the present embodiment. In addition, about the component same as said each embodiment among the components of this embodiment, the same referential mark is attached | subjected and description is abbreviate | omitted. Here, for convenience, description of the data start pulse SSP and the data clock signal SCK is omitted. As shown in FIG. 12, the interface circuit according to the present embodiment includes an output buffer 401 included in the display control circuit 400, an input interface circuit 218 described later included in the source driver IC 208_1 according to the present embodiment, and the output buffer 401 and the input interface. The transmission line 610 is connected to the circuit 218 and transmits a single-ended signal. The display control circuit 400 includes the same number of output buffers 401 as the number of source driver ICs (q). Therefore, in addition to the interface circuit shown in FIG. 2, another output buffer 401 included in the display control circuit 400, the input interface circuit 218 included in the source driver ICs 208_2 to 208_q, and the output buffers 401 and the input interface circuits 218 are connected. Although the interface circuit is also configured by the transmission line 610 to be described, illustration and description thereof are omitted for convenience.

＜６．２ ソースドライバＩＣの構成＞
図１３は、本実施形態に係るソースドライバＩＣ２０８＿１の構成を示す回路図である。なお、他のソースドライバＩＣ２０８＿２〜２０８＿ｑも同様の構成であるため、その説明を省略する。図１３に示すように、ソースドライバＩＣ２０８＿１は、入力端子ＴＩＤ、出力端子ＴＯ、入力インターフェース回路２１８、および回路群２７０を有している。 <6.2 Source Driver IC Configuration>
FIG. 13 is a circuit diagram showing a configuration of the source driver IC 208_1 according to the present embodiment. Since the other source driver ICs 208_2 to 208_q have the same configuration, the description thereof is omitted. As illustrated in FIG. 13, the source driver IC 208_1 includes an input terminal TID, an output terminal TO, an input interface circuit 218, and a circuit group 270.

入力インターフェース回路２１８は、減衰部２２０、減衰部２２０の後段に設けられた終端回路２５０、終端回路２５０の後段に設けられた入力バッファ２６０を有している。減衰部２２０は、減衰器としてのアッテネータ２２４を有している。終端回路２５０側から見たアッテネータ２２４のインピーダンスは、終端回路２５０の受信インピーダンスＺｒｘと等しい。   The input interface circuit 218 includes an attenuation unit 220, a termination circuit 250 provided at the subsequent stage of the attenuation unit 220, and an input buffer 260 provided at the subsequent stage of the termination circuit 250. The attenuation unit 220 includes an attenuator 224 as an attenuator. The impedance of the attenuator 224 viewed from the termination circuit 250 side is equal to the reception impedance Zrx of the termination circuit 250.

入力端子ＴＩＤを介してソースドライバＩＣ２０８＿１に入力された入力信号としての伝送画像信号ＤＶ１’は、アッテネータ２２４によりその振幅が減衰される。伝送画像信号ＤＶ１’は、画像信号ＤＶ１に対応するシングルエンド信号である。ここで、アッテネータ２２４による減衰量は−０．５ｄＢ〜−２０ｄＢの範囲内であることが望ましい。   The transmission image signal DV1 'as an input signal input to the source driver IC 208_1 via the input terminal TID is attenuated by the attenuator 224. The transmission image signal DV1 'is a single end signal corresponding to the image signal DV1. Here, the amount of attenuation by the attenuator 224 is preferably in the range of −0.5 dB to −20 dB.

アッテネータ２２４により振幅を減衰された伝送画像信号ＤＶ’は入力バッファ２６０に与えられる。入力バッファ２６０は、シングルエンド信号である伝送画像信号ＤＶ’をデジタル信号である画像信号ＤＶ１に変換し出力する。入力バッファ２６０から出力された画像信号ＤＶ１は、回路群２７０に与えられる。回路群２７０は、受け取った画像信号ＤＶ１に基づき、表示パネル１００に表示すべき画像の各水平走査線の一部における画素値に相当するアナログ電圧としてのデータ信号ＤＳ１を生成し出力する。回路群２７０から出力されたデータ信号ＤＳ１は、出力端子ＴＯを介して複数のデータ信号線ＤＬ１〜ＤＬｋに印加される。   The transmission image signal DV ′ whose amplitude is attenuated by the attenuator 224 is supplied to the input buffer 260. The input buffer 260 converts the transmission image signal DV ′, which is a single-ended signal, into an image signal DV1, which is a digital signal, and outputs it. The image signal DV1 output from the input buffer 260 is given to the circuit group 270. The circuit group 270 generates and outputs a data signal DS1 as an analog voltage corresponding to a pixel value in a part of each horizontal scanning line of an image to be displayed on the display panel 100 based on the received image signal DV1. The data signal DS1 output from the circuit group 270 is applied to the plurality of data signal lines DL1 to DLk via the output terminal TO.

本実施形態によれば、シングルエンド信号を伝送する場合において、第１の実施形態と同様の効果を奏することができる。   According to the present embodiment, when transmitting a single end signal, the same effects as those of the first embodiment can be obtained.

＜７．その他＞
上記各実施形態および変形例において、データ信号線駆動回路、走査信号線駆動回路、および表示制御回路は表示パネル上に設けられていてもよい。また、表示パネルと走査信号線駆動回路とは一体的に形成されていてもよい。 <7. Other>
In each of the above embodiments and modifications, the data signal line driving circuit, the scanning signal line driving circuit, and the display control circuit may be provided on the display panel. Further, the display panel and the scanning signal line driver circuit may be formed integrally.

第６の実施形態のようにシングルエンド信号を伝送する場合であっても、第２の実施形態のような複数段のアッテネータを用いる態様、第３の実施形態のようなアンプを用いる態様、第４の実施形態のような増幅率の可変なアンプを用いる態様、第５の実施形態のような複数段のアッテネータおよび増幅率の可変なアンプを用いる態様を採用することができる。   Even when a single-ended signal is transmitted as in the sixth embodiment, a mode using a plurality of attenuators as in the second embodiment, a mode using an amplifier as in the third embodiment, A mode using an amplifier with a variable gain as in the fourth embodiment and a mode using a multi-stage attenuator and an amplifier with a variable gain as in the fifth embodiment can be adopted.

第２の実施形態、第５の実施形態、およびそれらの変形例において、アッテネータが直列に接続されているが（例えば２２１Ａ、２２２Ａ、および２２３Ａ）、減衰部２２５の減衰量が変更可能であれば、アッテネータが並列に接続されていてもよい。   In the second embodiment, the fifth embodiment, and the modifications thereof, the attenuators are connected in series (for example, 221A, 222A, and 223A), but the attenuation amount of the attenuation unit 225 can be changed. The attenuators may be connected in parallel.

本発明は、液晶表示装置に限らず、有機ＥＬ表示装置などにも適用できる。また、上記各実施形態および変形例以外にも、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。   The present invention can be applied not only to a liquid crystal display device but also to an organic EL display device. In addition to the above embodiments and modifications, various modifications can be made without departing from the spirit of the present invention.

以上より、本発明によれば、伝送欠陥および電磁波の不要輻射を低コストで低減することができる半導体集積装置およびそれを備える表示装置を提供することができる。   As described above, according to the present invention, it is possible to provide a semiconductor integrated device capable of reducing transmission defects and unnecessary radiation of electromagnetic waves at low cost and a display device including the same.

２００＿１〜２００＿ｑ、２０１＿１、２０２＿１、２０３＿１、２０４＿１、２０５＿１、２０６＿１、２０７＿１、２０８＿１、２９０＿１〜２９０＿ｑ…ソースドライバＩＣ
２１０〜２１８、２９１…入力インターフェース回路
２２０、２２５…減衰部
２２１Ａ、２２１Ｂ、２２２Ａ、２２２Ｂ、２２３Ａ、２２３Ｂ、２２４…アッテネータ
２３１…制御回路
２３２…検出回路
２４０Ａ、２４０Ｂ、２４１Ａ、２４１Ｂ…アンプ
２５０…終端回路
２６０…入力バッファ
４０１、４９１…出力バッファ
５００…液晶表示装置
６１０…伝送線路
ＴＩＡ〜ＴＩＤ…入力端子 200_1 to 200_q, 201_1, 202_1, 203_1, 204_1, 205_1, 206_1, 207_1, 208_1, 290_1 to 290_q... Source driver IC
210-218, 291 ... input interface circuit 220, 225 ... attenuator 221A, 221B, 222A, 222B, 223A, 223B, 224 ... attenuator 231 ... control circuit 232 ... detection circuit 240A, 240B, 241A, 241B ... amplifier 250 ... termination Circuit 260... Input buffer 401, 491... Output buffer 500. Liquid crystal display device 610... Transmission line TIA to TID.

Claims (14)

データ伝送用の入力インターフェース回路を備える半導体集積装置であって、
外部から入力信号を受け取る入力端子を備え、
前記入力インターフェース回路は、
前記入力信号の振幅を減衰させる減衰部と、
前記減衰部の後段に設けられ、外部から受け取るべき前記入力信号を前記入力端子まで伝送するための伝送線路を終端する終端回路とを含み、
前記終端回路側から見た前記減衰部のインピーダンスと前記終端回路のインピーダンスとが等しいことを特徴とする、半導体集積装置。 A semiconductor integrated device comprising an input interface circuit for data transmission,
It has an input terminal that receives input signals from outside,
The input interface circuit is
An attenuation unit for attenuating the amplitude of the input signal;
A termination circuit that is provided at a subsequent stage of the attenuation unit and terminates a transmission line for transmitting the input signal to be received from the outside to the input terminal;
The semiconductor integrated device according to claim 1, wherein an impedance of the attenuating portion viewed from the termination circuit side is equal to an impedance of the termination circuit. 前記入力信号は、シリアル伝送方式により伝送されることを特徴とする、請求項１に記載の半導体集積装置。   The semiconductor integrated device according to claim 1, wherein the input signal is transmitted by a serial transmission method. 前記入力信号は差動信号であり、
前記減衰部は、前記差動信号の振幅を減衰させる減衰器を有することを特徴とする、請求項２に記載の半導体集積装置。 The input signal is a differential signal;
The semiconductor integrated device according to claim 2, wherein the attenuation unit includes an attenuator that attenuates the amplitude of the differential signal. 前記減衰部は、当該減衰部を通過する前記差動信号の振幅の減衰量を変更可能に構成されており、
前記入力インターフェース回路は、前記減衰量を制御する制御部をさらに含むことを特徴とする、請求項３に記載の半導体集積装置。 The attenuation unit is configured to be able to change the attenuation amount of the amplitude of the differential signal passing through the attenuation unit,
4. The semiconductor integrated device according to claim 3, wherein the input interface circuit further includes a control unit that controls the attenuation amount. 前記制御部は、前記差動信号の伝送状態に応じた外部から与えられる信号に基づいて前記減衰量を制御することを特徴とする、請求項４に記載の半導体集積装置。   The semiconductor integrated device according to claim 4, wherein the control unit controls the attenuation amount based on an externally applied signal corresponding to a transmission state of the differential signal. 前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記制御部は、前記伝送状態に応じた信号に基づいて前記減衰量を制御することを特徴とする、請求項４に記載の半導体集積装置。 The input interface circuit further includes a detection circuit that detects a transmission state of the differential signal and outputs a signal corresponding to the transmission state;
5. The semiconductor integrated device according to claim 4, wherein the control unit controls the attenuation amount based on a signal corresponding to the transmission state. 前記入力インターフェース回路は、前記終端回路の後段に設けられ、前記減衰部により振幅が減衰された前記差動信号の振幅を増幅する増幅器をさらに含むことを特徴とする、請求項３に記載の半導体集積装置。   The semiconductor device according to claim 3, wherein the input interface circuit further includes an amplifier that is provided at a subsequent stage of the termination circuit and amplifies the amplitude of the differential signal whose amplitude is attenuated by the attenuation unit. Integrated device. 前記増幅器の増幅率は可変であることを特徴とする、請求項７に記載の半導体集積装置。   8. The semiconductor integrated device according to claim 7, wherein the amplification factor of the amplifier is variable. 前記増幅率は、前記差動信号の伝送状態に応じた外部から与えられる信号により制御されることを特徴とする、請求項８に記載の半導体集積装置。   9. The semiconductor integrated device according to claim 8, wherein the amplification factor is controlled by a signal given from the outside according to a transmission state of the differential signal. 前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記増幅率は、前記伝送状態に応じた信号により制御されることを特徴とする、請求項８に記載の半導体集積装置。 The input interface circuit further includes a detection circuit that detects a transmission state of the differential signal and outputs a signal corresponding to the transmission state;
The semiconductor integrated device according to claim 8, wherein the amplification factor is controlled by a signal corresponding to the transmission state. 前記減衰部は、当該減衰部を通過する前記差動信号の振幅の減衰量を変更可能に構成されており、
前記入力インターフェース回路は、
前記減衰量を制御する制御部と、
前記終端回路の後段に設けられ、前記減衰部により振幅が減衰された前記差動信号の振幅を増幅する増幅器とをさらに含み、
前記増幅器の増幅率は可変であることを特徴とする、請求項３に記載の半導体集積装置。 The attenuation unit is configured to be able to change the attenuation amount of the amplitude of the differential signal passing through the attenuation unit,
The input interface circuit is
A control unit for controlling the amount of attenuation;
An amplifier that is provided at a subsequent stage of the termination circuit and amplifies the amplitude of the differential signal whose amplitude is attenuated by the attenuation unit;
4. The semiconductor integrated device according to claim 3, wherein the amplification factor of the amplifier is variable. 前記制御部は、前記差動信号の伝送状態に応じた外部から与えられる信号に基づいて前記減衰量および前記増幅率を制御することを特徴とする、請求項１１に記載の半導体集積装置。   The semiconductor integrated device according to claim 11, wherein the control unit controls the attenuation amount and the amplification factor based on an externally applied signal corresponding to a transmission state of the differential signal. 前記入力インターフェース回路は、前記差動信号の伝送状態を検出し、前記伝送状態に応じた信号を出力する検出回路をさらに含み、
前記制御部は、前記伝送状態に応じた信号に基づいて前記減衰量および前記増幅率を制御することを特徴とする、請求項１１に記載の半導体集積装置。 The input interface circuit further includes a detection circuit that detects a transmission state of the differential signal and outputs a signal corresponding to the transmission state;
12. The semiconductor integrated device according to claim 11, wherein the control unit controls the attenuation amount and the amplification factor based on a signal corresponding to the transmission state. 請求項１から１３までのいずれか１項に記載の半導体集積回路を備えることを特徴とする、表示装置。   A display device comprising the semiconductor integrated circuit according to claim 1.
JP2010284094A 2010-12-21 2010-12-21 Semiconductor integrated device and display device with the same Pending JP2012133510A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010284094A JP2012133510A (en) 2010-12-21 2010-12-21 Semiconductor integrated device and display device with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010284094A JP2012133510A (en) 2010-12-21 2010-12-21 Semiconductor integrated device and display device with the same

Publications (1)

Publication Number Publication Date
JP2012133510A true JP2012133510A (en) 2012-07-12

Family

ID=46649051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010284094A Pending JP2012133510A (en) 2010-12-21 2010-12-21 Semiconductor integrated device and display device with the same

Country Status (1)

Country Link
JP (1) JP2012133510A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204543A (en) * 2014-04-15 2015-11-16 古河電気工業株式会社 Impedance adjusting system and impedance adjusting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204543A (en) * 2014-04-15 2015-11-16 古河電気工業株式会社 Impedance adjusting system and impedance adjusting method

Similar Documents

Publication Publication Date Title
US9934715B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
KR100900539B1 (en) Liquid crystal display and driving method thereof
JP3288142B2 (en) Liquid crystal display device and driving method thereof
US8018446B2 (en) Differential signaling system and display using the same
US8390604B2 (en) Differential signaling system and flat panel display with the same
US20080246755A1 (en) Display, Column Driver Integrated Circuit, and Multi-Level Detector, and Multi-Level Detection Method
KR100805525B1 (en) Differential signaling system and flat panel display using thereof
US20100045655A1 (en) Display
US20050152189A1 (en) Display device
CN101593496B (en) Grid output control method
US8115505B2 (en) Differential signaling system and flat panel display with the same
US7342576B2 (en) Driving circuit of liquid crystal display
US8279206B2 (en) Differential signaling system and flat panel display with the same
KR20060118334A (en) Display and timing controller
US8334828B2 (en) Circuit for amplifying a display signal to be transmitted to a repair line by using a non-inverting amplifier and LCD device using the same
KR20130011173A (en) Interface driving circuit and flat display device inculding the same
JP4662726B2 (en) Data signal receiving method, transmission method, receiver, transmitter, and flat display device
CN110379396A (en) Gamma electric voltage production method, generation circuit, source electrode drive circuit, driving chip and display device
TW200813927A (en) Thin film transistor liquid crystal display
JP4434289B2 (en) Integrated circuit device, electro-optical device and electronic apparatus
US7741871B2 (en) Integrated circuit device, electro-optical device, and electronic instrument
JP2012133510A (en) Semiconductor integrated device and display device with the same
TWI415056B (en) Driving circuit, electronic display device applying the same and driving method thereof
CN101635133B (en) Liquid crystal display device and pixel driving method
US8253715B2 (en) Source driver and liquid crystal display device having the same