JP2012129277A - 電流駆動型発光素子の駆動回路 - Google Patents
電流駆動型発光素子の駆動回路 Download PDFInfo
- Publication number
- JP2012129277A JP2012129277A JP2010277830A JP2010277830A JP2012129277A JP 2012129277 A JP2012129277 A JP 2012129277A JP 2010277830 A JP2010277830 A JP 2010277830A JP 2010277830 A JP2010277830 A JP 2010277830A JP 2012129277 A JP2012129277 A JP 2012129277A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- driven light
- comparator
- sawtooth wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 12
- 230000004913 activation Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 206010010071 Coma Diseases 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】 複数のLEDが全て同時にオンすることを無くし、電源装置の負担を軽減したLED駆動回路を提供する。
【解決手段】 アノード線Y1〜Y4に交差する方向にカソード線X1〜X4が配置されている。アノード線Y1〜Y4とカソード線X1〜X4との各交差点に対応して、16個のLEDが配置されている。4個のPWM回路は、カソード線X1〜X4にそれぞれ接続されている。各PWM回路は、電流源11−mと、カウンタ13−mと、表示データDmとカウンタ13−mのカウンタ出力を比較する比較器12−mと、比較器12−mの出力COmに応じて、電流源11−mの電流を対応するLEDに供給するNチャネル型MOSトランジスタT5〜T8と、を備えている。カウンタ13−mの出力の位相は互いにシフトされている。
【選択図】図1
【解決手段】 アノード線Y1〜Y4に交差する方向にカソード線X1〜X4が配置されている。アノード線Y1〜Y4とカソード線X1〜X4との各交差点に対応して、16個のLEDが配置されている。4個のPWM回路は、カソード線X1〜X4にそれぞれ接続されている。各PWM回路は、電流源11−mと、カウンタ13−mと、表示データDmとカウンタ13−mのカウンタ出力を比較する比較器12−mと、比較器12−mの出力COmに応じて、電流源11−mの電流を対応するLEDに供給するNチャネル型MOSトランジスタT5〜T8と、を備えている。カウンタ13−mの出力の位相は互いにシフトされている。
【選択図】図1
Description
本発明は、LED(発光ダイオード)等の電流駆動型発光素子の駆動回路に関する。
従来より、携帯電話等の電子機器において、複数のLEDからなるLEDマトリクスを用いた表示器が搭載されている。また、携帯電話等においては、LEDマトリクスに表示データに応じた電流を供給してLEDを点灯させるLED駆動回路が内蔵されている。この種のLED駆動回路は、例えば特許文献1に記載されている。
しかしながら、パルス幅変調制御(以下、PWM制御という)を用いて複数のLEDを駆動する場合、PWM制御用の複数のノコギリ波の位相がすべて揃っていると、複数のLEDの全てが同時に点灯することになり、電源装置への負担が大きくなるという問題があった。
そこで、本発明は、複数の電流駆動型発光素子を駆動する、電流駆動型発光素子の駆動回路であって、前記複数の電流駆動型発光素子に対応して設けられた複数のパルス幅変調回路を備え、各パルス幅変調回路は、電流源と、ノコギリ波を発生するノコギリ波発生回路と、表示データと前記ノコギリ波のレベルを比較する比較器と、前記比較器の比較結果に応じて、前記電流源の電流を対応する電流駆動型発光素子に供給するスイッチング素子と、を備え、各パルス幅変調回路の各ノコギリ波の位相は互いにシフトされていることを特徴とするものである。
本発明の電流駆動型発光素子の駆動回路によれば、PWM制御用の複数のノコギリ波の位相を互いにシフトしたので、複数のLEDが全て同時にオンすることがなくなり、電源装置の負担を軽減することが可能になる。
[第1の実施形態]
図1は、本発明の第1の実施形態のLED駆動回路(「電流駆動型発光素子の駆動回路」の一例)の回路図である。このLED駆動回路は、LED表示器1の複数のLEDを駆動する回路である。まず、LED表示器1の構成を説明する。4本のアノード線Y1〜Y4は、絶縁基板上に所定の間隔互いに離れて配置されている。これらのアノード線Y1〜Y4に交差する方向に、4本のカソード線X1〜X4が所定の間隔互いに離れて配置されている。アノード線Y1〜Y4とカソード線X1〜X4とは互いに電気的に絶縁されている。そして、アノード線Y1〜Y4とカソード線X1〜X4との各交差点に対応して、16個のLEDが配置されている。各LEDのアノードは対応するアノード線Yiに接続され、そのカソードは対応するカソード線Xjに接続されている。この場合、アノード線Y1〜Y4は第1列〜第4列に対応し、カソード線X1〜X4は第1行〜第4行に対応している。
図1は、本発明の第1の実施形態のLED駆動回路(「電流駆動型発光素子の駆動回路」の一例)の回路図である。このLED駆動回路は、LED表示器1の複数のLEDを駆動する回路である。まず、LED表示器1の構成を説明する。4本のアノード線Y1〜Y4は、絶縁基板上に所定の間隔互いに離れて配置されている。これらのアノード線Y1〜Y4に交差する方向に、4本のカソード線X1〜X4が所定の間隔互いに離れて配置されている。アノード線Y1〜Y4とカソード線X1〜X4とは互いに電気的に絶縁されている。そして、アノード線Y1〜Y4とカソード線X1〜X4との各交差点に対応して、16個のLEDが配置されている。各LEDのアノードは対応するアノード線Yiに接続され、そのカソードは対応するカソード線Xjに接続されている。この場合、アノード線Y1〜Y4は第1列〜第4列に対応し、カソード線X1〜X4は第1行〜第4行に対応している。
次に、LED駆動回路の構成を説明する。4個のPチャネル型MOSトランジスタT1〜T4のドレインは、それぞれ端子P1〜P4を介して、アノード線Y1〜Y4に接続されている。Pチャネル型MOSトランジスタT1〜T4のソースには、電源装置から発生される電源電位Vccが印加されている。
時分割スイッチング回路10は、Pチャネル型MOSトランジスタT1〜T4のゲートにそれぞれスイッチング信号S1〜S4を印加することにより、Pチャネル型MOSトランジスタT1〜T4のオンオフを制御する。即ち、スイッチング信号SkがLレベルの時、対応するPチャネル型MOSトランジスタTkはオンし、対応するアノード線Ykに電源電位Vccが供給される。これにより、第k列の4個のLED、つまり、アノード線Ykに接続された4個のLEDのアノードには電源電位Vccが供給されるので、カソード線X1〜X4の駆動により、4個のLEDはオン可能な状態(以下、活性化状態という)になる。一方、スイッチング信号SkがHレベルの時、対応するPチャネル型MOSトランジスタTkはオフし、アノード線Ykに接続された4個のLEDは、不活性状態になる。
この場合、時分割スイッチング回路10は、図2に示すように、Pチャネル型MOSトランジスタT1〜T4のゲートにシーケンス的にスイッチング信号S1〜S4をLレベルに設定する。
これにより、Pチャネル型MOSトランジスタT1〜T4はシーケンス的にオンする。Pチャネル型MOSトランジスタT1〜T4の中、いずれか1つがオンの期間(以下、活性化期間という)に、対応するアノード線Y1〜Y4に接続された各LEDは活性化状態になる。即ち、スイッチング信号S1がLレベルの期間はPチャネル型MOSトランジスタT1がオンし、第1列の4個のLEDが活性化状態となり、次に、スイッチング信号S2がLレベルの期間はPチャネル型MOSトランジスタT2がオンし、第2列の4個のLEDが活性化状態となる。以下、スイッチング信号S3、S4についても同様である。
このように、時分割スイッチング回路10とPチャネル型MOSトランジスタT1〜T4は、アノード線Y1〜Y4の中、1本のアノード線Ykに接続された4個のLEDを時分割駆動させるための時分割制御回路20を構成している。
カソード線X1〜X4には、端子P5〜P8を介して、それぞれ1つのパルス幅変調回路(以下、PWM回路という)が接続されている。各PWM回路は、電流源11−m(m=1〜4)と、カウンタ13−m(「ノコギリ波発生回路」の一例)と、表示データDm(デジタル値)とカウンタ13−mのカウンタ出力を比較する比較器12−mと、比較器12−mの出力COmに応じて、電流源11−mの電流を対応するLEDに供給するNチャネル型MOSトランジスタT5〜T8と、を備えている。LEDの発光輝度のばらつきを無くすために、電流源11−mの電流値互いに等しく、かつ一定値に設定されていることが好ましい。
4個のNチャネル型MOSトランジスタT5〜T8の各ドレインは、それぞれ対応する端子P5〜P8を介して、カソード線X1〜X4に接続されている。Nチャネル型MOSトランジスタT5〜T8の各ソースは、対応する電流源11−1〜11−4に接続されている。また、Nチャネル型MOSトランジスタT5〜T8のゲートには、それぞれ比較器12−1〜12−4の出力CO1〜CO4が印加される。
この場合、カウンタ13−mは、所定値(例えば、「0」)からカウントを開始し、最大値例えば、「100」をカウントするとカウント値0にリセットされ、再びカウント値0からカウントを開始するように構成されている。カウンタ13−mの出力波形は階段状に上昇して下降するので、カウンタ13−mは、ノコギリ波発生回路の一種である。
そして、比較器12−mは、表示データDm(デジタル値)とカウンタ13−mの出力を比較する。比較器12−mの正入力端(+)には表示データDmが入力され、比較器12−mの負入力端(−)にはカウンタ13−mの出力が入力されるので、Dm>カウンタ13−mの出力、の時はHレベルを出力し、Dm<カウンタ13−mの出力、の時はLレベルを出力する。Nチャネル型MOSトランジスタT5〜T8は、対応する比較器12−mの出力COmがHレベルの時はオンする。
すると、このオン期間に、時分割制御回路20によって活性化されたアノード線Ykに接続された4個のLEDに対して電流源11−mの電流が供給され、該LEDがオン(点灯)するように構成されている。
一方、Nチャネル型MOSトランジスタT5〜T8は、対応する比較器12−mの出力がLレベルの時はオフするので、このオフ期間において、LEDには電流源11−mの電流は供給されず、該LEDはオフ(消灯)する。即ち、PWM回路は、表示データDmのレベルに応じたパルス期間にLEDをオン(点灯)させるというPWM制御を行う。この場合、図2の1つの活性化期間(例えば、スイッチング信号S1がLレベルの期間)の中には、図3の波形の周期(カウンタ13−mの出力の周期)が1つ以上含まれている。
そして、本実施形態では、カウンタ13−mの出力(m=1〜4)の位相は互いにシフトされている。この位相シフトを実現するために、カウンタ13−mの初期値は、互いに異なる値に設定されている。これにより、比較器12−mの出力COmがLレベルからHレベルに変化するタイミングが互いシフトされるので、時分割制御回路20によって活性化された第k列の4個のLEDが全て同時にオンすることが無くなり、電源装置への負担が軽減される。
具体的には、図3に示すように、ある活性化期間、例えば、Pチャネル型MOSトランジスタT1がオンし、第1列の4個のLEDが活性されている期間において、比較器12−1〜12−4の出力CO1〜CO4のLレベルからHレベルへの立ち上がりのタイミング時刻、つまり、4個のLEDがオンするタイミングは互いにシフトされる。
図4は、カウンタ13−1〜13−4の出力と比較器12−1〜12−4の出力CO1〜CO4の関係を示す図である。この例においては、カウンタ13−4の初期値は「0」に設定され、カウンタ13−3の初期値は「75」に設定され、カウンタ13−2の初期値は「50」に設定され、カウンタ13−2の初期値は「25」に設定される。これにより、比較器12−1〜12−4の出力CO1〜CO4のLレベルからHレベルへの立ち上がりのタイミング、つまり、4個のLEDがオンするタイミングは、カウンタ13−1〜13−4の出力波形の周期の1/4ずつシフトされる。
これに対して、図8に比較例のLED駆動回路の回路図を示す。このLED駆動回路においては、比較器12−1〜12−4の負入力端(−)に1個のカウンタ13の出力が共通に入力されている点で、図1の第1の実施形態のLED駆動回路と異なっている。図9は、比較例のLED駆動回路のカウンタ13の出力と比較器12−1〜12−4の出力CO1〜CO4の関係を示す図である。これから明らかなように、比較器12−1〜12−4の出力CO1〜CO4のLレベルからHレベルへの立ち上がりのタイミング、つまり、4個のLEDがオンするタイミングは、全て同じである。そのため、電源装置への負担が大きくなり、電源電位Vccの低下等の問題が生じる。
なお、LED表示器1は4行×4列のLEDマトリクスで形成されているが、LED表示器1は、任意の行数と列数のLEDマトリクスで形成することができる。その場合、LEDマトリクスの構成に応じて、LED駆動回路のPチャネル型MOSトランジスタT1〜T4の個数、PWM回路の個数を変更すればよい。
また、本実施形態のPWM回路はデジタル回路で形成されているが、アナログ回路で形成することもできる。この場合、カウンタ13−1〜13−4の代わりに、アナログのノコギリ波を出力するノコギリ波発生回路を用い、デジタルの比較器12−1〜12−4の代わりにアナログ比較器を用い、表示データD1〜D4についてもアナログ信号を用いることにより、PWM回路をアナログ回路で形成することができる。
さらに、時分割制御回路20は、アノード線Y1〜Y4に接続され、4個のPWM回路は、カソード線X1〜X4に接続されているが、逆の構成にしても良い。即ち、時分割制御回路20は、カソード線X1〜X4に接続され、4個のPWM回路は、アノード線Y1〜Y4に接続されている構成も可能である。この場合、Pチャネル型MOSトランジスタT1〜T4等のトランジスタの極性は逆になる。
[第2の実施形態]
図5は、本発明の第2の実施形態のLED駆動回路の回路図である。このLED駆動回路は、LED表示器1Aの複数のLEDを駆動する回路である。第1の実施形態のLED駆動回路では、8個の端子P1〜P8を必要としているが、本実施形態のLED駆動回路では、その端子数を半分に削減したものである。
図5は、本発明の第2の実施形態のLED駆動回路の回路図である。このLED駆動回路は、LED表示器1Aの複数のLEDを駆動する回路である。第1の実施形態のLED駆動回路では、8個の端子P1〜P8を必要としているが、本実施形態のLED駆動回路では、その端子数を半分に削減したものである。
LED表示器1Aは、第1の実施形態のLED表示器1とは異なっているので、まずその構成を説明する。4本のアノード線Y1〜Y4は、絶縁基板上に所定の間隔互いに離れて配置されている。これらのアノード線Y1〜Y4に交差する方向に、4本のカソード線X1〜X4が所定の間隔互いに離れて配置されている。アノード線Y1〜Y4とカソード線X1〜X4とは互いに電気的に絶縁されている。
LED表示器1Aにおいては、第1の実施形態のLED表示器1とは異なり、アノード線Y1とカソード線X1が交点で接続されており、アノード線Y2とカソード線X2がそれらの交差点で接続されており、アノード線Y2とカソード線X2がそれらの交差点で接続されており、アノード線Y3とカソード線X3がそれらの交差点で接続されており、アノード線Y4とカソード線X4がそれらの交差点で接続されており、これらの4個の交差点を除く、アノード線Y1〜Y4とカソード線X1〜X4との12個の交差点に対応して、12個のLEDが配置されていることである。各LEDのアノードは対応するアノード線Yiに接続され、そのカソードは対応するカソード線Xjに接続されている。
次に、LED駆動回路の構成を説明する。4個のNチャネル型MOSトランジスタT1N〜T4Nのドレインは、それぞれ端子P1〜P4を介して、カソード線X1〜X4に接続されている。Nチャネル型MOSトランジスタT1N〜T4Nのソースは接地されている。
時分割スイッチング回路10Aは、Nチャネル型MOSトランジスタT1A〜T4Nのゲートにそれぞれスイッチング信号S1A〜S4Aを印加することにより、Nチャネル型MOSトランジスタT1N〜T4Nのオンオフを制御する。即ち、スイッチング信号SkAがHレベルの時、対応するNチャネル型MOSトランジスタTkNはオンする。すると、対応するカソード線Xkは接地される。これにより、第k行の3個のLED、つまり、カソード線Xkに接続された3個のLEDのカソードは接地されるので、カソード線Xkを除く、他の3本のカソードの駆動によりオン可能な活性化状態となる。
この場合、時分割スイッチング回路10Aは、図6に示すように、Nチャネル型MOSトランジスタT1N〜T4Nのゲートにシーケンス的にスイッチング信号S1A〜S4AをHレベルに設定する。
これにより、Nチャネル型MOSトランジスタT1N〜T4Nはシーケンス的にオンする。Nチャネル型MOSトランジスタT1N〜T4Nの中、いずれか1つがオンの期間(以下、活性化期間という)に対応する3個のLEDは活性化状態になる。例えば、スイッチング信号S1AがHレベルの期間はNチャネル型MOSトランジスタT1Nがオンし、第1行の3個のLEDが活性化状態となる。つまり、これら3個のLEDのカソードは接地される。そして、第1行2列のLEDはカソード線X2(アノード線Y2に接続されている)により駆動される。第1行3列のLEDはカソード線X3(アノード線Y3に接続されている)より駆動される。第1行4列のLEDはカソード線X4(アノード線Y4に接続されている)より駆動される。
このように、時分割スイッチング回路10AとNチャネル型MOSトランジスタT1N〜T4Nは、カソード線X1〜X4の中、一本のカソード線Xkに接続された3個のLEDを時分割駆動させるための時分割制御回路20Aを構成している。
カソード線X1〜X4には、端子P1〜P4を介して、それぞれ1つのPWM回路が接続されている。PWM回路の構成は第1の実施形態のものと基本的には同じである。
各PWM回路は、電流源11−m(m=1〜4)と、カウンタ13−m(「ノコギリ波発生回路」の一例)と、表示データDm(デジタル値)とカウンタ13−mのカウンタ出力を比較する比較器12−mと、比較器12−mの出力COmAに応じて、電流源11−mの電流を対応するLEDに供給するPチャネル型MOSトランジスタT1P〜T4Pと、を備えている。LEDの発光輝度のばらつきを無くすために、電流源11−mの電流値互いに等しく、かつ一定値に設定されていることが好ましい。
4個のPチャネル型MOSトランジスタT1P〜T4Pの各ドレインは、それぞれ対応する端子P1〜P4を介して、カソード線X1〜X4に接続されている。Pチャネル型MOSトランジスタT1P〜T4Pの各ソースは、対応する電流源11−1〜11−4に接続されている。また、Pチャネル型MOSトランジスタT1P〜T4Pのゲートには、それぞれ比較器12−1〜12−4の出力CO1A〜CO4Aが印加される。
この場合、カウンタ13−mは、所定値(例えば、「0」)からカウントを開始し、最大値例えば、「100」をカウントするとカウント値0にリセットされ、再びカウント値0からカウントを開始するように構成されている。比較器12−mは、表示データDm(デジタル値)とカウンタ13−mの出力を比較する。比較器12−mの正入力端(+)には
カウンタ13−mの出力が入力され、比較器12−mの負入力端(−)には表示データDmが入力されるので、Dm<カウンタ13−mの出力、の時はHレベルを出力し、Dm>カウンタ13−mの出力、の時はLレベルを出力する。
カウンタ13−mの出力が入力され、比較器12−mの負入力端(−)には表示データDmが入力されるので、Dm<カウンタ13−mの出力、の時はHレベルを出力し、Dm>カウンタ13−mの出力、の時はLレベルを出力する。
例えば、スイッチング信号S1AがHレベルの期間で、Nチャネル型MOSトランジスタT1Nがオンし、第1行の3個のLEDが活性化状態になっているとする。この時、第1行第2列のLEDは、カソード線X2及びアノード線Y2を介して、第2行のPWM回路の比較器12−2の出力CO2Aにより駆動される。つまり、比較器12−2の出力CO2AがLレベルの期間、Pチャネル型MOSトランジスタT2Pがオンし、電流源11−2からの電流がLEDに流れることにより、LEDは点灯する。
第1行第3列のLEDは、カソード線X3及びアノード線Y3を介して、第3行のPWM回路の比較器12−3の出力CO3Aにより同様に駆動される。第1行第4列のLEDは、カソード線X4及びアノード線Y4を介して、第4行のPWM回路の比較器12−4の出力CO4Aにより同様に駆動される。なお、この場合、第1行のPWM回路については、比較器12−1の出力CO1AはHレベルに固定され、Pチャネル型MOSトランジスタT1Pはオフしている。
そして、本実施形態においても、カウンタ13−mの出力の位相は互いにシフトされている。この位相シフトのために、カウンタ13−mの初期値は、互いに異なる値に設定されている。これにより、比較器12−mの出力COmがHレベルからLレベルに変化するタイミングが互いシフトされるので、時分割スイッチング回路10A等によって活性化された第k列の3個のLEDが全て同時にオンすることが無くなり、電源装置への負担が軽減される。
具体的には、図7に示すように、ある活性化期間、例えば、Nチャネル型MOSトランジスタT1Aがオンし、第1行の3個のLEDが活性されている期間において、比較器12−2〜12−4の出力CO2〜CO4のHレベルからLレベルへの立ち下がりのタイミング時刻、つまり、3個のLEDがオンするタイミングは互いにシフトされる。これにより、電源装置への負担が軽減される。
なお、LED表示器1Aは4行×4列のLEDマトリクスで形成されているが、LED表示器1Aは、任意の行数と列数のLEDマトリクスで形成することができる。その場合、LEDマトリクスの構成に応じて、LED駆動回路のNチャネル型MOSトランジスタT1N〜T4Nの個数、PWM回路の個数を変更すればよい。
また、本実施形態のPWM回路はデジタル回路で形成されているが、アナログ回路で形成することもできる。この場合、カウンタ13−1〜13−4の代わりに、アナログのノコギリ波を出力するノコギリ波発生回路を用い、デジタルの比較器12−1〜12−4の代わりにアナログ比較器を用い、表示データD1〜D4についてもアナログ信号を用いることにより、PWM回路をアナログ回路で形成することができる。
1、1A 表示器
10、10A 時分割スイッチング回路
11−1〜11−4 電流源
12−1〜12−4 比較器
13−1〜13−4 カウンタ
20、20A 時分割制御回路
T1〜T4 Pチャネル型MOSトランジスタ
T5〜T8 Nチャネル型MOSトランジスタ
P1〜P8 端子
X1〜X4 カソード線
Y1〜Y4 アノード線
10、10A 時分割スイッチング回路
11−1〜11−4 電流源
12−1〜12−4 比較器
13−1〜13−4 カウンタ
20、20A 時分割制御回路
T1〜T4 Pチャネル型MOSトランジスタ
T5〜T8 Nチャネル型MOSトランジスタ
P1〜P8 端子
X1〜X4 カソード線
Y1〜Y4 アノード線
Claims (4)
- 複数の電流駆動型発光素子を駆動する、電流駆動型発光素子の駆動回路であって、
前記複数の電流駆動型発光素子に対応して設けられた複数のパルス幅変調回路を備え、
各パルス幅変調回路は、電流源と、ノコギリ波を発生するノコギリ波発生回路と、表示データと前記ノコギリ波のレベルを比較する比較器と、前記比較器の比較結果に応じて、前記電流源の電流を対応する電流駆動型発光素子に供給するスイッチング素子と、を備え、各パルス幅変調回路の各ノコギリ波の位相は互いにシフトされていることを特徴とする電流駆動型発光素子の駆動回路。 - 前記各パルス幅変調回路のノコギリ波発生回路は、カウンタを用いて構成されたことを特徴とする請求項1に記載の電流駆動型発光素子の駆動回路。
- 前記各パルス幅変調回路の各カウンタの初期値が互いに異なる値に設定されていることを特徴とする請求項2に記載の電流駆動型発光素子の駆動回路。
- 複数の行及び複数の列にマトリクス配置された複数の電流駆動型発光素子を駆動する電流駆動型発光素子の駆動回路であって、
各列の複数の電流駆動型発光素子をシーケンス的に活性化する時分割制御回路と、
前記時分割制御回路により活性化された複数の電流駆動型発光素子に対応して設けられた複数のパルス幅変調回路と、を備え、
各パルス幅変調回路は、電流源と、ノコギリ波を発生するノコギリ波発生回路と、表示データと前記ノコギリ波のレベルを比較する比較器と、前記比較器の比較結果に応じて、前記電流源の電流を対応する電流駆動型発光素子に供給するスイッチング素子と、を備え、各パルス幅変調回路の各ノコギリ波の位相は互いにシフトされていることを特徴とする電流駆動型発光素子の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010277830A JP2012129277A (ja) | 2010-12-14 | 2010-12-14 | 電流駆動型発光素子の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010277830A JP2012129277A (ja) | 2010-12-14 | 2010-12-14 | 電流駆動型発光素子の駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012129277A true JP2012129277A (ja) | 2012-07-05 |
Family
ID=46646028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010277830A Pending JP2012129277A (ja) | 2010-12-14 | 2010-12-14 | 電流駆動型発光素子の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012129277A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016505879A (ja) * | 2012-11-29 | 2016-02-25 | リヤード オプトエレクトロニック カンパニー リミテッドLeyard Optoelectronic Co., Ltd. | Ledディスプレイ |
WO2020059336A1 (ja) * | 2018-09-18 | 2020-03-26 | パナソニックIpマネジメント株式会社 | ディスプレイ駆動装置およびディスプレイの駆動方法 |
CN112951151A (zh) * | 2021-02-10 | 2021-06-11 | 华源智信半导体(深圳)有限公司 | Mled驱动器、mled显示驱动系统及其驱动方法 |
-
2010
- 2010-12-14 JP JP2010277830A patent/JP2012129277A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016505879A (ja) * | 2012-11-29 | 2016-02-25 | リヤード オプトエレクトロニック カンパニー リミテッドLeyard Optoelectronic Co., Ltd. | Ledディスプレイ |
WO2020059336A1 (ja) * | 2018-09-18 | 2020-03-26 | パナソニックIpマネジメント株式会社 | ディスプレイ駆動装置およびディスプレイの駆動方法 |
JPWO2020059336A1 (ja) * | 2018-09-18 | 2021-09-24 | パナソニックIpマネジメント株式会社 | ディスプレイ駆動装置およびディスプレイの駆動方法 |
JP7357246B2 (ja) | 2018-09-18 | 2023-10-06 | パナソニックIpマネジメント株式会社 | ディスプレイ駆動装置およびディスプレイの駆動方法 |
CN112951151A (zh) * | 2021-02-10 | 2021-06-11 | 华源智信半导体(深圳)有限公司 | Mled驱动器、mled显示驱动系统及其驱动方法 |
CN112951151B (zh) * | 2021-02-10 | 2022-12-02 | 华源智信半导体(深圳)有限公司 | Mled驱动器、mled显示驱动系统及其驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE48358E1 (en) | Emission control driver and organic light emitting display device having the same | |
US9940873B2 (en) | Organic light-emitting diode display with luminance control | |
US9183781B2 (en) | Stage circuit and bidirectional emission control driver using the same | |
CN210627871U (zh) | 像素电路、显示面板和显示装置 | |
US8582715B2 (en) | Stage circuit and scan driver using the same | |
KR20090110544A (ko) | 유기전계발광 표시장치 | |
WO2012032559A1 (ja) | 表示装置およびその駆動方法 | |
CN108806612B (zh) | 像素电路及其驱动方法、显示装置 | |
US20170011676A1 (en) | Light Emitting Diode Display Device | |
KR20120028006A (ko) | 주사 구동부 및 그를 이용한 유기전계발광 표시장치 | |
KR20100087870A (ko) | 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치 | |
CN109801594B (zh) | 一种显示面板和显示装置 | |
KR102573248B1 (ko) | 표시 장치 및 그 구동 방법 | |
US8723765B2 (en) | Stage circuit and scan driver using the same | |
US8836631B2 (en) | Scan driving circuit with a shift register and electroluminescent display using the same | |
KR20120028005A (ko) | 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치 | |
US20120206432A1 (en) | Inverter and organic light emitting display using the same | |
JP7223009B2 (ja) | 発光ダイオードを備えたディスプレイスクリーン | |
JP2012129277A (ja) | 電流駆動型発光素子の駆動回路 | |
US8952944B2 (en) | Stage circuit and scan driver using the same | |
JP2012128060A (ja) | 電流駆動型発光素子の駆動回路 | |
KR102149945B1 (ko) | 표시장치 및 그 구동방법 | |
US10176752B2 (en) | Integrated gate driver | |
JP5064696B2 (ja) | 表示パネルの駆動装置 | |
CN113327555A (zh) | 像素电路、显示面板和控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130304 |