JP2012124274A - Semiconductor laser element and method of manufacturing the same - Google Patents

Semiconductor laser element and method of manufacturing the same Download PDF

Info

Publication number
JP2012124274A
JP2012124274A JP2010272762A JP2010272762A JP2012124274A JP 2012124274 A JP2012124274 A JP 2012124274A JP 2010272762 A JP2010272762 A JP 2010272762A JP 2010272762 A JP2010272762 A JP 2010272762A JP 2012124274 A JP2012124274 A JP 2012124274A
Authority
JP
Japan
Prior art keywords
ridge
semiconductor
semiconductor laser
cutting line
multilayer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010272762A
Other languages
Japanese (ja)
Other versions
JP5689297B2 (en
Inventor
Junichi Kashiwagi
淳一 柏木
Kuniyoshi Okamoto
國美 岡本
Taketoshi Tanaka
岳利 田中
Shoji Kubota
将司 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010272762A priority Critical patent/JP5689297B2/en
Priority to US13/312,697 priority patent/US20120189029A1/en
Priority to CN2011104030303A priority patent/CN102569550A/en
Publication of JP2012124274A publication Critical patent/JP2012124274A/en
Priority to US14/618,483 priority patent/US20150155684A1/en
Application granted granted Critical
Publication of JP5689297B2 publication Critical patent/JP5689297B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor laser element capable of increasing the selection flexibility of laser resonance surfaces, capable of increasing the design flexibility by the increased selection flexibility, and capable of contributing to characteristic improvement, and to provide a method of manufacturing the same.SOLUTION: A semiconductor laser element 70 has a semiconductor stacked structure including a substrate 1 and a group III nitride semiconductor stacked structure 2. The group III nitride semiconductor stacked structure 2 has a light-emitting layer 10, a p-type guide layer 17 disposed on one side of the light-emitting layer 10, an n-type guide layer 15 disposed on the other side of the light-emitting layer 10, a p-type cladding layer 18 disposed on the surface of the p-type guide layer 17 opposite to the surface on which the light-emitting layer 10 is provided, and an n-type cladding layer 14 disposed on the surface of the n-type guide layer 15 opposite to the surface on which the light-emitting layer 10 is provided. The semiconductor stacked structure includes a linear ridge 20 formed on a first surface, a pair of laser resonance surfaces 21 and 22 formed on the longitudinal edges of the ridge 20, and edge-face processing marks 8 formed in the lower edge portions of the laser resonance surfaces 21 and 22 continuing to a second surface of the semiconductor stacked structure.

Description

この発明は、半導体レーザ素子およびその製造方法に関する。   The present invention relates to a semiconductor laser device and a manufacturing method thereof.

半導体レーザ素子は、発光層と、発光層を挟んで配置されたp型ガイド層およびn型ガイド層と、これらを挟んで配置されたp型クラッド層およびn型クラッド層を含む半導体積層構造を有している。この半導体積層構造は、たとえば、直線状に延びたリッジを有しており、このリッジに沿って導波路が形成されている。半導体積層構造は、リッジの両端において、当該リッジに直交する一対の端面を有している。この一対の端面は、劈開によって形成された鏡面であり、導波路を伝搬する光を反射するレーザ共振面を形成している。   A semiconductor laser element has a semiconductor laminated structure including a light emitting layer, a p-type guide layer and an n-type guide layer disposed with the light emitting layer interposed therebetween, and a p-type cladding layer and an n-type cladding layer disposed with the light emitting layer interposed therebetween. Have. This semiconductor multilayer structure has, for example, a ridge extending linearly, and a waveguide is formed along this ridge. The semiconductor multilayer structure has a pair of end faces orthogonal to the ridge at both ends of the ridge. The pair of end surfaces are mirror surfaces formed by cleavage, and form a laser resonance surface that reflects light propagating through the waveguide.

半導体レーザ素子は、複数の個別素子領域を行列状に配列した元基板から切り出して作製される。元基板には、複数本のリッジがストライプ状に形成されている。元基板の切断に際しては、特許文献1に記載されているように、まず、半導体レーザ素子の表面(リッジ側の表面)に相当する表面に、レーザ加工によって分割ガイド溝が形成される。その後に、元基板の裏面側からブレードをあてがって外力を加えることにより、元基板が分割される。ストライプ状に形成された複数本のリッジに交差する方向に沿って元基板を分割(劈開)することによって、レーザ共振面が形成される。リッジ(導波路)付近のレーザ共振面に損傷を与えないようにするために、分割ガイド溝は、リッジの近傍部分で不連続になるミシン目状の不連続パターンに形成される。   The semiconductor laser element is manufactured by cutting out a plurality of individual element regions from an original substrate arranged in a matrix. On the original substrate, a plurality of ridges are formed in stripes. When the original substrate is cut, as described in Patent Document 1, first, division guide grooves are formed by laser processing on the surface corresponding to the surface of the semiconductor laser element (the surface on the ridge side). Thereafter, the original substrate is divided by applying an external force by applying a blade from the back side of the original substrate. A laser resonance surface is formed by dividing (cleaving) the original substrate along a direction intersecting a plurality of ridges formed in a stripe shape. In order not to damage the laser resonance surface in the vicinity of the ridge (waveguide), the division guide groove is formed in a perforated discontinuous pattern that is discontinuous in the vicinity of the ridge.

特開2009−81428号公報(段落0043,0051)JP 2009-81428 A (paragraphs 0043 and 0051)

不連続パターンの分割ガイド溝は、劈開性の良好な結晶面に沿う分割には有効であるが、劈開性が必ずしも十分でない結晶面に沿う基板分割を行う場合には、必ずしも良好な劈開面が得られない。したがって、特許文献1の先行技術の適用を前提とすると、レーザ共振面の選択自由度が狭くなる。そのため、必要な仕様に応じて半導体の結晶成長面やリッジ方向を選択しようとしても、良好な劈開面でレーザ共振面を形成することができないから、結局、所要の仕様の半導体レーザ素子を実現することが困難になる。   The split guide groove of the discontinuous pattern is effective for dividing along a crystal plane with good cleaving property. I can't get it. Therefore, if it is assumed that the prior art of Patent Document 1 is applied, the degree of freedom in selecting the laser resonance surface becomes narrow. Therefore, even if an attempt is made to select the crystal growth surface and ridge direction of the semiconductor according to the required specifications, the laser resonant surface cannot be formed with a good cleavage plane, so that a semiconductor laser element with the required specifications is eventually realized. It becomes difficult.

そこで、この発明の目的は、レーザ共振面の選択自由度を大きくすることができ、それによって設計自由度を増大でき、また、特性向上に寄与できる半導体レーザ素子およびその製造方法を提供することである。   Accordingly, an object of the present invention is to provide a semiconductor laser device that can increase the degree of freedom of selection of the laser resonance surface, thereby increasing the degree of freedom of design, and contribute to improving the characteristics, and a method of manufacturing the same. is there.

上記の目的を達成するための請求項1記載の発明は、発光層と、この発光層の一方側に配置されたp型ガイド層と、前記発光層の他方側に配置されたn型ガイド層と、前記p型ガイド層の前記発光層とは反対側に配置されたp型クラッド層と、前記n型ガイド層の前記発光層とは反対側に配置されたn型クラッド層とを有する半導体積層構造を含み、前記半導体積層構造が、表面側に形成された直線状のリッジと、このリッジの長手方向両端に前記リッジに直交するように形成された一対のレーザ共振面と、この一対のレーザ共振面において前記半導体積層構造の裏面に連なる下縁領域に形成された端面加工痕とを含む、半導体レーザ素子である。   The invention according to claim 1 for achieving the above object includes a light emitting layer, a p-type guide layer disposed on one side of the light emitting layer, and an n-type guide layer disposed on the other side of the light emitting layer. A p-type cladding layer disposed on the p-type guide layer opposite to the light-emitting layer, and an n-type cladding layer disposed on the n-type guide layer opposite to the light-emitting layer. The semiconductor multilayer structure includes a linear ridge formed on the surface side, a pair of laser resonance surfaces formed at both ends in the longitudinal direction of the ridge so as to be orthogonal to the ridge, and the pair A semiconductor laser element including an end face processing mark formed in a lower edge region continuous with the back surface of the semiconductor multilayer structure on a laser resonance surface.

この構成によれば、レーザ共振面は、半導体積層構造の裏面(リッジとは反対の面)に連なる下縁領域に端面加工痕を有している。すなわち、この半導体レーザ素子は、半導体積層構造の裏面側から加工を施して端面加工痕を形成し、半導体積層構造の表面側(リッジが形成された側)からブレードをあてがって外力を加えることで元基板を劈開し、その劈開面によってレーザ共振面を形成できる。端面加工痕は、リッジが形成されていない裏面側に形成されるので、リッジ付近に不連続部を有する不連続パターンに形成する必要がないから、連続パターンに形成できる。そのため、表面側から加える外力による劈開を安定に行うことができるので、良好な劈開面を得ることができる。より具体的には、リッジに垂直な結晶面が、劈開性の十分でない結晶面であったとしても、このような結晶面に沿って半導体積層構造を良好に劈開できる。これにより、半導体積層構造を形成するための結晶成長面、およびリッジ方向の選択自由度が大きくなるので、半導体レーザ素子の設計自由度が大きくなる。したがって、必要な仕様の半導体レーザ素子を実現しやすくなる。また、良好な劈開面でレーザ共振面を形成できるから、半導体レーザ素子の特性を向上できる。より具体的には、しきい値電流の低下、スロープ効率の増大、動作電流の低減などを図ることができる。   According to this configuration, the laser resonance surface has the end face processing mark in the lower edge region continuous with the back surface (surface opposite to the ridge) of the semiconductor multilayer structure. That is, this semiconductor laser element is processed from the back surface side of the semiconductor multilayer structure to form end surface processing traces, and an external force is applied by applying a blade from the front surface side (side on which the ridge is formed) of the semiconductor multilayer structure. The original substrate can be cleaved, and a laser resonance surface can be formed by the cleaved surface. Since the end face processing trace is formed on the back side where the ridge is not formed, it is not necessary to form a discontinuous pattern having a discontinuous portion in the vicinity of the ridge, and therefore, it can be formed in a continuous pattern. Therefore, since the cleavage by the external force applied from the surface side can be performed stably, a good cleavage surface can be obtained. More specifically, even if the crystal plane perpendicular to the ridge is a crystal plane with insufficient cleavage, the semiconductor multilayer structure can be cleaved well along such a crystal plane. As a result, the crystal growth surface for forming the semiconductor multilayer structure and the degree of freedom in selecting the ridge direction are increased, so that the degree of freedom in designing the semiconductor laser element is increased. Therefore, it becomes easy to realize a semiconductor laser element having a required specification. In addition, since the laser resonance surface can be formed with a good cleavage surface, the characteristics of the semiconductor laser device can be improved. More specifically, the threshold current can be reduced, the slope efficiency can be increased, and the operating current can be reduced.

請求項2記載の発明は、前記端面加工痕が、前記半導体積層構造の幅方向全域に渡って連続している、請求項1に記載の半導体レーザ素子である。「幅方向」とは、リッジの長手方向(共振器長方向)に直交し、半導体積層構造の結晶成長面に平行な方向(共振器幅方向)をいう。この構成によれば、半導体積層構造の幅方向全域に渡ってその裏面側から加工を行い、その後に、半導体積層構造の表面側からブレードをあてがって外力を加えることにより、元基板を分割(劈開)できる。これにより、リッジに垂直な結晶面が劈開性の良くない結晶面であっても、良好な劈開面からなるレーザ共振面を提供できる。   The invention according to claim 2 is the semiconductor laser device according to claim 1, wherein the end face processing trace is continuous over the entire width direction of the semiconductor multilayer structure. The “width direction” refers to a direction (resonator width direction) perpendicular to the longitudinal direction of the ridge (resonator length direction) and parallel to the crystal growth surface of the semiconductor multilayer structure. According to this configuration, processing is performed from the rear surface side over the entire width direction of the semiconductor multilayer structure, and then the original substrate is divided (cleaved) by applying an external force by applying a blade from the front surface side of the semiconductor multilayer structure. )it can. As a result, even if the crystal plane perpendicular to the ridge is a crystal plane with poor cleaving property, a laser resonance surface composed of a good cleavage plane can be provided.

請求項3記載の発明は、前記端面加工痕の厚さが、前記半導体積層構造の厚さの10%以上である、請求項1または2に記載の半導体レーザ素子である。この構成によれば、端面加工痕が十分な厚さを有しているので、レーザ共振面は、一層良好な劈開面で形成できる。これにより、半導体レーザ素子の特性を向上できる。「端面加工痕の厚さ」とは、半導体積層構造の積層方向(結晶成長面に垂直な方向)に沿う長さである。   A third aspect of the present invention is the semiconductor laser device according to the first or second aspect, wherein the thickness of the end face processing trace is 10% or more of the thickness of the semiconductor multilayer structure. According to this configuration, since the end face processing trace has a sufficient thickness, the laser resonance surface can be formed with a better cleaved surface. Thereby, the characteristics of the semiconductor laser device can be improved. The “thickness of the end face processing trace” is a length along the stacking direction (direction perpendicular to the crystal growth surface) of the semiconductor stacked structure.

請求項4記載の発明は、前記半導体積層構造が、m面を結晶成長面とするIII族窒化物半導体からなっており、前記レーザ共振面がc面である、請求項1〜3のいずれか一項に記載の半導体レーザ素子である。この構成では、半導体積層構造がm面を結晶成長面とするIII族窒化物半導体からなっている。この場合、c軸方向にリッジの長手方向(導波路の方向。共振器長方向)をとることによって、TEモードのレーザ発振を効率良く生じさせることができる。リッジの長手方向がc軸方向であるので、レーザ共振面はc面となる。半導体積層構造の裏面側から連続パターンの端面加工痕を形成しておくことによって、c面に沿うIII族窒化物半導体結晶(半導体積層構造)の劈開を安定に行うことができる。よって、良好な劈開面からなるレーザ共振面を提供できる。   According to a fourth aspect of the present invention, in any one of the first to third aspects, the semiconductor multilayer structure is made of a group III nitride semiconductor having an m plane as a crystal growth plane, and the laser resonance plane is a c plane. The semiconductor laser device according to one item. In this configuration, the semiconductor multilayer structure is made of a group III nitride semiconductor having an m-plane as a crystal growth surface. In this case, TE mode laser oscillation can be efficiently generated by taking the longitudinal direction of the ridge (waveguide direction, resonator length direction) in the c-axis direction. Since the longitudinal direction of the ridge is the c-axis direction, the laser resonance surface is the c-plane. By forming the end face processing trace of the continuous pattern from the back surface side of the semiconductor multilayer structure, cleavage of the group III nitride semiconductor crystal (semiconductor multilayer structure) along the c-plane can be performed stably. Therefore, it is possible to provide a laser resonance surface composed of a good cleavage plane.

III族窒化物半導体とは、III-V族半導体においてV族元素として窒素を用いた半導体である。窒化アルミニウム(AlN)、窒化ガリウム(GaN)、窒化インジウム(InN)が代表例である。一般には、AlXInYGa1-X-YN(0≦X≦1,0≦Y≦1,0≦X+Y≦1)と表わすことができる。
請求項5記載の発明は、前記半導体積層構造の表面に形成された表面電極と、前記半導体積層構造の前記表面において前記リッジの長手方向と直交する幅方向へ離れた位置に配置され、前記リッジと等しいかそれ以上の高さを有し、前記幅方向の長さが前記リッジの幅よりも大きく、かつ前記表面電極から間隔を開けて形成された受け部とをさらに含む、請求項1〜4のいずれか一項に記載の半導体レーザ素子である。
The group III nitride semiconductor is a semiconductor using nitrogen as a group V element in a group III-V semiconductor. Aluminum nitride (AlN), gallium nitride (GaN), and indium nitride (InN) are typical examples. In general, it can be expressed as Al X In Y Ga 1-XY N (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ X + Y ≦ 1).
According to a fifth aspect of the present invention, the surface electrode formed on the surface of the semiconductor multilayer structure is disposed at a position separated in the width direction perpendicular to the longitudinal direction of the ridge on the surface of the semiconductor multilayer structure, And a receiving portion that has a height equal to or greater than the width of the ridge and is longer than the width of the ridge and spaced from the surface electrode. 4. The semiconductor laser device according to claim 4.

この構成によれば、半導体積層構造の表面側にブレードをあてがって外力を加えるときに、この外力を受け部に作用させることができる。これにより、リッジを保護しながら元基板を分割(劈開)して、良好な劈開面からなるレーザ共振面を形成できる。しかも、受け部は、半導体積層構造の幅方向(劈開面および結晶成長面に平行な方向。共振器幅方向)の長さがリッジの幅よりも大きいので、外力を確実に受けることができる。また、受け部は、表面電極から間隔を開けて形成されているので、外力を受けるときに表面電極を傷付けることがない。したがって、電流リーク等の不具合を回避できる。   According to this configuration, when an external force is applied by applying a blade to the surface side of the semiconductor multilayer structure, the external force can be applied to the receiving portion. As a result, it is possible to divide (cleave) the original substrate while protecting the ridge, thereby forming a laser resonance surface having a good cleavage surface. In addition, since the length of the receiving portion in the width direction of the semiconductor multilayer structure (the direction parallel to the cleavage plane and the crystal growth surface, the resonator width direction) is larger than the width of the ridge, it is possible to reliably receive an external force. Moreover, since the receiving part is formed with a space from the surface electrode, the surface electrode is not damaged when receiving external force. Therefore, problems such as current leakage can be avoided.

請求項6記載の発明は、前記半導体積層構造の裏面に形成され、前記一対のレーザ共振面から内方に後退した端面後退部を周縁に有する裏面電極をさらに含む、請求項5に記載の半導体レーザ素子である。この構成によれば、裏面電極の周縁が、レーザ共振面から内方に後退した端面後退部を有しているので、この端面後退部を目印にして半導体積層構造の裏面側からの加工を行うことができる。   6. The semiconductor device according to claim 5, further comprising a back surface electrode formed on the back surface of the semiconductor multilayer structure and having an end surface retreating portion retreated inwardly from the pair of laser resonance surfaces. It is a laser element. According to this configuration, the peripheral edge of the back surface electrode has the end surface receding portion that recedes inward from the laser resonance surface, so that processing from the back surface side of the semiconductor multilayer structure is performed using the end surface receding portion as a mark. be able to.

請求項7記載の発明は、前記半導体積層構造が、前記リッジの長手方向に平行な一対の側面と、前記一対の側面において前記半導体積層構造の裏面に連なる下縁領域に形成された側面加工痕とをさらに含む、請求項1〜6のいずれか一項に記載の半導体レーザ素子である。この構成によれば、リッジに平行な側面に関する分割は、半導体積層構造の裏面側から元基板の加工を行い、その後、半導体積層構造の表面側からブレードをあてがって元基板に外力を加えることによって行うことができる。裏面側からの加工は、連続パターンで施すことができ、また、導波路を傷付けるおそれがないので、必要に応じて深い加工を施すことができる。これにより、半導体積層構造の側面に沿う元基板の分割を安定に行える。   According to a seventh aspect of the present invention, the semiconductor multilayer structure has a pair of side surfaces parallel to the longitudinal direction of the ridge, and side processing traces formed in a lower edge region that is continuous with the back surface of the semiconductor multilayer structure on the pair of side surfaces. The semiconductor laser device according to claim 1, further comprising: According to this configuration, the division on the side surface parallel to the ridge is performed by processing the original substrate from the back surface side of the semiconductor multilayer structure, and then applying an external force to the original substrate by applying the blade from the front surface side of the semiconductor multilayer structure. It can be carried out. Processing from the back side can be performed in a continuous pattern, and since there is no fear of damaging the waveguide, deep processing can be performed as necessary. Thereby, the division | segmentation of the original board | substrate along the side surface of a semiconductor laminated structure can be performed stably.

請求項8記載の発明は、前記半導体積層構造の裏面に形成された裏面電極が、前記一対の側面から内方に後退した側面後退部を周縁に有している、請求項7に記載の半導体レーザ素子である。この構成によれば、裏面電極が、側面から内方に後退した側面後退部を有しているので、この側面後退部を目印にして、半導体積層構造の裏面側からの加工を行うことができる。   The invention according to claim 8 is the semiconductor according to claim 7, wherein the back electrode formed on the back surface of the semiconductor multilayer structure has a side receding portion that recedes inwardly from the pair of side surfaces. It is a laser element. According to this configuration, since the back surface electrode has the side surface receding portion that recedes inward from the side surface, it is possible to perform processing from the back surface side of the semiconductor multilayer structure using the side surface receding portion as a mark. .

請求項9記載の発明は、前記半導体積層構造が、前記リッジの長手方向に平行な一対の側面と、前記一対の側面において前記半導体積層構造の表面に連なる上縁領域に形成された側面加工痕とをさらに含む、請求項1〜6のいずれか一項に記載の半導体レーザ素子である。この構成によれば、リッジに平行な側面に関する分割は、半導体積層構造の表面側から元基板の加工を行い、その後、半導体積層構造の裏面側から元基板にブレードをあてがって外力を加えることによって行うことができる。側面に関しては、リッジを回避する必要がないので、表面側からでも連続パターンの加工を施すことができ、また、導波路を傷付けるおそれがないので、必要に応じて深い加工を施すことができる。これにより、半導体積層構造の側面に沿う元基板の分割を安定に行える。   The invention according to claim 9 is characterized in that the semiconductor multilayer structure has a pair of side surfaces parallel to the longitudinal direction of the ridge and side processing marks formed in an upper edge region that is continuous with the surface of the semiconductor multilayer structure on the pair of side surfaces. The semiconductor laser device according to claim 1, further comprising: According to this configuration, the division on the side surface parallel to the ridge is performed by processing the original substrate from the front surface side of the semiconductor multilayer structure, and then applying an external force by applying a blade to the original substrate from the rear surface side of the semiconductor multilayer structure. It can be carried out. As for the side surface, since it is not necessary to avoid the ridge, a continuous pattern can be processed even from the surface side, and since there is no possibility of damaging the waveguide, deep processing can be performed as necessary. Thereby, the division | segmentation of the original board | substrate along the side surface of a semiconductor laminated structure can be performed stably.

請求項10記載の発明は、前記側面加工痕が前記半導体積層構造の長手方向の全域に渡って連続している、請求項7〜9のいずれか一項に記載の半導体レーザ素子である。この構成によれば、半導体積層構造の長手方向(リッジの長手方向に平行な方向)の全域に渡る加工を施してから、リッジに平行な方向に沿って元基板を分割できる。これにより、半導体積層構造の側面に関する分割を一層安定に行える。   A tenth aspect of the present invention is the semiconductor laser device according to any one of the seventh to ninth aspects, wherein the side surface processing trace is continuous over the entire lengthwise direction of the semiconductor multilayer structure. According to this configuration, the original substrate can be divided along the direction parallel to the ridge after being processed over the entire region in the longitudinal direction of the semiconductor multilayer structure (the direction parallel to the longitudinal direction of the ridge). Thereby, the division | segmentation regarding the side surface of a semiconductor laminated structure can be performed more stably.

請求項11記載の発明は、前記側面加工痕の厚さが、前記半導体積層構造の80%以上である、請求項7〜10のいずれか一項に記載の半導体レーザ素子である。この構成によれば、側面加工痕の厚さが十分に厚いので、元基板を確実に側面加工痕に沿って分割できる。これにより、半導体積層構造の側面に関する分割を一層安定に行える。「側面加工痕の厚さ」とは、半導体積層構造の結晶成長面に垂直な方向の長さである。   The invention according to claim 11 is the semiconductor laser device according to any one of claims 7 to 10, wherein the thickness of the side surface processing trace is 80% or more of the semiconductor multilayer structure. According to this configuration, since the thickness of the side processing trace is sufficiently thick, the original substrate can be reliably divided along the side processing trace. Thereby, the division | segmentation regarding the side surface of a semiconductor laminated structure can be performed more stably. “Thickness of side surface processing trace” is the length in a direction perpendicular to the crystal growth surface of the semiconductor multilayer structure.

請求項12記載の発明は、複数の半導体レーザ素子領域が行列状に配列され、一方向に整列した複数の半導体レーザ素子領域をそれぞれ通るようにストライプ状に形成された複数のリッジを有する元基板を準備する工程と、前記リッジが形成された表面とは反対側の裏面から、前記複数の半導体レーザ素子領域の境界線に沿って設定された切断ラインに沿うスクライブ加工を前記元基板に施すスクライブ工程と、前記元基板の表面から前記切断ラインに沿って前記元基板にブレードをあてがい、前記切断ラインに沿って前記元基板を分割する分割工程とを含む、半導体レーザ素子の製造方法である。   According to a twelfth aspect of the present invention, an original substrate having a plurality of ridges formed in stripes so that a plurality of semiconductor laser element regions are arranged in a matrix and pass through the plurality of semiconductor laser element regions aligned in one direction, respectively. And scribing the original substrate with a scribing process along a cutting line set along a boundary line of the plurality of semiconductor laser element regions from the back surface opposite to the surface on which the ridge is formed. A method of manufacturing a semiconductor laser device, comprising: a step; and a dividing step of applying a blade to the original substrate along the cutting line from the surface of the original substrate, and dividing the original substrate along the cutting line.

この方法によれば、元基板の裏面からスクライブ加工を行い、その後に元基板の表面からブレードをあてがって元基板の表面に交差する方向(より具体的には垂直な方向)の外力を加えることによって元基板が分割(劈開)される。このようなスクライブ加工および分割(劈開)をリッジに直交する切断ラインに沿って行えば、リッジに垂直な劈開面からなるレーザ共振面が得られる。スクライブ加工は、リッジが形成されていない裏面側から行われるので、リッジ付近に不連続部を有する不連続パターンに形成する必要がなく、連続パターンのスクライブ加工を施すことができる。そのため、表面側からブレードをあてがって行う劈開を安定に行うことができるので、良好な劈開面を得ることができる。より具体的には、リッジに垂直な結晶面が、劈開性の十分でない結晶面であったとしても、このような結晶面に沿って元基板を良好に劈開できる。これにより、半導体レーザダイオード構造をなす半導体積層構造を形成するための結晶成長面、およびリッジ方向の選択自由度が大きくなるので、半導体レーザ素子の設計自由度が大きくなる。したがって、必要な仕様の半導体レーザ素子を実現しやすくなる。また、良好な劈開面からなるレーザ共振面を提供できるから、半導体レーザ素子の特性向上に寄与できる。   According to this method, scribing is performed from the back surface of the original substrate, and then an external force in a direction intersecting the surface of the original substrate (more specifically, a perpendicular direction) is applied from the surface of the original substrate. To divide (cleave) the original substrate. If such scribing and division (cleavage) is performed along a cutting line perpendicular to the ridge, a laser resonance surface composed of a cleavage plane perpendicular to the ridge can be obtained. Since the scribe processing is performed from the back side where the ridge is not formed, it is not necessary to form a discontinuous pattern having a discontinuous portion in the vicinity of the ridge, and the continuous pattern scribing can be performed. Therefore, since the cleavage performed by applying the blade from the surface side can be performed stably, a good cleavage surface can be obtained. More specifically, even if the crystal plane perpendicular to the ridge is a crystal plane that is not sufficiently cleaved, the original substrate can be cleaved well along such a crystal plane. As a result, the degree of freedom in design of the semiconductor laser device is increased because the crystal growth surface for forming the semiconductor multilayer structure forming the semiconductor laser diode structure and the degree of freedom of selection in the ridge direction are increased. Therefore, it becomes easy to realize a semiconductor laser element having a required specification. In addition, since a laser resonance surface composed of a good cleavage surface can be provided, it is possible to contribute to improving the characteristics of the semiconductor laser element.

請求項13記載の発明は、前記スクライブ加工が、前記切断ラインに沿って連続するように前記元基板にスクライブ加工を施す工程を含む、請求項12に記載の半導体レーザ素子の製造方法である。この方法では、連続パターンのスクライブ加工が行われるので、元基板の安定した分割(劈開)が可能であり、それに応じて、良好な劈開面からなるレーザ共振面を形成できる。   A thirteenth aspect of the present invention is the method for manufacturing a semiconductor laser device according to the twelfth aspect, wherein the scribing process includes a step of scribing the original substrate so as to be continuous along the cutting line. In this method, continuous pattern scribing is performed, so that the original substrate can be stably divided (cleaved), and accordingly, a laser resonant surface having a good cleaved surface can be formed.

請求項14記載の発明は、前記切断ラインが、前記リッジに直交する方向に沿って設定された端面切断ラインを含み、前記端面切断ラインに沿って前記分割工程を行うことによって、前記リッジに直交する劈開面からなるレーザ共振面が形成される、請求項12または13に記載の半導体レーザ素子の製造方法である。
この方法により、リッジと直交する端面切断ラインに関して、裏面側からのスクライブ加工および表面側から加える外力による元基板の分割が行われる。これにより、安定した劈開面からなるレーザ共振面を形成できる。前記端面切断ラインに沿うスクライブ加工の深さは、元基板の厚さの10%以上であることが好ましい。
According to a fourteenth aspect of the present invention, the cutting line includes an end surface cutting line set along a direction orthogonal to the ridge, and the dividing step is performed along the end surface cutting line, thereby orthogonal to the ridge. 14. The method of manufacturing a semiconductor laser device according to claim 12, wherein a laser resonance surface comprising a cleavage plane is formed.
By this method, with respect to the end face cutting line orthogonal to the ridge, scribing from the back side and division of the original substrate by external force applied from the front side are performed. Thereby, the laser resonance surface which consists of a stable cleavage surface can be formed. The depth of the scribing process along the end face cutting line is preferably 10% or more of the thickness of the original substrate.

請求項15記載の発明は、前記切断ラインが、前記リッジの長手方向に沿って設定された側面切断ラインを含み、前記側面切断ラインに沿って前記分割工程を行うことによって、前記リッジに平行な側面が形成される、請求項12〜14のいずれか一項に記載の半導体レーザ素子の製造方法である。
この方法により、リッジと平行な側面切断ラインに関して、裏面側からのスクライブ加工および表面側から加える外力による元基板の分割が行われる。これにより、半導体レーザ素子の側面に関する元基板の分割を安定に行える。この分割をさらに安定に行うためには、側面切断ラインに関するスクライブ加工の深さを、元基板の厚さの80%以上とすることが好ましい。
The invention according to claim 15 is characterized in that the cutting line includes a side cutting line set along a longitudinal direction of the ridge, and the dividing step is performed along the side cutting line so as to be parallel to the ridge. It is a manufacturing method of the semiconductor laser element as described in any one of Claims 12-14 in which a side surface is formed.
By this method, with respect to the side surface cutting line parallel to the ridge, scribing from the back surface side and division of the original substrate by external force applied from the front surface side are performed. Thereby, the division | segmentation of the original board | substrate regarding the side surface of a semiconductor laser element can be performed stably. In order to perform this division more stably, it is preferable that the depth of the scribing process related to the side surface cutting line is 80% or more of the thickness of the original substrate.

請求項16記載の発明は、前記元基板の表面から、前記複数の半導体レーザ素子の境界に沿って前記リッジの長手方向に平行に設定された側面切断ラインに沿う側面スクライブ加工を前記元基板に施す工程と、前記元基板の裏面から、前記側面切断ラインに沿って前記元基板にブレードをあてがい、前記側面切断ラインに沿って前記元基板を分割する工程とをさらに含む、請求項14に記載の半導体レーザ素子の製造方法である。   According to a sixteenth aspect of the present invention, a side scribing process is performed on the original substrate along a side cutting line set parallel to the longitudinal direction of the ridge along the boundary between the plurality of semiconductor laser elements from the surface of the original substrate. The method of claim 14, further comprising: applying a blade to the original substrate along the side surface cutting line from the back surface of the original substrate, and dividing the original substrate along the side surface cutting line. This is a method for manufacturing the semiconductor laser device.

この方法では、リッジと直交する端面切断ラインに関しては、裏面側からのスクライブ加工および表面側から加える外力による元基板の分割が行われる。これにより、安定した劈開面からなるレーザ共振面を形成できる。その一方で、リッジと平行な側面切断ラインに関しては、表面側からのスクライブ加工および裏面側から加える外力による元基板の分割が行われる。側面切断ラインに関しては、リッジを回避する必要がないから、表面側からであっても連続パターンでの加工が可能である。したがって、半導体レーザ素子の側面に関する元基板の分割を安定に行える。   In this method, with respect to the end face cutting line orthogonal to the ridge, scribing from the back side and division of the original substrate by external force applied from the front side are performed. Thereby, the laser resonance surface which consists of a stable cleavage surface can be formed. On the other hand, with respect to the side cutting line parallel to the ridge, scribing from the front side and division of the original substrate by external force applied from the back side are performed. With respect to the side cutting line, since it is not necessary to avoid the ridge, processing in a continuous pattern is possible even from the surface side. Therefore, the original substrate can be stably divided with respect to the side surface of the semiconductor laser element.

請求項17記載の発明は、前記側面スクライブ工程が、前記側面切断ラインに沿って連続するように前記元基板にスクライブ加工を施す工程を含む、請求項16に記載の半導体レーザ素子の製造方法である。この方法により、側面切断ラインに関する元基板の分割を一層安定に行える。この分割をさらに安定に行うためには、側面切断ラインに関するスクライブ加工の深さを、元基板の厚さの80%以上とすることが好ましい。   The invention according to claim 17 is the method of manufacturing a semiconductor laser device according to claim 16, wherein the side scribing step includes a step of scribing the original substrate so as to continue along the side cutting line. is there. By this method, the original substrate can be divided more stably with respect to the side cutting line. In order to perform this division more stably, it is preferable that the depth of the scribing process related to the side surface cutting line is 80% or more of the thickness of the original substrate.

図1は、この発明の一実施形態に係る半導体レーザ素子の構成を説明するための斜視図である。FIG. 1 is a perspective view for explaining the configuration of a semiconductor laser device according to an embodiment of the present invention. 図2は、図1のII−II線に沿う縦断面図である。2 is a longitudinal sectional view taken along line II-II in FIG. 図3は、図1のIII−III線に沿う横断面図である。FIG. 3 is a cross-sectional view taken along line III-III in FIG. 半導体レーザダイオードを製造するための元基板であるウエハを示す図解的な斜視図である。It is an illustrative perspective view showing a wafer which is a base substrate for manufacturing a semiconductor laser diode. 図5Aは、ウエハを個別素子(半導体レーザ素子)に分割する手順の概略を説明するための図解的な斜視図である。FIG. 5A is an illustrative perspective view for explaining an outline of a procedure for dividing a wafer into individual elements (semiconductor laser elements). 図5Bは、ウエハを個別素子(半導体レーザ素子)に分割する手順の概略を説明するための図解的な斜視図である。FIG. 5B is an illustrative perspective view for explaining an outline of a procedure for dividing the wafer into individual elements (semiconductor laser elements). 図5Cは、ウエハを個別素子(半導体レーザ素子)に分割する手順の概略を説明するための図解的な斜視図である。FIG. 5C is an illustrative perspective view for explaining an outline of a procedure for dividing the wafer into individual elements (semiconductor laser elements). 図6は、ウエハの表面におけるp側電極および受け部の配置を説明するための部分拡大平面図である。FIG. 6 is a partially enlarged plan view for explaining the arrangement of the p-side electrode and the receiving part on the surface of the wafer. 図7Aは、n側電極の第1の形成パターン例を示す底面図である。FIG. 7A is a bottom view showing a first formation pattern example of the n-side electrode. 図7Bは、n側電極の第2の形成パターン例を示す底面図である。FIG. 7B is a bottom view showing a second formation pattern example of the n-side electrode. 図7Cは、n側電極の第3の形成パターン例を示す底面図である。FIG. 7C is a bottom view illustrating a third formation pattern example of the n-side electrode. 図8Aおよび図8Bは、一次劈開の具体例を説明するための説明図である。8A and 8B are explanatory diagrams for explaining a specific example of primary cleavage. 図9Aおよび図9Bは、二次劈開の具体例を説明するための説明図である。9A and 9B are explanatory diagrams for describing a specific example of secondary cleavage. 図10Aおよび図10Bは、二次劈開の他の具体例を説明するための説明図である。10A and 10B are explanatory diagrams for explaining another specific example of the secondary cleavage. 図11Aはウエハの表面側からのスクライブ工程と裏面側からのブレーキング工程とで一次劈開を行った比較例に係る複数の試料(半導体レーザ素子)について、しきい値電流を測定した結果を示すヒストグラムである。図11Bはウエハの裏面側からのスクライブ工程と表面側からのブレーキング工程とで一次劈開を行った実施例に係る複数の試料(半導体レーザ素子)について、しきい値電流を測定した結果を示すヒストグラムである。FIG. 11A shows the result of measuring the threshold current for a plurality of samples (semiconductor laser elements) according to a comparative example in which primary cleaving was performed in the scribing process from the front side of the wafer and the braking process from the back side. It is a histogram. FIG. 11B shows the result of measuring the threshold current for a plurality of samples (semiconductor laser elements) according to an example in which primary cleaving was performed in the scribing process from the back side of the wafer and the braking process from the front side. It is a histogram. 図12Aは前記比較例に係る複数の試料についてスロープ効率を測定した結果を示すヒストグラムであり、図12Bは前記実施例に係る複数の試料についてスロープ効率を測定した結果を示すヒストグラムである。FIG. 12A is a histogram showing the results of measuring the slope efficiency of a plurality of samples according to the comparative example, and FIG. 12B is a histogram showing the results of measuring the slope efficiency of a plurality of samples according to the example. 図13Aは前記比較例に係る複数の試料について動作電流を測定した結果を示すヒストグラムであり、図13Bは前記実施例に係る複数の試料について動作電流を測定した結果を示すヒストグラムである。FIG. 13A is a histogram showing the result of measuring the operating current for a plurality of samples according to the comparative example, and FIG. 13B is a histogram showing the result of measuring the operating current for a plurality of samples according to the example.

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体レーザ素子の構成を説明するための斜視図であり、図2は、図1のII−II線に沿う縦断面図であり、図3は、図1のIII−III線に沿う横断面図である。
この半導体レーザ素子70は、基板1と、基板1上に結晶成長によって形成されたIII族窒化物半導体積層構造2と、基板1の裏面(III族窒化物半導体積層構造2と反対側の表面)に接触するように形成された裏面電極としてのn側電極3と、III族窒化物半導体積層構造2の表面に接触するように形成された表面電極としてのp側電極4とを備えたファブリペロー型のものである。p側電極4は、p側オーミック電極4Aと、p側パッド電極4Bとを含む。この実施形態では、基板1およびIII族窒化物半導体積層構造2によって、半導体レーザダイオード構造を構成する半導体積層構造が形成されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
1 is a perspective view for explaining a configuration of a semiconductor laser device according to an embodiment of the present invention, FIG. 2 is a longitudinal sectional view taken along a line II-II in FIG. 1, and FIG. It is a cross-sectional view which follows the III-III line of FIG.
The semiconductor laser device 70 includes a substrate 1, a group III nitride semiconductor multilayer structure 2 formed by crystal growth on the substrate 1, and a back surface of the substrate 1 (a surface opposite to the group III nitride semiconductor multilayer structure 2). Fabry-Perot comprising an n-side electrode 3 as a back electrode formed so as to be in contact with the p-type electrode and a p-side electrode 4 as a surface electrode formed so as to be in contact with the surface of the group III nitride semiconductor multilayer structure 2 Of the type. The p-side electrode 4 includes a p-side ohmic electrode 4A and a p-side pad electrode 4B. In this embodiment, the substrate 1 and the group III nitride semiconductor multilayer structure 2 form a semiconductor multilayer structure that constitutes a semiconductor laser diode structure.

基板1は、この実施形態では、GaN単結晶基板で構成されている。この基板1は、この実施形態では、非極性面の一つであるm面を主面としたものであり、この主面上における結晶成長によって、III族窒化物半導体積層構造2が形成されている。したがって、III族窒化物半導体積層構造2は、m面を結晶成長面(主面)とするIII族窒化物半導体からなる。   In this embodiment, the substrate 1 is composed of a GaN single crystal substrate. In this embodiment, the substrate 1 has an m-plane which is one of nonpolar surfaces as a main surface, and a group III nitride semiconductor multilayer structure 2 is formed by crystal growth on the main surface. Yes. Therefore, the group III nitride semiconductor multilayer structure 2 is made of a group III nitride semiconductor having the m-plane as a crystal growth surface (main surface).

III族窒化物半導体積層構造2を形成する各層は、基板1に対してコヒーレントに成長されている。コヒーレントな成長とは、下地層からの格子の連続性を保った状態での結晶成長をいう。下地層との格子不整合は、結晶成長される層の格子の歪みによって吸収され、下地層との界面での格子の連続性が保たれる。
GaNのa軸格子定数は、3.189Åであり、c軸格子定数は、5.185Åである。一方、無歪み(strain-free)の状態でのAlNのa軸格子定数は3.112Åであり、c軸格子定数は、4.982Åである。したがって、AlGaNのa軸格子定数およびc軸格子定数は、Al組成が大きいほど小さい。また、Al組成の増加に対する増加率は、c軸格子定数の方がa軸格子定数よりも大きい。よって、GaN基板上にAlGaN結晶をコヒーレントに成長させると、AlGaN結晶にはc軸方向およびa軸方向に引っ張り歪み(内部応力)が生じ、その大きさは、c軸方向の方が大きい。
Each layer forming the group III nitride semiconductor multilayer structure 2 is coherently grown with respect to the substrate 1. Coherent growth refers to crystal growth in a state where the continuity of the lattice from the underlayer is maintained. The lattice mismatch with the base layer is absorbed by the lattice distortion of the layer on which the crystal is grown, and the continuity of the lattice at the interface with the base layer is maintained.
The a-axis lattice constant of GaN is 3.189 、, and the c-axis lattice constant is 5.185 Å. On the other hand, the a-axis lattice constant of AlN in a strain-free state is 3.112 、, and the c-axis lattice constant is 4.982 Å. Therefore, the a-axis lattice constant and c-axis lattice constant of AlGaN are smaller as the Al composition is larger. The increase rate with respect to the increase in Al composition is larger for the c-axis lattice constant than the a-axis lattice constant. Therefore, when an AlGaN crystal is coherently grown on a GaN substrate, tensile strain (internal stress) is generated in the c-axis direction and the a-axis direction in the AlGaN crystal, and the magnitude is larger in the c-axis direction.

III族窒化物半導体積層構造2は、発光層10と、n型半導体層11と、p型半導体層12とを備えている。n型半導体層11は発光層10に対して基板1側に配置されており、p型半導体層12は発光層10に対してp側オーミック電極4A側に配置されている。こうして、発光層10が、n型半導体層11およびp型半導体層12によって挟持されていて、ダブルヘテロ接合が形成されている。発光層10には、n型半導体層11から電子が注入され、p型半導体層12から正孔が注入される。これらが発光層10で再結合することにより、光が発生するようになっている。   The group III nitride semiconductor multilayer structure 2 includes a light emitting layer 10, an n-type semiconductor layer 11, and a p-type semiconductor layer 12. The n-type semiconductor layer 11 is disposed on the substrate 1 side with respect to the light emitting layer 10, and the p-type semiconductor layer 12 is disposed on the p-side ohmic electrode 4 </ b> A side with respect to the light emitting layer 10. Thus, the light emitting layer 10 is sandwiched between the n-type semiconductor layer 11 and the p-type semiconductor layer 12, and a double heterojunction is formed. In the light emitting layer 10, electrons are injected from the n-type semiconductor layer 11 and holes are injected from the p-type semiconductor layer 12. When these are recombined in the light emitting layer 10, light is generated.

n型半導体層11は、基板1側から順に、n型GaNコンタクト層13(たとえば2μm厚)、n型AlInGaNクラッド層14(1.5μm厚以下。たとえば1.0μm厚)およびn型InGaNガイド層15(たとえば0.1μm厚)を積層して構成されている。一方、p型半導体層12は、発光層10の上に、順に、p型AlGaN電子ブロック層16(たとえば20nm厚)、p型InGaNガイド層17(たとえば0.1μm厚)、p型AlInGaNクラッド層18(1.5μm厚以下。たとえば0.4μm厚)およびp型GaNコンタクト層19(たとえば0.3μm厚)を積層して構成されている。   The n-type semiconductor layer 11 includes, in order from the substrate 1 side, an n-type GaN contact layer 13 (for example, 2 μm thickness), an n-type AlInGaN cladding layer 14 (for a thickness of 1.5 μm or less, for example, 1.0 μm thickness), and an n-type InGaN guide layer. 15 (for example, 0.1 μm thickness) is laminated. On the other hand, the p-type semiconductor layer 12 has a p-type AlGaN electron blocking layer 16 (for example, 20 nm thickness), a p-type InGaN guide layer 17 (for example, 0.1 μm thickness), and a p-type AlInGaN cladding layer on the light emitting layer 10 in order. 18 (1.5 μm thickness or less, for example, 0.4 μm thickness) and a p-type GaN contact layer 19 (for example, 0.3 μm thickness) are laminated.

n型GaNコンタクト層13およびp型GaNコンタクト層19は、低抵抗層である。p型GaNコンタクト層19は、p側オーミック電極4Aにオーミック接触している。n型GaNコンタクト層13は、GaNにたとえばn型ドーパントとしてのSiを高濃度にドープ(ドーピング濃度は、たとえば、3×1018cm−3)することによってn型半導体とされている。また、p型GaNコンタクト層19は、p型ドーパントとしてのMgを高濃度にドープ(ドーピング濃度は、たとえば、3×1019cm−3)することによってp型半導体層とされている。 The n-type GaN contact layer 13 and the p-type GaN contact layer 19 are low resistance layers. The p-type GaN contact layer 19 is in ohmic contact with the p-side ohmic electrode 4A. The n-type GaN contact layer 13 is made an n-type semiconductor by doping GaN with, for example, Si as an n-type dopant at a high concentration (doping concentration is, for example, 3 × 10 18 cm −3 ). The p-type GaN contact layer 19 is made a p-type semiconductor layer by doping Mg as a p-type dopant at a high concentration (doping concentration is, for example, 3 × 10 19 cm −3 ).

n型AlInGaNクラッド層14およびp型AlInGaNクラッド層18は、発光層10からの光をそれらの間に閉じ込める光閉じ込め効果を生じるものである。n型AlInGaNクラッド層14は、AlInGaNにたとえばn型ドーパントとしてのSiをドープ(ドーピング濃度は、たとえば、1×1018cm−3)することによってn型半導体とされている。また、p型AlInGaNクラッド層18は、p型ドーパントとしてのMgをドープ(ドーピング濃度は、たとえば、1×1019cm−3)することによってp型半導体層とされている。n型AlInGaNクラッド層14は、n型InGaNガイド層15よりもバンドギャップが広く、p型AlInGaNクラッド層18は、p型InGaNガイド層17よりもバンドギャップが広い。これにより、良好な閉じ込めを行うことができ、低閾値および高効率の半導体レーザダイオードを実現できる。 The n-type AlInGaN cladding layer 14 and the p-type AlInGaN cladding layer 18 produce a light confinement effect that confines light from the light emitting layer 10 therebetween. The n-type AlInGaN cladding layer 14 is made an n-type semiconductor by doping AlInGaN with, for example, Si as an n-type dopant (doping concentration is, for example, 1 × 10 18 cm −3 ). The p-type AlInGaN cladding layer 18 is made a p-type semiconductor layer by doping Mg as a p-type dopant (doping concentration is, for example, 1 × 10 19 cm −3 ). The n-type AlInGaN cladding layer 14 has a wider band gap than the n-type InGaN guide layer 15, and the p-type AlInGaN cladding layer 18 has a wider band gap than the p-type InGaN guide layer 17. Thereby, good confinement can be performed, and a low threshold and high efficiency semiconductor laser diode can be realized.

n型InGaNガイド層15およびp型InGaNガイド層17は、発光層10にキャリア(電子および正孔)を閉じ込めるためのキャリア閉じ込め効果を生じる半導体層であり、かつ、クラッド層14,18とともに、発光層10への光閉じ込め構造を形成している。これにより、発光層10における電子および正孔の再結合の効率が高められるようになっている。n型InGaNガイド層15は、InGaNにたとえばn型ドーパントとしてのSiをドープ(ドーピング濃度は、たとえば、1×1018cm−3)することによりn型半導体とされており、p型InGaNガイド層17は、InGaNにたとえばp型ドーパントとしてのMgをドープする(ドーピング濃度は、たとえば、5×1018cm−3)ことによってp型半導体とされている。 The n-type InGaN guide layer 15 and the p-type InGaN guide layer 17 are semiconductor layers that generate a carrier confinement effect for confining carriers (electrons and holes) in the light-emitting layer 10, and emit light together with the cladding layers 14 and 18. An optical confinement structure is formed in the layer 10. Thereby, the efficiency of recombination of electrons and holes in the light emitting layer 10 is increased. The n-type InGaN guide layer 15 is an n-type semiconductor by doping InGaN with, for example, Si as an n-type dopant (doping concentration is, for example, 1 × 10 18 cm −3 ), and the p-type InGaN guide layer 17 is made a p-type semiconductor by doping InGaN with, for example, Mg as a p-type dopant (doping concentration is, for example, 5 × 10 18 cm −3 ).

p型AlGaN電子ブロック層16は、AlGaNにp型ドーパントとしてのたとえばMgをドープ(ドーピング濃度は、たとえば、5×1018cm−3)して形成されたp型半導体であり、発光層10からの電子の流出を防いで、電子および正孔の再結合効率を高めている。
発光層10は、たとえばInGaNを含むMQW(多重量子井戸:multiple-quantum well)構造を有しており、電子と正孔とが再結合することにより光が発生し、その発生した光を増幅させるための層である。
The p-type AlGaN electron blocking layer 16 is a p-type semiconductor formed by doping AlGaN with, for example, Mg as a p-type dopant (doping concentration is, for example, 5 × 10 18 cm −3 ). This prevents the outflow of electrons and increases the recombination efficiency of electrons and holes.
The light emitting layer 10 has, for example, an MQW (multiple-quantum well) structure containing InGaN. Light is generated by recombination of electrons and holes, and the generated light is amplified. It is a layer for.

発光層10は、たとえば、InGaN層からなる量子井戸層(たとえば3nm厚)とAlGaN層からなる障壁層(バリア層:たとえば9nm厚)とを交互に複数周期繰り返し積層して構成された多重量子井戸(MQW:Multiple-Quantum Well)構造を有していてもよい。この場合に、InGaNからなる量子井戸層は、Inの組成比を5%以上とすることにより、バンドギャップが比較的小さくなり、AlGaNからなる障壁層は、バンドギャップが比較的大きくなる。たとえば、量子井戸層と障壁層とは交互に2〜7周期繰り返し積層されており、これにより、多重量子井戸構造の発光層が構成されている。発光波長は、量子井戸層のバンドギャップに対応しており、バンドギャップの調整は、インジウム(In)の組成比を調整することによって行うことができる。インジウムの組成比を大きくするほど、バンドギャップが小さくなり、発光波長が大きくなる。この実施形態では、発光波長は、量子井戸層(InGaN層)におけるInの組成を調整することによって、たとえば、450nm〜550nm(青色〜緑色)とされている。前記多重量子井戸構造は、Inを含む量子井戸層の数が3以下とされることが好ましい。   The light emitting layer 10 is, for example, a multiple quantum well formed by alternately laminating a quantum well layer (for example, 3 nm thick) made of an InGaN layer and a barrier layer (barrier layer: for example 9 nm thick) made of an AlGaN layer alternately for a plurality of periods. (MQW: Multiple-Quantum Well) structure. In this case, the quantum well layer made of InGaN has a relatively small band gap by setting the In composition ratio to 5% or more, and the barrier layer made of AlGaN has a relatively large band gap. For example, the quantum well layers and the barrier layers are alternately stacked repeatedly for 2 to 7 periods, thereby forming a light emitting layer having a multiple quantum well structure. The emission wavelength corresponds to the band gap of the quantum well layer, and the band gap can be adjusted by adjusting the composition ratio of indium (In). As the composition ratio of indium increases, the band gap decreases and the emission wavelength increases. In this embodiment, the emission wavelength is adjusted to, for example, 450 nm to 550 nm (blue to green) by adjusting the composition of In in the quantum well layer (InGaN layer). In the multiple quantum well structure, the number of quantum well layers containing In is preferably 3 or less.

図1等に示すように、p型半導体層12は、その一部が除去されることによって、直線状のリッジ20を形成している。より具体的には、p型コンタクト層19、p型AlInGaNクラッド層18およびp型InGaNガイド層17の一部がエッチング除去され、横断面視ほぼ台形形状(メサ形)のリッジ20が形成されている。このリッジ20は、c軸方向に沿って形成されている。   As shown in FIG. 1 and the like, the p-type semiconductor layer 12 is partially removed to form a linear ridge 20. More specifically, the p-type contact layer 19, the p-type AlInGaN cladding layer 18, and the p-type InGaN guide layer 17 are partially removed by etching to form a ridge 20 having a substantially trapezoidal shape (mesa shape) in cross section. Yes. The ridge 20 is formed along the c-axis direction.

さらに、III族窒化物半導体構造2の表面(リッジ20が形成された側の主面)においてリッジ20の両側には、リッジ20の長手方向に直交する方向に離れた位置に、4つの受け部30が形成されている。より具体的には、リッジ20の一端の両側方に一対の受け部30が配置されており、リッジ20の他端の両側方に別の一対の受け部30が配置されている。各受け部30は、p型半導体層12からなる土台部31と、この土台部31上に形成された薄膜部32とを含む。土台部31は、リッジ20と同様に、p型半導体層12の一部を除去することによって形成されている。すなわち、p型コンタクト層19、p型AlInGaNクラッド層18およびp型InGaNガイド層17の一部がエッチング除去され、横断面視ほぼ台形形状(メサ形)の土台部31が形成されている。薄膜部32は、土台部31の表面に形成された絶縁膜33,34(後述の絶縁層6)を含む。   Further, on the surface of the group III nitride semiconductor structure 2 (the main surface on the side where the ridge 20 is formed), four receiving portions are provided on both sides of the ridge 20 at positions separated in a direction perpendicular to the longitudinal direction of the ridge 20. 30 is formed. More specifically, a pair of receiving portions 30 are arranged on both sides of one end of the ridge 20, and another pair of receiving portions 30 are arranged on both sides of the other end of the ridge 20. Each receiving part 30 includes a base part 31 made of the p-type semiconductor layer 12 and a thin film part 32 formed on the base part 31. The base portion 31 is formed by removing a part of the p-type semiconductor layer 12, similarly to the ridge 20. That is, the p-type contact layer 19, the p-type AlInGaN cladding layer 18, and the p-type InGaN guide layer 17 are partially removed by etching to form a base portion 31 having a substantially trapezoidal shape (mesa shape) in cross-sectional view. The thin film portion 32 includes insulating films 33 and 34 (an insulating layer 6 described later) formed on the surface of the base portion 31.

各受け部30は、この実施形態では、平面視矩形状に形成されている。各受け部30は、リッジ20の長手方向(共振器長方向。この実施形態ではc軸方向)に直交する幅方向(共振器幅方向。この実施形態ではa軸方向)に関する長さが、リッジ20の幅よりも大きく形成されている。たとえば、リッジ20の幅は、2.5μm程度であり、これに対して、受け部30の前記幅方向の長さは数十μm〜数百μmであってもよい。また、各受け部30は、リッジ20に平行な方向の長さがリッジ20の長さ(共振器長)に比較して十分に短く形成されている。たとえば、リッジ20の長さは600μm程度であり、これに対して受け部30の共振器長方向の長さは数十μm程度であってもよい。さらに、各受け部30は、リッジ20から前記幅方向に沿って予め定める距離を開けて配置されている。リッジ20の幅方向中心と、受け部30のリッジ20側の端縁との間の距離は、数μm〜数十μm程度であってもよい。   Each receiving portion 30 is formed in a rectangular shape in plan view in this embodiment. Each receiving portion 30 has a length in the width direction (resonator width direction; a-axis direction in this embodiment) perpendicular to the longitudinal direction of the ridge 20 (resonator length direction; c-axis direction in this embodiment). It is formed larger than the width of 20. For example, the width of the ridge 20 is about 2.5 μm, whereas the length of the receiving portion 30 in the width direction may be several tens μm to several hundreds μm. Each receiving portion 30 is formed so that the length in the direction parallel to the ridge 20 is sufficiently shorter than the length of the ridge 20 (resonator length). For example, the length of the ridge 20 may be about 600 μm, while the length of the receiving portion 30 in the resonator length direction may be about several tens of μm. Further, each receiving portion 30 is arranged at a predetermined distance from the ridge 20 along the width direction. The distance between the center of the ridge 20 in the width direction and the edge of the receiving portion 30 on the ridge 20 side may be about several μm to several tens of μm.

III族窒化物半導体積層構造2は、リッジ20の長手方向両端における劈開により形成された鏡面からなる一対の端面21,22(劈開面)を有している。この一対の端面21,22は、互いに平行であり、この実施形態では、いずれもc軸に垂直(すなわち、c面)である。こうして、n型InGaNガイド層15、発光層10およびp型InGaNガイド層17によって、端面21,22をレーザ共振面とするファブリペロー共振器が形成されている。すなわち、発光層10で発生した光は、レーザ共振面21,22の間を往復しながら、誘導放出によって増幅される。そして、増幅された光の一部が、レーザ共振面21,22からレーザ光として素子外に取り出される。   The group III nitride semiconductor multilayer structure 2 has a pair of end surfaces 21 and 22 (cleavage surfaces) formed of mirror surfaces formed by cleavage at both longitudinal ends of the ridge 20. The pair of end faces 21 and 22 are parallel to each other, and in this embodiment, both are perpendicular to the c-axis (that is, c-plane). Thus, the n-type InGaN guide layer 15, the light emitting layer 10 and the p-type InGaN guide layer 17 form a Fabry-Perot resonator having the end faces 21 and 22 as laser resonance surfaces. That is, the light generated in the light emitting layer 10 is amplified by stimulated emission while reciprocating between the laser resonance surfaces 21 and 22. A part of the amplified light is extracted from the laser resonance surfaces 21 and 22 as laser light to the outside of the device.

レーザ共振面21,22において、裏面側の下縁領域には、レーザ共振面21,22を劈開によって形成する際のスクライブ加工に起因する端面加工痕8が幅方向全域にわたって形成されている。下縁領域とは、基板1およびIII族窒化物半導体積層構造2を含む半導体積層構造の裏面に連なる領域である。また、幅方向とは、III族窒化物半導体積層構造2の結晶成長面に平行であって、リッジ20の長手方向に直交する方向(共振器幅方向)である。   In the laser resonance surfaces 21 and 22, end face processing marks 8 resulting from scribing when the laser resonance surfaces 21 and 22 are formed by cleaving are formed over the entire width direction in the lower edge region on the back surface side. The lower edge region is a region connected to the back surface of the semiconductor multilayer structure including the substrate 1 and the group III nitride semiconductor multilayer structure 2. The width direction is a direction parallel to the crystal growth surface of the group III nitride semiconductor multilayer structure 2 and perpendicular to the longitudinal direction of the ridge 20 (resonator width direction).

また、基板1およびIII族窒化物半導体積層構造2を含む半導体積層構造は、リッジ20に平行な一対の側面25を有している。これらの一対の側面25には、元基板としてのウエハから半導体積層構造を劈開して分割するときのスクライブ加工に起因する側面加工痕28が長手方向全域に亘って形成されている。長手方向とは、リッジ20の長手方向に平行な方向(共振器長方向)である。スクライブ加工を裏面側から行った場合には、図1に示すように、側面25の下縁領域に側面加工痕28が形成されている。また、スクライブ加工を表面側から行った場合には、図10Bに示すように、側面25の上縁領域に側面加工痕38が形成されている。上縁領域とは、半導体積層構造の表面(リッジ20側の面)に連なる領域である。   The semiconductor multilayer structure including the substrate 1 and the group III nitride semiconductor multilayer structure 2 has a pair of side surfaces 25 parallel to the ridge 20. On these pair of side surfaces 25, side surface processing traces 28 resulting from scribing when the semiconductor laminated structure is cleaved and divided from the wafer as the original substrate are formed over the entire length direction. The longitudinal direction is a direction (resonator length direction) parallel to the longitudinal direction of the ridge 20. When the scribe processing is performed from the back side, a side processing mark 28 is formed in the lower edge region of the side surface 25 as shown in FIG. Further, when the scribing process is performed from the surface side, as shown in FIG. 10B, a side surface processing mark 38 is formed in the upper edge region of the side surface 25. The upper edge region is a region continuous with the surface of the semiconductor multilayer structure (the surface on the ridge 20 side).

n側電極3は、たとえばAlからなり、基板1にオーミック接続されている。また、p側オーミック電極4Aは、たとえばPtからなり、p型コンタクト層19にオーミック接続されている。p側オーミック電極4Aがリッジ20の頂面(帯状の接触領域)のp型GaNコンタクト層19だけに接触するように、p型InGaNガイド層17およびp型AlInGaNクラッド層18の露出面を覆う絶縁層6が設けられている。これにより、リッジ20に電流を集中させることができるので、効率的なレーザ発振が可能になる。また、リッジ20の表面は、p側オーミック電極4Aとの接触部を除く領域が絶縁層6で覆われて保護されているので、横方向の光閉じ込めを緩やかにして制御を容易にすることができるとともに、側面からのリーク電流を防ぐことができる。絶縁層6は、屈折率が1よりも大きな絶縁材料、たとえば、SiOやZrOで構成することができる。p側パッド電極4Bは、たとえば、Ti/Auで形成されている。 The n-side electrode 3 is made of, for example, Al and is ohmically connected to the substrate 1. The p-side ohmic electrode 4A is made of, for example, Pt and is ohmic-connected to the p-type contact layer 19. Insulation covering the exposed surfaces of the p-type InGaN guide layer 17 and the p-type AlInGaN cladding layer 18 so that the p-side ohmic electrode 4A contacts only the p-type GaN contact layer 19 on the top surface (band-like contact region) of the ridge 20 Layer 6 is provided. As a result, current can be concentrated on the ridge 20, so that efficient laser oscillation is possible. Further, since the surface of the ridge 20 is protected by covering the region except for the contact portion with the p-side ohmic electrode 4A with the insulating layer 6, the lateral light confinement can be moderated to facilitate the control. In addition, leakage current from the side surface can be prevented. The insulating layer 6 can be made of an insulating material having a refractive index larger than 1, for example, SiO 2 or ZrO 2 . The p-side pad electrode 4B is made of, for example, Ti / Au.

絶縁層6は、受け部30の表面および側面を覆っており、その一部は、薄膜部32を構成する絶縁膜34となっている。一方、p側オーミック電極4Aは、受け部30を露出させるパターンで形成されている。より具体的には、受け部30とp側オーミック電極4Aの周縁との間には、予め定める間隔が開けられている。この間隔は、たとえば、10μm程度であってもよい。   The insulating layer 6 covers the surface and side surfaces of the receiving portion 30, and a part of the insulating layer 6 is an insulating film 34 that constitutes the thin film portion 32. On the other hand, the p-side ohmic electrode 4 </ b> A is formed in a pattern that exposes the receiving portion 30. More specifically, a predetermined interval is provided between the receiving portion 30 and the peripheral edge of the p-side ohmic electrode 4A. This interval may be about 10 μm, for example.

リッジ20の頂面にはp側オーミック電極4Aが接しており、一方、受け部30はリッジ20とほぼ同じ高さの土台部31上に、絶縁膜33,34を積層した薄膜部32を配置した構造となっている。薄膜部32の厚さは、p側オーミック電極4Aの厚さと同等か、またはそれよりも厚い。そのため、受け部30の表面の高さ(III族窒化物半導体積層構造2の表面からの距離)は、リッジ20上のp側オーミック電極4Aの表面と同等か、またはそれよりも高い。これにより、後述する分割工程(ブレーク工程)において、リッジ20が劈開用のブレードから大きな外部応力を受けないので、リッジ20を保護できる。   The p-side ohmic electrode 4A is in contact with the top surface of the ridge 20, while the receiving portion 30 has a thin film portion 32 in which insulating films 33 and 34 are stacked on a base portion 31 that is almost the same height as the ridge 20. It has a structure. The thickness of the thin film portion 32 is equal to or greater than the thickness of the p-side ohmic electrode 4A. Therefore, the height of the surface of the receiving portion 30 (the distance from the surface of the group III nitride semiconductor multilayer structure 2) is equal to or higher than the surface of the p-side ohmic electrode 4A on the ridge 20. As a result, the ridge 20 can be protected because the ridge 20 does not receive a large external stress from the blade for cleavage in a dividing step (break step) described later.

レーザ共振面21,22は、それぞれ絶縁膜23,24(図1では図示を省略した。)によって被覆されている。レーザ共振面21は、+c軸側端面であり、レーザ共振面22は−c軸側端面である。すなわち、レーザ共振面21の結晶面は+c面であり、レーザ共振面22の結晶面は−c面である。+c面であるレーザ共振面21を被覆するように形成された絶縁膜23は、たとえばZrOの単膜からなる。これに対し、−c面であるレーザ共振面22に形成された絶縁膜24は、たとえばSiO膜とZrO膜とを交互に複数回繰り返し積層した多重反射膜で構成されている。絶縁膜23を構成するZrOの単膜は、その厚さがλ/2n(ただし、λは発光層10の発光波長。nはZrOの屈折率)とされている。一方、絶縁膜24を構成する多重反射膜は、たとえば、膜厚λ/4n(ただしnはSiOの屈折率)のSiO膜と、膜厚λ/4nのZrO膜とを交互に積層した構造となっている。 The laser resonance surfaces 21 and 22 are covered with insulating films 23 and 24 (not shown in FIG. 1), respectively. The laser resonance surface 21 is a + c-axis side end surface, and the laser resonance surface 22 is a −c-axis side end surface. That is, the crystal plane of the laser resonance surface 21 is a + c plane, and the crystal plane of the laser resonance plane 22 is a −c plane. The insulating film 23 formed so as to cover the laser resonance surface 21 which is the + c plane is made of, for example, a single film of ZrO 2 . On the other hand, the insulating film 24 formed on the laser resonance surface 22 that is the −c plane is composed of, for example, a multiple reflection film in which an SiO 2 film and a ZrO 2 film are alternately and repeatedly stacked a plurality of times. The ZrO 2 single film constituting the insulating film 23 has a thickness of λ / 2n 1 (where λ is the emission wavelength of the light emitting layer 10 and n 1 is the refractive index of ZrO 2 ). On the other hand, multiple reflection film constituting the insulating film 24, for example, a SiO 2 film with a thickness of lambda / 4n 2 (provided that n 2 is the refractive index of SiO 2), and a ZrO 2 film with a thickness of lambda / 4n 1 It has a laminated structure.

このような構造により、+c軸側レーザ共振面21における反射率は小さく、−c軸側レーザ共振面22における反射率が大きくなっている。より具体的には、たとえば、+c軸側レーザ共振面21の反射率は20%程度とされ、−c軸側レーザ共振面22における反射率は99.5%程度(ほぼ100%)となる。したがって、+c軸側レーザ共振面21から、より大きなレーザ出力が出射されることになる。すなわち、この半導体レーザ素子70では、+c軸側レーザ共振面21が、レーザ出射端面とされている。   With such a structure, the reflectance at the + c-axis side laser resonance surface 21 is small, and the reflectance at the −c-axis side laser resonance surface 22 is large. More specifically, for example, the reflectance of the + c-axis side laser resonance surface 21 is about 20%, and the reflectance of the −c-axis side laser resonance surface 22 is about 99.5% (almost 100%). Therefore, a larger laser output is emitted from the + c-axis side laser resonance surface 21. That is, in the semiconductor laser element 70, the + c-axis side laser resonance surface 21 is a laser emission end surface.

このような構成によって、n側電極3およびp側電極4を電源に接続し、n型半導体層11およびp型半導体層12から電子および正孔を発光層10に注入することによって、この発光層10内で電子および正孔の再結合を生じさせ、波長450nm〜550nmの光を発生させることができる。この光は、レーザ共振面21,22の間をガイド層15,16に沿って往復しながら、誘導放出によって増幅される。そして、レーザ出射端面であるレーザ共振面21から、より多くのレーザ出力が外部に取り出されることになる。   With such a configuration, the n-side electrode 3 and the p-side electrode 4 are connected to a power source, and electrons and holes are injected from the n-type semiconductor layer 11 and the p-type semiconductor layer 12 into the light-emitting layer 10, thereby 10 can cause recombination of electrons and holes to generate light having a wavelength of 450 nm to 550 nm. This light is amplified by stimulated emission while reciprocating between the laser resonance surfaces 21 and 22 along the guide layers 15 and 16. And more laser output is taken out from the laser resonance surface 21 which is a laser emission end face.

次に、この半導体レーザ素子70の製造方法について説明する。
半導体レーザ素子70を製造するには、まず、図4に図解的に示すように、GaN単結晶基板からなるIII族窒化物半導体基板1を構成する元基板であるウエハ5の上に、半導体レーザ素子70をそれぞれ構成する複数の個別素子80(半導体レーザ素子領域)が行列状に配列されて形成される。
Next, a method for manufacturing the semiconductor laser element 70 will be described.
In order to manufacture the semiconductor laser device 70, first, as schematically shown in FIG. 4, a semiconductor laser is formed on a wafer 5 which is a base substrate constituting a group III nitride semiconductor substrate 1 made of a GaN single crystal substrate. A plurality of individual elements 80 (semiconductor laser element regions) constituting the elements 70 are arranged in a matrix.

より具体的には、ウエハ5(GaN単結晶基板の状態)の上に、n型半導体層11、発光層10およびp型半導体層12がエピタキシャル成長させられることによって、III族窒化物半導体積層構造2が形成される。
III族窒化物半導体積層構造2が形成された後には、たとえばドライエッチングによりリッジ20および土台部31(受け部30の一部)が形成される。このドライエッチングに先立って、リッジ20および土台部31の形成領域には、ドライエッチングのためのハードマスクとして絶縁膜33(たとえば、酸化シリコン膜)が選択的に形成される。この絶縁膜33は、ドライエッチングの後に選択的に除去される。具体的には、土台部31上には絶縁膜33が残され、リッジ20の頂面上の絶縁膜33は除去される。こうして、土台部31上に薄膜部32を構成する一層目の絶縁膜33が形成される一方で、リッジ20の頂面は露出させられる。
More specifically, the n-type semiconductor layer 11, the light emitting layer 10 and the p-type semiconductor layer 12 are epitaxially grown on the wafer 5 (in the state of a GaN single crystal substrate), thereby obtaining a group III nitride semiconductor multilayer structure 2 Is formed.
After the group III nitride semiconductor multilayer structure 2 is formed, the ridge 20 and the base portion 31 (a part of the receiving portion 30) are formed by dry etching, for example. Prior to this dry etching, an insulating film 33 (for example, a silicon oxide film) is selectively formed as a hard mask for dry etching in the formation region of the ridge 20 and the base portion 31. This insulating film 33 is selectively removed after dry etching. Specifically, the insulating film 33 is left on the base portion 31, and the insulating film 33 on the top surface of the ridge 20 is removed. Thus, the first insulating film 33 constituting the thin film portion 32 is formed on the base portion 31, while the top surface of the ridge 20 is exposed.

次いで、たとえば酸化シリコンからなる絶縁層6が全面に形成された後、リッジ20の頂面上の絶縁層6がエッチングによって除去される。これにより、土台部31には、絶縁膜33上に、2層目の絶縁膜34(絶縁層6)が形成される。
この後、p側オーミック電極4A、p側パッド電極4B、およびn側電極3が形成される。p側オーミック電極4Aおよびp側パッド電極4Bは、パターニングにより、受け部30およびその周辺の領域を除いて形成される。これにより、p側オーミック電極4Aおよびp側パッド電極4Bは、受け部30を全く覆わず、p側電極4の周縁は、受け部30から間隔を開けて位置することになる。p側電極4の形成は、たとえば、抵抗加熱または電子線ビームによる金属蒸着装置によって行うことができる。
Next, after an insulating layer 6 made of, for example, silicon oxide is formed on the entire surface, the insulating layer 6 on the top surface of the ridge 20 is removed by etching. As a result, the second insulating film 34 (insulating layer 6) is formed on the insulating film 33 in the base portion 31.
Thereafter, the p-side ohmic electrode 4A, the p-side pad electrode 4B, and the n-side electrode 3 are formed. The p-side ohmic electrode 4A and the p-side pad electrode 4B are formed by patterning except for the receiving portion 30 and its peripheral region. As a result, the p-side ohmic electrode 4A and the p-side pad electrode 4B do not cover the receiving part 30 at all, and the periphery of the p-side electrode 4 is located at a distance from the receiving part 30. The p-side electrode 4 can be formed by, for example, resistance heating or a metal vapor deposition apparatus using an electron beam.

こうして、複数の個別素子80が形成された状態のウエハ5が得られる。必要に応じて、n側電極3の形成に先だって、ウエハ5を薄型化するために、その裏面側からの研削・研磨処理(たとえば、化学的機械的研磨)が行われる。
各個別素子80は、ウエハ5上に仮想される碁盤目状の切断ライン7(仮想的な線)によって区画される各矩形領域に形成されている。切断ライン7は、a軸に沿う(c面に沿う)端面切断ライン7aと、c軸に沿う(a面に沿う)側面切断ライン7bと、を有することになる。
In this way, the wafer 5 in which a plurality of individual elements 80 are formed is obtained. If necessary, prior to the formation of the n-side electrode 3, a grinding / polishing process (for example, chemical mechanical polishing) is performed from the back side thereof in order to reduce the thickness of the wafer 5.
Each individual element 80 is formed in each rectangular area defined by a grid-like cutting line 7 (virtual line) virtually on the wafer 5. The cutting line 7 has an end surface cutting line 7a along the a axis (along the c surface) and a side surface cutting line 7b along the c axis (along the a surface).

このような切断ライン7に沿って、ウエハ5が各個別素子80へと分割される。すなわち、ウエハ5を切断ライン7に沿って劈開して、個別素子80が切り出される。
次に、ウエハ5を個別素子80に分割する方法について、具体的に説明する。
図5A、図5Bおよび図5Cは、ウエハ5を個別素子80に分割する手順の概略を説明するための図解的な斜視図である。ウエハ5は、まず、共振器長方向(c軸方向)に直交する(すなわち、c面に平行な)端面切断ライン7aに沿って劈開される。これを以下「一次劈開」ということにする。この一次劈開により、図5Bに示すバー状体90が複数本得られる。各バー状体90の両側面91は、レーザ共振面21,22となる結晶面である。このバー状体90の側面91に、前述の絶縁膜23,24(反射率調整用の端面コート膜。図2参照)が形成される。
Along the cutting line 7, the wafer 5 is divided into individual elements 80. That is, the individual element 80 is cut out by cleaving the wafer 5 along the cutting line 7.
Next, a method for dividing the wafer 5 into the individual elements 80 will be specifically described.
5A, 5B and 5C are schematic perspective views for explaining an outline of a procedure for dividing the wafer 5 into the individual elements 80. FIG. The wafer 5 is first cleaved along an end face cutting line 7a orthogonal to the resonator length direction (c-axis direction) (that is, parallel to the c-plane). This is hereinafter referred to as “primary cleavage”. By this primary cleavage, a plurality of bar-like bodies 90 shown in FIG. 5B are obtained. Both side surfaces 91 of each bar-shaped body 90 are crystal planes that become the laser resonance surfaces 21 and 22. On the side surface 91 of the bar-shaped body 90, the above-described insulating films 23 and 24 (end surface coating films for adjusting the reflectance, see FIG. 2) are formed.

次に、各バー状体90は、共振器長方向(c軸方向)に平行な側面切断ライン7bに沿って切断される。これを以下「二次劈開」ということにする。この二次劈開により、図5Cに示すように、バー状体90が個別素子80毎に分割され、複数のチップが得られる。
図6は、ウエハ5の表面におけるp側電極4および受け部30の配置を説明するための部分拡大平面図である。ウエハ5上には、複数本のリッジ20がストライプ状に形成されている。すなわち、複数本のリッジ20は、一定の間隔を開けて互いに平行に形成されている。各リッジ20は、一方向に整列した複数個の個別素子80を通るように形成されている。各リッジ20に直交する方向に沿って、端面切断ライン7aが設定されている。端面切断ライン7aは、リッジ20に平行な方向(共振器長方向)に沿って、共振器長に等しい間隔で設定されている。
Next, each bar-like body 90 is cut along a side cut line 7b parallel to the resonator length direction (c-axis direction). This is hereinafter referred to as “secondary cleavage”. By this secondary cleavage, as shown in FIG. 5C, the bar-like body 90 is divided for each individual element 80, and a plurality of chips are obtained.
FIG. 6 is a partially enlarged plan view for explaining the arrangement of the p-side electrode 4 and the receiving portion 30 on the surface of the wafer 5. A plurality of ridges 20 are formed in a stripe shape on the wafer 5. That is, the plurality of ridges 20 are formed in parallel to each other with a certain interval. Each ridge 20 is formed to pass through a plurality of individual elements 80 aligned in one direction. An end face cutting line 7 a is set along a direction orthogonal to each ridge 20. The end face cutting lines 7 a are set along the direction parallel to the ridge 20 (resonator length direction) at intervals equal to the resonator length.

各リッジストライプ20の両側には、端面切断ライン7aの近傍の領域に、端面切断ライン7aを跨ぐように、平面視ほぼ矩形の受け部30が形成されている。一方、側面切断ライン7bは、隣り合うリッジ20からほぼ等距離の中間位置に、リッジ20と平行に設定されている。受け部30は、側面切断ライン7bを跨ぐ領域に渡って形成されている。すなわち、切断前のウエハ5の表面上では、端面切断ライン7aと側面切断ライン7bとの交差点を共有する4つの個別素子80にそれぞれ属する4つの受け部30が一体になっている。   On both sides of each ridge stripe 20, a receiving portion 30 having a substantially rectangular shape in plan view is formed in a region in the vicinity of the end face cutting line 7a so as to straddle the end face cutting line 7a. On the other hand, the side surface cutting line 7 b is set in parallel with the ridge 20 at an intermediate position substantially equidistant from the adjacent ridges 20. The receiving part 30 is formed over the region straddling the side cutting line 7b. That is, on the surface of the wafer 5 before cutting, the four receiving portions 30 respectively belonging to the four individual elements 80 sharing the intersection of the end surface cutting line 7a and the side surface cutting line 7b are integrated.

p側オーミック電極4Aは、リッジ20の頂面の全域にわたって形成されている。リッジ20の頂面以外の領域では、p側電極4は、側面切断ライン7bから予め定める距離だけ後退した位置に幅方向周縁が配置される帯状パターンで形成されている。さらに、p側電極4は、リッジ20の長手方向に関して受け部30に対応する領域では幅狭の帯状パターンに形成されていて、受け部30を回避している。より具体的には、この領域では、p側オーミック電極4Aは、リッジ20の頂面付近にのみ形成され、p側パッド電極4Bは形成されていない。   The p-side ohmic electrode 4 </ b> A is formed over the entire top surface of the ridge 20. In the region other than the top surface of the ridge 20, the p-side electrode 4 is formed in a band-like pattern in which the width direction peripheral edge is disposed at a position retracted by a predetermined distance from the side surface cutting line 7b. Further, the p-side electrode 4 is formed in a narrow strip pattern in a region corresponding to the receiving portion 30 in the longitudinal direction of the ridge 20, and avoids the receiving portion 30. More specifically, in this region, the p-side ohmic electrode 4A is formed only near the top surface of the ridge 20, and the p-side pad electrode 4B is not formed.

図7Aは、n側電極3の第1の形成パターン例を示す底面図である。この例では、n側電極3は、切断ライン7a,7bによって区画される複数の矩形領域内にそれぞれ矩形パターンで形成されている。個々のn側電極3は、端面切断ライン7aおよび側面切断ライン7bのいずれからも予め定める距離だけ後退した周縁を有している。より具体的には、個々のn側電極3は、半導体レーザ素子70のレーザ共振面21,22に対応する端面切断ライン7aから後退した端面後退部3aと、半導体レーザ素子70の側面25に対応する側面切断ライン7bに対向する側面後退部3bとをその周縁に有している。端面後退部3aは、端面切断ライン7aと平行な直線状に形成されており、側面後退部3bは側面切断ライン7bと平行な直線状に形成されている。したがって、複数のn側電極3が形成されていない部分は、切断ライン7a,7bに整合する細い線状領域をなす。よって、この線状領域を目印として、ウエハ5を切断する際に必要な加工を行うことができる。   FIG. 7A is a bottom view showing a first formation pattern example of the n-side electrode 3. In this example, the n-side electrode 3 is formed in a rectangular pattern in each of a plurality of rectangular areas defined by the cutting lines 7a and 7b. Each n-side electrode 3 has a peripheral edge that is set back by a predetermined distance from both the end face cutting line 7a and the side face cutting line 7b. More specifically, each n-side electrode 3 corresponds to the end surface receding portion 3 a that recedes from the end surface cutting line 7 a corresponding to the laser resonance surfaces 21 and 22 of the semiconductor laser element 70 and the side surface 25 of the semiconductor laser element 70. The side surface retreat part 3b which opposes the side surface cutting line 7b to be performed is provided in the periphery. The end face receding part 3a is formed in a straight line parallel to the end face cutting line 7a, and the side face receding part 3b is formed in a straight line parallel to the side face cutting line 7b. Therefore, the portion where the plurality of n-side electrodes 3 are not formed forms a thin linear region that matches the cutting lines 7a and 7b. Therefore, processing necessary when cutting the wafer 5 can be performed using the linear region as a mark.

図7Bは、n側電極3の第2の形成パターン例を示す底面図である。この例では、n側電極3は、端面切断ライン7aによって区画される複数の帯状領域内にそれぞれ帯状パターンで形成されている。この例のn側電極3は、側面切断ライン7bでは分離されていない。個々のn側電極3は、半導体レーザ素子70のレーザ共振面21,22に対応した端面切断ライン7aから予め定める距離だけ後退した端面後退部3cを周縁に有している。端面後退部3cは、端面切断ライン7aと平行な直線状に形成されている。したがって、複数のn側電極3が形成されていない部分は、端面切断ライン7aに整合する細い線状領域をなす。よって、この線状領域を目印として、ウエハ5を切断する際に必要な加工を行うことができる。   FIG. 7B is a bottom view illustrating a second formation pattern example of the n-side electrode 3. In this example, the n-side electrode 3 is formed in a strip pattern in each of a plurality of strip regions defined by the end face cutting lines 7a. The n-side electrode 3 in this example is not separated by the side surface cutting line 7b. Each n-side electrode 3 has an end face receding portion 3 c that is receded by a predetermined distance from the end face cutting line 7 a corresponding to the laser resonance surfaces 21 and 22 of the semiconductor laser element 70. The end surface receding portion 3c is formed in a straight line parallel to the end surface cutting line 7a. Therefore, the portion where the plurality of n-side electrodes 3 are not formed forms a thin linear region that matches the end face cutting line 7a. Therefore, processing necessary when cutting the wafer 5 can be performed using the linear region as a mark.

図7Cは、n側電極3の第3の形成パターン例を示す底面図である。この例では、n側電極3は、各端面切断ライン7aの両端に一対のノッチ37を有している。ノッチ37は、n側電極3の内方に向かって後退する形状を有している。この例のn側電極3は、切断ライン7a,7bでは分離されていない。リッジ20に直交する方向に沿って対向する一対のノッチ37を通る直線は、端面切断ライン7aに整合する。そこで、ノッチ37を目印として、ウエハ5を切断する際に必要な加工を行うことができる。   FIG. 7C is a bottom view showing a third formation pattern example of the n-side electrode 3. In this example, the n-side electrode 3 has a pair of notches 37 at both ends of each end face cutting line 7a. The notch 37 has a shape that recedes inward of the n-side electrode 3. The n-side electrode 3 in this example is not separated by the cutting lines 7a and 7b. A straight line passing through a pair of notches 37 facing along the direction orthogonal to the ridge 20 is aligned with the end face cutting line 7a. Therefore, using the notch 37 as a mark, processing necessary for cutting the wafer 5 can be performed.

図8Aおよび図8Bは、一次劈開の具体例を説明するための説明図である。一次劈開は、図8Aに示す裏面スクライブ工程と、図8Bに示す表面ブレーキング工程とを含む。
裏面スクライブ工程は、図8Aに示すように、ウエハ5の裏面から端面切断ライン7aに沿ってスクライブ加工を施す工程である。ウエハ5の表面はリッジ20が形成されている主面であり、その反対の主面がウエハ5の裏面である。スクライブ加工は、レーザ加工機(レーザスクライバ)によって行ってもよいし、ダイヤモンドスクライバによって行ってもよい。スクライブ加工によって、ウエハ5の裏面側には、端面切断ライン7aに沿って、連続した端面加工痕8が形成されることになる。この端面加工痕8は、各個別素子80(半導体レーザ素子70)において、レーザ共振面21,22の幅方向全域に渡って連続することになる。端面加工痕8は、溝形状(分割ガイド溝)であってもよい。スクライブ加工の深さは、端面切断ライン7aにおけるウエハ5の厚さ(より正確には基板1およびIII族窒化物半導体積層構造2を含む半導体積層構造の厚さ)の10%以上であることが好ましい。したがって、端面加工痕8は、ウエハ5(基板1およびIII族窒化物半導体積層構造2)の裏面から、その厚さの10%以上の深さの範囲に至る下縁領域に形成されることになる。
8A and 8B are explanatory diagrams for explaining a specific example of primary cleavage. The primary cleavage includes a back surface scribing process shown in FIG. 8A and a front surface breaking process shown in FIG. 8B.
As shown in FIG. 8A, the back surface scribing step is a step of performing a scribing process from the back surface of the wafer 5 along the end surface cutting line 7a. The front surface of the wafer 5 is a main surface on which the ridge 20 is formed, and the opposite main surface is the back surface of the wafer 5. The scribe processing may be performed by a laser processing machine (laser scriber) or may be performed by a diamond scriber. By the scribing process, a continuous end surface processing mark 8 is formed on the back surface side of the wafer 5 along the end surface cutting line 7a. This end face processing mark 8 is continuous over the entire width direction of the laser resonance surfaces 21 and 22 in each individual element 80 (semiconductor laser element 70). The end surface processing mark 8 may have a groove shape (divided guide groove). The depth of the scribing process is 10% or more of the thickness of the wafer 5 in the end face cutting line 7a (more precisely, the thickness of the semiconductor multilayer structure including the substrate 1 and the group III nitride semiconductor multilayer structure 2). preferable. Therefore, the end face processing mark 8 is formed in the lower edge region extending from the back surface of the wafer 5 (the substrate 1 and the group III nitride semiconductor multilayer structure 2) to a depth range of 10% or more of the thickness. Become.

表面ブレーキング工程は、図8Bに示すように、ウエハ5の表面側から、端面切断ライン7aに沿ってブレード9(たとえばセラミックブレード)をあてがって、ウエハ5に外力を加える工程である。これにより、ウエハ5は、端面加工痕8に沿って、ウエハ5の主面に垂直な結晶面で劈開される。こうして、リッジ20に垂直な劈開面からなるレーザ共振面21,22が得られる。これらのレーザ共振面21,22は、裏面側の下縁領域にそれぞれ端面加工痕8を有することになる。端面加工痕8は、たとえば、線状の溝を長手方向に沿って半割した形状(部分溝形状)を有していてもよい。   As shown in FIG. 8B, the surface breaking step is a step of applying an external force to the wafer 5 by applying a blade 9 (for example, a ceramic blade) along the end surface cutting line 7 a from the surface side of the wafer 5. As a result, the wafer 5 is cleaved along a crystal plane perpendicular to the main surface of the wafer 5 along the end face processing marks 8. In this way, the laser resonance surfaces 21 and 22 composed of cleavage planes perpendicular to the ridge 20 are obtained. These laser resonance surfaces 21 and 22 respectively have end face processing marks 8 in the lower edge region on the back surface side. The end surface processing mark 8 may have, for example, a shape (partial groove shape) obtained by halving a linear groove along the longitudinal direction.

ブレード9をウエハ5にあてがうとき、ブレード9のエッジは受け部30に当接し、プレート9からの外力の大部分は受け部30で受けられる。これは、受け部30の高さがリッジ20の高さ(より正確にはその頂面に形成されたp側オーミック電極4Aの高さ)以上であり、受け部30のブレード9に沿う方向の長さがリッジ20の幅よりも大きいからである。したがって、ブレード9によってウエハ5に外力を加えるとき、この外力のほとんど(または全部)は受け部30によって受けられ、リッジ20にはほとんど(または全く)作用しない。そのため、リッジ20を外力から保護しながら、ブレード9によるブレーキング工程を行うことができる。したがって、導波路を傷付けることなく一次劈開を行うことができるから、歩留まりがよくなる。   When the blade 9 is applied to the wafer 5, the edge of the blade 9 abuts on the receiving portion 30, and most of the external force from the plate 9 is received by the receiving portion 30. This is because the height of the receiving portion 30 is equal to or higher than the height of the ridge 20 (more precisely, the height of the p-side ohmic electrode 4A formed on the top surface), and in the direction along the blade 9 of the receiving portion 30. This is because the length is larger than the width of the ridge 20. Therefore, when an external force is applied to the wafer 5 by the blade 9, most (or all) of the external force is received by the receiving portion 30 and hardly (or not) acts on the ridge 20. Therefore, the braking process by the blade 9 can be performed while protecting the ridge 20 from external force. Therefore, since the primary cleavage can be performed without damaging the waveguide, the yield is improved.

図9Aおよび図9Bは、二次劈開の具体例を説明するための説明図である。この具体例に係る二次劈開は、図9Aに示す裏面スクライブ工程と、図9Bに示す表面ブレーキング工程とを含む。
裏面スクライブ工程は、図9Aに示すように、ウエハ5の裏面から側面切断ライン7bに沿ってスクライブ加工を施す工程である。このスクライブ加工は、一次劈開のブレーキング工程の前に行うことが好ましいが、一次劈開のスクライブ加工(端面切断ライン7aに沿ったスクライブ加工)の前であっても後であってもよい。スクライブ加工は、レーザ加工機(レーザスクライバ)によって行ってもよいし、ダイヤモンドスクライバによって行ってもよいが、一次劈開のスクライブ加工と同じ加工方法が好ましい。スクライブ加工によって、ウエハ5の裏面側には、側面切断ライン7bに沿って、側面加工痕28が形成されることになる。側面加工痕28は、溝形状(分割ガイド溝)であってもよい。スクライブ加工の深さは、側面切断ライン7bにおけるウエハ5の厚さ(より正確にはリッジ20および受け部30以外の部分における基板1およびIII族窒化物半導体積層構造2の合計の厚さ)の80%以上であることが好ましい。したがって、側面加工痕28は、ウエハ5(基板1およびIII族窒化物半導体積層構造2を含む半導体積層構造)の裏面から、その厚さの80%以上の深さの範囲に至る下縁領域に形成されることになる。
9A and 9B are explanatory diagrams for describing a specific example of secondary cleavage. The secondary cleavage according to this specific example includes a back surface scribe process shown in FIG. 9A and a front surface breaking process shown in FIG. 9B.
As shown in FIG. 9A, the back surface scribing step is a step of performing a scribing process from the back surface of the wafer 5 along the side surface cutting line 7b. The scribing process is preferably performed before the primary cleavage braking process, but may be performed before or after the primary cleavage scribing process (scribing process along the end surface cutting line 7a). The scribe processing may be performed by a laser processing machine (laser scriber) or a diamond scriber, but the same processing method as the primary cleavage scribe processing is preferable. By the scribing process, a side surface processing mark 28 is formed on the back surface side of the wafer 5 along the side surface cutting line 7b. The side surface processing mark 28 may have a groove shape (divided guide groove). The depth of the scribing process is the thickness of the wafer 5 in the side surface cutting line 7b (more precisely, the total thickness of the substrate 1 and the group III nitride semiconductor multilayer structure 2 in a portion other than the ridge 20 and the receiving portion 30). It is preferable that it is 80% or more. Therefore, the side surface processing trace 28 is in the lower edge region extending from the back surface of the wafer 5 (the semiconductor multilayer structure including the substrate 1 and the group III nitride semiconductor multilayer structure 2) to a depth range of 80% or more of the thickness. Will be formed.

表面ブレーキング工程は、図9Bに示すように、一次劈開におけるブレーキング工程よりも後に行われる。したがって、二次劈開における表面ブレーキング工程は、一次劈開によって得られたバー状体80の表面側から、側面切断ライン7bに沿ってブレード29(たとえばセラミックブレード)をあてがって、ウエハ5(バー状体80)に外力を加える工程である。これにより、ウエハ5(バー状体80)は、側面加工痕28に沿って、ウエハ5の主面に垂直な結晶面で劈開される。こうして、リッジ20に平行な側面25が形成される。これらの側面25は、裏面側の下縁領域にそれぞれ側面加工痕28を有することになる。側面加工痕28は、たとえば、線状の溝を長手方向に沿って半割した形状(部分溝形状)を有していてもよい。   As shown in FIG. 9B, the surface braking process is performed after the braking process in the primary cleavage. Therefore, in the surface breaking process in the secondary cleavage, the blade 29 (for example, a ceramic blade) is applied along the side surface cutting line 7b from the surface side of the bar-shaped body 80 obtained by the primary cleavage, and the wafer 5 (bar-shaped). This is a step of applying an external force to the body 80). As a result, the wafer 5 (bar-shaped body 80) is cleaved along a side surface processing mark 28 with a crystal plane perpendicular to the main surface of the wafer 5. Thus, the side surface 25 parallel to the ridge 20 is formed. Each of the side surfaces 25 has a side processing mark 28 in a lower edge region on the back surface side. The side surface processing mark 28 may have, for example, a shape (partial groove shape) obtained by halving a linear groove along the longitudinal direction.

ブレード29をウエハ5(バー状体80)にあてがうとき、ブレード29のエッジは受け部30に当接する。これは、受け部30の高さがp側オーミック電極4Aの高さよりも高いからである。したがって、ブレード29によってウエハ5(バー状体80)に外力を加えるとき、この外力は、最初に受け部30によって受けられる。そのため、受け部30から劈開が始まり、バー状体80の共振器長方向全域へと劈開範囲が広がる。これにより、リッジ20に平行な側面に関する劈開も安定して行うことができる。   When the blade 29 is applied to the wafer 5 (bar-shaped body 80), the edge of the blade 29 comes into contact with the receiving portion 30. This is because the height of the receiving portion 30 is higher than the height of the p-side ohmic electrode 4A. Therefore, when an external force is applied to the wafer 5 (bar-shaped body 80) by the blade 29, the external force is first received by the receiving portion 30. Therefore, the cleavage starts from the receiving portion 30 and the cleavage range is extended to the entire resonator length direction of the bar-shaped body 80. Thereby, the cleavage regarding the side surface parallel to the ridge 20 can also be performed stably.

図10Aおよび図10Bは、二次劈開の他の具体例を説明するための説明図である。この具体例に係る二次劈開は、図10Aに示す表面スクライブ工程と、図10Bに示す裏面ブレーキング工程とを含む。
表面スクライブ工程は、図10Aに示すように、ウエハ5の表面から側面切断ライン7bに沿ってスクライブ加工を施す工程である。このスクライブ加工は、一次劈開のブレーキング工程の前に行うことが好ましいが、一次劈開のスクライブ加工(端面切断ライン7aに沿ったスクライブ加工)の前であっても後であってもよい。スクライブ加工は、レーザ加工機(レーザスクライバ)によって行ってもよいし、ダイヤモンドスクライバによって行ってもよい。スクライブ加工によって、ウエハ5の表面側には、側面切断ライン7bに沿って、側面加工痕38が形成されることになる。側面加工痕38は、溝形状(分割ガイド溝)であってもよい。スクライブ加工の深さは、側面切断ライン7bにおけるウエハ5の厚さ(より正確にはリッジ20および受け部30以外の部分における基板1およびIII族窒化物半導体積層構造2の合計の厚さ)の80%以上であることが好ましい。したがって、側面加工痕38は、ウエハ5(基板1およびIII族窒化物半導体積層構造2を含む半導体積層構造)の表面から、その厚さの80%以上の深さの範囲に至る上縁領域に形成されることになる。
10A and 10B are explanatory diagrams for explaining another specific example of the secondary cleavage. The secondary cleavage according to this specific example includes a front surface scribing process shown in FIG. 10A and a back surface braking process shown in FIG. 10B.
The surface scribing step is a step of performing a scribing process from the surface of the wafer 5 along the side surface cutting line 7b as shown in FIG. 10A. The scribing process is preferably performed before the primary cleavage braking process, but may be performed before or after the primary cleavage scribing process (scribing process along the end surface cutting line 7a). The scribe processing may be performed by a laser processing machine (laser scriber) or may be performed by a diamond scriber. By the scribing process, side surface processing marks 38 are formed on the front surface side of the wafer 5 along the side surface cutting line 7b. The side surface processing mark 38 may have a groove shape (divided guide groove). The depth of the scribing process is the thickness of the wafer 5 in the side surface cutting line 7b (more precisely, the total thickness of the substrate 1 and the group III nitride semiconductor multilayer structure 2 in a portion other than the ridge 20 and the receiving portion 30). It is preferable that it is 80% or more. Therefore, the side surface processing trace 38 is in the upper edge region extending from the surface of the wafer 5 (the semiconductor laminated structure including the substrate 1 and the group III nitride semiconductor laminated structure 2) to a depth range of 80% or more of the thickness. Will be formed.

裏面ブレーキング工程は、図10Bに示すように、一次劈開におけるブレーキング工程よりも後に行われる。したがって、二次劈開における裏面ブレーキング工程は、一次劈開によって得られたバー状体80の裏面側から、側面切断ライン7bに沿ってブレード39(たとえばセラミックブレード)をあてがって、ウエハ5(バー状体80)に外力を加える工程である。これにより、ウエハ5(バー状体80)は、側面加工痕38に沿って、ウエハ5の主面に垂直な結晶面で劈開される。こうして、リッジ20に平行な側面25が形成される。これらの側面25は、裏面側の上縁領域にそれぞれ側面加工痕38を有することになる。側面加工痕38は、たとえば、線状の溝を長手方向に沿って半割した形状(部分溝形状)を有していてもよい。   As shown in FIG. 10B, the back surface braking process is performed after the braking process in the primary cleavage. Therefore, the back surface breaking process in the secondary cleavage is performed by applying the blade 39 (for example, a ceramic blade) along the side surface cutting line 7b from the back surface side of the bar-like body 80 obtained by the primary cleavage, and the wafer 5 (bar shape). This is a step of applying an external force to the body 80). As a result, the wafer 5 (bar-shaped body 80) is cleaved along a side surface processing mark 38 with a crystal plane perpendicular to the main surface of the wafer 5. Thus, the side surface 25 parallel to the ridge 20 is formed. These side surfaces 25 respectively have side surface processing marks 38 in the upper edge region on the back surface side. The side surface processing mark 38 may have, for example, a shape (partial groove shape) obtained by halving a linear groove along the longitudinal direction.

図11Aはウエハ5の表面側からのスクライブ工程と裏面側からのブレーキング工程とで一次劈開を行った比較例に係る複数の試料(半導体レーザ素子)について、しきい値電流Ithを測定した結果を示すヒストグラムである。この場合、スクライブ工程は、リッジ20を傷付けないように、端面切断ライン7aに沿って、リッジ20の部分で分断されるミシン目状の不連続パターンで行った。一方、図11Bはウエハ5の裏面側からのスクライブ工程と表面側からのブレーキング工程とで一次劈開を行った実施例に係る複数の試料(半導体レーザ素子)について、しきい値電流Ithを測定した結果を示すヒストグラムである。スクライブ工程は、前述のとおり、端面切断ライン7aに沿って連続線状に行った。図11Aおよび図11Bの比較から、実施例は比較例よりもしきい値電流Ithが約4割低減されたことが分かる。   FIG. 11A shows the result of measuring the threshold current Ith for a plurality of samples (semiconductor laser elements) according to a comparative example in which primary cleavage was performed in the scribing process from the front surface side and the braking process from the back surface side of the wafer 5. It is a histogram which shows. In this case, the scribing process was performed with a perforated discontinuous pattern cut along the edge cutting line 7 a along the ridge 20 so as not to damage the ridge 20. On the other hand, FIG. 11B shows the measurement of the threshold current Ith for a plurality of samples (semiconductor laser devices) according to an example in which primary cleaving was performed in the scribing process from the back surface side and the braking process from the front surface side of the wafer 5. It is a histogram which shows the result. As described above, the scribing process was performed in a continuous line along the end face cutting line 7a. From the comparison between FIG. 11A and FIG. 11B, it can be seen that the threshold current Ith was reduced by about 40% in the example compared to the comparative example.

図12Aは前述の比較例に係る複数の試料についてスロープ効率SEを測定した結果を示すヒストグラムであり、図12Bは前述の実施例に係る複数の試料についてスロープ効率SEを測定した結果を示すヒストグラムである。これらの比較から、実施例は比較例よりもスロープ効率SEが約4割増加したことが分かる。
図13Aは前述の比較例に係る複数の試料について動作電流Iopを測定した結果を示すヒストグラムであり、図13Bは前述の実施例に係る複数の試料について動作電流Iopを測定した結果を示すヒストグラムである。これらの比較から、実施例は比較例よりも動作電流Iopが約4割減少したことが分かる。
FIG. 12A is a histogram showing the result of measuring the slope efficiency SE for a plurality of samples according to the above-described comparative example, and FIG. 12B is a histogram showing the result of measuring the slope efficiency SE for a plurality of samples according to the above-described example. is there. From these comparisons, it can be seen that the slope efficiency SE of the example increased by about 40% compared to the comparative example.
FIG. 13A is a histogram showing the result of measuring the operating current Iop for a plurality of samples according to the above-described comparative example, and FIG. 13B is a histogram showing the result of measuring the operating current Iop for a plurality of samples according to the above-described embodiment. is there. From these comparisons, it can be seen that the operating current Iop was reduced by about 40% in the example compared to the comparative example.

以上のように、この実施形態の半導体レーザ素子70においては、基板1およびIII族窒化物半導体積層構造2を含む半導体積層構造が、レーザ共振面21,22の下縁領域に形成された端面加工痕8を有している。すなわち、この半導体レーザ素子70では、半導体積層構造の裏面側から加工を施して端面加工痕8を形成し、半導体積層構造の表面側からブレード9をあてがって外力を加えることで元基板を劈開し、その劈開面によってレーザ共振面21,22を形成できる。端面加工痕8は、リッジ20が形成されていない裏面側に形成されるので、リッジ20の付近に不連続部を有する不連続パターンに形成する必要がないから、連続パターンに形成できる。そのため、表面側から加える外力による劈開を安定に行うことができるので、良好な劈開面を得ることができる。これにより、特性の優れた半導体レーザ素子70を提供できる。具体的には、しきい値電流の低減、スロープ効率の増大、および動作電流の低減を達成できる。   As described above, in the semiconductor laser device 70 of this embodiment, the end surface processing in which the semiconductor multilayer structure including the substrate 1 and the group III nitride semiconductor multilayer structure 2 is formed in the lower edge region of the laser resonance surfaces 21 and 22 is performed. It has a mark 8. That is, in this semiconductor laser device 70, processing is performed from the back surface side of the semiconductor multilayer structure to form an end surface processing mark 8, and the original substrate is cleaved by applying an external force by applying the blade 9 from the front surface side of the semiconductor multilayer structure. The laser resonant surfaces 21 and 22 can be formed by the cleaved surfaces. Since the end surface processing mark 8 is formed on the back surface side where the ridge 20 is not formed, it is not necessary to form the discontinuous pattern having a discontinuous portion in the vicinity of the ridge 20, so that it can be formed in a continuous pattern. Therefore, since the cleavage by the external force applied from the surface side can be performed stably, a good cleavage surface can be obtained. Thereby, the semiconductor laser device 70 having excellent characteristics can be provided. Specifically, a reduction in threshold current, an increase in slope efficiency, and a reduction in operating current can be achieved.

また、半導体レーザ素子70においては、III族窒化物半導体積層構造2の表面においてリッジ20の長手方向と直交する幅方向へ離れた位置に受け部30が配置されており、この受け部30は、リッジ20以上の高さを有し、前記幅方向の長さがリッジ20の幅よりも大きく、かつp側オーミック電極4Aから間隔を開けて形成されている。これにより、ウエハ5の表面側にブレード9をあてがって外力を加えるときに、この外力のほとんどまたは全部を受け部30に作用させることができる。これにより、リッジ20を保護しながら元基板であるウエハ5を分割(劈開)して、良好な劈開面からなるレーザ共振面21,22を形成できる。しかも、受け部30は、幅方向の長さがリッジ20の幅よりも大きいので、外力を確実に受けることができる。また、受け部30は、p側オーミック電極4Aから間隔を開けて形成されているので、外力を受けるときにp側オーミック電極4Aを傷付けることがない。これにより、電流リーク等の不具合の原因となることもない。   Further, in the semiconductor laser element 70, the receiving portion 30 is disposed at a position away from the surface of the group III nitride semiconductor multilayer structure 2 in the width direction perpendicular to the longitudinal direction of the ridge 20, It has a height equal to or greater than that of the ridge 20, has a length in the width direction larger than the width of the ridge 20, and is spaced from the p-side ohmic electrode 4A. Thereby, when the blade 9 is applied to the surface side of the wafer 5 and an external force is applied, most or all of the external force can be applied to the receiving portion 30. As a result, it is possible to divide (cleave) the wafer 5 which is the original substrate while protecting the ridge 20, and to form the laser resonance surfaces 21 and 22 each having a good cleavage surface. In addition, since the receiving portion 30 has a length in the width direction that is larger than the width of the ridge 20, it can reliably receive an external force. In addition, since the receiving portion 30 is formed at a distance from the p-side ohmic electrode 4A, the p-side ohmic electrode 4A is not damaged when receiving an external force. Thereby, it does not cause troubles such as current leakage.

以上、この発明の一実施形態について説明したが、この発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、リッジ20の両側に受け部30を設けて、端面切断ライン7aに沿ってウエハ5を分割する際にブレード9がリッジ20に外力をほとんど及ぼさないようになっている。しかし、リッジ20の高さがさほど高くなく、リッジ20が損傷する可能性が低い場合には、受け部30を省いてもよい。また、III族窒化物半導体積層構造2を構成する各層の組成は一例にすぎず、必要な仕様に応じて変更してもよい。さらに、前述の実施形態では、m面を成長主面としたIII族窒化物半導体積層構造2を用いる例を示したが、他の非極性面であるa面、極性面であるc面、または半極性面を主面(結晶成長面)としたIII族窒化物半導体積層構造によって半導体レーザダイオード構造が構成されてもよい。この発明によれば、いずれの結晶面を結晶成長面とする場合であっても、良好な劈開面からなるレーザ共振面を有する半導体レーザ素子を提供できる。   As mentioned above, although one Embodiment of this invention was described, this invention can also be implemented with another form. For example, in the above-described embodiment, the receiving portions 30 are provided on both sides of the ridge 20 so that the blade 9 hardly exerts an external force on the ridge 20 when the wafer 5 is divided along the end face cutting line 7a. . However, when the height of the ridge 20 is not so high and the possibility that the ridge 20 is damaged is low, the receiving portion 30 may be omitted. The composition of each layer constituting group III nitride semiconductor multilayer structure 2 is only an example, and may be changed according to the required specifications. Furthermore, in the above-described embodiment, the example using the group III nitride semiconductor multilayer structure 2 with the m-plane as the growth main surface has been described. However, the a-plane which is another nonpolar plane, the c-plane which is a polar plane, or The semiconductor laser diode structure may be constituted by a group III nitride semiconductor multilayer structure having a semipolar plane as a main surface (crystal growth surface). According to the present invention, it is possible to provide a semiconductor laser device having a laser resonance surface composed of a good cleavage plane, regardless of which crystal plane is the crystal growth surface.

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。   In addition, various design changes can be made within the scope of matters described in the claims.

1 基板(GaN単結晶基板)
2 III族窒化物半導体積層構造
3 n側電極
3a 端面後退部
3b 側面後退部
3c 端面後退部
4 p側電極
4A p側オーミック電極
4B p側パッド電極
5 ウエハ
6 絶縁層
7 切断ライン
7a 端面切断ライン
7b 側面切断ライン
8 端面加工痕
9 ブレード
10 発光層
11 n型半導体層
12 p型半導体層
13 n型GaNコンタクト層
14 n型AlInGaNクラッド層
15 n型InGaNガイド層
16 p型AlGaN電子ブロック層
17 p型InGaNガイド層
18 p型AlInGaNクラッド層
19 p型GaNコンタクト層
20 リッジ
21 レーザ共振面
22 レーザ共振面
23 絶縁膜
24 絶縁膜
25 側面
28 側面加工痕
29 ブレード
30 受け部
31 土台部
32 薄膜部
33 絶縁膜
34 絶縁膜
37 ノッチ
38 側面加工痕
39 ブレード
70 半導体レーザ素子
80 個別素子(半導体レーザ素子領域)
90 バー状体
91 バー状体の側面
1 Substrate (GaN single crystal substrate)
2 Group III nitride semiconductor laminated structure 3 n-side electrode 3a end face recess 3b side recess 3c end face recess 4 p side electrode 4A p side ohmic electrode 4B p side pad electrode 5 wafer 6 insulating layer 7 cutting line 7a end cutting line 7b Side cut line 8 End face processing mark 9 Blade 10 Light emitting layer 11 n-type semiconductor layer 12 p-type semiconductor layer 13 n-type GaN contact layer 14 n-type AlInGaN clad layer 15 n-type InGaN guide layer 16 p-type AlGaN electron block layer 17 p Type InGaN guide layer 18 p-type AlInGaN cladding layer 19 p-type GaN contact layer 20 ridge 21 laser resonance surface 22 laser resonance surface 23 insulating film 24 insulating film 25 side surface 28 side surface processing trace 29 blade 30 receiving portion 31 base portion 32 thin film portion 33 Insulating film 34 Insulating film 37 Notch 3 Side machining mark 39 blade 70 semiconductor laser element 80 discrete element (semiconductor laser element region)
90 Bar-shaped body 91 Side surface of the bar-shaped body

Claims (17)

発光層と、この発光層の一方側に配置されたp型ガイド層と、前記発光層の他方側に配置されたn型ガイド層と、前記p型ガイド層の前記発光層とは反対側に配置されたp型クラッド層と、前記n型ガイド層の前記発光層とは反対側に配置されたn型クラッド層とを有する半導体積層構造を含み、
前記半導体積層構造が、表面側に形成された直線状のリッジと、このリッジの長手方向両端に前記リッジに直交するように形成された一対のレーザ共振面と、この一対のレーザ共振面において前記半導体積層構造の裏面に連なる下縁領域に形成された端面加工痕とを含む、
半導体レーザ素子。
A light-emitting layer, a p-type guide layer disposed on one side of the light-emitting layer, an n-type guide layer disposed on the other side of the light-emitting layer, and the p-type guide layer opposite to the light-emitting layer Including a semiconductor multilayer structure having a p-type cladding layer disposed and an n-type cladding layer disposed on a side opposite to the light emitting layer of the n-type guide layer,
The semiconductor laminated structure includes a linear ridge formed on the surface side, a pair of laser resonance surfaces formed at both ends in the longitudinal direction of the ridge so as to be orthogonal to the ridge, and the pair of laser resonance surfaces Including an end face processing mark formed in a lower edge region connected to the back surface of the semiconductor multilayer structure,
Semiconductor laser element.
前記端面加工痕が、前記半導体積層構造の幅方向全域に渡って連続している、請求項1に記載の半導体レーザ素子。   The semiconductor laser device according to claim 1, wherein the end face processing trace is continuous over the entire width direction of the semiconductor multilayer structure. 前記端面加工痕の厚さが、前記半導体積層構造の厚さの10%以上である、請求項1または2に記載の半導体レーザ素子。   3. The semiconductor laser device according to claim 1, wherein a thickness of the end face processing trace is 10% or more of a thickness of the semiconductor multilayer structure. 前記半導体積層構造が、m面を結晶成長面とするIII族窒化物半導体からなっており、
前記レーザ共振面がc面である、請求項1〜3のいずれか一項に記載の半導体レーザ素子。
The semiconductor stacked structure is made of a group III nitride semiconductor having an m-plane as a crystal growth surface,
The semiconductor laser device according to claim 1, wherein the laser resonance surface is a c-plane.
前記半導体積層構造の表面に形成された表面電極と、
前記半導体積層構造の前記表面において前記リッジの長手方向と直交する幅方向へ離れた位置に配置され、前記リッジと等しいかそれ以上の高さを有し、前記幅方向の長さが前記リッジの幅よりも大きく、かつ前記表面電極から間隔を開けて形成された受け部とをさらに含む、請求項1〜4のいずれか一項に記載の半導体レーザ素子。
A surface electrode formed on the surface of the semiconductor multilayer structure;
The semiconductor multilayer structure is disposed at a position spaced apart in the width direction perpendicular to the longitudinal direction of the ridge on the surface of the semiconductor multilayer structure, and has a height equal to or greater than the ridge, and the length in the width direction of the ridge The semiconductor laser device according to claim 1, further comprising a receiving portion that is larger than a width and is spaced from the surface electrode.
前記半導体積層構造の裏面に形成され、前記一対のレーザ共振面から内方に後退した端面後退部を周縁に有する裏面電極をさらに含む、請求項5に記載の半導体レーザ素子。   6. The semiconductor laser device according to claim 5, further comprising a back surface electrode formed on the back surface of the semiconductor multilayer structure and having an end surface receding portion that recedes inwardly from the pair of laser resonance surfaces. 前記半導体積層構造が、前記リッジの長手方向に平行な一対の側面と、前記一対の側面において前記半導体積層構造の裏面に連なる下縁領域に形成された側面加工痕とをさらに含む、請求項1〜6のいずれか一項に記載の半導体レーザ素子。   The semiconductor stacked structure further includes a pair of side surfaces parallel to the longitudinal direction of the ridge, and a side surface processing mark formed in a lower edge region that is continuous with the back surface of the semiconductor stacked structure on the pair of side surfaces. The semiconductor laser element as described in any one of -6. 前記半導体積層構造の裏面に形成された裏面電極が、前記一対の側面から内方に後退した側面後退部を周縁に有している、請求項7に記載の半導体レーザ素子。   8. The semiconductor laser device according to claim 7, wherein a back surface electrode formed on the back surface of the semiconductor multilayer structure has a side surface receding portion that recedes inwardly from the pair of side surfaces. 前記半導体積層構造が、前記リッジの長手方向に平行な一対の側面と、前記一対の側面において前記半導体積層構造の表面に連なる上縁領域に形成された側面加工痕とをさらに含む、請求項1〜6のいずれか一項に記載の半導体レーザ素子。   2. The semiconductor stacked structure further includes a pair of side surfaces parallel to a longitudinal direction of the ridge, and a side surface processing mark formed in an upper edge region connected to the surface of the semiconductor stacked structure on the pair of side surfaces. The semiconductor laser element as described in any one of -6. 前記側面加工痕が前記半導体積層構造の長手方向の全域に渡って連続している、請求項7〜9のいずれか一項に記載の半導体レーザ素子。   10. The semiconductor laser device according to claim 7, wherein the side surface processing trace is continuous over the entire region in the longitudinal direction of the semiconductor multilayer structure. 11. 前記側面加工痕の厚さが、前記半導体積層構造の80%以上である、請求項7〜10のいずれか一項に記載の半導体レーザ素子。   The semiconductor laser device according to any one of claims 7 to 10, wherein a thickness of the side surface processing trace is 80% or more of the semiconductor multilayer structure. 複数の半導体レーザ素子領域が行列状に配列され、一方向に整列した複数の半導体レーザ素子領域をそれぞれ通るようにストライプ状に形成された複数のリッジを有する元基板を準備する工程と、
前記リッジが形成された表面とは反対側の裏面から、前記複数の半導体レーザ素子領域の境界線に沿って設定された切断ラインに沿うスクライブ加工を前記元基板に施すスクライブ工程と、
前記元基板の表面から前記切断ラインに沿って前記元基板にブレードをあてがい、前記切断ラインに沿って前記元基板を分割する分割工程とを含む、半導体レーザ素子の製造方法。
A step of preparing an original substrate having a plurality of ridges formed in stripes so that a plurality of semiconductor laser element regions are arranged in a matrix and pass through a plurality of semiconductor laser element regions aligned in one direction;
A scribing step for performing scribing on the original substrate along a cutting line set along a boundary line of the plurality of semiconductor laser element regions from the back surface opposite to the surface on which the ridge is formed;
And a dividing step of applying a blade to the original substrate along the cutting line from the surface of the original substrate, and dividing the original substrate along the cutting line.
前記スクライブ加工が、前記切断ラインに沿って連続するように前記元基板にスクライブ加工を施す工程を含む、請求項12に記載の半導体レーザ素子の製造方法。   The method of manufacturing a semiconductor laser device according to claim 12, wherein the scribing includes a step of scribing the original substrate so as to be continuous along the cutting line. 前記切断ラインが、前記リッジに直交する方向に沿って設定された端面切断ラインを含み、
前記端面切断ラインに沿って前記分割工程を行うことによって、前記リッジに直交する劈開面からなるレーザ共振面が形成される、請求項12または13に記載の半導体レーザ素子の製造方法。
The cutting line includes an end face cutting line set along a direction orthogonal to the ridge,
14. The method of manufacturing a semiconductor laser device according to claim 12, wherein a laser resonance surface comprising a cleavage plane orthogonal to the ridge is formed by performing the dividing step along the end face cutting line.
前記切断ラインが、前記リッジの長手方向に沿って設定された側面切断ラインを含み、
前記側面切断ラインに沿って前記分割工程を行うことによって、前記リッジに平行な側面が形成される、請求項12〜14のいずれか一項に記載の半導体レーザ素子の製造方法。
The cutting line includes a side cutting line set along the longitudinal direction of the ridge;
The method of manufacturing a semiconductor laser device according to claim 12, wherein a side surface parallel to the ridge is formed by performing the dividing step along the side surface cutting line.
前記元基板の表面から、前記複数の半導体レーザ素子の境界に沿って前記リッジの長手方向に平行に設定された側面切断ラインに沿う側面スクライブ加工を前記元基板に施す工程と、
前記元基板の裏面から、前記側面切断ラインに沿って前記元基板にブレードをあてがい、前記側面切断ラインに沿って前記元基板を分割する工程とをさらに含む、請求項14に記載の半導体レーザ素子の製造方法。
From the surface of the original substrate, a step of subjecting the original substrate to side scribing along a side cutting line set parallel to the longitudinal direction of the ridge along the boundaries of the plurality of semiconductor laser elements;
The semiconductor laser device according to claim 14, further comprising: applying a blade to the original substrate along the side surface cutting line from the back surface of the original substrate, and dividing the original substrate along the side surface cutting line. Manufacturing method.
前記側面スクライブ工程が、前記側面切断ラインに沿って連続するように前記元基板にスクライブ加工を施す工程を含む、請求項16に記載の半導体レーザ素子の製造方法。   The method of manufacturing a semiconductor laser device according to claim 16, wherein the side scribing step includes a step of scribing the original substrate so as to continue along the side cutting line.
JP2010272762A 2010-12-07 2010-12-07 Semiconductor laser device and manufacturing method thereof Expired - Fee Related JP5689297B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010272762A JP5689297B2 (en) 2010-12-07 2010-12-07 Semiconductor laser device and manufacturing method thereof
US13/312,697 US20120189029A1 (en) 2010-12-07 2011-12-06 Semiconductor laser device
CN2011104030303A CN102569550A (en) 2010-12-07 2011-12-07 Semiconductor laser device
US14/618,483 US20150155684A1 (en) 2010-12-07 2015-02-10 Method for manufacturing semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010272762A JP5689297B2 (en) 2010-12-07 2010-12-07 Semiconductor laser device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012124274A true JP2012124274A (en) 2012-06-28
JP5689297B2 JP5689297B2 (en) 2015-03-25

Family

ID=46505436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010272762A Expired - Fee Related JP5689297B2 (en) 2010-12-07 2010-12-07 Semiconductor laser device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5689297B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041730A (en) * 2013-08-23 2015-03-02 ウシオオプトセミコンダクター株式会社 Semiconductor laser element and semiconductor laser device
WO2020137146A1 (en) * 2018-12-28 2020-07-02 ローム株式会社 Semiconductor laser element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085736A (en) * 1999-09-10 2001-03-30 Sharp Corp Method for manufacturing nitride semiconductor chip
JP2004140203A (en) * 2002-10-18 2004-05-13 Nichia Chem Ind Ltd Nitride semiconductor laser element and its manufacturing method
JP2008205139A (en) * 2007-02-20 2008-09-04 Sanyo Electric Co Ltd Nitride semiconductor laser device
JP2008306062A (en) * 2007-06-08 2008-12-18 Rohm Co Ltd Semiconductor light-emitting element and its fabrication process
JP2009004524A (en) * 2007-06-21 2009-01-08 Sanyo Electric Co Ltd Nitride-based semiconductor laser element and manufacturing method of nitride-based semiconductor laser element
JP2010199139A (en) * 2009-02-23 2010-09-09 Nichia Corp Method of manufacturing semiconductor laser element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085736A (en) * 1999-09-10 2001-03-30 Sharp Corp Method for manufacturing nitride semiconductor chip
JP2004140203A (en) * 2002-10-18 2004-05-13 Nichia Chem Ind Ltd Nitride semiconductor laser element and its manufacturing method
JP2008205139A (en) * 2007-02-20 2008-09-04 Sanyo Electric Co Ltd Nitride semiconductor laser device
JP2008306062A (en) * 2007-06-08 2008-12-18 Rohm Co Ltd Semiconductor light-emitting element and its fabrication process
JP2009004524A (en) * 2007-06-21 2009-01-08 Sanyo Electric Co Ltd Nitride-based semiconductor laser element and manufacturing method of nitride-based semiconductor laser element
JP2010199139A (en) * 2009-02-23 2010-09-09 Nichia Corp Method of manufacturing semiconductor laser element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041730A (en) * 2013-08-23 2015-03-02 ウシオオプトセミコンダクター株式会社 Semiconductor laser element and semiconductor laser device
US9231374B2 (en) 2013-08-23 2016-01-05 Ushio Opto Semiconductors, Inc. Multi-beam semiconductor laser device
WO2020137146A1 (en) * 2018-12-28 2020-07-02 ローム株式会社 Semiconductor laser element
JPWO2020137146A1 (en) * 2018-12-28 2021-11-04 ローム株式会社 Semiconductor laser element
JP7317049B2 (en) 2018-12-28 2023-07-28 ローム株式会社 semiconductor laser element

Also Published As

Publication number Publication date
JP5689297B2 (en) 2015-03-25

Similar Documents

Publication Publication Date Title
JP4948307B2 (en) Semiconductor laser device and manufacturing method thereof
US8062959B2 (en) Method of manufacturing semiconductor element
JP6152848B2 (en) Semiconductor light emitting device
JP2009283912A (en) Nitride-based semiconductor device and method of manufacturing the same
US20150155684A1 (en) Method for manufacturing semiconductor laser device
US20120213242A1 (en) Semiconductor laser device
JP2009065048A (en) Semiconductor light-emitting element and method of manufacturing the same
JP2009200478A (en) Semiconductor laser device and method of manufacturing the same
CN114243448A (en) Semiconductor laser diode
JP2003258382A (en) GaN-BASED LASER DEVICE
US20090122822A1 (en) Semiconductor device having trench extending perpendicularly to cleaved plane and manufacturing method of the same
JP3650000B2 (en) Nitride-based semiconductor laser device and method for manufacturing nitride semiconductor laser device
KR101262226B1 (en) Manufacturing method of semiconductor light emitting element
JP2012124273A (en) Semiconductor laser element
JP5689297B2 (en) Semiconductor laser device and manufacturing method thereof
US20110013659A1 (en) Semiconductor laser device and method of manufacturing the same
JP4959644B2 (en) Semiconductor laser device, semiconductor wafer, and manufacturing method of semiconductor laser device
US7876798B2 (en) Nitride semiconductor laser device
JP4847682B2 (en) Nitride semiconductor device and manufacturing method thereof
US20210313760A1 (en) Method for manufacturing semiconductor laser diode and semiconductor laser diode
JP4644955B2 (en) Nitride semiconductor device fabrication method
JP2004241515A (en) Nitride semiconductor laser device and its manufacturing method
JP4179802B2 (en) Semiconductor laser device and manufacturing method thereof
JP5247630B2 (en) Semiconductor laser element
US10164409B2 (en) Semiconductor light-emitting device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150128

R150 Certificate of patent or registration of utility model

Ref document number: 5689297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees