JP2012115565A - Reel control circuit for reel type game machine and game machine control chip having the same - Google Patents

Reel control circuit for reel type game machine and game machine control chip having the same Download PDF

Info

Publication number
JP2012115565A
JP2012115565A JP2010269581A JP2010269581A JP2012115565A JP 2012115565 A JP2012115565 A JP 2012115565A JP 2010269581 A JP2010269581 A JP 2010269581A JP 2010269581 A JP2010269581 A JP 2010269581A JP 2012115565 A JP2012115565 A JP 2012115565A
Authority
JP
Japan
Prior art keywords
register
circuit
excitation
reel
stepping motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010269581A
Other languages
Japanese (ja)
Other versions
JP5764314B2 (en
Inventor
Jun Sasaki
純 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LE TEKKU KK
LETech Co Ltd
Original Assignee
LE TEKKU KK
LETech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LE TEKKU KK, LETech Co Ltd filed Critical LE TEKKU KK
Priority to JP2010269581A priority Critical patent/JP5764314B2/en
Publication of JP2012115565A publication Critical patent/JP2012115565A/en
Application granted granted Critical
Publication of JP5764314B2 publication Critical patent/JP5764314B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To execute reel control by hardware.SOLUTION: Stepping motor control is implemented by register operation. The reel control circuit includes the number of excitation circuits equal to the number of control signals for controlling a stepping motor. Each of the excitation circuits includes: a register group connected to a data bus of a main chip; a clock frequency dividing circuit which generates a basic frequency based on a source vibration input and a value of a frequency setting register; a decoder circuit which determines an address of each register; an excitation pattern generation circuit which generates a pattern of excitation output based on an output of the clock frequency dividing circuit and outputs it to a drive circuit of the stepping motor; a phase counter circuit which performs down-count for each update of excitation based on a signal from a position sensor and the register set value; and a pattern counter circuit which performs down-count for each full circle of the phase counter. A CPU can read the count values of the phase counter circuit and the pattern counter circuit.

Description

回胴式遊技機の制御基板を制御するCPUを含む遊技機制御用チップ(メインチップ)の周辺回路としてハードウェア回路により構成され回胴式遊技機のリール制御の制御信号を出力する制御回路および前記チップ内に当該回路を有するICチップに関する。   A control circuit configured by a hardware circuit as a peripheral circuit of a gaming machine control chip (main chip) including a CPU for controlling a control board of the spinning gaming machine and outputting a reel control signal for the spinning gaming machine; The present invention relates to an IC chip having the circuit in the chip.

回胴式遊技機では、コインを投入してスタートレバーを操作することによって、当選役の抽選が行われるとともに、ステッピングモータ(以下、単に「モータ」と略す。)が回転を始める。ストップボタンを押すと、回転しているモータを当選役に応じた図柄で停止させる。   In the rotating type gaming machine, by inserting coins and operating the start lever, the winning combination is drawn and a stepping motor (hereinafter simply referred to as “motor”) starts rotating. When the stop button is pressed, the rotating motor is stopped with the symbol corresponding to the winning combination.

特許文献1には、回胴式遊技機の駆動モータを制御処理手段を設けてモータ制御を行う発明が開示されている。定期的に行われる遊技機の処理手段の1つとして、回胴駆動モータ制御処理手段を有し、この回胴駆動モータ制御処理手段では、回胴駆動モータを駆動する信号が生成されると共に、生成されたこの駆動信号が一定の時間間隔で回胴駆動モータ側に出力される。具体的には、定期的な処理期間内での処理が複数存在するときには、全ての処理が終了するまでのトータル処理時間が変動するが、このような場合でも、例えばタイマ割り込み処理内での回胴駆動モータに対する駆動信号の出力タイミングをほぼ一定にすることで、出力間隔が一定になる。これによってトータル処理時間の変動による駆動モータへの影響が回避され、回胴回転時の回転の安定性が図られる。   Patent Document 1 discloses an invention in which a control motor is provided for a drive motor of a spinning cylinder type game machine to perform motor control. As one of the processing means of the gaming machine to be performed periodically, it has a rotating drum drive motor control processing means, and in this rotating drum drive motor control processing means, a signal for driving the rotating drum drive motor is generated, The generated drive signal is output to the rotary drive motor side at regular time intervals. Specifically, when there are a plurality of processes within a regular processing period, the total processing time until all the processes end varies, but even in such a case, for example, the processing within the timer interrupt process By making the output timing of the drive signal to the drum drive motor substantially constant, the output interval becomes constant. As a result, the influence on the drive motor due to fluctuations in the total processing time is avoided, and the rotation stability during rotation of the rotating drum is achieved.

特許文献2には、ベルトユニット内のサブCPUにより、回転図柄表示装置の図柄変動を実行する発明が開示されている。リーチパターンの内容を変更した新機種を作り出す場合、遊技機本体側のメインCPUのプログラムのみの変更と、回転図柄表示装置のベルト変更とで足りる図柄組合せ遊技機の図柄変動方法を実現する。 パチンコ台側にメインCPUを設け、ベルトユニット側にサブCPUを設ける。メインCPUからインターフェイスを介して、サブCPUのRAMへ図柄変動データコマンド列をダウンロードする。RAMに書き込まれた受信コマンドをROMのコマンド解釈実行部で読み出してモータ制御部を駆動し、対応するベルトのみを回転させて回転図柄表示装置の図柄変動を実行する。   Patent Document 2 discloses an invention in which a symbol variation of a rotating symbol display device is executed by a sub CPU in a belt unit. When creating a new model in which the contents of the reach pattern are changed, a symbol variation method for a symbol combination gaming machine that only requires a change of the main CPU program on the gaming machine body side and a belt change of the rotating symbol display device is realized. A main CPU is provided on the pachinko machine side, and a sub CPU is provided on the belt unit side. The symbol variation data command string is downloaded from the main CPU to the RAM of the sub CPU via the interface. The received command written in the RAM is read by the command interpretation execution unit of the ROM, the motor control unit is driven, and only the corresponding belt is rotated to execute the symbol variation of the rotating symbol display device.

特開2010−131416号公報JP 2010-131416 A 特開H09−299566号公報JP H09-29966 A

上記のモータの制御は、従来においては、プログラムで実行している。時間を管理しながら、ステップ毎のモータ制御の信号を1ステップ毎に出力させている。たとえば、図柄は21種類、モータは504ステップである。モータによる制御の際、起動・停止制御、504ステップのうちのどのステップにいるか、21種類の図柄のうちのどの図柄なのかを、すべてプログラムで扱っている。
これらの制御は、回胴式遊技機という特性から必須なものである。特許文献1には、遊技機の状態(メインCPUの状態)によってモータの制御信号の出力間隔のばらつきがあり、脱調、回転の不安定性をもたらすことについての課題が提起されている。特許文献2には、サブCPUにより図柄変動を行う方法が提案されている。
本発明の発明者は、プログラムを書き込む記憶領域の容量が関連法規(法律・規則・命令・行政指導など)で制限されているという事情に鑑みると、プログラムによらずに、ハードウェア回路によるリール制御をすることで、本来のゲーム性のプログラムに割り振ることのできるプログラムの容量が増し、先行技術の指摘する課題もあわせて解決できると考えた。
本発明の目的は、回胴式遊技機のリール制御回路をハードウェア回路により構成した遊技機制御用チップを提供することにある。
Conventionally, the motor control is executed by a program. While managing the time, a motor control signal for each step is output for each step. For example, there are 21 types of symbols and 504 steps for a motor. During the control by the motor, the program handles all of the 21 types of symbols, which step of the start / stop control, 504 steps, and which of the 21 types of symbols.
These controls are indispensable because of the characteristics of a spinning cylinder type game machine. In Patent Document 1, there is a variation in the output interval of the control signal of the motor depending on the state of the gaming machine (the state of the main CPU), and there is a problem of causing step-out and unstable rotation. Patent Document 2 proposes a method of changing symbols by a sub CPU.
In view of the fact that the capacity of a storage area to which a program is written is limited by related laws and regulations (laws, rules, instructions, administrative guidance, etc.), the inventor of the present invention does not rely on a program but uses a hardware circuit reel. By controlling, the capacity of the program that can be allocated to the original game-related program increased, and it was considered that the problems pointed out by the prior art could be solved together.
An object of the present invention is to provide a gaming machine control chip in which a reel control circuit of a spinning machine is configured by a hardware circuit.

本発明は、回胴式遊技機のステッピングモータ制御をレジスタ操作で実現することを特徴とする。従来ソフトウェア処理で実現していたものを、ハードウェアによる処理で実現するものである。   The present invention is characterized in that the stepping motor control of the spinning cylinder type game machine is realized by a register operation. What was previously realized by software processing is realized by processing by hardware.

本発明をメインチップの外に設けた回路として実現すると、回胴式遊技機の制御基板を制御するCPUを含む遊技機制御用のメインチップの周辺回路としてハードウェア回路により構成され回胴式遊技機のリールを回転させるステッピングモータを制御する制御信号を出力するリール制御回路であって、前記ステッピングモータを制御するのに必要な制御信号の数だけ励磁回路を有し、当該励磁回路の一つ一つは、前記ステッピングモータを励磁する基本周波数を設定するレジスタである周波数設定レジスタと、手動で動作させる場合の励磁パターンを入力するレジスタであるデータレジスタと、起動の自動/手動、励磁パターン、励磁基本周波数の分周を設定するレジスタである起動レジスタと、停止の自動/手動、自動停止時の停止数を設定するレジスタである停止レジスタと、前記ステッピングモータの1周を検知する位置センサとのズレを調整するためのレジスタであるオフセット設定レジスタと、前記リールの1図柄のコマ数を設定するレジスタである相カウントレジスタと、前記リールの1周の図柄数を設定するレジスタである図柄カウントレジスタとを有し、各レジスタが前記メインチップの外部バスのデータバスに接続されたレジスタ群と、源振入力と前記周波数設定レジスタに設定された値とに基づいて基本周波数を生成する回路であるクロック分周回路と、前記メインチップからのチップセレクト信号、ストローブ信号、アドレスバスからの信号に基づいて前記レジスタ群の各レジスタのアドレスを決定する回路であるデコーダ回路と、前記データレジスタ、前記起動レジスタ、前記停止レジスタで設定された値と前記クロック分周回路の出力とに基づいて、励磁出力のパターンを生成し、前記ステッピングモータの駆動回路に出力する回路である励磁パターン生成回路と、前記ステッピングモータの1周を検知する位置センサからの信号と、前記オフセット設定レジスタ、前記相カウントレジスタで設定された値から、励磁の更新毎にダウンカウントするカウンタ回路である相カウンタ回路と、該相カウンタ回路の出力信号と、前記図柄カウントレジスタに設定された値から、前記相カウンタが1周する毎にダウンカウントするカウンタ回路である図柄カウンタ回路と、を有し、励磁が更新される毎にダウンカウントする前記相カウンタ回路のカウント値及び該相カウンタが1周する毎にダウンカウントする前記図柄カウンタ回路のカウント値を前記CPUが前記外部バスを通じて読み出し可能である。   When the present invention is realized as a circuit provided outside the main chip, the revolving game machine is constituted by a hardware circuit as a peripheral circuit of the main chip for controlling the gaming machine including a CPU for controlling the control board of the revolving gaming machine. A reel control circuit for outputting a control signal for controlling a stepping motor for rotating the reel, and has excitation circuits as many as the number of control signals necessary for controlling the stepping motor. One is a frequency setting register that sets a basic frequency for exciting the stepping motor, a data register that is a register that inputs an excitation pattern for manual operation, and automatic / manual activation, excitation pattern, and excitation. The start register, which is a register that sets the frequency division of the basic frequency, and automatic / manual stop, and the number of stops at automatic stop An offset setting register which is a register for adjusting a deviation between a stop register which is a register to be set and a position sensor which detects one turn of the stepping motor, and a register which sets the number of frames of one symbol of the reel. A register group having a phase count register and a symbol count register which is a register for setting the number of symbols of one revolution of the reel, each register being connected to the data bus of the external bus of the main chip, and source input And a clock frequency dividing circuit which is a circuit for generating a basic frequency based on the value set in the frequency setting register, and the register based on a chip select signal from the main chip, a strobe signal, and a signal from the address bus A decoder circuit which is a circuit for determining an address of each register of the group, and the data register; An excitation pattern generation circuit, which is a circuit that generates an excitation output pattern based on a value set in the start register, the stop register, and an output of the clock divider circuit, and outputs the excitation output pattern to the drive circuit of the stepping motor; A phase counter circuit that is a counter circuit that counts down each time excitation is updated from a signal from a position sensor that detects one turn of the stepping motor, and a value set by the offset setting register and the phase count register; An excitation signal is updated by having a symbol counter circuit that is a counter circuit that counts down each time the phase counter makes a round from the output signal of the phase counter circuit and the value set in the symbol count register The count value of the phase counter circuit that counts down every time, and the countdown value every time the phase counter makes one round The CPU can read the count value of the symbol counter circuit to be transmitted through the external bus.

本発明をメインチップ内の回路として設けた場合には、回胴式遊技機の制御基板を制御するCPUを含む遊技機制御用のメインチップの周辺回路としてハードウェア回路により構成され回胴式遊技機のリールを回転させるステッピングモータを制御する制御信号を出力するリール制御回路を前記メインチップ内に有する遊技機制御用チップであって、前記リール制御回路は、前記ステッピングモータを制御するのに必要な制御信号の数だけ励磁回路を有し、当該励磁回路の一つ一つは、前記ステッピングモータを励磁する基本周波数を設定するレジスタである周波数設定レジスタと、手動で動作させる場合の励磁パターンを入力するレジスタであるデータレジスタと、起動の自動/手動、励磁パターン、励磁基本周波数の分周を設定するレジスタである起動レジスタと、停止の自動/手動、自動停止時の停止数を設定するレジスタである停止レジスタと、前記ステッピングモータの1周を検知する位置センサとのズレを調整するためのレジスタであるオフセット設定レジスタと、前記リールの1図柄のコマ数を設定するレジスタである相カウントレジスタと、前記リールの1周の図柄数を設定するレジスタである図柄カウントレジスタとを有し、各レジスタが前記メインチップの内部バスのデータバスに接続されたレジスタ群と、源振入力と前記周波数設定レジスタに設定された値とに基づいて基本周波数を生成する回路であるクロック分周回路と、前記CPUからの信号に基づいて前記レジスタ群の各レジスタのアドレスを決定する回路であるデコーダ回路と、前記データレジスタ、前記起動レジスタ、前記停止レジスタで設定された値と前記クロック分周回路の出力とに基づいて、励磁出力のパターンを生成し、前記ステッピングモータの駆動回路に出力する回路である励磁パターン生成回路と、前記ステッピングモータの1周を検知する位置センサからの信号と、前記オフセット設定レジスタ、前記相カウントレジスタで設定された値から、励磁の更新毎にダウンカウントするカウンタ回路である相カウンタ回路と、該相カウンタ回路の出力信号と、前記図柄カウントレジスタに設定された値から、前記相カウンタが1周する毎にダウンカウントするカウンタ回路である図柄カウンタ回路と、を有し、励磁が更新される毎にダウンカウントする前記相カウンタ回路のカウント値及び該相カウンタが1周する毎にダウンカウントする前記図柄カウンタ回路のカウント値を前記CPUが前記内部バスを通じて読み出し可能である。   When the present invention is provided as a circuit in the main chip, the revolving game machine is constituted by a hardware circuit as a peripheral circuit of the main chip for controlling the gaming machine including a CPU for controlling the control board of the spinning machine. A gaming machine control chip having a reel control circuit in the main chip for outputting a control signal for controlling a stepping motor for rotating a reel of the reel, wherein the reel control circuit is a control necessary for controlling the stepping motor. There are as many excitation circuits as the number of signals, and each of the excitation circuits inputs a frequency setting register that is a register for setting a basic frequency for exciting the stepping motor and an excitation pattern for manual operation. Data register, which is a register, and a register that sets automatic / manual activation, excitation pattern, and excitation basic frequency division This register is used to adjust the difference between the start register, which is a controller, the stop register which is used to set automatic / manual stop, and the number of stops during automatic stop, and the position sensor which detects one round of the stepping motor. There is an offset setting register, a phase count register that is a register for setting the number of symbols per symbol of the reel, and a symbol count register that is a register for setting the symbol number of one revolution of the reel, A register group connected to the data bus of the internal bus of the main chip, a clock frequency dividing circuit which is a circuit for generating a fundamental frequency based on a source input and a value set in the frequency setting register, and the CPU A decoder circuit which is a circuit for determining an address of each register of the register group based on a signal from the data register, and the data register An excitation pattern generation circuit that generates an excitation output pattern based on the values set in the start register and the stop register and the output of the clock frequency dividing circuit and outputs the excitation output pattern to the driving circuit of the stepping motor A phase counter circuit that is a counter circuit that counts down each time excitation is updated from a signal from a position sensor that detects one turn of the stepping motor and values set in the offset setting register and the phase count register; And a symbol counter circuit that is a counter circuit that counts down each time the phase counter makes a round from the output signal of the phase counter circuit and the value set in the symbol count register, and the excitation is updated. The count value of the phase counter circuit that counts down every time it is counted and every time the phase counter makes one round The CPU can read the count value of the symbol counter circuit to count through the internal bus.

本発明の遊技機制御用チップによれば、励磁パターン、励磁の切替時間を設定して、自動的に起動・回転することが可能になる。
回転中は、回胴式遊技機の制御に必要な、図柄のインデックスや相のカウンタを自動的に更新させ、どの位置にモータがあるかを把握可能になる。
停止制御(ストップボタン、操作時)には、どの位置に停止させるかの計算から、何ステップ後に停止させるかを設定することも可能である。
割り込み処理などのCPUの処理にかかる時間の影響を受けないので、モータの脱調防止の効果が期待できる。
ソフトウェアの処理を削減することにより、本来のゲーム性を実現するためのプログラムに、限りあるプログラムの容量を、より効率的に使用することが可能となる。
遊技機メーカの多様なゲーム性の追求への一助となる。
According to the gaming machine control chip of the present invention, it is possible to set an excitation pattern and excitation switching time, and to automatically start and rotate.
During rotation, it is possible to automatically update the symbol index and phase counter necessary for controlling the spinning-type game machine, and to know where the motor is located.
In the stop control (stop button, at the time of operation), it is possible to set the number of steps after which the stop is calculated from the calculation of the position where the stop is performed.
Since it is not affected by the time required for CPU processing such as interrupt processing, the effect of preventing motor step-out can be expected.
By reducing the software processing, it becomes possible to more efficiently use the limited program capacity for the program for realizing the original game characteristics.
This will help game machine manufacturers pursue a variety of games.

図1は、リール制御回路のブロック図である。FIG. 1 is a block diagram of a reel control circuit. 図2は、リール励磁パターンを示すタイミングチャートである。図2(a)は、1−2相励磁パターンである。図2(b)は、1相励磁パターンである。図2(3)は、2相励磁パターンである。FIG. 2 is a timing chart showing a reel excitation pattern. FIG. 2A shows a 1-2 phase excitation pattern. FIG. 2B shows a one-phase excitation pattern. FIG. 2 (3) shows a two-phase excitation pattern. 図3は、リール回転中の相カウンタ及び図柄カウンタの動作を示すタイミングチャートである。FIG. 3 is a timing chart showing the operation of the phase counter and symbol counter during reel rotation. 図4は、オフセットを3とセットした際の、リール回転中の相カウンタ及び図柄カウンタの動作を示すタイミングチャートである。FIG. 4 is a timing chart showing the operation of the phase counter and symbol counter during reel rotation when the offset is set to 3. 図5は、リール停止処理の際のリール停止タイマの動作を示すタイミングチャートである。FIG. 5 is a timing chart showing the operation of the reel stop timer during the reel stop process. 図6は、遊技機制御用チップ(メインチップ)の一般的なハードウェア構成を示す内部ブロック図である。FIG. 6 is an internal block diagram showing a general hardware configuration of a gaming machine control chip (main chip). 図7は、リール制御回路と遊技機制御用チップ、リール、ステッピングモータ、駆動回路との関係を描いたブロック図である。FIG. 7 is a block diagram illustrating the relationship between the reel control circuit, gaming machine control chip, reel, stepping motor, and drive circuit. 図8は、リール制御回路を遊技機制御用チップ内に内蔵した場合の、リール、ステッピングモータ、駆動回路との関係を描いた図である。FIG. 8 is a diagram depicting the relationship between the reel, the stepping motor, and the drive circuit when the reel control circuit is built in the gaming machine control chip.

本発明に係る遊技機制御用チップの実施形態について、図面を参照しつつ説明する。   An embodiment of a gaming machine control chip according to the present invention will be described with reference to the drawings.

図6は、遊技機制御用チップ(メインチップ)10の一般的なハードウェア構成を示す内部ブロック図である。CPU20は、Z80命令互換のCPUコアを搭載している。内蔵ROM21は、その容量が関連法規で制限されているROMであり、ユーザプログラム(遊技機メーカが作成したプログラム)を格納している。内蔵RAM22は、ユーザプログラムのワークエリアとして使用されるRAMである。CPU20のバス25には、内蔵ROM21、内蔵RAM22、及び以下に述べる遊技機制御用チップ10内に設けられたいくつかの回路がつながる。クロック回路31は、CLK端子に入力されるクロックを2分周し、内部システムクロックとして各回路に供給するとともに、このクロックをCLKO端子より出力する回路である。タイマ回路34は、ザイログ社のZ80−CTC互換のタイマ回路である。アドレスデコード回路35は、ユーザプログラムの外部デバイス用のデコード回路であり、チップセレクト信号(XCS)を出力する。リセット/割込みコントローラ32は、各種リセットと、外部からの割込み要求と内蔵タイマ回路(CTC)34からの割込み要求を制御する回路である。指定エリア外走行禁止(IAT)回路33は、ユーザプログラムが指定エリア内で正しく実行されているかどうかを監視する回路であり、指定エリア外でユーザプログラムが実行されると、IAT信号を発生し、それによりユーザリセットが発生するものである。外部バスインタフェース30は、アドレスバス、データバス、及び各制御信号の方向制御や駆動能力を強化するバスインタフェース回路である。   FIG. 6 is an internal block diagram showing a general hardware configuration of the gaming machine control chip (main chip) 10. The CPU 20 has a CPU core compatible with Z80 instructions. The built-in ROM 21 is a ROM whose capacity is limited by related laws and regulations, and stores a user program (a program created by a gaming machine manufacturer). The built-in RAM 22 is a RAM used as a work area for user programs. Connected to the bus 25 of the CPU 20 are a built-in ROM 21, a built-in RAM 22, and some circuits provided in the gaming machine control chip 10 described below. The clock circuit 31 is a circuit that divides the clock input to the CLK terminal by 2 and supplies it to each circuit as an internal system clock, and outputs this clock from the CLKO terminal. The timer circuit 34 is a Z80-CTC compatible timer circuit manufactured by Zylog Corporation. The address decoding circuit 35 is a decoding circuit for an external device of the user program, and outputs a chip select signal (XCS). The reset / interrupt controller 32 is a circuit that controls various resets, external interrupt requests, and interrupt requests from the built-in timer circuit (CTC) 34. The out-of-designated area travel prohibition (IAT) circuit 33 is a circuit for monitoring whether the user program is correctly executed in the designated area. When the user program is executed outside the designated area, an IAT signal is generated. As a result, a user reset occurs. The external bus interface 30 is a bus interface circuit that reinforces the address bus, the data bus, and the direction control and drive capability of each control signal.

図6で、A0−A15は、16ビットアドレスバスであり、メモリやI/Oデバイスとのデータ送受信のためのアドレスを指定する。D0−D7は、8ビットデータ入出力バスであり、メモリやI/Oデバイスとのデータ送受信を行う。XM1は、マシンサイクル1を示す出力端子である。XMREQは、メモリ空間へのリクエスト信号出力端子である。XIORQは、I/O空間へのリクエスト信号出力端子である。XRDは、リードストローブ出力端子である。XWRは、ライトストローブ出力端子である。XCSは、ユーザプログラムの外部デバイスへのチップセレクト出力端子である。XINTは、マスカブル割込み要求入力端子である。XNMIは、ノンマスカブル割込み要求入力端子である。XURSTは、ユーザリセット入力端子であり、この端子にロウレベルを入力するとユーザリセットが発生し、CPU20、タイマ回路34、リセット/割込みコントローラ32が初期化され、CPUはリセットアドレスからユーザプログラムを再実行する。XSRSTは、システムリセット入力端子であり、この端子にロウレベルを入力すると、システムリセットが発生し、内部のすべての回路が初期化される。XRSTO端子は、ユーザリセットまたはシステムリセットが働くときにロウレベルが出力され、外部デバイス用のリセット出力端子である。VDDは正電源端子を意味する。VBBは内蔵RAMのバックアップ用電源端子を意味する。VSS1、VSS2はグランド電位端子を意味する。 In FIG. 6, A0 to A15 are 16-bit address buses, which specify addresses for data transmission / reception with a memory or an I / O device. D0 to D7 are 8-bit data input / output buses for transmitting / receiving data to / from a memory or an I / O device. XM1 is an output terminal indicating machine cycle 1. XMREQ is a request signal output terminal to the memory space. XIORQ is a request signal output terminal to the I / O space. XRD is a read strobe output terminal. XWR is a write strobe output terminal. XCS is a chip select output terminal to an external device of the user program. XINT is a maskable interrupt request input terminal. XNMI is a non-maskable interrupt request input terminal. XURST is a user reset input terminal. When a low level is input to this terminal, a user reset occurs, the CPU 20, timer circuit 34, and reset / interrupt controller 32 are initialized, and the CPU re-executes the user program from the reset address. . XSRST is a system reset input terminal. When a low level is input to this terminal, a system reset is generated and all internal circuits are initialized. The XRSTO terminal is a reset output terminal for an external device that outputs a low level when a user reset or a system reset is activated. V DD means a positive power supply terminal. V BB means a backup power supply terminal of the built-in RAM. V SS1 and V SS2 mean ground potential terminals.

図1は、リール制御回路のブロック図である。ここでは、信号の入出力のわかりやすさを優先させ、図6の遊技機制御用チップ(メインチップ)の外に設けられた回路として描いてある。遊技機制御用チップ10内のいくつかの周辺回路(30から35まで)と同様にメインチップ内に設けることも可能である。リール制御回路は図2に示すパルス信号を生成してモータ(の駆動回路)に送る回路である。   FIG. 1 is a block diagram of a reel control circuit. Here, priority is given to easy-to-understand signal input / output, and the circuit is depicted as a circuit provided outside the gaming machine control chip (main chip) in FIG. Similar to several peripheral circuits (30 to 35) in the gaming machine control chip 10, it can also be provided in the main chip. The reel control circuit is a circuit that generates the pulse signal shown in FIG. 2 and sends it to a motor (drive circuit thereof).

リール制御回路40は、同様の回路である3つの回路、すなわちリール1制御回路41、リール2制御回路42、リール3制御回路43励磁回路44の3つの回路からなっている。ここでは、ユニポーラ型の二相ステッピングモータの固定極を通常A相、B相、Aバー相、Bバー相と呼ぶところを、表記の都合上、1相、2相、3相、4相と呼ぶことにする。   The reel control circuit 40 includes three circuits that are similar circuits, that is, a reel 1 control circuit 41, a reel 2 control circuit 42, and a reel 3 control circuit 43 excitation circuit 44. Here, the fixed poles of the unipolar type two-phase stepping motor are usually referred to as A phase, B phase, A bar phase, and B bar phase. I will call it.

リール制御回路40を構成する5つの回路について説明する。クロック分周回路51は、源振入力から基本周波数を生成する回路である。デコーダ回路55は、各レジスタのアドレスを決定する回路である。励磁パターン生成回路56は、各レジスタで設定された値に基づいて、励磁出力のパターンを生成する回路である。相カウンタ回路57は、あらかじめ設定された値から、励磁の更新毎にダウンカウントするカウンタ回路である。図柄カウンタ回路58は、あらかじめ設定された値から、相カウンタが1周する毎にダウンカウントするカウンタ回路である。   The five circuits constituting the reel control circuit 40 will be described. The clock divider circuit 51 is a circuit that generates a fundamental frequency from a source oscillation input. The decoder circuit 55 is a circuit that determines the address of each register. The excitation pattern generation circuit 56 is a circuit that generates an excitation output pattern based on values set in each register. The phase counter circuit 57 is a counter circuit that counts down from a preset value every time the excitation is updated. The symbol counter circuit 58 is a counter circuit that counts down from a preset value every time the phase counter makes one round.

次に、リール制御回路40の中に設けられた7つのレジスタについて説明する。周波数設定レジスタ61は、ステッピングモータを励磁する、基本周波数を設定するレジスタである。データレジスタ62は、手動で動作させる場合の、励磁パターンを入力するレジスタである。起動レジスタ63は、起動の自動/手動、励磁パターン、励磁基本周波数の分周を設定するレジスタである。停止レジスタ64は、停止の自動/手動、自動停止時の停止数を設定するレジスタである。オフセット設定レジスタ65は、位置センサとのズレを調整するためのレジスタである。相カウントレジスタ66は、前記リールの1図柄のコマ数を設定するレジスタである。励磁が更新される毎にダウンカウントする相カウンタ回路のカウント値を読み出しすることが可能である。図柄カウントレジスタ67は、前記リールの1周の図柄数を設定するレジスタである。相カウンタが1周する毎にダウンカウントする図柄カウンタ回路のカウント値を読み出しが可能である。   Next, the seven registers provided in the reel control circuit 40 will be described. The frequency setting register 61 is a register for setting a basic frequency for exciting the stepping motor. The data register 62 is a register for inputting an excitation pattern when operating manually. The activation register 63 is a register for setting automatic / manual activation, excitation pattern, and frequency division of the excitation basic frequency. The stop register 64 is a register for setting automatic / manual stop and the number of stops at the automatic stop. The offset setting register 65 is a register for adjusting a deviation from the position sensor. The phase count register 66 is a register for setting the number of frames of one symbol of the reel. It is possible to read the count value of the phase counter circuit that counts down every time the excitation is updated. The symbol count register 67 is a register for setting the number of symbols for one revolution of the reel. It is possible to read the count value of the symbol counter circuit that counts down every time the phase counter makes one round.

励磁パターン(励磁シーケンス)は、図2(a)に示す1−2相励磁パターン、図2(b)に示す1相励磁パターン、図2(c)に示す2相励磁パターンの三種類があり、起動レジスタ63により設定がなされる。   There are three types of excitation patterns (excitation sequences): the 1-2 phase excitation pattern shown in FIG. 2A, the 1 phase excitation pattern shown in FIG. 2B, and the 2 phase excitation pattern shown in FIG. 2C. The setting is made by the activation register 63.

図2(a)に示す1−2相励磁パターンは、時間1において1相(一つの相)のみを励磁し、時間2において、1相と2相との二つの相を励磁する。時間3において2相(一つの相)のみを励磁し、時間4において、2相と3相との二つの相を例示する。という具合に、奇数時間においては、一つの相のみを励磁し、偶数時間においては二つの相を励磁するという時間1から時間8までのシーケンスを繰り返すものである。1−2相励磁は、動きがスムーズである、それなりのトルクが得られる、0.5コマずつ動く、という特徴を有している。   The 1-2 phase excitation pattern shown in FIG. 2A excites only one phase (one phase) at time 1 and excites two phases, one phase and two phases, at time 2. At time 3, only two phases (one phase) are excited, and at time 4, two phases of two and three phases are illustrated. In other words, the sequence from time 1 to time 8 in which only one phase is excited in the odd time period and two phases are excited in the even time period is repeated. The 1-2 phase excitation has the characteristics that the movement is smooth, a suitable torque is obtained, and the movement is performed by 0.5 frames.

図2(b)に示す1相励磁パターンは、時間1において2相(一つの相のみ)を励磁し、時間2において3相(一つの相のみ)を励磁し、時間3において4相(一つの相のみ)を励磁し、時間4において1相(一つの相のみ)を励磁する。という励磁パターンの繰り返しである。1相励磁ではトルクがとれない。   The one-phase excitation pattern shown in FIG. 2B excites two phases (only one phase) at time 1, excites three phases (only one phase) at time 2, and four phases (one phase) at time 3. Energize only one phase) and energize one phase (only one phase) at time 4. It is a repetition of the excitation pattern. Torque cannot be obtained with one-phase excitation.

図2(c)に示す2相励磁パターンは、時間1において1相と2相(二つの相)、時間2において2相と3相(二つの相)、時間3において3相と4相。という具合に、常にいずれかの二つの相を励磁するものである。トルクがとれるという特徴がある。   The two-phase excitation pattern shown in FIG. 2C is one phase and two phases (two phases) at time 1, two phases and three phases (two phases) at time 2, and three phases and four phases at time 3. Thus, it always excites any two phases. There is a feature that torque can be taken.

励磁パターン生成回路56が、1相、2相、3相、4相それぞれの出力パターンを生成し、ステッピングモータの固定極に(必要な駆動回路を経て)与えられる。それによりステッピングモータが起動し、回転することによって回胴式遊技機のリールが回転する。   An excitation pattern generation circuit 56 generates output patterns for one phase, two phases, three phases, and four phases, which are given to the fixed poles of the stepping motor (via a necessary drive circuit). As a result, the stepping motor is started and rotated to rotate the reel of the spinning-type game machine.

図1で、相カウンタ回路57および図柄カウンタ回路58に位置センサからの信号が入力されている。位置センサは、ステッピングモータの1周を検知するためのセンサであり、たとえば発光素子と受光素子とを向かい合わせたその間を遮光板を通過させ、当該遮光板は、ステッピングモータの一周するのにあわせてそれらの二つの素子の間を通るように構成される。   In FIG. 1, signals from the position sensor are input to the phase counter circuit 57 and the symbol counter circuit 58. The position sensor is a sensor for detecting one turn of the stepping motor. For example, the light-shielding plate is passed between the light-emitting element and the light-receiving element facing each other, and the light-shielding plate is moved around the stepping motor. Configured to pass between the two elements.

図1のリセット信号は、図6のXRSTOが用いられ、ユーザリセットまたはシステムリセットが働くときに、同様に励磁パターン生成回路56をも初期化する信号である。図1のクロック分周回路51への入力信号である源振入力は、図6のクロック回路の出力が用いられる。図1のD0−D7、A0−A4、XRD、XWR、XCSは、図6のそれらと同一である。   The reset signal in FIG. 1 is a signal that similarly initializes the excitation pattern generation circuit 56 when the XRSTO in FIG. 6 is used and a user reset or a system reset is activated. As the source oscillation input, which is an input signal to the clock frequency dividing circuit 51 in FIG. 1, the output of the clock circuit in FIG. 6 is used. D0-D7, A0-A4, XRD, XWR, and XCS in FIG. 1 are the same as those in FIG.

リールを回転させるために、プログラムの要求する「モータ励磁の基本周波数」、「手動で動作させる場合の励磁パターン」、「起動が自動か手動かの区別/起動の際の励磁パターン/励磁基本周波数の分周」、「停止が自動か手動かの区別/自動停止時の停止数」をそれぞれ周波数設定レジスタ61、データレジスタ62、起動レジスタ63、停止レジスタ64に書込む。遊技機のプログラムの動作に従い、ストローブ信号、アドレスバス、データバスを用いたCPU20とリール制御回路40とのやりとりにしたがって、リール制御回路内のレジスタの値は必要に応じて書き換えられる。クロック分周回路51は、周波数設定レジスタ61に書き込まれた値を読み込んで、源振入力信号に基づいて基本周波数を生成して、その信号を励磁パターン生成回路56に入力する。励磁パターン生成回路56は、データレジスタ62、起動レジスタ63、停止レジスタ64の値に基づいて、モータを励磁すべきタイミングを得て、励磁出力のパターンを生成し、図2に示す励磁パターンでステッピングモータ側へ信号を送るのでステッピングモータは回り始める。また、「起動を手動」または「励磁基本周波数の分周を変更」することにより、回転起動時はゆっくりと、ある程度の回転をした場合は速く回転させることも可能である。同様に、演出用の特殊なリール制御を行うことも可能となる。リールは、通常三つあるのでステッピングモータはそれに対応して三つ設けられ、リール制御回路もまた三つ設けられる。   “Basic motor excitation frequency” required by the program to rotate the reels, “Excitation pattern for manual operation”, “Distinguish between automatic and manual startup / Excitation pattern at startup / Excitation basic frequency Frequency division ”and“ distinguish between automatic and manual stop / number of stops at automatic stop ”are written in the frequency setting register 61, the data register 62, the start register 63, and the stop register 64, respectively. According to the operation of the game machine program, the value of the register in the reel control circuit is rewritten as necessary according to the exchange between the CPU 20 and the reel control circuit 40 using the strobe signal, address bus, and data bus. The clock frequency dividing circuit 51 reads the value written in the frequency setting register 61, generates a fundamental frequency based on the source input signal, and inputs the signal to the excitation pattern generation circuit 56. The excitation pattern generation circuit 56 obtains timing for exciting the motor based on the values of the data register 62, start register 63, and stop register 64, generates an excitation output pattern, and performs stepping with the excitation pattern shown in FIG. Since the signal is sent to the motor side, the stepping motor starts to rotate. In addition, by “manually starting” or “changing the frequency division of the excitation basic frequency”, it is possible to rotate slowly when the rotation is started and fast when a certain amount of rotation is performed. Similarly, special reel control for production can be performed. Since there are usually three reels, three stepping motors are provided correspondingly and three reel control circuits are also provided.

図3は、リール回転中の相カウンタ57及び図柄カウンタ58の動作を示すタイミングチャートである。リール回転中は、相カウンタ57と図柄カウンタ58が動作する。図3のタイミングチャートのリール相クロックは、励磁パターン生成回路56を通じて、相カウンタ回路57に与えられる。位置センサからの信号は、前述した受光センサからの出力として与えられる。位置センサ検知ネゲート後、次のリール相クロックの立ち上がりで、カウンタの値をプリセットする。それにより設定されたステップ数の値(ここでは、m)がロードされ、リール相クロックによりダウンカウント動作をする。そのカウント値は相カウントレジスタ66に書き込まれる。そして、CPU20に読み出し可能となる。   FIG. 3 is a timing chart showing the operations of the phase counter 57 and the symbol counter 58 during reel rotation. During the reel rotation, the phase counter 57 and the symbol counter 58 operate. The reel phase clock in the timing chart of FIG. 3 is supplied to the phase counter circuit 57 through the excitation pattern generation circuit 56. A signal from the position sensor is given as an output from the light receiving sensor described above. After the position sensor detection negation, the counter value is preset at the rising edge of the next reel phase clock. As a result, the value of the number of steps set (here, m) is loaded, and the down-counting operation is performed by the reel phase clock. The count value is written in the phase count register 66. Then, the data can be read out by the CPU 20.

図柄カウンタ回路58は、位置センサの検知ネゲート後、次のリール相クロックの立ち上がりで、あらかじめ設定された図柄数(ここでは21)をプリセットする。リール相カウンタが1周する毎にダウンカウント動作をする。そのカウント値は図柄カウントレジスタ67に書き込まれる。そして、CPU20に読み出し可能となる。位置センサでプリセットすることにより、ステッピングモータのステップ数が図柄数で割り切れない場合の補正が自動的に行われる。例えば400ステップのステッピングモータを使用した場合、19ステップで20図柄、20ステップで1図柄としなければならず、補正を行わない場合は1周する毎にズレが生じてしまう。   The symbol counter circuit 58 presets a preset symbol number (21 in this case) at the rising edge of the next reel phase clock after detection negation of the position sensor. Every time the reel phase counter makes one round, a down-count operation is performed. The count value is written in the symbol count register 67. Then, the data can be read out by the CPU 20. By performing presetting with the position sensor, correction is automatically performed when the number of steps of the stepping motor is not divisible by the number of symbols. For example, when a 400-step stepping motor is used, 20 symbols must be set in 19 steps and 1 symbol in 20 steps. If correction is not performed, a deviation occurs every round.

図4は、オフセットを3とセットした際の、リール回転中の相カウンタ及び図柄カウンタの動作を示すタイミングチャートである。オフセットは、位置センサと図柄とのズレを調整する値である。オフセット設定レジスタ65がこの値を保持する。このオフセットの設定により、設定値分だけずれたところでカウンタ値をプリセットできる。図4では、この値を3としたものである。   FIG. 4 is a timing chart showing the operation of the phase counter and symbol counter during reel rotation when the offset is set to 3. The offset is a value for adjusting the deviation between the position sensor and the symbol. The offset setting register 65 holds this value. By setting the offset, the counter value can be preset at a position shifted by the set value. In FIG. 4, this value is set to 3.

図5は、リール停止処理の際のリール停止タイマの動作を示すタイミングチャートである。ストップボタンの検知をCPU20が行い、CPU20側でリールの停止位置を計算して、そのステップ数(最大128)とともに停止コマンドを発行すると、それに基づいてストローブ信号、アドレスバス、データバスの働きにより、停止レジスタ64の値が書き換えられる。励磁パターン生成回路56は、それを読み込んで、次の図柄カウンタ更新時から、設定したステップ数(t)を経過後、全相励磁を256相分維持した後、全相OFFする。これにより当該リールが停止する。また、「停止を手動」または「励磁基本周波数の分周を変更」することにより、演出用の特殊なリール制御を行うことも可能となる。   FIG. 5 is a timing chart showing the operation of the reel stop timer during the reel stop process. The CPU 20 detects the stop button, calculates the stop position of the reel on the CPU 20 side, and issues a stop command together with the number of steps (maximum 128). Based on this, the strobe signal, the address bus, and the data bus work. The value of the stop register 64 is rewritten. The excitation pattern generation circuit 56 reads it, and after the set number of steps (t) has elapsed since the next symbol counter update, maintains all-phase excitation for 256 phases and then turns off all phases. This stops the reel. Further, special reel control for production can be performed by “manually stopping” or “changing the frequency division of the excitation basic frequency”.

図7は、リール制御回路40と遊技機制御用チップ10、位置センサ85、リール90、ステッピングモータ80、駆動回路70との関係を描いたブロック図である。リール90は、通常21種類の図柄がその外周に描かれたものであって、三つの同じリールが並べて設けられる。ステッピングモータ80は、リールの数に合わせて三つ設けられる。駆動回路70は、各ステッピングモータについて一つずつ設けられる。リール制御回路40の出力信号は、図2に示すようなパルス信号であり、それを受けてステッピングモータを駆動させる駆動回路(ドライバ)が駆動回路70である。上述の説明ではステッピングモータが二相のユニボーラ型のものを前提としたので、リール制御回路40から駆動回路70への信号線を4本として描いてある。他のタイプのステッピングモータを用いる場合には、制御信号がもっと多く必要になる場合がある。その場合には、リール制御回路40内の励磁回路(41から43まで)の数を増やす。遊技機制御用チップ10からリール制御回路40への信号線のうち、XRDはリードストローブ信号の信号線であり、XWRはライトストローブ信号の信号線である。A0−A15は外部バスのアドレスバスであり、D0−D7は外部バスのデータバスである。XCSは、遊技機制御用チップ(メインチップ)内のチップセレクト出力端子である。CLKOは、遊技機制御用チップ(メインチップ)内のクロック回路の出力信号であり、図1の「源振入力」に該当する。図7の位置センサ85は、ステッピングモータ80の一周を検知すべく設けられたフォトセンサであって、たとえば発光素子と受光素子との間を遮光板が通過するのを、受光素子の信号により検知することによって構成される。位置センサ85の信号が図1の相カウンタ回路57の入力信号となる。   FIG. 7 is a block diagram illustrating the relationship between the reel control circuit 40, the gaming machine control chip 10, the position sensor 85, the reel 90, the stepping motor 80, and the drive circuit 70. The reel 90 usually has 21 types of symbols drawn on its outer periphery, and three identical reels are provided side by side. Three stepping motors 80 are provided according to the number of reels. One drive circuit 70 is provided for each stepping motor. The output signal of the reel control circuit 40 is a pulse signal as shown in FIG. 2, and the drive circuit (driver) that receives the signal and drives the stepping motor is the drive circuit 70. In the above description, since the stepping motor is assumed to be a two-phase uni-boler type, four signal lines from the reel control circuit 40 to the drive circuit 70 are drawn. If other types of stepping motors are used, more control signals may be required. In that case, the number of excitation circuits (41 to 43) in the reel control circuit 40 is increased. Of the signal lines from the gaming machine control chip 10 to the reel control circuit 40, XRD is a signal line for a read strobe signal, and XWR is a signal line for a write strobe signal. A0 to A15 are address buses of the external bus, and D0 to D7 are data buses of the external bus. XCS is a chip select output terminal in the gaming machine control chip (main chip). CLKO is an output signal of the clock circuit in the gaming machine control chip (main chip) and corresponds to “source input” in FIG. The position sensor 85 in FIG. 7 is a photosensor provided to detect one rotation of the stepping motor 80. For example, the position sensor 85 detects that the light shielding plate passes between the light emitting element and the light receiving element by a signal from the light receiving element. It is composed by doing. The signal of the position sensor 85 becomes the input signal of the phase counter circuit 57 in FIG.

図8は、リール制御回路40を遊技機制御用チップ10内に内蔵した場合の、リール90、位置センサ85、ステッピングモータ80、駆動回路70との関係を描いた図である。図7と共通の部分が多い。異なるのは、リール制御回路40が遊技機制御用チップ10内の回路として設けられていることである。それにより、CPU20とリール制御回路40とのやりとりは、内部バス25を介して行われる。位置センサ85から相カウンタ回路57への信号は、外部バスインタフェース30を介して送られる。   FIG. 8 is a diagram depicting the relationship between the reel 90, the position sensor 85, the stepping motor 80, and the drive circuit 70 when the reel control circuit 40 is built in the gaming machine control chip 10. As shown in FIG. There are many parts in common with FIG. The difference is that the reel control circuit 40 is provided as a circuit in the gaming machine control chip 10. Thereby, the exchange between the CPU 20 and the reel control circuit 40 is performed via the internal bus 25. A signal from the position sensor 85 to the phase counter circuit 57 is sent via the external bus interface 30.

本発明は、回胴式遊技機の制御一般に適用可能である。   The present invention can be generally applied to the control of a spinning cylinder type gaming machine.

10 遊技機制御用チップ

20 CPU
21 内蔵ROM
22 内蔵RAM
25 バス
30 外部バスインタフェース
31 クロック回路
32 リセット/割込みコントローラ
33 指定エリア外走行禁止(IAT)回路
34 タイマ回路
35 アドレスデコード回路
40 リール制御回路
41 リール1制御回路
42 リール2制御回路
43 リール3制御回路
51 クロック分周回路
55 デコーダ回路
56 励磁パターン生成回路
57 相カウンタ回路
58 図柄カウンタ回路
61 周波数設定レジスタ
62 データレジスタ
63 起動レジスタ
64 停止レジスタ
65 オフセット設定レジスタ
66 相カウントレジスタ
67 図柄カウントレジスタ
70 駆動回路
80 ステッピングモータ
85 位置センサ
90 リール
10 Chip for gaming machine control

20 CPU
21 Internal ROM
22 Built-in RAM
25 Bus 30 External bus interface 31 Clock circuit 32 Reset / interrupt controller 33 Out-of-area travel prohibition (IAT) circuit 34 Timer circuit 35 Address decode circuit 40 Reel control circuit 41 Reel 1 control circuit 42 Reel 2 control circuit 43 Reel 3 control circuit 51 Clock Dividing Circuit 55 Decoder Circuit 56 Excitation Pattern Generation Circuit 57 Phase Counter Circuit 58 Symbol Counter Circuit 61 Frequency Setting Register 62 Data Register 63 Start Register 64 Stop Register 65 Offset Setting Register 66 Phase Count Register 67 Symbol Count Register 70 Drive Circuit 80 Stepping motor 85 Position sensor 90 Reel

Claims (2)

回胴式遊技機の制御基板を制御するCPUを含む遊技機制御用のメインチップの周辺回路としてハードウェア回路により構成され回胴式遊技機のリールを回転させるステッピングモータを制御する制御信号を出力するリール制御回路であって、
前記ステッピングモータを制御するのに必要な制御信号の数だけ励磁回路
を有し、
当該励磁回路の一つ一つは、
前記ステッピングモータを励磁する基本周波数を設定するレジスタである周波数設定レジスタと、
手動で動作させる場合の励磁パターンを入力するレジスタであるデータレジスタと、
起動の自動/手動、励磁パターン、励磁基本周波数の分周を設定するレジスタである起動レジスタと、
停止の自動/手動、自動停止時の停止数を設定するレジスタである停止レジスタと、
前記ステッピングモータの1周を検知する位置センサとのズレを調整するためのレジスタであるオフセット設定レジスタと、
前記リールの1図柄のコマ数を設定するレジスタである相カウントレジスタと、
前記リールの1周の図柄数を設定するレジスタである図柄カウントレジスタと
を有し、各レジスタが前記メインチップの外部バスのデータバスに接続されたレジスタ群と、
源振入力と前記周波数設定レジスタに設定された値とに基づいて基本周波数を生成する回路であるクロック分周回路と、
前記メインチップからのチップセレクト信号、ストローブ信号、アドレスバスからの信号に基づいて前記レジスタ群の各レジスタのアドレスを決定する回路であるデコーダ回路と、
前記データレジスタ、前記起動レジスタ、前記停止レジスタで設定された値と前記クロック分周回路の出力とに基づいて、励磁出力のパターンを生成し、前記ステッピングモータの駆動回路に出力する回路である励磁パターン生成回路と、
前記ステッピングモータの1周を検知する位置センサからの信号と、前記オフセット設定レジスタ、前記相カウントレジスタで設定された値から、励磁の更新毎にダウンカウントするカウンタ回路である相カウンタ回路と、
該相カウンタ回路の出力信号と、前記図柄カウントレジスタに設定された値から、前記相カウンタが1周する毎にダウンカウントするカウンタ回路である図柄カウンタ回路と、
を有し、
励磁が更新される毎にダウンカウントする前記相カウンタ回路のカウント値及び該相カウンタが1周する毎にダウンカウントする前記図柄カウンタ回路のカウント値を前記CPUが前記外部バスを通じて読み出し可能であることを特徴とするリール制御回路。
A control signal for controlling a stepping motor that is configured by a hardware circuit as a peripheral circuit of a main chip for gaming machine control including a CPU that controls a control board of the spinning gaming machine and that rotates a reel of the spinning gaming machine is output. A reel control circuit,
There are as many excitation circuits as the number of control signals necessary to control the stepping motor,
Each of the excitation circuits is
A frequency setting register which is a register for setting a basic frequency for exciting the stepping motor;
A data register that is a register for inputting an excitation pattern for manual operation;
Start register which is a register to set the automatic / manual start, excitation pattern, excitation basic frequency division,
Stop register, which is a register for setting the number of stops during automatic / manual stop and automatic stop,
An offset setting register that is a register for adjusting a deviation from a position sensor that detects one turn of the stepping motor;
A phase count register which is a register for setting the number of frames of one symbol of the reel;
A register group having a symbol count register that is a register for setting the number of symbols of one revolution of the reel, each register being connected to a data bus of an external bus of the main chip;
A clock divider circuit that is a circuit that generates a fundamental frequency based on a source input and a value set in the frequency setting register;
A decoder circuit which is a circuit for determining an address of each register of the register group based on a chip select signal from the main chip, a strobe signal, and a signal from an address bus;
Excitation that is a circuit that generates an excitation output pattern based on the values set in the data register, the start register, and the stop register and the output of the clock frequency dividing circuit and outputs it to the drive circuit of the stepping motor A pattern generation circuit;
A phase counter circuit that is a counter circuit that counts down each time excitation is updated from a signal from a position sensor that detects one turn of the stepping motor, and a value set in the offset setting register and the phase count register;
A symbol counter circuit that is a counter circuit that counts down each time the phase counter makes one round from the output signal of the phase counter circuit and the value set in the symbol count register;
Have
The CPU can read the count value of the phase counter circuit that counts down every time the excitation is updated, and the count value of the symbol counter circuit that counts down every time the phase counter makes one round through the external bus. A reel control circuit characterized by.
回胴式遊技機の制御基板を制御するCPUを含む遊技機制御用のメインチップの周辺回路としてハードウェア回路により構成され回胴式遊技機のリールを回転させるステッピングモータを制御する制御信号を出力するリール制御回路を前記メインチップ内に有する遊技機制御用チップであって、
前記リール制御回路は、
前記ステッピングモータを制御するのに必要な制御信号の数だけ励磁回路
を有し、
当該励磁回路の一つ一つは、
前記ステッピングモータを励磁する基本周波数を設定するレジスタである周波数設定レジスタと、
手動で動作させる場合の励磁パターンを入力するレジスタであるデータレジスタと、
起動の自動/手動、励磁パターン、励磁基本周波数の分周を設定するレジスタである起動レジスタと、
停止の自動/手動、自動停止時の停止数を設定するレジスタである停止レジスタと、
前記ステッピングモータの1周を検知する位置センサとのズレを調整するためのレジスタであるオフセット設定レジスタと、
前記リールの1図柄のコマ数を設定するレジスタである相カウントレジスタと、
前記リールの1周の図柄数を設定するレジスタである図柄カウントレジスタと
を有し、各レジスタが前記メインチップの内部バスのデータバスに接続されたレジスタ群と、
源振入力と前記周波数設定レジスタに設定された値とに基づいて基本周波数を生成する回路であるクロック分周回路と、
前記CPUからの信号に基づいて前記レジスタ群の各レジスタのアドレスを決定する回路であるデコーダ回路と、
前記データレジスタ、前記起動レジスタ、前記停止レジスタで設定された値と前記クロック分周回路の出力とに基づいて、励磁出力のパターンを生成し、前記ステッピングモータの駆動回路に出力する回路である励磁パターン生成回路と、
前記ステッピングモータの1周を検知する位置センサからの信号と、前記オフセット設定レジスタ、前記相カウントレジスタで設定された値から、励磁の更新毎にダウンカウントするカウンタ回路である相カウンタ回路と、
該相カウンタ回路の出力信号と、前記図柄カウントレジスタに設定された値から、前記相カウンタが1周する毎にダウンカウントするカウンタ回路である図柄カウンタ回路と、
を有し、
励磁が更新される毎にダウンカウントする前記相カウンタ回路のカウント値及び該相カウンタが1周する毎にダウンカウントする前記図柄カウンタ回路のカウント値を前記CPUが前記内部バスを通じて読み出し可能であることを特徴とするリール制御回路。
A control signal for controlling a stepping motor that is configured by a hardware circuit as a peripheral circuit of a main chip for gaming machine control including a CPU that controls a control board of the spinning gaming machine and that rotates a reel of the spinning gaming machine is output. A gaming machine control chip having a reel control circuit in the main chip,
The reel control circuit includes:
There are as many excitation circuits as the number of control signals necessary to control the stepping motor,
Each of the excitation circuits is
A frequency setting register which is a register for setting a basic frequency for exciting the stepping motor;
A data register that is a register for inputting an excitation pattern for manual operation;
Start register which is a register to set the automatic / manual start, excitation pattern, excitation basic frequency division,
Stop register, which is a register for setting the number of stops during automatic / manual stop and automatic stop,
An offset setting register that is a register for adjusting a deviation from a position sensor that detects one turn of the stepping motor;
A phase count register which is a register for setting the number of frames of one symbol of the reel;
A register group having a symbol count register which is a register for setting the number of symbols for one revolution of the reel, each register being connected to a data bus of an internal bus of the main chip;
A clock divider circuit that is a circuit that generates a fundamental frequency based on a source input and a value set in the frequency setting register;
A decoder circuit which is a circuit for determining an address of each register of the register group based on a signal from the CPU;
Excitation that is a circuit that generates an excitation output pattern based on the values set in the data register, the start register, and the stop register and the output of the clock frequency dividing circuit and outputs it to the drive circuit of the stepping motor A pattern generation circuit;
A phase counter circuit that is a counter circuit that counts down each time excitation is updated from a signal from a position sensor that detects one turn of the stepping motor, and a value set in the offset setting register and the phase count register;
A symbol counter circuit that is a counter circuit that counts down each time the phase counter makes one round from the output signal of the phase counter circuit and the value set in the symbol count register;
Have
The CPU can read out the count value of the phase counter circuit that counts down every time the excitation is updated and the count value of the symbol counter circuit that counts down every time the phase counter makes one round through the internal bus. A reel control circuit characterized by.
JP2010269581A 2010-12-02 2010-12-02 Reel control circuit of a spinning cylinder type gaming machine and gaming machine control chip having the same Expired - Fee Related JP5764314B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010269581A JP5764314B2 (en) 2010-12-02 2010-12-02 Reel control circuit of a spinning cylinder type gaming machine and gaming machine control chip having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010269581A JP5764314B2 (en) 2010-12-02 2010-12-02 Reel control circuit of a spinning cylinder type gaming machine and gaming machine control chip having the same

Publications (2)

Publication Number Publication Date
JP2012115565A true JP2012115565A (en) 2012-06-21
JP5764314B2 JP5764314B2 (en) 2015-08-19

Family

ID=46499150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010269581A Expired - Fee Related JP5764314B2 (en) 2010-12-02 2010-12-02 Reel control circuit of a spinning cylinder type gaming machine and gaming machine control chip having the same

Country Status (1)

Country Link
JP (1) JP5764314B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015075824A (en) * 2013-10-07 2015-04-20 株式会社エルイーテック Chip capable of outputting multiple frequency division clocks
JP2016007510A (en) * 2014-06-26 2016-01-18 株式会社三共 Slot machine

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255081A (en) * 1987-04-13 1988-10-21 株式会社 マルホン Pinball game machine
JPH0775384A (en) * 1993-08-31 1995-03-17 Heiwa Corp Stepping motor controller of game equipment
JPH10323089A (en) * 1997-05-20 1998-12-04 Seiko Epson Corp Controller and control method for printer motor
JP2004275421A (en) * 2003-03-14 2004-10-07 Aruze Corp Game machine
JP2005328681A (en) * 2004-05-17 2005-11-24 Fuji Xerox Co Ltd Stepping motor control device and image forming apparatus
JP2006334143A (en) * 2005-06-02 2006-12-14 Daito Giken:Kk Game machine

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255081A (en) * 1987-04-13 1988-10-21 株式会社 マルホン Pinball game machine
JPH0775384A (en) * 1993-08-31 1995-03-17 Heiwa Corp Stepping motor controller of game equipment
JPH10323089A (en) * 1997-05-20 1998-12-04 Seiko Epson Corp Controller and control method for printer motor
JP2004275421A (en) * 2003-03-14 2004-10-07 Aruze Corp Game machine
JP2005328681A (en) * 2004-05-17 2005-11-24 Fuji Xerox Co Ltd Stepping motor control device and image forming apparatus
JP2006334143A (en) * 2005-06-02 2006-12-14 Daito Giken:Kk Game machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015075824A (en) * 2013-10-07 2015-04-20 株式会社エルイーテック Chip capable of outputting multiple frequency division clocks
JP2016007510A (en) * 2014-06-26 2016-01-18 株式会社三共 Slot machine

Also Published As

Publication number Publication date
JP5764314B2 (en) 2015-08-19

Similar Documents

Publication Publication Date Title
JP6447650B2 (en) Game machine
JP2013022097A (en) Game machine
WO1995014328A1 (en) Quiet drive control and interface apparatus
JP5764314B2 (en) Reel control circuit of a spinning cylinder type gaming machine and gaming machine control chip having the same
JPH0532145Y2 (en)
JP2002365379A (en) Analog electronic clock
JP4476640B2 (en) Game machine
JP4506698B2 (en) Game machine
KR960005692B1 (en) Drive controller and drive control method for a stepping motor without a step out error
JP2019201934A5 (en)
JP6516040B2 (en) Gaming machine
JP6026690B1 (en) Game machine
JP2011069621A (en) Analog electronic clock
JP2020081034A5 (en)
JP2020081604A5 (en)
JP2017004259A (en) Microcontroller
JP2020080952A5 (en)
JP2020081603A5 (en)
JP2012135537A5 (en)
JP7076071B2 (en) Reel control system, reel control circuit, reel control method, and reel control program
JP6122535B1 (en) Game machine
JP5794323B2 (en) Game machine
KR100262537B1 (en) Apparatus and method for controlling of stepping motor using phase table
KR890003291B1 (en) Control device of sewing machine
JP5527365B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent or registration of utility model

Ref document number: 5764314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees