JP2012114345A - Ceramic multilayer substrate - Google Patents
Ceramic multilayer substrate Download PDFInfo
- Publication number
- JP2012114345A JP2012114345A JP2010263734A JP2010263734A JP2012114345A JP 2012114345 A JP2012114345 A JP 2012114345A JP 2010263734 A JP2010263734 A JP 2010263734A JP 2010263734 A JP2010263734 A JP 2010263734A JP 2012114345 A JP2012114345 A JP 2012114345A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ceramic multilayer
- ceramic
- substrate body
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、セラミック多層基板に関し、詳しくは、基板本体の矩形の主面に外部電極が形成されたセラミック多層基板に関する。 The present invention relates to a ceramic multilayer substrate, and more particularly to a ceramic multilayer substrate in which external electrodes are formed on a rectangular main surface of a substrate body.
従来、積層されたセラミック層を含む基板本体を備えたセラミック多層基板は、種々の電子部品に用いられている。 Conventionally, a ceramic multilayer substrate having a substrate body including laminated ceramic layers is used for various electronic components.
例えば、図28の断面図に示す積層型セラミック電子部品101は、DC−DCコンバータを構成する。積層型セラミック電子部品101は、基材層102が表面層103及び104で挟まれた基板本体105の一方主面に、回路基板等に実装するための表面電極107を備えている。基材層102の内部には、内部導体膜106、層間接続導体108及びコイルパターン109が形成されている。基板本体105の他方主面の表面電極107に、表面実装型電子部品110がはんだバンプ112を介して搭載され、表面実装型電子部品111がはんだ113を介して搭載される。基板本体105の基材層102と表面層103及び104は、フェライトセラミックからなる(例えば、特許文献1参照)。
For example, the multilayer ceramic
セラミック多層基板を備えた電子部品を、回路基板等に実装した場合、回路基板等からの衝撃や応力がセラミック多層基板の基板本体にかかると、セラミック多層基板の基板本体が変形したり、破壊したりすることがある。 When an electronic component equipped with a ceramic multilayer board is mounted on a circuit board or the like, if the impact or stress from the circuit board or the like is applied to the board body of the ceramic multilayer board, the board body of the ceramic multilayer board is deformed or destroyed. Sometimes.
また、変形や破壊に至らない場合であっても、特に基板本体のセラミック層がフェライトセラミックからなるフェライト基板においては、衝撃や応力によりフェライト基板が変形すると、フェライト基板中の透磁率が変化し、フェライト基板を備えた電子部品の電気特性が変動することがある。 In addition, even in the case where deformation or destruction does not occur, especially in a ferrite substrate in which the ceramic layer of the substrate body is made of ferrite ceramic, when the ferrite substrate is deformed by impact or stress, the permeability in the ferrite substrate changes, The electrical characteristics of the electronic component provided with the ferrite substrate may fluctuate.
本発明は、かかる実情に鑑み、セラミック多層基板が実装された回路基板等から衝撃や応力が基板本体に作用しにくいセラミック多層基板を提供しようとするものである。 In view of such circumstances, the present invention intends to provide a ceramic multilayer substrate in which impacts and stresses are less likely to act on a substrate body from a circuit substrate on which the ceramic multilayer substrate is mounted.
本発明は、上記課題を解決するために、以下のように構成したセラミック多層基板を提供する。 In order to solve the above-described problems, the present invention provides a ceramic multilayer substrate configured as follows.
セラミック多層基板は、(a)積層されたセラミック層を含み、該セラミック層が積層された方向の片側に矩形の主面を有する基板本体と、(b)前記基板本体の前記主面に形成された外部電極とを備える。すべて前記外部電極が、前記基板本体の前記主面の互いに隣接する辺の中点同士を結ぶ第1の仮想線分に重なり、又は該第1の仮想線分で囲まれた第1の仮想領域の内側に配置されている。 The ceramic multilayer substrate is formed on (a) a substrate body including a laminated ceramic layer and having a rectangular main surface on one side in a direction in which the ceramic layers are stacked; and (b) the main surface of the substrate body. External electrodes. A first virtual region in which all the external electrodes overlap or are surrounded by a first virtual line segment connecting midpoints of adjacent sides of the main surface of the substrate body. It is arranged inside.
上記構成において、外部電極は、基板本体の主面の半分の面積である第1の仮想領域又はその近傍に配置される。外部電極は、基板本体の主面の四隅から離れて配置されているため、外部電極が基板本体の主面の四隅にも配置された場合よりも、外部電極間の最大距離が短くなる。そのため、セラミック多層基板が外部電極を介して回路基板等に実装されたとき、回路基板等が変形しても、外部電極が基板本体の主面の四隅にも配置された場合よりも、セラミック多層基板の基板本体の変形が小さくなり、基板本体に作用する応力を小さくすることができる。 In the above configuration, the external electrode is disposed in the first virtual region or its vicinity, which is an area half of the main surface of the substrate body. Since the external electrodes are arranged away from the four corners of the main surface of the substrate body, the maximum distance between the external electrodes is shorter than when the external electrodes are also arranged at the four corners of the main surface of the substrate body. Therefore, when a ceramic multilayer substrate is mounted on a circuit board or the like via external electrodes, even if the circuit board or the like is deformed, the ceramic multilayer substrate is more than the case where the external electrodes are also arranged at the four corners of the main surface of the substrate body. The deformation of the substrate body of the substrate is reduced, and the stress acting on the substrate body can be reduced.
好ましくは、すべて前記外部電極が、互いに隣接する前記第1の仮想線分の中点同士を結ぶ第2の仮想線分に重なり、又は該第2の仮想線分で囲まれた第2の仮想領域の内側に配置されている。 Preferably, all of the external electrodes overlap a second virtual line segment connecting the midpoints of the first virtual line segments adjacent to each other or are surrounded by the second virtual line segment. Located inside the area.
この場合、外部電極は、基板本体の主面の1/4の面積である第2の仮想領域又はその近傍に配置される。外部電極が配置される領域はより小さくなり、外部電極間の最大距離がより短くなる。そのため、セラミック多層基板が外部電極を介して回路基板等に固定されたとき、回路基板等が変形しても、セラミック多層基板の基板本体の変形がより小さくなり、基板本体に作用する応力をより小さくすることができる。 In this case, the external electrode is disposed in or near the second virtual region, which is a quarter of the main surface of the substrate body. The area where the external electrodes are arranged becomes smaller, and the maximum distance between the external electrodes becomes shorter. Therefore, when the ceramic multilayer substrate is fixed to the circuit board or the like via the external electrode, even if the circuit board or the like is deformed, the deformation of the substrate body of the ceramic multilayer substrate is further reduced, and the stress acting on the substrate body is further increased. Can be small.
好ましくは、前記基板本体は、本来は矩形である前記主面の角を含む部分が切り欠かれ、前記主面から後退した切欠部が形成されている。 Preferably, the substrate body is cut out at a portion including a corner of the main surface, which is originally rectangular, and a cutout portion which is recessed from the main surface is formed.
この場合、基板本体は、外部電極が形成された主面の四隅が切り欠かれているため、セラミック多層基板が固定されている回路基板等が変形しても、回路基板等と接触しにくい。 In this case, since the substrate body is cut off at the four corners of the main surface on which the external electrodes are formed, even if the circuit board or the like to which the ceramic multilayer substrate is fixed is deformed, it is difficult to contact the circuit board or the like.
好ましくは、前記切欠部に樹脂が充填されている。 Preferably, the notch is filled with resin.
この場合、セラミック多層基板が固定されている回路基板等が変形すると、回路基板等は、切欠部に充填された樹脂に接触し、基板本体には接触しない。切欠部に充填された樹脂は、回路基板等からの応力を吸収するため、基板本体には応力がかかりにくくなる。 In this case, when the circuit board or the like to which the ceramic multilayer substrate is fixed is deformed, the circuit board or the like comes into contact with the resin filled in the notch and does not come into contact with the board body. Since the resin filled in the notches absorbs stress from the circuit board or the like, the board body is less likely to be stressed.
好ましくは、前記基板本体は、前記主面の中央部分に孔が形成され、該孔に連通する凹部が形成され、該凹部に樹脂が充填されている。 Preferably, in the substrate body, a hole is formed in a central portion of the main surface, a recess communicating with the hole is formed, and the recess is filled with a resin.
この場合、セラミック多層基板が実装されている回路基板等の変形により、セラミック多層基板の基板本体に応力が作用しても、凹部に充填された樹脂が応力を吸収するため、セラミック多層基板の基板本体には、より応力がかかりにくくなる。 In this case, even if stress is applied to the substrate body of the ceramic multilayer substrate due to deformation of the circuit substrate on which the ceramic multilayer substrate is mounted, the resin filled in the recesses absorbs the stress. The body is less likely to be stressed.
好ましくは、前記セラミック層は、フェライトセラミックからなる。 Preferably, the ceramic layer is made of a ferrite ceramic.
この場合、基板本体の変形により電気特性が変動するセラミック多層基板などに、本発明を好適に適用することができる。 In this case, the present invention can be suitably applied to a ceramic multilayer substrate whose electrical characteristics fluctuate due to deformation of the substrate body.
本発明によれば、セラミック多層基板が実装された回路基板等から衝撃や応力が、基板本体に作用しにくい。 According to the present invention, it is difficult for an impact or stress to act on a substrate body from a circuit board or the like on which a ceramic multilayer substrate is mounted.
以下、本発明の実施の形態について、図1〜図27を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS.
<実施例1> 実施例1のセラミック多層基板10について、図1〜図5、図26及び図27を参照しながら説明する。
Example 1 A
図1は、実施例1のセラミック多層基板10の断面である。図1に示すように、セラミック多層基板10は、セラミック層が積層された基板本体12の下面12bに、セラミック多層基板10を回路基板等に実装するための外部電極14が形成されている。基板本体12の上面12aには端子電極15a,15bが形成され、端子電極15a,15bを用いて半導体素子2やチップ型電子部品4などが搭載される。基板本体12は立方体形状である。基板本体12は、セラミック層が積層された方向の両側に主面、すなわち上面12a及び下面12bを有し、上面12a及び下面12bは矩形形状である。
FIG. 1 is a cross-sectional view of a
なお、基板本体12の上面12aに端子電極を設けず、基板本体12に半導体素子や電子部品等を搭載しない構成としてもよい。
In addition, it is good also as a structure which does not provide a terminal electrode in the
例えば、セラミック多層基板10は、基板本体12のセラミック層がフェライトセラミックからなるフェライト基板であり、基板本体12の内部には、コイルパターン15が形成されている。コイルパターン15は、セラミック層を貫通する層間接続導体11aと、セラミック層の間に形成された内部導体パターン11bとにより、外部電極14や端子電極15a,15bに電気的に接続される。これにより、基板本体12の内部に、コイル(インダクタ)を含む電気回路が形成される。
For example, the
図2〜図5は、セラミック多層基板10の底面図である。図2〜図5に示すように、外部電極14は、基板本体12の下面12bに種々の態様で形成される。
2 to 5 are bottom views of the
図2に示す実施例1−1では、すべての外部電極14が、基板本体の下面12bの互いに隣接する辺20aと20b、20bと20c、20cと20d、20dと20aの中点同士22aと22b、22bと22c、22cと22d、22dと22aを結ぶ第1の仮想線分30a〜30dに重なるように、形成されている。各外部電極14は、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に配置される部分と、第1の仮想領域30xの外側に配置される部分とを有する。
In Example 1-1 shown in FIG. 2, all the
なお、外部電極14のうち、いくつかだけが第1の仮想線分30a〜30dに重なり、残りのすべてが第1の仮想領域30xの内側に配置される構成としてもよい。
Note that only some of the
図3に示す実施例1−2では、すべての外部電極14が、第1の仮想領域30xの内側に配置されている。
In Example 1-2 shown in FIG. 3, all the
なお、図3においては外部電極14が第1の仮想線分30a〜30dに沿って、第1の仮想領域30xの内側に配置されているが、例えば図26の底面図に示すように、第1の仮想領域30xに接するように配置される仮想円30y上に外部電極14を配置してもよいし、第1の仮想線分30a〜30dに接しない部分に外部電極14を配置してもよい。
In FIG. 3, the
図4に示す実施例1−3では、すべての外部電極14が、互いに隣接する第1の仮想線30aと30b、30bと30c、30cと30d、30dと30aの中点32aと32b、32bと32c、32cと32d、32dと32a同士を結ぶ第2の仮想線分40a〜40dに重なるように、形成されている。各外部電極14は、第2の仮想線分40a〜40dで囲まれた第2の仮想領域30xの内側に配置される部分と、第2の仮想領域40xの外側に配置される部分とを有する。
In Example 1-3 shown in FIG. 4, all the
なお、外部電極のうち、いくつかだけが第2の仮想線分40a〜40dに重なり、残りのすべてが第2の仮想領域40xの内側に配置される構成としてもよい。
Note that only some of the external electrodes may overlap the second
図5に示す実施例1−4では、すべての外部電極14が第2の仮想領域40xの内側に配置されている。
In Example 1-4 shown in FIG. 5, all the
なお、図5においては外部電極14が第2の仮想線分40a〜40dに沿って、第2の仮想領域40xの内側に配置されているが、例えば図27の底面図に示すように、第2の仮想領域40xに接するように配置される仮想円40y上に外部電極14を配置してもよいし、第2の仮想線分40a〜40dに接しない部分に外部電極14を配置してもよい。
In FIG. 5, the
図2及び図3に示したように、すべて外部電極14が、第1の仮想線分30a〜30dに重なり、又は第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に配置されている場合、外部電極14は、基板本体12の下面12bの半分の面積である第1の仮想領域30x又はその近傍に配置される。外部電極14は、基板本体12の下面12bの四隅から離れて配置されているため、後述する比較例のように外部電極14が基板本体12の下面12bの四隅にも配置された場合よりも、外部電極14間の最大距離が短くなる。そのため、セラミック多層基板10が外部電極14を介して回路基板等に実装されたとき、回路基板等が変形しても、外部電極14が基板本体12の下面12bの四隅にも配置された場合より、セラミック多層基板10の基板本体12の変形が小さくなり、基板本体12に作用する応力を小さくすることができる。
As shown in FIGS. 2 and 3, all the
図4及び図5に示したように、すべて外部電極14が、第2の仮想線分40a〜40dに重なり、又は第2の仮想線分40a〜40dで囲まれた第2の仮想領域40xの内側に配置されている場合、外部電極14は、基板本体12の下面12bの1/4の面積である第2の仮想領域40x又はその近傍に配置される。外部電極14が配置される領域はより小さくなり、外部電極14間の最大距離がより短くなるため、セラミック多層基板10が外部電極14を介して回路基板等に固定されたとき、回路基板等が変形しても、セラミック多層基板10の基板本体12の変形がより小さくなり、基板本体12に作用する応力をより小さくすることができる。
As shown in FIGS. 4 and 5, all the
<実施例2> 実施例2のセラミック多層基板10aについて、図6〜図11を参照しながら説明する。
Example 2 A
実施例2のセラミック多層基板10aは、実施例1のセラミック多層基板10と略同様に構成される。以下では、実施例1と同じ部分には同じ符号を用い、実施例1との相違点を中心に説明する。
The
図6は、実施例2のセラミック多層基板10aの断面である。図6に示すように、セラミック多層基板10aは、セラミック層が積層された基板本体12sの下面12c,12d,12e側に、下面12c,12d,12eから後退した切欠部16,16a,16bが形成されている。
FIG. 6 is a cross section of the
図7〜図11は、セラミック多層基板10aの底面図である。図7〜図11に示すように、基板本体12sの下面12c,12d,12e側は、種々の態様で形成される。なお、図7〜図11に示した第1の仮想線分30a〜30d、第1の仮想領域30x、第2の仮想線分40a〜40d、第2の仮想領域40xは、基板本体12sの本来は矩形である下面に対して定義される。
7 to 11 are bottom views of the
図7に示す実施例2−1では、基板本体の本来は矩形である下面の角12u〜12xを含む部分に、それぞれ、矩形の切欠部16が形成されており、基板本体の下面12cは十字形状に形成されている。基板本体の下面12cには、すべての外部電極14が第1の仮想線分30a〜30dに重なるように形成されている。各外部電極14は、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に配置される部分と、第1の仮想領域30xの外側に配置される部分とを有する。切欠部16は、第1の仮想領域30xの外側に形成されている。
In Example 2-1, shown in FIG. 7,
なお、外部電極14のうち、いくつかだけが第1の仮想線分30a〜30dに重なり、残りのすべてが第1の仮想領域30xの内側に配置される構成としてもよい。
Note that only some of the
図8に示す実施例2−2では、基板本体の本来は矩形である下面の角12u〜12xを含む部分に、それぞれ第1の仮想線分30a〜30dに沿って直角三角形の切欠部16aが形成されており、基板本体の下面は略菱形状に形成されている。基板本体の下面12dには、すべての外部電極14が、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に配置されるように形成されている。切欠部16aは、第1の仮想領域30xの外側に形成されている。
In Example 2-2 shown in FIG. 8, right-sided
図9に示す実施例2−3では、基板本体の本来は矩形である下面の角12u〜12xを含む部分に、矩形の切欠部16が形成されており、基板本体の下面12cは十字形状に形成されている。基板本体の下面12cには、すべての外部電極14が、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に配置されるように、形成されている。
In Example 2-3 shown in FIG. 9, a
図10に示す実施例2−4では、基板本体の本来は矩形である下面の各辺20a〜20dに沿って、基板本体の本来は矩形である下面の角12u〜12xを含むように、枠状の切欠部16bが形成されている。切欠部16bの内側には、基板本体の下面12eが矩形形状に形成されている。基板本体の下面12eには、すべての外部電極14が、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に、第1の仮想線分30a〜30dに沿って略環状に並ぶように形成されている。
In Example 2-4 shown in FIG. 10, the frame is formed so as to include the
図11に示す実施例2−5では、基板本体の本来は矩形である下面の各辺20a〜20dに沿って、基板本体の本来は矩形である下面の角12u〜12xを含むように、枠状の切欠部16bが形成されている。切欠部16bの内側には、基板本体の下面12eが矩形形状に形成されている。基板本体の下面12eには、すべての外部電極14が、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に、切欠部16bと平行かつ格子状に並ぶように形成されている。
In Example 2-5 shown in FIG. 11, the frame is formed so as to include the
実施例2のセラミック多層基板10aは、すべての外部電極14が第1の仮想線分30a〜30dに重なり、又は第1の仮想領域30xの内側に配置されるように形成されているため、セラミック多層基板10aが外部電極14を介して回路基板等に固定されたとき、回路基板等が変形しても、基板本体12sに作用する応力を小さくすることができる。
The
さらに、基板本体12sの下面12c,12d,12e側に切欠部16,16a,16bが形成され、本来は矩形である下面12c,12d,12eの四隅が切り欠かれているため、セラミック多層基板10aの基板本体12sは、セラミック多層基板10aが固定されている回路基板等が変形しても、回路基板等と接触しにくい。
Further, the
<実施例3> 実施例3のセラミック多層基板10bについて、図12〜図17を参照しながら説明する。
<Example 3> The
図12は、実施例3のセラミック多層基板10bの断面である。図12に示すように、実施例3のセラミック多層基板10bは、実施例2のセラミック多層基板10aと同じく、セラミック層が積層された基板本体12sの下面12c,12d,12e側に切欠部16,16a,16bが形成されている。
FIG. 12 is a cross section of the
実施例3のセラミック多層基板10bは、実施例2のセラミック多層基板10aとは異なり、切欠部16,16a,16bに樹脂18,18a,18bが充填され、樹脂18,18a,18bの表面18sが基板本体12sの下面12c,12d,12eと同一平面に含まれるように形成されている。
Unlike the
図13〜図17は、セラミック多層基板10bの底面図である。図13〜図17に示すように、基板本体12sの下面12c,12d,12e側は、種々の態様で形成される。
13 to 17 are bottom views of the
図13に示す実施例3−1において、基板本体の本来は矩形である下面の角を含む部分に、それぞれ、矩形の切欠部16が形成されており、基板本体の下面12cは十字形状に形成されている。各切欠部16には、樹脂18が充填されている。基板本体の下面12cには、すべての外部電極14が第1の仮想線分30a〜30dに重なるように形成されている。各外部電極14は、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に配置される部分と、第1の仮想領域30xの外側に配置される部分とを有する。
In Example 3-1, shown in FIG. 13,
なお、外部電極14のうち、いくつかだけが第1の仮想線分30a〜30dに重なり、残りのすべてが第1の仮想領域30xの内側に配置される構成としてもよい。
Note that only some of the
図14に示す実施例3−2では、図13の実施例3−1と同じく、基板本体の下面12c側に矩形の切欠部16が形成されており、基板本体の下面12cは十字形状に形成されている。各切欠部16には、樹脂18が充填されている。
In Example 3-2 shown in FIG. 14, a
ただし、図13の実施例3−1と異なり、基板本体の下面12cには、すべての外部電極14が、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に配置されるように形成されている。
However, unlike the embodiment 3-1 of FIG. 13, all the
図15に示す実施例3−3において、基板本体の本来は矩形である下面の角を含む部分に、それぞれ、第1の仮想線分30a〜30dに沿って直角三角形の切欠部16aが形成されており、基板本体の下面12dは略菱形状に形成されている。各切欠部16aには、樹脂18aが充填されている。基板本体の下面12dには、すべての外部電極14が、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に配置されるように形成されている。
In Example 3-3 shown in FIG. 15, right-angled
図16に示す実施例3−4では、基板本体の本来は矩形である下面の各辺に沿って、本来は矩形である下面の角を含むように、枠状の切欠部16bが形成されている。切欠部16bの内側には、基板本体の下面12eが矩形形状に形成されている。切欠部16bには、樹脂18bが充填されている。基板本体の下面12eには、すべての外部電極14が、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に、第1の仮想線分30a〜30dに沿って略環状に並ぶように、形成されている。
In Example 3-4 shown in FIG. 16, a frame-shaped
図17に示す実施例3−5では、図16の実施例3−4と同じく、枠状の切欠部16bが形成されており、基板本体の下面12eは矩形形状に形成されている。各切欠部16bには、樹脂18bが充填されている。基板本体の下面12eには、すべての外部電極14が、第1の仮想領域30xの内側に形成されている。
In Example 3-5 shown in FIG. 17, a frame-
ただし、図16の実施例3−4と異なり、外部電極14は、切欠部16に沿って格子状に並ぶように形成されている。
However, unlike Example 3-4 in FIG. 16, the
実施例3のセラミック多層基板10bは、すべての外部電極14が第1の仮想線分30a〜30dに重なり、又は第1の仮想領域30xの内側に配置されるように形成されているため、セラミック多層基板10bが外部電極14を介して回路基板等に固定されたとき、回路基板等が変形しても、基板本体12sに作用する応力を小さくすることができる。
The
また、セラミック多層基板10bは、基板本体12sの下面12c,12d,12eに切欠部16,16a,16bが形成され、切欠部16,16a,16bに樹脂18,18a,18bが充填されているため、セラミック多層基板10bが固定されている回路基板等が変形すると、回路基板等は、切欠部16,16a,16bに充填された樹脂18,18a,18bに接触し、基板本体12sには接触しない。切欠部16,16a,16bに充填された樹脂18,18a,18bは、回路基板等からの応力を吸収するため、基板本体12sには応力がかかりにくくなる。そのため、基板本体12sに作用する応力を小さくすることができる。
Further, in the
また、切欠部16,16a,16bに充填された樹脂18,18a,18bにより、セラミック多層基板10bは、落下強度が向上する。
Further, the drop strength of the
<実施例4> 実施例4のセラミック多層基板10cについて、図18〜図23を参照しながら説明する。
Example 4 A
図18は、実施例4のセラミック多層基板10cの断面である。図18に示すように、実施例4のセラミック多層基板10cは、セラミック層が積層された基板本体12tの下面12f〜12i側に、実施例3と同様に、切欠部16,16a,16bが形成され、切欠部16,16a,16bに樹脂18,18a,18bが充填され、樹脂18,18a,18bの表面18sが基板本体12tの下面12f〜12iと同一平面に含まれるように形成されている。
FIG. 18 is a cross section of the
実施例3と異なり、基板本体12tは、下面12f〜12iの中央部分に孔12pが形成され、この孔12pに連通する凹部17,17a〜17dが形成されている。凹部17,17a〜17dには、樹脂19,19a〜19dが充填されている。樹脂19,19a〜19dの表面19sは、基板本体12tの下面12f〜12iと同一平面に含まれるように形成されている。
Unlike the third embodiment, the
図19〜図23は、セラミック多層基板10cの底面図である。図19〜図23に示すように、セラミック多層基板10cの下面12f〜12i側は種々の態様で形成される。
19 to 23 are bottom views of the
図19に示す実施例4−1では、基板本体の本来は矩形である下面の角を含む部分に、それぞれ、矩形の切欠部16が形成されており、基板本体の下面12fの外形は十字形状に形成されている。各切欠部16には、樹脂18が充填されている。基板本体の下面12fには、すべての外部電極14が第1の仮想線分30a〜30dに重なるように形成されている。各外部電極14は、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に配置される部分と、第1の仮想領域30xの外側に配置される部分とを有する。
In Example 4-1 shown in FIG. 19,
基板本体の下面12f側の中央部分に凹部17が形成され、凹部17には樹脂19が充填されている。凹部17は、外部電極14で囲まれている。
A
図20に示す実施例4−2では、基板本体の本来は矩形である下面の角を含む部分に、それぞれ、矩形の切欠部16が形成されており、基板本体の下面12gの外形は十字形状に形成されている。各切欠部16には、樹脂18が充填されている。基板本体の下面12gには、すべての外部電極14が、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に配置されるように形成されている。
In Example 4-2 shown in FIG. 20,
基板本体12tの下面12g側の中央部分に凹部17aが形成され、凹部17aには樹脂19aが充填されている。凹部17aは、外部電極14で囲まれている。
A
図21に示す実施例4−3では、基板本体の本来は矩形である下面の角を含む部分に、それぞれ、第1の仮想線分30a〜30dに沿って直角三角形の切欠部16aが形成されており、基板本体の下面12hは略菱形状に形成されている。各切欠部16aには、樹脂18aが充填されている。基板本体の下面12hには、すべての外部電極14が、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側に、第1の仮想線分30a〜30dに沿って配置されるように、形成されている。
In Example 4-3 shown in FIG. 21, right-angled
基板本体の下面12h側の中央部分に凹部17bが形成され、凹部17bには樹脂19bが充填されている。凹部17bは、外部電極14で囲まれている。
A
図22に示す実施例4−4では、基板本体の本来は矩形である下面の各辺に沿って、基板本体の本来は矩形である下面の角を含むように、枠状の切欠部16bが形成されている。切欠部16bには、樹脂18bが充填されている。切欠部16bの内側に、基板本体の下面12iが形成されている。基板本体の下面12iの外形は、矩形形状である。
In Example 4-4 shown in FIG. 22, the frame-shaped
基板本体の下面12iには、すべての外部電極14が、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの内側において、第2の仮想線分30a〜30dに重なるように、形成されている。各外部電極14は、第2の仮想線分40a〜40dで囲まれた第2の仮想領域40xの内側に配置される部分と、第2の仮想領域40xの外側に配置される部分とを有する。
On the
基板本体の下面12i側の中央部分に凹部17cが形成され、凹部17cには樹脂19cが充填されている。凹部17cは、外部電極14で囲まれている。
A
図23に示す実施例4−5では、基板本体の本来は矩形である下面の各辺に沿って、本来は矩形である下面の角を含むように、枠状の切欠部16bが形成されている。切欠部16bには、樹脂18bが充填されている。
In Example 4-5 shown in FIG. 23, the frame-shaped
基板本体の下面12iには、すべての外部電極14が、第2の仮想線分40a〜40dで囲まれた第2の仮想領域40xの内側に、第2の仮想線分40a〜40dに沿って配置されるように、形成されている。
On the
基板本体の下面12i側の中央部分に凹部17dが形成され、凹部17dには樹脂19dが充填されている。凹部17dは、外部電極14で囲まれている。
A
実施例4のセラミック多層基板10cは、すべての外部電極14が第1の仮想線分30a〜30dに重なり、又は第1の仮想領域30xの内側に配置されるように形成されているため、セラミック多層基板10cが外部電極14を介して回路基板等に固定されたとき、回路基板等が変形しても、基板本体12tに作用する応力を小さくすることができる。
The
また、基板本体12tの下面12f〜12i側に切欠部16,16a,16bが形成され、切欠部16,16a,16bに樹脂18,18a,18bが充填されているため、セラミック多層基板10cが固定されている回路基板等が変形すると、回路基板等は、切欠部16,16a,16bに充填された樹脂18,18a,18bに接触し、基板本体12tには接触しない。切欠部16,16a,16bに充填された樹脂18,18a,18bは、回路基板等からの応力を吸収するため、基板本体12tには応力がかかりにくくなる。そのため、基板本体12tに作用する応力を小さくすることができる。
Further, since the
さらに、基板本体12tの下面12f〜12i側の中央部分に凹部17,17a〜17dが形成され、凹部17,17a〜17dに樹脂19,19a〜19dが充填されているため、セラミック多層基板10cが実装されている回路基板等の変形により、セラミック多層基板10cの基板本体12tに応力が作用しても、凹部17,17a〜17dの樹脂19,19a〜19dが応力を吸収する。これにより、セラミック多層基板10cの基板本体12tには、より応力がかかりにくくなる。
Furthermore, since the
また、切欠部16,16a,16bや凹部17,17a〜17dに充填された樹脂18,18a,18b,19,19a〜19dにより、セラミック多層基板10cの基板本体12tの落下強度が向上する。
The drop strength of the
<比較例> 図24は、比較例のセラミック多層基板10xの断面図である。図25は、比較例のセラミック多層基板10xの底面図である。
Comparative Example FIG. 24 is a cross-sectional view of a
図24及び図25に示すように、セラミック層が積層された基板本体12の矩形形状の下面12bには、下面12bの辺20a〜20dに沿って配置されるように、外部電極14が形成されている。外部電極14は、下面12bの四隅、すなわち、下面12bの角12u〜12x付近にも形成されている。下面12bの四隅に形成された外部電極14は、第1の仮想線分30a〜30dで囲まれた第1の仮想領域30xの外側に配置されている。
As shown in FIGS. 24 and 25,
<作製例> 上記各実施例と比較例のセラミック多層基板は、以下の方法で作製することができる。 <Production Example> The ceramic multilayer substrates of the above examples and comparative examples can be produced by the following method.
まず、基板本体のセラミック層となるセラミックグリーンシートを用意する。セラミック層を構成するフェライトセラミックの原料粉末として、酸化第二鉄(Fe2O3)、酸化亜鉛(ZnO)、酸化ニッケル(NiO)及び酸化銅(CuO)を所定の比率で調合する。この場合、例えば、1MHzでの比透磁率が150であるフェライトセラミックを得ることができる。このフェライトセラミック原料粉末に、バインダ、可塑剤、湿潤剤、分散剤等を加えてスラリー化し、これをシート状に成形して、セラミックグリーンシートを得る。実施例2〜4の構成(基板本体に切欠部、凹部が形成されたセラミック多層基板)を作製する場合には、セラミックグリーンシートの切欠部や凹部に対応する部分に、切り欠きや貫通孔を形成しておく。 First, a ceramic green sheet to be a ceramic layer of the substrate body is prepared. Ferric oxide (Fe 2 O 3 ), zinc oxide (ZnO), nickel oxide (NiO), and copper oxide (CuO) are mixed at a predetermined ratio as the raw material powder of the ferrite ceramic constituting the ceramic layer. In this case, for example, a ferrite ceramic having a relative permeability of 150 at 1 MHz can be obtained. A binder, a plasticizer, a wetting agent, a dispersing agent and the like are added to the ferrite ceramic raw material powder to form a slurry, which is formed into a sheet shape to obtain a ceramic green sheet. In the case of producing the configurations of Examples 2 to 4 (ceramic multilayer substrate in which notches and recesses are formed in the substrate body), notches and through holes are formed in portions corresponding to the notches and recesses of the ceramic green sheet. Form it.
次に、セラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することによって、未焼結の層間接続導体を形成する。また、セラミックグリーンシート上に導電性ペーストを印刷することによって、未焼結の内部導体パターン及び表面導体パターンを形成する。これら内部導体パターン、表面導体パターン及び層間接続導体を形成するための導電性ペーストに含まれる導電性金属は、銀又は銀/パラジウムを主成分としているものであることが好ましい。 Next, a through hole is formed in the ceramic green sheet, and the through hole is filled with a conductive paste, thereby forming an unsintered interlayer connection conductor. Moreover, an unsintered internal conductor pattern and a surface conductor pattern are formed by printing a conductive paste on the ceramic green sheet. The conductive metal contained in the conductive paste for forming the inner conductor pattern, the surface conductor pattern, and the interlayer connection conductor is preferably composed mainly of silver or silver / palladium.
次に、セラミックグリーンシートを積層し、圧着することにより、未焼結状態のセラミック積層体が得られる。実施例2〜4のセラミック多層基板を作製する際には、セラミックグリーンシートを一枚ずつ順に積層してセラミック積層体を作製してもよいし、切り欠きや凹部を備える部分(基板下部)と、備えない部分(基板上部)とを別々に積層した積層体を作製した後に、それらを圧着することによりセラミック積層体を作製してもよい。 Next, the ceramic green sheets are laminated and pressure-bonded to obtain an unsintered ceramic laminate. When producing the ceramic multilayer substrates of Examples 2 to 4, ceramic green sheets may be laminated one by one in order, and a ceramic laminate may be produced, or a portion (a lower portion of the substrate) provided with notches and recesses. A ceramic laminate may be produced by producing a laminate in which portions not provided (the upper portion of the substrate) are separately laminated and then crimping them.
複数個のセラミック多層基板を集合状態で同時に作製する場合には、複数個のセラミック多層基板となる部分を含む集合状態のセラミック積層体を作製する。この場合、焼成後に容易に分割できるように、セラミック積層体に分割溝を形成しておく。 In the case where a plurality of ceramic multilayer substrates are simultaneously produced in an aggregated state, a ceramic laminate in an aggregated state including a portion that becomes a plurality of ceramic multilayer substrates is produced. In this case, a dividing groove is formed in the ceramic laminate so that it can be easily divided after firing.
次に、未焼結状態のセラミック積層体を焼成し、焼結したセラミック積層体を得る。 Next, the unsintered ceramic laminate is fired to obtain a sintered ceramic laminate.
実施例3、4において切欠部や凹部に樹脂を埋め込む場合には、焼結したセラミック積層体の切り欠きや凹部に、ディスペンスや真空印刷の方法で、樹脂を塗布する。樹脂としては、例えばエポキシ樹脂を用いることができる。 In Examples 3 and 4, when the resin is embedded in the notches and the recesses, the resin is applied to the notches and the recesses of the sintered ceramic laminate by a method of dispensing or vacuum printing. As the resin, for example, an epoxy resin can be used.
次に、セラミック積層体の表面に露出している表面導体パターンにめっき処理を施す。具体的には、電気めっきによって、ニッケルめっき膜及び錫めっき膜を順次形成する。なお、めっき処理は、無電解めっきによって行ってもよい。無電解メッキの場合には、例えば、ニッケルめっき膜及び金めっき膜を順次形成する。 Next, the surface conductor pattern exposed on the surface of the ceramic laminate is plated. Specifically, a nickel plating film and a tin plating film are sequentially formed by electroplating. The plating process may be performed by electroless plating. In the case of electroless plating, for example, a nickel plating film and a gold plating film are sequentially formed.
次に、セラミック積層体の上面に半導体素子や電子部品を実装する。例えば、フリップチップボンディングで半導体素子を実装する。あるいは、セラミック積層体の上面の端子電極にハンダペーストを塗布し、表面実装型電子部品を搭載した後、リフロー炉に通す。 Next, a semiconductor element or an electronic component is mounted on the upper surface of the ceramic laminate. For example, the semiconductor element is mounted by flip chip bonding. Alternatively, a solder paste is applied to the terminal electrode on the upper surface of the ceramic laminate, and surface-mounted electronic components are mounted, and then passed through a reflow furnace.
複数個のセラミック多層基板を集合状態で同時に作製する場合には、半導体素子や電子部品を実装したセラミック積層体を分割溝に沿って分割して、セラミック多層基板の個片を得る。 In the case where a plurality of ceramic multilayer substrates are simultaneously produced in an aggregated state, a ceramic laminate on which semiconductor elements and electronic components are mounted is divided along the dividing grooves to obtain pieces of the ceramic multilayer substrate.
次いで、必要に応じてセラミック多層基板に金属カバーを取り付け、セラミック多層基板が完成する。 Next, if necessary, a metal cover is attached to the ceramic multilayer substrate to complete the ceramic multilayer substrate.
以上の説明では、未焼結状態のセラミック積層体に分割溝を形成し、焼成後に分割しているが、分割溝を形成せずに、焼成工程前に、集合状態のセラミック積層体を個片に分割し、焼成するようにしてもよい。この場合、焼成後の個片には、例えばバレルによる電解めっきにより、めっき処理を行う。 In the above description, the dividing grooves are formed in the unsintered ceramic laminate and divided after firing. However, without forming the dividing grooves, the assembled ceramic laminate is separated into individual pieces before the firing step. It may be divided into two and fired. In this case, the individual pieces after firing are plated by, for example, electrolytic plating using a barrel.
なお、基板本体のセラミック層を形成するためのフェライトセラミックは、上述したFe−Ni−Zn−Cu系及びFe−Zn−Cu系の組成のものに限るものではなく、例えば、Fe−Mn−Zn系など、他の組成のものを用いてもよい。 Note that the ferrite ceramic for forming the ceramic layer of the substrate body is not limited to the Fe-Ni-Zn-Cu-based and Fe-Zn-Cu-based compositions described above. For example, Fe-Mn-Zn Other compositions such as a system may be used.
<試作例> 上記の方法によって、各実施例と比較例のセラミック多層基板の試料を作製し、試料をプリント基板に実装した状態で、応力をかける場合とかけない場合の特性を測定した。 <Prototype Example> According to the above method, samples of the ceramic multilayer substrate of each Example and Comparative Example were prepared, and the characteristics when the stress was applied and not applied with the sample mounted on the printed board were measured.
試料は、DC−DCコンバータであり、回路素子はすべて基板本体に内蔵されており、基板本体の上面には何も搭載されていない。基板本体は、上面及び下面の寸法が3mm×3mm、厚みが500μmである。切欠部と凹部の深さは、100μmである。基板本体のセラミック層は、作製例で示した1MHzでの比透磁率が150であるフェライトセラミックである。基板本体に内蔵されるコイルパターンの幅は200μm、コイルパターンの厚みは10μm、コイルパターンは8巻き、コイルパターンの全長は30mmである。 The sample is a DC-DC converter, and all circuit elements are built in the substrate body, and nothing is mounted on the upper surface of the substrate body. The substrate body has an upper and lower surface dimensions of 3 mm × 3 mm and a thickness of 500 μm. The depth of the notch and the recess is 100 μm. The ceramic layer of the substrate body is a ferrite ceramic having a relative permeability of 150 at 1 MHz shown in the production example. The width of the coil pattern built in the substrate body is 200 μm, the thickness of the coil pattern is 10 μm, the coil pattern is 8 turns, and the total length of the coil pattern is 30 mm.
試料をプリント基板に実装した状態で、試料の上面に2mm×2mmの端子で500gfの荷重を印加した場合の変換効率ηp(i)と、試料に荷重を印加しない場合の変換効率η0(i)とを、電流値iを1mA〜100mAの範囲で変えながら測定し、変換効率の差Δη(i)=ηp(i)―η0(i)を計測した。絶対値が最大であるときの変換効率の差を、「最大変換効率の変化」と定義する。 Conversion efficiency η p (i) when a load of 500 gf is applied to the upper surface of the sample with a 2 mm × 2 mm terminal in a state where the sample is mounted on a printed circuit board, and conversion efficiency η 0 ( i) was measured while changing the current value i in the range of 1 mA to 100 mA, and the difference in conversion efficiency Δη (i) = η p (i) −η 0 (i) was measured. The difference in conversion efficiency when the absolute value is maximum is defined as “change in maximum conversion efficiency”.
最大変換効率の変化(特性変化)は、試料の基板本体に作用する応力が小さいほど、小さくなる。 The change in the maximum conversion efficiency (characteristic change) becomes smaller as the stress acting on the substrate body of the sample is smaller.
次の表1に、実施例1と比較例の試料についての測定結果を示す。
(1)外部電極は、それぞれの少なくとも一部分が第1の仮想領域の内側に配置されている。
(2)外部電極は、それぞれの全部部分が第1の仮想領域の内側に配置されている。
(3)外部電極は、それぞれの少なくとも一部分が第2の仮想領域の内側に配置されている。
(4)外部電極は、それぞれの全部部分が第2の仮想領域の内側に電極が配置されている。
Table 1 below shows the measurement results for the samples of Example 1 and the comparative example.
(1) At least a part of each external electrode is arranged inside the first virtual region.
(2) All the external electrodes are arranged inside the first virtual region.
(3) At least a part of each external electrode is disposed inside the second virtual region.
(4) As for the external electrode, the electrode is arrange | positioned inside each 2nd virtual area | region for all the parts.
表1から、比較例に比べて実施例1では最大変換効率の変化が小さいことが分かる。これは、外部電極が中央に寄せられていることにより、外部電極間の距離が短くなり、基板本体に応力がかかった場合でも、セラミック多層基板中のコイルパターンにより磁界が発生する基板本体の中央部分にかかる応力が小さくなり、基板本体の中央部分における透磁率の変化が小さくなるためと考えられる。外部電極が中央に寄れば寄るほど、特性変化も小さくなることが分かる。 From Table 1, it can be seen that the change in the maximum conversion efficiency is smaller in Example 1 than in the comparative example. This is because the distance between the external electrodes is shortened because the external electrodes are moved to the center, and even when stress is applied to the substrate body, the magnetic field is generated by the coil pattern in the ceramic multilayer substrate. This is because the stress applied to the portion is reduced, and the change in the magnetic permeability in the central portion of the substrate body is reduced. It can be seen that the closer the external electrode is to the center, the smaller the characteristic change.
次の表2に、実施例2と比較例の試料についての測定結果を示す。
(1)外部電極は、それぞれの少なくとも一部分が第1の仮想領域の内側に配置されている。
(2)外部電極は、それぞれの全部部分が第1の仮想領域の内側に電極が配置されている。
(3)外部電極は、それぞれの少なくとも一部分が第2の仮想領域の内側に配置されている。
(4)外部電極は、それぞれの全部部分が第2の仮想領域の内側に電極が配置されている。
(5)基板本体に切欠部が形成されている。
Table 2 below shows the measurement results for the samples of Example 2 and the comparative example.
(1) At least a part of each external electrode is arranged inside the first virtual region.
(2) As for the external electrode, each electrode is arranged inside the first virtual region.
(3) At least a part of each external electrode is disposed inside the second virtual region.
(4) As for the external electrode, the electrode is arrange | positioned inside each 2nd virtual area | region for all the parts.
(5) A notch is formed in the substrate body.
表2から、基板本体の下面側に切欠部を形成した実施例2は、実施例1(表1)に比べ、さらに特性変化が小さくなっていることが分かる。 From Table 2, it can be seen that the characteristic change is smaller in Example 2 in which the notch portion is formed on the lower surface side of the substrate main body than in Example 1 (Table 1).
次の表3に、実施例3と比較例の試料についての測定結果を示す。
(1)外部電極は、それぞれの少なくとも一部分が第1の仮想領域の内側に配置されている。
(2)外部電極は、それぞれの全部部分が第1の仮想領域の内側に電極が配置されている。
(3)外部電極は、それぞれの少なくとも一部分が第2の仮想領域の内側に配置されている。
(4)外部電極は、それぞれの全部部分が第2の仮想領域の内側に電極が配置されている。
(5)基板本体の下面側の四隅に、切欠部が形成される。
(6)基板本体の下面側の外縁に沿って枠状の切欠部が形成され、切欠部に樹脂が充填されている。
(7)基板本体の下面側の四隅に切欠部が形成され、切欠部に樹脂が充填されている。
Table 3 below shows the measurement results for the samples of Example 3 and the comparative example.
(1) At least a part of each external electrode is arranged inside the first virtual region.
(2) As for the external electrode, each electrode is arranged inside the first virtual region.
(3) At least a part of each external electrode is disposed inside the second virtual region.
(4) As for the external electrode, the electrode is arrange | positioned inside each 2nd virtual area | region for all the parts.
(5) Cutouts are formed at the four corners on the lower surface side of the substrate body.
(6) A frame-shaped notch is formed along the outer edge on the lower surface side of the substrate body, and the notch is filled with resin.
(7) Cutouts are formed at the four corners on the lower surface side of the substrate body, and the cutouts are filled with resin.
表3から、切欠部に樹脂が充填された実施例3は、実施例2(表2)に比べ、さらに特性変化が小さくなっていることが分かる。 From Table 3, it can be seen that the characteristic change is smaller in Example 3 in which the notch is filled with resin than in Example 2 (Table 2).
次の表4に、実施例4と比較例の試料についての測定結果を示す。
(1)外部電極は、それぞれの少なくとも一部分が第1の仮想領域の内側に配置されている。
(2)外部電極は、それぞれの全部部分が第1の仮想領域の内側に電極が配置されている。
(3)外部電極は、それぞれの少なくとも一部分が第2の仮想領域の内側に配置されている。
(4)外部電極は、それぞれの全部部分が第2の仮想領域の内側に電極が配置されている。
(5)基板本体の下面側の四隅に、切欠部が形成される。
(6)基板本体の下面側の外縁に沿って枠状の切欠部が形成され、切欠部に樹脂が充填されている。
(7)基板本体の下面側の四隅に切欠部が形成され、切欠部に樹脂が充填されている。
(8)基板本体の下面側の中央部分に凹部が形成され、凹部に樹脂が充填されている。
Table 4 below shows the measurement results for the samples of Example 4 and the comparative example.
(1) At least a part of each external electrode is arranged inside the first virtual region.
(2) As for the external electrode, each electrode is arranged inside the first virtual region.
(3) At least a part of each external electrode is disposed inside the second virtual region.
(4) As for the external electrode, the electrode is arrange | positioned inside each 2nd virtual area | region for all the parts.
(5) Cutouts are formed at the four corners on the lower surface side of the substrate body.
(6) A frame-shaped notch is formed along the outer edge on the lower surface side of the substrate body, and the notch is filled with resin.
(7) Cutouts are formed at the four corners on the lower surface side of the substrate body, and the cutouts are filled with resin.
(8) A recess is formed in the central portion on the lower surface side of the substrate body, and the recess is filled with resin.
表4から、凹部に樹脂が充填された実施例4は、実施例3(表3)に比べ、さらに特性変化が小さくなっていることが分かる。 From Table 4, it can be seen that the characteristic change of Example 4 in which the recess is filled with resin is smaller than that of Example 3 (Table 3).
<まとめ> 以上に説明した実施例1〜4のセラミック多層基板は、セラミック多層基板が実装された回路基板等からの衝撃や応力が、基板本体に作用しにくい。 <Summary> In the ceramic multilayer substrates of Examples 1 to 4 described above, impacts and stresses from a circuit board on which the ceramic multilayer substrate is mounted are less likely to act on the substrate body.
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。 The present invention is not limited to the above embodiment, and can be implemented with various modifications.
例えば、本発明は、基板本体のセラミック層がフェライトセラミックからなるセラミック多層基板に好適に適用することができるが、これに限るものではない。 For example, the present invention can be suitably applied to a ceramic multilayer substrate in which the ceramic layer of the substrate body is made of a ferrite ceramic, but is not limited thereto.
10,10a〜10c,10x セラミック多層基板
11a 層間接続導体
11b 内部導体パターン
12 基板本体
12a 上面
12b〜12i 下面
12p 孔
12s,12t 基板本体
12u〜12x 角
14 外部電極
15 コイルパターン
15a,15b 端子電極
16,16a,16b 切欠部
17,17a〜17d 凹部
18,18a,18b 樹脂
19,19a〜19d 樹脂
20a〜20d 辺
22a〜22d 中点
30a〜30d 第1の仮想線
30x 第1の仮想領域
40a〜40d 第2の仮想線
40x 第2の仮想領域
10, 10a to 10c, 10x
Claims (6)
前記基板本体の前記主面に形成された外部電極と、
を備えたセラミック多層基板において、
すべて前記外部電極が、前記基板本体の前記主面の互いに隣接する辺の中点同士を結ぶ第1の仮想線分に重なり、又は該第1の仮想線分で囲まれた第1の仮想領域の内側に配置されていることを特徴とする、セラミック多層基板。 A substrate body including a laminated ceramic layer and having a rectangular main surface on one side in a direction in which the ceramic layers are laminated;
An external electrode formed on the main surface of the substrate body;
In ceramic multilayer substrate with
A first virtual region in which all the external electrodes overlap or are surrounded by a first virtual line segment connecting midpoints of adjacent sides of the main surface of the substrate body. A multilayer ceramic substrate, characterized in that the ceramic multilayer substrate is disposed inside the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010263734A JP2012114345A (en) | 2010-11-26 | 2010-11-26 | Ceramic multilayer substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010263734A JP2012114345A (en) | 2010-11-26 | 2010-11-26 | Ceramic multilayer substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012114345A true JP2012114345A (en) | 2012-06-14 |
Family
ID=46498211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010263734A Pending JP2012114345A (en) | 2010-11-26 | 2010-11-26 | Ceramic multilayer substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012114345A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113453426A (en) * | 2020-03-25 | 2021-09-28 | Tdk株式会社 | Electronic component and method for manufacturing the same |
WO2024024945A1 (en) * | 2022-07-29 | 2024-02-01 | 京セラ株式会社 | Circuit board, semiconductor device, and electronic module |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0846079A (en) * | 1994-07-28 | 1996-02-16 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2004200197A (en) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | Semiconductor device |
JP2007134356A (en) * | 2005-11-08 | 2007-05-31 | Matsushita Electric Ind Co Ltd | Semiconductor packaging apparatus |
WO2007148556A1 (en) * | 2006-06-23 | 2007-12-27 | Murata Manufacturing Co., Ltd. | Multilayered ceramic electronic part |
JP2009182155A (en) * | 2008-01-30 | 2009-08-13 | Nec Corp | Lsi package and lsi package loading type electronic component |
-
2010
- 2010-11-26 JP JP2010263734A patent/JP2012114345A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0846079A (en) * | 1994-07-28 | 1996-02-16 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2004200197A (en) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | Semiconductor device |
JP2007134356A (en) * | 2005-11-08 | 2007-05-31 | Matsushita Electric Ind Co Ltd | Semiconductor packaging apparatus |
WO2007148556A1 (en) * | 2006-06-23 | 2007-12-27 | Murata Manufacturing Co., Ltd. | Multilayered ceramic electronic part |
JP2009182155A (en) * | 2008-01-30 | 2009-08-13 | Nec Corp | Lsi package and lsi package loading type electronic component |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113453426A (en) * | 2020-03-25 | 2021-09-28 | Tdk株式会社 | Electronic component and method for manufacturing the same |
JP7424157B2 (en) | 2020-03-25 | 2024-01-30 | Tdk株式会社 | Electronic components and their manufacturing methods |
WO2024024945A1 (en) * | 2022-07-29 | 2024-02-01 | 京セラ株式会社 | Circuit board, semiconductor device, and electronic module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101709841B1 (en) | Chip electronic component and manufacturing method thereof | |
KR101670184B1 (en) | Multilayered electronic component and manufacturing method thereof | |
US9129733B2 (en) | Laminated inductor element and manufacturing method thereof | |
KR102105389B1 (en) | Multilayered electronic component | |
JP4821908B2 (en) | Multilayer electronic component and electronic component module including the same | |
JP2020057754A (en) | Multilayer ceramic electronic component | |
KR101219006B1 (en) | Chip-type coil component | |
JP2009054973A (en) | Multilayer capacitor and capacitor mounting substrate | |
KR101994730B1 (en) | Inductor | |
KR101832554B1 (en) | Chip electronic component and manufacturing method thereof | |
KR20150037191A (en) | Multi-layered ceramic capacitor, manufacturing method thereof and board for mounting the same | |
KR101832547B1 (en) | Chip electronic component and manufacturing method thereof | |
JP2018067562A (en) | Multilayer ceramic capacitor and mounting structure thereof | |
KR20150080739A (en) | Conductive paste for the external electrode, chip-type electronic part and method of the same | |
US11587711B2 (en) | Electronic component | |
KR102105392B1 (en) | Chip electronic component and board having the same mounted thereon | |
JP2008078622A (en) | Laminated capacitor, circuit board, and circuit module | |
KR102105396B1 (en) | Chip electronic component and board having the same mounted thereon | |
JP6458904B2 (en) | Passive element array and printed wiring board | |
KR102105395B1 (en) | Chip electronic component and board having the same mounted thereon | |
KR20160057785A (en) | Chip electronic component and manufacturing method thereof | |
JP2012064779A (en) | Electronic component | |
JP5716391B2 (en) | Coil built-in board | |
JP2012114345A (en) | Ceramic multilayer substrate | |
JP5617574B2 (en) | Ceramic multilayer substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140819 |