JP2012113692A - 集積回路における電力消費を測定するための方法およびシステム - Google Patents
集積回路における電力消費を測定するための方法およびシステム Download PDFInfo
- Publication number
- JP2012113692A JP2012113692A JP2011196980A JP2011196980A JP2012113692A JP 2012113692 A JP2012113692 A JP 2012113692A JP 2011196980 A JP2011196980 A JP 2011196980A JP 2011196980 A JP2011196980 A JP 2011196980A JP 2012113692 A JP2012113692 A JP 2012113692A
- Authority
- JP
- Japan
- Prior art keywords
- power
- spectrum
- voltage
- domain
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3012—Built-In-Current test [BIC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318575—Power distribution; Power saving
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
【解決手段】ローカル電源インピーダンス・プロファイルZ(f)を決定した後、ローカル時間分解電源電圧U(t)を測定する。U(t)を累算し、電圧スペクトルU(f)を引き出すために周波数領域に変換される。対象電力領域の電源インピーダンス・プロファイルZ(f)をI(t)=Ff −1{U(f)/Z(f)}として使用し、U(f)から電流スペクトルI(t)が計算される。最後に、測定された電圧スペクトルU(t)および計算された電流スペクトルI(t)から、時間分解電力消費スペクトルP(t)が決定される。対象電力領域内の電力消費が予想と一致するかどうかを検証するために、この電力消費P(t)を基準(Pref(t))と比較する。
【選択図】図3
Description
上式で、I0 leakはリーク電流(図6の例では4.3Aまでの量)、I0 amplは電流振幅の半分(図6の例ではI0 ampl=3.2A)である。
上式で、|Z(f)|はZの大きさであり、φはその位相であることに留意されたい。
−アクティビティ活性化システム240は、信号生成器/変調器205によって電力領域12に適用されることになる、特定の周期アクティビティ50を生成するために使用される。
−フーリエ変換システム242は、電力領域12でオシロスコープ210から獲得した電圧データを管理するため、これらの測定データからの電圧プロファイルU(f)を評価するため、電流スペクトルI(f)=U(f)/Z(f)を計算するため、ならびにこの電流スペクトルI(f)を時間領域に変換し直すために使用される。
−電力評価システム244は、電力消費P(t)=U(t)*I(t)を評価するために使用される。
12 電力領域
232 ストレージ
240 アクティビティ活性化システム
242 フーリエ変換システム
Claims (11)
- 集積回路内の電力領域の電力消費を決定するための方法であって、
−前記電力領域のローカル電源インピーダンス・プロファイルを決定するステップと、
−前記電力領域特有の周期アクティビティを実行しながら、ローカル電源電圧を測定するステップと、
−前記測定されたローカル電源電圧の電圧スペクトルを評価するステップと、
−前記インピーダンス・プロファイルおよび前記電圧スペクトルから、関連付けられた電源電流を計算するステップと、
−前記電源電流および前記測定された電源電圧から、電力消費スペクトルを決定するステップと、を含む、方法。 - 前記電力領域の前記ローカル電源インピーダンス・プロファイルを決定するステップが、
−前記電力領域内で反復アクティビティを適用するステップと、
−前記反復アクティビティによって生じた電流消費の時間挙動を評価するステップと、
−対応する電流消費スペクトルを計算するステップと、
−前記反復アクティビティによって生じたローカル電源電圧を測定するステップと、
−前記測定されたローカル電源電圧の電圧スペクトルを評価するステップと、
−前記電圧および電流スペクトルから、前記ローカル電源インピーダンス・プロファイルを計算するステップと、
を含むことを特徴とする、請求項1に記載の方法。 - 前記反復アクティビティを適用するステップが、システム・クロック・ツリーのオンおよびオフを周期的に切り換えるステップにあることを特徴とする、請求項2に記載の方法。
- 前記電流消費の前記時間挙動を評価するステップが、リーク電流および電流振幅の準静的測定を含むことを特徴とする、請求項2に記載の方法。
- 前記方法が、電力消費スペクトルPと基準スペクトルPrefとを比較するステップを含むことを特徴とする、請求項1に記載の方法。
- 前記方法がシステムの電源がオンの間に実行されることを特徴とする、請求項1に記載の方法。
- 前記方法がシステムの動作時に周期的に実行されることを特徴とする、請求項1に記載の方法。
- 集積回路内の電力領域の電力消費を決定するためのシステムであって、
−前記電力領域のローカル電源インピーダンス・プロファイルZ(f)を格納するためのストレージと、
−前記電力領域特有の周期アクティビティを実行するための、アクティビティ活性化システムと、
−前記電力領域のローカル電源電圧を測定するための電圧測定システムと、
−前記測定されたローカル電源電圧の電圧スペクトルを評価するため、および、前記インピーダンス・プロファイルおよび前記電圧スペクトルから関連付けられた電流を計算するための、フーリエ変換システムと、
−電力消費を決定するための電力評価システムと、
を備える、システム。 - 前記システムが、前記電力消費スペクトルと基準プロファイルとを比較するための比較器を備えることを特徴とする、請求項8に記載のシステム。
- 前記システムが前記回路内に組み込まれることを特徴とする、請求項8に記載のシステム。
- −アクティビティ活性化システムおよび電圧測定システムが前記チップ上に常駐すること、および
−比較器が前記チップ外の場所に常駐すること、
を特徴とする、請求項10に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP10191823.3 | 2010-11-19 | ||
EP10191823 | 2010-11-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012113692A true JP2012113692A (ja) | 2012-06-14 |
JP5759316B2 JP5759316B2 (ja) | 2015-08-05 |
Family
ID=46065127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011196980A Expired - Fee Related JP5759316B2 (ja) | 2010-11-19 | 2011-09-09 | 集積回路における電力消費を測定するための方法およびシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US9709625B2 (ja) |
JP (1) | JP5759316B2 (ja) |
CN (1) | CN102478603B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105629052A (zh) * | 2015-12-23 | 2016-06-01 | 无锡江南计算技术研究所 | 芯片功耗实时检测方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103777067B (zh) * | 2012-10-19 | 2016-12-21 | 华为技术有限公司 | 芯片功耗测量电路、芯片及芯片功耗测量方法 |
US9424127B2 (en) * | 2013-02-01 | 2016-08-23 | Broadcom Corporation | Charger detection and optimization prior to host control |
KR20150065077A (ko) | 2013-12-04 | 2015-06-12 | 삼성전자주식회사 | 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템 |
CN104931759B (zh) * | 2014-03-21 | 2018-07-06 | 中芯国际集成电路制造(上海)有限公司 | 一种标准单元漏电流的测试电路及测试方法 |
CN103926996B (zh) * | 2014-05-08 | 2016-06-08 | 上海航天电子通讯设备研究所 | 一种fpga零动态功耗设计方法 |
US10114649B2 (en) | 2015-05-26 | 2018-10-30 | International Business Machines Corporation | Thermal availability based instruction assignment for execution |
CN105116723B (zh) * | 2015-06-26 | 2017-12-01 | 上海电器科学研究院 | 一种用于需量响应的能耗削减评估算法 |
US9874917B2 (en) | 2016-01-04 | 2018-01-23 | International Business Machines Corporation | Adaptive power capping in a chip |
CN106227694A (zh) * | 2016-07-12 | 2016-12-14 | 张升泽 | 电子芯片的信号信息发送方法及系统 |
WO2018010088A1 (zh) * | 2016-07-12 | 2018-01-18 | 张升泽 | 电子芯片的功率信息发送方法及系统 |
CN106199171A (zh) * | 2016-07-12 | 2016-12-07 | 张升泽 | 电子芯片的功率信息发送方法及系统 |
DE102018208606A1 (de) * | 2018-05-30 | 2019-12-05 | Airbus Operations Gmbh | Verfahren und System zum automatisierten Testen von elektrischen Kabinenverbrauchern einer Kabine eines Luftfahrzeugs |
CN110632497B (zh) * | 2019-06-13 | 2022-01-28 | 眸芯科技(上海)有限公司 | 测试soc系统中子系统功耗的方法、装置及系统 |
CN111736059B (zh) * | 2020-07-02 | 2022-08-26 | 深圳比特微电子科技有限公司 | 芯片测试方法、测试设备和测试系统 |
US11808804B2 (en) | 2020-12-15 | 2023-11-07 | Nxp Usa, Inc. | Power profiling in an integrated circuit having a current sensing circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004144747A (ja) * | 2002-10-21 | 2004-05-20 | Hewlett-Packard Development Co Lp | 低インピーダンスを測定するためのシステム及び方法 |
JP2008058114A (ja) * | 2006-08-30 | 2008-03-13 | Daikin Ind Ltd | 電力計 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5248967A (en) * | 1991-04-26 | 1993-09-28 | Marek Daneshfar | Method and apparatus for monitoring electrical devices |
US5557557A (en) * | 1994-10-04 | 1996-09-17 | Texas Instruments Incorporated | Processor power profiler |
US6911827B2 (en) * | 2002-10-21 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | System and method of measuring low impedances |
EP3321769A1 (en) * | 2003-05-07 | 2018-05-16 | Conversant Intellectual Property Management Inc. | Managing power on integrated circuits using power islands |
US20050050494A1 (en) | 2003-09-02 | 2005-03-03 | Mcguffin Tyson R. | Power estimation based on power characterizations of non-conventional circuits |
US6879178B1 (en) * | 2003-12-22 | 2005-04-12 | Hewlett-Packard Development Company, L.P. | Measuring current on a die |
US7138815B1 (en) * | 2003-12-24 | 2006-11-21 | Xilinx, Inc. | Power distribution system built-in self test using on-chip data converter |
US7248988B2 (en) * | 2004-03-01 | 2007-07-24 | Transmeta Corporation | System and method for reducing temperature variation during burn in |
US7599299B2 (en) * | 2004-04-30 | 2009-10-06 | Xilinx, Inc. | Dynamic reconfiguration of a system monitor (DRPORT) |
US7282905B2 (en) * | 2004-12-10 | 2007-10-16 | Texas Instruments Incorporated | System and method for IDDQ measurement in system on a chip (SOC) design |
US7203608B1 (en) * | 2006-06-16 | 2007-04-10 | International Business Machines Corporation | Impedane measurement of chip, package, and board power supply system using pseudo impulse response |
US7720667B2 (en) | 2006-09-08 | 2010-05-18 | International Business Machines Corporation | Method and system for estimating power consumption of integrated circuitry |
US20080293449A1 (en) * | 2007-05-24 | 2008-11-27 | Stephen Barlow | Method and system for partitioning a device into domains to optimize power consumption |
US20080307240A1 (en) * | 2007-06-08 | 2008-12-11 | Texas Instruments Incorporated | Power management electronic circuits, systems, and methods and processes of manufacture |
US7715995B2 (en) * | 2007-12-14 | 2010-05-11 | International Business Machines Corporation | Design structure for measurement of power consumption within an integrated circuit |
US8004863B2 (en) * | 2007-12-26 | 2011-08-23 | Silicon Laboratories Inc. | Circuit device and method of providing feedback across an isolation barrier |
JP5802984B2 (ja) * | 2009-12-31 | 2015-11-04 | マーベル・イスラエル・(エム・アイ・エス・エル)・リミテッドMarvell Israel (M.I.S.L.) Ltd. | 収率を向上させる方法および装置 |
WO2015178991A2 (en) * | 2014-02-28 | 2015-11-26 | Rigetti & Co., Inc. | Operating a multi-dimensional array of qubit devices |
-
2011
- 2011-06-28 US US13/170,512 patent/US9709625B2/en not_active Expired - Fee Related
- 2011-09-05 CN CN201110259186.9A patent/CN102478603B/zh not_active Expired - Fee Related
- 2011-09-09 JP JP2011196980A patent/JP5759316B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004144747A (ja) * | 2002-10-21 | 2004-05-20 | Hewlett-Packard Development Co Lp | 低インピーダンスを測定するためのシステム及び方法 |
JP2008058114A (ja) * | 2006-08-30 | 2008-03-13 | Daikin Ind Ltd | 電力計 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105629052A (zh) * | 2015-12-23 | 2016-06-01 | 无锡江南计算技术研究所 | 芯片功耗实时检测方法 |
CN105629052B (zh) * | 2015-12-23 | 2018-04-10 | 无锡江南计算技术研究所 | 芯片功耗实时检测方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5759316B2 (ja) | 2015-08-05 |
US9709625B2 (en) | 2017-07-18 |
CN102478603B (zh) | 2015-04-01 |
CN102478603A (zh) | 2012-05-30 |
US20120130657A1 (en) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5759316B2 (ja) | 集積回路における電力消費を測定するための方法およびシステム | |
Sharifi et al. | Accurate direct and indirect on-chip temperature sensing for efficient dynamic thermal management | |
Gnad et al. | An experimental evaluation and analysis of transient voltage fluctuations in FPGAs | |
US20170067961A1 (en) | Method and Apparatus for Detection of Counterfeit, Defective or Damaged Devices | |
US20120013356A1 (en) | Method And System For Performing Self-Tests In An Electronic System | |
Appello et al. | A comprehensive methodology for stress procedures evaluation and comparison for burn-in of automotive SoC | |
US8519720B2 (en) | Method and system for impedance measurement in an integrated Circuit | |
Sadi et al. | Design of a network of digital sensor macros for extracting power supply noise profile in SoCs | |
Kashyap | Silicon lifecycle management (SLM) with in-chip monitoring | |
Gu | Challenges in post-silicon validation of high-speed I/O links | |
US20090048801A1 (en) | Method and apparatus for generating thermal test vectors | |
Lanzieri et al. | A review of techniques for ageing detection and monitoring on embedded systems | |
Diversi et al. | SCC thermal model identification via advanced bias-compensated least-squares | |
Amouri et al. | Accurate thermal-profile estimation and validation for fpga-mapped circuits | |
Liu et al. | Efficient observation point selection for aging monitoring | |
Huang et al. | Nonintrusive on-line transition-time binning and timing failure threat detection for die-to-die interconnects | |
Sauer et al. | Estimation of component criticality in early design steps | |
US10830800B1 (en) | Subcircuit physical level power monitoring technology for real-time hardware systems and simulators | |
Xiong et al. | Optimal margin computation for at-speed test | |
Kansara et al. | Dynamic analog/RF alternate test strategies based on on-chip learning | |
Firouzi et al. | Chip health monitoring using machine learning | |
Pan et al. | Modeling power consumption at system-level for design of power integrity-aware AMS-circuits | |
Niemann et al. | A calibration procedure for sensor based adaptive voltage scaling approaches | |
US20090276171A1 (en) | Data processing apparatus and method | |
Tenentes et al. | Leakage current analysis for diagnosis of bridge defects in power-gating designs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5759316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |