JP2012109315A - Power module substrate, power module substrate with cooler, and manufacturing methods of the power module and the power module substrate - Google Patents

Power module substrate, power module substrate with cooler, and manufacturing methods of the power module and the power module substrate Download PDF

Info

Publication number
JP2012109315A
JP2012109315A JP2010255199A JP2010255199A JP2012109315A JP 2012109315 A JP2012109315 A JP 2012109315A JP 2010255199 A JP2010255199 A JP 2010255199A JP 2010255199 A JP2010255199 A JP 2010255199A JP 2012109315 A JP2012109315 A JP 2012109315A
Authority
JP
Japan
Prior art keywords
power module
layer
module substrate
circuit layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010255199A
Other languages
Japanese (ja)
Other versions
JP5707886B2 (en
Inventor
Shuji Nishimoto
修司 西元
Masahito Nishikawa
仁人 西川
Yoshiyuki Nagatomo
義幸 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2010255199A priority Critical patent/JP5707886B2/en
Publication of JP2012109315A publication Critical patent/JP2012109315A/en
Application granted granted Critical
Publication of JP5707886B2 publication Critical patent/JP5707886B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power module substrate which easily and reliably joins a semiconductor element to a circuit layer made of copper or copper alloy through a solder material, and to provide the power module substrate with a cooler and manufacturing methods of the power module and the power module substrate.SOLUTION: In a power module substrate 10, a circuit layer 12 made of copper or copper alloy is disposed on one surface of an insulation layer (ceramic substrate 11), and a semiconductor element 3 is disposed on the circuit layer 12 through a solder layer 2. A conductive junction layer 30, formed by a sintered body of Ag paste containing glass, is formed on one surface of the circuit layer 12.

Description

本発明は、半導体素子が搭載される回路層を備えたパワーモジュール用基板、およびそのパワーモジュール基板を備えた冷却器付パワーモジュール用基板、さらにはそれを用いたパワーモジュール、および前記パワーモジュール用基板の製造方法に関するものである。   The present invention provides a power module substrate including a circuit layer on which a semiconductor element is mounted, a power module substrate with a cooler including the power module substrate, a power module using the power module substrate, and the power module The present invention relates to a method for manufacturing a substrate.

各種の半導体素子のうちでも、電気自動車や電気車両などを制御するために用いられる大電力制御用のパワー素子は、発熱量が多いところから、これを搭載する基板(絶縁層)としては、強度および電気絶縁性が優れるばかりでなく、耐熱性に優れかつ熱伝導性も比較的良好なセラミックス、例えばAlN(窒化アルミ)などからなるセラミックス基板を用い、その基板上に導電性の優れた金属板を回路層として接合したパワーモジュール用基板が、従来から広く用いられている。そしてこのようなパワーモジュール用基板は、その回路層上に、はんだ材を介してパワー素子としての半導体素子が搭載されるのが通常である。なおこの種のパワーモジュール用基板としては、セラミックス基板の下面にも放熱のために熱伝導性に優れた金属板(放熱用金属板)を接合し、その金属板を介して冷却器を接合して、放熱させる構造としたものが知られている。   Among various semiconductor elements, power elements for high power control used to control electric vehicles, electric vehicles, etc. generate a large amount of heat, so that the substrate (insulating layer) on which they are mounted is strong. In addition, a ceramic substrate made of ceramics, for example, AlN (aluminum nitride), which has not only excellent electrical insulation but also excellent heat resistance and relatively good thermal conductivity, has a conductive metal plate on the substrate. 2. Description of the Related Art Conventionally, power module substrates that are bonded as a circuit layer have been widely used. In such a power module substrate, a semiconductor element as a power element is usually mounted on the circuit layer via a solder material. As this type of power module substrate, a metal plate (heat radiating metal plate) with excellent thermal conductivity is also bonded to the lower surface of the ceramic substrate, and a cooler is bonded via the metal plate. A structure that dissipates heat is known.

このようなパワーモジュール用基板において、セラミックス基板の一方の面において回路層を構成する金属板、および他方の面における放熱用金属板としては、アルミニウムやアルミニウム合金を使用することもあるが、一般には銅(Cu)もしくは銅合金を使用することが多い。銅板もしくは銅合金板を回路層などとしてセラミックス基板表面に積層したものは、一般に銅貼り基板と称されるが、この銅貼り基板としては、最近では、セラミックス基板の表面に銅板(銅箔)を接着剤やろう材、はんだなどを用いずに直接接合する、いわゆる直接接合法、すなわちDBC(Direct Bonding Copper)の手法によって製造したDBC基板が多用されるようになっている。ここでDBC基板の具体的な製法は、種々提案されているが、基本的には、銅板中に含まれる微量の酸化物を利用し、セラミックス基板との接合界面にCu−O共晶液相を生成させ、その共晶液相をセラミックスとの接合に利用するものである。なおCu−O共晶は、非酸化物に対して濡れにくいため、セラミックスとしてAlNを使用している場合には、濡れ性改善のためにAlNの表面に予め酸化物層を形成しておくことなども行なわれている。   In such a power module substrate, aluminum or an aluminum alloy may be used as the metal plate constituting the circuit layer on one surface of the ceramic substrate and the metal plate for heat dissipation on the other surface. Copper (Cu) or a copper alloy is often used. A copper plate or copper alloy plate laminated on the surface of a ceramic substrate as a circuit layer is generally called a copper-clad substrate. Recently, a copper plate (copper foil) is used on the surface of a ceramic substrate. DBC substrates manufactured by a so-called direct bonding method, that is, a direct bonding copper (DBC) method, in which direct bonding is performed without using an adhesive, a brazing material, solder, or the like, are frequently used. Various specific methods for producing the DBC substrate have been proposed here. Basically, a small amount of oxide contained in the copper plate is used, and a Cu-O eutectic liquid phase is formed at the bonding interface with the ceramic substrate. And the eutectic liquid phase is used for bonding with ceramics. Since Cu-O eutectic is difficult to wet with non-oxides, if AlN is used as the ceramic, an oxide layer should be formed on the surface of AlN in advance to improve wettability. Etc. are also carried out.

一方、銅もしくは銅合金からなる回路層上に半導体素子を搭載するにあたっては、前述のようにはんだ材を介して半導体素子を接合するのが一般的である。その場合のはんだ材としては、従来はPb−Sn系のいわゆる鉛含有はんだを使用するのが通常であったが、最近では環境汚染などの観点から、鉛を含有しない無鉛はんだ(鉛フリーはんだ)を使用する傾向が強まっている。この無鉛はんだとしては、例えばSn−Ag系はんだ、Sn−In系はんだ、Sn−Ag―Cu系はんだ、Sn−Cu系はんだ、Sn−Ag−In系はんだ、Sn−Zn−Bi系はんだ、Sn−Zn−Al系はんだなどがある。このようなはんだ材を使用すれば、銅、銅合金からなる回路層に高い接合力をもって半導体素子を接合することは可能である。しかしながら、これらのはんだ材を使用して接合する場合、溶融したはんだ材によって回路層が侵食されてしまうことがある。この現象はエロージョンと称されるものであり、従来の鉛含有はんだでは比較的生じにくかったが、無鉛はんだではエロージョンの発生が見逃せない問題となっている。すなわち、無鉛はんだを用いた場合、溶融したはんだ材の成分と回路層表面の銅とが反応して金属間化合物、例えばCu−In系金属間化合物、あるいはSn−Cu系金属間化合物、Cu−Zn系金属間化合物などを生成しながら、界面付近から回路層内部にはんだ材の成分が侵入する現象が生じることがある。ここで金属間化合物は、導電率が低いため、上述のような現象(エロ−ジョン)が生じれば、回路層の電気抵抗が大きくなってしまい、また極端な場合は信号回路の断線が生じてしまったりして、電気的、機能的に問題が生じたり、さらには回路層の電気抵抗の増大により回路層からの発熱量が大きくなって、もともと大電流が流れるパワーモジュール用素子としては、発熱量が極端に大きくなって、極端に温度上昇してしまうなどの不都合を招くおそれがある。     On the other hand, when a semiconductor element is mounted on a circuit layer made of copper or a copper alloy, the semiconductor element is generally joined via a solder material as described above. Conventionally, Pb-Sn so-called lead-containing solder is usually used as the solder material in that case, but recently, lead-free solder (lead-free solder) that does not contain lead from the viewpoint of environmental pollution. The tendency to use is increasing. As this lead-free solder, for example, Sn-Ag solder, Sn-In solder, Sn-Ag-Cu solder, Sn-Cu solder, Sn-Ag-In solder, Sn-Zn-Bi solder, Sn -Zn-Al solder. If such a solder material is used, a semiconductor element can be bonded to a circuit layer made of copper or a copper alloy with a high bonding strength. However, when these solder materials are used for joining, the circuit layer may be eroded by the molten solder material. This phenomenon is called erosion, and it has been relatively difficult for conventional lead-containing solders to occur, but lead-free solder has a problem that erosion cannot be overlooked. That is, when lead-free solder is used, the molten solder material component reacts with the copper on the surface of the circuit layer to cause an intermetallic compound, such as a Cu-In intermetallic compound, or a Sn-Cu intermetallic compound, Cu- While the Zn-based intermetallic compound or the like is generated, a phenomenon that the solder material component enters the circuit layer from the vicinity of the interface may occur. Here, since the intermetallic compound has low conductivity, if the above phenomenon (erosion) occurs, the electrical resistance of the circuit layer increases, and in an extreme case, the signal circuit is disconnected. As an element for a power module, a large amount of heat is generated from the circuit layer due to an increase in the electrical resistance of the circuit layer. There is a possibility that the calorific value becomes extremely large and inconveniences such as excessive temperature rise occur.

そこで、従来は、例えば特許文献1に開示されているように、回路層の表面に無電解めっき等の湿式プロセスによってNiめっき膜を形成し、このNiめっき膜上にはんだ材を配設して半導体素子を接合することが行なわれている。
また、特許文献2には、はんだ材を用いずにAgナノペーストを用いて半導体素子を接合する技術が提案されている。
Therefore, conventionally, as disclosed in Patent Document 1, for example, a Ni plating film is formed on the surface of the circuit layer by a wet process such as electroless plating, and a solder material is disposed on the Ni plating film. Joining semiconductor elements has been performed.
Patent Document 2 proposes a technique for joining semiconductor elements using Ag nanopaste without using a solder material.

特開2004−172378号公報JP 2004-172378 A 特開2006−202938号公報JP 2006-202938 A

前述の特許文献1に記載されているように、回路層表面にNiめっき膜を形成したパワーモジュール用基板においては、半導体素子を接合するまでの過程においてNiめっき膜の表面が酸化等によって劣化し、はんだ材を介して接合した半導体素子との接合信頼性が低下するおそれがあった。
また、パワーモジュール用基板に冷却器をろう付けで接合する場合には、回路層表面にNiめっき膜を形成した後にろう付け等を行えば、Niめっき膜が劣化してしまうため、通常は、パワーモジュール用基板と冷却器とをろう付けして冷却器付パワーモジュール用基板を形成した後に、めっき浴内にその冷却器付パワーモジュール用基板全体を浸漬させることが行なわれている。この場合、回路層以外の部分にもNiめっき膜が形成されることになるが、冷却器がアルミニウムやアルミニウム合金で構成されていた場合には、アルミニウムからなる冷却器とNiめっき膜との間で電食が進行するおそれがある。そのためNiめっき工程においては、冷却器部分にNiめっき膜が形成されないように、マスキング処理を行う必要があったが、このようにマスキング処理をした上でめっき処理をする場合、回路層部分にNiめっき膜を形成するためだけの工程に多大な労力が必要となり、パワーモジュールの製造コストが大幅に増加してしまう、という問題がある。
As described in the aforementioned Patent Document 1, in the power module substrate in which the Ni plating film is formed on the surface of the circuit layer, the surface of the Ni plating film deteriorates due to oxidation or the like in the process until the semiconductor element is bonded. There is a possibility that the reliability of bonding with a semiconductor element bonded via a solder material may be lowered.
In addition, when the cooler is joined to the power module substrate by brazing, the Ni plating film deteriorates if brazing or the like is performed after forming the Ni plating film on the circuit layer surface. After a power module substrate and a cooler are brazed to form a power module substrate with a cooler, the entire power module substrate with a cooler is immersed in a plating bath. In this case, the Ni plating film is also formed on portions other than the circuit layer. However, when the cooler is made of aluminum or an aluminum alloy, the Ni plating film is placed between the cooler made of aluminum and the Ni plating film. There is a risk of electric corrosion. Therefore, in the Ni plating process, it was necessary to perform a masking process so that the Ni plating film was not formed on the cooler part. There is a problem that a great amount of labor is required for the process only for forming the plating film, and the manufacturing cost of the power module is greatly increased.

一方、特許文献2に開示されたように、はんだ材を使用せずにAgナノペーストを用いて半導体素子を接合する場合には、Agナノペーストからなる層がはんだ材に比べて厚みが薄く形成されるため、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、半導体素子自体が破損してしまうおそれがあった。   On the other hand, as disclosed in Patent Document 2, when joining a semiconductor element using Ag nano paste without using a solder material, the layer made of Ag nano paste is formed thinner than the solder material. For this reason, the stress at the time of thermal cycle load tends to act on the semiconductor element, and the semiconductor element itself may be damaged.

本発明は、以上のような事情を背景としてなされたものであって、はんだ材を介して銅もしくは銅合金からなる回路層上に半導体素子を接合するにあたって、回路層表面に対するはんだ材の侵食が生じることなく、回路層表面へのNiめっきを不要としてコストダウンを図りつつ、半導体素子を容易かつ確実に接合することが可能なパワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびそのパワーモジュール用基板の製造方法を提供することを課題としている。   The present invention has been made in the background as described above, and in joining a semiconductor element on a circuit layer made of copper or a copper alloy via a solder material, the corrosion of the solder material on the surface of the circuit layer is caused. A power module substrate, a power module substrate with a cooler, a power module, and a power module capable of easily and surely joining semiconductor elements while reducing costs by eliminating the need for Ni plating on the circuit layer surface An object is to provide a method for manufacturing a power module substrate.

本発明者らは、上記課題に対する解決策について、鋭意実験・研究を重ねた結果、銅もしくは銅合金からなる回路層上に、ガラスを含有するAgペーストの焼成体からなる導電接合層を形成し、その導電接合層を介してはんだ材を配置し、半導体素子を接合することが、前述の課題を解決するために有効であることを見出し、本発明をなすに至ったのである。   As a result of intensive experiments and research on the solution to the above problems, the present inventors formed a conductive bonding layer made of a sintered body of Ag paste containing glass on a circuit layer made of copper or a copper alloy. Thus, the present inventors have found that it is effective to arrange a solder material through the conductive bonding layer and bond the semiconductor elements to solve the above-mentioned problems, and have made the present invention.

したがって本発明の基本的な形態(第1の形態)によるパワーモジュール用基板は、
絶縁層の一方の面に、銅または銅合金からなる回路層が配設され、この回路層上にはんだ層を介して半導体素子が配設されるパワーモジュール用基板において、前記回路層の一方の面に、ガラスを含有するAgペーストの焼成体からなる導電接合層が形成されていることを特徴としている。
Therefore, the power module substrate according to the basic form (first form) of the present invention is:
In a power module substrate in which a circuit layer made of copper or a copper alloy is disposed on one surface of an insulating layer, and a semiconductor element is disposed on the circuit layer via a solder layer, one of the circuit layers A conductive bonding layer made of a fired body of an Ag paste containing glass is formed on the surface.

このような本発明の基本的な形態のパワーモジュール用基板によれば、回路層の一方の面に、ガラスを含有するAgペーストの焼成体からなる導電接合層(Ag焼成層)が形成されているため、その導電接合層を介して銅または銅合金からなる回路層上にはんだ材を介して半導体素子を接合することが可能となる。すなわち、先行技術におけるNiめっき膜の代替として導電接合層(Ag焼成層)を形成しており、この導電接合層(Ag焼成層)が、はんだ下地層とされているのである。したがってパワーモジュール用基板をめっき液等に浸漬する必要がなく、マスキング処理等の面倒な作業を削減することができる。
また、半導体素子を接合するためのはんだ材が直接銅または銅合金からなる回路層に接触しないため、はんだ材として、無鉛はんだ材を使用した場合でも、はんだ材成分により回路層が侵食(エロージョン)されるおそれがなく、したがってはんだ材による侵食に起因する回路層の電気抵抗の増大、断線、あるいは発熱量の増大などを防止することができる。またこのように無鉛はんだを用いても侵食の問題が生じるおそれがないところから、回路層に銅もしくは銅合金を用いたパワーモジュール用基板として、半導体素子を接合するためのはんだ材として無鉛はんだを実際に用いることが可能となり、環境汚染防止の観点からも有利となる。
さらに、半導体素子の接合にはんだ材を用いていることから、はんだ材の厚みを厚く形成することが可能となり、熱サイクル負荷時の応力が半導体素子に作用することを抑制でき、半導体素子自体の破損を防止することができる。
According to the power module substrate of the basic form of the present invention, a conductive bonding layer (Ag fired layer) made of a fired body of Ag paste containing glass is formed on one surface of the circuit layer. Therefore, the semiconductor element can be bonded to the circuit layer made of copper or copper alloy via the conductive bonding layer via the solder material. That is, a conductive bonding layer (Ag fired layer) is formed as an alternative to the Ni plating film in the prior art, and this conductive bonding layer (Ag fired layer) is used as a solder underlayer. Therefore, it is not necessary to immerse the power module substrate in a plating solution or the like, and troublesome work such as masking processing can be reduced.
In addition, since the solder material for joining semiconductor elements does not directly contact the circuit layer made of copper or copper alloy, even when a lead-free solder material is used as the solder material, the circuit layer is eroded by the solder material component (erosion). Therefore, it is possible to prevent an increase in electrical resistance, disconnection, or increase in the amount of heat generated due to erosion by the solder material. Moreover, since there is no risk of erosion even if lead-free solder is used, lead-free solder is used as a solder material for joining semiconductor elements as a power module substrate using copper or copper alloy for the circuit layer. It can be actually used, which is advantageous from the viewpoint of preventing environmental pollution.
Furthermore, since the solder material is used for joining the semiconductor elements, it is possible to form a thick solder material, and it is possible to suppress the stress on the semiconductor element from acting on the thermal cycle load, and the semiconductor element itself Breakage can be prevented.

また本発明の第2の形態によるパワーモジュール用基板は、前記第1の形態のパワーモジュール用基板において、前記導電接合層が、前記回路層上に形成されたガラス層と、このガラス層の上に形成されたAg層とからなり、前記ガラス層中に導電性粒子が分散していることを特徴とするものである。     A power module substrate according to a second aspect of the present invention is the power module substrate according to the first aspect, wherein the conductive bonding layer includes a glass layer formed on the circuit layer, and an upper surface of the glass layer. And the conductive layer is dispersed in the glass layer.

この第2の形態によるパワーモジュール用基板では、前記導電接合層のガラス層が、導電性粒子により導電性が付与されており、したがって前記導電接合層全体としてもその厚み方向に導電性を示すため、回路層と半導体素子との間で電気的導通を確保することができる。   In the power module substrate according to the second embodiment, the glass layer of the conductive bonding layer is provided with conductivity by conductive particles, and therefore the entire conductive bonding layer also exhibits conductivity in the thickness direction. In addition, electrical conduction can be ensured between the circuit layer and the semiconductor element.

さらに本発明の第3の形態によるパワーモジュール用基板は、前記第1もしくは第2の形態のパワーモジュール用基板において、前記導電接合層の厚さ方向における電気抵抗値Pが0.5Ω以下に設定されていることを特徴とするものである。
この形態では、導電接合層の厚さ方向における電気抵抗値Pが0.5Ω以下とされているため、導電接合層およびはんだ材を介して半導体素子と回路層との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュールを構成することができる。さらに、半導体素子と回路層との間の電気の導通を確保するためには、前記導電接合層の厚さ方向における電気抵抗値Pを0.2Ω以下とすることが好ましい。
なお本発明においては、導電接合層の厚さ方向における電気抵抗値Pは、導電接合層の上面と回路層の上面との間の電気抵抗とする。これは、回路層を構成する銅もしくは銅合金の電気抵抗が導電接合層の厚さ方向の電気抵抗に比べて格段に小さいためである。なお、この電気抵抗値Pの測定は、導電接合層の上面中央点と、導電接合層の上面中央点から導電接合層端部までの距離Hとした場合に導電接合層端部からHだけ離れた回路層上の点との間で行うこととしている。
Furthermore, in the power module substrate according to the third aspect of the present invention, in the power module substrate according to the first or second aspect, the electric resistance value P in the thickness direction of the conductive bonding layer is set to 0.5Ω or less. It is characterized by being.
In this embodiment, since the electric resistance value P in the thickness direction of the conductive bonding layer is 0.5Ω or less, electricity is reliably conducted between the semiconductor element and the circuit layer via the conductive bonding layer and the solder material. Therefore, a highly reliable power module can be configured. Furthermore, in order to ensure electrical continuity between the semiconductor element and the circuit layer, the electrical resistance value P in the thickness direction of the conductive bonding layer is preferably 0.2Ω or less.
In the present invention, the electric resistance value P in the thickness direction of the conductive bonding layer is the electric resistance between the upper surface of the conductive bonding layer and the upper surface of the circuit layer. This is because the electrical resistance of copper or copper alloy constituting the circuit layer is much smaller than the electrical resistance in the thickness direction of the conductive bonding layer. The electrical resistance value P is measured by separating the conductive bonding layer from the center of the upper surface of the conductive bonding layer and the distance H from the central point of the upper surface of the conductive bonding layer to the end of the conductive bonding layer by H. Between the points on the circuit layer.

さらに本発明の第4の形態によるパワーモジュール用基板は、前記第1〜第3の形態のうちいずれか1の形態のパワーモジュール用基板において、前記ガラスが、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リン、および酸化ビスマスのうちから選ばれた1種または2種以上を含有していることを特徴とするものである。
この場合、ガラスの軟化点が比較的低くなり、低温でAgペーストを焼成することが可能となり、Agペーストの焼成時の熱によって銅または銅合金からなる回路層が劣化することを防止できる。
Furthermore, the power module substrate according to the fourth aspect of the present invention is the power module substrate according to any one of the first to third aspects, wherein the glass is lead oxide, zinc oxide, silicon oxide, It is characterized by containing one or more selected from boron oxide, phosphorus oxide, and bismuth oxide.
In this case, the softening point of the glass becomes relatively low, the Ag paste can be fired at a low temperature, and the circuit layer made of copper or a copper alloy can be prevented from being deteriorated by heat during firing of the Ag paste.

さらに本発明の第5の形態によるパワーモジュール用基板は、前記第1〜第4の形態のうちいずれか1の形態のパワーモジュール用基板において、前記絶縁層が、AlN、SiおよびAlうちから選ばれた1種または2種以上のセラミックスからなるセラミックス基板であることを特徴とするものである。
これらのAlN、SiおよびAlのうちから選択されるセラミックス基板は、絶縁性および強度に優れると同時に、耐熱性に優れ、かつ熱伝導性も比較的良好であり、これらを使用することによって、パワーモジュール用基板の信頼性の向上を図ることができる。また、このセラミックス基板上に銅または銅合金からなる金属板を直接接合法(DBC)などによって接合することによって、容易に回路層を形成することが可能となる。
Furthermore, the power module substrate according to the fifth aspect of the present invention is the power module substrate according to any one of the first to fourth aspects, wherein the insulating layer includes AlN, Si 3 N 4 and Al. It is a ceramic substrate made of one or two or more ceramics selected from 2 O 3 .
A ceramic substrate selected from these AlN, Si 3 N 4 and Al 2 O 3 is excellent in insulation and strength, and at the same time has excellent heat resistance and relatively good thermal conductivity. By using it, the reliability of the power module substrate can be improved. In addition, a circuit layer can be easily formed by bonding a metal plate made of copper or a copper alloy on the ceramic substrate by a direct bonding method (DBC) or the like.

本発明の第6の形態は、冷却器付パワーモジュール用基板についてのものである。
この第6の形態による冷却器付パワーモジュール用基板は、前記第1〜第5の形態のうちいずれか1の形態のパワーモジュール用基板と、このパワーモジュール用基板の前記絶縁層の他方の面側に配設された冷却器とを備えていることを特徴としている。
ここで、前記冷却器は、絶縁層の他方の面に直接接合する必要はなく、前記回路層と同様な銅または銅合金からなる放熱用金属層(放熱用金属板)や、アルミニウムまたはアルミニウム合金若しくはアルミニウムを含む複合材(例えばAlSiC等)からなる緩衝層を介して、絶縁層の他方の面側に接合されていればよい。
The sixth aspect of the present invention relates to a power module substrate with a cooler.
The power module substrate with a cooler according to the sixth embodiment includes the power module substrate according to any one of the first to fifth embodiments and the other surface of the insulating layer of the power module substrate. And a cooler disposed on the side.
Here, the cooler does not need to be directly joined to the other surface of the insulating layer, but a heat dissipation metal layer (heat dissipation metal plate) made of copper or copper alloy similar to the circuit layer, aluminum or aluminum alloy. Or what is necessary is just to join to the other surface side of an insulating layer through the buffer layer which consists of composite materials (for example, AlSiC etc.) containing aluminum.

本発明の第7の形態は、パワーモジュールについてのものである。この第7の形態によるパワーモジュールは、前記第1〜第5の形態のうちいずれか1の形態のパワーモジュール用基板と、このパワーモジュール用基板の前記回路層の一方の面側に配設された半導体素子とを備え、前記半導体素子は、はんだ層を介して接合されていることを特徴としている。
この形態のパワーモジュールにおいては、はんだ材を介して半導体素子が接合されていることから、熱サイクル負荷時の応力がはんだ材によって緩和され、熱応力による半導体素子の破損を抑制することができる。したがって熱サイクル信頼性を大幅に向上させることができ、また先行技術のようなNiめっき膜を形成する必要がないため、生産コストの大幅な削減を図ることができる。
The seventh aspect of the present invention relates to a power module. The power module according to the seventh aspect is disposed on the one surface side of the circuit layer of the power module substrate of any one of the first to fifth aspects and the power module substrate. The semiconductor element is bonded via a solder layer.
In the power module of this form, since the semiconductor element is joined via the solder material, the stress at the time of thermal cycle loading is relieved by the solder material, and damage to the semiconductor element due to the thermal stress can be suppressed. Therefore, the thermal cycle reliability can be greatly improved, and since it is not necessary to form a Ni plating film as in the prior art, the production cost can be greatly reduced.

本発明の第8の形態は、パワーモジュール用基板の製造方法についてのものである。
この第8の形態のパワーモジュール用基板の製造方法は、絶縁層の一方の面に、銅または銅合金からなる回路層が配設され、この回路層上にはんだ層を介して半導体素子が配設されるパワーモジュール用基板の製造方法であって、前記回路層の一方の面にガラス粉末を含有するAgペーストを塗布する塗布工程と、Agペーストを塗布した状態で加熱処理して前記Agペーストを焼成する焼成工程とを備え、前記回路層の一方の面に、ガラスを含有するAgペーストの焼成体からなる導電接合層を形成することを特徴としている。
The eighth aspect of the present invention relates to a method for manufacturing a power module substrate.
In the power module substrate manufacturing method according to the eighth embodiment, a circuit layer made of copper or a copper alloy is disposed on one surface of an insulating layer, and a semiconductor element is disposed on the circuit layer via a solder layer. A method for manufacturing a power module substrate, comprising: an application step of applying an Ag paste containing glass powder to one surface of the circuit layer; and heat treatment in a state where the Ag paste is applied to the Ag paste. And a conductive bonding layer made of a fired body of an Ag paste containing glass is formed on one surface of the circuit layer.

この形態のパワーモジュール用基板の製造方法によれば、銅または銅合金からなる回路層にはんだ材により半導体素子を接合する以前の段階で、回路層上に導電接合層を形成しておくため、はんだ材により半導体素子を接合する際にははんだ材が回路層に直接接することがなく、そのためはんだ材により回路層が侵食(エロージョン)されてしまうことを有効に防止できる。またそれに伴い、先行技術の場合のようなNiめっき膜が不要となり、その結果、パワーモジュール用基板をめっき液等に浸漬する必要がなく、マスキング処理等の面倒な作業を削減することができる。   According to the method for manufacturing a power module substrate of this embodiment, in order to form a conductive bonding layer on the circuit layer at a stage before the semiconductor element is bonded to the circuit layer made of copper or a copper alloy with a solder material, When the semiconductor elements are joined by the solder material, the solder material does not directly contact the circuit layer, and therefore it is possible to effectively prevent the circuit layer from being eroded (eroded) by the solder material. Accordingly, the Ni plating film as in the case of the prior art becomes unnecessary, and as a result, it is not necessary to immerse the power module substrate in a plating solution or the like, and troublesome work such as masking treatment can be reduced.

さらに本発明の第9の形態のパワーモジュール用基板の製造方法は、前記第8の形態のパワーモジュール用基板の製造方法において、前記焼成工程における焼成温度を、350℃以上645℃以下としたことを特徴とするものである。
この形態の製造方法では、焼成工程における焼成温度が350℃以上とされているため、Agペーストを焼成して導電接合層を確実に形成することができる。また焼成温度が645℃以下とされているため、焼成工程における銅または銅合金からなる回路層の劣化を防止することができる。
Furthermore, in the method for manufacturing a power module substrate according to the ninth aspect of the present invention, in the method for manufacturing a power module substrate according to the eighth aspect, the firing temperature in the firing step is 350 ° C. or higher and 645 ° C. or lower. It is characterized by.
In the manufacturing method of this embodiment, since the firing temperature in the firing step is 350 ° C. or higher, the conductive bonding layer can be reliably formed by firing the Ag paste. Moreover, since the firing temperature is 645 ° C. or lower, it is possible to prevent deterioration of the circuit layer made of copper or a copper alloy in the firing step.

本発明によれば、銅もしくは銅合金からなる回路層上に、はんだ材を介して半導体素子を接合するにあたって、はんだ材が銅もしくは銅合金からなる回路層に直接接しないため、はんだ材による回路層の侵食が生じることがなく、そのためはんだ材の侵食による回路層の電気抵抗の増大や断線、さらには発熱量の増大などの不都合が生じることを未然に防止でき、またその結果、銅に対する侵食が生じやすいとされている無鉛はんだを支障なく使用することが可能となり、無鉛はんだの使用による環境汚染防止に有利となる。しかも本発明では、回路層上に先行技術の場合のようなNiめっき膜を形成せず、Agペーストの焼成体からなる導電接合層を形成しており、このような導電接合層を形成するに当たっては、Niめっき膜形成の場合のようにめっき液等に浸漬する必要がなく、マスキング処理等の面倒な作業を削減することができる。したがって本発明によれば、回路層の電気抵抗の増大、断線、発熱量の増大などの不都合や、大幅なコスト上昇を招くことなく、半導体素子を銅もしくは銅合金からなる回路層上に確実かつ容易に接合することが可能なパワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびこのパワーモジュール用基板の製造方法を提供することができる。   According to the present invention, when a semiconductor element is joined to a circuit layer made of copper or a copper alloy via a solder material, the solder material does not directly contact the circuit layer made of copper or a copper alloy. No erosion of the layer occurs, so it is possible to prevent inconveniences such as an increase in electrical resistance and disconnection of the circuit layer due to the erosion of the solder material, and an increase in the amount of heat generated. It is possible to use lead-free solder, which is considered to be prone to occur, without any trouble, and it is advantageous for prevention of environmental pollution by using lead-free solder. Moreover, in the present invention, the Ni plating film as in the case of the prior art is not formed on the circuit layer, and a conductive bonding layer made of a fired body of Ag paste is formed. In forming such a conductive bonding layer, Since there is no need to immerse in a plating solution or the like as in the case of forming a Ni plating film, troublesome work such as masking can be reduced. Therefore, according to the present invention, the semiconductor element can be securely and securely disposed on the circuit layer made of copper or copper alloy without causing inconveniences such as an increase in electrical resistance of the circuit layer, disconnection, an increase in the amount of heat generation, and a significant cost increase. A power module substrate that can be easily joined, a power module substrate with a cooler, a power module, and a method of manufacturing the power module substrate can be provided.

本発明の実施形態であるパワーモジュール用基板を用いたパワーモジュールの概略説明図である。It is a schematic explanatory drawing of the power module using the board | substrate for power modules which is embodiment of this invention. 本発明の実施形態であるパワーモジュール用基板を示す説明図である。It is explanatory drawing which shows the board | substrate for power modules which is embodiment of this invention. 図2のパワーモジュール用基板における回路層表面の拡大説明図である。FIG. 3 is an enlarged explanatory diagram of a circuit layer surface in the power module substrate of FIG. 2. 本発明の実施形態において、導電接合層の厚さ方向の電気抵抗値Pの測定方法を示す上面説明図である。In embodiment of this invention, it is upper surface explanatory drawing which shows the measuring method of the electrical resistance value P of the thickness direction of a conductive joining layer. 本発明の実施形態において、導電接合層の厚さ方向の電気抵抗値Pの測定方法を示す側面説明図である。In embodiment of this invention, it is side explanatory drawing which shows the measuring method of the electrical resistance value P of the thickness direction of a conductive joining layer. Agペーストの製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of Ag paste. 図1のパワーモジュールの製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of the power module of FIG.

以下、本発明について、図面を参照してより詳細に説明する。
図1には、本発明の基本的な実施形態であるパワーモジュールを示す。
このパワーモジュール1は、回路層12が配設されたパワーモジュール用基板10と、回路層12の表面にはんだ層2を介して接合された半導体チップ(半導体素子)3と、冷却器40とを備えている。
Hereinafter, the present invention will be described in more detail with reference to the drawings.
FIG. 1 shows a power module that is a basic embodiment of the present invention.
The power module 1 includes a power module substrate 10 on which a circuit layer 12 is disposed, a semiconductor chip (semiconductor element) 3 bonded to the surface of the circuit layer 12 via a solder layer 2, and a cooler 40. I have.

パワーモジュール用基板10は、前述の絶縁層を構成するセラミックス基板11と、このセラミックス基板11の一方の面(図1において上面)に配設された銅(Cu)もしくは銅合金(Cu合金)からなる回路層12と、セラミックス基板11の他方の面(図1において下面)に配設された放熱用金属層13とを備えている。
セラミックス基板11は、回路層12と放熱用金属層13との間の電気的接続を防止するものであって、絶縁性が高く、高強度を有していて、しかも耐熱性もすぐれ、熱伝導性も比較的良好なAlN(窒化アルミ)で構成されている。また、セラミックス基板11の厚さは、0.2〜1.5mmの範囲内に設定されており、本実施形態では、0.635mmに設定されている。
The power module substrate 10 is made of a ceramic substrate 11 constituting the insulating layer described above, and copper (Cu) or a copper alloy (Cu alloy) disposed on one surface (the upper surface in FIG. 1) of the ceramic substrate 11. And a heat dissipation metal layer 13 disposed on the other surface (lower surface in FIG. 1) of the ceramic substrate 11.
The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13 for heat dissipation, has high insulation, high strength, excellent heat resistance, and heat conduction. It is made of AlN (aluminum nitride) having relatively good properties. In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層12は、セラミックス基板11の一方の面に、導電性が優れた金属である銅もしくは銅合金からなる金属板が接合されることにより形成されている。本実施形態においては、回路層12は、純度が99.99%以上の純銅(例えば無酸素銅)の圧延板からなる銅板がセラミックス基板11に接合されることにより形成されている。   The circuit layer 12 is formed by joining a metal plate made of copper or copper alloy, which is a metal having excellent conductivity, to one surface of the ceramic substrate 11. In the present embodiment, the circuit layer 12 is formed by joining a copper plate made of a rolled plate of pure copper (for example, oxygen-free copper) having a purity of 99.99% or more to the ceramic substrate 11.

放熱用金属層13は、セラミックス基板11の他方の面に、熱伝導性が良好な金属からなる金属板が接合されることにより形成されている。本実施形態においては、放熱用金属層13は、回路層12と同様に、純度が99.99%以上の純銅(例えば無酸素銅)の圧延板からなる銅板がセラミックス基板11に接合されることによって形成されている。
ここで、セラミックス基板11の各面に回路層12、放熱用金属層13を形成するために、セラミックス基板11の各面に銅板を接合するための手段は特に限定されるものではないが、セラミックス基板11の各面と銅板との間に有機樹脂系接着剤や、ろう材、はんだ材などを介在させることなく、銅板をセラミックス基板に直接接合する直接接合法(DBC法)を適用して、いわゆるDBC基板とすることが望ましい。また、セラミックス基板11の一方の面に回路層12としての銅板を接合するための手段と、セラミックス基板11の他方の面に放熱用金属層13としての銅板を接合するための手段とは、必ずしも同じである必要はないが、同じ手段を適用すれば、セラミックス基板11の一方の面に回路層12としての銅板を接合すると同時に他方の面に放熱用金属層13としての銅板を接合することができ、製造工程数を減らして、コストの低減をはかることができ、特にDBC法を適用する場合には、セラミックス基板11の両面に同時に銅板を直接接合することが有利である。
The heat radiating metal layer 13 is formed by bonding a metal plate made of a metal having good thermal conductivity to the other surface of the ceramic substrate 11. In the present embodiment, the heat dissipating metal layer 13 is joined to the ceramic substrate 11 by a copper plate made of a rolled plate of pure copper (for example, oxygen-free copper) having a purity of 99.99% or more, like the circuit layer 12. Is formed by.
Here, in order to form the circuit layer 12 and the heat radiating metal layer 13 on each surface of the ceramic substrate 11, means for joining the copper plate to each surface of the ceramic substrate 11 is not particularly limited. Applying a direct bonding method (DBC method) for directly bonding a copper plate to a ceramic substrate without interposing an organic resin adhesive, a brazing material, a solder material, etc. between each surface of the substrate 11 and the copper plate, A so-called DBC substrate is desirable. Further, means for joining a copper plate as the circuit layer 12 to one surface of the ceramic substrate 11 and means for joining a copper plate as the metal layer 13 for heat dissipation to the other surface of the ceramic substrate 11 are not necessarily limited. Although not necessarily the same, if the same means is applied, a copper plate as the circuit layer 12 can be bonded to one surface of the ceramic substrate 11 and simultaneously a copper plate as the heat dissipation metal layer 13 can be bonded to the other surface. In addition, the number of manufacturing steps can be reduced to reduce the cost. Particularly when the DBC method is applied, it is advantageous to directly bond the copper plates to both surfaces of the ceramic substrate 11 at the same time.

冷却器40は、前述のパワーモジュール用基板10を冷却するためのものであり、パワーモジュール用基板10と接合される天板部41と、この天板部41から下方に向けて垂設された放熱フィン42と、冷却媒体(例えば冷却水)を流通するための流路43とを備えている。この冷却器40(天板部41)は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、A6063(アルミニウム合金)で構成されている。   The cooler 40 is for cooling the power module substrate 10 described above. The top plate portion 41 joined to the power module substrate 10 and the top plate portion 41 are suspended downward. The heat radiation fin 42 and the flow path 43 for distribute | circulating a cooling medium (for example, cooling water) are provided. The cooler 40 (top plate portion 41) is preferably made of a material having good thermal conductivity, and is made of A6063 (aluminum alloy) in the present embodiment.

また本実施形態においては、冷却器40の天板部41と放熱用金属層13との間には、アルミニウムまたはアルミニウム合金若しくはアルミニウムを含む複合材(例えばAlSiC等)からなる緩衝層15が設けられている。   In the present embodiment, a buffer layer 15 made of aluminum, an aluminum alloy, or a composite material containing aluminum (for example, AlSiC) is provided between the top plate portion 41 of the cooler 40 and the heat radiating metal layer 13. ing.

そして、図1に示すパワーモジュール1においては、回路層12の表面(図1において上面)に、後述するAgペーストを焼成して形成されたAgペースト焼成体からなる導電接合層(Ag焼成層)30が形成されており、この導電接合層30の表面に、はんだ層2を介して半導体チップ3が接合されている。すなわちこの導電接合層(Ag焼成層)30が、はんだ下地層として機能する。
ここで、はんだ層2を形成するはんだ材としては、Pb−Sn系の鉛含有はんだを使用することも許容されるが、通常は、環境汚染防止などの観点から、鉛を含有しない無鉛はんだ、例えば、Sn−Ag系はんだ、Sn−In系はんだ、Sn−Ag―Cu系はんだ、Sn−Cu系はんだ、Sn−Ag−In系はんだ、Sn−Zn−Bi系はんだ、Sn−Zn−Al系はんだなどを用いることが好ましい。これらの無鉛はんだを使用した場合、それが、ろう付け加熱時(はんだ溶融時)に直接銅板に接触すれば、既に説明したように銅板を侵食するおそれがあるが、この実施形態では、はんだ材は直接には銅板に接しないため、ろう付け加熱時に銅板が侵食されることはなく、したがって無鉛はんだを支障なく使用することができる。
なお、導電接合層30は、図1に示すように、回路層12の表面全体には形成されておらず、半導体チップ3が配設される部分にのみ選択的に形成されている。
In the power module 1 shown in FIG. 1, a conductive bonding layer (Ag fired layer) made of an Ag paste fired body formed by firing Ag paste described later on the surface of the circuit layer 12 (upper surface in FIG. 1). The semiconductor chip 3 is bonded to the surface of the conductive bonding layer 30 via the solder layer 2. That is, the conductive bonding layer (Ag fired layer) 30 functions as a solder underlayer.
Here, as the solder material for forming the solder layer 2, it is allowed to use Pb—Sn-based lead-containing solder, but normally, from the viewpoint of preventing environmental pollution, lead-free solder not containing lead, For example, Sn-Ag solder, Sn-In solder, Sn-Ag-Cu solder, Sn-Cu solder, Sn-Ag-In solder, Sn-Zn-Bi solder, Sn-Zn-Al solder It is preferable to use solder or the like. When these lead-free solders are used, if they come into direct contact with the copper plate during brazing heating (solder melting), the copper plate may be eroded as described above. Is not in direct contact with the copper plate, the copper plate is not eroded during brazing heating, and therefore, lead-free solder can be used without any problem.
As shown in FIG. 1, the conductive bonding layer 30 is not formed on the entire surface of the circuit layer 12 but is selectively formed only on a portion where the semiconductor chip 3 is disposed.

図2および図3に、はんだ層2を介して半導体チップ3を接合する前(但しAgペースト焼成後)のパワーモジュール用基板10を示す。
このパワーモジュール用基板10においては、回路層12の表面(図2および図3において上面)に、後に改めて詳細に説明するように、Ag粉末と、ガラス粉末と、樹脂と、溶剤と、分散剤とを含有するAgペーストを焼成した焼成体からなる導電接合層30が形成されている。このAgペースト焼成体からなる導電接合層30は、Agペーストを焼成した後、はんだ層2を介して半導体チップ3を接合する前の状態では、図3に示すように、回路層12側に形成されたガラス層31と、このガラス層31上に形成されたAg層32との上下2層の構造となっており、そのうち下層のガラス層31内部には、粒径が数ナノメートル程度の微細な導電性粒子33が分散されている。この導電性粒子33は、AgまたはCuの少なくとも一方を含有する結晶性粒子とされている。そしてこのようにガラス層31中に導電性粒子33が分散していることから、そのガラス層33も導電性を示し、Agペースト焼成体からなる導電接合層30全体としてもその厚み方向に導電性を示している。なお、ガラス層31内の導電性粒子33は、例えば透過電子顕微鏡(TEM)によって観察、測定することができる。
2 and 3 show the power module substrate 10 before the semiconductor chip 3 is joined via the solder layer 2 (but after firing the Ag paste).
In this power module substrate 10, Ag powder, glass powder, resin, solvent, dispersant, as described in detail later on the surface of the circuit layer 12 (upper surface in FIGS. 2 and 3). A conductive bonding layer 30 made of a fired body obtained by firing an Ag paste containing the above is formed. The conductive bonding layer 30 made of this Ag paste fired body is formed on the circuit layer 12 side as shown in FIG. 3 in a state before the semiconductor chip 3 is bonded via the solder layer 2 after baking the Ag paste. The upper and lower glass layers 31 and the Ag layer 32 formed on the glass layer 31 have a two-layer structure, of which the lower glass layer 31 has a fine particle size of about several nanometers. Conductive particles 33 are dispersed. The conductive particles 33 are crystalline particles containing at least one of Ag and Cu. And since the electroconductive particle 33 is disperse | distributing in the glass layer 31 in this way, the glass layer 33 also shows electroconductivity, and it is electroconductive in the thickness direction also as the electroconductive joining layer 30 which consists of Ag paste baking bodies. Is shown. The conductive particles 33 in the glass layer 31 can be observed and measured by, for example, a transmission electron microscope (TEM).

前記導電接合層30の厚さ方向の電気抵抗値Pは、0.5Ω以下に設定されている。ここで、本実施形態においては、導電接合層30の厚さ方向における電気抵抗値Pは、導電接合層30の上面と回路層12の上面との間の電気抵抗値としている。これは、回路層12を構成する無酸素銅などの純銅の電気抵抗が導電接合層30の厚さ方向の電気抵抗に比べて格段に小さいためである。なお、この電気抵抗の測定の際には、図4および図5に示すように、導電接合層30の上面中央点と、導電接合層30の上面中央点から導電接合層30端部までの距離Hに対して導電接合層30端部からHだけ離れた回路層12上の点と、の間の電気抵抗を測定することとしている。   The electric resistance value P in the thickness direction of the conductive bonding layer 30 is set to 0.5Ω or less. Here, in the present embodiment, the electric resistance value P in the thickness direction of the conductive bonding layer 30 is an electric resistance value between the upper surface of the conductive bonding layer 30 and the upper surface of the circuit layer 12. This is because the electric resistance of pure copper such as oxygen-free copper constituting the circuit layer 12 is much smaller than the electric resistance in the thickness direction of the conductive bonding layer 30. When measuring the electrical resistance, as shown in FIGS. 4 and 5, the upper surface center point of the conductive bonding layer 30 and the distance from the upper surface center point of the conductive bonding layer 30 to the end portion of the conductive bonding layer 30. The electrical resistance between the point on the circuit layer 12 that is separated by H from the end of the conductive bonding layer 30 with respect to H is measured.

また、本実施形態では、回路層12が純度99.99%の純銅で構成されていることから、回路層12の表面(図3において上面)に、導電接合層30が形成されている。すなわち、回路層12を構成する純銅とガラス層31とが直接接合されている。なお本実施形態においては、ガラス層31の厚さtgは、0.01μm≦tg≦5μm、Ag層32の厚さtaは、1μm≦ta≦100μm、導電接合層30全体の厚さtg+taは、1.01μm≦tg+ta≦105μmの各範囲内となるように構成することが望ましい。   In the present embodiment, since the circuit layer 12 is made of pure copper having a purity of 99.99%, the conductive bonding layer 30 is formed on the surface of the circuit layer 12 (upper surface in FIG. 3). That is, the pure copper constituting the circuit layer 12 and the glass layer 31 are directly bonded. In the present embodiment, the thickness tg of the glass layer 31 is 0.01 μm ≦ tg ≦ 5 μm, the thickness ta of the Ag layer 32 is 1 μm ≦ ta ≦ 100 μm, and the total thickness tg + ta of the conductive bonding layer 30 is It is desirable to configure so as to be within each range of 1.01 μm ≦ tg + ta ≦ 105 μm.

次に、導電接合層30としてのAgペースト焼成体を形成するためのAgペーストについて説明する。
このAgペーストは、Ag粉末と、ガラス粉末と、樹脂と、溶剤と、分散剤とを含有しており、Ag粉末とガラス粉末とからなる粉末成分の含有量が、Agペースト全体の60質量%以上90質量%以下の範囲内が望ましく、その残部は樹脂、溶剤、分散剤とする。なお、本実施形態では、Ag粉末とガラス粉末とからなる粉末成分の含有量は、Agペースト全体の85質量%とされている。
またこのAgペーストは、その粘度が10Pa・s以上、500Pa・s以下、より好ましくは50Pa・s以上、300Pa・s以下に調整することが好適である。
Next, an Ag paste for forming an Ag paste fired body as the conductive bonding layer 30 will be described.
This Ag paste contains Ag powder, glass powder, resin, solvent and dispersant, and the content of the powder component consisting of Ag powder and glass powder is 60% by mass of the entire Ag paste. The content is preferably in the range of 90% by mass or less, and the remainder is made of resin, solvent and dispersant. In addition, in this embodiment, content of the powder component which consists of Ag powder and glass powder is 85 mass% of the whole Ag paste.
The viscosity of the Ag paste is preferably adjusted to 10 Pa · s or more and 500 Pa · s or less, more preferably 50 Pa · s or more and 300 Pa · s or less.

Ag粉末は、その粒径が0.05μm以上1.0μm以下の球形状のものが望ましく、本実施形態では、平均粒径0.8μmのものを使用した。
ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リンおよび酸化ビスマスのいずれか1種または2種以上を含有しており、その軟化温度が600℃以下とされている。本実施形態では、酸化ビスマスと酸化亜鉛と酸化ホウ素とからなり、平均粒径が0.5μmのガラス粉末を使用した。
また、Ag粉末の重量Aとガラス粉末の重量Gとの重量比A/Gは、80/20から99/1の範囲内に調整することが望ましく、本実施形態では、A/G=80/5とした。
The Ag powder preferably has a spherical shape with a particle size of 0.05 μm or more and 1.0 μm or less. In this embodiment, an Ag powder having an average particle size of 0.8 μm was used.
The glass powder contains, for example, any one or more of lead oxide, zinc oxide, silicon oxide, boron oxide, phosphorus oxide and bismuth oxide, and the softening temperature is 600 ° C. or less. In the present embodiment, glass powder made of bismuth oxide, zinc oxide and boron oxide and having an average particle size of 0.5 μm was used.
The weight ratio A / G between the weight A of the Ag powder and the weight G of the glass powder is desirably adjusted within a range of 80/20 to 99/1. In this embodiment, A / G = 80 / It was set to 5.

溶剤は、沸点が200℃以上のものが適しており、本実施形態では、ジエチレンクリコールジブチルエーテルを用いている。
樹脂は、Agペーストの粘度を調整するものであり、500℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。
また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくAgペーストを構成してもよい。
A solvent having a boiling point of 200 ° C. or higher is suitable. In this embodiment, diethylene glycol dibutyl ether is used.
The resin is used to adjust the viscosity of the Ag paste, and a resin that decomposes at 500 ° C. or higher is suitable. In this embodiment, ethyl cellulose is used.
In this embodiment, a dicarboxylic acid-based dispersant is added. In addition, you may comprise Ag paste, without adding a dispersing agent.

次に、Agペーストの製造方法について、図6に示すフロー図を参照して説明する。まず、前述したAg粉末とガラス粉末とを混合して混合粉末を生成する(混合粉末形成工程S1)。また、溶剤と樹脂とを混合して有機混合物を生成する(有機物混合工程S2)。
そして、混合粉末と有機混合物と分散剤とをミキサーによって予備混合する(予備混合工程S3)。次に、予備混合物をロールミル機を用いて練り込みながら混合する(混錬工程S4)。得られた混錬をペーストろ過機によってろ過する(ろ過工程S5)。このようにして、前述のAgペーストが製出されることになる。
Next, the manufacturing method of Ag paste is demonstrated with reference to the flowchart shown in FIG. First, the above-mentioned Ag powder and glass powder are mixed to produce a mixed powder (mixed powder forming step S1). Moreover, a solvent and resin are mixed and an organic mixture is produced | generated (organic substance mixing process S2).
Then, the mixed powder, the organic mixture, and the dispersant are premixed by a mixer (preliminary mixing step S3). Next, the preliminary mixture is mixed while being kneaded using a roll mill (kneading step S4). The obtained kneading is filtered with a paste filter (filtration step S5). In this way, the aforementioned Ag paste is produced.

次に、本実施形態であるパワーモジュール1の製造方法について、図7に示すフロー図を参照して説明する。
まず、回路層12となる銅板および放熱用金属層13となる銅板を準備し、これらの銅板を、セラミックス基板11の一方の面および他方の面に積層し、DBC法によって直接接合する。この直接接合のプロセス、条件は特に限定されるものではないが、セラミックス基板11に表面に予め大気中での焼成熱処理などの手法によって酸化物層を形成しておき、セラミックス基板の両面に銅板を積層して、窒素などの不活性雰囲気中において1050℃〜1080℃程度の高温で加熱し、その後冷却することによって、各銅板とセラミックス基板11とを直接接合することができる。具体的には、具体的には、本実施形態では、AlNからなるセラミックス基板の両面に銅板を接合するにあたってのDBC法による接合条件としては、Nガス雰囲気、1060℃の条件を適用した(回路層接合工程S11)。
Next, the manufacturing method of the power module 1 which is this embodiment is demonstrated with reference to the flowchart shown in FIG.
First, a copper plate to be the circuit layer 12 and a copper plate to be the heat-dissipating metal layer 13 are prepared, and these copper plates are laminated on one surface and the other surface of the ceramic substrate 11 and directly bonded by the DBC method. The direct bonding process and conditions are not particularly limited, but an oxide layer is formed on the surface of the ceramic substrate 11 in advance by a technique such as baking heat treatment in the air, and copper plates are formed on both surfaces of the ceramic substrate. Each copper plate and the ceramic substrate 11 can be directly joined by laminating, heating at a high temperature of about 1050 ° C. to 1080 ° C. in an inert atmosphere such as nitrogen, and then cooling. Specifically, in this embodiment, as the bonding conditions by the DBC method for bonding the copper plates to both surfaces of the ceramic substrate made of AlN, the conditions of N 2 gas atmosphere and 1060 ° C. were applied ( Circuit layer bonding step S11).

次に、放熱用金属層13の他方の面側に、緩衝層15を介して冷却器40(天板部41)をろう材を介して接合する(冷却器接合工程S12)。なお、冷却器40のろう付けの温度は、590℃〜610℃の範囲内が好ましい。     Next, the cooler 40 (top plate portion 41) is joined to the other surface side of the heat radiating metal layer 13 via the buffer layer 15 via the brazing material (cooler joining step S12). The brazing temperature of the cooler 40 is preferably in the range of 590 ° C to 610 ° C.

そして、回路層12の表面に、前述のAgペーストを塗布する(Agペースト塗布工程S13)。なお、Agペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってAgペーストをパターン状に形成した。     And the above-mentioned Ag paste is apply | coated to the surface of the circuit layer 12 (Ag paste application | coating process S13). In addition, when apply | coating Ag paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the Ag paste is formed in a pattern by a screen printing method.

回路層12表面にAgペーストを塗布した状態で、加熱炉内に装入してAgペーストの焼成を行う(焼成工程S14)。なお、このときの焼成温度は、350℃〜645℃に設定することが好ましい。
この焼成工程S14により、ガラス層31とAg層32とを有する導電接合層30が形成される。このとき、ガラス層31の内部に、粒径が数ナノメートル程度の微細な導電性粒子33が分散されることになる。この導電性粒子33は、AgまたはCuの少なくとも一方を含有する結晶性粒子とされており、焼成の際にガラス層31内部に析出したものと推測される。
In a state where the Ag paste is applied to the surface of the circuit layer 12, the Ag paste is charged into the heating furnace and the Ag paste is fired (firing step S <b> 14). In addition, it is preferable to set the calcination temperature at this time to 350 to 645 degreeC.
The conductive bonding layer 30 having the glass layer 31 and the Ag layer 32 is formed by the firing step S14. At this time, fine conductive particles 33 having a particle size of about several nanometers are dispersed inside the glass layer 31. The conductive particles 33 are crystalline particles containing at least one of Ag and Cu, and are presumed to have precipitated in the glass layer 31 during firing.

こうして、回路層12の表面に導電接合層30が形成されたパワーモジュール用基板10および冷却器付パワーモジュール用基板が製出される。   Thus, the power module substrate 10 having the conductive bonding layer 30 formed on the surface of the circuit layer 12 and the power module substrate with a cooler are produced.

そして、導電接合層30の表面に、はんだ材を介して半導体チップ3を載置し、還元炉内においてはんだ接合する(はんだ接合工程S15)。このとき、はんだ材によって形成されるはんだ層2には、導電接合層30のAg層32の一部または全部が溶融することになる。
これにより、はんだ層2を介して半導体チップ3が回路層12上に接合されたパワーモジュール1が製出される。
Then, the semiconductor chip 3 is placed on the surface of the conductive bonding layer 30 via a solder material, and soldered in a reduction furnace (solder bonding step S15). At this time, part or all of the Ag layer 32 of the conductive bonding layer 30 is melted in the solder layer 2 formed of the solder material.
Thereby, the power module 1 in which the semiconductor chip 3 is bonded onto the circuit layer 12 through the solder layer 2 is produced.

以上のような構成とされた本実施形態であるパワーモジュール用基板10およびパワーモジュール1においては、純度99.99%以上の銅板をセラミックス基板11に直接接合して形成された回路層12の表面に、ガラスを含有するAgペーストの焼成体からなる導電接合層30が形成されているため、この導電接合層30上にはんだ層2を形成して半導体チップ3を確実かつ容易に接合することができる。したがって先行技術に示されるようにNiめっき膜を形成する必要がなく、比較的簡単に、かつ、確実に回路層12上に半導体チップ3を接合することが可能となるのである。したがって先行技術のごとくNiめっき膜を形成した場合に生じる不具合が無くなり、パワーモジュール1を良好に製出することができる。   In the power module substrate 10 and the power module 1 according to the present embodiment configured as described above, the surface of the circuit layer 12 formed by directly bonding a copper plate having a purity of 99.99% or more to the ceramic substrate 11. In addition, since the conductive bonding layer 30 made of a fired body of Ag paste containing glass is formed, the solder layer 2 can be formed on the conductive bonding layer 30 so that the semiconductor chip 3 can be bonded reliably and easily. it can. Therefore, it is not necessary to form a Ni plating film as shown in the prior art, and the semiconductor chip 3 can be bonded onto the circuit layer 12 relatively easily and reliably. Therefore, the trouble which arises when forming the Ni plating film as in the prior art is eliminated, and the power module 1 can be produced satisfactorily.

ここで、導電接合層30が、図3に示すように、ガラス層31と、このガラス層31の上に形成されたAg層32とからなり、そのうちガラス層31内部には、粒径が数ナノメートル程度とされた微細な導電性粒子33が分散されているので、ガラス層31においても導電性を確保することができる。具体的には、本実施形態では、ガラス層31を含めた導電接合層30の厚さ方向の電気抵抗値Pが0.5Ω以下に設定されているのである。
したがって、導電接合層30およびはんだ層2を介して半導体チップ3と回路層12との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール1を構成することができる。
Here, as shown in FIG. 3, the conductive bonding layer 30 includes a glass layer 31 and an Ag layer 32 formed on the glass layer 31. Since the fine conductive particles 33 having a size of about nanometer are dispersed, the glass layer 31 can also have conductivity. Specifically, in this embodiment, the electrical resistance value P in the thickness direction of the conductive bonding layer 30 including the glass layer 31 is set to 0.5Ω or less.
Therefore, it is possible to reliably conduct electricity between the semiconductor chip 3 and the circuit layer 12 via the conductive bonding layer 30 and the solder layer 2, and the highly reliable power module 1 can be configured.

また、導電接合層30を構成するAgペーストが、Ag粉末と、酸化鉛と酸化亜鉛と酸化ホウ素とからなるガラス粉末とを含有しており、ガラス粉末の軟化温度が600℃以下に設定されているから、比較的低温でAgペーストを焼成することが可能となる。具体的には、焼成温度を350℃以上645℃以下に設定することができる。したがってAgペーストの焼成に伴う回路層12の劣化や回路層12とセラミックス基板11との接合強度の低下等のトラブルを未然に防止することができ、高品質のパワーモジュール用基板10およびパワーモジュール1を製出することが可能となる。   Further, the Ag paste constituting the conductive bonding layer 30 contains Ag powder and glass powder composed of lead oxide, zinc oxide and boron oxide, and the softening temperature of the glass powder is set to 600 ° C. or less. Therefore, the Ag paste can be fired at a relatively low temperature. Specifically, the firing temperature can be set to 350 ° C. or higher and 645 ° C. or lower. Therefore, troubles such as deterioration of the circuit layer 12 and reduction in bonding strength between the circuit layer 12 and the ceramic substrate 11 due to the firing of the Ag paste can be prevented, and the high-quality power module substrate 10 and the power module 1 can be prevented. Can be produced.

さらに、Agペーストの粘度が10Pa・s以上、500Pa・s以下、より好ましくは50Pa・s以上、300Pa・s以下に調整されているので、回路層12表面にAgペーストを塗布するAgペースト塗布工程S13において、スクリーン印刷法等を適用することが可能なり、導電接合層30を半導体チップ3が配設される部分のみに選択的に形成することができる。そのためAgペーストの使用量を削減することが可能となって、パワーモジュール用基板10およびパワーモジュール1の製造コストを大幅に削減することができる。   Furthermore, since the viscosity of the Ag paste is adjusted to 10 Pa · s or more and 500 Pa · s or less, more preferably 50 Pa · s or more and 300 Pa · s or less, the Ag paste applying step for applying the Ag paste to the surface of the circuit layer 12 In S13, a screen printing method or the like can be applied, and the conductive bonding layer 30 can be selectively formed only on the portion where the semiconductor chip 3 is disposed. Therefore, the amount of Ag paste used can be reduced, and the manufacturing cost of the power module substrate 10 and the power module 1 can be greatly reduced.

また、本実施形態においては、絶縁層として絶縁性および強度に優れ、かつ耐熱性に優れるとともに熱伝導性も比較的良好なAlN(窒化アルミ)からなるセラミックス基板11を用いているから、パワーモジュール用基板10の信頼性の向上を図ることができる。また、このセラミックス基板11上に銅板をDBC法により直接接合することによって、容易に回路層12を形成することができる。
さらに、本実施形態では、セラミックス基板11の他方側(図1において下側)に、放熱用金属層13および緩衝層15を介して冷却器40が配設されているから、半導体チップ3からの発熱によってパワーモジュール1が高温となることを防止することができる。
In the present embodiment, since the ceramic substrate 11 made of AlN (aluminum nitride) having excellent insulation and strength, excellent heat resistance, and relatively good thermal conductivity is used as the insulating layer, the power module is used. The reliability of the substrate 10 can be improved. Moreover, the circuit layer 12 can be easily formed by directly bonding a copper plate on the ceramic substrate 11 by the DBC method.
Further, in the present embodiment, the cooler 40 is disposed on the other side (lower side in FIG. 1) of the ceramic substrate 11 via the heat dissipation metal layer 13 and the buffer layer 15. It can prevent that the power module 1 becomes high temperature by heat_generation | fever.

以下、本発明の効果を確認すべく行った確認実験の結果を本発明の実施例として、比較例とともに示す。なお以下の実施例は、本発明の効果を説明するためのものであって、実施例に記載された構成、プロセス、条件が本発明の技術的範囲を限定するものでないことはもちろんである。   Hereinafter, the result of the confirmation experiment conducted to confirm the effect of the present invention will be shown as an example of the present invention together with a comparative example. The following examples are for explaining the effects of the present invention, and it goes without saying that the configurations, processes, and conditions described in the examples do not limit the technical scope of the present invention.

本発明例1として、前述の実施形態に記載されたパワーモジュール用基板を準備した。
すなわち、純度99.99%以上の銅板からなる回路層上にAgペースト焼成体からなる導電接合層を形成したものを本発明例1とした。なお、このときのガラス粉末として、Biを90.6質量%、ZnOを2.6質量%、Bを6.8質量%、を含む無鉛ガラス粉末を用いた。また、樹脂としてエチルセルロースを、溶剤としてジエチレンクリコールジブチルエーテルを用いた。さらに、ジカルボン酸系の分散剤を添加した。また、AlNからなるセラミックス基板に回路層としての銅板を接合するにあたっては、前述の条件のDBC法を適用した。
従来例として、前述の実施形態に記載されたパワーモジュール用基板において、Agペースト焼成体からなる導電接合層の代わりに、回路層表面に厚さ5μmのNiめっき膜を形成したものを準備した。
As Example 1 of the present invention, the power module substrate described in the above embodiment was prepared.
That is, Invention Example 1 was obtained by forming a conductive bonding layer made of an Ag paste fired body on a circuit layer made of a copper plate having a purity of 99.99% or more. Incidentally, as the glass powder in this case, the Bi 2 O 3 90.6 wt%, the ZnO 2.6 wt%, the B 2 O 3 6.8 wt%, with lead-free glass powder containing. Further, ethyl cellulose was used as the resin, and diethylene glycol dibutyl ether was used as the solvent. Furthermore, a dicarboxylic acid-based dispersant was added. Further, in joining a copper plate as a circuit layer to a ceramic substrate made of AlN, the DBC method under the above conditions was applied.
As a conventional example, a power module substrate described in the above embodiment was prepared by forming a Ni plating film having a thickness of 5 μm on the surface of the circuit layer instead of the conductive bonding layer made of the Ag paste fired body.

これら本発明例1と従来例について、はんだ濡れ性を評価した。はんだ濡れ性の評価は、JIS Z 3197に規定された広がり試験によって評価した。広がり率Sは、試料(Agペースト焼成体からなる導電接合層またはNiめっき膜)上に直径dのボール状のはんだ材を載置し、これを所定温度に加熱して形成されたはんだ層の高さhを測定し、(d−h)/d×100で算出される指標である。この広がり率Sが大きいほど、はんだ材との濡れ性が良く、はんだ層を介して半導体チップを強固に接合できることになる。
ここで、本実施例では、はんだ材としてSn−3.0wt%Ag−0.5wt%Cuを用いて、350℃で0.1時間保持後のはんだ層の高さを測定した。結果を表1に示す。
With respect to these inventive example 1 and the conventional example, the solder wettability was evaluated. The evaluation of the solder wettability was performed by a spread test defined in JIS Z 3197. The spreading rate S is determined by placing a ball-shaped solder material having a diameter d on a sample (a conductive bonding layer or Ni plating film made of an Ag paste fired body) and heating the same to a predetermined temperature. The height h is measured and is an index calculated by (d−h) / d × 100. The larger the spreading ratio S, the better the wettability with the solder material, and the stronger the semiconductor chip can be bonded via the solder layer.
Here, in this example, the height of the solder layer after being held at 350 ° C. for 0.1 hour was measured using Sn-3.0 wt% Ag-0.5 wt% Cu as the solder material. The results are shown in Table 1.

Figure 2012109315
Figure 2012109315

Niめっき膜を形成した従来例においては、広がり率Sが67〜70%とされている。
これに対して、Agペースト焼成体からなる導電接合層を形成した本発明例1においては、広がり率Sが69〜73%とされており、従来例と同等以上のはんだ濡れ性を有していることが確認された。
またAgペースト焼成体からなる導電接合層自体の銅板からなる回路層に対する接合性も、本発明例1の場合は良好であることが確認された。
したがって、銅板からなる回路層上にAgペースト焼成体からなる導電接合層を設けた本発明例1においても、Niめっき膜を形成した従来例と同様に、はんだ層を介して半導体チップを確実に接合してパワーモジュールを構成することが可能であることが確認された。
In the conventional example in which the Ni plating film is formed, the spreading rate S is 67 to 70%.
On the other hand, in Example 1 of the present invention in which the conductive bonding layer made of the Ag paste fired body was formed, the spreading rate S was 69 to 73%, and the solder wettability was equal to or higher than that of the conventional example. It was confirmed that
Further, it was confirmed that the bonding property of the conductive bonding layer itself made of the Ag paste fired body to the circuit layer made of the copper plate was good in the case of the present invention example 1.
Therefore, also in the present invention example 1 in which the conductive bonding layer made of the Ag paste fired body is provided on the circuit layer made of the copper plate, the semiconductor chip is surely disposed through the solder layer as in the conventional example in which the Ni plating film is formed. It was confirmed that it was possible to form a power module by bonding.

次に、前述の実施形態に記載されたパワーモジュール用基板において、Agペースト焼成体からなる導電接合層の厚さ方向の電気抵抗値Pを測定した結果を説明する。
Agペースト焼成体からなる導電接合層のAg層厚さta、ガラス層厚さtgを変更するとともに、Ag粉末の重量Aとガラス粉末の重量Gとの重量比A/Gを変更し、本発明例2−11を製出した。なお、このときの実施例2−6のガラス粉末としては、PbO:77.6質量%、ZnO:5.7質量%、SiO:16.7質量%を含む鉛ガラス粉末を用いた。また、実施例7−11のガラス粉末としては、Bi:90.6質量%、ZnO:2.6質量%、B:6.8質量%を含む無鉛ガラス粉末を用いた。またいずれの実施例1−11においても、樹脂としてはエチルセルロースを、溶剤としてはジエチレンクリコールジブチルエーテルを用い、さらに、ジカルボン酸系の分散剤を添加した。そして、導電接合層を上面視して一辺の長さが15mmの正方形状に成形した。
このようにして得られた本発明例2−11の試料について、図4および図5に記載された方法により、テスタ(KEITHLEY社製:2010MULTIMETER)を用いて、Agペースト焼成体からなる導電接合層の厚さ方向の電気抵抗値Pを測定した。測定結果を表2に示す。
Next, the results of measuring the electrical resistance value P in the thickness direction of the conductive bonding layer made of the Ag paste fired body in the power module substrate described in the above embodiment will be described.
In the present invention, the Ag layer thickness ta and the glass layer thickness tg of the conductive bonding layer made of the Ag paste fired body are changed, and the weight ratio A / G between the weight A of the Ag powder and the weight G of the glass powder is changed. Example 2-11 was produced. As the glass powder of Example 2-6 at this time, PbO: 77.6 wt%, ZnO: 5.7 wt%, SiO 2: using lead glass powder containing 16.7% by weight. As the glass powder of Example 7-11, Bi 2 O 3: 90.6 wt%, ZnO: 2.6 wt%, B 2 O 3: Using lead-free glass powder containing 6.8 mass% . In any of Examples 1-11, ethyl cellulose was used as the resin, diethylene glycol dibutyl ether was used as the solvent, and a dicarboxylic acid-based dispersant was further added. Then, the conductive bonding layer was formed into a square shape having a side length of 15 mm as viewed from above.
With respect to the sample of the present invention example 2-11 thus obtained, a conductive bonding layer comprising an Ag paste fired body using a tester (manufactured by KEITHLEY: 2010 MULTITIMER) by the method described in FIGS. The electrical resistance value P in the thickness direction was measured. The measurement results are shown in Table 2.

Figure 2012109315
Figure 2012109315

本発明例2−11のいずれにおいても、Agペースト焼成体からなる導電接合層の厚さ方向の電気抵抗値Pが0.5Ω以下とされていることが確認された。また、ガラス粉末の比率を小さく、かつ、ガラス層の厚さtgを薄く形成することにより、Agペースト焼成体からなる導電接合層の厚さ方向の電気抵抗値Pが小さくなることが確認された。   In any of Invention Examples 2-11, it was confirmed that the electric resistance value P in the thickness direction of the conductive bonding layer made of the Ag paste fired body was 0.5Ω or less. In addition, it was confirmed that the electrical resistance value P in the thickness direction of the conductive bonding layer made of the Ag paste fired body was reduced by forming the glass powder ratio small and the glass layer thickness tg thin. .

以上、本発明の実施形態および実施例について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、回路層および放熱用金属層を構成する金属板として、純度99.99%以上の純銅からなる圧延板を用いることとして説明したが、これに限定されることはなく、純度がそれに満たない銅、あるいはCrやBeなどの合金元素を添加した銅合金アルミニウムまたはアルミニウム合金を用いることも許容される。
さらに、場合によっては、回路層の金属板に銅もしくは銅合金を用いる一方、放熱用金属層を構成する金属板としては、アルミニウムもしくはアルミニウム合金を用いることも許容される。
As mentioned above, although embodiment and the Example of this invention were described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, the metal plate constituting the circuit layer and the heat dissipation metal layer has been described as using a rolled plate made of pure copper having a purity of 99.99% or more. However, the present invention is not limited to this, and the purity is less than that. It is also acceptable to use copper, or a copper alloy aluminum or aluminum alloy to which an alloy element such as Cr or Be is added.
Further, in some cases, copper or copper alloy is used for the metal plate of the circuit layer, while aluminum or aluminum alloy is allowed to be used as the metal plate constituting the heat dissipation metal layer.

また、Agペーストの原料、配合量については、実施形態に記載されたものに限定されることはなく、他のガラス粉末、樹脂、溶剤、分散剤を用いてもよい。
例えば、ガラス粉末は、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リン、および酸化ビスマスのいずれか1種または2種以上を主成分として含有していれば、その他にアルカリ金属や遷移金属等を有していてもよいが、本発明の場合、そのガラス転移温度が300℃以上、450℃以下であって、軟化温度が銅の融点以下、好ましくは600℃以下であり、しかも結晶化温度が450℃以上のガラスを用いることが望ましい。
なお、環境汚染防止の観点からは、Agペーストの原料に配合されるガラス粉末として、鉛を含有しないガラス、すなわち無鉛ガラスを用いることが望ましい。
Moreover, about the raw material and compounding quantity of Ag paste, it is not limited to what was described in embodiment, You may use another glass powder, resin, a solvent, and a dispersing agent.
For example, if the glass powder contains one or more of lead oxide, zinc oxide, silicon oxide, boron oxide, phosphorus oxide, and bismuth oxide as the main component, other alkali metals and transition metals In the case of the present invention, the glass transition temperature is 300 ° C. or higher and 450 ° C. or lower, the softening temperature is lower than the melting point of copper, preferably 600 ° C. or lower, and crystallization is performed. It is desirable to use glass having a temperature of 450 ° C. or higher.
From the viewpoint of preventing environmental pollution, it is desirable to use glass that does not contain lead, that is, lead-free glass, as the glass powder blended in the raw material of the Ag paste.

また、Agペーストに配合される樹脂は特に限定されないが、通常はアクリル樹脂、アルキッド樹脂等を用いればよい。さらに、Agペーストに配合される溶剤としては、α―テルピネオール、ブチルカルビトールアセテート等を用いることができる。     Further, the resin blended in the Ag paste is not particularly limited, but usually an acrylic resin, an alkyd resin, or the like may be used. Furthermore, α-terpineol, butyl carbitol acetate, or the like can be used as a solvent blended in the Ag paste.

また、形成されるAgペースト焼成体からなる導電接合層におけるガラス層とAg層の厚さ比は、図3に例示したものに限定されることはない。
さらに、絶縁層としてAlNからなるセラミックス基板を用いたものとして説明したが、これに限定されることはなく、Si(窒化ケイ素)Al(アルミナ)等からなるセラミックス基板を用いても良く、そのほか場合によっては絶縁樹脂によって絶縁層を構成することもできる。
Further, the thickness ratio of the glass layer and the Ag layer in the conductive bonding layer formed of the Ag paste fired body to be formed is not limited to that illustrated in FIG.
Further, it is described that uses a ceramic substrate made of AlN as an insulating layer, is not limited thereto, using a ceramic substrate made of Si 3 N 4 (silicon nitride) Al 2 O 3 (alumina) or the like In other cases, the insulating layer may be made of an insulating resin.

また、回路層となる銅板をDBC法によりセラミックス基板に接合するとともに、冷却器をろう付けした後に、回路層上にAgペースト焼成体からなる導電接合層を形成するものとして説明したが、これに限定されることはなく、銅板をセラミックス基板に接合する前や、冷却器をろう付けする前に、導電接合層を形成してもよい。   In addition, it was explained that a copper plate to be a circuit layer is bonded to a ceramic substrate by the DBC method and a conductive bonding layer made of a fired Ag paste is formed on the circuit layer after brazing a cooler. The conductive bonding layer may be formed before the copper plate is bonded to the ceramic substrate or before the cooler is brazed.

また、冷却器の天板部と放熱用金属層との間に、アルミニウムまたはアルミニウム合金、もしくはアルミニウムを含む複合材(例えばAlSiC等)からなる緩衝層を設けたものとして説明したが、この緩衝層を省くことも可能である。
さらに、冷却器の天板部をアルミニウムで構成するものとして説明したが、アルミニウム合金、またはアルミニウムを含む複合材、さらには銅、銅合金等で構成されていてもよい。また冷却器の構造については、放熱フィンおよび冷却媒体の流路を有するものとして説明したが、冷却器の構造が特に限定されないことはもちろんである。
Moreover, although it demonstrated as what provided the buffer layer which consists of a composite material (for example, AlSiC etc.) containing aluminum, aluminum alloy, or aluminum between the top plate part of the cooler and the metal layer for heat dissipation, this buffer layer Can be omitted.
Furthermore, although it demonstrated as what comprises the top-plate part of a cooler with aluminum, you may be comprised with the aluminum alloy, the composite material containing aluminum, copper, copper alloy, etc. further. The structure of the cooler has been described as having heat radiation fins and a cooling medium flow path, but the structure of the cooler is not particularly limited.

1 パワーモジュール
2 はんだ層
3 半導体チップ(半導体素子)
10 パワーモジュール用基板
11 セラミックス基板
12 回路層
30 導電接合層
31 ガラス層
32 Ag層
33 導電性粒子
40 冷却器
1 Power Module 2 Solder Layer 3 Semiconductor Chip (Semiconductor Element)
DESCRIPTION OF SYMBOLS 10 Power module substrate 11 Ceramic substrate 12 Circuit layer 30 Conductive joining layer 31 Glass layer 32 Ag layer 33 Conductive particle 40 Cooler

Claims (9)

絶縁層の一方の面に、銅または銅合金からなる回路層が配設され、この回路層上にはんだ層を介して半導体素子が配設されたパワーモジュール用基板において;
前記回路層の一方の面に、ガラスを含有するAgペーストの焼成体からなる導電接合層が形成されていることを特徴とする、パワーモジュール用基板。
In a power module substrate in which a circuit layer made of copper or a copper alloy is disposed on one surface of an insulating layer, and a semiconductor element is disposed on the circuit layer via a solder layer;
A power module substrate, wherein a conductive bonding layer made of a sintered body of an Ag paste containing glass is formed on one surface of the circuit layer.
前記導電接合層が、前記回路層上に形成されたガラス層と、このガラス層の上に形成されたAg層とからなることを特徴とする、請求項1に記載のパワーモジュール用基板。   The power module substrate according to claim 1, wherein the conductive bonding layer includes a glass layer formed on the circuit layer and an Ag layer formed on the glass layer. 前記導電接合層は、その厚さ方向における電気抵抗値Pが0.5Ω以下に設定されていることを特徴とする、請求項1、請求項2のいずれかの請求項に記載のパワーモジュール用基板。   3. The power module according to claim 1, wherein an electric resistance value P in the thickness direction of the conductive bonding layer is set to 0.5Ω or less. 4. substrate. 前記ガラスが、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リンおよび酸化ビスマスのうちから選ばれるいずれか1種または2種以上を含有していることを特徴とする、請求項1〜請求項3のうちのいずれか一項に記載のパワーモジュール用基板。   The said glass contains any 1 type, or 2 or more types chosen from lead oxide, zinc oxide, a silicon oxide, a boron oxide, phosphorus oxide, and a bismuth oxide, The Claims 1- Claim characterized by the above-mentioned. Item 4. The power module substrate according to any one of Items 3 to 3. 前記絶縁層が、AlN、SiおよびAlのうちから選ばれる1種または2種以上のセラミックスからなる絶縁基板であることを特徴とする、請求項1〜請求項4のうちのいずれか一項に記載のパワーモジュール用基板。 The insulating layer is an insulating substrate made of one or more ceramics selected from AlN, Si 3 N 4 and Al 2 O 3. 5. The power module substrate according to any one of the above. 請求項1〜請求項5のうちのいずれか一項に記載のパワーモジュール用基板と、このパワーモジュール用基板の前記絶縁層の他方の面側に配設された冷却器とを備えていることを特徴とする、冷却器付パワーモジュール用基板。   A power module substrate according to any one of claims 1 to 5, and a cooler disposed on the other surface side of the insulating layer of the power module substrate. A substrate for a power module with a cooler. 請求項1〜請求項5のうちのいずれか一項に記載のパワーモジュール用基板と、このパワーモジュール用基板の前記回路層の一方の面側に配設された半導体素子とを備え、前記半導体素子が、はんだ層を介して接合されていることを特徴とするパワーモジュール。     A power module substrate according to any one of claims 1 to 5 and a semiconductor element disposed on one surface side of the circuit layer of the power module substrate, the semiconductor A power module, wherein the elements are joined via a solder layer. 絶縁層の一方の面に、銅または銅合金からなる回路層が配設され、この回路層上にはんだ層を介して半導体素子が配設されるパワーモジュール用基板の製造方法において;
前記回路層の一方の面にガラスを含有するAgペーストを塗布する塗布工程と、Agペーストを塗布した状態で加熱処理して前記Agペーストを焼成する焼成工程と、を備え、
前記回路層の一方の面に、ガラスを含有するAgペーストの焼成体からなる導電接合層を形成することを特徴とする、パワーモジュール用基板の製造方法。
In the method for manufacturing a power module substrate, wherein a circuit layer made of copper or a copper alloy is disposed on one surface of the insulating layer, and a semiconductor element is disposed on the circuit layer via a solder layer;
An application step of applying an Ag paste containing glass on one surface of the circuit layer; and a baking step of baking the Ag paste by heat treatment in a state where the Ag paste is applied,
A method for producing a power module substrate, comprising: forming a conductive bonding layer made of a fired body of an Ag paste containing glass on one surface of the circuit layer.
前記焼成工程における焼成温度が、350℃以上645℃以下であることを特徴とする、請求項8に記載のパワーモジュール用基板の製造方法。   The method for producing a power module substrate according to claim 8, wherein a firing temperature in the firing step is 350 ° C. or more and 645 ° C. or less.
JP2010255199A 2010-11-15 2010-11-15 Power module substrate, power module substrate with cooler, power module, and power module substrate manufacturing method Expired - Fee Related JP5707886B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010255199A JP5707886B2 (en) 2010-11-15 2010-11-15 Power module substrate, power module substrate with cooler, power module, and power module substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010255199A JP5707886B2 (en) 2010-11-15 2010-11-15 Power module substrate, power module substrate with cooler, power module, and power module substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2012109315A true JP2012109315A (en) 2012-06-07
JP5707886B2 JP5707886B2 (en) 2015-04-30

Family

ID=46494641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010255199A Expired - Fee Related JP5707886B2 (en) 2010-11-15 2010-11-15 Power module substrate, power module substrate with cooler, power module, and power module substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP5707886B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098825A1 (en) 2013-12-25 2015-07-02 三菱マテリアル株式会社 Substrate for power module, method for manufacturing same, and power module
KR20150092150A (en) * 2012-12-06 2015-08-12 미쓰비시 마테리알 가부시키가이샤 Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, paste for copper plate bonding, and method for producing bonded body
WO2016060079A1 (en) * 2014-10-16 2016-04-21 三菱マテリアル株式会社 Substrate with cooler for power modules and method for producing same
JP2016082234A (en) * 2014-10-16 2016-05-16 三菱マテリアル株式会社 Substrate with cooler for power module and method for producing the same
EP2940727A4 (en) * 2012-12-27 2016-05-25 Mitsubishi Materials Corp Substrate for power module, substrate for power module having metal member, power module having metal member, method for manufacturing substrate for power module, method for manufacturing substrate for power module having metal member
EP2908333A4 (en) * 2012-10-09 2016-06-08 Mitsubishi Materials Corp Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
KR20170063544A (en) 2014-09-30 2017-06-08 미쓰비시 마테리알 가부시키가이샤 SUBSTRATE FOR POWER MODULE WITH Ag UNDERLAYER AND POWER MODULE
WO2017150096A1 (en) 2016-02-29 2017-09-08 三菱マテリアル株式会社 Semiconductor device
US9941235B2 (en) 2014-09-30 2018-04-10 Mitsubishi Materials Corporation Power module substrate with Ag underlayer and power module
JP2020529120A (en) * 2017-11-28 2020-10-01 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィMitsubishi Electric R&D Centre Europe B.V. Systems and methods that allow repair of power module die interconnects

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239231A (en) * 1989-03-14 1990-09-21 Alps Electric Co Ltd Production of liquid crystal display element
JP2001148451A (en) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp Power module board
JP2006202938A (en) * 2005-01-20 2006-08-03 Kojiro Kobayashi Semiconductor device and its manufacturing method
JP2007335430A (en) * 2006-06-12 2007-12-27 Alps Electric Co Ltd Circuit board and its production process
WO2008081758A1 (en) * 2006-12-28 2008-07-10 Tokuyama Corporation Process for producing metallized aluminum nitride substrate
JP2008243479A (en) * 2007-03-26 2008-10-09 Toshiba Corp Airtight container, image display device equipped with airtight container, and manufacturing method of airtight container
JP2008251324A (en) * 2007-03-30 2008-10-16 Hitachi Powdered Metals Co Ltd Conductive paste
JP3152088U (en) * 2009-05-07 2009-07-16 臣相科技実業股▲分▼有限公司 Electrical circuit composite radiator
JP2010056242A (en) * 2008-08-27 2010-03-11 Shimadzu Corp Antireflective film forming method, and antireflective film forming apparatus
JP2010222238A (en) * 2009-02-24 2010-10-07 Nippon Electric Glass Co Ltd Glass composition for electrode formation and electrode-forming material
JP2010287554A (en) * 2009-05-15 2010-12-24 Mitsubishi Materials Corp Conductive composition
JP2010287869A (en) * 2009-05-15 2010-12-24 Mitsubishi Materials Corp Substrate used for power module, substrate used for power module with cooling device, power module, and method for manufacturing substrate used for power module

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239231A (en) * 1989-03-14 1990-09-21 Alps Electric Co Ltd Production of liquid crystal display element
JP2001148451A (en) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp Power module board
JP2006202938A (en) * 2005-01-20 2006-08-03 Kojiro Kobayashi Semiconductor device and its manufacturing method
JP2007335430A (en) * 2006-06-12 2007-12-27 Alps Electric Co Ltd Circuit board and its production process
WO2008081758A1 (en) * 2006-12-28 2008-07-10 Tokuyama Corporation Process for producing metallized aluminum nitride substrate
JP2008243479A (en) * 2007-03-26 2008-10-09 Toshiba Corp Airtight container, image display device equipped with airtight container, and manufacturing method of airtight container
JP2008251324A (en) * 2007-03-30 2008-10-16 Hitachi Powdered Metals Co Ltd Conductive paste
JP2010056242A (en) * 2008-08-27 2010-03-11 Shimadzu Corp Antireflective film forming method, and antireflective film forming apparatus
JP2010222238A (en) * 2009-02-24 2010-10-07 Nippon Electric Glass Co Ltd Glass composition for electrode formation and electrode-forming material
JP3152088U (en) * 2009-05-07 2009-07-16 臣相科技実業股▲分▼有限公司 Electrical circuit composite radiator
JP2010287554A (en) * 2009-05-15 2010-12-24 Mitsubishi Materials Corp Conductive composition
JP2010287869A (en) * 2009-05-15 2010-12-24 Mitsubishi Materials Corp Substrate used for power module, substrate used for power module with cooling device, power module, and method for manufacturing substrate used for power module

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2908333A4 (en) * 2012-10-09 2016-06-08 Mitsubishi Materials Corp Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
US9401340B2 (en) 2012-10-09 2016-07-26 Mitsubishi Materials Corporation Semiconductor device and ceramic circuit substrate, and producing method of semiconductor device
KR20150092150A (en) * 2012-12-06 2015-08-12 미쓰비시 마테리알 가부시키가이샤 Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, paste for copper plate bonding, and method for producing bonded body
KR102279553B1 (en) 2012-12-06 2021-07-19 미쓰비시 마테리알 가부시키가이샤 Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, paste for copper plate bonding, and method for producing bonded body
US9693449B2 (en) 2012-12-27 2017-06-27 Mitsubishi Materials Corporation Power module substrate, power module substrate with metal part, power module with metal part, method for producing power module substrate, and method for producing power module substrate with metal part
EP2940727A4 (en) * 2012-12-27 2016-05-25 Mitsubishi Materials Corp Substrate for power module, substrate for power module having metal member, power module having metal member, method for manufacturing substrate for power module, method for manufacturing substrate for power module having metal member
US9966353B2 (en) 2013-12-25 2018-05-08 Mitsubishi Materials Corporation Power module substrate, method of producing same, and power module
KR20160102416A (en) 2013-12-25 2016-08-30 미쓰비시 마테리알 가부시키가이샤 Substrate for power module, method for manufacturing same, and power module
WO2015098825A1 (en) 2013-12-25 2015-07-02 三菱マテリアル株式会社 Substrate for power module, method for manufacturing same, and power module
US9941235B2 (en) 2014-09-30 2018-04-10 Mitsubishi Materials Corporation Power module substrate with Ag underlayer and power module
KR20170063544A (en) 2014-09-30 2017-06-08 미쓰비시 마테리알 가부시키가이샤 SUBSTRATE FOR POWER MODULE WITH Ag UNDERLAYER AND POWER MODULE
JP2016219852A (en) * 2014-10-16 2016-12-22 三菱マテリアル株式会社 Substrate with cooler for power module and method for producing the same
CN107112298A (en) * 2014-10-16 2017-08-29 三菱综合材料株式会社 The power module substrate and its manufacture method of subsidiary cooler
JP2016082234A (en) * 2014-10-16 2016-05-16 三菱マテリアル株式会社 Substrate with cooler for power module and method for producing the same
US10211068B2 (en) 2014-10-16 2019-02-19 Mitsubishi Materials Corporation Power-module substrate with cooler and method of producing the same
TWI702693B (en) * 2014-10-16 2020-08-21 日商三菱綜合材料股份有限公司 Substrate for power module with cooler and manufacturing method thereof
WO2016060079A1 (en) * 2014-10-16 2016-04-21 三菱マテリアル株式会社 Substrate with cooler for power modules and method for producing same
WO2017150096A1 (en) 2016-02-29 2017-09-08 三菱マテリアル株式会社 Semiconductor device
US10504749B2 (en) 2016-02-29 2019-12-10 Mitsubishi Materials Corporation Semiconductor device
JP2020529120A (en) * 2017-11-28 2020-10-01 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィMitsubishi Electric R&D Centre Europe B.V. Systems and methods that allow repair of power module die interconnects

Also Published As

Publication number Publication date
JP5707886B2 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
JP5707886B2 (en) Power module substrate, power module substrate with cooler, power module, and power module substrate manufacturing method
JP5212298B2 (en) Power module substrate, power module substrate with cooler, power module, and method of manufacturing power module substrate
KR102066300B1 (en) Solder joint structure, power module, heat-sink-attached substrate for power module, method for producing said substrate, and paste for forming solder underlayer
KR101722893B1 (en) Cu/ceramic material joint, method for manufacturing cu/ceramic material joint, and substrate for power module
TWI603438B (en) Power module substrate, power module substrate having metal member, power module having metal member, producing method of power module substrate, and producing method of power module substrate having metal member
KR102163532B1 (en) Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
JP5304508B2 (en) Conductive composition
KR102131484B1 (en) Assembly and power-module substrate
KR20120098637A (en) Substrate for power module, substrate with heat sink for power module, power module, method for producing substrate for power module, and method for producing substrate with heat sink for power module
KR20150092150A (en) Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, paste for copper plate bonding, and method for producing bonded body
KR102225427B1 (en) Substrate for power module, method for manufacturing same, and power module
TWI711141B (en) Semiconductor device
JP5915233B2 (en) Solder joint structure, power module, power module substrate with heat sink, and manufacturing method thereof
JP5707885B2 (en) Power module substrate, power module substrate with cooler, power module, and method of manufacturing power module substrate
WO2017135139A1 (en) METAL MEMBER WITH Ag UNDERLAYER, INSULATED CIRCUIT BOARD WITH Ag UNDERLAYER, SEMICONDUCTOR DEVICE, INSULATED CIRCUIT BOARD WITH HEATSINK, AND METHOD OF MANUFACTURING METAL MEMBER WITH Ag UNDERLAYER
JP5966504B2 (en) Solder joint structure, power module, power module substrate with heat sink, solder joint structure manufacturing method, power module manufacturing method, heat sink power module substrate manufacturing method
KR102380037B1 (en) SUBSTRATE FOR POWER MODULE WITH Ag UNDERLAYER AND POWER MODULE
JP2013125779A (en) Solder joint structure, power module, substrate for power module with radiation plate, and substrate for power module with cooler
JP6040729B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2013168240A (en) Paste for formation of solder ground layer
JP5585407B2 (en) Conductive composition
JP5741806B2 (en) Solder underlayer forming paste

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R150 Certificate of patent or registration of utility model

Ref document number: 5707886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees