JP2012105050A - Non-reciprocal circuit element - Google Patents
Non-reciprocal circuit element Download PDFInfo
- Publication number
- JP2012105050A JP2012105050A JP2010251654A JP2010251654A JP2012105050A JP 2012105050 A JP2012105050 A JP 2012105050A JP 2010251654 A JP2010251654 A JP 2010251654A JP 2010251654 A JP2010251654 A JP 2010251654A JP 2012105050 A JP2012105050 A JP 2012105050A
- Authority
- JP
- Japan
- Prior art keywords
- port
- magnetic field
- center electrode
- central electrode
- ferrite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
Description
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。 The present invention relates to a nonreciprocal circuit device, and more particularly to a nonreciprocal circuit device such as an isolator or a circulator used in a microwave band.
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。 Conventionally, nonreciprocal circuit elements such as isolators and circulators have a characteristic of transmitting a signal only in a predetermined specific direction and not transmitting in a reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as a mobile phone.
この種の非可逆回路素子であって、磁気共鳴点よりも低磁界で動作するものとしては特許文献1,2に記載のものが知られている。特許文献1に記載の非可逆回路素子は、透磁率μ+’は負の領域を使用しており、これでは挿入損失が大きくなる。非特許文献1に記載の非可逆回路素子は、透磁率μ+’は正の領域を使用しているが、導波管型である。導波管型のアイソレータはフェライトが周波数λの1/2サイズで構成されるために大型化する。また、低磁界動作させる場合は小さな透磁率で正負の円偏波の位相差を生じさせるため、周波数λの1/2程度の線路長が必要となり、大型化するので携帯電話などには搭載することができない。
As this type of non-reciprocal circuit device, ones described in
特許文献2に記載の非可逆回路素子は、集中定数型であって、フェライトを小型化することはできるが、高磁界で動作するため、高周波化に伴って動作磁界が高くなり、磁気回路が大型化するという問題点を有している。特に、移動体通信機器においては3.5GHz帯や5GHz帯で小型、低損失であることが求められている。
The nonreciprocal circuit element described in
そこで、本発明の目的は、小型化と低損失とを両立できる集中定数型の非可逆回路素子を提供することにある。 Accordingly, an object of the present invention is to provide a lumped-constant nonreciprocal circuit device capable of achieving both a reduction in size and a low loss.
本発明の一形態である非可逆回路素子は、
永久磁石により直流磁界が印加されるフェライトに第1中心電極及び第2中心電極をそれぞれ絶縁状態で交差させて配置し、
前記第1中心電極の一端を第1ポート、前記第1中心電極と前記第2中心電極のそれぞれの他端を第2ポート、前記第2中心電極の一端を第3ポートとし、
前記第1ポートに接続した入力端子と前記第2ポートに接続した出力端子との間に抵抗素子及び第1容量素子を並列に接続し、
前記第3ポートに接続したグランド端子と前記出力端子との間に第2容量素子を直列に接続し、
以下の式を満足すること、
μo:真空透磁率
Hin:内部磁界
Ms:飽和磁化
ω:角周波数
を特徴とする。
The non-reciprocal circuit device according to one aspect of the present invention is
A ferrite core to which a DC magnetic field is applied by a permanent magnet is disposed so that the first center electrode and the second center electrode intersect each other in an insulated state;
One end of the first center electrode is a first port, the other end of each of the first center electrode and the second center electrode is a second port, and one end of the second center electrode is a third port,
A resistor element and a first capacitor element are connected in parallel between an input terminal connected to the first port and an output terminal connected to the second port,
A second capacitive element is connected in series between the ground terminal connected to the third port and the output terminal;
Satisfying the following formula,
前記非可逆回路素子は集中定数型であって、入力端子から高周波信号が入力されると、出力端子に同相で出力される。それゆえ、抵抗素子には電流が流れず、損失はほとんどない。一方、出力端子から高周波信号が入力されると、入力端子に逆相(180°位相反転)で出力される。即ち、逆方向の場合は、入力と出力で電位差を生じ、抵抗素子に電流が流れて電力が消費されるので、入力端子から出力されることが抑制される。フェライトの内部磁界Hinや飽和磁化Msが前記式を満足することにより、本非可逆回路素子は集中定数型で低磁界かつ透磁率μ+’は正の領域で動作することになり、磁気回路の小型化とフェライトの小型化が両立する。また、磁気共鳴点よりも離れた位置で動作するため、磁気的な損失が低減する。 The nonreciprocal circuit element is a lumped constant type, and when a high frequency signal is input from an input terminal, it is output in phase to an output terminal. Therefore, no current flows through the resistance element and there is almost no loss. On the other hand, when a high-frequency signal is input from the output terminal, it is output in reverse phase (180 ° phase inversion) to the input terminal. That is, in the reverse direction, a potential difference is generated between the input and output, current flows through the resistance element and power is consumed, so that output from the input terminal is suppressed. When the internal magnetic field Hin and the saturation magnetization Ms of the ferrite satisfy the above formula, the nonreciprocal circuit element operates in a lumped constant type, a low magnetic field and a permeability μ + ′ in a positive region, thereby reducing the size of the magnetic circuit. And miniaturization of ferrite are compatible. Moreover, since it operates at a position away from the magnetic resonance point, magnetic loss is reduced.
本発明によれば、集中定数型の非可逆回路素子において小型化と低損失とを両立させることができる。 According to the present invention, it is possible to achieve both reduction in size and low loss in a lumped constant type nonreciprocal circuit device.
以下に、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において同じ部材には共通する符号を付し、重複する説明は省略する。 Embodiments of non-reciprocal circuit devices according to the present invention will be described below with reference to the accompanying drawings. In addition, the same code | symbol is attached | subjected to the same member in each figure, and the overlapping description is abbreviate | omitted.
一実施例である非可逆回路素子は、図1に示す等価回路を有する集中定数型の2ポート型アイソレータである。即ち、永久磁石により図1の紙面背後から直流磁界が印加されるフェライト23に第1中心電極21及び第2中心電極22をそれぞれ絶縁状態で交差させて配置し、第1中心電極21の一端を第1ポートP1、第1中心電極21と第2中心電極22のそれぞれの他端を第2ポートP2、第2中心電極22の一端を第3ポートP3とし、第1ポートP1に接続した入力端子41と第2ポートP2に接続した出力端子42との間に抵抗素子R及び第1容量素子C1を並列に接続し、第3ポートP3に接続したグランド端子43と出力端子42との間に第2容量素子C2を直列に接続したものである。
The nonreciprocal circuit device according to one embodiment is a lumped constant type two-port isolator having the equivalent circuit shown in FIG. That is, the
以上の2ポート型アイソレータは、具体的には、図2に示すように、回路基板30と、中心電極組立体20と、永久磁石25と、上ヨーク45と、下ヨーク40とで構成されている。上ヨーク45と下ヨーク40とは、回路基板30と中心電極組立体20と永久磁石25とを収容した状態で一体的に結合され、電磁シールド及びグランド導体として機能する。下ヨーク40には、樹脂部材44が一体的にモールドされているとともに、外部接続の入力端子41、出力端子42、グランド端子43が設けられている。
Specifically, as shown in FIG. 2, the above two-port isolator is composed of a
中心電極組立体20は、矩形状のマイクロ波フェライト23の上面に第1中心電極21、第2中心電極22を図示しない絶縁材を介在させて所定の角度で交差するように配置したものである。中心電極はフェライト23上に薄膜導体、厚膜導体、又は、導体箔として形成されている。なお、図2及び図3において、斜線を付した部分は導電体である。
In the
回路基板30は、図3に示すように、4層のセラミックシート31a〜31dを積層したもので、1層目のシート31a(積層体の上面)には電極32a,33a,33bが形成され、2層目及び3層目のシート31b,31cには電極32b,32cがそれぞれ形成され、4層目のシート31dの裏面(積層体の下面)には電極32d,34a,34bが形成されている。これらのシート31a〜31dを積層することにより、電極32a,32b,32c間に容量素子C1が形成され、電極32c,32d間に容量素子C2が形成される。
As shown in FIG. 3, the
さらに、下面の電極34aはビアホール導体35bを介して電極32b,33aに接続されている。下面の電極34bはビアホール導体35aを介して電極32c,32aに接続されている。下面の電極32dはビアホール導体35cを介して電極33bに接続されている。
Further, the lower electrode 34a is connected to the
前記抵抗素子Rは回路基板30上において電極32a,33aの間に実装される。また、電極34aは下ヨーク40に設けた入力端子41に接続され、電極34bは出力端子42に接続され、電極32dはグランド端子43に接続される。
The resistance element R is mounted on the
前記非可逆回路素子において、入力端子41から入力された高周波信号は、出力端子42から同相で出力される。一方、出力端子42から入力された高周波信号は、逆相で入力端子に出力されるが、電力は抵抗素子Rによって消費されるので、入力端子41から出力されることはほとんどない。即ち、この非可逆回路素子は、ジャイレータに抵抗を付加して構成したものである。ジャイレータにおいて、順方向の信号は同相で出力され、逆方向の信号は逆相(180°位相反転)で出力される。このようなジャイレータに抵抗素子Rを並列接続した場合、順方向は入力と出力で電位が同じになるため、抵抗素子Rに電流が流れることはなく、電力消費なしで信号が出力される。一方、逆方向は入力と出力に電位差が生じ、抵抗素子Rに電流が流れるので電力消費される。これがアイソレーションとなる。
In the non-reciprocal circuit element, the high frequency signal input from the
以下に、本実施例における動作特性について図4を参照して説明する。図4は、磁界(A/m)に対する透磁率μ±を示している。まず、図1に等価回路で示したアイソレータのアドミッタンス行列は式(1)のようになる。 Hereinafter, the operation characteristics in the present embodiment will be described with reference to FIG. FIG. 4 shows the permeability μ ± with respect to the magnetic field (A / m). First, the admittance matrix of the isolator shown by the equivalent circuit in FIG.
ここで、Zoは正規化インピーダンス、K1,K2は空芯インダクタ、μ、κはポルダーテンソルである。理想的なアイソレータは前記式(2)を満たすものであり、回路定数の条件式を式(3)とした。しかし、実際には、式(4)の可能性もあり、後述するようにこれが低磁界動作となる。そして、式(4)からアドミッタンス行列を求めると、式(5)となる。 Here, Zo is a normalized impedance, K 1 and K 2 are air-core inductors, and μ and κ are Polder tensors. An ideal isolator satisfies the above formula (2), and a conditional expression of circuit constants is set to formula (3). However, in reality, there is a possibility of the equation (4), and this is a low magnetic field operation as will be described later. Then, when an admittance matrix is obtained from Equation (4), Equation (5) is obtained.
前記式(1)と式(5)から回路定数の条件式が決まり、下記式(6)〜(9)のようになる。式(8)において右辺の符号は−である。つまり、R,√K1K2,ωは正であるため、式(8)が成立するためにはκ/Δが負となる必要がある。 Conditional expressions of circuit constants are determined from the above expressions (1) and (5), and are expressed as the following expressions (6) to (9). In Expression (8), the sign on the right side is-. That is, since R, √K 1 K 2 , and ω are positive, κ / Δ needs to be negative in order to satisfy Equation (8).
一方、ポルダーテンソルは円偏波透磁率を用いて次式(10),(11)で表わされる。 On the other hand, the Polder tensor is expressed by the following equations (10) and (11) using the circularly polarized magnetic permeability.
前記式(1),(10),(11)より、κ/Δが負となるのは、透磁率が(A)μ+>μかつμ+μ−<0である場合と、(B)μ+<μ−かつμ+μ−>0である場合とが存在する。実際の円偏波透磁率は図4のようになっており、(A)である場合の領域は存在しない。一方、図4に示すように、(B)である場合の低磁界動作領域が存在する。 From the formulas (1), (10), and (11), κ / Δ is negative when the magnetic permeability is (A) μ +> μ and μ + μ− <0, and (B) μ + <μ. -And [mu] + [mu]-> 0. The actual circular polarization permeability is as shown in FIG. 4, and there is no region in the case of (A). On the other hand, as shown in FIG. 4, there is a low magnetic field operation region in the case of (B).
また、同様にして、前記式(3)が成立する透磁率の条件は、(C)μ+>μ−かつ(B)μ+μ−>0である場合と、(D)μ+<μ−かつμ+μ−<0である場合である。即ち、図4に示すように、二つの動作領域が存在する。集中定数型のアイソレータは磁性体損失の少ない(C)の高磁界で動作させるのが一般的である。 Similarly, the permeability conditions for satisfying the expression (3) are (C) μ +> μ− and (B) μ + μ−> 0, and (D) μ + <μ− and μ + μ−. <0. That is, as shown in FIG. 4, there are two operation areas. Lumped constant type isolators are generally operated with a high magnetic field (C) with little loss of magnetic material.
また、円偏波透磁率は次式(12)で表わされる。 The circularly polarized magnetic permeability is expressed by the following equation (12).
いま、損失項を無視すると、前記(B)の条件を満たす領域(低磁界でμ+>0となる)は式(12)より導出され、次式(13)となる。 Now, ignoring the loss term, the region satisfying the condition (B) (μ +> 0 in the low magnetic field) is derived from the equation (12), and becomes the following equation (13).
従って、式(13)を満たすように内部磁界Hinや飽和磁化Msなどを設定することにより、低磁界で動作する集中定数型のアイソレータが実現できる。低磁界で動作することで、永久磁石による印加磁界が小さくて済み、磁石がサイズ的に小型化し、磁気回路も小型化する。即ち、この集中定数型アイソレータは、磁気回路の小型化とフェライトの小型化が両立する。また、磁気共鳴点よりも離れた位置で動作するため、磁気的な損失が低減する。 Therefore, by setting the internal magnetic field Hin and the saturation magnetization Ms so as to satisfy the expression (13), a lumped constant type isolator that operates in a low magnetic field can be realized. By operating with a low magnetic field, the magnetic field applied by the permanent magnet is small, the magnet is downsized in size, and the magnetic circuit is downsized. In other words, this lumped constant isolator is compatible with both the miniaturization of the magnetic circuit and the miniaturization of the ferrite. Moreover, since it operates at a position away from the magnetic resonance point, magnetic loss is reduced.
フェライトのサイズは、従来の導波管型がλ/2サイズ必要であったのに対して、集中定数型の場合は必要なインダクタンスを形成すればよいので、λ/2よりも十分に小さくなる。例えば、フェライトの誘電率を14とすると、1GHzでλ/2であると4cm角程度であるのに対して、集中定数型であれば1mm角サイズまで小さくすることが可能である。 In contrast to the conventional waveguide type, which requires a λ / 2 size, the ferrite size is sufficiently smaller than λ / 2 because a lumped constant type has only to form a necessary inductance. . For example, if the dielectric constant of ferrite is 14, it is about 4 cm square at λ / 2 at 1 GHz, whereas it can be reduced to 1 mm square size if it is a lumped constant type.
前記2ポート型アイソレータにおいて、フェライトの飽和磁化:100mT、ΔH:1580A/m、内部磁界:5000A/mでシミュレーションを行った。このとき、円偏波透磁率は3.5GHzでμ+:0.16−0.01j、μ−:1.76−0.01jとなる。また、回路定数はC1:3.4pF、C2:2.3pF、R:64Ωである。シミュレーション結果を図5〜図8に示す。挿入損失は図5から明らかなように、3400〜3600MHzで0.66dBであり、アイソレーションは図6から明らかなように、同周波数帯で15.6dBである。 In the two-port isolator, simulation was performed with a ferrite saturation magnetization of 100 mT, ΔH of 1580 A / m, and an internal magnetic field of 5000 A / m. At this time, the circularly polarized magnetic permeability is μ +: 0.16-0.01j and μ-: 1.76-0.01j at 3.5 GHz. The circuit constants are C1: 3.4 pF, C2: 2.3 pF, and R: 64Ω. The simulation results are shown in FIGS. As is apparent from FIG. 5, the insertion loss is 0.66 dB at 3400 to 3600 MHz, and the isolation is 15.6 dB in the same frequency band as is apparent from FIG.
以上のごとく、内部磁界5kA/mで3.5GHzの非可逆回路素子が動作できることが確認できた。高磁界動作させるためには少なくとも磁気共鳴点よりも高い内部磁界が必要であり、μoγHin≧ωより3.5GHzで動作させるためには100kA/m以上が必要となる。このように前記実施例では大幅に内部磁界を低減できる。 As described above, it was confirmed that the nonreciprocal circuit element of 3.5 GHz can operate with an internal magnetic field of 5 kA / m. In order to operate at a high magnetic field, an internal magnetic field higher than at least the magnetic resonance point is required, and in order to operate at 3.5 GHz from μoγHin ≧ ω, 100 kA / m or more is required. Thus, the internal magnetic field can be greatly reduced in the above embodiment.
なお、永久磁石25からフェライト23に印加される磁界の向きは図1に示すようにフェライト23の下面から上面に向いており、従来の集中定数型アイソレータに対して逆向きである。磁界の印加方向を逆にすると、高周波信号の伝達経路が入れ替わる。換言すれば、挿入損失特性とアイソレーション特性が入れ替わる。
The direction of the magnetic field applied from the
また、前記実施例では、飽和磁化100mTのフェライトを用いたが、GHz帯の高周波に用いられる低損失はYIG、CVGフェライトの場合、50mT程度が飽和磁化の下限である。この場合、内部磁界を0A/mとして最低周波数を前記式(13)より算出すると、1.4GHzとなる。即ち、現状では、1.4GHz以上が実現可能な非可逆回路素子となる。 In the above embodiment, ferrite with saturation magnetization of 100 mT is used. However, the low loss used for high frequency in the GHz band is about 50 mT as the lower limit of saturation magnetization in the case of YIG and CVG ferrite. In this case, when the internal magnetic field is 0 A / m and the lowest frequency is calculated from the above equation (13), it becomes 1.4 GHz. That is, at present, it is a nonreciprocal circuit device capable of realizing 1.4 GHz or higher.
なお、本発明に係る非可逆回路素子は、前記実施例に限定されるものではなく、その要旨の範囲内で種々に変更することができる。 The nonreciprocal circuit device according to the present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the gist thereof.
例えば、中心電極の構成や形状などは任意である。また、容量素子は回路基板に内蔵する以外に、チップタイプとして回路基板上に実装するようにしてもよい。 For example, the configuration and shape of the center electrode are arbitrary. Further, the capacitive element may be mounted on the circuit board as a chip type in addition to being built in the circuit board.
20…中心電極組立体
21…第1中心電極
22…第2中心電極
23…フェライト
25…永久磁石
41…入力端子
42…出力端子
43…グランド端子
P1…第1ポート
P2…第2ポート
P3…第3ポート
R…抵抗素子
C1,C2…容量素子
DESCRIPTION OF
Claims (1)
前記第1中心電極の一端を第1ポート、前記第1中心電極と前記第2中心電極のそれぞれの他端を第2ポート、前記第2中心電極の一端を第3ポートとし、
前記第1ポートに接続した入力端子と前記第2ポートに接続した出力端子との間に抵抗素子及び第1容量素子を並列に接続し、
前記第3ポートに接続したグランド端子と前記出力端子との間に第2容量素子を直列に接続し、
以下の式を満足すること、
μo:真空透磁率
Hin:内部磁界
Ms:飽和磁化
ω:角周波数
を特徴とする非可逆回路素子。 A ferrite core to which a DC magnetic field is applied by a permanent magnet is disposed so that the first center electrode and the second center electrode intersect each other in an insulated state;
One end of the first center electrode is a first port, the other end of each of the first center electrode and the second center electrode is a second port, and one end of the second center electrode is a third port,
A resistor element and a first capacitor element are connected in parallel between an input terminal connected to the first port and an output terminal connected to the second port,
A second capacitive element is connected in series between the ground terminal connected to the third port and the output terminal;
Satisfying the following formula,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251654A JP2012105050A (en) | 2010-11-10 | 2010-11-10 | Non-reciprocal circuit element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251654A JP2012105050A (en) | 2010-11-10 | 2010-11-10 | Non-reciprocal circuit element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012105050A true JP2012105050A (en) | 2012-05-31 |
Family
ID=46394950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010251654A Pending JP2012105050A (en) | 2010-11-10 | 2010-11-10 | Non-reciprocal circuit element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012105050A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232818A (en) * | 1995-12-13 | 1997-09-05 | Murata Mfg Co Ltd | Irreversible circuit component |
JPH104304A (en) * | 1996-06-18 | 1998-01-06 | Fukushima Nippon Denki Kk | Strip line joint type non-reciprocal circuit |
-
2010
- 2010-11-10 JP JP2010251654A patent/JP2012105050A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232818A (en) * | 1995-12-13 | 1997-09-05 | Murata Mfg Co Ltd | Irreversible circuit component |
JPH104304A (en) * | 1996-06-18 | 1998-01-06 | Fukushima Nippon Denki Kk | Strip line joint type non-reciprocal circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012028856A (en) | Non-reciprocal circuit element | |
JP5679056B2 (en) | Non-reciprocal circuit element | |
JP5843007B2 (en) | Non-reciprocal circuit element | |
WO1999030382A1 (en) | Irreversible circuit element | |
US7432777B2 (en) | Non-reciprocal circuit element, composite electronic component, and communication apparatus | |
WO2014136596A1 (en) | Irreversible circuit element and module | |
JP2008085981A (en) | Irreversible circuit element | |
WO2011118278A1 (en) | Nonreciprocal circuit element | |
JP2012105050A (en) | Non-reciprocal circuit element | |
JP4548384B2 (en) | Non-reciprocal circuit device and communication device | |
JP4548383B2 (en) | Non-reciprocal circuit device and communication device | |
JP5655990B2 (en) | Non-reciprocal circuit element | |
JP6705472B2 (en) | Non-reciprocal circuit device and communication device using the same | |
JP5748025B2 (en) | Non-reciprocal circuit element | |
JP5672394B2 (en) | Non-reciprocal circuit element | |
WO2016158044A1 (en) | Irreversible circuit element, high-frequency circuit and communication apparatus | |
US20170133993A1 (en) | Nonreciprocal circuit element | |
JP5652116B2 (en) | Non-reciprocal circuit element | |
WO2015072252A1 (en) | Non-reciprocal circuit element | |
US6844790B2 (en) | Non-reciprocal circuit device | |
JP2007300605A (en) | Nonreciprocal circuit element | |
JP2012090141A (en) | Non-reciprocal circuit element | |
JP2004072366A (en) | Distributed parameter type circulator | |
JP2012095068A (en) | Non-reciprocal circuit element | |
JP2003318608A (en) | Irreversible circuit element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140916 |