JP2012094639A - Circuit board, package for housing electronic component, and electronic device - Google Patents

Circuit board, package for housing electronic component, and electronic device Download PDF

Info

Publication number
JP2012094639A
JP2012094639A JP2010239796A JP2010239796A JP2012094639A JP 2012094639 A JP2012094639 A JP 2012094639A JP 2010239796 A JP2010239796 A JP 2010239796A JP 2010239796 A JP2010239796 A JP 2010239796A JP 2012094639 A JP2012094639 A JP 2012094639A
Authority
JP
Japan
Prior art keywords
circuit board
substrate
electronic component
signal wirings
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010239796A
Other languages
Japanese (ja)
Other versions
JP5777318B2 (en
Inventor
Michinobu Iino
道信 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010239796A priority Critical patent/JP5777318B2/en
Publication of JP2012094639A publication Critical patent/JP2012094639A/en
Application granted granted Critical
Publication of JP5777318B2 publication Critical patent/JP5777318B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce transmission loss by shortening the length of each of a plurality of lines for signals, and to reduce a difference of the transmission timing of a plurality of signals in the plurality of lines for signals.SOLUTION: A circuit board 12 includes a substrate 121 containing a dielectric material, and a plurality of lines for signals 122a-122d formed on the upper surface of the substrate 121 and having different wiring lengths. The substrate 121 includes cavities 124a and 124d provided directly under the lines 122a and 122d which are long in the plurality of lines 122a-122d in the perspective plane. The cavities 124a and 124d have shapes along the long lines 122a and 122d, respectively.

Description

本発明は、例えば高周波信号用のコネクタが電気的に接続される回路基板、電子部品収納用パッケージおよび電子装置に関するものである。   The present invention relates to a circuit board, an electronic component storage package, and an electronic device to which a high-frequency signal connector is electrically connected, for example.

例えば高周波通信の分野において、電子部品収納用パッケージは、例えば電子部品収納用パッケージに接続されるコネクタと電子部品収納用パッケージに実装される電子部品とを電気的に接続するための回路基板を有している。このような回路基板は、誘電材料を含んでいる基体と、基体の上面に形成された複数の信号用配線と、基体の下面に形成された接地用導体層とを有している。複数の信号用配線は、電子部品に電気的に接続される側の端部と例えばコネクタに電気的に接続される側の端部とでは配線間隔が異なるため、異なる配線長を有している。   For example, in the field of high-frequency communication, an electronic component storage package has, for example, a circuit board for electrically connecting a connector connected to the electronic component storage package and an electronic component mounted on the electronic component storage package. is doing. Such a circuit board has a base body containing a dielectric material, a plurality of signal wirings formed on the upper surface of the base body, and a grounding conductor layer formed on the lower surface of the base body. The plurality of signal wirings have different wiring lengths because the wiring interval is different between the end portion on the side electrically connected to the electronic component and the end portion on the side electrically connected to the connector, for example. .

特開平11−8444号公報Japanese Patent Laid-Open No. 11-8444

上述の電子部品収納用パッケージの回路基板において、複数の信号用配線が異なる配線長を有するため、複数の信号用配線における信号の伝送タイミングにずれが生じることがある。なお、複数の信号用配線の配線長を揃えるために複数の信号用配線のうち短い信号用配線の配線長を長い信号用配線の配線長に合わせるように設計すると、全体的に配線長が長くなってしまう。配線長が長くなると、信号の伝送損失が増大し、電子部品装置の伝送特性を劣化させる。本発明は、複数の信号用配線の電気的な配線長を短縮させることで伝送損失を低減させ、かつ複数の信号用配線における複数の信号の伝送タイミングのずれを低減させることを目的とするものである。   In the circuit board of the above-described electronic component storage package, a plurality of signal wirings have different wiring lengths, and thus there may be a deviation in signal transmission timing in the plurality of signal wirings. Note that if the wiring length of the short signal wiring among the plurality of signal wirings is designed to match the wiring length of the long signal wiring in order to align the wiring lengths of the plurality of signal wirings, the overall wiring length is long. turn into. As the wiring length becomes longer, the signal transmission loss increases and the transmission characteristics of the electronic component device are deteriorated. It is an object of the present invention to reduce transmission loss by shortening the electrical wiring length of a plurality of signal wirings, and to reduce a transmission timing shift of a plurality of signals in a plurality of signal wirings. It is.

本発明の一つの態様によれば、回路基板は、誘電材料を含んでいる基板と、基板の上面に形成されており異なる配線長を有する複数の信号用配線とを含んでいる。基板は、平面透視において複数の信号用配線のうち長い信号用配線の直下に設けられた空洞部を含んでいる。空洞部は、長い信号用配線に沿った形状を有している。   According to one aspect of the present invention, the circuit board includes a board containing a dielectric material and a plurality of signal lines formed on the upper surface of the board and having different wiring lengths. The substrate includes a hollow portion provided directly below a long signal wiring among the plurality of signal wirings in a plan view. The cavity has a shape along the long signal wiring.

本発明の他の態様によれば、電子部品収納用パッケージは、上述の回路基板と、回路基板が接合された基体とを含んでいる。   According to another aspect of the present invention, an electronic component storage package includes the above-described circuit board and a base body to which the circuit board is bonded.

本発明の他の態様によれば、電子装置は、上述の電子部品収納用パッケージと、電子部品収納用パッケージに実装されており複数の信号用配線に電気的に接続された電子部品とを含んでいる。   According to another aspect of the present invention, an electronic device includes the above-described electronic component storage package, and an electronic component mounted on the electronic component storage package and electrically connected to the plurality of signal wirings. It is out.

本発明の一つの態様による回路基板において、基体が、平面透視において複数の信号用配線のうち長い信号用配線の直下に設けられており長い信号用配線に沿った形状を有している空洞部を含んでいることによって、回路基板は、複数の信号用配線の電気的な配線長を短縮させることで伝送損失を低減させ、かつ複数の信号用配線における複数の信号の伝送タイミングのずれを低減させることができる。   In the circuit board according to one aspect of the present invention, the base body is provided directly below the long signal wiring among the plurality of signal wirings in a plan view and has a shape along the long signal wiring. As a result, the circuit board reduces the transmission loss by shortening the electrical wiring length of the plurality of signal wirings, and reduces the transmission timing shift of the plurality of signals in the plurality of signal wirings. Can be made.

本発明の他の態様による電子部品収納用パッケージは、上述の回路基板と、回路基板が接合された基体とを含んでいることによって、複数の信号用配線の電気的な配線長を短縮させることで伝送損失を低減させ、かつ複数の信号用配線における複数の信号の伝送タイミングのずれを低減させることができる。   An electronic component storage package according to another aspect of the present invention includes the circuit board described above and a base body to which the circuit board is bonded, thereby reducing the electrical wiring length of the plurality of signal wirings. Thus, transmission loss can be reduced, and a shift in transmission timing of a plurality of signals in a plurality of signal wirings can be reduced.

本発明の他の態様による電子装置は、上述の電子部品収納用パッケージと、電子部品収納用パッケージに実装されており複数の信号用配線に電気的に接続された電子部品とを含んでいることによって、複数の信号用配線の電気的な配線長を短縮させることで伝送損失を低減させ、かつ例えばコネクタへ出力される複数の信号または例えばコネクタから入力されて電子部品に伝送される複数の信号のタイミングのずれが低減されている。   An electronic device according to another aspect of the present invention includes the above-described electronic component storage package and an electronic component mounted on the electronic component storage package and electrically connected to the plurality of signal wirings. The transmission loss is reduced by shortening the electrical wiring length of the plurality of signal wirings, and a plurality of signals output to the connector, for example, or a plurality of signals input from the connector and transmitted to the electronic component The timing deviation is reduced.

本発明の第１の実施形態における電子装置の部分的な平面図を示している。1 shows a partial plan view of an electronic device according to a first embodiment of the present invention. 図１に示された電子装置のＡ−Ａにおける縦断面図を示している。2 is a longitudinal sectional view taken along the line AA of the electronic device shown in FIG. 図１に示された回路基板の平面透視図を示している。FIG. 2 shows a plan perspective view of the circuit board shown in FIG. 1. 図３に示された回路基板の下面透視図を示している。FIG. 4 shows a bottom perspective view of the circuit board shown in FIG. 3. 図１に示された回路基板の縦断面図である。It is a longitudinal cross-sectional view of the circuit board shown by FIG. （ａ）は図３に示された回路基板の他の例を示す平面図であり、（ｂ）は（ａ）に示された回路基板のＡ−Ａにおける縦断面図である。(A) is a top view which shows the other example of the circuit board shown by FIG. 3, (b) is a longitudinal cross-sectional view in AA of the circuit board shown by (a). 本発明の第２の実施形態における電子装置の部分的な縦断面図を示している。FIG. 6 shows a partial longitudinal sectional view of an electronic device according to a second embodiment of the present invention. 図７に示された回路基板の平面透視図を示している。FIG. 8 is a plan perspective view of the circuit board shown in FIG. 7. 図７に示された回路基板の下面透視図を示している。FIG. 8 shows a bottom perspective view of the circuit board shown in FIG. 7. 図７に示された回路基板の縦断面図である。FIG. 8 is a longitudinal sectional view of the circuit board shown in FIG. 7. （ａ）は図８に示された回路基板の他の例を示す平面図であり、（ｂ）は（ａ）に示された回路基板のＡ−Ａにおける縦断面図である。(A) is a top view which shows the other example of the circuit board shown by FIG. 8, (b) is a longitudinal cross-sectional view in AA of the circuit board shown by (a). 第１および第２の実施形態における回路基板の他の例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the other example of the circuit board in 1st and 2nd embodiment.

以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。   Hereinafter, some exemplary embodiments of the present invention will be described with reference to the drawings.

（第１の実施形態）
図１に示されているように、本発明の第１の実施形態における電子装置は、電子部品収納用パッケージ１と、電子部品収納用パッケージ１に実装された電子部品２とを含んでいる。 (First embodiment)
As shown in FIG. 1, the electronic device according to the first embodiment of the present invention includes an electronic component storage package 1 and an electronic component 2 mounted on the electronic component storage package 1.

電子部品収納用パッケージ１は、基体11と、基体11に電気的に接続された回路基板12とを含んでいる。   The electronic component storage package 1 includes a base body 11 and a circuit board 12 electrically connected to the base body 11.

基体11は、例えば鉄-ニッケル-コバルト（Ｆｅ−Ｎｉ−Ｃｏ）合金、鉄-ニッケル（Ｆ
ｅ−Ｎｉ）合金、鉄-ニッケル-クロム（Ｆｅ−Ｎｉ−Ｃｒ）合金、銅-タングステン（Ｃ
ｕ−Ｗ）等の金属材料を含んでおり、キャビティ部111を有している。基体11には、接地
電位が印加される。 The substrate 11 is made of, for example, iron-nickel-cobalt (Fe—Ni—Co) alloy, iron-nickel (F
e-Ni) alloy, iron-nickel-chromium (Fe-Ni-Cr) alloy, copper-tungsten (C
It includes a metal material such as u-W) and has a cavity portion 111. A ground potential is applied to the substrate 11.

回路基板12は、基体11のキャビティ部111内に設けられている。図２〜図４に示されて
いるように、回路基板12は、基板121と、基板121の上面に形成された複数の信号用配線122ａ〜122ｄと、基板121の下面に形成された複数の接地用導体層123とを含んでいる。回路基板12は、複数の信号用配線122ａ〜122ｄの直下でありかつ基板121の下面に設けられた
複数の空洞部を有している。複数の空洞部は、複数の凹部124ａおよび124ｄである。回路基板12は、基板121の上面に形成された複数の接地用導体層125、および接地用導体層123
および125を電気的に接続している複数のビア導体126をさらに含んでいる。図３において、複数の凹部124ａおよび124ｄは、基板121を透視した状態で破線によって示されており
、複数のビア導体126は、複数の接地用導体層125および基板121を透視した状態で破線に
よって示されている。図４において、複数のビア導体126は、複数の接地導体層123および基板121を透視した状態で破線によって示されている。 The circuit board 12 is provided in the cavity portion 111 of the base body 11. 2 to 4, the circuit board 12 includes a substrate 121, a plurality of signal wirings 122 a to 122 d formed on the upper surface of the substrate 121, and a plurality of signals formed on the lower surface of the substrate 121. And a grounding conductor layer 123. The circuit board 12 has a plurality of cavities provided immediately below the plurality of signal wirings 122 a to 122 d and provided on the lower surface of the board 121. The plurality of cavities are a plurality of recesses 124a and 124d. The circuit board 12 includes a plurality of grounding conductor layers 125 formed on the upper surface of the board 121, and a grounding conductor layer 123.
And a plurality of via conductors 126 that electrically connect the two and 125. In FIG. 3, the plurality of recesses 124a and 124d are indicated by broken lines in a state where the substrate 121 is seen through, and the plurality of via conductors 126 are indicated by broken lines in a state where the plurality of grounding conductor layers 125 and the substrate 121 are seen through. It is shown. In FIG. 4, the plurality of via conductors 126 are indicated by broken lines in a state where the plurality of ground conductor layers 123 and the substrate 121 are seen through.

基板121は、例えばアルミナ（Ａｌ2Ｏ3）または窒化アルミ（ＡｌＮ）等の誘電材料を
含んでおり、板形状を有している。 The substrate 121 includes a dielectric material such as alumina (Al 2 O 3 ) or aluminum nitride (AlN), and has a plate shape.

複数の信号用配線122ａ〜122ｄは、コネクタ３が電気的に接続される側の端部における間隔が、電子部品２が電気的に接続される側の端部の間隔に比べて広いため、異なる配線長を有している。複数の信号用配線122ａ〜122ｄのうち信号用配線122ａおよび122ｄは、信号用配線122ｂおよび122ｃに比べて長い配線長を有している。   The plurality of signal wirings 122a to 122d are different because the interval at the end on the side to which the connector 3 is electrically connected is wider than the interval at the end on the side to which the electronic component 2 is electrically connected. It has wiring length. Among the plurality of signal wirings 122a to 122d, the signal wirings 122a and 122d have a longer wiring length than the signal wirings 122b and 122c.

複数の接地用導体層123は、基板121の下面における複数の凹部124ａおよび124ｄが設けられた領域を除いて全体的に形成されている。   The plurality of grounding conductor layers 123 are formed entirely except for the area where the plurality of recesses 124a and 124d are provided on the lower surface of the substrate 121.

複数の凹部124ａおよび124ｄは、平面透視において複数の信号用配線122ａ〜122ｄのうち長い信号用配線122ａおよび122ｄに対応して配置されており、長い信号用配線122ａお
よび122ｄに沿った形状を有している。複数の凹部124ａおよび124ｄは、信号用配線122ａおよび122ｄの直下に設けられている。図５を参照して、凹部124ａおよび124ｄの深さ124dDは、例えば0.2〜１ｍｍの厚み121ｔを有する基板121において、例えば厚み121ｔの30〜80％である。 The plurality of recesses 124a and 124d are arranged corresponding to the long signal wirings 122a and 122d among the plurality of signal wirings 122a to 122d in plan view, and have a shape along the long signal wirings 122a and 122d. is doing. The plurality of recesses 124a and 124d are provided immediately below the signal wirings 122a and 122d. Referring to FIG. 5, the depth 124dD of the recesses 124a and 124d is, for example, 30 to 80% of the thickness 121t in the substrate 121 having a thickness 121t of 0.2 to 1 mm.

再び図２〜図４を参照して、複数の接地用導体層125は、基板121の上面における複数の信号用配線122ａ〜122ｄの形成領域を除いて全体的に形成されている。   Referring again to FIGS. 2 to 4, the plurality of grounding conductor layers 125 are entirely formed except for the formation regions of the plurality of signal wirings 122 a to 122 d on the upper surface of the substrate 121.

複数のビア導体126は、基板121を貫通するように基板121の内部に設けられており、平
面透視において複数の信号用配線122ａ〜122ｄのそれぞれを挟むように配置されている。 The plurality of via conductors 126 are provided inside the substrate 121 so as to penetrate the substrate 121, and are arranged so as to sandwich each of the plurality of signal wirings 122a to 122d in a plan view.

電子部品２は、基体11のキャビティ部111内に設けられており、ボンディングワイヤに
よって複数の信号用配線122ａ〜122ｄおよび複数の接地用導体層125に電気的に接続され
ている。電子部品２は、例えばニオブ酸リチウム（ＬｉＮｂＯ3）、ガリウム砒素（Ｇａ
Ａｓ）またはインジウムリン（ＩｎＰ）を含む光学素子である。 The electronic component 2 is provided in the cavity portion 111 of the base 11, and is electrically connected to the plurality of signal wirings 122a to 122d and the plurality of grounding conductor layers 125 by bonding wires. The electronic component 2 includes, for example, lithium niobate (LiNbO 3 ), gallium arsenide (Ga
As) or an optical element containing indium phosphide (InP).

本実施形態の回路基板12において、基板121が、平面透視において複数の信号用配線122ａ〜122ｄのうち長い信号用配線122ａおよび122ｄに対応して配置されており長い信号用
配線122ａおよび122ｄに沿った形状を有している凹部124ａおよび124ｄを含んでいることによって、本実施形態における回路基板12は、複数の信号用配線122ａおよび122ｄの電気的な配線長を短縮させることで伝送損失を低減させ、かつ複数の信号の伝送タイミングのずれが低減されている。 In the circuit board 12 of the present embodiment, the board 121 is arranged corresponding to the long signal wirings 122a and 122d among the plurality of signal wirings 122a to 122d in plan perspective, and extends along the long signal wirings 122a and 122d. The circuit board 12 in this embodiment reduces the transmission loss by shortening the electrical wiring length of the plurality of signal wirings 122a and 122d. And a shift in transmission timing of a plurality of signals is reduced.

回路基板12において、基板121が部分的に凹部124ａおよび124ｄを有していることによ
って、例えば回路基板12が接地電位に固定される基体11上に設けられる場合には、信号用配線122ａおよび122ｄと基体11との間において基板121よりも誘電率の低い部分が設けら
れ、信号用配線122ａおよび122ｄは、信号用配線122ｂおよび122ｃに比べて信号の伝送速度が増大されている。誘電率の低い部分とは、基板121の凹部124ａおよび124ｄであって
、例えば空気が存在する部分である。 In the circuit board 12, when the circuit board 12 is provided on the base body 11 fixed to the ground potential because the circuit board 12 partially has the recesses 124a and 124d, for example, the signal wirings 122a and 122d. A portion having a lower dielectric constant than that of the substrate 121 is provided between the signal wiring 122a and 122d, and the signal transmission speed of the signal wirings 122a and 122d is increased as compared with the signal wirings 122b and 122c. The low dielectric constant portions are the recesses 124a and 124d of the substrate 121, for example, portions where air exists.

コネクタ３に電気的に接続される側の端部における間隔が電子部品２に電気的に接続される側の端部の間隔に比べて広いために異なる配線長を有する複数の信号用配線122ａ〜122ｄのうち長い信号用配線122ａおよび122ｄに対応して凹部124ａおよび124ｄが配置されていることによって、長い信号用配線122ａおよび122ｄにおける信号の伝送時間が短縮されて、複数の信号用配線122ａ〜122ｄにおける複数の信号の伝送タイミングのずれが低減されている。   A plurality of signal wirings 122a to 122a having different wiring lengths because the interval at the end portion on the side electrically connected to the connector 3 is wider than the interval at the end portion on the side electrically connected to the electronic component 2. Since the recesses 124a and 124d are arranged corresponding to the long signal wirings 122a and 122d among the 122d, the signal transmission time in the long signal wirings 122a and 122d is shortened, and a plurality of signal wirings 122a to 122d. A shift in transmission timing of a plurality of signals at 122d is reduced.

本実施形態における回路基板12は、基板11の下面に凹部124ａおよび124ｄが設けられたものであり、例えば基板の材料と異なる材料を用いて部分的に誘電率を変えるという構造に比べて、例えば製造コストの観点等において有利なものである。特に、本実施形態における回路基板12は、例えば基板の材料よりも誘電率の高い材料を用いて部分的に誘電率を高くするという構造に比べて、伝送損失を低減させて伝送タイミングのずれを低減させることができる。誘電率の高い材料を用いた場合、電気的な配線長が大きくなり、信号の伝送損失が大きくなる。   The circuit board 12 in the present embodiment is provided with recesses 124a and 124d on the lower surface of the board 11. For example, compared to a structure in which the dielectric constant is partially changed using a material different from the material of the substrate, for example, This is advantageous from the viewpoint of manufacturing cost. In particular, the circuit board 12 in the present embodiment reduces the transmission loss and shifts the transmission timing compared to a structure in which the dielectric constant is partially increased by using a material having a higher dielectric constant than the material of the substrate, for example. Can be reduced. When a material with a high dielectric constant is used, the electrical wiring length increases, and the signal transmission loss increases.

本実施形態の回路基板12において、空洞部が基板11の下面に設けられた凹部124ａおよ
び124ｄであることによって、例えば基板11を製造した後にも誘電率を調整しやすい等製
造上の自由度が高められている。 In the circuit board 12 of the present embodiment, since the hollow portions are the recesses 124a and 124d provided on the lower surface of the substrate 11, for example, after manufacturing the substrate 11, the degree of freedom in manufacturing is easy, such as easy adjustment of the dielectric constant. Has been enhanced.

本実施形態の電子部品収納用パッケージ１は、上述の回路基板12と、回路基板12の接地用導体層123に電気的に接続されており金属材料を含んでいる基体11とを有していること
によって、複数の信号用配線122ａおよび122ｄの電気的な配線長を短縮させることで伝送損失を低減させ、かつ複数の信号の伝送タイミングのずれが低減されている。 The electronic component storage package 1 of the present embodiment includes the above-described circuit board 12 and a base body 11 that is electrically connected to the grounding conductor layer 123 of the circuit board 12 and contains a metal material. As a result, the transmission loss is reduced by shortening the electrical wiring length of the plurality of signal wirings 122a and 122d, and the shift in the transmission timing of the plurality of signals is reduced.

本実施形態における電子装置は、上述の電子部品収納用パッケージ１と、電子部品収納用パッケージ１に実装されており複数の信号用配線122ａ〜122ｄに電気的に接続された電子部品２とを含んでいることによって、複数の信号用配線122ａおよび122ｄの電気的な配線長を短縮させることで伝送損失を低減させ、かつ例えばコネクタ３へ出力される複数の信号または例えばコネクタ３から入力されて電子部品２に伝送される複数の信号のタイミングのずれが低減されている。   The electronic device according to the present embodiment includes the above-described electronic component storage package 1 and the electronic component 2 mounted on the electronic component storage package 1 and electrically connected to the plurality of signal wirings 122a to 122d. Therefore, the transmission loss is reduced by shortening the electrical wiring length of the plurality of signal wirings 122a and 122d, and a plurality of signals output to the connector 3, for example, or input from the connector 3 to the electronic Deviation in timing of a plurality of signals transmitted to the component 2 is reduced.

図６（ａ）および（ｂ）を参照して、本実施形態における回路基板12の他の例について説明する。図６（ａ）に示されているように、他の例における回路基板12は、信号用配線122ａ、122ｂ、122ｃおよび122ｄの配線長を122aL、122bL、122cLおよび122dLとしたときに、122aL＞122bL＞122cL＞122dLの関係を有する複数の信号用配線122ａ〜122ｄを含んでいる。図６（ａ）において、複数の凹部124ａ、124ｂおよび124ｃは、基板121を透視した状態で破線によって示されており、複数のビア導体126は、複数の接地用導体層125および基板121を透視した状態で破線によって示されている。   With reference to FIG. 6 (a) and (b), the other example of the circuit board 12 in this embodiment is demonstrated. As shown in FIG. 6A, in the circuit board 12 in another example, when the wiring lengths of the signal wirings 122a, 122b, 122c and 122d are 122aL, 122bL, 122cL and 122dL, 122aL> A plurality of signal wirings 122a to 122d having a relationship of 122bL> 122cL> 122dL are included. In FIG. 6A, the plurality of recesses 124a, 124b, and 124c are indicated by broken lines in a state where the substrate 121 is seen through, and the plurality of via conductors 126 are seen through the plurality of grounding conductor layers 125 and the substrate 121. This is indicated by a broken line.

図６（ｂ）に示されているように、基板121は、複数の信号用配線122ａ〜122ｃの配線
長に対応した深さを有する複数の凹部124ａ〜124ｃを含んでおり、凹部124ａ〜124ｃの深さ124aD〜124cDは、124aD＞124bD＞124cDの関係を有している。凹部の有無および凹部の
深さの違いによって、信号用配線122ｃにおける伝送速度は信号用配線122ｄにおける伝送速度より速く、信号用配線122ｂにおける伝送速度は信号用配線122ｃにおける伝送速度より速く、信号用配線122ａにおける伝送速度は信号用配線122ｂにおける伝送速度より速い。 As shown in FIG. 6B, the substrate 121 includes a plurality of recesses 124a to 124c having depths corresponding to the wiring lengths of the plurality of signal wirings 122a to 122c, and the recesses 124a to 124c. The depths 124aD to 124cD have a relationship of 124aD>124bD> 124cD. Depending on the presence / absence of the recess and the depth of the recess, the transmission speed in the signal wiring 122c is faster than the transmission speed in the signal wiring 122d, and the transmission speed in the signal wiring 122b is faster than the transmission speed in the signal wiring 122c. The transmission speed in the wiring 122a is faster than the transmission speed in the signal wiring 122b.

回路基板12は、複数の信号用配線122ａ〜122ｄの配線長の違いに応じてそれぞれ深さの異なる複数の凹部124ａ〜124ｃを有していることによって、電気的な配線長を最も短い信
号用配線122ｄに揃えて電気的な配線長を短縮させることで伝送損失を低減させ、かつ複
数の信号の伝送タイミングのずれが低減されている。 The circuit board 12 has a plurality of recesses 124a to 124c having different depths according to the differences in the wiring lengths of the plurality of signal wirings 122a to 122d, thereby reducing the electrical wiring length for the shortest signal wiring. By shortening the electrical wiring length in line with the wiring 122d, the transmission loss is reduced and the transmission timing shift of a plurality of signals is reduced.

本実施形態において、電子部品２として例えば上面に接地端子を有するニオブ酸リチウム（ＬｉＮｂＯ3）を含む光学素子を例として挙げて説明したため、回路基板12はグラン
デッドコープレーナ構造を有しているが、電子部品２が例えば下面に接地端子を有するレーザー素子等の光学素子である場合には、回路基板12はストリップライン構造を有するものでよい。具体的には、基板121の上面に形成された複数の接地用導体層125および基板121の内部に形成された複数のビア導体126を除いた構造でよい。本実施形態において、回路基板12は、基板121の下面に形成された複数の接地導体層123および基板121の内部に形成
された複数のビア導体126を除いたコプレーナ構造でもよい。 In the present embodiment, since the electronic component 2 has been described as an example of an optical element including lithium niobate (LiNbO 3 ) having a ground terminal on the upper surface, the circuit board 12 has a grounded coplanar structure. When the electronic component 2 is an optical element such as a laser element having a ground terminal on the lower surface, the circuit board 12 may have a stripline structure. Specifically, a structure in which a plurality of grounding conductor layers 125 formed on the upper surface of the substrate 121 and a plurality of via conductors 126 formed inside the substrate 121 may be removed. In the present embodiment, the circuit board 12 may have a coplanar structure excluding the plurality of ground conductor layers 123 formed on the lower surface of the substrate 121 and the plurality of via conductors 126 formed inside the substrate 121.

（第２の実施形態）
図７〜図９を参照して、本発明の第２の実施形態における電子装置について説明する。第２の実施形態の電子装置において第１の実施形態の電子装置と異なる点は、基板121が
第１の実施形態における複数の凹部124ａおよび124ｄに代えて複数の中空部224ａおよび224ｄを有していることである。接地用導体層123は、基板121の下面に全体的に形成されている。その他の構成は、第１の実施形態と同様である。図８において、複数の中空部224
ａおよび224ｄは、基板121を透視した状態で破線によって示されており、複数のビア導体126は、複数の接地用導体層125および基板121を透視した状態で破線によって示されてい
る。図９において、複数のビア導体126は、複数の接地導体層123および基板121を透視し
た状態で破線によって示されている。 (Second Embodiment)
With reference to FIGS. 7 to 9, an electronic device according to a second embodiment of the present invention will be described. The electronic device of the second embodiment is different from the electronic device of the first embodiment in that the substrate 121 has a plurality of hollow portions 224a and 224d instead of the plurality of recesses 124a and 124d in the first embodiment. It is that. The grounding conductor layer 123 is entirely formed on the lower surface of the substrate 121. Other configurations are the same as those of the first embodiment. In FIG. 8, a plurality of hollow portions 224
a and 224d are indicated by broken lines when the substrate 121 is seen through, and the plurality of via conductors 126 are indicated by broken lines when the plurality of grounding conductor layers 125 and the substrate 121 are seen through. In FIG. 9, the plurality of via conductors 126 are indicated by broken lines in a state where the plurality of ground conductor layers 123 and the substrate 121 are seen through.

複数の中空部224ａおよび224ｄは、平面透視において複数の信号用配線122ａ〜122ｄのうち長い信号用配線122ａおよび122ｄに対応して配置されており信号用配線122ａおよび122ｄに沿った形状を有している。複数の中空部224ａおよび224ｄは、基板121の内部に設
けられている。複数の中空部224ａおよび224ｄの端部は、基板121の側面に位置していて
も基板121の内部に位置していてもよい。図10を参照して、中空部224ａおよび224ｄの深
さ224dDは、例えば0.2〜１ｍｍの厚み121ｔを有する基板121において厚み121ｔの30〜60
％である。 The plurality of hollow portions 224a and 224d are arranged corresponding to the long signal wires 122a and 122d among the plurality of signal wires 122a to 122d in a plan view, and have a shape along the signal wires 122a and 122d. ing. The plurality of hollow portions 224 a and 224 d are provided inside the substrate 121. The ends of the plurality of hollow portions 224a and 224d may be located on the side surface of the substrate 121 or inside the substrate 121. Referring to FIG. 10, the depth 224dD of the hollow portions 224a and 224d is 30 to 60 which is 121 to 12 mm thick in the substrate 121 having a thickness 121 t of 0.2 to 1 mm, for example.
%.

本実施形態の回路基板12において、基板121が、平面透視において複数の信号用配線122ａ〜122ｄのうち長い信号用配線122ａおよび122ｄに対応して配置されており信号用配線122ａおよび122ｄに沿った形状を有している中空部224ａおよび224ｄを含んでいることに
よって、本実施形態における回路基板12は、複数の信号用配線122ａおよび122ｄの電気的な配線長を短縮させることで伝送損失を低減させ、かつ複数の信号の伝送タイミングのずれが低減されている。 In the circuit board 12 of the present embodiment, the board 121 is disposed corresponding to the long signal wirings 122a and 122d among the plurality of signal wirings 122a to 122d in plan view, and extends along the signal wirings 122a and 122d. By including the hollow portions 224a and 224d having the shape, the circuit board 12 in this embodiment reduces the transmission loss by shortening the electrical wiring length of the plurality of signal wirings 122a and 122d. And a shift in transmission timing of a plurality of signals is reduced.

回路基板12において、基板121が部分的に中空部224ａおよび224ｄを有していることに
よって、信号用配線122ａおよび122ｄと接地用導体層123との間において基板121よりも誘電率の低い部分が設けられ、信号用配線122ａおよび122ｄは、信号用配線122ｂおよび122ｃに比べて信号の伝送速度が増大されている。誘電率の低い部分とは、基板121の中空部224ａおよび224ｄであって、例えば空気が存在する部分である。 In the circuit board 12, since the substrate 121 partially has the hollow portions 224a and 224d, a portion having a lower dielectric constant than the substrate 121 is present between the signal wirings 122a and 122d and the grounding conductor layer 123. The signal lines 122a and 122d are provided with signal transmission speeds higher than those of the signal lines 122b and 122c. The portions having a low dielectric constant are the hollow portions 224a and 224d of the substrate 121, for example, portions where air exists.

本実施形態における回路基板12は、基板11内に中空部224ａおよび224ｄが設けられたものであり、例えば基板の材料と異なる材料を用いて部分的に誘電率を変えるという構造に比べて、例えば製造コストの観点等において有利なものである。特に、本実施形態における回路基板12は、例えば基板の材料よりも誘電率の高い材料を用いて部分的に誘電率を高くするという構造に比べて、伝送損失を低減させて伝送タイミングのずれを低減させることができる。誘電率の高い材料を用いた場合、電気的な配線長が大きくなり、信号の伝送
損失が大きくなる。 The circuit board 12 in the present embodiment is provided with hollow portions 224a and 224d in the substrate 11, for example, compared to a structure in which the dielectric constant is partially changed using a material different from the material of the substrate, for example, This is advantageous from the viewpoint of manufacturing cost. In particular, the circuit board 12 in the present embodiment reduces the transmission loss and shifts the transmission timing compared to a structure in which the dielectric constant is partially increased by using a material having a higher dielectric constant than the material of the substrate, for example. Can be reduced. When a material with a high dielectric constant is used, the electrical wiring length increases, and the signal transmission loss increases.

本実施形態の電子部品収納用パッケージ１は、上述の回路基板12と、回路基板12の接地用導体層123に電気的に接続されており金属材料を含んでいる基体11とを有していること
によって、複数の信号用配線122ａおよび122ｄの電気的な配線長を短縮させることで伝送損失を低減させ、かつ複数の信号の伝送タイミングのずれが低減されている。 The electronic component storage package 1 of the present embodiment includes the above-described circuit board 12 and a base body 11 that is electrically connected to the grounding conductor layer 123 of the circuit board 12 and contains a metal material. As a result, the transmission loss is reduced by shortening the electrical wiring length of the plurality of signal wirings 122a and 122d, and the shift in the transmission timing of the plurality of signals is reduced.

本実施形態における電子装置は、上述の電子部品収納用パッケージ１と、電子部品収納用パッケージ１に実装されており複数の信号用配線122ａ〜122ｄに電気的に接続された電子部品とを含んでいることによって、複数の信号用配線122ａおよび122ｄの電気的な配線長を短縮させることで伝送損失を低減させ、かつ例えばコネクタへ出力される複数の信号または例えばコネクタから入力されて電子部品に伝送される複数の信号のタイミングのずれが低減されている。   The electronic device according to the present embodiment includes the above-described electronic component storage package 1 and electronic components mounted on the electronic component storage package 1 and electrically connected to the plurality of signal wirings 122a to 122d. By reducing the electrical wiring length of the plurality of signal wirings 122a and 122d, transmission loss is reduced and, for example, a plurality of signals output to the connector or input from, for example, the connector and transmitted to the electronic component The deviation of the timing of the plurality of signals is reduced.

図11（ａ）および（ｂ）を参照して、本実施形態における回路基板12の他の例について説明する。図11（ａ）に示されているように、他の例における回路基板12は、信号用配線122ａ、122ｂ、122ｃおよび122ｄの配線長を122aL、122bL、122cLおよび122dLとしたときに、122aL＞122bL＞122cL＞122dLの関係を有する複数の信号用配線122ａ〜122ｄを含んでいる。図11（ａ）において、複数の中空部224ａ、224ｂおよび224ｃは、基板121を透視した状態で破線によって示されており、複数のビア導体126は、複数の接地用導体層125および基板121を透視した状態で破線によって示されている。   With reference to FIGS. 11A and 11B, another example of the circuit board 12 in the present embodiment will be described. As shown in FIG. 11A, in the circuit board 12 in another example, when the wiring lengths of the signal wirings 122a, 122b, 122c and 122d are 122aL, 122bL, 122cL and 122dL, 122aL> A plurality of signal wirings 122a to 122d having a relationship of 122bL> 122cL> 122dL are included. In FIG. 11A, a plurality of hollow portions 224a, 224b and 224c are indicated by broken lines in a state where the substrate 121 is seen through, and the plurality of via conductors 126 are connected to the plurality of grounding conductor layers 125 and the substrate 121. It is indicated by a broken line in a transparent state.

図11（ｂ）に示されているように、基板121は、複数の信号用配線122ａ〜122ｃの配線
長に対応した深さを有する複数の中空部224ａ〜224ｃを含んでおり、中空部224ａ〜224ｃの深さ224aD〜224cDは、224aD＞224bD＞224cDの関係を有している。中空部の有無および
中空部の深さの違いによって、信号用配線122ｃにおける伝送速度は信号用配線122ｄにおける伝送速度より速く、信号用配線122ｂにおける伝送速度は信号用配線122ｃにおける伝送速度より速く、信号用配線122ａにおける伝送速度は信号用配線122ｂにおける伝送速度より速い。 As shown in FIG. 11B, the substrate 121 includes a plurality of hollow portions 224a to 224c having depths corresponding to the wiring lengths of the plurality of signal wirings 122a to 122c. The depths 224aD to 224cD of ˜224c have a relationship of 224aD>224bD> 224cD. Depending on the presence or absence of the hollow portion and the depth of the hollow portion, the transmission speed in the signal wiring 122c is faster than the transmission speed in the signal wiring 122d, and the transmission speed in the signal wiring 122b is faster than the transmission speed in the signal wiring 122c. The transmission speed in the signal wiring 122a is faster than the transmission speed in the signal wiring 122b.

回路基板12は、複数の信号用配線122ａ〜122ｄの配線長の違いに応じてそれぞれ深さの異なる複数の中空部224ａ〜224ｃを有していることによって、電気的な配線長を最も短い信号用配線122ｄに揃えて電気的な配線長を短縮させることで伝送損失を低減させ、かつ
複数の信号の伝送タイミングのずれが低減されている。 The circuit board 12 has a plurality of hollow portions 224a to 224c having different depths according to differences in the wiring lengths of the plurality of signal wirings 122a to 122d, so that the signal having the shortest electrical wiring length can be obtained. The transmission loss is reduced by shortening the electrical wiring length in line with the service wiring 122d, and a shift in transmission timing of a plurality of signals is reduced.

本実施形態において、電子部品２として例えば上面に接地端子を有するニオブ酸リチウム（ＬｉＮｂＯ3）を含む光学素子を例として挙げて説明したため、回路基板12はグラン
デッドコープレーナ構造を有しているが、電子部品２が例えば下面に接地端子を有するレーザー素子等の光学素子である場合には、回路基板12はストリップライン構造を有するものでよい。具体的には、基板121の上面に形成された複数の接地用導体層125および基板121の内部に形成された複数のビア導体126を除いた構造でよい。本実施形態において、回路基板12は、基板121の下面に形成された接地導体層123および基板121の内部に形成された
複数のビア導体126を除いたコプレーナ構造でもよい。 In the present embodiment, since the electronic component 2 has been described as an example of an optical element including lithium niobate (LiNbO 3 ) having a ground terminal on the upper surface, the circuit board 12 has a grounded coplanar structure. When the electronic component 2 is an optical element such as a laser element having a ground terminal on the lower surface, the circuit board 12 may have a stripline structure. Specifically, a structure in which a plurality of grounding conductor layers 125 formed on the upper surface of the substrate 121 and a plurality of via conductors 126 formed inside the substrate 121 may be removed. In the present embodiment, the circuit board 12 may have a coplanar structure excluding the ground conductor layer 123 formed on the lower surface of the board 121 and the plurality of via conductors 126 formed in the board 121.

（第１および第２の実施形態の他の例）
図12を参照して、第１および第２の実施形態の他の例を第１の実施形態の変形例として説明する。この他の例は、第２の実施形態にも適用され得る。回路基板12は、複数の凹部124ａおよび124ｄ内に設けられており、基板111よりも誘電率の低い材料から成る充填部
材127ａおよび127ｄをさらに含んでいる。充填部材127ａおよび127ｄは、例えば樹脂材料から成る。第２の実施形態においては、基板111よりも誘電率の低い材料から成る充填部
材が、例えば中空部224ａおよび224ｄ内に設けられる。 (Other examples of the first and second embodiments)
With reference to FIG. 12, another example of the first and second embodiments will be described as a modification of the first embodiment. This other example can also be applied to the second embodiment. The circuit board 12 is provided in the plurality of recesses 124a and 124d, and further includes filling members 127a and 127d made of a material having a lower dielectric constant than that of the substrate 111. The filling members 127a and 127d are made of, for example, a resin material. In the second embodiment, a filling member made of a material having a lower dielectric constant than that of the substrate 111 is provided, for example, in the hollow portions 224a and 224d.

１ 電子部品収納用パッケージ
11 基体
12 回路基板
121 基板
122ａ〜122ｄ 信号用配線
123 接地用導体層
124ａ、124ｄ 凹部
125 接地用導体層
126ビア導体
２ 電子部品 1 Electronic component storage package
11 Substrate
12 Circuit board
121 board
122a-122d Signal wiring
123 Conductive layer for grounding
124a, 124d recess
125 Conductive layer for grounding
126 via conductor 2 electronic components

Claims (5)

誘電材料を含んでいる基板と、
該基板の上面に形成されており、異なる配線長を有する複数の信号用配線とを備えており、
前記基板が、平面透視において前記複数の信号用配線のうち長い信号用配線の直下に設けられており該長い信号用配線に沿った形状を有している空洞部を含んでいることを特徴とする回路基板。 A substrate containing a dielectric material;
A plurality of signal lines having different wiring lengths are formed on the upper surface of the substrate;
The substrate includes a hollow portion that is provided immediately below a long signal wiring among the plurality of signal wirings in a plan view and has a shape along the long signal wiring. Circuit board to do. 前記空洞部が、前記基板の下面に設けられた凹部であることを特徴とする請求項１記載の回路基板。   The circuit board according to claim 1, wherein the hollow portion is a recess provided on a lower surface of the substrate. 前記空洞部が、前記基板内に設けられた中空部であることを特徴とする請求項１記載の回路基板。   The circuit board according to claim 1, wherein the hollow portion is a hollow portion provided in the substrate. 請求項１に記載された回路基板と、
該回路基板が接合された基体とを備えたことを特徴とする電子部品収納用パッケージ。 A circuit board according to claim 1;
An electronic component storage package comprising a base body to which the circuit board is bonded. 請求項４に記載された電子部品収納用パッケージと、
該電子部品収納用パッケージに実装されており、前記複数の信号用配線に電気的に接続された電子部品とを備えたことを特徴とする電子装置。 An electronic component storage package according to claim 4;
An electronic device comprising: an electronic component mounted on the electronic component storage package and electrically connected to the plurality of signal wirings.
JP2010239796A 2010-10-26 2010-10-26 Circuit board, electronic component storage package, and electronic device Expired - Fee Related JP5777318B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010239796A JP5777318B2 (en) 2010-10-26 2010-10-26 Circuit board, electronic component storage package, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010239796A JP5777318B2 (en) 2010-10-26 2010-10-26 Circuit board, electronic component storage package, and electronic device

Publications (2)

Publication Number Publication Date
JP2012094639A true JP2012094639A (en) 2012-05-17
JP5777318B2 JP5777318B2 (en) 2015-09-09

Family

ID=46387672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010239796A Expired - Fee Related JP5777318B2 (en) 2010-10-26 2010-10-26 Circuit board, electronic component storage package, and electronic device

Country Status (1)

Country Link
JP (1) JP5777318B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174882A1 (en) * 2013-04-25 2014-10-30 日本メクトロン株式会社 Printed wire board and printed wire board manufacturing method

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334410A (en) * 1993-05-24 1994-12-02 Japan Aviation Electron Ind Ltd Flexible wiring board
JPH118444A (en) * 1997-06-13 1999-01-12 Oki Electric Ind Co Ltd High-frequency electric wiring board
JPH1141010A (en) * 1997-07-16 1999-02-12 Nec Corp Strip line-waveguide converter
JP2000022406A (en) * 1998-06-29 2000-01-21 Denso Corp Planar transmission line
JP2000269707A (en) * 1999-03-15 2000-09-29 Nec Corp Coplanar line
JP2001217509A (en) * 2000-02-03 2001-08-10 Hitachi Cable Ltd Transmission rate control method of wiring, wiring board using the same and electronic device equipped therewith
JP2002151854A (en) * 2000-11-15 2002-05-24 Genesis Technology Kk Multilayer printed wiring board and manufacturing method therefor
JP2004112131A (en) * 2002-09-17 2004-04-08 Nec Corp Flat circuit waveguide connection structure
JP2004201000A (en) * 2002-12-18 2004-07-15 Mitsubishi Electric Corp Printed-wiring board and signaling device
JP2005294479A (en) * 2004-03-31 2005-10-20 Sumitomo Metal Electronics Devices Inc Circuit board
JP2008160750A (en) * 2006-12-26 2008-07-10 Toshiba Corp Microwave circuit board

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334410A (en) * 1993-05-24 1994-12-02 Japan Aviation Electron Ind Ltd Flexible wiring board
JPH118444A (en) * 1997-06-13 1999-01-12 Oki Electric Ind Co Ltd High-frequency electric wiring board
JPH1141010A (en) * 1997-07-16 1999-02-12 Nec Corp Strip line-waveguide converter
JP2000022406A (en) * 1998-06-29 2000-01-21 Denso Corp Planar transmission line
JP2000269707A (en) * 1999-03-15 2000-09-29 Nec Corp Coplanar line
JP2001217509A (en) * 2000-02-03 2001-08-10 Hitachi Cable Ltd Transmission rate control method of wiring, wiring board using the same and electronic device equipped therewith
JP2002151854A (en) * 2000-11-15 2002-05-24 Genesis Technology Kk Multilayer printed wiring board and manufacturing method therefor
JP2004112131A (en) * 2002-09-17 2004-04-08 Nec Corp Flat circuit waveguide connection structure
JP2004201000A (en) * 2002-12-18 2004-07-15 Mitsubishi Electric Corp Printed-wiring board and signaling device
JP2005294479A (en) * 2004-03-31 2005-10-20 Sumitomo Metal Electronics Devices Inc Circuit board
JP2008160750A (en) * 2006-12-26 2008-07-10 Toshiba Corp Microwave circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174882A1 (en) * 2013-04-25 2014-10-30 日本メクトロン株式会社 Printed wire board and printed wire board manufacturing method
JP2014216449A (en) * 2013-04-25 2014-11-17 日本メクトロン株式会社 Printed wiring board and printed wiring board manufacturing method
US10779394B2 (en) 2013-04-25 2020-09-15 Nippon Mektron, Ltd. Method of manufacturing printed circuit board

Also Published As

Publication number Publication date
JP5777318B2 (en) 2015-09-09

Similar Documents

Publication Publication Date Title
JP4923542B2 (en) Optical element stem and optical semiconductor device using the same
JP5493801B2 (en) Signal converter and high-frequency circuit module
JP6243510B2 (en) Electronic component storage package and electronic device
CN108693663B (en) Light control element module
JP5504712B2 (en) High-speed circuit board connection structure
JP5769474B2 (en) Terminal structure, electronic component storage package and electronic device
JP6445268B2 (en) Optical module, optical transceiver module, and flexible substrate
JP5241562B2 (en) Connection device, package for storing semiconductor element with flexible substrate, and semiconductor device with flexible substrate
JP6183479B2 (en) Optical modulator and optical transmitter using the same
JP6137616B2 (en) Flexible substrate
JP2015026652A (en) Flexible substrate
US10916912B2 (en) Optical module
US20050190545A1 (en) Arrangement for the electrical connection of an optoelectronic component to an electrical component
JP6540417B2 (en) Optical transmission apparatus and optical module
JP5777318B2 (en) Circuit board, electronic component storage package, and electronic device
JP2013197435A (en) Wiring substrate
JP2011015200A (en) High-frequency connection wiring board, and optical modulator module including the same
JPH11330298A (en) Package provided with signal terminal and electronic device using the package
JP4883010B2 (en) Electronic component package
US10085337B2 (en) Coaxial cable assembly, electronic package and connector
JP2016194600A (en) Optical Modulator Module
JP5112962B2 (en) package
JP2019134092A (en) Flexible substrate and optical device
US8368486B2 (en) Duplexer
JP5026323B2 (en) Electronic devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150707

R150 Certificate of patent or registration of utility model

Ref document number: 5777318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees