JP2012074566A - Pattern formation method and pattern formation body - Google Patents
Pattern formation method and pattern formation body Download PDFInfo
- Publication number
- JP2012074566A JP2012074566A JP2010218693A JP2010218693A JP2012074566A JP 2012074566 A JP2012074566 A JP 2012074566A JP 2010218693 A JP2010218693 A JP 2010218693A JP 2010218693 A JP2010218693 A JP 2010218693A JP 2012074566 A JP2012074566 A JP 2012074566A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- hard mask
- substrate
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000007261 regionalization Effects 0.000 title abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 238000005530 etching Methods 0.000 claims abstract description 64
- 238000000059 patterning Methods 0.000 claims abstract description 36
- 239000011651 chromium Substances 0.000 claims description 51
- 239000010453 quartz Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 205
- 239000010408 film Substances 0.000 description 57
- 239000000463 material Substances 0.000 description 18
- 238000001312 dry etching Methods 0.000 description 16
- 238000010894 electron beam technology Methods 0.000 description 13
- 238000001459 lithography Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000012487 rinsing solution Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002558 medical inspection Methods 0.000 description 1
- 238000010339 medical test Methods 0.000 description 1
- 238000002039 particle-beam lithography Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Micromachines (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、微細な3次元構造パターンの形成方法、ならびに該パターン形成方法を用いて製造されたパターン形成体に関する。 The present invention relates to a method for forming a fine three-dimensional structure pattern, and a pattern forming body manufactured using the pattern forming method.
基材に特定の微細な3次元構造パターンを形成した構造物は、広範に用いられている。微細な3次元構造パターンを形成した構造物としては、例えば、半導体デバイス、光学素子、配線回路、記録デバイス、医療検査用チップ、ディスプレイパネル、マイクロ流路などが挙げられる。
近年、より微細なパターンや、より段数の多い構造に対する要求が増加している。例えば、半導体分野において、特定の微細な3次元構造パターンを形成したデュアルダマシン構造が提案されている。
Structures in which a specific fine three-dimensional structure pattern is formed on a substrate are widely used. Examples of the structure in which a fine three-dimensional structure pattern is formed include a semiconductor device, an optical element, a wiring circuit, a recording device, a medical inspection chip, a display panel, a microchannel, and the like.
In recent years, there has been an increasing demand for finer patterns and structures with more stages. For example, in the semiconductor field, a dual damascene structure in which a specific fine three-dimensional structure pattern is formed has been proposed.
例えば、下記特許文献1では、デュアルダマシン構造の形成方法として、インプリント技術を用いる方法が開示されている。インプリント法においては、モールドに形成された3次元構造パターンを転写することが可能であるので、多段構造のパターンを転写することも可能である。これにより、必要な工程数を削減できるということから、多段構造のインプリントモールドに対する要望が高まっている。
For example,
また、微細な3次元構造パターンを転写するためのインプリントモールドの製造には、微細な3次元構造パターンの形成方法を用いることが知られている。
また、特定の微細な3次元構造パターン(例えば、多段の階段状構造など)を製造する方法として、荷電粒子線リソグラフィを用いて階段状構造を形成する方法が知られている。
In addition, it is known that a method for forming a fine three-dimensional structure pattern is used for manufacturing an imprint mold for transferring a fine three-dimensional structure pattern.
Further, as a method for manufacturing a specific fine three-dimensional structure pattern (for example, a multi-step staircase structure), a method of forming a staircase structure using charged particle beam lithography is known.
また、リソグラフィ法では、露光後の現像処理において、描画したレジストパターンが倒壊することが知られている。レジストパターンの倒壊は、パターンが高アスペクト比であるほど起こりやすいことが知られている。
例えば、下記特許文献2では、レジスト表層に架橋を形成することにより、レジストパターンの倒壊を抑制する方法が開示されている。
また、微細な3次元構造パターンの形成では、3次元パターンに応じて複数回のレジストのパターニングを行うことが知られている。
In the lithography method, it is known that a drawn resist pattern collapses in a development process after exposure. It is known that the collapse of the resist pattern is more likely to occur as the pattern has a higher aspect ratio.
For example, Patent Document 2 below discloses a method of suppressing collapse of a resist pattern by forming a bridge on a resist surface layer.
Further, it is known that a fine three-dimensional structure pattern is formed by patterning a resist a plurality of times in accordance with the three-dimensional pattern.
このとき、図2に示すように、1段のパターンが形成された基板37には、ハードマスクパターン36を含む全面にレジスト膜44を平坦にコートできなくなってしまう。平坦でないレジスト膜44にパターニングを行うと、レジストパターンの位置精度が低下するため、所望するレジストパターンを形成することは困難である。また、図3(a)に示すように、レジスト膜44が平坦になるようにレジスト膜44を厚くした場合には、形成したレジストパターン55のアスペクト比が高くなるため、図3(b)に示すように、レジストパターン55の倒壊が発生し、所望するレジストパターンを得ることが困難である。
At this time, as shown in FIG. 2, the
また、一般にレジスト膜は絶縁物であるために、電子線による描画を行う際には、負電荷を持つ電子線によってレジスト膜表面に負電荷が誘起され、その負電荷が放電できないと、レジスト膜表面に負電荷が蓄積され、その蓄積された負電荷によって電子線がレジスト膜表面近くで曲げられてしまい、描画の位置ずれが生じてしまうという問題があるため、導電性を持たない基板上にレジスト膜のパターニングを行うことは困難である。
また、導電性のハードマスク層をエッチングマスクとして絶縁性の基板に異方性エッチングを行うことにより、絶縁性の基板に段差を形成すると、段差の凹部にはハードマスク層が存在しないため、段差を備えた基板上に新たにレジストのパターニングを行う工程において、負電荷の蓄積による描画の位置ずれが問題となる。
In general, since a resist film is an insulator, when drawing with an electron beam, a negative charge is induced on the surface of the resist film by an electron beam having a negative charge, and the negative charge cannot be discharged. Negative charges are accumulated on the surface, and the accumulated negative charges cause the electron beam to bend near the resist film surface, resulting in a misalignment in drawing. It is difficult to pattern the resist film.
In addition, when a step is formed on an insulating substrate by performing anisotropic etching on the insulating substrate using the conductive hard mask layer as an etching mask, there is no hard mask layer in the concave portion of the step. In the process of newly patterning a resist on a substrate provided with the above, drawing misalignment due to accumulation of negative charges becomes a problem.
以下、従来の典型的な多段構造のパターン形成方法の一例を図4を参照して説明する。
まず、図4(a)に示すように、ハードマスク層32を備えた基板31に、レジストをコートして第1のレジスト膜34を形成する。
次に、図4(b)に示すように、第1のレジスト膜34のパターニングを行い、第1のレジストパターン35を形成する。
次に、図4(c)に示すように、第1のレジストパターン35をマスクとしてハードマスク層32をエッチングし、第1のハードマスクパターン36を形成する。
Hereinafter, an example of a conventional typical multi-stage pattern forming method will be described with reference to FIG.
First, as shown in FIG. 4A, a
Next, as shown in FIG. 4B, the
Next, as shown in FIG. 4C, the
次に、図4(d)に示すように、第1のハードマスクパターン36をマスクとして基板31をエッチング、洗浄し、1段のパターンが形成された基板37が作製される。
次に、図4(e)に示すように、1段のパターンが形成された基板37に再度レジストをコートして第2のレジスト膜44を形成する。
次に、図4(f)に示すように、第2のレジスト膜44のパターニングを行い、第2のレジストパターン45を形成する。
Next, as shown in FIG. 4D, the
Next, as shown in FIG. 4E, a
Next, as shown in FIG. 4F, the
次に、図4(g)に示すように、第2のレジストパターン45をマスクとして第1のハードマスクパターン36をエッチングして、第2のハードマスクパターン46を形成する。
次に、図4(h)に示すように、エッチングされた第2のハードマスクパターン46をマスクとして1段のパターンが形成された基板37をエッチングする。
Next, as shown in FIG. 4G, the first
Next, as shown in FIG. 4H, the
次に、図4(i)に示すように、第2のハードマスクパターン46を洗浄して剥離し、2段のパターンが形成された基板47が作製される。
この従来の典型的な多段構造のパターン形成方法では、第2のレジストパターニング(図4(e)〜(f)参照)において、基板が既に段差を備えているため、図2に示すように、レジスト膜を平坦にコートすることができず、所望するレジストパターンを得ることが困難であり、微細な3次元パターンの形成に不適である。
Next, as shown in FIG. 4 (i), the second
In this conventional typical multi-stage pattern forming method, since the substrate already has a step in the second resist patterning (see FIGS. 4E to 4F), as shown in FIG. Since the resist film cannot be coated flatly, it is difficult to obtain a desired resist pattern, which is unsuitable for forming a fine three-dimensional pattern.
また、第N番目に形成するレジストパターンは第(N−1)番目に形成したパターンよりも小さいため、多段構造の段差が多くなるほど微細なレジストパターンを既に段差を備えた基板上のレジストに形成しなければならず、所望するレジストパターンを得ることが困難であり、微細な3次元構造パターンの形成に不適である。
また、第1段目のパターンが形成された基板上の段差の凹部にはハードマスク層が存在しない。そのため、第2のレジストパターニングを行う工程(図4(e)〜(f)参照)において、電子線によってレジストに誘起された負電荷が放電されず、レジスト膜表面に負電荷が蓄積され、その負電荷によって電子線がレジスト膜表面近くで曲げられ、描画の位置ずれが生じるため、微細な3次元構造パターンの形成に不適である。
例えば、下記特許文献3では、レジストパターン倒れの発生を抑制するために、基板に形成したハードマスク層に段差を形成する方法が開示されている。
In addition, since the Nth resist pattern is smaller than the (N-1) th formed pattern, a fine resist pattern is formed on a resist on a substrate already provided with a step as the level difference of the multi-step structure increases. Therefore, it is difficult to obtain a desired resist pattern, which is not suitable for forming a fine three-dimensional structure pattern.
Further, there is no hard mask layer in the concave portion of the step on the substrate on which the first step pattern is formed. Therefore, in the second resist patterning step (see FIGS. 4E to 4F), the negative charge induced in the resist by the electron beam is not discharged, and the negative charge is accumulated on the resist film surface. Since the electron beam is bent near the resist film surface due to the negative charge and the positional deviation of drawing occurs, it is unsuitable for forming a fine three-dimensional structure pattern.
For example, Patent Document 3 below discloses a method of forming a step in a hard mask layer formed on a substrate in order to suppress the occurrence of resist pattern collapse.
以下、段差を備えたハードマスク層を用いた多段構造のパターン形成方法の一例を図5を参照して説明する。
まず、図5(a)に示すように、ハードマスク層32を備えた基板31に、レジストをコートして第1のレジスト膜34を形成する。
次に、図5(b)に示すように、第1のレジスト膜34のパターニングを行い、第1のレジストパターン35を形成する。
次に、図5(c)に示すように、第1のレジストパターン35をマスクとしてハードマスク層32をエッチングし、第1のハードマスクパターン36を形成する。
次に、図5(d)に示すように、第1のレジストパターン35を洗浄し、剥離する。
Hereinafter, an example of a pattern forming method having a multi-stage structure using a hard mask layer having a step will be described with reference to FIG.
First, as shown in FIG. 5A, a
Next, as shown in FIG. 5B, the
Next, as shown in FIG. 5C, the
Next, as shown in FIG. 5D, the
次に、図5(e)に示すように、第1のハードマスクパターン36が形成された基板31に再度レジストをコートして第2のレジスト膜44を形成する。
次に、図5(f)に示すように、第2のレジスト膜44のパターニングを行い、第2のレジストパターン45を形成する。
次に、図5(g)に示すように、第2のレジストパターン45をマスクとして第1のハードマスクパターン36をエッチングし、段差を備えたハードマスクパターン56を形成する。
Next, as shown in FIG. 5E, a resist is coated again on the
Next, as shown in FIG. 5 (f), the
Next, as shown in FIG. 5G, the first
次に、図5(h)に示すように、段差を備えたハードマスクパターン56をマスクとして、基板31をエッチングし、第2のレジストパターン45を洗浄し、剥離して、1段のパターンが形成された基板37が作製される。
次に、図5(i)に示すように、段差を備えたハードマスクパターン56をエッチングし、第2のハードマスクパターン46を形成する。
次に、図5(j)に示すように、第2のハードマスクパターン46をマスクとして、1段のパターンが形成された基板37をエッチングする。
Next, as shown in FIG. 5H, using the
Next, as shown in FIG. 5I, the
Next, as shown in FIG. 5J, the
次に、図5(k)に示すように、第2のハードマスクパターン46を洗浄し、剥離して、2段のパターンが形成された基板47が作製される。
この段差を備えたハードマスク層を備えた多段構造のパターン形成方法では、第2のレジストパターニングを行う工程(図5(e)〜(f))において、導電性のハードマスク層が基板上の一部分にしか存在しないため、電子線によってレジストに誘起された負電荷が放電されず、レジスト膜表面に負電荷が蓄積され、その負電荷によって電子線がレジスト膜表面近くで曲げられ、描画の位置ずれが生じるため、微細な3次元構造パターンの形成に不適である。
Next, as shown in FIG. 5 (k), the second
In the pattern forming method having the multi-stage structure including the hard mask layer having the step, the conductive hard mask layer is formed on the substrate in the second resist patterning step (FIGS. 5E to 5F). Since it exists only in a part, the negative charge induced in the resist by the electron beam is not discharged, the negative charge accumulates on the resist film surface, the electron beam is bent near the resist film surface by the negative charge, and the drawing position Since deviation occurs, it is not suitable for forming a fine three-dimensional structure pattern.
また、ドライエッチングを行うことによりハードマスク層に段差を形成すると、パターンの肩部分のほうが平坦部よりも速くハードマスク層のエッチングが進行するため、ハードマスク層に形成する段差の断面形状が図6(a)に示すような矩形にはならず、図6(b)に示すようになだらかになり、基板に寸法精度良く段差を形成することは困難であるため、微細な3次元構造パターンの形成に不適である。 In addition, when a step is formed in the hard mask layer by performing dry etching, the etching of the hard mask layer proceeds faster in the shoulder portion of the pattern than in the flat portion. 6 (a) does not become a rectangle as shown in FIG. 6 (b), and it is difficult to form a step on the substrate with high dimensional accuracy. Not suitable for formation.
本発明は、複数の段差を備えた微細な3次元構造パターンの形成に好適なパターン形成方法及びパターン形成体を提供することを目的とする。 An object of this invention is to provide the pattern formation method and pattern formation body suitable for formation of the fine three-dimensional structure pattern provided with the several level | step difference.
本発明の請求項1に記載の発明は、基板上に第1層目のハードマスク層を形成し、前記基板上の前記第1層目のハードマスク層を備えた面に、第1層目のエッチストッパ層を形成し、前記基板上の前記第1層目のエッチストッパ層を備えた面に、第2層目から第N層目までのハードマスク層と、第2層目から第(N−1)層目までのエッチストッパ層とを交互に形成し、前記第N層目のハードマスク層のパターニング処理し、前記第(N−1)層目から第1層目までのエッチストッパ層と、前記第(N−1)層目から第1層目までのハードマスク層とを交互にパターニング処理し、前記パターニングされた第1層目から第N層目までのハードマスク層をエッチングマスクとして前記基板に第1段目の異方性エッチングしてパターニング処理することを特徴とするパターン形成方法である。なお、本発明において、Nは2以上の自然数とする。 According to a first aspect of the present invention, a first hard mask layer is formed on a substrate, and the first layer is provided on a surface of the substrate having the first hard mask layer. The etch stopper layer is formed, and the hard mask layer from the second layer to the Nth layer and the second layer to the (( N-1) Etch stopper layers up to the first layer are alternately formed, patterning processing of the Nth hard mask layer is performed, and etch stoppers from the (N-1) th layer to the first layer are performed. Layer and the hard mask layers from the (N-1) th layer to the first layer are alternately patterned, and the hard mask layers from the first layer to the Nth layer are etched. As a mask, the substrate is patterned by first-stage anisotropic etching. It is a pattern forming method comprising. In the present invention, N is a natural number of 2 or more.
また、請求項2に記載の発明は、前記第(N−1)層目のハードマスク層に形成するパターンの線幅は前記第N層目のハードマスク層に形成するパターンの線幅よりも大きいことを特徴とする請求項1に記載のパターン形成方法である。
また、請求項3に記載の発明は、前記基板の前記第1段目のパターンが形成された側に、順に、第2段目から第N段目までのパターニング処理する工程と、を備え、前記第N段目のパターンの線幅は第(N−1)段目のパターンの線幅よりも小さいことを特徴とする請求項1又は2に記載のパターン形成方法である。
The line width of the pattern formed on the (N-1) th hard mask layer may be larger than the line width of the pattern formed on the Nth hard mask layer. The pattern forming method according to
The invention according to claim 3 includes a step of performing patterning processing from the second stage to the Nth stage in order on the side of the substrate on which the first stage pattern is formed, 3. The pattern forming method according to
また、請求項4に記載の発明は、前記基板は、石英基板であり、前記第1層目から第N層目までのハードマスク層は、クロムからなる層であり、前記第1層目から第(N−1)層目までのエッチストッパ層は、シリコンからなる層であることを特徴とする請求項1乃至3の何れか一項に記載のパターン形成方法である。
また、請求項5に記載の発明は、請求項1乃至4の何れか一項に記載のパターン形成方法を用いて形成されたことを特徴とするパターン形成体である。
According to a fourth aspect of the present invention, the substrate is a quartz substrate, and the hard mask layers from the first layer to the Nth layer are layers made of chromium, and from the first layer 4. The pattern forming method according to
The invention according to claim 5 is a pattern forming body formed by using the pattern forming method according to any one of
本発明によれば、複数の段差を備えた微細な3次元構造パターンの形成に好適なパターン形成方法及びパターン形成体を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the pattern formation method and pattern formation body suitable for formation of the fine three-dimensional structure pattern provided with the several level | step difference can be provided.
以下、本発明の実施の形態について、図面を参照して説明を行う。
<基板11に第1層目のハードマスク層12、エッチストッパ層13、及び第2層目のハードマスク層22を形成する工程(A)>(図1(a)参照)
まず、基板11上に第1層目のハードマスク層12を形成する。第1層目のハードマスク層12の形成方法としては、第1層目のハードマスク層12に選択した材料に応じて、適宜公知の薄膜形成技術を用いて形成して良い。例えば、スパッタリング法などを用いて良い。
基板11は、用途に応じて適宜選択して良い。基板11としては、例えば、シリコン基板、石英基板、サファイア基板、SOI基板などを好適に用いて良い。
第1層目のハードマスク層12は、基板11及びエッチストッパ層13とのエッチング選択比が高く、導電性の材料であれば良い。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<Step (A) of Forming First
First, the first
The
The first
次に、基板11の第1層目のハードマスク層12を形成した面に、(第1層目の)エッチストッパ層13を形成する。エッチストッパ層の形成方法としては、エッチストッパ層に選択した材料に応じて、適宜公知の薄膜形成技術を用いて形成して良い。例えば、スパッタリング法などを用いて良い。
エッチストッパ層は、第1層目のハードマスク層12及び第2層目のハードマスク層22とのエッチング選択比が高い材料であれば良い。
Next, an etch stopper layer 13 (first layer) is formed on the surface of the
The etch stopper layer may be a material having a high etching selectivity with respect to the first
次に、基板11のエッチストッパ層13を形成した面に、第2層目のハードマスク層22を形成する。第2層目のハードマスク層22の形成方法としては、第2層目のハードマスク層22に選択した材料に応じて、適宜公知の薄膜形成技術を用いて形成して良い。例えば、スパッタリング法などを用いて良い。
第2層目のハードマスク層22は、エッチストッパ層13とのエッチング選択比が高く、導電性の材料であれば良い。
Next, a second
The second
ここで、例えば、基板11として石英基板を用いた場合、第1層目のハードマスク層12にはCr(クロム)からなる層、エッチストッパ層にはSi(シリコン)からなる層、第2層目のハードマスク層にはクロムからなる層を用いることが好ましい。石英基板は、一般的な露光光に対して透過性を有しており、特に、光インプリント法に用いるインプリントモールドや、フォトマスクなどの製造工程に、本発明の形態のパターン形成方法を用いる場合に好適である。
Here, for example, when a quartz substrate is used as the
第1層目のハードマスク層12にはクロムからなる層を用いることで、後述する<第1層目のハードマスク層12のパターニングを行う工程(C)>におけるレジスト膜24を用いたリソグラフィにおいて、電子線による負電荷の蓄積を防ぐことができ、第1層目のハードマスク層12のパターニングにおいて、一般的なエッチング条件において、第1層目のハードマスク層12を基板11に対してエッチング選択比を高く設定することができる。また、後述する<基板11に第1段目の異方性エッチングを行う工程(D)>及び<基板11に第2段目の異方性エッチングを行う工程(F)>において、一般的なエッチング条件において、基板11を第1層目のハードマスク層12に対してエッチング選択比を高く設定することができる。また、後述する<第1層目のハードマスクパターン16に異方性エッチングを行う工程(E)>において、一般的なエッチング条件において、第1層目のハードマスク層12を基板11及びエッチストッパ層13に対してエッチング選択比を高く設定することができる。
In lithography using the resist
また、エッチストッパ層13にはシリコンからなる層を用いることで、後述する<第2層目のハードマスク層22のパターニングを行う工程(B)>におけるエッチストッパ層13のエッチングにおいて、一般的なエッチング条件において、エッチストッパ層13を第1層目のハードマスク層12に対してエッチング選択比を高く設定することができる。
また、第2層目のハードマスク層22にはクロムからなる層を用いることで、後述する<第2層目のハードマスク層22のパターニングを行う工程(B)>における第1のレジスト膜14を用いたリソグラフィにおいて、電子線による負電荷の蓄積を防ぐことができ、第2層目のハードマスク層22のパターニングにおいて、一般的なエッチング条件に置いて、第2層目のハードマスク層22をエッチストッパ層13に対してエッチング選択比を高く設定することができる。
Further, by using a layer made of silicon for the
In addition, by using a layer made of chromium for the second
<第2層目のハードマスク層22のパターニングを行う工程(B)>
次に、第2層目のハードマスク層22のパターニングを行う。第2層目のハードマスク層22のパターニングを行う方法としては、第1のレジスト膜14を用いたリソグラフィを用いる。例えば、第2層目のハードマスク層22のパターニングは、第2層目のハードマスク層22上に第1のレジスト膜14を形成する(図1(b))。次に、第1のレジスト膜14をパターニングし、第1のレジストパターン15を形成する(図1(c))。次に、第1のレジストパターン15をマスクとしてエッチングを行うことにより、第2層目のハードマスク層22のパターニングを行い、第2層目のハードマスクパターン26を形成する(図1(d))。第2層目のハードマスク層22のパターニングを行った後は、第2層目のハードマスクパターン26をマスクとしてエッチストッパ層13のエッチングを行い(図1(e))、次に、第1のレジストパターン15を洗浄して剥離する(図1(f))。
<Step of Patterning Second Hard Mask Layer 22 (B)>
Next, the second
このとき、第2層目のハードマスクパターン26の線幅は、後述する<第1層目のハードマスク層12のパターニングを行う工程(C)>において形成する第1層目のハードマスクパターン16の線幅よりも小さい。このため、複数のパターンのうち、最も微細なパターンを、段差のない基板上に形成された平坦な第1のレジスト膜14を用いたリソグラフィを用いて形成することができ、ハードマスク層22に精度よくパターンを形成することができる。
At this time, the line width of the second-layer
ここで、ハードマスク層22のパターニングにおいては、第2層目のハードマスク層22はエッチストッパ層13に対してエッチング選択比が高い材料であるため、第2層目のハードマスクパターン26の断面形状を矩形とすることができる。このため、基板11に寸法精度良くパターンを形成することができる。
また、エッチストッパ層13のエッチングにおいては、エッチストッパ層13は第1層目のハードマスク層12に対してエッチング選択比が高い材料であるため、パターニングされたエッチストッパ層13’の断面形状を矩形とすることができる。このため、基板11に寸法精度良くパターンを形成することができる。
Here, in the patterning of the
In the etching of the
<第1層目のハードマスク層12のパターニングを行う工程(C)>
次に、第1層目のハードマスク層12のパターニングを行う。第1層目のハードマスク層12のパターニングを行う方法としては、第2のレジスト膜24を用いたリソグラフィ法を用いる。例えば、第1層目のハードマスク層12のパターニングは、第2層目のハードマスクパターン26を含む基板11上に第2のレジスト膜24を形成する(図1(g))。次に、第2のレジスト膜24をパターニングし、第2のレジストパターン25を形成する(図1(h))。次に、第2のレジストパターン25をマスクとしてエッチングを行うことにより、第1層目のハードマスク層12のパターニングを行い、第1層目のハードマスクパターン16を形成する(図1(i))。第1層目のハードマスク層12のパターニングを行った後は、第2のレジストパターン25を洗浄して剥離する(図1(j))。
<Step of Patterning First Hard Mask Layer 12 (C)>
Next, the first
ここで、第2のレジスト膜24のパターニングにおいては、既に形成されている第2層目のハードマスクパターン26の線幅が十分に微細であるため、十分な平坦性をもって第2のレジスト膜24をコートすることができる。このため、第2のレジスト膜24を厚くすることなく、第2のレジスト膜24のパターニングの位置精度を向上させることができ、第2のレジストパターン25の倒壊を抑制し、所望のパターンを精度良く得ることができる。
Here, in the patterning of the second resist
また、第2のレジスト膜24のパターニングにおいて、電子線によってレジストに誘起された負電荷が第1層目のハードマスク層12を介して放電される。このため、第2のレジスト膜24に負電荷が蓄積されず、第2のレジスト膜24のパターニングにおいて描画の位置ずれを防ぐことができ、精度良く描画を行うことができる。
さらに、第1層目のハードマスク層12は基板11に対してエッチング選択比が高い材料であるため、第1層目のハードマスクパターン16の断面形状を矩形とすることができる。このため、基板11に寸法精度良くパターンを形成することができる。
Further, in the patterning of the second resist
Further, since the first
<基板11に第1段目の異方性エッチングを行う工程(D)>
次に、基板11上の第1層目のハードマスクパターン16が形成された側から、基板11に異方性エッチングを行う(図1(k))。エッチングとしては、適宜公知のエッチング方法を用いてよく、例えば、ドライエッチング、ウェットエッチングなどを用いて行っても良い。また、エッチングの条件は、用いた第1層目のハードマスク層12、第2層目のハードマスク層22、及び基板11の材料に応じて、適宜調節して良い。このとき、基板11には、第1層目のハードマスクパターン16の線幅に応じて、第2層目のハードマスクパターン26の線幅よりも大きな線幅の段差が形成される。
<Step (D) of performing first-stage anisotropic etching on
Next, anisotropic etching is performed on the
<第1層目のハードマスクパターン16に異方性エッチングを行う工程(E)>
次に、第1層目のハードマスクパターン16の異方性エッチングを行う(図1(l))。エッチングとしては、適宜公知のエッチング方法を用いて良く、例えばドライエッチング、ウェットエッチングなどを行っても良い。また、エッチングの条件は、用いた第1層目のハードマスク層12、エッチストッパ層13、第2層目のハードマスク層22、及び基板11の材料に応じて、適宜調節して良い。
<Step (E) of performing anisotropic etching on
Next, anisotropic etching of the
ここで、第1層目のハードマスクパターン16は基板11及びエッチストッパ層13に対してエッチング選択比が高い材料であるため、エッチングされた第1層目のハードマスクパターン16’の断面形状を矩形とすることができる。このため、基板11に寸法精度良くパターンを形成することができる。
Here, since the
<基板11に第2段目の異方性エッチングを行う工程(F)>
次に、1段のパターンが形成された基板17の第1層目のハードマスクパターン16’が形成された側から、1段のパターンが形成された基板17に異方性エッチングを行う(図1(m))。エッチングとしては、適宜公知のエッチング方法を用いて良く、例えば、ドライエッチング、ウェットエッチングなどを用いて行っても良い。また、エッチングの条件は、用いた第1層目のハードマスク層12、及び基板11の材料に応じて、適宜調節して良い。このとき、1段のパターンが形成された基板17には、第2層目のハードマスクパターン26の線幅に応じて、前述の<基板11に第1段目の異方性エッチングを行う工程(D)>において基板11に形成された段差よりも、線幅が大きい段差が形成される。
<Step (F) of performing second-stage anisotropic etching on
Next, anisotropic etching is performed on the
また、上記工程(A)においてエッチストッパ層の形成とハードマスク層の形成を繰り返して3層以上のN層のハードマスク層を形成し、上記工程(B)及び工程(C)において第N層目から第1層目までのハードマスク層のパターニングを行い、上記工程(D)〜工程(F)を繰り返すことにより、基板に形成する3次元構造パターンを2段のみならず3段以上の多段(N段)の構造パターンとすることができる。 Further, the formation of the etch stopper layer and the formation of the hard mask layer are repeated in the step (A) to form three or more N hard mask layers, and the Nth layer in the steps (B) and (C). By patterning the hard mask layer from the first layer to the first layer and repeating the above steps (D) to (F), the three-dimensional structure pattern to be formed on the substrate is not only two steps but also three or more steps. A (N-stage) structure pattern can be obtained.
そして、上記工程(A)〜工程(F)の後、パターニングされたエッチストッパ層13’及び第1層目のハードマスクパターン16’のウェット剥離洗浄を行うことにより、位置精度及び寸法精度の高いインプリントモールドが作製される。
また、上記工程(A)〜工程(F)により作製されたパターン形成体から、位置精度及び寸法精度の高いフォトマスクを作製できる。
Then, after the steps (A) to (F), the patterned
In addition, a photomask with high positional accuracy and dimensional accuracy can be manufactured from the pattern forming body manufactured by the above steps (A) to (F).
また、本発明によれば、多段構造パターンのなかで最も微細なパターンから順にレジストパターニングを行うことができる。このため、複数の段差を備えた微細な3次元構造パターンの形成を好適に行うことができる。 Moreover, according to the present invention, resist patterning can be performed in order from the finest pattern among the multi-stage structure patterns. For this reason, a fine three-dimensional structure pattern having a plurality of steps can be suitably formed.
以下、本発明の実施例のパターン形成方法について、図1を参照して、光インプリント用モールドを作製する場合の一例を挙げながら説明を行う。本発明の実施例のパターン形成方法は、下記実施例に限定されるものではない。
まず、図1(a)〜(b)に示すように、基板11には石英基板を用いた。石英基板11上に第1層目のハードマスク層としてCr膜30nm厚を製膜した第1層目のCr層12、エッチストッパ層としてSi膜20nm厚を製膜したSi層13、第2層目のハードマスク層としてCr膜30nm厚を製膜した第2層目のCr層22を順に形成し、第2層目のCr層22上にポジ型レジストFEP−171(富士フイルムエレクトロニクスマテリアルズ社製)200nm厚をコートし第1のレジスト膜14とした。
Hereinafter, the pattern forming method of the embodiment of the present invention will be described with reference to FIG. 1 while giving an example in the case of producing an optical imprint mold. The pattern forming method of the embodiment of the present invention is not limited to the following embodiment.
First, a quartz substrate was used as the
次に、図1(c)に示すように、電子線描画装置にて、第1のレジスト膜14に対して電子線をドーズ10μC/cm2で照射した後、現像液を用いた現像処理、リンス、及びリンス液の乾燥を行い、第1のレジストパターン15を得た。ここで、現像液にはTMAH水溶液、リンス液には純水を用いた。
次に、図1(d)に示すように、ICPドライエッチング装置を用いたドライエッチングによって第2層目のCr層22のエッチングを行い、第2層目のCrパターン26を得た。このとき、第2層目のCr層22のエッチングの条件は、Cl2流量40sccm、O2流量10sccm、He流量80sccm、圧力30Pa、ICPパワー120W、RIEパワー50Wとした。
Next, as shown in FIG. 1C, after the electron beam is irradiated to the first resist
Next, as shown in FIG. 1D, the second
このとき、第2層目のCr層22は、Si層13に対してエッチング選択比が高い材料であるため、第2層目のCrパターン26の裾引きを軽減することができ、第2層目のCrパターン26の断面形状を矩形とすることができる。このため、石英基板11に寸法精度良くパターンを形成することができる。
次に、図1(e)に示すように、ICPドライエッチング装置を用いたドライエッチングによってSi層13のエッチングを行い、パターニングされたSi層13’を得た。このとき、Si層13のエッチングの条件は、CF4流量30sccm、C4F8流量20sccm、圧力30Pa、ICPパワー500W、RIEパワー50Wとした。
このとき、Si層13は、第1層目のCr層12に対してエッチング選択比が高い材料であるため、パターニングされたSi層13’の裾引きを軽減することができ、パターニングされたSi層13’の断面形状を矩形とすることができる。このため、石英基板11に寸法精度良くパターンを形成することができる。
At this time, since the
Next, as shown in FIG. 1E, the
At this time, since the
次に、図1(f)に示すように、O2プラズマアッシング(条件:O2流量500sccm、圧力30Pa、RIEパワー1000W)によってレジストパターン15を剥離した。
Next, as shown in FIG. 1F, the resist
以上より、図1(f)に示すように、石英基板11上の第1層目のCr膜12上に第2層目のCrパターン26を形成することができた。
次に、図1(g)に示すように、第1層目のCr膜12と第2層目のCrパターン26とを備えた石英基板11上にポジ型レジスト200nm厚をコートし、第2のレジスト膜24とした。
From the above, as shown in FIG. 1 (f), the second
Next, as shown in FIG. 1 (g), a positive resist having a thickness of 200 nm is coated on the
パターニングされたSi層13’と第2層目のCrパターン26の高さは低いため、第2のレジスト膜24は、十分な平坦性をもってコートすることができる。このため、第2のレジスト膜24を厚くすることなく、第2のレジスト膜24のパターニングの位置精度を向上させることができ、第2のレジストパターン25の倒壊を抑制し、所望のパターンを精度良く得ることができる。
Since the patterned Si layer 13 'and the second
次に、図1(h)に示すように、電子線描画装置にて、第2のレジスト膜24に対して電子線をドーズ10μC/cm2で照射した後、現像液を用いた現像処理、リンス、及びリンス液の乾燥を行い、第2のレジストパターン25を得た。ここで、現像液にはTMAH水溶液、リンス液には純水を用いた。
第2のレジスト膜24のパターニングにおいて、電子線によってレジストに誘起された負電荷が第1層目のCr膜12を介して放電される。このため、第2のレジスト膜24に負電荷が蓄積されず、第2のレジスト膜24のパターニングにおいて描画の位置ずれを防ぐことができ、精度良く描画を行うことができる。
Next, as shown in FIG. 1 (h), the second resist
In the patterning of the second resist
次に、図1(i)に示すように、ICPドライエッチング装置を用いたドライエッチングによって第1層目のCr層12のエッチングを行い、第1層目のCrパターン16を得た。このとき、第1層目のCr層12のエッチングの条件は、Cl2流量40sccm、O2流量10sccm、He流量80sccm、圧力30Pa、ICPパワー120W、RIEパワー50Wとした。
このとき、第1層目のCr層12は、基板11に対してエッチング選択比が高い材料であるため、第1層目のCrパターン16の裾引きを軽減することができ、第1層目のCrパターン16の断面形状を矩形とすることができる。このため、石英基板11に寸法精度良くパターンを形成することができる。
次に、図1(j)に示すように、O2プラズマアッシング(条件:O2流量500sccm、圧力30Pa、RIEパワー1000W)によって第2のレジストパターン25を剥離した。
Next, as shown in FIG. 1 (i), the
At this time, since the
Next, as shown in FIG. 1J, the second resist
以上より、図1(j)に示すように、石英基板上に第1層目のCrパターン16を形成することができた。
次に、図1(k)に示すように、ICPドライエッチング装置を用いたドライエッチングによって石英基板11のエッチングを行った。このとき、石英基板11のエッチングの条件は、C4F8流量10sccm、O2流量10sccm〜25sccm、Ar流量75sccm、圧力2Pa、ICPパワー20W、RIEパワー550Wとした。
From the above, as shown in FIG. 1 (j), the first
Next, as shown in FIG. 1 (k), the
このとき、石英基板11は、第1層目のCrパターン16に対してエッチング選択比が高い材料であるため、第1層目のCrパターン16の寸法がほとんど変化することなく石英基板11をエッチングすることができる。このため、石英基板11に寸法精度良くパターンを形成することができる。
以上より、図1(k)に示すように、第1段目のパターンが形成された石英基板17を作製することができた。
At this time, since the
From the above, as shown in FIG. 1 (k), the
次に、図1(l)に示すように、ICPドライエッチング装置を用いたドライエッチングによって第1層目のCrパターン16のエッチングを行った。このとき、第1層目のCrパターン16のエッチングの条件は、Cl2流量40sccm、O2流量10sccm、He流量80sccm、圧力30Pa、ICPパワー120W、RIEパワー50Wとした。このとき、第2層目のCrパターン26もエッチングされ、第2層目のCrパターン26は消失した。
Next, as shown in FIG. 1L, the first
第1層目のCrパターン16はパターニングされたSi層13’に対してエッチング選択比が高い材料であるため、エッチング途中で第2層目のCrパターン26が消失しても、パターニングされたSi層13’の寸法はほとんど変化せず、エッチングされた第1層目のCrパターン16’の断面形状を矩形とすることができる。また、第1層目のCrパターン16は石英基板11に対してエッチング選択比が高い材料であるため、エッチングされた第1層目のCrパターン16’の裾引きを軽減することができ、エッチングされた第1層目のCrパターン16’の断面形状を矩形とすることができる。このため、石英基板11に寸法精度良くパターンを形成することができる。
Since the first
次に、図1(m)に示すように、ICPドライエッチング装置を用いたドライエッチングによって1段のパターンが形成された石英基板17のエッチングを行った。このとき、1段のパターンが形成された石英基板17のエッチングの条件は、C4F8流量10sccm、O2流量10sccm〜25sccm、Ar流量75sccm、圧力2Pa、ICPパワー20W、RIEパワー550Wとした。このとき、パターニングされたSi層13’もエッチングされ、パターニングされたSi層13’は消失した。
Next, as shown in FIG. 1M, the
1段のパターンが形成された石英基板17は、エッチングされた第1層目のCrパターン16’に対してエッチング選択比が高い材料であるため、エッチング途中でパターニングされたSi層13’が消失しても、エッチングされた第1層目のCrパターン16’の寸法がほとんど変化することなく1段のパターンが形成された石英基板17をエッチングすることができる。このため、1段のパターンが形成された石英基板17に寸法精度良くパターンを形成することができる。
以上より、図1(m)に示すように、2段のパターンが形成された石英基板27を作製することができた。
Since the
From the above, as shown in FIG. 1 (m), a
次に、図1(n)に示すように、残存したエッチングされた第1層目のCrパターン16’のウェット洗浄を行った。これにより、2段のパターンが形成された石英基板27を得ることができた。
以上より、本発明の実施例におけるパターン形成方法を用いて、寸法精度の高い光インプリント用のインプリントモールドを製造することができた。
Next, as shown in FIG. 1 (n), the remaining etched
As mentioned above, the imprint mold for optical imprints with high dimensional accuracy was able to be manufactured using the pattern formation method in the Example of this invention.
本発明のパターン形成方法は、微細なパターンを形成することが求められる広範な分野に利用することが期待される。例えば、パターン形成体として、インプリントモールド、フォトマスク、半導体デバイス、光学素子、配線回路(ディアルダマシン構造の配線回路など)、記録デバイス(ハードディスクやDVDなど)、医療検査用チップ(DNA分析用途など)、ディスプレイ(拡散板、導光板など)、マイクロ流路など、に利用することが期待される。 The pattern forming method of the present invention is expected to be used in a wide range of fields where a fine pattern is required. For example, imprint molds, photomasks, semiconductor devices, optical elements, wiring circuits (such as a dialer machine structure wiring circuit), recording devices (such as hard disks and DVDs), medical test chips (such as DNA analysis applications) ), Displays (diffusion plates, light guide plates, etc.), microchannels, etc. are expected.
11・・・基板
12・・・第1層目のハードマスク層(Cr層)
13・・・エッチストッパ層(Si層)
13’・・・パターニングされたエッチストッパ層(Si層)
14・・・第1のレジスト膜
15・・・第1のレジストパターン
16・・・第1層目のハードマスクパターン(Crパターン)
16’・・・エッチングされた第1層目のハードマスクパターン(Crパターン)
17・・・1段のパターンが形成された基板
22・・・第2層目のハードマスク層(Cr層)
24・・・第2のレジスト膜
25・・・第2のレジストパターン
26・・・第2層目のハードマスクパターン(Crパターン)
27・・・2段のパターンが形成された基板
31・・・基板
32・・・ハードマスク層
34・・・第1のレジスト膜
35・・・第1のレジストパターン
36・・・第1のハードマスクパターン
37・・・1段のパターンが形成された基板
44・・・第2のレジスト膜
45・・・第2のレジストパターン
46・・・第2のハードマスクパターン
47・・・2段のパターンが形成された基板
55・・・倒壊したレジストパターン
56・・・段差を備えたハードマスクパターン
11 ...
13 ... Etch stopper layer (Si layer)
13 '... Patterned etch stopper layer (Si layer)
DESCRIPTION OF
16 '... etched first layer hard mask pattern (Cr pattern)
17 ... Substrate on which one-step pattern is formed 22 ... Second hard mask layer (Cr layer)
24 ... second resist
27 ... Substrate on which a two-step pattern is formed 31 ...
Claims (5)
前記基板上の前記第1層目のハードマスク層を備えた面に、第1層目のエッチストッパ層を形成し、
前記基板上の前記第1層目のエッチストッパ層を備えた面に、第2層目から第N層目までのハードマスク層と、第2層目から第(N−1)層目までのエッチストッパ層とを交互に形成し、
前記第N層目のハードマスク層のパターニング処理し、
前記第(N−1)層目から第1層目までのエッチストッパ層と、前記第(N−1)層目から第1層目までのハードマスク層とを交互にパターニング処理し、
前記パターニングされた第1層目から第N層目までのハードマスク層をエッチングマスクとして前記基板に第1段目の異方性エッチングしてパターニング処理することを特徴とするパターン形成方法。 Forming a first hard mask layer on the substrate;
Forming a first etch stopper layer on the surface of the substrate having the first hard mask layer;
On the surface having the first etch stopper layer on the substrate, a hard mask layer from the second layer to the Nth layer, and a layer from the second layer to the (N-1) th layer Alternately formed etch stopper layers,
Patterning the Nth hard mask layer;
The etching stopper layer from the (N-1) th layer to the first layer and the hard mask layer from the (N-1) th layer to the first layer are alternately patterned,
A pattern forming method comprising patterning a first step of anisotropic etching on the substrate using the patterned hard mask layers from the first layer to the Nth layer as an etching mask.
前記第N段目のパターンの線幅は第(N−1)段目のパターンの線幅よりも小さいことを特徴とする請求項1又は2に記載のパターン形成方法。 A patterning process from the second stage to the Nth stage in order on the side of the substrate on which the first stage pattern is formed,
3. The pattern forming method according to claim 1, wherein a line width of the Nth stage pattern is smaller than a line width of the (N−1) th stage pattern.
前記第1層目から第N層目までのハードマスク層は、クロムからなる層であり、
前記第1層目から第(N−1)層目までのエッチストッパ層は、シリコンからなる層であることを特徴とする請求項1乃至3の何れか一項に記載のパターン形成方法。 The substrate is a quartz substrate;
The hard mask layers from the first layer to the Nth layer are layers made of chromium,
4. The pattern forming method according to claim 1, wherein the etch stopper layers from the first layer to the (N−1) th layer are layers made of silicon. 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010218693A JP5682202B2 (en) | 2010-09-29 | 2010-09-29 | Pattern forming method, pattern forming body |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010218693A JP5682202B2 (en) | 2010-09-29 | 2010-09-29 | Pattern forming method, pattern forming body |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012074566A true JP2012074566A (en) | 2012-04-12 |
JP5682202B2 JP5682202B2 (en) | 2015-03-11 |
Family
ID=46170431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010218693A Active JP5682202B2 (en) | 2010-09-29 | 2010-09-29 | Pattern forming method, pattern forming body |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5682202B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9219007B2 (en) | 2013-06-10 | 2015-12-22 | International Business Machines Corporation | Double self aligned via patterning |
JP2018049960A (en) * | 2016-09-21 | 2018-03-29 | 大日本印刷株式会社 | Method for producing template and template |
WO2023165985A1 (en) * | 2022-03-03 | 2023-09-07 | Nil Technology Aps | Multi-level optical structures |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154735A (en) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | Manufacture of semiconductor device |
JP2000199968A (en) * | 1999-01-06 | 2000-07-18 | Sony Corp | Multilayered resist structure and manufacture of three- dimensional fine structure using the same |
JP2000303193A (en) * | 1999-02-17 | 2000-10-31 | Canon Inc | Method for forming fine structure, and diffractive optical device |
JP2007241135A (en) * | 2006-03-10 | 2007-09-20 | Toppan Printing Co Ltd | Levenson type phase shift mask and method for manufacturing same |
-
2010
- 2010-09-29 JP JP2010218693A patent/JP5682202B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154735A (en) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | Manufacture of semiconductor device |
JP2000199968A (en) * | 1999-01-06 | 2000-07-18 | Sony Corp | Multilayered resist structure and manufacture of three- dimensional fine structure using the same |
JP2000303193A (en) * | 1999-02-17 | 2000-10-31 | Canon Inc | Method for forming fine structure, and diffractive optical device |
JP2007241135A (en) * | 2006-03-10 | 2007-09-20 | Toppan Printing Co Ltd | Levenson type phase shift mask and method for manufacturing same |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9219007B2 (en) | 2013-06-10 | 2015-12-22 | International Business Machines Corporation | Double self aligned via patterning |
US9257334B2 (en) | 2013-06-10 | 2016-02-09 | International Business Machines Corporation | Double self-aligned via patterning |
US9330965B2 (en) | 2013-06-10 | 2016-05-03 | International Business Machines Corporation | Double self aligned via patterning |
JP2018049960A (en) * | 2016-09-21 | 2018-03-29 | 大日本印刷株式会社 | Method for producing template and template |
WO2023165985A1 (en) * | 2022-03-03 | 2023-09-07 | Nil Technology Aps | Multi-level optical structures |
Also Published As
Publication number | Publication date |
---|---|
JP5682202B2 (en) | 2015-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5359430B2 (en) | Pattern forming method, imprint mold and photomask | |
KR20180045892A (en) | Method for forming an etching mask for substrate patterning with less resolution | |
JP4407770B2 (en) | Pattern formation method | |
JP5768074B2 (en) | Pattern formation method | |
JP4998168B2 (en) | Imprint mold manufacturing method | |
CN107799402A (en) | The forming method of secondary figure | |
JP5682202B2 (en) | Pattern forming method, pattern forming body | |
JP2012023242A (en) | Pattern manufacturing method and pattern formed body formed thereby | |
JP2014096483A (en) | Reflective mask and production method of the same | |
KR20150100610A (en) | Method for producing nanoimprint mold | |
JP2011167780A (en) | Pattern forming method and pattern formation object | |
JP2009239030A (en) | Method of manufacturing semiconductor device | |
JP5440071B2 (en) | Pattern forming method, pattern forming body | |
JP2008286828A (en) | Pattern forming method | |
JP5343345B2 (en) | Pattern formation method, imprint mold, photomask | |
KR20170052886A (en) | Photomask blank and method of photomask using the photomask blank | |
JP2012073326A (en) | Photo mask, photo mask blank and photo mask manufacturing method | |
JP6776757B2 (en) | Manufacturing method of template with multi-stage structure | |
JP6794308B2 (en) | Method for manufacturing molds for manufacturing microlens arrays | |
JP2008304689A (en) | Method for forming pattern, imprint mold and photomask | |
JP6346132B2 (en) | Pattern formation method | |
JP2015032650A (en) | Pattern forming method and method for manufacturing imprint mold | |
JP6287045B2 (en) | Reflective mask and method of manufacturing the same | |
JP6156013B2 (en) | Manufacturing method of imprint mold | |
JP2011176042A (en) | Method for forming of semiconductor circuit pattern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141229 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5682202 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |