JP5343345B2 - Pattern formation method, imprint mold, photomask - Google Patents

Pattern formation method, imprint mold, photomask Download PDF

Info

Publication number
JP5343345B2
JP5343345B2 JP2007283358A JP2007283358A JP5343345B2 JP 5343345 B2 JP5343345 B2 JP 5343345B2 JP 2007283358 A JP2007283358 A JP 2007283358A JP 2007283358 A JP2007283358 A JP 2007283358A JP 5343345 B2 JP5343345 B2 JP 5343345B2
Authority
JP
Japan
Prior art keywords
pattern
hard mask
resist
substrate
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007283358A
Other languages
Japanese (ja)
Other versions
JP2009111241A (en
Inventor
宗尚 相馬
学 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2007283358A priority Critical patent/JP5343345B2/en
Publication of JP2009111241A publication Critical patent/JP2009111241A/en
Application granted granted Critical
Publication of JP5343345B2 publication Critical patent/JP5343345B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Optical Record Carriers And Manufacture Thereof (AREA)
  • Manufacturing Optical Record Carriers (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、微細な3次元構造パターンの形成方法、並びに該パターン形成方法を用いて製造されたインプリントモールド/フォトマスクに関する。   The present invention relates to a method for forming a fine three-dimensional structure pattern, and an imprint mold / photomask manufactured using the pattern forming method.

基材(例えば、ガラス、樹脂、金属、シリコンなど)に特定の微細な3次元構造パターン(例えば、多段の階段状形状など)を形成した構造物は、広範に用いられている。例えば、半導体デバイス、光学素子、配線回路、記録デバイス(ハードディスクやDVDなど)、医療検査用チップ(DNA分析用途など)、ディスプレイパネル、マイクロ流路などが挙げられる。   Structures in which a specific fine three-dimensional structure pattern (for example, a multi-stepped shape) is formed on a base material (for example, glass, resin, metal, silicon, etc.) are widely used. For example, semiconductor devices, optical elements, wiring circuits, recording devices (such as hard disks and DVDs), medical testing chips (such as DNA analysis applications), display panels, and microchannels can be used.

また、微細な3次元構造パターンを転写するためのインプリントモールドの製造には、微細な3次元構造パターンの形成方法を用いることが知られている。
また、線幅の小さいパターンを解像するための位相シフトマスクとして用いられるレベンソン型フォトマスクでは、透明基材に段差形状のパターンを形成することが知られている。
In addition, it is known that a method for forming a fine three-dimensional structure pattern is used for manufacturing an imprint mold for transferring a fine three-dimensional structure pattern.
In addition, it is known that a Levenson-type photomask used as a phase shift mask for resolving a pattern with a small line width forms a step-shaped pattern on a transparent substrate.

近年、この様な用途が大きな広がりを見せており、また、より微細なパターンや、より段数の多い構造に対する要求が増加している。   In recent years, such applications have greatly expanded, and demands for finer patterns and structures with a larger number of stages are increasing.

例えば、半導体分野において、特定の微細な3次元構造パターンを形成したデュアルダマシン構造が提案されている。このとき、通常のデュアルダマシン構造形成工程では、形成する段差ごとに、レジストパターンを形成することが知られている。   For example, in the semiconductor field, a dual damascene structure in which a specific fine three-dimensional structure pattern is formed has been proposed. At this time, in a normal dual damascene structure forming step, it is known to form a resist pattern for each step to be formed.

デュアルダマシン構造の形成方法として、例えば、1層目段差をBARC(Bottom Anti Reflection Coating)などをコーティングすることにより段差をなくしてから、再度パターン形成を行う方法が提案されている(特許文献1参照)。   As a method for forming a dual damascene structure, for example, a method is proposed in which the first layer step is coated with BARC (Bottom Anti Reflection Coating) or the like to eliminate the step and then pattern formation is performed again (see Patent Document 1). ).

また、デュアルダマシン構造の形成方法として、例えば、3段構造のモールドを使ったナノインプリント技術を用いる方法が知られている(非特許文献1参照)。これにより、必要な工程数を1/3近くに削減できるという報告があることから、多段構造のインプリントモールドに対する要望が高まっている。   As a method for forming a dual damascene structure, for example, a method using a nanoimprint technique using a three-stage mold is known (see Non-Patent Document 1). Thereby, since there is a report that the number of necessary steps can be reduced to nearly 1/3, there is an increasing demand for an imprint mold having a multistage structure.

また、上述した特定の微細な3次元構造パターン(例えば、多段の階段状形状など)を製造する方法として、荷電粒子線リソグラフィを用いて階段状構造を形成する方法が知られている。   Further, as a method for manufacturing the above-described specific fine three-dimensional structure pattern (for example, a multi-step staircase shape), a method of forming a staircase structure using charged particle beam lithography is known.

例えば、電子線リソグラフィでの電子ビームドーズ量を制御することで、レジストを階段状に形成する方法が提案されている(非特許文献2参照)。   For example, a method of forming a resist stepwise by controlling an electron beam dose in electron beam lithography has been proposed (see Non-Patent Document 2).

また、リソグラフィ法では、露光後の現像処理において、描画したレジストパターンが倒壊することが知られている。このとき、レジストパターンの倒壊は、パターンが高アスペクト比であるほど起こりやすいことが知られている。   In the lithography method, it is known that a drawn resist pattern collapses in a development process after exposure. At this time, it is known that the resist pattern collapses more easily as the pattern has a higher aspect ratio.

例えば、レジスト表層に架橋部を形成することにより、レジストパターンの倒壊を抑制する方法が提案されている(特許文献2参照)。
特開2003−303824号公報 特開2004−085792号公報 Proc. of SPIE., vol.5992, pp.786−794 (2005) Jpn. J. Appl. Phys., vol.39, pp.6831−6835 (2000)
For example, a method for suppressing collapse of a resist pattern by forming a crosslinked portion on the resist surface layer has been proposed (see Patent Document 2).
JP 2003-303824 A JP 2004-085792 A Proc. of SPIE. , Vol. 5992, pp. 786-794 (2005) Jpn. J. et al. Appl. Phys. , Vol. 39, pp. 6831-6835 (2000)

微細な3次元構造パターンの形成では、3次元構造パターンに応じて複数回のレジストのパターニングを行うことが知られている。   In the formation of a fine three-dimensional structure pattern, it is known to perform resist patterning a plurality of times in accordance with the three-dimensional structure pattern.

しかしながら、既に段差を備えた基板に対して、新たにレジストのパターニングを行うことは以下の事由から困難である。また、段差の深さが大きければ大きいほど、難易度が上がることは言うまでもない。
1、段差のある基板上にレジストをコートする際、レジスト膜の厚さが段差と同じかそれ以下だと凸部上のレジスト膜が薄くなってしまい、平坦なレジスト膜を得ることが出来ない。このため、所望するレジストパターンを得ることが困難である(図2)。
2、レジスト膜が平坦となるように充分にレジスト膜を厚くした場合、形成したレジストパターンのアスペクト比はレジスト膜の厚みに応じて高くなるため、レジストパターン倒れが発生する。このため、所望するレジストパターンを得ることが困難である(図3)。
However, it is difficult to newly perform resist patterning on a substrate that already has a step because of the following reasons. It goes without saying that the greater the depth of the step, the higher the difficulty.
1. When a resist is coated on a stepped substrate, if the thickness of the resist film is equal to or less than the step, the resist film on the convex portion becomes thin and a flat resist film cannot be obtained. . For this reason, it is difficult to obtain a desired resist pattern (FIG. 2).
2. When the resist film is sufficiently thick so that the resist film becomes flat, the aspect ratio of the formed resist pattern increases according to the thickness of the resist film, so that the resist pattern collapses. For this reason, it is difficult to obtain a desired resist pattern (FIG. 3).

そこで、本発明は、上述の課題を解決するためになされたものであり、複数の段差を備えた微細な3次元構造パターンの形成に好適なパターン形成方法を提供することを目的とする。   Therefore, the present invention has been made to solve the above-described problem, and an object thereof is to provide a pattern forming method suitable for forming a fine three-dimensional structure pattern having a plurality of steps.

請求項1に記載の本発明は、微細な3次元構造パターンを形成するパターン形成方法において、基板に該基板と同じ大きさのハードマスク層を形成する工程と、前記ハードマスク層へのレジスト塗布および前記レジスト現像および前記ハードマスク層のエッチングにより、前記ハードマスク層より大きさの小さいハードマスクパターンを形成する工程と、前記ハードマスク層から形成された前記ハードマスクパターンにレジスト塗布および前記レジスト現像および前記ハードマスクパターンのエッチングにより、前記ハードマスクパターンに段差を形成する工程と、前記段差を有するハードマスクパターンをエッチングマスクとして、前記基板に異方性エッチングを行い、前記基板に2段のパターンを形成する工程と、を備えたことを特徴とするパターン形成方法である。 The present invention according to claim 1 is a pattern forming method for forming a fine three-dimensional structure pattern, wherein a hard mask layer having the same size as the substrate is formed on the substrate, and a resist is applied to the hard mask layer. And a step of forming a hard mask pattern having a size smaller than that of the hard mask layer by resist development and etching of the hard mask layer, and resist coating and resist development on the hard mask pattern formed from the hard mask layer And a step of forming a step in the hard mask pattern by etching the hard mask pattern, and anisotropic etching is performed on the substrate using the hard mask pattern having the step as an etching mask to form a two-step pattern on the substrate. And a step of forming It is that the pattern forming method.

請求項2に記載の本発明は、請求項1に記載のパターン形成方法であって、3次元構造パターンの寸法幅が100nm以下のものを含むことを特徴とするパターン形成方法である。   A second aspect of the present invention is the pattern forming method according to the first aspect, wherein the three-dimensional structural pattern has a dimension width of 100 nm or less.

請求項3に記載の本発明は、請求項1または2のいずれかに記載のパターン形成方法であって、基板は、石英基板であり、ハードマスク層は、クロムからなる層であることを特徴とするパターン形成方法である。   According to a third aspect of the present invention, there is provided the pattern forming method according to the first or second aspect, wherein the substrate is a quartz substrate and the hard mask layer is a layer made of chromium. And a pattern forming method.

請求項4に記載の本発明は、請求項1から3のいずれかに記載のパターン形成方法を用いて製造されたインプリントモールドである。   A fourth aspect of the present invention is an imprint mold manufactured by using the pattern forming method according to any one of the first to third aspects.

請求項5に記載の本発明は、請求項1から3のいずれかに記載のパターン形成方法を用いて製造されたフォトマスクである。   A fifth aspect of the present invention is a photomask manufactured by using the pattern forming method according to any one of the first to third aspects.

本発明のパターン形成方法は、ハードマスク層を形成し、該ハードマスク層に段差を設け、該ハードマスク層をエッチングマスクとして基板に異方性エッチングを行うことを特徴とする。
本発明の構成によれば、所望する3次元構造パターンを基板に形成する場合、ハードマスク層は基板に対してエッチング選択比が高い材料であるため、形成する3次元構造パターンに対応するハードマスク層の段差は、所望する3次元構造パターンよりも、深さを小さくすることが出来る。
このため、段差形成のためのパターニングに際して、形成する段差の深さ寸法を浅くすることが出来、レジストパターン倒れの発生を抑制することが出来る。よって、複数の段差を備えた微細な3次元構造パターンの形成を好適に行うことが可能となる。
The pattern forming method of the present invention is characterized in that a hard mask layer is formed, a step is provided in the hard mask layer, and anisotropic etching is performed on the substrate using the hard mask layer as an etching mask.
According to the configuration of the present invention, when a desired three-dimensional structure pattern is formed on a substrate, the hard mask layer is a material having a high etching selectivity with respect to the substrate, and therefore, a hard mask corresponding to the three-dimensional structure pattern to be formed. The depth of the layer step can be made smaller than the desired three-dimensional structure pattern.
For this reason, when patterning for forming a step, the depth of the step to be formed can be reduced, and the occurrence of resist pattern collapse can be suppressed. Therefore, it is possible to suitably form a fine three-dimensional structure pattern having a plurality of steps.

以下、従来の典型的な多段構造のパターン形成方法の一例を示す。
まず、ハードマスク層を備えた基板に、レジストをコートし(図1(a))、該レジストのパターニングを行う(図1(b))。
次に、レジストパターンをマスクにハードマスク層を、ハードマスク層をマスクに基板をエッチングする(図1(c))。
次に、洗浄し、1層目のパターンが作製される(図1(d))。
次に、1層目パターンが形成された基板に再度レジストをコートし(図1(e))、該レジストのパターニングを行う(図1(f))。
次に、レジストパターンをマスクにハードマスク層を、ハードマスク層をマスクに基板をエッチングする(図1(g))。
次に、洗浄し、2層目のパターンが作製される(図1(h))。
Hereinafter, an example of a conventional pattern forming method having a typical multistage structure will be described.
First, a resist is coated on a substrate provided with a hard mask layer (FIG. 1A), and the resist is patterned (FIG. 1B).
Next, the hard mask layer is etched using the resist pattern as a mask, and the substrate is etched using the hard mask layer as a mask (FIG. 1C).
Next, washing is performed to produce a first layer pattern (FIG. 1D).
Next, a resist is coated again on the substrate on which the first layer pattern is formed (FIG. 1E), and the resist is patterned (FIG. 1F).
Next, the hard mask layer is etched using the resist pattern as a mask, and the substrate is etched using the hard mask layer as a mask (FIG. 1G).
Next, it is washed to produce a second layer pattern (FIG. 1 (h)).

従来の典型的な多段構造のパターン形成方法では、2層目段差のパターニングの際に、レジストの厚さが1層目段差と同じかそれ以下だとパターンの凸部の角に相当するレジストが薄くなってしまい、平坦なレジスト層を得ることが出来ず、所望するレジストパターンを得ることが困難であり、微細な3次元構造パターンの形成に不適である(図2)。
また、1層目段差を埋めるようにレジストを厚くした場合(図3(a))、所望するパターン幅に対してレジスト膜厚が厚いことから、レジストパターンのアスペクト比は大きくなってしまうため、レジストパターン倒れが発生し、所望するレジストパターンを得ることが困難であり、微細な3次元構造パターンの形成に不適である(図3(b))。
In the pattern forming method of the conventional typical multi-stage structure, when patterning the second layer step, if the resist thickness is equal to or less than the first layer step, a resist corresponding to the corner of the convex portion of the pattern is formed. It becomes thin, a flat resist layer cannot be obtained, and it is difficult to obtain a desired resist pattern, which is unsuitable for forming a fine three-dimensional structure pattern (FIG. 2).
In addition, when the resist is thickened so as to fill the first step (FIG. 3A), the resist film has a thick film thickness with respect to the desired pattern width, so the aspect ratio of the resist pattern becomes large. The resist pattern collapses and it is difficult to obtain a desired resist pattern, which is unsuitable for forming a fine three-dimensional structure pattern (FIG. 3B).

本発明のパターン形成方法は、上述したような従来の典型的な多段構造のパターン形成方法の問題を解決するためになされたものである。
本発明のパターン形成方法は、ハードマスク層を形成し、該ハードマスク層に段差を設け、該ハードマスク層をエッチングマスクとして基板に異方性エッチングを行うことを特徴とする。
本発明の構成によれば、所望する3次元構造パターンを基板に形成する場合、ハードマスク層は基板に対してエッチング選択比が高い材料であるため、形成する3次元構造パターンに対応するハードマスク層の段差は、所望する3次元構造パターンよりも、深さを小さくすることが出来る。
このため、段差形成のためのパターニングに際して、形成する段差の深さ寸法を浅くすることが出来、レジストパターン倒れの発生を抑制することが出来る。よって、複数の段差を備えた微細な3次元構造パターンの形成を好適に行うことが可能となる。
The pattern forming method of the present invention is made in order to solve the problems of the conventional typical multi-stage pattern forming method as described above.
The pattern forming method of the present invention is characterized in that a hard mask layer is formed, a step is provided in the hard mask layer, and anisotropic etching is performed on the substrate using the hard mask layer as an etching mask.
According to the configuration of the present invention, when a desired three-dimensional structure pattern is formed on a substrate, the hard mask layer is a material having a high etching selectivity with respect to the substrate, and therefore, a hard mask corresponding to the three-dimensional structure pattern to be formed. The depth of the layer step can be made smaller than the desired three-dimensional structure pattern.
For this reason, when patterning for forming a step, the depth of the step to be formed can be reduced, and the occurrence of resist pattern collapse can be suppressed. Therefore, it is possible to suitably form a fine three-dimensional structure pattern having a plurality of steps.

以下、本発明のパターン形成方法について、説明を行う。   Hereinafter, the pattern forming method of the present invention will be described.

<基板にハードマスク層を形成する工程>
まず、基板上にハードマスク層を形成する。ハードマスク層の形成方法としては、ハードマスク層に選択した材料に応じて、適宜公知の薄膜形成法を用いて形成して良い。例えば、スパッタ法などを用いて良い。
<Process for forming a hard mask layer on a substrate>
First, a hard mask layer is formed on a substrate. As a method for forming the hard mask layer, a known thin film forming method may be used as appropriate depending on the material selected for the hard mask layer. For example, a sputtering method or the like may be used.

基板は、用途に応じて適宜選択して良い。例えば、シリコン基板、石英基板、サファイア基板、SOI基板などであっても良い。   You may select a board | substrate suitably according to a use. For example, a silicon substrate, a quartz substrate, a sapphire substrate, an SOI substrate, or the like may be used.

ハードマスク層は、選択した基板に対して、後述する<異方性エッチングを行う工程>におけるエッチング選択比が高い材料であれば良い。   The hard mask layer may be made of a material having a high etching selectivity in a <process for performing anisotropic etching> to be described later with respect to the selected substrate.

また、基板は、石英基板であり、ハードマスク層は、クロムからなる層であることが好ましい。石英基板は、一般的な露光光に対して透過性を有しており、特に、光インプリント法に用いるインプリントモールドや、フォトマスクなどの製造工程に本発明のパターン形成方法を用いる場合に好適である。このとき、石英基板に対するハードマスク層としてはクロムからなる層を用いることで、一般的なエッチング条件において、ハードマスク層を基板に対してエッチング選択比を高く設定することが出来る。   The substrate is preferably a quartz substrate, and the hard mask layer is preferably a layer made of chromium. The quartz substrate is transmissive to general exposure light, particularly when the pattern forming method of the present invention is used for manufacturing processes such as an imprint mold used in the photoimprint method and a photomask. Is preferred. At this time, by using a layer made of chromium as the hard mask layer for the quartz substrate, the etching selectivity of the hard mask layer to the substrate can be set high under general etching conditions.

<ハードマスク層に段差を形成する工程>
次に、ハードマスク層に段差を形成する。ハードマスク層の段差を形成する方法としては、レジストを用いたリソグラフィ法を用いる。例えば、前記ハードマスク層上に、レジスト膜形成し、該レジスト膜にパターニングを行いレジストパターンを形成し、該レジストパターンをマスクとしてエッチングを行うことにより、前記ハードマスク層に段差を形成しても良い。
ハードマスク層は基板に対してエッチング選択比が高い材料であるため、形成する3次元構造パターンに対応するハードマスク層の段差は、所望する3次元構造パターンよりも小さくすることが出来る。このため、レジストパターン倒壊を抑制することが出来る。
<Step of forming a step in the hard mask layer>
Next, a step is formed in the hard mask layer. As a method for forming the step of the hard mask layer, a lithography method using a resist is used. For example, a step may be formed on the hard mask layer by forming a resist film on the hard mask layer, patterning the resist film to form a resist pattern, and performing etching using the resist pattern as a mask. good.
Since the hard mask layer is a material having a high etching selectivity with respect to the substrate, the step of the hard mask layer corresponding to the three-dimensional structure pattern to be formed can be made smaller than the desired three-dimensional structure pattern. For this reason, resist pattern collapse can be suppressed.

このとき、ハードマスク層に形成する段差は、2段のみならず、より多段であっても良い。ハードマスク層の段差を多段にすることで、基板に形成する3次元構造パターンを2段以上の多段の構造パターンとすることが出来る。   At this time, the step formed on the hard mask layer is not limited to two steps, and may have more steps. By making the steps of the hard mask layer multi-stage, the three-dimensional structure pattern formed on the substrate can be a multi-stage structure pattern of two or more stages.

また、ハードマスク層に段差の深さにより、最終的に形成される基板の3次元構造パターンの深さを制御することが出来る。最終的に形成される基板の3次元構造パターンの深さは、ハードマスク層の段差の深さと、ハードマスク層の基板に対するエッチング選択比により決定される。   Further, the depth of the three-dimensional structure pattern of the substrate finally formed can be controlled by the depth of the step in the hard mask layer. The depth of the finally formed three-dimensional structure pattern of the substrate is determined by the step depth of the hard mask layer and the etching selectivity of the hard mask layer to the substrate.

<基板に異方性エッチングを行う工程>
次に、段差を備えたハードマスク層が形成された側から、異方性エッチングを行う。エッチングとしては、適宜公知のエッチング方法を用いてよく、例えば、ドライエッチング、ウェットエッチングなどを行っても良い。また、エッチングの条件は、用いたハードマスク層/基板に応じて、適宜調節して良い。
<Process for performing anisotropic etching on substrate>
Next, anisotropic etching is performed from the side where the hard mask layer having a step is formed. As the etching, a known etching method may be used as appropriate, and for example, dry etching, wet etching, or the like may be performed. Etching conditions may be adjusted as appropriate according to the hard mask layer / substrate used.

また、本発明のパターン形成方法は、3次元構造パターンの寸法幅が100nm以下のものを含む場合において、特段の効果を示す。
一般的に、レジストパターンのアスペクト比は、レジストパターンの高さに対するレジストパターンの寸法幅に対する比で表される。このため、同一のレジスト膜の厚みを有していても、レジストパターン寸法幅が小さいほど、レジストパターンは高アスペクト比となる。また、レジストパターンのアスペクト比が高いほど、レジストパターン倒れが発生することが知られている。よって、特に、レジストパターン寸法幅が100nm以下の場合、レジストパターンのアスペクト比が高くなることから、レジストパターン倒壊の問題は無視できないものとなる。
3次元構造パターンの寸法幅が100nm以下のものを含む場合、対応するレジストパターンも100nm以下の寸法幅を形成する必要がある。特に、複数段差を備えた3次元構造パターンを形成する場合、従来の方法では、2層目段差以降の3次元構造パターンの形成において、レジスト膜を平坦となるように形成するためには、レジスト膜を厚く塗る必要があった。このため、2層目段差以降の3次元構造パターンが100nm以下の寸法幅を形成する場合、レジストパターンのアスペクト比を低く抑えることが出来ず、レジストパターン倒れの発生が顕著であった。
本発明によれば、所望する3次元構造パターンを基板に形成する場合、ハードマスク層は基板に対してエッチング選択比が高い材料であるため、形成する3次元構造パターンに対応するハードマスク層の段差は、所望する3次元構造パターンよりも小さくすることが出来る。このため、微細な3次元構造パターンにおいて、最小の寸法幅が100nm以下の多段パターンであっても、形成するレジストパターンのアスペクト比を低くすることが出来、レジストパターン倒れの発生を抑制し、好適に3次元構造パターンの形成を行うことが出来る。
In addition, the pattern forming method of the present invention shows a special effect when the dimension width of the three-dimensional structure pattern includes 100 nm or less.
In general, the aspect ratio of a resist pattern is represented by a ratio of a resist pattern height to a resist pattern dimension width. For this reason, even if the thickness of the resist film is the same, the resist pattern has a higher aspect ratio as the resist pattern dimension width is smaller. It is also known that the resist pattern collapse occurs as the resist pattern has a higher aspect ratio. Therefore, in particular, when the resist pattern dimension width is 100 nm or less, the aspect ratio of the resist pattern becomes high, so the problem of resist pattern collapse cannot be ignored.
When the dimension width of the three-dimensional structure pattern includes a pattern width of 100 nm or less, the corresponding resist pattern needs to have a dimension width of 100 nm or less. In particular, when a three-dimensional structure pattern having a plurality of steps is formed, the conventional method uses a resist in order to form a flat resist film in the formation of the three-dimensional structure pattern after the second layer step. It was necessary to apply a thick film. For this reason, when the three-dimensional structure pattern after the second layer step has a dimension width of 100 nm or less, the aspect ratio of the resist pattern cannot be kept low, and the occurrence of the resist pattern collapse is remarkable.
According to the present invention, when a desired three-dimensional structure pattern is formed on a substrate, the hard mask layer is a material having a high etching selectivity with respect to the substrate, and therefore the hard mask layer corresponding to the three-dimensional structure pattern to be formed is formed. The step can be made smaller than the desired three-dimensional structure pattern. For this reason, even in a fine three-dimensional structure pattern, even if the minimum dimension width is a multi-stage pattern with a size of 100 nm or less, the aspect ratio of the resist pattern to be formed can be lowered, and the occurrence of resist pattern collapse is suppressed. In addition, a three-dimensional structure pattern can be formed.

以上より、本発明のパターン形成方法を実施することが出来る。   From the above, the pattern forming method of the present invention can be carried out.

以下、本発明のパターン形成方法について、具体的に図4を用いて、光インプリントモールドを作製する場合の一例を挙げながら説明を行う。当然のことながら、本発明のパターン形成方法は下記実施例に限定されるものではない。   Hereinafter, the pattern forming method of the present invention will be described with reference to FIG. 4 while giving an example in the case of producing an optical imprint mold. As a matter of course, the pattern forming method of the present invention is not limited to the following examples.

まず、図4(a)に示すように、ハードマスク層としてCr膜15nm厚を成膜した石英基板上にポジ型レジスト200nm厚をコートした。   First, as shown in FIG. 4A, a positive resist having a thickness of 200 nm was coated on a quartz substrate having a Cr film having a thickness of 15 nm as a hard mask layer.

次に、図4(b)に示すように、電子線描画装置にて、レジストに対して電子線をドーズ100μC/cmで照射した後、現像液を用いた現像処理、リンス、およびリンス液の乾燥を行った。ここで、リンス液には純水を用いた。 Next, as shown in FIG. 4B, after the electron beam is irradiated to the resist at a dose of 100 μC / cm 2 with an electron beam lithography apparatus, development processing using a developer, rinsing, and rinsing liquid are performed. Was dried. Here, pure water was used as the rinse liquid.

次に、現像後の上記モールドを、ICPドライエッチング装置を用いたドライエッチングによってCr膜のエッチングを行った。このとき、Crのエッチングの条件は、Cl流量40sccm、O流量10sccm、He流量80sccm、圧力30Pa、ICPパワー300W、RIEパワー30Wであった。 Next, the Cr film was etched by dry etching using an ICP dry etching apparatus on the developed mold. At this time, Cr etching conditions were Cl 2 flow rate 40 sccm, O 2 flow rate 10 sccm, He flow rate 80 sccm, pressure 30 Pa, ICP power 300 W, and RIE power 30 W.

次に、Oプラズマアッシング(条件:O流量500sccm、圧力30Pa、RFパワー1000W)によってレジストを剥離した(図4(c))。
以上より、Cr膜に1段目の段差を形成することが出来た。
Next, the resist was stripped by O 2 plasma ashing (conditions: O 2 flow rate 500 sccm, pressure 30 Pa, RF power 1000 W) (FIG. 4C).
From the above, the first step was formed in the Cr film.

次に、図4(d)に示すように、段差を有するCr膜を備えた石英基板上にポジ型レジスト200nm厚をコートした。   Next, as shown in FIG. 4D, a positive resist having a thickness of 200 nm was coated on a quartz substrate provided with a Cr film having a step.

次に、電子線描画装置にて、レジスト膜に対して電子線をドーズ100μC/cm所望のパターンを照射した。 Next, the electron beam was irradiated to the resist film with an electron beam at a dose of 100 μC / cm 2 using an electron beam drawing apparatus.

次に、現像液を用いた現像処理、リンス、およびリンス液の乾燥を行い、Cr膜の段差上に2層目段差に対応するレジストパターンを形成した(図4(e))。このとき、リンス液には純水を用いた。   Next, development processing using a developing solution, rinsing, and drying of the rinsing solution were performed to form a resist pattern corresponding to the second layer step on the step of the Cr film (FIG. 4E). At this time, pure water was used as the rinse liquid.

次に、ICPドライエッチング装置を用いたドライエッチングによってCr膜のエッチングを行い、Cr膜の段差を作製した(図4(f))。
このとき、Crのエッチングの条件は、Cl流量40sccm、O流量10sccm、He流量80sccm、圧力30Pa、ICPパワー300W、RIEパワー30Wであった。
また、深さ6nmまでCr膜のドライエッチングを行った。
Next, the Cr film was etched by dry etching using an ICP dry etching apparatus to produce a step in the Cr film (FIG. 4F).
At this time, Cr etching conditions were Cl 2 flow rate 40 sccm, O 2 flow rate 10 sccm, He flow rate 80 sccm, pressure 30 Pa, ICP power 300 W, and RIE power 30 W.
Further, the Cr film was dry-etched to a depth of 6 nm.

次に、ICPドライエッチング装置を用いたドライエッチングによって石英基板のエッチングを行い、1層目の石英の段差を作製し(図4(g))、2層目の石英の段差を作製した。
このとき、石英のエッチング条件は、C流量10sccm、O流量10〜25sccm、Ar流量75sccm、圧力2Pa、ICPパワー200W、RIEパワー550Wであった。
また、深さはトータル500nmで、1層目は300nmまで石英のドライエッチングを行った。
Next, the quartz substrate was etched by dry etching using an ICP dry etching apparatus to produce a first-layer quartz step (FIG. 4G), and a second-layer quartz step was produced.
At this time, the etching conditions for quartz were C 4 F 8 flow rate 10 sccm, O 2 flow rate 10 to 25 sccm, Ar flow rate 75 sccm, pressure 2 Pa, ICP power 200 W, and RIE power 550 W.
Further, the total depth was 500 nm, and the first layer was dry-etched with quartz up to 300 nm.

次に、残存したCr層のウエット剥離洗浄を行った(図4(h))。
以上より、本発明のパターン形成方法を用いて光インプリント用のインプリントモールドを製造することが出来た。
Next, wet peeling cleaning of the remaining Cr layer was performed (FIG. 4 (h)).
As mentioned above, the imprint mold for optical imprints was able to be manufactured using the pattern formation method of this invention.

本発明のパターン形成方法は、微細なパターンを形成することが求められる広範な分野に利用することが期待される。例えば、インプリントモールド、フォトマスク、半導体デバイス、光学素子、配線回路(デュアルダマシン構造の配線回路など)、記録デバイス(ハードディスクやDVDなど)、医療検査用チップ(DNA分析用途など)、ディスプレイ(拡散板、導光板など)、マイクロ流路などの製造工程において好適に利用することが期待出来る。   The pattern forming method of the present invention is expected to be used in a wide range of fields where a fine pattern is required. For example, imprint molds, photomasks, semiconductor devices, optical elements, wiring circuits (such as dual damascene wiring circuits), recording devices (such as hard disks and DVDs), medical testing chips (such as DNA analysis applications), displays (diffusion) Plate, light guide plate, etc.), microchannels, etc., can be expected to be used suitably.

従来のパターン形成方法に一例を示す図である。It is a figure which shows an example in the conventional pattern formation method. 従来のパターン形成方法における問題点を示す図である。It is a figure which shows the problem in the conventional pattern formation method. 従来のパターン形成方法における問題点を示す図である。It is a figure which shows the problem in the conventional pattern formation method. 本発明のパターン形成方法の実施の一例を示す図である。It is a figure which shows an example of implementation of the pattern formation method of this invention.

符号の説明Explanation of symbols

11…石英基板
12…Cr層
13…レジスト膜
14…レジストパターン
15…Crパターン
16…石英パターン(1段)
17…石英パターン(2段)
18…倒壊したレジストパターン
19…段差のあるCrパターン
DESCRIPTION OF SYMBOLS 11 ... Quartz substrate 12 ... Cr layer 13 ... Resist film 14 ... Resist pattern 15 ... Cr pattern 16 ... Quartz pattern (one step)
17 ... Quartz pattern (two steps)
18 ... Collapsed resist pattern 19 ... Stepped Cr pattern

Claims (5)

微細な3次元構造パターンを形成するパターン形成方法において、
基板に該基板と同じ大きさのハードマスク層を形成する工程と、
前記ハードマスク層へのレジスト塗布および前記レジスト現像および前記ハードマスク層のエッチングにより、前記ハードマスク層より大きさの小さいハードマスクパターンを形成する工程と、
前記ハードマスク層から形成された前記ハードマスクパターンにレジスト塗布および前記レジスト現像および前記ハードマスクパターンのエッチングにより、前記ハードマスクパターンに段差を形成する工程と、
前記段差を有するハードマスクパターンをエッチングマスクとして、前記基板に異方性エッチングを行い、前記基板に2段のパターンを形成する工程と、
を備えたことを特徴とするパターン形成方法。
In a pattern forming method for forming a fine three-dimensional structure pattern,
Forming a hard mask layer having the same size as the substrate on the substrate;
The etching of the resist coating and the resist developing and the hard mask layer to the hard mask layer, forming a small hard mask pattern of said hard mask layer than the size,
Forming a step in the hard mask pattern by applying a resist to the hard mask pattern formed from the hard mask layer, developing the resist, and etching the hard mask pattern;
Performing anisotropic etching on the substrate using the hard mask pattern having the step as an etching mask, and forming a two-step pattern on the substrate;
A pattern forming method comprising:
請求項1に記載のパターン形成方法であって、
3次元構造パターンの寸法幅が100nm以下のものを含むこと
を特徴とするパターン形成方法。
The pattern forming method according to claim 1,
What is claimed is: 1. A pattern forming method comprising: a three-dimensional structure pattern having a dimension width of 100 nm or less.
請求項1または2のいずれかに記載のパターン形成方法であって、
基板は、石英基板であり、
ハードマスク層は、クロムからなる層であること
を特徴とするパターン形成方法。
The pattern forming method according to claim 1, wherein:
The substrate is a quartz substrate,
The pattern forming method, wherein the hard mask layer is a layer made of chromium.
請求項1から3のいずれかに記載のパターン形成方法を用いて製造されたインプリントモールド。   The imprint mold manufactured using the pattern formation method in any one of Claim 1 to 3. 請求項1から3のいずれかに記載のパターン形成方法を用いて製造されたフォトマスク。

A photomask manufactured using the pattern forming method according to claim 1.

JP2007283358A 2007-10-31 2007-10-31 Pattern formation method, imprint mold, photomask Expired - Fee Related JP5343345B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007283358A JP5343345B2 (en) 2007-10-31 2007-10-31 Pattern formation method, imprint mold, photomask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007283358A JP5343345B2 (en) 2007-10-31 2007-10-31 Pattern formation method, imprint mold, photomask

Publications (2)

Publication Number Publication Date
JP2009111241A JP2009111241A (en) 2009-05-21
JP5343345B2 true JP5343345B2 (en) 2013-11-13

Family

ID=40779400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007283358A Expired - Fee Related JP5343345B2 (en) 2007-10-31 2007-10-31 Pattern formation method, imprint mold, photomask

Country Status (1)

Country Link
JP (1) JP5343345B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442004B2 (en) * 1999-07-30 2003-09-02 キヤノン株式会社 Optical element manufacturing method
US6852454B2 (en) * 2002-06-18 2005-02-08 Freescale Semiconductor, Inc. Multi-tiered lithographic template and method of formation and use

Also Published As

Publication number Publication date
JP2009111241A (en) 2009-05-21

Similar Documents

Publication Publication Date Title
JP5359430B2 (en) Pattern forming method, imprint mold and photomask
JP4407770B2 (en) Pattern formation method
JP4998168B2 (en) Imprint mold manufacturing method
KR20180045892A (en) Method for forming an etching mask for substrate patterning with less resolution
JP2013183014A (en) Pattern formation method
JP3506248B2 (en) Manufacturing method of microstructure
CN107799402A (en) The forming method of secondary figure
US7985530B2 (en) Etch-enhanced technique for lift-off patterning
JP2012023242A (en) Pattern manufacturing method and pattern formed body formed thereby
JP2011167780A (en) Pattern forming method and pattern formation object
JP5050621B2 (en) Imprint mold and imprint mold manufacturing method
JP5621201B2 (en) Imprint mold manufacturing method and imprint mold
JP5682202B2 (en) Pattern forming method, pattern forming body
JP5440071B2 (en) Pattern forming method, pattern forming body
JP5343345B2 (en) Pattern formation method, imprint mold, photomask
JP2008129192A (en) Multilevel step element and method of manufacturing mold
JP2008286828A (en) Pattern forming method
JP2008304689A (en) Method for forming pattern, imprint mold and photomask
JP5837811B2 (en) Resist developer, resist pattern forming method, and mold manufacturing method
KR20170052886A (en) Photomask blank and method of photomask using the photomask blank
JP5332161B2 (en) Imprint mold, imprint mold manufacturing method
JP2006019496A (en) Method for defining minimum pitch in integrated circuit beyond photolithographic resolution
US7906272B2 (en) Method of forming a pattern of a semiconductor device
JP2008298827A (en) Pattern forming method, imprint mold and photomask
JP2012150446A (en) Resist developer, formation method for resist pattern, and manufacturing method for mold

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees