JP2012060023A - Semiconductor light-emitting element and manufacturing method of the same - Google Patents

Semiconductor light-emitting element and manufacturing method of the same Download PDF

Info

Publication number
JP2012060023A
JP2012060023A JP2010203473A JP2010203473A JP2012060023A JP 2012060023 A JP2012060023 A JP 2012060023A JP 2010203473 A JP2010203473 A JP 2010203473A JP 2010203473 A JP2010203473 A JP 2010203473A JP 2012060023 A JP2012060023 A JP 2012060023A
Authority
JP
Japan
Prior art keywords
substrate
layer
mesa
plane
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010203473A
Other languages
Japanese (ja)
Inventor
Akira Omae
暁 大前
Kota Tokuda
耕太 徳田
Hiroyuki Arimochi
祐之 有持
Nobuhiro Suzuki
伸洋 鈴木
Harunori Shiomi
治典 塩見
Katsunori Yanashima
克典 簗嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010203473A priority Critical patent/JP2012060023A/en
Publication of JP2012060023A publication Critical patent/JP2012060023A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a GaN-based semiconductor light-emitting element having an SDH structure and a manufacturing method of the same.SOLUTION: A sapphire substrate with a principal plane being (1-102) plane (R-plane), or a GaN substrate with a principal plane being (11-20) plane (A-plane), or an Si substrate with a principal plane being (111) plane is used as a substrate 10. A mesa-shaped protrusion 11 is formed on the substrate 10 by utilizing a mask layer 17, and a current block layer 15 is formed on sides of the mesa-shaped protrusion 11 by utilizing a difference in crystal growth rate.

Description

本発明は、SDH(Separated Double Hetero Junction)構造を有するGaN系の半導体発光素子およびその製造方法に関する。   The present invention relates to a GaN-based semiconductor light emitting device having an SDH (Separated Double Hetero Junction) structure and a method for manufacturing the same.

半導体発光素子の閾値電流の低減を図る手段の1つとして、SDH構造が知られている。AlGaAs系の材料では、選択成長と選択エッチングが容易であることから、SDH構造の作成が極めて容易である(特許文献1参照)。   An SDH structure is known as one means for reducing the threshold current of a semiconductor light emitting device. With an AlGaAs-based material, selective growth and selective etching are easy, and therefore it is extremely easy to create an SDH structure (see Patent Document 1).

特許第3011938号公報Japanese Patent No. 3011938

しかし、GaN系の材料では、後述するようにSDH構造の作成が非常に困難である。例えば、GaN系の材料を結晶成長により積層したのち、ドライエッチングなどで選択的にエッチングすることにより、SDH構造を作成することが考えられる。しかし、そのようにした場合には、結晶性の悪化から欠陥が起こり、SDH構造を実現することができない。   However, it is very difficult to create an SDH structure with a GaN-based material, as will be described later. For example, it is conceivable to create an SDH structure by laminating GaN-based materials by crystal growth and then selectively etching them by dry etching or the like. However, in such a case, defects occur due to deterioration of crystallinity, and the SDH structure cannot be realized.

本発明はかかる問題点に鑑みてなされたもので、その目的は、SDH構造を有するGaN系の半導体発光素子およびその製造方法を提供することにある。   The present invention has been made in view of such problems, and an object thereof is to provide a GaN-based semiconductor light-emitting element having an SDH structure and a method for manufacturing the same.

本発明の第1の半導体発光素子の製造方法は、以下の2つの工程を含むものである。
(A1)主面がR面またはA面となっている基板の主面に、所定の方向に延在する開口を有するマスク層を形成したのち、第1クラッド層および活性層を含み、かつ所定の複数の結晶面からなるGaN系のメサ状突起を基板の主面のうち開口内に露出している部分に結晶成長により形成する第1工程
(A2)マスク層を除去し、基板の主面のうちメサ状突起の非形成領域にGaN系の電流ブロック層を結晶成長により形成したのち、メサ状突起のうち活性層を含む部分を覆うようにGaN系の第2クラッド層を結晶成長により形成する第2工程
The manufacturing method of the 1st semiconductor light-emitting device of this invention includes the following two processes.
(A1) After forming a mask layer having an opening extending in a predetermined direction on the main surface of the substrate whose main surface is the R-plane or A-plane, the mask layer includes a first cladding layer and an active layer, and has a predetermined A first step (A2) of forming a GaN-based mesa-like projection composed of a plurality of crystal planes on the main surface of the substrate exposed in the opening by crystal growth (A2) The mask layer is removed, and the main surface of the substrate A GaN-based current blocking layer is formed by crystal growth in the non-mesa-shaped projection formation region, and then a GaN-based second cladding layer is formed by crystal growth so as to cover the portion including the active layer of the mesa-shaped projection. Second step

本発明の第1の半導体発光素子の製造方法では、主面がR面またはA面となっている基板の主面上に、マスク層を利用してメサ状突起が形成され、さらに結晶成長速度の違いを利用して、メサ状突起の両脇に電流ブロック層が形成される。このように、本発明では、サファイア基板のC面や、GaN基板のA面などの、一般的な面方位ではなく、特異な面方位で結晶成長が行われる。   In the first method for manufacturing a semiconductor light emitting device of the present invention, mesa-shaped protrusions are formed on the main surface of the substrate whose main surface is the R surface or the A surface using a mask layer, and the crystal growth rate is further increased. Using the difference, current blocking layers are formed on both sides of the mesa protrusion. Thus, in the present invention, crystal growth is performed in a specific plane orientation, not a general plane orientation such as the C plane of the sapphire substrate or the A plane of the GaN substrate.

本発明の第2の半導体発光素子の製造方法は、以下の2つの工程を含むものである。
(B1)所定の方向に延在する凸部を主面に有する基板の主面に、第1クラッド層、活性層、および電流ブロック層を含むGaN系の半導体層を結晶成長により形成することにより、少なくとも第1クラッド層および活性層を含み、かつ所定の複数の結晶面からなるメサ状突起を凸部の上面に形成するとともに、凸部と、メサ状突起のうち活性層を含まない部分とを埋め込む埋め込み層を形成する第1工程
(B2)メサ状突起のうち活性層を含む部分を覆うようにGaN系の第2クラッド層を結晶成長により形成する第2工程
The manufacturing method of the 2nd semiconductor light-emitting device of this invention includes the following two processes.
(B1) By forming a GaN-based semiconductor layer including a first cladding layer, an active layer, and a current blocking layer on a main surface of a substrate having a convex portion extending in a predetermined direction on the main surface by crystal growth. And forming a mesa protrusion including at least a first cladding layer and an active layer and having a plurality of predetermined crystal planes on an upper surface of the protrusion, and the protrusion and a portion of the mesa protrusion not including the active layer, Step (B2) of Forming a Buried Layer Embedding In The Second Step of Forming a GaN-Based Second Cladding Layer by Crystal Growth to Cover the Part Containing the Active Layer in the Mesa-Shaped Protrusions

本発明の第2の半導体発光素子の製造方法では、結晶成長速度の違いを利用して、主面に凹凸(凸部)を有する基板の凸部の上面にメサ状突起が形成され、さらに、メサ状突起の両脇に電流ブロック層が形成される。このように、本発明では、凹凸を有する基板(構造基板)で結晶成長が行われる。   In the second method for producing a semiconductor light emitting device of the present invention, mesa-like projections are formed on the upper surface of the convex portion of the substrate having irregularities (convex portions) on the main surface using the difference in crystal growth rate, Current blocking layers are formed on both sides of the mesa protrusion. As described above, in the present invention, crystal growth is performed on a substrate (structure substrate) having unevenness.

本発明の第1の半導体発光素子は、主面がR面またはA面となっている基板の主面に接してGaN系半導体層を備えたものである。ここで、GaN系半導体層は、第1クラッド層および活性層を主面側から順に含むメサ状突起と、メサ状突起の両脇に形成された電流ブロック層と、メサ状突起のうち活性層を含む部分を覆うように形成された第2クラッド層とを有している。   The first semiconductor light emitting device of the present invention comprises a GaN-based semiconductor layer in contact with the main surface of the substrate whose main surface is the R-plane or A-plane. Here, the GaN-based semiconductor layer includes a mesa protrusion including the first cladding layer and the active layer in order from the main surface side, a current blocking layer formed on both sides of the mesa protrusion, and an active layer of the mesa protrusions. And a second cladding layer formed so as to cover the portion including the first cladding layer.

本発明の第1の半導体発光素子では、主面がR面またはA面となっている基板の主面上にメサ状突起が形成されており、さらにメサ状突起の両脇に電流ブロック層が形成される。このように、本発明では、サファイア基板のC面や、GaN基板のA面などの、一般的な面方位ではなく、特異な面方位で結晶成長が行われる。   In the first semiconductor light emitting device of the present invention, mesa protrusions are formed on the main surface of the substrate whose main surface is the R surface or the A surface, and current blocking layers are formed on both sides of the mesa protrusions. It is formed. Thus, in the present invention, crystal growth is performed in a specific plane orientation, not a general plane orientation such as the C plane of the sapphire substrate or the A plane of the GaN substrate.

本発明の第2の半導体発光素子は、所定の方向に延在する凸部を主面に有する基板の主面に接してGaN系半導体層を備えたものである。ここで、GaN系半導体層は、第1クラッド層および活性層を主面側から順に含み、かつ凸部の上面に接して形成されたメサ状突起と、メサ状突起の両脇に形成された電流ブロック層と、メサ状突起のうち活性層を含む部分を覆うように形成された第2クラッド層とを有している。   The second semiconductor light emitting device of the present invention comprises a GaN-based semiconductor layer in contact with the main surface of a substrate having a convex portion extending in a predetermined direction on the main surface. Here, the GaN-based semiconductor layer includes the first cladding layer and the active layer in order from the main surface side, and is formed on both sides of the mesa protrusions formed in contact with the upper surface of the convex portion and the mesa protrusions. A current blocking layer and a second cladding layer formed so as to cover a portion of the mesa protrusion including the active layer.

本発明の第2の半導体発光素子では、結晶成長速度の違いを利用して、主面に凹凸(凸部)を有する基板の凸部の上面にメサ状突起が形成され、さらに、メサ状突起の両脇に電流ブロック層が形成される。このように、本発明では、凹凸を有する基板(構造基板)で結晶成長が行われる。   In the second semiconductor light emitting device of the present invention, mesa-like projections are formed on the upper surface of the convex portion of the substrate having irregularities (convex portions) on the main surface by utilizing the difference in the crystal growth rate. Current blocking layers are formed on both sides. As described above, in the present invention, crystal growth is performed on a substrate (structure substrate) having unevenness.

本発明の第1の半導体発光素子およびその製造方法によれば、サファイア基板のC面や、GaN基板のA面などの、一般的な面方位ではなく、特異な面方位で結晶成長を行うようにしたので、結晶性が悪化したり、欠陥が起こったりすることがない。従って、GaN系のBH/SDH構造を有する発光素子を実現することができる。   According to the first semiconductor light emitting device and the method of manufacturing the same of the present invention, crystal growth is performed in a specific plane orientation, not a general plane orientation, such as a C plane of a sapphire substrate or an A plane of a GaN substrate. As a result, crystallinity does not deteriorate and defects do not occur. Therefore, a light emitting element having a GaN-based BH / SDH structure can be realized.

本発明の第2の半導体発光素子およびその製造方法によれば、凹凸を有する基板(構造基板)で結晶成長を行うようにしたので、結晶性が悪化したり、欠陥が起こったりすることがない。従って、GaN系のBH/SDH構造を有する発光素子を実現することができる。   According to the second semiconductor light emitting device and the method of manufacturing the same of the present invention, the crystal growth is performed on the substrate having the unevenness (structure substrate), so that the crystallinity is not deteriorated and the defect does not occur. . Therefore, a light emitting element having a GaN-based BH / SDH structure can be realized.

本発明の第1の実施の形態に係る半導体発光素子の断面図である。1 is a cross-sectional view of a semiconductor light emitting element according to a first embodiment of the present invention. 図1の半導体発光素子の製造過程の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing process of the semiconductor light-emitting device of FIG. 本発明の第2の実施の形態に係る半導体発光素子の断面図である。It is sectional drawing of the semiconductor light-emitting device based on the 2nd Embodiment of this invention. 図3の半導体発光素子の製造過程の一例を示す断面図である。FIG. 4 is a cross-sectional view showing an example of a manufacturing process of the semiconductor light emitting device of FIG. 3. 本発明の第3の実施の形態に係る半導体発光素子の断面図である。It is sectional drawing of the semiconductor light-emitting device based on the 3rd Embodiment of this invention. 図5の半導体発光素子の製造過程の一例を示す断面図である。FIG. 6 is a cross-sectional view showing an example of a manufacturing process of the semiconductor light emitting device of FIG. 5. 本発明の第4の実施の形態に係る半導体発光素子の断面図である。It is sectional drawing of the semiconductor light-emitting device based on the 4th Embodiment of this invention. 図7の半導体発光素子の製造過程の一例を示す断面図である。FIG. 8 is a cross-sectional view showing an example of a manufacturing process of the semiconductor light emitting device of FIG. 7.

以下、本発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.第1の実施の形態(図1、図2)
(11−20)面を有するSDH構造が平坦な基板上に形成されている例
2.第2の実施の形態(図3、図4)
(1−100)面を有するSDH構造が平坦な基板上に形成されている例
3.第3の実施の形態(図5、図6)
(11−22)面を有するSDH構造が平坦な基板上に形成されている例
4.第4の実施の形態(図7、図8)
(11−20)面を有するSDH構造が構造基板上に形成されている例
Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. First embodiment (FIGS. 1 and 2)
1. An example in which an SDH structure having a (11-20) plane is formed on a flat substrate. Second embodiment (FIGS. 3 and 4)
2. An example in which an SDH structure having a (1-100) plane is formed on a flat substrate. Third embodiment (FIGS. 5 and 6)
3. Example in which an SDH structure having a (11-22) plane is formed on a flat substrate Fourth embodiment (FIGS. 7 and 8)
Example in which an SDH structure having a (11-20) plane is formed on a structural substrate

<第1の実施の形態>
[半導体発光素子1の構造]
図1(A)は、本発明の第1の実施の形態に係る半導体発光素子1の断面構成の一例を表したものである。図1(B)は、図1(A)のメサ状突起11(後述)の断面構成を拡大して表したものである。なお、図1(A),(B)は、模式的に表したものであり、実際の寸法,形状とは異なっている。
<First Embodiment>
[Structure of Semiconductor Light Emitting Element 1]
FIG. 1A shows an example of a cross-sectional configuration of the semiconductor light emitting device 1 according to the first embodiment of the present invention. FIG. 1B is an enlarged view of the cross-sectional configuration of the mesa projection 11 (described later) in FIG. FIGS. 1A and 1B are schematic representations, and are different from actual dimensions and shapes.

半導体発光素子1は、平坦な基板10上に、BH(Buried Hetero)/SDH構造を含むGaN系半導体層を備えたものである。ここで、BH/SDH構造とは、積層方向だけでなく、横方向(図1(A)の紙面の左右方向)にもDH(Double Hetero)構造を設け、かつ、電流狭窄のための電流ブロック層を設けたものを指している。また、GaN系とは、GaNなどのIII−V族窒化物半導体を指している。   The semiconductor light emitting device 1 includes a GaN-based semiconductor layer including a BH (Buried Hetero) / SDH structure on a flat substrate 10. Here, the BH / SDH structure is a DH (Double Hetero) structure provided not only in the stacking direction but also in the lateral direction (left and right direction in FIG. 1A), and a current block for current confinement. Refers to a layer. Further, the GaN-based refers to a III-V group nitride semiconductor such as GaN.

ここで、「III−V族窒化物半導体」とは、短周期型周期率表における3B族元素群のうちの少なくとも1種と、短周期型周期率表における5B族元素のうちの少なくともNとを含むものを指している。III−V族窒化物半導体としては、例えば、GaとNとを含んだ窒化ガリウム系化合物が挙げられる。窒化ガリウム系化合物には、例えば、GaN、Alx1Ga1-x1N(0<x1<0.5)、Alx2Inx3Ga1-x2-x3N(0<x2<0.5、0<x3<0.2)、Inx4Ga1-x4N(0<x4<0.5)などが含まれる。III−V族窒化物半導体には、必要に応じてSi、Ge、O、SeなどのIV族またはVI族元素のn型不純物、または、Mg、Zn、CなどのII族またはIV族元素のp型不純物がドープされている。 Here, the “III-V nitride semiconductor” means at least one of the group 3B elements in the short period periodic table, and at least N of the group 5B elements in the short period periodic table. Points to things that contain Examples of the III-V nitride semiconductor include gallium nitride compounds containing Ga and N. Examples of the gallium nitride compound include GaN, Al x1 Ga 1-x1 N (0 <x1 <0.5), Al x2 In x3 Ga 1-x2-x3 N (0 <x2 <0.5, 0 < x3 <0.2), Inx4Ga1 -x4N (0 <x4 <0.5), and the like. For group III-V nitride semiconductors, an n-type impurity of a group IV or VI element such as Si, Ge, O, or Se, or a group II or group IV element such as Mg, Zn, or C, if necessary. A p-type impurity is doped.

基板10は、例えば、六方晶系の基板、GaN基板、または、Si基板である。ここで、六方晶系の基板としては、例えば、サファイア、SiCなどが挙げられる。基板10の主面は、基板10が六方晶系の基板である場合には例えば(1−102)面(R面)であり、基板10がGaN基板である場合には例えば(11−20)面(A面)である。また、基板10の主面は、基板10がSi基板である場合には例えば(111)面である。   The substrate 10 is, for example, a hexagonal substrate, a GaN substrate, or a Si substrate. Here, examples of the hexagonal substrate include sapphire and SiC. The main surface of the substrate 10 is, for example, a (1-102) plane (R plane) when the substrate 10 is a hexagonal substrate, and (11-20) when the substrate 10 is a GaN substrate. Surface (A surface). Further, the main surface of the substrate 10 is, for example, the (111) surface when the substrate 10 is a Si substrate.

半導体発光素子1は、基板10上に、ストライプ状のメサ状突起11を備えている。メサ状突起11は、メサ状突起11の両脇の部分と共に光導波路を構成しており、横方向の屈折率差を利用して横方向の光閉じ込めを行うと共に、半導体発光素子1へ注入される電流を狭窄するものである。後述するように、メサ状突起11内に活性層13が設けられていることから、活性層13全体が電流注入領域に対応しており、活性層13全体が発光領域となる。   The semiconductor light emitting device 1 includes striped mesa protrusions 11 on a substrate 10. The mesa protrusion 11 forms an optical waveguide together with portions on both sides of the mesa protrusion 11, performs lateral light confinement using the lateral refractive index difference, and is injected into the semiconductor light emitting device 1. Current to be confined. As will be described later, since the active layer 13 is provided in the mesa protrusion 11, the entire active layer 13 corresponds to the current injection region, and the entire active layer 13 becomes a light emitting region.

メサ状突起11は、基板10の上面(主面)に接して形成されており、例えば、基板10の<11−20>方向(図1(A)の紙面に垂直な方向)に延在する帯状の形状となっている。メサ状突起11は、例えば、図1(B)に示したように、側面に、(000−1)面、(33−62)面を有し、上面に、(11−20)面を有している。メサ状突起11の断面は、例えば、上記の3つの結晶面と、基板10の上面とで囲まれた台形形状となっている。   The mesa protrusion 11 is formed in contact with the upper surface (main surface) of the substrate 10 and extends, for example, in the <11-20> direction of the substrate 10 (direction perpendicular to the paper surface of FIG. 1A). It has a band shape. For example, as shown in FIG. 1B, the mesa projection 11 has (000-1) plane and (33-62) plane on the side surface, and (11-20) plane on the top surface. is doing. The cross section of the mesa projection 11 has a trapezoidal shape surrounded by the above three crystal planes and the upper surface of the substrate 10, for example.

メサ状突起11は、例えば、下部クラッド層12および活性層13を基板10側から順に含んでいる。例えば、図1(A)に示したように、活性層13がメサ状突起11の上面に位置していてもよいし、図示しないが、メサ状突起11の内部に位置していてもよい。なお、活性層13がメサ状突起11の内部に位置している場合には、後述の上部クラッド層16と同一の導電型のGaN系半導体層(例えば、後述の埋め込み層14の材料と同一材料からなる層)が活性層13の上面に接して形成されていることが好ましい。   The mesa protrusion 11 includes, for example, a lower cladding layer 12 and an active layer 13 in order from the substrate 10 side. For example, as shown in FIG. 1A, the active layer 13 may be located on the upper surface of the mesa-like projections 11 or may be located inside the mesa-like projections 11 although not shown. When the active layer 13 is located inside the mesa protrusion 11, the same conductivity type GaN-based semiconductor layer as the upper clad layer 16 described later (for example, the same material as the material of the buried layer 14 described later) Is preferably formed in contact with the upper surface of the active layer 13.

半導体発光素子1は、さらに、メサ状突起11の周囲に、埋め込み層14、電流ブロック層15および上部クラッド層16を備えている。メサ状突起11は、埋め込み層14、電流ブロック層15および上部クラッド層16によって埋め込まれている。埋め込み層14、電流ブロック層15および上部クラッド層16は、基板10側からこの順に積層されている。埋め込み層14および電流ブロック層15は、基板10の上面(主面)のうちメサ状突起11の非形成領域に形成されている。上部クラッド層16は、少なくとも、メサ状突起11の上面と、電流ブロック層15の上面とに接して形成されており、例えば、メサ状突起11の上部(活性層13を含む部分)を覆っている。つまり、活性層13は、積層方向において、下部クラッド層12と、上部クラッド層16(または、上部クラッド層16と同一の導電型のGaN系半導体層)とによって挟まれており、横方向において、上部クラッド層16によって挟まれている。   The semiconductor light emitting device 1 further includes a buried layer 14, a current blocking layer 15 and an upper cladding layer 16 around the mesa protrusion 11. The mesa protrusion 11 is embedded by a buried layer 14, a current blocking layer 15 and an upper cladding layer 16. The buried layer 14, the current blocking layer 15, and the upper cladding layer 16 are stacked in this order from the substrate 10 side. The buried layer 14 and the current blocking layer 15 are formed in a region where the mesa protrusion 11 is not formed on the upper surface (main surface) of the substrate 10. The upper clad layer 16 is formed in contact with at least the upper surface of the mesa protrusion 11 and the upper surface of the current blocking layer 15, and covers, for example, the upper portion of the mesa protrusion 11 (the portion including the active layer 13). Yes. That is, the active layer 13 is sandwiched between the lower cladding layer 12 and the upper cladding layer 16 (or a GaN-based semiconductor layer having the same conductivity type as the upper cladding layer 16) in the stacking direction, and in the lateral direction, It is sandwiched between the upper cladding layers 16.

ここで、下部クラッド層12は、例えば、n型のAlGaNによって構成されている。下部クラッド層12の屈折率は、活性層13の屈折率よりも小さく、下部クラッド層12の禁制帯幅は、活性層13の禁制帯幅よりも小さくなっている。活性層13は、例えば、組成比の互いに異なるGaInNによりそれぞれ形成された井戸層およびバリア層を交互に積層してなる多重量子井戸構造となっている。上部クラッド層16は、例えば、p型のAlGaNによって構成されている。上部クラッド層16の屈折率は、活性層13の屈折率よりも小さく、上部クラッド層16の禁制帯幅は、活性層13の禁制帯幅よりも小さくなっている。   Here, the lower cladding layer 12 is made of, for example, n-type AlGaN. The refractive index of the lower cladding layer 12 is smaller than the refractive index of the active layer 13, and the forbidden band width of the lower cladding layer 12 is smaller than the forbidden band width of the active layer 13. The active layer 13 has a multiple quantum well structure in which, for example, well layers and barrier layers formed of GaInN having different composition ratios are alternately stacked. The upper cladding layer 16 is made of, for example, p-type AlGaN. The refractive index of the upper cladding layer 16 is smaller than the refractive index of the active layer 13, and the forbidden band width of the upper cladding layer 16 is smaller than the forbidden band width of the active layer 13.

また、埋め込み層14は、例えば、p型のAlGaNによって構成されている。埋め込み層14の屈折率は、活性層13の屈折率よりも小さく、埋め込み層14の禁制帯幅は、活性層13の禁制帯幅よりも小さくなっている。電流ブロック層15は、例えば、n型のAlGaNによって構成されている。電流ブロック層15の屈折率は、活性層13の屈折率よりも小さく、電流ブロック層15の禁制帯幅は、活性層13の禁制帯幅よりも小さくなっている。   The buried layer 14 is made of, for example, p-type AlGaN. The refractive index of the buried layer 14 is smaller than the refractive index of the active layer 13, and the forbidden band width of the buried layer 14 is smaller than the forbidden band width of the active layer 13. The current block layer 15 is made of n-type AlGaN, for example. The refractive index of the current blocking layer 15 is smaller than the refractive index of the active layer 13, and the forbidden band width of the current blocking layer 15 is smaller than the forbidden band width of the active layer 13.

なお、各半導体層の導電型は、上で例示した導電型に限られるものではなく、上で例示した導電型が全て、反対となっていてもよい。例えば、下部クラッド層12および電流ブロック層15がp型となっており、埋め込み層14および上部クラッド層16がn型となっていてもよい。   In addition, the conductivity type of each semiconductor layer is not restricted to the conductivity type illustrated above, All the conductivity types illustrated above may be reversed. For example, the lower cladding layer 12 and the current blocking layer 15 may be p-type, and the buried layer 14 and the upper cladding layer 16 may be n-type.

上部クラッド層16の上面(上部クラッド層16の上面にコンタクト層が存在する場合にはコンタクト層の上面)には、上部電極(図示せず)が設けられている。この上部電極は、例えばTi、Pt、Auをこの順に積層して構成されており、上部クラッド層16と電気的に接続されている。一方、基板10の裏面には、下部電極(図示せず)が設けられている。この下部電極は、例えばAuとGeとの合金,NiおよびAuを基板10側から順に積層して構成されており、基板10と電気的に接続されている。なお、基板10が高抵抗基板である場合には、例えば、基板10と、下部クラッド層12および埋め込み層14との間に、下部クラッド層12と同一導電型のバッファ層などを設けておき、このバッファ層などに接するように下部電極が設けられている。   An upper electrode (not shown) is provided on the upper surface of the upper cladding layer 16 (the upper surface of the contact layer when a contact layer is present on the upper surface of the upper cladding layer 16). The upper electrode is formed by, for example, laminating Ti, Pt, and Au in this order, and is electrically connected to the upper clad layer 16. On the other hand, a lower electrode (not shown) is provided on the back surface of the substrate 10. This lower electrode is formed by, for example, laminating an alloy of Au and Ge, Ni and Au in order from the substrate 10 side, and is electrically connected to the substrate 10. When the substrate 10 is a high resistance substrate, for example, a buffer layer having the same conductivity type as that of the lower cladding layer 12 is provided between the substrate 10 and the lower cladding layer 12 and the buried layer 14. A lower electrode is provided in contact with the buffer layer and the like.

[半導体発光素子1の製造方法]
本実施の形態の半導体発光素子1は、例えば次のようにして製造することができる。
[Method of Manufacturing Semiconductor Light Emitting Element 1]
The semiconductor light emitting device 1 of the present embodiment can be manufactured as follows, for example.

図2(A)〜(D)は、製造過程における素子の断面構成の一例を表したものである。まず、基板10として、主面が(1−102)面(R面)となっているサファイア基板、主面が(11−20)面(A面)となっているGaN基板、または主面が(111)面となっているSi基板を用意する。次に、基板10の主面に、例えば、基板10の<11−20>方向(図1(A)の紙面に垂直な方向)に延在する帯状の開口17Aを有するマスク層17を形成する(図2(A))。マスク層17は、例えば、SiO2,SiN,TiO2などの絶縁材料によって構成されている。 2A to 2D illustrate an example of a cross-sectional configuration of an element in a manufacturing process. First, as the substrate 10, a sapphire substrate whose main surface is a (1-102) plane (R plane), a GaN substrate whose main surface is a (11-20) plane (A plane), or a main surface is A Si substrate having a (111) plane is prepared. Next, on the main surface of the substrate 10, for example, a mask layer 17 having a strip-shaped opening 17A extending in the <11-20> direction of the substrate 10 (direction perpendicular to the paper surface of FIG. 1A) is formed. (FIG. 2 (A)). The mask layer 17 is made of an insulating material such as SiO 2 , SiN, TiO 2 , for example.

次に、例えば、GaN系材料の選択成長を行うことにより、基板10の主面のうち開口17A内に露出している部分の上に、下部クラッド層12および活性層13を順次形成する(図2(B))。これにより、側面に、(000−1)面、(33−62)面を有し、上面に、(11−20)面を有する断面台形形状の突起が形成される。   Next, for example, by performing selective growth of a GaN-based material, a lower cladding layer 12 and an active layer 13 are sequentially formed on a portion of the main surface of the substrate 10 exposed in the opening 17A (see FIG. 2 (B)). As a result, a protrusion having a trapezoidal cross section having (000-1) plane and (33-62) plane on the side surface and (11-20) plane on the upper surface is formed.

上記の選択成長には、例えば、MOCVD(Metal Organic Chemical Vapor Deposition ;有機金属化学気相成長)法などのエピタキシャル結晶成長法を用いる。また、上記の選択成長の際に用いられるGaN系材料の原料としては、例えば、TMA(トリメチルアルミニウム)、TMG(トリメチルガリウム)、TMIn(トリメチルインジウム)、NH3(アンモニア)などを用いる。p型ドーパントとして、例えば、DMZn(ジメチル亜鉛)を用い、n型ドーパントとして、例えば、H2Se(セレン化水素)を用いる。下部クラッド層12の選択成長に際して、成長速度を例えば0.5〜8μm/h、III族元素の原料(例えば、TMG、TMInなど)の流量を例えば10〜90sccm、窒素原料(例えば、NH3)の流量を例えば5〜39slm、成長温度を例えば800〜950℃、成長原料のV/III比を例えば1000〜15000、成長圧力を例えば0.01〜1気圧とした。活性層13の選択成長に際しては、成長速度を例えば0.5〜8μm/h、III族元素の原料(例えば、TMG、TMInなど)の流量を例えば10〜90sccm、窒素原料(例えば、NH3)の流量を例えば5〜30slm、成長温度を例えば600〜800℃、成長原料のV/III比を例えば1000〜15000、成長圧力を例えば0.01〜2気圧とした。 For the selective growth, for example, an epitaxial crystal growth method such as MOCVD (Metal Organic Chemical Vapor Deposition) method is used. Moreover, as a raw material of the GaN-based material used in the above selective growth, for example, TMA (trimethylaluminum), TMG (trimethylgallium), TMIn (trimethylindium), NH 3 (ammonia) or the like is used. For example, DMZn (dimethylzinc) is used as the p-type dopant, and for example, H 2 Se (hydrogen selenide) is used as the n-type dopant. During the selective growth of the lower cladding layer 12, the growth rate is, for example, 0.5 to 8 μm / h, the flow rate of the group III element material (for example, TMG, TMIn, etc.) is, for example, 10 to 90 sccm, and the nitrogen material (for example, NH 3 ). The flow rate was 5 to 39 slm, the growth temperature was 800 to 950 ° C., the growth source V / III ratio was 1000 to 15000, and the growth pressure was 0.01 to 1 atm, for example. In the selective growth of the active layer 13, the growth rate is, for example, 0.5 to 8 μm / h, the flow rate of the Group III element material (for example, TMG, TMIn, etc.) is, for example, 10 to 90 sccm, and the nitrogen material (for example, NH 3 ). For example, the growth temperature was 600 to 800 ° C., the growth raw material V / III ratio was 1000 to 15000, and the growth pressure was 0.01 to 2 atmospheres, for example.

次に、マスク層17を除去したのち(図2(C))、埋め込み層14および電流ブロック層15を順次形成する(図2(D))。このとき、突起の側面である(000−1)面および(33−62)面では、MOCVDによるエピタキシャル成長が生じにくく、その一方で、基板10の主面および活性層13の上面では、MOCVDによるエピタキシャル成長が生じ易い。従って、埋め込み層14および電流ブロック層15は、台形形状の突起の側面にはほとんど成長せず、基板10の主面のうち下部クラッド層12の非形成領域と、活性層13の上面とにのみ選択的に互いに分断して形成される(図2(D))。埋め込み層14および電流ブロック層15の選択成長に際して、平坦表面を得るために、成長速度を例えば0.5〜8μm/h、III族元素の原料(例えば、TMG、TMInなど)の流量を例えば10〜90sccm、窒素原料(例えば、NH3)の流量を例えば5〜39sml、成長温度を例えば950〜1250℃、成長原料のV/III比を例えば1000〜15000、成長圧力を例えば0.01〜1気圧とした。 Next, after removing the mask layer 17 (FIG. 2C), the buried layer 14 and the current blocking layer 15 are sequentially formed (FIG. 2D). At this time, epitaxial growth by MOCVD is unlikely to occur on the (000-1) plane and (33-62) plane, which are the side surfaces of the protrusions. Is likely to occur. Therefore, the buried layer 14 and the current blocking layer 15 hardly grow on the side surface of the trapezoidal protrusion, and only on the region where the lower cladding layer 12 is not formed and the upper surface of the active layer 13 in the main surface of the substrate 10. They are selectively divided from each other (FIG. 2D). In the selective growth of the buried layer 14 and the current blocking layer 15, in order to obtain a flat surface, the growth rate is, for example, 0.5 to 8 μm / h, and the flow rate of the group III element material (for example, TMG, TMIn, etc.) is, for example, 10 ~90Sccm, nitrogen source (e.g., NH 3) flow rate, for example 5~39sml of the growth temperature, for example: 950 ° C., the V / III ratio growth material for example 1,000 to 15,000, the growth pressure for example 0.01 Atmospheric pressure.

次に、電流ブロック層15の表面と、メサ状突起11の上面とに、上部クラッド層16を形成する(図1(A))。このようにして、メサ状突起11が埋め込み層14、電流ブロック層15および上部クラッド層16によって埋め込まれる。その後、図示しないが、必要に応じて、上部電極および下部電極を形成する。このようにして、本実施の形態の半導体発光素子1が製造される。   Next, the upper cladding layer 16 is formed on the surface of the current blocking layer 15 and the upper surface of the mesa protrusion 11 (FIG. 1A). In this way, the mesa protrusion 11 is buried by the buried layer 14, the current blocking layer 15 and the upper cladding layer 16. Thereafter, although not shown, an upper electrode and a lower electrode are formed as necessary. In this way, the semiconductor light emitting device 1 of the present embodiment is manufactured.

[半導体発光素子1の作用・効果]
次に、本実施の形態の半導体発光素子1の作用および効果について説明する。
[Operation and Effect of Semiconductor Light-Emitting Element 1]
Next, the operation and effect of the semiconductor light emitting device 1 of the present embodiment will be described.

本実施の形態の半導体発光素子1では、上部電極および下部電極に所定の電流が供給されると、電流ブロック層15により電流狭窄された電流がメサ状突起11内の活性層13に注入され、これにより電子と正孔の再結合による発光が生じる。その結果、活性層13での発光光が外部に射出される。   In the semiconductor light emitting device 1 of the present embodiment, when a predetermined current is supplied to the upper electrode and the lower electrode, the current confined by the current blocking layer 15 is injected into the active layer 13 in the mesa protrusion 11, This causes light emission due to recombination of electrons and holes. As a result, the light emitted from the active layer 13 is emitted to the outside.

ところで、本実施の形態では、基板10として、主面が(1−102)面(R面)となっているサファイア基板、主面が(11−20)面(A面)となっているGaN基板、または主面が(111)面となっているSi基板が用いられる。そして、そのような基板10上に、マスク層17を利用してメサ状突起11が形成され、さらに結晶成長速度の違いを利用して、メサ状突起11の両脇に電流ブロック層15が形成される。このように、本実施の形態では、サファイア基板のC面や、GaN基板のA面などの、一般的な面方位ではなく、特異な面方位を主面に有する基板10で結晶成長が行われる。これにより、結晶性が悪化したり、欠陥が起こったりすることがないので、GaN系のBH/SDH構造を有する発光素子を実現することができる。   By the way, in the present embodiment, the substrate 10 is a sapphire substrate whose main surface is the (1-102) plane (R plane), and GaN whose main surface is the (11-20) plane (A plane). A substrate or a Si substrate whose principal surface is a (111) plane is used. A mesa protrusion 11 is formed on the substrate 10 using the mask layer 17, and a current blocking layer 15 is formed on both sides of the mesa protrusion 11 using the difference in crystal growth rate. Is done. As described above, in the present embodiment, crystal growth is performed on the substrate 10 having a peculiar plane orientation on the main surface, not a general plane orientation such as the C plane of the sapphire substrate or the A plane of the GaN substrate. . Thereby, since crystallinity does not deteriorate or a defect does not occur, a light-emitting element having a GaN-based BH / SDH structure can be realized.

<第2の実施の形態>
[半導体発光素子2の構造]
図3(A)は、本発明の第2の実施の形態に係る半導体発光素子2の断面構成の一例を表したものである。図3(B)は、図3(A)のメサ状突起21(後述)の断面構成を拡大して表したものである。なお、図3(A),(B)は、模式的に表したものであり、実際の寸法,形状とは異なっている。
<Second Embodiment>
[Structure of Semiconductor Light Emitting Element 2]
FIG. 3A illustrates an example of a cross-sectional configuration of the semiconductor light emitting element 2 according to the second embodiment of the present invention. FIG. 3B is an enlarged view of the cross-sectional configuration of the mesa protrusion 21 (described later) in FIG. 3A and 3B are schematic representations, and are different from actual dimensions and shapes.

半導体発光素子2は、半導体発光素子1と同様、平坦な基板10上に、BH/SDH構造を含むGaN系半導体層を備えており、その点で半導体発光素子1の構成と共通している。しかし、半導体発光素子2は、基板10上のストライプ状のメサ状突起21の断面形状がメサ状突起11の断面形状とは異なっている点で半導体発光素子1の構成と相違している。以下では、半導体発光素子1の構成と相違する点について主に説明し、半導体発光素子1と同一の構成についての説明を適宜省略するものとする。   Similar to the semiconductor light emitting device 1, the semiconductor light emitting device 2 includes a GaN-based semiconductor layer including a BH / SDH structure on a flat substrate 10, and is common to the configuration of the semiconductor light emitting device 1 in that respect. However, the semiconductor light emitting device 2 is different from the configuration of the semiconductor light emitting device 1 in that the cross-sectional shape of the striped mesa protrusions 21 on the substrate 10 is different from the cross-sectional shape of the mesa protrusions 11. Hereinafter, differences from the configuration of the semiconductor light emitting device 1 will be mainly described, and description of the same configuration as the semiconductor light emitting device 1 will be omitted as appropriate.

メサ状突起21は、メサ状突起21の両脇の部分と共に光導波路を構成しており、横方向の屈折率差を利用して横方向の光閉じ込めを行うと共に、半導体発光素子2へ注入される電流を狭窄するものである。後述するように、メサ状突起21内に活性層13が設けられていることから、活性層13全体が電流注入領域に対応しており、活性層13全体が発光領域となる。   The mesa protrusion 21 forms an optical waveguide together with portions on both sides of the mesa protrusion 21, performs lateral light confinement using the lateral refractive index difference, and is injected into the semiconductor light emitting device 2. Current to be confined. As will be described later, since the active layer 13 is provided in the mesa protrusions 21, the entire active layer 13 corresponds to the current injection region, and the entire active layer 13 becomes a light emitting region.

メサ状突起21は、基板10の上面(主面)に接して形成されており、例えば、基板10の<11−20>方向(図3(A)の紙面に垂直な方向)に延在する帯状の形状となっている。メサ状突起21は、例えば、図3(B)に示したように、側面および上面に、[1−100]面を有している。メサ状突起21の断面は、例えば、上記の結晶面で囲まれた5角形形状となっている。メサ状突起21は、例えば、下部クラッド層12および活性層13を基板10側から順に含んでいる。例えば、図3(A)に示したように、活性層13がメサ状突起21の上面(一対の傾斜面)に位置している。   The mesa protrusions 21 are formed in contact with the upper surface (main surface) of the substrate 10 and extend, for example, in the <11-20> direction of the substrate 10 (direction perpendicular to the paper surface of FIG. 3A). It has a band shape. For example, as shown in FIG. 3B, the mesa-shaped protrusion 21 has a [1-100] surface on the side surface and the upper surface. The cross section of the mesa protrusion 21 has, for example, a pentagonal shape surrounded by the crystal face. The mesa-shaped protrusion 21 includes, for example, the lower cladding layer 12 and the active layer 13 in order from the substrate 10 side. For example, as shown in FIG. 3A, the active layer 13 is located on the upper surface (a pair of inclined surfaces) of the mesa protrusion 21.

[半導体発光素子2の製造方法]
本実施の形態の半導体発光素子2は、例えば次のようにして製造することができる。
[Method for Manufacturing Semiconductor Light-Emitting Element 2]
The semiconductor light emitting element 2 of the present embodiment can be manufactured as follows, for example.

図4(A)〜(D)は、製造過程における素子の断面構成の一例を表したものである。まず、基板10として、主面が(1−102)面(R面)となっているサファイア基板、主面が(11−20)面(A面)となっているGaN基板、または主面が(111)面となっているSi基板を用意する。次に、基板10の主面に、例えば、基板10の<11−20>方向(図4(A)の紙面に垂直な方向)に延在する帯状の開口17Aを有するマスク層17を形成する(図4(A))。   4A to 4D illustrate an example of a cross-sectional configuration of an element in a manufacturing process. First, as the substrate 10, a sapphire substrate whose main surface is a (1-102) plane (R plane), a GaN substrate whose main surface is a (11-20) plane (A plane), or a main surface is A Si substrate having a (111) plane is prepared. Next, on the main surface of the substrate 10, for example, a mask layer 17 having a strip-shaped opening 17A extending in the <11-20> direction of the substrate 10 (direction perpendicular to the paper surface of FIG. 4A) is formed. (FIG. 4 (A)).

次に、例えば、GaN系材料の選択成長を行うことにより、基板10の主面のうち開口17A内に露出している部分の上に、下部クラッド層12および活性層13を順次形成する(図4(B))。これにより、側面および上面に[1−100]面を有する断面5角形状の突起が形成される。上記の選択成長には、例えば、上記第1の実施の形態の半導体発光素子1の製造のときよりも低温の条件で、MOCVD法などを用いる。   Next, for example, by performing selective growth of a GaN-based material, a lower cladding layer 12 and an active layer 13 are sequentially formed on a portion of the main surface of the substrate 10 exposed in the opening 17A (see FIG. 4 (B)). Thereby, a pentagonal projection having a [1-100] plane on the side surface and the upper surface is formed. For the selective growth, for example, the MOCVD method or the like is used under conditions lower in temperature than when the semiconductor light emitting device 1 of the first embodiment is manufactured.

次に、マスク層17を除去したのち(図4(C))、埋め込み層14および電流ブロック層15を順次形成する(図4(D))。このとき、5角形状の突起の側面および上面である[1−100]面では、MOCVDによるエピタキシャル成長が生じにくく、その一方で、基板10の主面では、MOCVDによるエピタキシャル成長が生じ易い。従って、埋め込み層14および電流ブロック層15は、台形形状の突起の側面および上面にはほとんど成長せず、基板10の主面のうち下部クラッド層12の非形成領域にのみ選択的に互いに分断して形成される(図4(D))。なお、埋め込み層14および電流ブロック層15の成長の条件は、上記第1の実施の形態の半導体発光素子1の製造のときとほぼ同一の条件である。   Next, after removing the mask layer 17 (FIG. 4C), the buried layer 14 and the current blocking layer 15 are sequentially formed (FIG. 4D). At this time, epitaxial growth by MOCVD is unlikely to occur on the [1-100] plane, which is the side surface and top surface of the pentagonal projection, while epitaxial growth by MOCVD tends to occur on the main surface of the substrate 10. Therefore, the buried layer 14 and the current blocking layer 15 hardly grow on the side surface and the upper surface of the trapezoidal protrusion, and are selectively separated from each other only in the region where the lower cladding layer 12 is not formed on the main surface of the substrate 10. (FIG. 4D). The growth conditions for the buried layer 14 and the current blocking layer 15 are substantially the same as those for manufacturing the semiconductor light emitting device 1 of the first embodiment.

次に、電流ブロック層15の表面と、メサ状突起21の上面とに、上部クラッド層16を形成する(図3(A))。このようにして、メサ状突起21が埋め込み層14、電流ブロック層15および上部クラッド層16によって埋め込まれる。その後、図示しないが、必要に応じて、上部電極および下部電極を形成する。このようにして、本実施の形態の半導体発光素子2が製造される。   Next, the upper clad layer 16 is formed on the surface of the current blocking layer 15 and the upper surface of the mesa protrusion 21 (FIG. 3A). In this way, the mesa protrusions 21 are embedded by the embedded layer 14, the current blocking layer 15 and the upper cladding layer 16. Thereafter, although not shown, an upper electrode and a lower electrode are formed as necessary. In this way, the semiconductor light emitting element 2 of the present embodiment is manufactured.

[半導体発光素子2の作用・効果]
次に、本実施の形態の半導体発光素子2の作用および効果について説明する。
[Operation / Effect of Semiconductor Light-Emitting Element 2]
Next, the operation and effect of the semiconductor light emitting device 2 of the present embodiment will be described.

本実施の形態の半導体発光素子2では、上部電極および下部電極に所定の電流が供給されると、電流ブロック層15により電流狭窄された電流がメサ状突起21内の活性層13に注入され、これにより電子と正孔の再結合による発光が生じる。その結果、活性層13での発光光が外部に射出される。   In the semiconductor light emitting device 2 of the present embodiment, when a predetermined current is supplied to the upper electrode and the lower electrode, the current confined by the current blocking layer 15 is injected into the active layer 13 in the mesa-shaped protrusion 21, This causes light emission due to recombination of electrons and holes. As a result, the light emitted from the active layer 13 is emitted to the outside.

ところで、本実施の形態では、基板10として、主面が(1−102)面(R面)となっているサファイア基板、主面が(11−20)面(A面)となっているGaN基板、または主面が(111)面となっているSi基板が用いられる。そして、そのような基板10上に、マスク層17を利用してメサ状突起21が形成され、さらに結晶成長速度の違いを利用して、メサ状突起21の両脇に電流ブロック層15が形成される。このように、本実施の形態では、サファイア基板のC面や、GaN基板のA面などの、一般的な面方位ではなく、特異な面方位を主面に有する基板10で結晶成長が行われる。これにより、結晶性が悪化したり、欠陥が起こったりすることがないので、GaN系のBH/SDH構造を有する発光素子を実現することができる。   By the way, in the present embodiment, the substrate 10 is a sapphire substrate whose main surface is the (1-102) plane (R plane), and GaN whose main surface is the (11-20) plane (A plane). A substrate or a Si substrate whose principal surface is a (111) plane is used. A mesa protrusion 21 is formed on the substrate 10 using the mask layer 17, and a current blocking layer 15 is formed on both sides of the mesa protrusion 21 using the difference in crystal growth rate. Is done. As described above, in the present embodiment, crystal growth is performed on the substrate 10 having a peculiar plane orientation on the main surface, not a general plane orientation such as the C plane of the sapphire substrate or the A plane of the GaN substrate. . Thereby, since crystallinity does not deteriorate or a defect does not occur, a light-emitting element having a GaN-based BH / SDH structure can be realized.

<第3の実施の形態>
[半導体発光素子3の構造]
図5(A)は、本発明の第3の実施の形態に係る半導体発光素子3の断面構成の一例を表したものである。図5(B)は、図5(A)のメサ状突起31(後述)の断面構成を拡大して表したものである。なお、図5(A),(B)は、模式的に表したものであり、実際の寸法,形状とは異なっている。
<Third Embodiment>
[Structure of Semiconductor Light Emitting Element 3]
FIG. 5A shows an example of a cross-sectional configuration of a semiconductor light emitting element 3 according to the third embodiment of the present invention. FIG. 5B is an enlarged view of the cross-sectional configuration of the mesa protrusion 31 (described later) in FIG. 5A and 5B are schematic representations, and are different from actual dimensions and shapes.

半導体発光素子3は、半導体発光素子1と同様、平坦な基板10上に、BH/SDH構造を含むGaN系半導体層を備えており、その点で半導体発光素子1の構成と共通している。しかし、半導体発光素子3は、基板10上のストライプ状のメサ状突起31の断面形状がメサ状突起11の断面形状とは異なっている点で半導体発光素子1の構成と相違している。以下では、半導体発光素子1の構成と相違する点について主に説明し、半導体発光素子1と同一の構成についての説明を適宜省略するものとする。   Similar to the semiconductor light emitting device 1, the semiconductor light emitting device 3 includes a GaN-based semiconductor layer including a BH / SDH structure on a flat substrate 10, and is common to the configuration of the semiconductor light emitting device 1 in that respect. However, the semiconductor light emitting device 3 is different from the configuration of the semiconductor light emitting device 1 in that the cross-sectional shape of the striped mesa protrusion 31 on the substrate 10 is different from the cross-sectional shape of the mesa protrusion 11. Hereinafter, differences from the configuration of the semiconductor light emitting device 1 will be mainly described, and description of the same configuration as the semiconductor light emitting device 1 will be omitted as appropriate.

メサ状突起31は、メサ状突起31の両脇の部分と共に光導波路を構成しており、横方向の屈折率差を利用して横方向の光閉じ込めを行うと共に、半導体発光素子3へ注入される電流を狭窄するものである。後述するように、メサ状突起31内に活性層13が設けられていることから、活性層13全体が電流注入領域に対応しており、活性層13全体が発光領域となる。   The mesa protrusion 31 constitutes an optical waveguide together with both sides of the mesa protrusion 31, performs lateral light confinement using the lateral refractive index difference, and is injected into the semiconductor light emitting device 3. Current to be confined. As will be described later, since the active layer 13 is provided in the mesa protrusion 31, the entire active layer 13 corresponds to the current injection region, and the entire active layer 13 becomes a light emitting region.

メサ状突起31は、基板10の上面(主面)に接して形成されており、例えば、基板10の<11−20>方向(図5(A)の紙面に垂直な方向)に延在する帯状の形状となっている。メサ状突起31は、例えば、図5(B)に示したように、側面に、(000−1)面、(0001)面を有し、上面に、(11−22)面を有している。メサ状突起31の断面は、例えば、上記の3つの結晶面と、基板10の上面とで囲まれた、上の辺が斜めになっている4角形形状となっている。メサ状突起31は、例えば、下部クラッド層12および活性層13を基板10側から順に含んでいる。例えば、図5(A)に示したように、活性層13がメサ状突起31の上面(一対の傾斜面)に位置している。   The mesa protrusion 31 is formed in contact with the upper surface (main surface) of the substrate 10 and extends, for example, in the <11-20> direction of the substrate 10 (direction perpendicular to the paper surface of FIG. 5A). It has a band shape. For example, as shown in FIG. 5B, the mesa protrusion 31 has a (000-1) plane and a (0001) plane on the side surface and a (11-22) plane on the upper surface. Yes. The cross section of the mesa protrusion 31 has, for example, a quadrangular shape surrounded by the above three crystal planes and the upper surface of the substrate 10 and having an upper side inclined. The mesa protrusion 31 includes, for example, the lower cladding layer 12 and the active layer 13 in order from the substrate 10 side. For example, as shown in FIG. 5A, the active layer 13 is located on the upper surface (a pair of inclined surfaces) of the mesa protrusion 31.

[半導体発光素子3の製造方法]
本実施の形態の半導体発光素子3は、例えば次のようにして製造することができる。
[Method for Manufacturing Semiconductor Light-Emitting Element 3]
The semiconductor light emitting device 3 of the present embodiment can be manufactured as follows, for example.

図6(A)〜(D)は、製造過程における素子の断面構成の一例を表したものである。まず、基板10として、主面が(1−102)面(R面)となっているサファイア基板、主面が(11−20)面(A面)となっているGaN基板、または主面が(111)面となっているSi基板を用意する。次に、基板10の主面に、例えば、基板10の<11−20>方向(図6(A)の紙面に垂直な方向)に延在する帯状の開口17Aを有するマスク層17を形成する(図6(A))。   6A to 6D illustrate an example of a cross-sectional configuration of an element in a manufacturing process. First, as the substrate 10, a sapphire substrate whose main surface is a (1-102) plane (R plane), a GaN substrate whose main surface is a (11-20) plane (A plane), or a main surface is A Si substrate having a (111) plane is prepared. Next, on the main surface of the substrate 10, for example, a mask layer 17 having a strip-shaped opening 17A extending in the <11-20> direction of the substrate 10 (direction perpendicular to the paper surface of FIG. 6A) is formed. (FIG. 6 (A)).

次に、例えば、GaN系材料の選択成長を行うことにより、基板10の主面のうち開口17A内に露出している部分の上に、下部クラッド層12および活性層13を順次形成する(図6(B))。これにより、側面に、(000−1)面、(0001)面を有し、上面に、(11−22)面を有する断面4角形状の突起が形成される。上記の選択成長には、例えば、上記第1の実施の形態の半導体発光素子1の製造のときよりも低温の条件で、MOCVD法などを用いる。   Next, for example, by performing selective growth of a GaN-based material, a lower cladding layer 12 and an active layer 13 are sequentially formed on a portion of the main surface of the substrate 10 exposed in the opening 17A (see FIG. 6 (B)). Thereby, a quadrangular protrusion having a (000-1) plane and a (0001) plane on the side surface and a (11-22) plane on the upper surface is formed. For the selective growth, for example, the MOCVD method or the like is used under conditions lower in temperature than when the semiconductor light emitting device 1 of the first embodiment is manufactured.

次に、マスク層17を除去したのち(図6(C))、埋め込み層14および電流ブロック層15を順次形成する(図6(D))。このとき、4角形状の突起の側面および上面では、MOCVDによるエピタキシャル成長が生じにくく、その一方で、基板10の主面では、MOCVDによるエピタキシャル成長が生じ易い。従って、埋め込み層14および電流ブロック層15は、4角形形状の突起の側面および上面にはほとんど成長せず、基板10の主面のうち下部クラッド層12の非形成領域にのみ選択的に互いに分断して形成される(図6(D))。なお、埋め込み層14および電流ブロック層15の成長の条件は、上記第1の実施の形態の半導体発光素子1の製造のときとほぼ同一の条件である。   Next, after removing the mask layer 17 (FIG. 6C), the buried layer 14 and the current blocking layer 15 are sequentially formed (FIG. 6D). At this time, epitaxial growth by MOCVD is unlikely to occur on the side surfaces and top surface of the quadrangular protrusions, while epitaxial growth by MOCVD tends to occur on the main surface of the substrate 10. Therefore, the buried layer 14 and the current blocking layer 15 hardly grow on the side surface and the upper surface of the quadrangular protrusion, and are selectively separated from each other only in the region where the lower cladding layer 12 is not formed in the main surface of the substrate 10. (FIG. 6D). The growth conditions for the buried layer 14 and the current blocking layer 15 are substantially the same as those for manufacturing the semiconductor light emitting device 1 of the first embodiment.

次に、電流ブロック層15の表面と、メサ状突起31の上面とに、上部クラッド層16を形成する(図5(A))。このようにして、メサ状突起31が埋め込み層14、電流ブロック層15および上部クラッド層16によって埋め込まれる。その後、図示しないが、必要に応じて、上部電極および下部電極を形成する。このようにして、本実施の形態の半導体発光素子3が製造される。   Next, the upper clad layer 16 is formed on the surface of the current blocking layer 15 and the upper surface of the mesa protrusion 31 (FIG. 5A). In this way, the mesa protrusion 31 is embedded by the buried layer 14, the current blocking layer 15 and the upper cladding layer 16. Thereafter, although not shown, an upper electrode and a lower electrode are formed as necessary. In this way, the semiconductor light emitting device 3 of the present embodiment is manufactured.

[半導体発光素子3の作用・効果]
次に、本実施の形態の半導体発光素子3の作用および効果について説明する。
[Operation / Effect of Semiconductor Light Emitting Element 3]
Next, the operation and effect of the semiconductor light emitting device 3 of the present embodiment will be described.

本実施の形態の半導体発光素子3では、上部電極および下部電極に所定の電流が供給されると、電流ブロック層15により電流狭窄された電流がメサ状突起31内の活性層13に注入され、これにより電子と正孔の再結合による発光が生じる。その結果、活性層13での発光光が外部に射出される。   In the semiconductor light emitting device 3 of the present embodiment, when a predetermined current is supplied to the upper electrode and the lower electrode, the current confined by the current blocking layer 15 is injected into the active layer 13 in the mesa protrusion 31, This causes light emission due to recombination of electrons and holes. As a result, the light emitted from the active layer 13 is emitted to the outside.

ところで、本実施の形態では、基板10として、主面が(1−102)面(R面)となっているサファイア基板、主面が(11−20)面(A面)となっているGaN基板、または主面が(111)面となっているSi基板が用いられる。そして、そのような基板10上に、マスク層17を利用してメサ状突起31が形成され、さらに結晶成長速度の違いを利用して、メサ状突起31の両脇に電流ブロック層15が形成される。このように、本実施の形態では、サファイア基板のC面や、GaN基板のA面などの、一般的な面方位ではなく、特異な面方位を主面に有する基板10で結晶成長が行われる。これにより、結晶性が悪化したり、欠陥が起こったりすることがないので、GaN系のBH/SDH構造を有する発光素子を実現することができる。   By the way, in the present embodiment, the substrate 10 is a sapphire substrate whose main surface is the (1-102) plane (R plane), and GaN whose main surface is the (11-20) plane (A plane). A substrate or a Si substrate whose principal surface is a (111) plane is used. A mesa protrusion 31 is formed on the substrate 10 using the mask layer 17, and the current blocking layer 15 is formed on both sides of the mesa protrusion 31 using the difference in crystal growth rate. Is done. As described above, in the present embodiment, crystal growth is performed on the substrate 10 having a peculiar plane orientation on the main surface, not a general plane orientation such as the C plane of the sapphire substrate or the A plane of the GaN substrate. . Thereby, since crystallinity does not deteriorate or a defect does not occur, a light-emitting element having a GaN-based BH / SDH structure can be realized.

<第4の実施の形態>
[半導体発光素子4の構造]
図7(A)は、本発明の第4の実施の形態に係る半導体発光素子4の断面構成の一例を表したものである。図7(B)は、図7(A)のメサ状突起41(後述)の断面構成を拡大して表したものである。なお、図7(A),(B)は、模式的に表したものであり、実際の寸法,形状とは異なっている。
<Fourth embodiment>
[Structure of Semiconductor Light Emitting Element 4]
FIG. 7A shows an example of a cross-sectional configuration of a semiconductor light emitting element 4 according to the fourth embodiment of the present invention. FIG. 7B is an enlarged view of the cross-sectional configuration of the mesa protrusion 41 (described later) in FIG. FIGS. 7A and 7B are schematic representations, and are different from actual dimensions and shapes.

半導体発光素子4は、半導体発光素子1とは異なり、上面(主面)に凹凸を有する基板10上に、BH/SDH構造を含むGaN系半導体層を備えたものであり、その点で半導体発光素子1の構成と相違している。以下では、半導体発光素子1の構成と相違する点について主に説明し、半導体発光素子1と同一の構成についての説明を適宜省略するものとする。   Unlike the semiconductor light emitting device 1, the semiconductor light emitting device 4 includes a GaN-based semiconductor layer including a BH / SDH structure on a substrate 10 having an uneven surface on the upper surface (main surface). This is different from the configuration of the element 1. Hereinafter, differences from the configuration of the semiconductor light emitting device 1 will be mainly described, and description of the same configuration as the semiconductor light emitting device 1 will be omitted as appropriate.

基板10は、例えば、主面が(1−102)面(R面)もしくは(0001)面(C面)となっているサファイア基板、主面が(11−20)面(A面)もしくは(11−20)面(A面)となっているGaN基板、または主面が(111)面となっているSi基板である。つまり、基板10は、特異な面方位の基板であってもよいし、一般的な面方位の基板であってもよい。   The substrate 10 is, for example, a sapphire substrate whose main surface is a (1-102) plane (R plane) or (0001) plane (C plane), and whose main plane is (11-20) plane (A plane) or ( 11-20) a GaN substrate having a (A) surface, or a Si substrate having a (111) main surface. That is, the substrate 10 may be a substrate having a specific plane orientation or a substrate having a general plane orientation.

半導体発光素子4は、基板40の凸部40Aの上面にメサ状突起41を備えている。メサ状突起41は、メサ状突起41の両脇の部分と共に光導波路を構成しており、横方向の屈折率差を利用して横方向の光閉じ込めを行うと共に、半導体発光素子4へ注入される電流を狭窄するものである。後述するように、メサ状突起41内に活性層13が設けられていることから、活性層13全体が電流注入領域に対応しており、活性層13全体が発光領域となる。凸部40Aは、例えば、基板40の<11−20>方向(図7(A)の紙面に垂直な方向)に延在する帯状の形状となっている。   The semiconductor light emitting device 4 includes a mesa protrusion 41 on the upper surface of the convex portion 40 </ b> A of the substrate 40. The mesa protrusion 41 constitutes an optical waveguide together with portions on both sides of the mesa protrusion 41, performs lateral light confinement using the lateral refractive index difference, and is injected into the semiconductor light emitting device 4. Current to be confined. As will be described later, since the active layer 13 is provided in the mesa protrusion 41, the entire active layer 13 corresponds to the current injection region, and the entire active layer 13 becomes a light emitting region. The convex portion 40A has, for example, a strip shape extending in the <11-20> direction of the substrate 40 (a direction perpendicular to the paper surface of FIG. 7A).

メサ状突起41は、凸部40Aの上面に接して形成されており、例えば、基板40の<11−20>方向に延在する帯状の形状となっている。メサ状突起41は、例えば、図7(B)に示したように、側面に、(000−1)面、(33−62)面を有し、上面に、(11−20)面を有している。メサ状突起41の断面は、例えば、上記の3つの結晶面と、基板40の上面とで囲まれた4角形形状となっている。メサ状突起41は、例えば、下部クラッド層12および活性層13を基板40側から順に含んでいる。例えば、図7(A)に示したように、活性層13がメサ状突起41の上面に位置している。   The mesa projection 41 is formed in contact with the upper surface of the convex portion 40A, and has, for example, a strip shape extending in the <11-20> direction of the substrate 40. For example, as shown in FIG. 7B, the mesa protrusion 41 has a (000-1) plane and a (33-62) plane on the side surface, and an (11-20) plane on the upper surface. is doing. The cross section of the mesa protrusion 41 is, for example, a quadrangular shape surrounded by the above three crystal planes and the upper surface of the substrate 40. The mesa protrusion 41 includes, for example, the lower cladding layer 12 and the active layer 13 in order from the substrate 40 side. For example, as shown in FIG. 7A, the active layer 13 is positioned on the upper surface of the mesa protrusion 41.

[半導体発光素子4の製造方法]
本実施の形態の半導体発光素子4は、例えば次のようにして製造することができる。
[Method for Manufacturing Semiconductor Light-Emitting Element 4]
The semiconductor light emitting device 4 of the present embodiment can be manufactured as follows, for example.

図8(A)〜(C)は、製造過程における素子の断面構成の一例を表したものである。まず、基板40として、主面が(1−102)面(R面)もしくは(0001)面(C面)となっているサファイア基板、主面が(11−20)面(A面)もしくは(11−20)面(A面)となっているGaN基板、または主面が(111)面となっているSi基板を用意する。このとき、基板40の上面(主面)には、所定の方向に延在する凸部40Aが形成されている。ここで、凸部40Aの延在方向は、基板40の主面がC面となっている場合にはA軸方向に延在しており、基板40の主面がA面となっている場合にはC軸方向に延在している。   8A to 8C illustrate an example of a cross-sectional configuration of the element in the manufacturing process. First, as the substrate 40, a sapphire substrate whose main surface is the (1-102) plane (R plane) or (0001) plane (C plane), and the main plane is the (11-20) plane (A plane) or ( A GaN substrate having a (11-20) plane (A plane) or a Si substrate having a (111) plane as a main surface is prepared. At this time, a convex portion 40A extending in a predetermined direction is formed on the upper surface (main surface) of the substrate 40. Here, the extending direction of the convex portion 40A extends in the A-axis direction when the main surface of the substrate 40 is a C surface, and the main surface of the substrate 40 is an A surface. Extends in the C-axis direction.

次に、例えば、GaN系材料の選択成長を行うことにより、基板40の凸部40Aの上面と、基板40の上面のうち凸部40A以外の部分の上に、下部クラッド層12および活性層13を順次形成する(図8(B))。これにより、基板40の凸部40Aの上面に、側面に、(000−1)面、(33−62)面を有し、上面に、(11−20)面を有する断面4角形状の突起が形成される。上記の選択成長には、例えば、上記第1の実施の形態の半導体発光素子1の製造のときと同等の条件で、MOCVD法などを用いる。   Next, for example, by performing selective growth of a GaN-based material, the lower cladding layer 12 and the active layer 13 are formed on the upper surface of the convex portion 40A of the substrate 40 and the portion of the upper surface of the substrate 40 other than the convex portion 40A. Are sequentially formed (FIG. 8B). Thus, a protrusion having a square cross section having (000-1) and (33-62) surfaces on the side surface and (11-20) surface on the upper surface of the convex portion 40A of the substrate 40. Is formed. For the selective growth, for example, the MOCVD method or the like is used under the same conditions as those for manufacturing the semiconductor light emitting device 1 of the first embodiment.

このとき、凸部40Aの側面では、MOCVDによるエピタキシャル成長が生じにくく、その一方で、基板40の主面(凸部40Aの上面、凸部40Aの裾野)では、MOCVDによるエピタキシャル成長が生じ易い。従って、下部クラッド層12および活性層13は、凸部40Aの側面にはほとんど成長せず、基板40の主面にのみ選択的に互いに分断して形成される(図8(B))。   At this time, epitaxial growth by MOCVD does not easily occur on the side surface of the convex portion 40A, while epitaxial growth by MOCVD tends to occur on the main surface of the substrate 40 (the upper surface of the convex portion 40A and the skirt of the convex portion 40A). Therefore, the lower cladding layer 12 and the active layer 13 hardly grow on the side surface of the convex portion 40A, and are selectively separated from each other only on the main surface of the substrate 40 (FIG. 8B).

続けて、埋め込み層14および電流ブロック層15を順次形成する(図8(C))。このときも、4角形状の突起の側面では、MOCVDによるエピタキシャル成長が生じにくく、その一方で、活性層13の上面では、MOCVDによるエピタキシャル成長が生じ易い。従って、埋め込み層14および電流ブロック層15は、4角形形状の突起の側面にはほとんど成長せず、活性層13の上面にのみ選択的に互いに分断して形成される(図8(C))。なお、埋め込み層14および電流ブロック層15の成長の条件は、上記第1の実施の形態の半導体発光素子1の製造のときとほぼ同一の条件である。   Subsequently, the buried layer 14 and the current blocking layer 15 are sequentially formed (FIG. 8C). Also at this time, epitaxial growth by MOCVD hardly occurs on the side surfaces of the quadrangular protrusions, while epitaxial growth by MOCVD tends to occur on the upper surface of the active layer 13. Therefore, the buried layer 14 and the current blocking layer 15 hardly grow on the side surfaces of the quadrangular protrusions, and are selectively separated from each other only on the upper surface of the active layer 13 (FIG. 8C). . The growth conditions for the buried layer 14 and the current blocking layer 15 are substantially the same as those for manufacturing the semiconductor light emitting device 1 of the first embodiment.

次に、電流ブロック層15の表面と、メサ状突起41の上面とに、上部クラッド層16を形成する(図7(A))。このようにして、メサ状突起41が埋め込み層14、電流ブロック層15および上部クラッド層16によって埋め込まれる。その後、図示しないが、必要に応じて、上部電極および下部電極を形成する。このようにして、本実施の形態の半導体発光素子4が製造される。   Next, the upper clad layer 16 is formed on the surface of the current blocking layer 15 and the upper surface of the mesa protrusion 41 (FIG. 7A). In this way, the mesa protrusion 41 is buried by the buried layer 14, the current blocking layer 15 and the upper cladding layer 16. Thereafter, although not shown, an upper electrode and a lower electrode are formed as necessary. In this way, the semiconductor light emitting element 4 of the present embodiment is manufactured.

[半導体発光素子4の作用・効果]
次に、本実施の形態の半導体発光素子4の作用および効果について説明する。
[Operation / Effect of Semiconductor Light-Emitting Element 4]
Next, the operation and effect of the semiconductor light emitting device 4 of the present embodiment will be described.

本実施の形態の半導体発光素子4では、上部電極および下部電極に所定の電流が供給されると、電流ブロック層15により電流狭窄された電流がメサ状突起41内の活性層13に注入され、これにより電子と正孔の再結合による発光が生じる。その結果、活性層13での発光光が外部に射出される。   In the semiconductor light emitting device 4 of the present embodiment, when a predetermined current is supplied to the upper electrode and the lower electrode, the current confined by the current blocking layer 15 is injected into the active layer 13 in the mesa protrusion 41, This causes light emission due to recombination of electrons and holes. As a result, the light emitted from the active layer 13 is emitted to the outside.

ところで、本実施の形態では、結晶成長速度の違いを利用して、上面(主面)に凹凸(凸部40A)を有する基板40の凸部40Aの上面にメサ状突起41が形成され、さらに、メサ状突起41の両脇に電流ブロック層15が形成される。このように、本実施の形態では、凹凸を有する基板40で結晶成長が行われる。これにより、結晶性が悪化したり、欠陥が起こったりすることがないので、GaN系のBH/SDH構造を有する発光素子を実現することができる。   By the way, in this embodiment, mesa-like projections 41 are formed on the upper surface of the convex portion 40A of the substrate 40 having irregularities (convex portions 40A) on the upper surface (main surface) by utilizing the difference in the crystal growth rate. The current blocking layer 15 is formed on both sides of the mesa protrusion 41. Thus, in the present embodiment, crystal growth is performed on the substrate 40 having unevenness. Thereby, since crystallinity does not deteriorate or a defect does not occur, a light-emitting element having a GaN-based BH / SDH structure can be realized.

1,2,3,4…半導体発光素子、10,40…基板、11,21,31,41…メサ状突起、12…下部クラッド層、13…活性層、14…埋め込み層、15…電流ブロック層、16…上部クラッド層、17…マスク層、17A…開口、40A…凸部。   DESCRIPTION OF SYMBOLS 1, 2, 3, 4 ... Semiconductor light emitting element 10, 40 ... Substrate 11, 21, 31, 41 ... Mesa protrusion, 12 ... Lower clad layer, 13 ... Active layer, 14 ... Buried layer, 15 ... Current block Layer 16 upper cladding layer 17 mask layer 17A opening 40A convex portion

Claims (9)

主面がR面またはA面となっている基板の主面に、所定の方向に延在する開口を有するマスク層を形成したのち、第1クラッド層および活性層を含み、かつ所定の複数の結晶面からなるGaN系のメサ状突起を前記基板の主面のうち前記開口内に露出している部分に結晶成長により形成する第1工程と、
前記マスク層を除去し、前記基板の主面のうちメサ状突起の非形成領域にGaN系の電流ブロック層を結晶成長により形成したのち、前記メサ状突起のうち前記活性層を含む部分を覆うようにGaN系の第2クラッド層を結晶成長により形成する第2工程と
を含む半導体発光素子の製造方法。
A mask layer having an opening extending in a predetermined direction is formed on the main surface of the substrate whose main surface is an R surface or an A surface, and then includes a first cladding layer and an active layer, and a predetermined plurality of A first step of forming a GaN-based mesa-like protrusion made of a crystal face on a portion of the main surface of the substrate exposed in the opening by crystal growth;
The mask layer is removed, and a GaN-based current blocking layer is formed by crystal growth in a region where no mesa protrusion is formed on the main surface of the substrate, and then the portion of the mesa protrusion including the active layer is covered. And a second step of forming a GaN-based second cladding layer by crystal growth.
前記基板は、サファイア基板、GaN系基板、またはSi基板である
請求項1に記載の半導体発光素子の製造方法。
The method for manufacturing a semiconductor light emitting element according to claim 1, wherein the substrate is a sapphire substrate, a GaN-based substrate, or a Si substrate.
前記開口は、<11−20>方向に延在している
請求項2に記載の半導体発光素子の製造方法。
The method for manufacturing a semiconductor light emitting element according to claim 2, wherein the opening extends in a <11-20> direction.
前記メサ状突起は、側面に(000−1)面および(33−62)面を有し、上面に(11−20)を有する
請求項1ないし請求項3のいずれか一項に記載の半導体発光素子の製造方法。
4. The semiconductor according to claim 1, wherein the mesa protrusion has a (000-1) surface and a (33-62) surface on a side surface and (11-20) on an upper surface. 5. Manufacturing method of light emitting element.
前記メサ状突起は、側面および上面に[1−100]面を有する
請求項1ないし請求項3のいずれか一項に記載の半導体発光素子の製造方法。
4. The method of manufacturing a semiconductor light emitting element according to claim 1, wherein the mesa protrusion has a [1-100] plane on a side surface and an upper surface.
前記メサ状突起は、側面に(000−1)面および(0001)面を有し、上面に(11−22)を有する
請求項1ないし請求項3のいずれか一項に記載の半導体発光素子の製造方法。
4. The semiconductor light emitting element according to claim 1, wherein the mesa protrusion has a (000-1) plane and a (0001) plane on a side surface and (11-22) on an upper surface. 5. Manufacturing method.
所定の方向に延在する凸部を主面に有する基板の主面に、第1クラッド層、活性層、および電流ブロック層を含むGaN系の半導体層を結晶成長により形成することにより、少なくとも前記第1クラッド層および前記活性層を含み、かつ所定の複数の結晶面からなるメサ状突起を前記凸部の上面に形成するとともに、前記凸部と、前記メサ状突起のうち前記活性層を含まない部分とを埋め込む埋め込み層を形成する第1工程と、
前記メサ状突起のうち前記活性層を含む部分を覆うようにGaN系の第2クラッド層を結晶成長により形成する第2工程と
を含む半導体発光素子の製造方法。
By forming, by crystal growth, a GaN-based semiconductor layer including a first cladding layer, an active layer, and a current blocking layer on a main surface of a substrate having a convex portion extending in a predetermined direction as a main surface. A mesa-like protrusion comprising a first cladding layer and the active layer and having a plurality of predetermined crystal planes is formed on the upper surface of the convex part, and the active layer is included among the convex part and the mesa-like protrusion. A first step of forming a buried layer that embeds a portion that is not present;
And a second step of forming a GaN-based second cladding layer by crystal growth so as to cover a portion of the mesa protrusion including the active layer.
主面がR面またはA面となっている基板の主面に接してGaN系半導体層を備え、
前記GaN系半導体層は、
第1クラッド層および活性層を前記主面側から順に含むメサ状突起と、
前記メサ状突起の両脇に形成された電流ブロック層と、
前記メサ状突起のうち前記活性層を含む部分を覆うように形成された第2クラッド層と
を備えた半導体発光素子。
A GaN-based semiconductor layer is provided in contact with the main surface of the substrate whose main surface is an R surface or an A surface,
The GaN-based semiconductor layer is
A mesa protrusion including a first cladding layer and an active layer in order from the main surface side;
A current blocking layer formed on both sides of the mesa protrusion;
And a second cladding layer formed so as to cover a portion of the mesa protrusion including the active layer.
所定の方向に延在する凸部を主面に有する基板の主面に接してGaN系半導体層を備え、
前記GaN系半導体層は、
第1クラッド層および活性層を前記主面側から順に含み、かつ前記凸部の上面に接して形成されたメサ状突起と、
前記メサ状突起の両脇に形成された電流ブロック層と、
前記メサ状突起のうち前記活性層を含む部分を覆うように形成された第2クラッド層と
を備えた半導体発光素子。
A GaN-based semiconductor layer is provided in contact with the main surface of the substrate having a convex portion extending in a predetermined direction on the main surface,
The GaN-based semiconductor layer is
Mesa-shaped protrusions including a first cladding layer and an active layer in order from the main surface side and formed in contact with the upper surface of the convex portion;
A current blocking layer formed on both sides of the mesa protrusion;
And a second cladding layer formed so as to cover a portion of the mesa protrusion including the active layer.
JP2010203473A 2010-09-10 2010-09-10 Semiconductor light-emitting element and manufacturing method of the same Pending JP2012060023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010203473A JP2012060023A (en) 2010-09-10 2010-09-10 Semiconductor light-emitting element and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010203473A JP2012060023A (en) 2010-09-10 2010-09-10 Semiconductor light-emitting element and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2012060023A true JP2012060023A (en) 2012-03-22

Family

ID=46056733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010203473A Pending JP2012060023A (en) 2010-09-10 2010-09-10 Semiconductor light-emitting element and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2012060023A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021085556A1 (en) * 2019-10-29 2021-05-06

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021085556A1 (en) * 2019-10-29 2021-05-06
WO2021085556A1 (en) * 2019-10-29 2021-05-06 京セラ株式会社 Semiconductor element and method for producing semiconductor element
CN114600248A (en) * 2019-10-29 2022-06-07 京瓷株式会社 Semiconductor element and method for manufacturing semiconductor element
EP4053881A4 (en) * 2019-10-29 2023-02-01 Kyocera Corporation Semiconductor element and method for producing semiconductor element
JP7343607B2 (en) 2019-10-29 2023-09-12 京セラ株式会社 Semiconductor device and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP5113330B2 (en) Gallium nitride semiconductor light emitting device
JP5146481B2 (en) Nitride-based III-V compound semiconductor device and method for manufacturing semiconductor device
JP5036617B2 (en) Nitride semiconductor light emitting device
KR100784065B1 (en) Nitride semiconductor led and fabrication method thereof
WO2010100844A1 (en) Nitride semiconductor element and method for manufacturing same
US10879422B2 (en) Light emitting element
KR20120067752A (en) Nano-structured light emitting device
JP6686172B2 (en) Nitride semiconductor light emitting device
JP4822608B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP2008118049A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
JP2007036174A (en) Gallium nitride-based light emitting diode
JP4162560B2 (en) Nitride semiconductor light emitting device
JP4877294B2 (en) Manufacturing method of semiconductor light emitting device
KR101928479B1 (en) Iii-nitride semiconductor light emitting device
JP2009141085A (en) Nitride semiconductor device
KR100728132B1 (en) Light-emitting diode using current spreading layer
JP2007200933A (en) Method of manufacturing nitride-based semiconductor element
JP2008118048A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
TWI545798B (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP4104234B2 (en) Semiconductor light emitting device and manufacturing method thereof
TW201316548A (en) Semiconductor light emitting device
JP3543628B2 (en) Method for growing nitride III-V compound semiconductor and method for manufacturing semiconductor light emitting device
JP2012060023A (en) Semiconductor light-emitting element and manufacturing method of the same
JP2008227103A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
JPWO2019097963A1 (en) Group III nitride semiconductor