JP2012034345A - 多値ハザード除去回路 - Google Patents

Abstract

【課題】ディジタル信号から多値ハザードを除去する。
【解決手段】トランジスタ１、２、１７と抵抗２０、２１が構成する多値判別手段、この判別手段の出力信号に基づいて動作するトランジスタ２２〜２５とダイオード３６が構成するオン・オフ駆動手段、及びこのオン・オフ駆動手段がオン・オフ駆動するトランジスタ３、５が構成する双方向性プル・スイッチング手段、が『フージ（Ｈｏｏｊｉ）代数』を具体化した１多値論理回路を構成する。この多値論理回路、プル・ダウン用抵抗２６及びＤ型フリップ・フロップ２７の入力部に有る２値判別手段の組合せが、多値信号を２値信号に変えると同時に多値ハザードを２値ハザードに変える。同期信号により制御されたＤ型フリップ・フロップ２７がその２値ハザードを除去した２値信号を出力する。
【選択図】図１

Description

本発明は、その多値数Ｎ（＝Ｎ値のＮのこと。）がいくつであっても電位モード（又は電圧モード）の多値回路｛例：多値論理回路、多値演算回路（又は多進法演算回路）、多値ディジタル回路など。｝の「入力前」又は「入力時」又は「回路中」において発生した多値ハザードを除去することができる多値ハザード除去回路に関する。
なお、本発明ではＮ値の各整数と各電位供給手段（例：電源線など。）が互いに順々に１対１ずつ対応するが、請求項１又は２記載の多値ハザード除去回路は正論理に対応し、請求項３記載の多値ハザード除去回路は負論理に対応する。
また、「多値ハザード」とは、従来の２値ハザードと同様な仕組みで発生するハザードに加えて、特に「ある多値信号の論理レベルが変化するとき途中の論理レベルを通過することにより生じる、多値固有の回路障害」を含んでいる。
さらに、本発明の構成手段である電位モード（又は電圧モード）の各多値論理回路は「本発明者が独自に考え出した全く新しい世界初の新・多値論理『フージ（Ｈｏｏｊｉ）代数』（詳細は段落番号００６１）」に基づいて構成されている。
参考：「多値ハザード」：下記・非特許文献１の最下段「後ろから１３〜１０行目」。
『ハイテク教室 多値論理回路 ＩＣ集積度増して二値も三値も行かず』、日経産業新聞（東京版）が昭和６０年（１９８５年）１１月２２日（金曜日）に発行。執筆：石塚興彦。

先ず予備知識として「多値の各論理レベル」、「その各論理レベルの各しきい値電位（又は各しきい値電圧）」及び「電位（または電圧）変化の連続性」について説明する。
■■ 多値の各論理レベル ■■
２値回路の場合、その２つの論理数値に例えば「０」と「１」しかないので、正論理、負論理に関係無く各論理レベルの表現に「ＬレベルとＨレベル」という用語を使うことができる。正論理では実質的にＬレベルは「（論理）数値０の論理レベル」を意味し、Ｈレベルは「（論理）数値１の論理レベル」を意味し、負論理では実質的にＬレベルは「（論理）数値１の論理レベル」を意味し、Ｈレベルは「（論理）数値０の論理レベル」を意味する。
また、３値回路の場合、その３つの論理数値に例えば「０」、「１」、「２」が有るので、正論理、負論理に関係無く各論理レベルの表現に「Ｌレベル、Ｍレベル、Ｈレベル」という用語を使うことができる。
さらに、４値回路の場合、その４つの論理数値に例えば「０」、「１」、「２」、「３」が有るので、正論理、負論理に関係無く各論理レベルの表現に例えば「Ｌレベル、Ｍ０レベル、Ｍ１レベル、Ｈレベル」という用語を使うことができる。
しかし、多値数（＝Ｎ値のＮのこと。）の違う多値回路が複数個入り混じるディジタル回路などの場合（例：後述する段落番号［００８０］。）、それらの用語が混乱してしまう。
それなら、いっその事、例えば「（論理）数値２の論理レベル」のことを略して「論理２レベル」と呼び、さらに略して「Ｌ２レベル」と呼んだ方がすっきりする。１０値では当然「数値０〜９の論理レベル」は「Ｌ０レベル〜Ｌ９レベル」と呼び、「各論理レベルと1対１ずつ対応する各『電位または電圧』」はＬ０レベルからＬ９レベルに向かって、正論理なら高くなって行き、負論理なら低くなって行くことになる。
以後、多値の各数値の論理レベルを「Ｌ０レベル、Ｌ１レベル、Ｌ２レベル……」とか「……、Ｌ（−２）レベル、Ｌ（−１）レベル、Ｌ０レベル、Ｌ１レベル、Ｌ２レベル……」（符号対称表現の場合）という具合に呼ぶことにする。

『トランジスタ回路入門講座５ ディジタル回路の考え方』、ｐ．４６〜ｐ．４７の『４・６ 論理回路使用上の注意 〔１〕論理電圧レベルと雑音余裕』。監修：雨宮好文・小柴典居（つねおり）。著者：清水賢資（けんすけ）・曽和将容（まさひろ）。（株）オーム社が昭和５６年５月２０日発行。 『よくわかるディジタル電子回路』、ｐ．７６〜ｐ．８０の『［１］論理レベル〜［２］雑音余裕度』。著者：関根慶太郎、（株）オーム社が平成９年７月２５日発行。 『論理回路入門』、ｐ．１２６〜ｐ．１２８の『６．４ ＩＣの特性 （１）信号の電圧値と雑音余裕度』。著者：浜辺隆二、森北出版（株）が２００１年９月２８日発行。 『パルス・ディジタル回路』、ｐ．１２５〜ｐ．１３０の『５．回路の基本特性 ５・１ パルス・ディジタル回路の振幅特性』。著者：川又晃。日刊工業新聞社が１９９５年２月１５日発行。 『パルスとデジタル回路』、ｐ．１２８の『スレッショルドレベル』とｐ．１２９の『論理レベル』。編集：米山正雄。執筆：大原茂之・吉川（きっかわ）澄男・篠崎寿夫・高橋史郎。東海大学出版会が２００１年４月５日発行。

■■ 数値判別と各しきい値電位（または各しきい値電圧） ■■
正論理の（数値）判別方法について述べる。２値回路においてＬレベルの入力電圧（又は入力電位）とは実質的に電圧ゼロ（又は電位ゼロ）を基準にしたプラス側しきい値電圧（又はプラス側しきい値電位）のことであり、Ｈレベルの入力電圧（又は入力電位）とは実質的にプラス電源電圧（又はプラス電源電位）を基準にしたマイナス側しきい値電圧（又はマイナス側しきい値電位）のことである。
従って、多値の入力数値が「最低の論理レベルに対応すると定義された数値」であるかを判別する方法は、その入力数値の信号電位が「その最低の論理レベルに対応する電位を基準にしたプラス側しきい値電位」より低ければ、その入力数値は「その最低の論理レベルの数値」であると判別される。
また、多値の入力数値が「最高の論理レベルに対応すると定義された数値」であるかを判別する方法は、その入力数値の信号電位が「その最高の論理レベルに対応する電位を基準にしたマイナス側しきい値電位」より高ければ、その入力数値は「その最高の論理レベルの数値」であると判別される。
さらに、多値の入力数値が「最低、最高の両論理レベル以外の各中間の論理レベルと１対１ずつ対応すると定義された各数値」であるかを判別する方法は、その入力数値の信号電位が「その１つ又は複数個の中間の論理レベルに対応する電位それぞれを基準にしたプラス側しきい値電位とマイナス側しきい値電位」の間のうち１つに有れば、その入力数値は「その１つの中間の論理レベルの数値」であると判別される。
例えば、数値０〜９の１０値回路の場合、正論理なら、以下の通りになる。
★Ｌ０レベルの領域は「最低電位の第１電位（例：電位ゼロ等。）を基準にしたプラス側しきい値電位」より低い領域。
★Ｌ１〜Ｌ８の各レベルの領域は「第２電位〜第９電位の各電位を基準にしたプラス側しきい値電位とマイナス側しきい値電位」の間の領域。
★Ｌ９レベルの領域は「最高電位の第１０電位を基準にしたマイナス側しきい値電位」より高い領域。
一般的に『スペック』等で次の通り設定されるのが普通であるが、そうではない例外（例：バイポーラ・トランジスタ等を使う場合。）も有る。Ｌ１レベル〜Ｌ９レベルの各マイナス側しきい値電位は「その論理レベル電位」と「その論理レベル電位と『その論理レベル電位より１つ下の論理レベル電位』の真ん中電位」の間に１つずつ設定される一方、Ｌ０レベル〜Ｌ８レベルの各プラス側しきい値電位は「『その論理レベル電位より１つ上の論理レベル電位』とその論理レベル電位の真ん中電位」と「その論理レベル電位」の間に１つずつ設定される。

ところで、「『……の数値である』と判別する際のしきい値電位（又はしきい値電圧）」と「『その数値ではない』と『明確に』に判別する際のしきい値電位（又はしきい値電圧）」は同じではない。
２値回路では当たり前のことであるが、正論理なら、「『数値０である』と判別する際のしきい値電位（又はしきい値電圧）」はＬレベルの入力電位（又は入力電圧）になる一方、「『数値０ではない』と『明確に』判別する際のしきい値電位（又はしきい値電圧）」は「『数値１である』と判別する際のしきい値電位（又はしきい値電圧）」すなわちＨレベルの入力電位（又は入力電圧）と同じになるので、両しきい値電位は一致しない。
●このため、例えば１０値回路の入力数値が数値「０」ではないと『明確に』判別される為には、その入力数値は数値「１〜９」のいずれか１つであると判別される必要が有るので、その入力数値の信号電位は必ずＬ１レベルのマイナス側しきい値電位より高いと判別されなければならない。
つまり、「その入力数値が数値「０」であると『明確に』判別される為のしきい値電位」はＬ０レベルのプラス側しきい値電位であるが、「その入力数値が数値「０」ではないと『明確に』判別される為のしきい値電位」はＬ１レベルのマイナス側しきい値電位となり、両しきい値電位は一致しない。
●同様に、１０値回路の入力数値が数値「９」ではないと『明確に』判別される為には、その入力数値は数値「０〜８」のいずれか１つであると判別される必要が有るので、その入力数値の信号電位は必ずＬ８レベルのプラス側しきい値電位より低いと判別されなければならない。
つまり、「その入力数値が数値「９」であると『明確に』判別される為のしきい値電位」はＬ９レベルのマイナス側しきい値電位であるが、「その入力数値が数値「９」ではないと『明確に』判別される為のしきい値電位」はＬ８レベルのプラス側しきい値電位となり、両しきい値電位は一致しない。
●また同様に、１０値回路の入力数値が数値「１」ではないと『明確に』判別される為には、その入力数値は数値「０、２〜９」のいずれか１つであると判別される必要が有るので、その入力数値の信号電位は必ず「Ｌ０レベルのプラス側しきい値電位より低いと判別されるか、又は、Ｌ２レベルのマイナス側しきい値電位より高いと判別されるか」しなければならない。
つまり、「その入力数値が数値『１』であると『明確に』判別される為のしきい値電位２つ」はＬ１レベルのプラス、マイナス両側のしきい値電位であるが、「その入力数値が数値『１』ではないと『明確に』判別される為のしきい値電位２つ」は「Ｌ０レベルのプラス側しきい値電位」と「Ｌ２レベルのマイナス側しきい値電位」となり、両「しきい値電位２つ」は一致しない。
●全く同じ様に、数値「２〜８」それぞれにおいても『明確に』判別される為の同様な両「しきい値電位２つ」は一致しない。
→→→ 「請求項１中に記載の●ａ）項〜●ｃ）項の各しきい値電位」
→→→ 「請求項２中に記載の●ａ）項〜●ｂ）項の各しきい値電位」

■■ 電位（または電圧）変化の連続性 ■■
「論理」には「連続」という概念は無いが、論理動作を物理的な動作（例：電子回路動作など。）に置き換えて代理的に実際に動作させる為、その論理動作は必ずその物理的性質によって制約される。例えばコンデンサ電圧の連続性（その静電容量が一定の時。）やコイル電流の連続性（そのインダクタンスが一定の時。）である。
コンデンサ電圧の連続性はＭＯＳ・ＦＥＴ等の電圧駆動型トランジスタのゲート・ソース間静電容量（その静電容量が一定の時。）などの電圧連続性に直結するので、その「ゲート電位またはゲート電圧」等は必ず連続的に変化し、不連続に跳び跳びの値を取ることは無い。
コイル電流の連続性も回路中の導線などのインダクタンス電流の連続性に直結するので、その電流の連続性から逃（のが）れられない限り、バイポーラ・トランジスタ等の電流駆動型トランジスタのベース電流などは必ず連続的に変化し、不連続に跳び跳びの値を取ることは無い。
その結果、ある多値信号の論理レベルが例えば「Ｌ０レベルからＬ３レベル」に変化する際に、その多値信号の論理レベルは必ず途中で「Ｌ１レベル」と「Ｌ２レベル」を通過する。

■■さて、ここから本題に入る。従来から多値論理回路には、従来の２値ハザードと同様な仕組みで発生するハザードに加えて、特に『多値数がいくつであっても、ある多値信号の論理レベルが変化するとき、途中の論理レベルを通過することによって過渡的ハザードが発生してしまう』という多値固有の回路障害、多値ハザードが大きな課題として有る。
（ 従来の課題 ）
また、従来の２値回路（例：２値論理回路、２値演算回路、２値ディジタル・システム等。）でも、多値回路でも、「ハザード」は「他の回路動作に悪影響（誤動作など）を与える原因」になるが、多値回路ではさらに悪い事に『多値ハザードが電力損失の増幅・増大に繋（つな）がる』という課題が有る。 （ その課題に付随する課題 ）
さらに、その多値数が大きければ大きい程それだけ「その多値信号の論理レベルが変化するときに通過する途中の論理レベルの数」が多くなり、多値ハザードが多く発生し易くなる為、その多値回路の段数を重ねるに連れてその発生回数の増幅・増加作用が強くなるので、それらの課題・悪影響度も大きくなる。
（ 大きな多値数ほど課題・悪影響も大きい ）

ここで、分かり易く極端な例で多値ハザードの発生を説明する。例えば多値数Ｎ＝４で、第１の多値論理回路の入力数値が最小値「０」から最大値「３」に変化するときに、必ず途中の数値「１と２」を通過するが、その回路の出力側は「入力数値０に対応する出力数値」から「入力数値１に対応する出力数値」、「入力数値２に対応する出力数値」を経て「入力数値３に対応する出力数値」になる。このとき各出力数値の値によっては以下の様に多値ハザードが発生してしまう。
仮に、その「入力数値１と３に対応する出力数値」が「３」で、その「入力数値０と２に対応する出力数値」が「０」ならば、その入力数値が「０」から「３」へ１回変化する間にその出力数値は「０」→「３」→「０」→「３」と無駄に３回変化する為、その入力側の変化回数が３倍増幅され、しかも、余計なパルスが１つその出力側に現われてしまう。
（ 多値ハザードの発生 ）
そして、その出力数値を入力する第２の多値論理回路・以降でも同様な事が起これば、「その無駄に変化する回数」と「その余計な発生パルス」はその多値回路の段数を重ねるに連れてさらにどんどん増えて行くので、その回路動作は極めて複雑・異常になる上に、ほかの回路動作にさらにどんどん悪影響（例：ハザード・ノイズによる誤動作など。）を与えて行く。仕舞（しまい）には使い物にならなくなってしまう。
（ 多値ハザード発生回数の増幅・増加作用と、それによる悪影響の拡大 ）
しかも、「その無駄に変化する回数の増幅・増加」すなわち「一定期間内の多値ハザード発生回数の増幅・増加（＝多値ハザード発生周波数の高周波化）」は『オン・オフ切換え時のスイッチング（電力）損失や、ＭＯＳ・ＦＥＴならゲート・ソース間静電容量などの充放電に伴う電力損失が、さらに無駄に増幅・増加すること』を意味する。
（ 電力損失のさらに無駄な増加 ）
以上の説明は多値数Ｎ＝４の場合の極端な例であるが、当然の事ながら、その多値数が大きければ大きい程それだけ「その多値信号の論理レベルが変化するときに通過する途中の論理レベルの数」が多くなり、多値ハザードが多く発生し易くなる為、その多値回路の段数を重ねるに連れてその発生回数の増幅・増加作用が強くなるので、それらの課題・悪影響も大きくなる。 （ 大きな多値数ほど課題・悪影響も大きい ）

特開２００４−０３２７０２号（新・多値論理『フージ代数』に基づく多値論理回路。参考：後述する段落番号００６１）（見なし取下） 特開２００４−０８８７６３号（多値記憶手段）（見なし取下） 特開２００５−１１６１６８号（多値記憶手段） 特開２００５−１９８２２６号（新・多値論理『フージ代数』に基づく多値論理回路） 特開２００５−２３６９８５号（新・多値論理『フージ代数』に基づく多値論理回路） 特開２００６−１９０２３９号（多値論理を応用した「不正侵入操作阻止機能を持つ情報処理手段」） 特開２００６−２２８３８８号（多値記憶手段） 特開２００６−２５２７４２号（多値記憶手段など） 特開２００６−３４５４６８号（多値記憶手段、多値トランスファー・ゲート手段など） 特開２００７−０３５２３３号（多値デコーディング手段、多値情報処理手段など） 特願２０１０−０９８８９３号（多値ハザード消去手段、本発明の先願同一発明）

『ハイテク教室 多値論理回路 ＩＣ集積度増して二値も三値も行かず』、日経産業新聞（東京版）が昭和６０年（１９８５年）１１月２２日（金曜日）に発行。執筆：石塚興彦。 『多値情報処理 ―ポストバイナリエレクトロニクス―』、著者：樋口龍雄・亀山充隆（みちたか）、昭晃堂（しょうこうどう）が１９８９年６月に発行。 『数理科学２月号（１９８０年、Ｎｏ．２００） 特集 多値論理』、（株）サイエンス社が昭和５５年２月１日発行。 『トランジスタ技術１９９７年９月号』のｐ．３７４〜ｐ．３７５に掲載の『屋根裏の資料室 多値論理』。ＣＱ出版（株）が１９９７年９月１日発行。執筆：井上秀和。 『図解ディジタル回路入門』のｐ．７９〜ｐ．８８（２値パルス・トリガー方式など）。（株）日本理工出版会が２００８年４月２５日に第４版発行。著者：中村次男。

そんな訳で、従来の多値論理回路には『従来の２値ハザードと同様な仕組みで発生する多値ハザードの問題に加えて、特に［多値数がいくつであっても、論理レベルが変化するとき、途中の論理レベル状態を通過することによって発生する多値固有の回路障害、多値ハザードの問題］』が有る。 （ 従来の課題 ）
その上、前述（段落番号０００７〜８）の通り、『多値ハザードが電力損失の増幅・増大に繋（つな）がる』という課題も有る。 ｛ その課題に付随（ふずい）する課題 ｝
さらに、前述（段落番号０００７〜８）の通り、その多値数が大きければ大きい程、それらの課題・悪影響も大きくなる。 （ 大きな多値数ほど課題・悪影響も大きい ）
そこで、本発明は『従来の２値ハザードと同様な仕組みで発生する多値ハザードに加えて、上記［多値固有の多値ハザード］も除去することができる』多値ハザード除去回路を提供することを目的としている。 （ 発明の目的 ）

２つに分けて記述する。第１の「課題を解決するための手段」は以下の通りである。
＊＊＊
３又は３以上の所定の複数をＮで表わし、所定の整数をＰで表わし、所定の自然数をＳで表わしたときに、
「第１電位から第Ｎ電位まで番号順に電位が高くなって行くＮ個の電位を供給し、その各電位がＰ〜（Ｐ＋Ｎ−１）の各整数と順々に１対１ずつ対応すると定義された第１電位供給手段〜第Ｎ電位供給手段」と、
「Ｓ個の入力電位信号の入口となる第１の入口手段〜第Ｓの入口手段」と、
「出力電位信号の出口となる出口手段」と、
「『前記第１電位供給手段〜前記第Ｎ電位供給手段の中で、あらかじめ決められた１つの出力用特定電位供給手段』と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオン・オフ駆動部の間が１方向または双方向にオフとなるプル・スイッチング手段」と、
「『Ｓ＝１の場合は１つの前記入力電位信号に対応する整数、Ｓ≧２の場合は［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のすべて］か［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のうち、少なくとも１つ］』が『Ｐ〜（Ｐ＋Ｎ−１）の整数の中で、あらかじめ決められた１つの入力用特定値』に対してどうなのか、『［等しいのか等しくないのか］、［大きいのか大きくないのか］、［小さいのか小さくないのか］のいずれか１つ』について、それに適用する下記（段落番号［００１３］中）の『２つ又は４つのしきい値電位』に基づいて判別する判別手段」と、
「前記判別手段によって制御され、『その判別結果が肯定であれば前記プル・スイッチング手段をオン駆動し、その判別結果が否定であれば前記プル・スイッチング手段をオフ駆動する』か『正反対に肯定であればオフ駆動し、否定であればオン駆動する』オン・オフ駆動手段」を有する多値論理回路において、
「前記多値論理回路の後段に接続される『２値ハザードを除去する２値ハザード除去手段』」と、
「前記出力電位信号が２値ハザード除去手段にとって２値信号として機能する様にマッチングを行う『プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段』」を有する多値ハザード除去回路。
ただし、その各抵抗手段には定電流ダイオードや「１方向性または双方向性」の定電流手段が含まれる。

●ａ）「等しいのか等しくないのか」の場合は「『等しいのか』では『前記入力用特定値に対応する入力用特定電位』を基準にしてあらかじめ決められたプラス側とマイナス側の両しきい値電位」、「『等しくないのか』では前記入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位、及び、前記入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
●ｂ）「大きいのか大きくないのか」の場合は「『大きいのか』では前記入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」、「『大きくないのか』では前記入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
●ｃ）「小さいのか小さくないのか」の場合は「『小さいのか』では前記入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」、「『小さくないのか』では前記入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」。

第２の「課題を解決するための手段」は以下の通りである。
＊＊＊
３又は３以上の所定の複数をＮで表わし、所定の整数をＰで表わし、所定の自然数をＳで表わしたときに、
「第１電位から第Ｎ電位まで番号順に電位が高くなって行くＮ個の電位を供給し、その各電位がＰ〜（Ｐ＋Ｎ−１）の各整数と順々に１対１ずつ対応すると定義された第１電位供給手段〜第Ｎ電位供給手段」と、
「Ｓ個の入力電位信号の入口となる第１の入口手段〜第Ｓの入口手段」と、
「出力電位信号の出口となる出口手段」と、
「『前記第１電位供給手段〜前記第Ｎ電位供給手段の中で、あらかじめ決められた１つの出力用特定電位供給手段』と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオン・オフ駆動部の間が１方向または双方向にオフとなるプル・スイッチング手段」と、
「『Ｓ＝１の場合は１つの前記入力電位信号に対応する整数、Ｓ≧２の場合は［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のすべて］か［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のうち、少なくとも１つ］』が『Ｐ〜（Ｐ＋Ｎ−１）の整数の中で、あらかじめ決められた、その差が少なくとも２である２つの入力用特定値』に対してどうなのか、『両・前記入力用特定値の間に有るのか無いのか』について下記（段落番号［００１５］中）の『４つのしきい値電位』に基づいて判別する判別手段」と、
「前記判別手段によって制御され、『両・前記入力用特定値の間に有れば前記プル・スイッチング手段をオン駆動し、両・前記入力用特定値の間に無ければ前記プル・スイッチング手段をオフ駆動する』か『正反対に、両・前記入力用特定値の間に有ればオフ駆動し、無ければオン駆動する』オン・オフ駆動手段」を有する多値論理回路において、
「前記多値論理回路の後段に接続される『２値ハザードを除去する２値ハザード除去手段』」と、
「前記出力電位信号が２値ハザード除去手段にとって２値信号として機能する様にマッチングを行う『プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段』」を有する多値ハザード除去回路。
ただし、その各抵抗手段には定電流ダイオードや「１方向性または双方向性」の定電流手段が含まれる。

●ａ）「両・前記入力用特定値の間に有るのか」では「小さい方の前記入力用特定値に対応する第１の入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」と「大きい方の前記入力用特定値に対応する第２の入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
●ｂ）「両・前記入力用特定値の間に無いのか」では「前記第１の入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位」と「前記第２の入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」。

なお、そのＮ（≧３）はＮ値の多値数Ｎを指しており、その使用する整数はＰ〜（Ｐ＋Ｎ−１）である。その第１電位が整数Ｐに、その第２電位が整数（Ｐ＋１）に、……（同様に１つずつ増えて行き）……、そして、その第Ｎ電位が整数（Ｐ＋Ｎ−１）にそれぞれ対応する。
そして、論理（電位）レベルとの関係で言えば次の通りである。ある電位信号が「その第１電位を基準にしたプラス側のしきい値電位」より低ければ、その電位信号は整数Ｐに対応する。ある電位信号が「その第２電位を基準にしたマイナス側のしきい値電位とプラス側のしきい値電位の間」にあれば、その電位信号は整数（Ｐ＋１）に対応する。以下同様に、ある電位信号が順々に「第（Ｎ−１）電位までの各電位を基準にしたプラス側、マイナス側の両しきい値電位間」にあれば、その電位信号は順々に整数（Ｐ＋Ｎ−２）までの各整数に対応する。ある電位信号が「その第Ｎ電位を基準にしたマイナス側のしきい値電位」より高ければ、その電位信号は整数（Ｐ＋Ｎ−１）に対応する。
このため、一般的に、特定値（＝特定の整数）の論理レベルのマイナス側しきい値電位は「特定電位」と「特定電位と『特定電位より１つ下の電位』の真ん中電位」の間に設定される一方、特定値の論理レベルのプラス側しきい値電位は「『特定電位より１つ上の電位』と特定電位の真ん中電位」と「特定電位」の間に設定される。当然の事ながら、同様な事が特定値以外の整数（Ｐ＋１）〜整数（Ｐ＋Ｎ−２）の各判別についても言える。

『トランジスタ回路入門講座５ ディジタル回路の考え方』、ｐ．４６〜ｐ．４７の『４・６ 論理回路使用上の注意 〔１〕論理電圧レベルと雑音余裕』。監修：雨宮好文・小柴典居（つねおり）。著者：清水賢資（けんすけ）・曽和将容（まさひろ）。（株）オーム社が昭和５６年５月２０日発行。 『よくわかるディジタル電子回路』、ｐ．７６〜ｐ．８０の『［１］論理レベル〜［２］雑音余裕度』。著者：関根慶太郎、（株）オーム社が平成９年７月２５日発行。 『論理回路入門』、ｐ．１２６〜ｐ．１２８の『６．４ ＩＣの特性 （１）信号の電圧値と雑音余裕度』。著者：浜辺隆二、森北出版（株）が２００１年９月２８日発行。 『パルス・ディジタル回路』、ｐ．１２５〜ｐ．１３０の『５．回路の基本特性 ５・１ パルス・ディジタル回路の振幅特性』。著者：川又晃。日刊工業新聞社が１９９５年２月１５日発行。 『パルスとデジタル回路』、ｐ．１２８の『スレッショルドレベル』とｐ．１２９の『論理レベル』。編集：米山正雄。執筆：大原茂之・吉川（きっかわ）澄男・篠崎寿夫・高橋史郎。東海大学出版会が２００１年４月５日発行。

どちら（段落番号００１２〜１３と段落番号００１４〜１５）の場合も、「その多値論理回路中で」又は「その入力前に」又は「その入力時に」発生した多値ハザードを、「『前記多値論理回路』と『前記プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段』の組合せが持つ多値・２値コード変換機能」によって２値ハザードを含む前記２値信号に変換する。
ただし、この段階では前記２値信号は通常の２値信号である場合も有るし、暫定（ざんてい）的な２値信号の場合も有る。その暫定的な２値信号の「ＨレベルとＬレベル」は通常の２値回路の２値信号の「ＨレベルとＬレベル」とは違う。ほとんどの場合、両２値信号は互いに電位レベルが異なる。すなわち、例えば数値で言えば、多値でも「１と０」の２数値の場合も有るが、ほとんどが「５と０」とか「３と０」とかの２数値であって、通常の２値回路の「１と０」の２数値ではない。
しかし、「前記２値ハザード除去手段、又は、前記２値ハザード除去手段の後段に接続されるであろう２値回路」の入力部に有る２値（数値）判別手段は、Ｈレベルの下限値より高い入力電位信号をＨレベル信号と判別する一方、Ｌレベルの上限値より低い入力電位信号をＬレベル信号と判別するので、その２値（数値）判別手段が上記の暫定的な２値信号を通常の２値信号に変換する。すなわち、前記出力電位信号が２値ハザード除去手段にとって２値信号として機能する様にマッチングを行う。
あるいは、「前記２値ハザード除去手段、又は、前記２値ハザード除去手段の後段に接続されるであろう２値回路」の入力部に有るクランプ手段（例：２つのクランプ・ダイオード等。）が、その暫定（ざんてい）的な２値信号の上限をその２値電源のプラス側電源電位にクランプする一方、その暫定的な２値信号の下限をその２値電源のマイナス側電源電位にクランプして、その暫定的な２値信号を通常の２値信号に変換する。
そして、前記２値ハザード除去手段が「２値ハザードを除去した『暫定的な２値信号、又は、通常の２値信号』」を出力する。その出力信号が暫定的な２値信号であれば、前述の「後段に接続されるであろう２値回路」が通常の２値信号に変換する。

前記２値ハザード除去手段の例としては『クロック信号で制御された２値ゲート回路に、ハザードが現われる２値の出力信号を入力する』という良く行われる常套（じょうとう）手段を用いた回路である。
●イ）その暫定的（ざんてい）な２値信号を通常の２値信号に変換しない前記２値ハザード除去手段の例として、４端子のＰＭＯＳ又はＮＭＯＳで構成されたパス・トランジスタ型トランスファー・ゲート手段が有る。クロック信号に基づいて「その多値論理回路の出力信号に多値ハザードが現われる期間」中そのトランスファー・ゲート手段の入出力間を遮断（しゃだん）する一方、「その多値ハザードが現われず、その出力信号が安定する期間」中にそのトランスファー・ゲート手段の入出力間を接続する。
当然の事ながら、そのトランスファー・ゲート手段の後段には「そのトランスファー・ゲート手段の遮断中、自分の入力端子が開放になっても支障が無い２値回路」が接続される。この事は下記●ロ）項の場合も同様である。
●ロ）その暫定的な２値信号を通常の２値信号に変換する前記２値ハザード除去手段の例として、その入力部に２値（数値）判別手段を持つ２値３ステート・バッファー手段が有る。クロック信号に基づいて「その多値論理回路の出力信号に多値ハザードが現われる期間」中そのバッファー手段の入出力間を遮断（しゃだん）する一方、「その多値ハザードが現われず、その出力信号が安定する期間」中にそのバッファー手段の入出力間を接続する。
●ハ）２値３ステート・バッファーの後段に２値メモリー手段を設ける例も有る。クロック信号に基づいて「その多値論理回路の出力信号に多値ハザードが現われる期間」中そのバッファーの入出力間を遮断（しゃだん）する一方、「その多値ハザードが現われず、その出力信号が安定する期間」中にそのバッファーの入出力間を接続してその２値メモリー手段を書き換える。
●ニ）同期型２値フリップ・フロップの例も有る。同様に多値ハザードの消滅後にその多値論理回路の出力信号が安定してからクロック信号に基づいてその出力信号を保持してそのフリップ・フロップの出力側に出力する。
以上の様にして、「多値ハザードの問題」を極めて容易に解決することができる。

ところで、本発明が請求項３記載の多値ハザード除去手段である場合、請求項１又は２記載の多値ハザード除去手段が正論理に対応するのに対して、請求項３記載の多値ハザード除去手段は負論理に対応する。その多値論理機能が元と同じ場合も有るし、違う場合も有る。この辺の話は各２値回路の正論理と負論理の関係と同様である。
図１の実施例〜図８の実施例、段落番号［００４９］の実施例９及び段落番号［００５０］の実施例１０の各実施例またはその各派生実施例において各電源電位の高低を正反対にして、各可制御スイッチング手段を「それと相補関係に有る可制御スイッチング手段（例：Ｎチャネル型ＭＯＳ・ＦＥＴに対するＰチャネル型ＭＯＳ・ＦＥＴ）」で１つずつ置き換え、方向性または電圧極性の有る各構成要素（例：ダイオード）の向きを逆にした「元の実施例に対して電圧方向または電圧極性に関して対称的な関係に有る実施例」もまた可能である。この対称的な関係に有る実施例は請求項３記載の多値ハザード除去手段に対応する。
『電気学会 電気専門用語集 Ｎｏ．９ パワーエレクトロニクス』、著者：「電気学会 電気用語標準特別委員会」・「電気学会 半導体電力変換装置用語小委員会」、編者：（社）電気学会、（株）コロナ社が２０００年２月２８日改正版第１刷発行。参考：用語「可制御スイッチ、可制御デバイス」など。なお、「バルブ（弁）」の意味はほぼ「スイッチ」と同じである。

その結果、本発明には『従来の２値ハザードと同様な仕組みで発生する多値ハザードに加えて、特に［その多値数Ｎ（＝Ｎ値のＮのこと。）がいくつであっても、多値回路｛例：多値論理回路、多値演算回路（又は多進法演算回路）、多値ディジタル回路など。｝において発生した多値固有の多値ハザードも除去することができる』という効果が有る。

本発明の１実施例を示す回路図である。 本発明の１実施例を示す回路図である。 本発明の１実施例を示す回路図である。 本発明の１実施例を示す回路図である。 本発明の１実施例を示す回路図である。 本発明の１実施例を示す回路図である。 本発明の１実施例を示す回路図である。 本発明の１実施例を示す回路図である。 本発明の構成手段である（基本・）多値論理回路の等価回路と双対性について説明する回路図である。 本発明の構成手段である（基本・）多値論理回路の基になる新・多値論理『フージ（Ｈｏｏｊｉ）代数』の『極めて柔軟な完全（性）』を裏付ける、１０値の第１回路を示す回路図である。 図１０の合成・多値論理回路の、説明の為に簡略化された真理値表を示す真理値表・図である。 同じく新・多値論理『フージ代数』の『極めて柔軟な完全（性）』を裏付ける、３値の第２回路を示す回路図である。 図１２の合成・多値論理回路の真理値表を示す真理値表・図である。 図１０、図１２の各回路で使う、新・多値論理『フージ代数』に基づいた多値（特定値）ＡＮＤ回路の１例を示す回路図である。 図１０、図１２の各回路で使う、新・多値論理『フージ代数』に基づいた多値（特定値）ＮＯＴ回路をの１例を示す回路図である。

本発明をより詳細に説明するために以下添付図面に従ってこれを説明する。ただし、各実施例中ｎとｐが前述したＮとＰに相当する。また、ｍは出力用特定値で、「前述した出力用特定電位供給手段の出力用特定電位ｖｍ」に対応し、「ｐ＋ｎ−１≧ｍ≧ｐ」の関係に有る。さらに、Ｖ（ｐ−１）〜Ｖ（ｐ＋ｎ−１）、Ｖ（ｐ＋ｎ）は電源線で、これらの電位をｖ（ｐ−１）〜ｖ（ｐ＋ｎ−１）、ｖ（ｐ＋ｎ）で表わし、この順序で電位は高くなって行く。
それから、例えばダイオード３６、抵抗２８又は「ツェナー・ダイオード２つを逆向きに直列接続したツェナー・ダイオード対」等、点線で回路構成手段の接続を示す場合は「その接続あるいは挿入・接続が有る場合と無い場合」が有ることを意味する。
そして、主に請求項１又は２記載の多値ハザード除去手段の正論理の各実施例について説明するが、請求項３記載の多値ハザード除去手段の負論理の各実施例については前述（段落番号［００２０］）の通りである。

図１の実施例１では次の通り各構成要素が前述［段落番号００１２〜１３］（請求項１に対応。）した各構成手段に相当し、Ｓ＝１、ｐ＝０（ゼロ）で、「ｎ≧３」、「ｎ−１≧ｍ≧０」の関係に有る。出力用特定値ｍは入力用特定値を兼ねるので、出力用特定電位ｖｍは前記入力用特定電位を兼ねる。
●ａ）電位ｖ０（ブイ・ゼロ）〜電位ｖ（ｎ−１）が前述した第１電位〜第Ｎ電位に。
●ｂ）電源線Ｖ０〜電源線Ｖ（ｎ−１）が前述した第１電位供給手段〜第Ｎ電位供給手段に。
●ｃ）入力端子Ｉｎが前述した第１（Ｓ＝１）の入口手段に。
●ｄ）出力端子Ｏｕｔが前述した出口手段に。
●ｅ）電源線Ｖｍが前述した出力用特定電位供給手段（＝入力用特定電位供給手段）に。
なお、図示されていないが、当然の事ながら、各・両電位供給手段間には直流電源手段が１つずつ接続されている。
●ｆ）トランジスタ３、５の直列回路が前述したプル・スイッチング手段に。
★★参 考：特開２００６−２５２７４２号（特許文献８）
●ｇ）「トランジスタ１、２、１７及び抵抗２０、２１が構成する回路部」が前述した判別手段に。

●ｈ）トランジスタ２２〜２５（とダイオード３６）の回路部が前述したオン・オフ駆動手段に。
（なお、点線で示すダイオード３６は無い場合も有るが、有った方が良い。無い場合、トランジスタ５のオフ駆動時に出力端子Ｏｕｔの電位が電位ｖ（ｍ＋１）より高い場合、トランジスタ５のソース・ゲート静電容量の充電電流が出力端子Ｏｕｔからトランジスタ５の内蔵ダイオードとトランジスタ２２を経て電源線Ｖ（ｍ＋１）へ流れてしまう。）
●ｉ）「電源線Ｖ０〜電源線Ｖ（ｎ−１）、トランジスタ１、２、３、５、１７、２２〜２５及び抵抗２０、２１等（直流電源は図示せず。）が構成する多値論理回路」が前述した多値論理回路に。
●ｊ）抵抗２６又は抵抗２６、２８が前述した「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」に。
｛なお、Ｄ型フリップ・フロップ２７の入力部に「Ｄ端子の電位の上限と下限それぞれを電源電位ｖ０、ｖ（−１）それぞれにクランプするクランプ・ダイオード２つ（図示せず。）」が接続されていて、特定電位ｖｍがＤ型フリップ・フロップ２７のプラス側電源電位（電位ｖ０）より高い場合、抵抗２８を接続する。｝
●ｋ）「Ｄ型フリップ・フロップ２７と同期信号供給手段（又はタイミング信号供給手段またはクロック・パルス供給手段）（図示せず。）の組合せ回路部」が前述した２値ハザード除去手段に。

上述の通り出力用特定値（＝出力用特定電位に対応する整数）ｍは入力用特定値を兼ね、電源線Ｖｍは入力用特定電位供給手段と出力用特定電位供給手段を兼ね、電位ｖｍは入力用特定電位と出力用特定電位を兼ねるので、入力用特定値ｍの論理レベルのしきい値電位などに関しては以下の通りである。
●ｍ＝ｎ−１の場合（つまりｍが最高数値の場合）、電位ｖ（ｎ−１）を基準にしたマイナス側しきい値電位。
従って、その入力電位（＝入力端子Ｉｎの電位）がそのマイナス側しきい値電位より高ければ、その入力数値は（ｎ−１）と判別される。この場合、電位ｖｎの電源線Ｖｎを追加する必要が有り、電源線Ｖｎ等は前記判別手段に含まれることになる。
●ｎ−１＞ｍ＞０（ゼロ）の場合（つまりｍが中間数値の場合）、各中間電位ｖｍを基準にしたプラス側しきい値電位とマイナス側しきい値電位。
従って、その入力電位（＝入力端子Ｉｎの電位）がその両しきい値電位間に在れば、その入力数値はその中間数値ｍ（ｎ−１＞ｍ＞０）と判別される。
●ｍ＝０（ゼロ）の場合（つまりｍが最低数値の場合）、電位ｖ０を基準にしたプラス側しきい値電位。
従って、その入力電位（＝入力端子Ｉｎの電位）がそのプラス側しきい値電位より低ければ、その入力数値は０（ゼロ）と判別される。この場合、電位ｖ（−１）の電源線Ｖ（−１）等も前記判別手段に含まれることになる。

その結果、その入力数値が特定値ｍのときトランジスタ１、２、１７、２３、２４、３、５がオンとなり、トランジスタ２２、２５がオフとなる為、出力端子Ｏｕｔの電位は電位ｖｍになる。一方、入力数値が特定値ｍ以外のときトランジスタ「１か２」、１７、２３、２４、３、５がオフとなり、トランジスタ２２、２５がオンとなる為、出力端子Ｏｕｔの電位は電位ｖ（−１）にプル・ダウンされる。
このため、本発明者はこの多値論理回路を「多値特定値ＥＱＵＡＬ（イコール）回路」｛あるいはゴルフ用語で統一して「多値特定値ＥＶＥＮ（イーブン）回路」｝と呼ぶ。
また、前述した判別手段として「トランジスタ１、２、１７及び抵抗２０、２１が構成する回路部」を「後述する図８の実施例８中のトランジスタ１、２、５１及び抵抗２０、２１が構成する回路部」で置き換えると、トランジスタ３、５の両オン・オフ動作が正反対になるので、本発明者はこの多値論理回路を「多値特定値ＮＯＴ（ノット）回路｛あるいは多値特定値ＥＶＥＮ回路の否定で多値特定値ＮＥＶＥＮ（ネーブン）回路｝」と呼ぶ。

図１の実施例１の動作は次の通りである。「その多値論理回路」、「抵抗２６又は抵抗２６、２８」及び「Ｄ型フリップ・フロップ２７の入力部に有る『２値（数値）判別手段またはクランプ・ダイオード２つ』」の組合せは『容易に多値信号を通常の２値信号に変換することができる』という機能を持っている。
つまり、その多値論理回路には『その後段の２値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無い』という効果・特徴が有る。
その第１の理由は、その多値論理回路の出力が「出力用特定値」と「出力開放」という２種類の出力に限定されている、からである。
その第２の理由は、「２値回路が、そのＨレベルの下限値より高いすべての『多値信号電位または多値信号電圧』を常に『Ｈレベル』と判別し、そのＬレベルの上限値より低いすべての『多値信号電位または多値信号電圧』を常に『Ｌレベル』と判別する」という２値回路・固有の動作特性を積極的に有益に活用している、からである。
あるいは、「２値回路の入力部に有るクランプ・ダイオード２つが、『多値信号電位または多値信号電圧』の上限をその２値回路のプラス側電源電位（又はプラス側電源電圧）にクランプする一方、その下限をその２値回路のマイナス側電源電位（又はマイナス側電源電圧）にクランプする」という２値回路の動作を積極的に有益に活用している、からである。
この図１に示す実施例１の場合、その２値回路はＤ型フリップ・フロップ２７である。
もし、「その多値論理回路中で」又は「その入力前に」又は「その入力時に」多値ハザードが発生すると、「その多値論理回路」、「抵抗２６又は抵抗２６、２８」及び「Ｄ型フリップ・フロップ２７の入力部に有る『２値（数値）判別手段またはクランプ・ダイオード２つ』」の組合せがその多値ハザードを２値ハザードに変えてしまう。

また、多値ハザードが現われる期間は回路の設計段階で予測できるので、その多値ハザードの出現タイミングと同期信号（又はタイミング信号またはクロック信号）のタイミングを擦（す）り合わせることができる。
このため、「多値ハザードが出力端子Ｏｕｔの電位信号に現われる期間」中、図１中に図示された同期信号がロー・レベルな為、Ｄ型フリップ・フロップ２７はその出力電位信号を無視して前のデータを記憶・保持し続ける。
一方、「その多値ハザードが出力端子Ｏｕｔの電位信号に現われず、出力端子Ｏｕｔの電位信号が安定する期間」中にその同期信号が立ち上がる為、Ｄ型フリップ・フロップ２７はその出力電位信号を取り入れ、新しいデータとして記憶・保持する。
あとは同様に、Ｄ型フリップ・フロップ２７はその同期信号に基づいて「データの書換え」と「新データの記憶・保持」を行（おこな）って行くので、Ｄ型フリップ・フロップ２７はその「多値ハザードから変換された２値ハザード」を除去した２値信号を出力することができる。
以上の様にして、図１の実施例１は多値ハザードを２値ハザードに変えて除去することができる。

●なお、抵抗２８を接続して抵抗分圧することも考えられる。特にｖｍ≠ｖ０（ゼロ）で、２値のＤ型フリップ・フロップ２７のＤ端子がクランプ・ダイオードによって２値のプラス側電源電位（この場合、電位ｖ０）に電位クランプされている場合、電源短絡防止用に抵抗２８が必要である。（派生実施例）
●また、抵抗２６又は２８の代わりに抵抗手段として１方向性あるいは双方向性の定電流手段（例：定電流ダイオード、「定電流ダイオード２つを逆向きに直列接続したもの」等。）を使うことができるし、抵抗２６の代わりにカレント・ミラー回路を使うことができる。両方とも定電流手段のときはその出力電圧比はそのＤ端子のＨレベル電圧を考慮する。
●さらに、Ｄ型フリップ・フロップ２７の代わりに前述（段落番号００１９）した「２値３ステート・バッファー等」又は「２値３ステート・バッファーとその後段の２値メモリー手段の組合せ」などを用いても構わない。（派生実施例）
●それから、フリップ・フロップや３ステート・バッファー等がそのクロック信号に基づいて動作するトリガー方式の種類には以下３つの方式が有るので、他のトリガー方式に変更することもできる。（派生実施例）
イ）レベル・トリガー方式
ロ）エッジ・トリガー方式
ハ）パルス・トリガー方式（＝マスター・スレーブ方式）
『図解ディジタル回路入門』のｐ．７９〜ｐ．８８。（株）日本理工出版会が２００８年４月２５日に第４版発行。著者：中村次男。

●ところで、図１の実施例１中の接続端子ｃｔ１の接続を切り離し、トランジスタ１のソースを電源線Ｖ（ｍ＋２）〜電源線Ｖｎ（図示せず。）のいずれか１つに接続し直して、その多値論理回路部を「後述する図２の実施例２の様な『多値特定値ＢＥＴＷＥＥＮ（ビトウィーン）回路」又は『多値特定値ＩＮ（イン）回路』又は『多値特定値ＮＯＵＴ（ナウト）回路』と本発明者が呼ぶ多値論理回路」にすることも考えられる。（派生実施例）
あるいは、図１の実施例１中の接続端子ｃｔ２の接続を切り離し、トランジスタ２のソースを電源線Ｖ（−１）〜電源線Ｖ（ｍ−２）のいずれか１つに接続し直して、その多値論理回路部を「後述する図２の実施例２の様な『多値特定値ＢＥＴＷＥＥＮ（ビトウィーン）回路」又は『多値特定値ＩＮ（イン）回路』又は『多値特定値ＮＯＵＴ（ナウト）回路』と本発明者が呼ぶ多値論理回路」にすることも考えられる。（派生実施例）
これらの派生実施例は請求項２記載の多値ハザード除去回路に対応する。なお、この為、本当は入力端子を「Ｉｎ」ではなく「Ｔｉｎ」とし、出力端子を「Ｏｕｔ」ではなく「Ｔｏｕｔ」とした方が混同し難くなって良いのだが。
●そして、図１の実施例１において、トランジスタ２２〜２５、３、５と抵抗２１を取り外し、接続端子ｃｔ５を直接出力端子Ｏｕｔとすることも可能である。（派生実施例）
あるいは、図１の実施例１において、「トランジスタ５の代わりにダイオードを用いてトランジスタ３と共に１方向性プル・ダウン手段を構成するか」又は「トランジスタ５を取り外してトランジスタ３のドレイン端子を出力端子Ｏｕｔにして逆導通型プル・ダウン手段を構成して」、Ｄ型フリップ・フロップ２７を両電源線「Ｖｎ・Ｖ（ｎ−１）｛又はＶ（ｎ−１）・Ｖ（ｎ−２）｝」間に接続変更し、抵抗２６の一端を電源線Ｖ（−１）から電源線Ｖｎ｛又はＶ（ｎ−１）｝に接続変更した実施例も可能である。（派生実施例）
あるいは、図１の実施例１において、「トランジスタ３を取り外してトランジスタ５のソース端子を電源線Ｖｍに直結して逆導通型プル・アップ手段を構成したり」又は「トランジスタ３を取り外してトランジスタ５のソース端子を電源線Ｖｍに直結し、トランジスタ５のドレイン端子と出力端子Ｏｕｔの間にダイオードを挿入・接続して１方向性プル・アップ手段を構成したり」することも可能である。（派生実施例）
●あと、ｐ≠０（ゼロ）の場合は、それぞれにｐを加算して、０（ゼロ）→ｐすなわち「Ｖ０→Ｖｐ、ｖｏ→ｖｐ」、ｎ→（ｐ＋ｎ）にそれぞれ置き換わるだけである。従って、Ｖ（ｎ−１）→Ｖ（ｐ＋ｎ−１）、「ｎ−１≧ｍ≧０」→「ｐ＋ｎ−１≧ｍ≧ｐ」にそれぞれ置き換わる。

図２に示す実施例２は図１の実施例において（数値）判別回路部を別タイプに置き換えた多値ハザード除去回路で、「トランジスタ３１〜３３、ダイオード３４〜３５及び抵抗２０〜２１の回路部分」がその（数値）判別回路部である。ただし、Ｓ＝１、ｐ＝０で、「ｎ−１＞ｋ≧ｌ（エル）≧ｍ＋１」及び「ｍ−１≧０（ゼロ）」の関係すなわち「ｎ−２＞ｋ−１≧ｌ（エル）−１≧ｍ≧１」の関係に有る。
ｋとｌ（エル）は請求項２記載中の２つの入力用特定値、ｍは請求項１又は２記載中の出力用特定値、ｖｋとｖｌは請求項２記載中の２つの入力用特定電位、ｖｍは請求項１又は２記載中の出力用特定電位、電源線Ｖｋ、Ｖｌは請求項２記載中の２つの入力用特定電位供給手段、そして、電源線Ｖｍは請求項１又は２記載中の出力用特定電位供給手段である。
そして、点線で示すダイオード３６は無い場合も有るが、有った方が良い。無い場合、トランジスタ３のオフ駆動時に出力端子Ｏｕｔの電位が電位ｖ（ｍ−１）より低い場合、トランジスタ３のゲート・ソース静電容量の充電電流が電源線Ｖ（ｍ−１）からトランジスタ２３とトランジスタ３内蔵ダイオードを経て出力端子Ｏｕｔへ流れてしまう。

●ｋ＝ｌ（エル）の場合、実施例２は請求項１記載の多値ハザード除去回路に対応する。
入力数値がｋのときトランジスタ３１〜３３、２３、２４がオフとなり、トランジスタ２２、２５、３、５がオンとなる為、出力端子Ｏｕｔの電位は電位ｖｍになる。一方、入力数値がｋでないときトランジスタ「『３１、３３』又は３２」、２３、２４がオンとなり、トランジスタ２２、２５、３、５がオフとなる為、出力端子Ｏｕｔの電位は電位ｖ０にプル・ダウンされる。
このため、本発明者はこの多値論理回路を「多値特定値ＥＱＵＡＬ（イコール）回路」｛あるいはゴルフ用語で統一して「多値特定値ＥＶＥＮ（イーブン）回路」｝と呼ぶ。
また、接続端子ｃｔ５の所に「トランジスタ２４、２５の様に両電源線Ｖ（ｍ＋１）・Ｖ（ｍ−１）間に接続された２値インバーター回路」を挿入・接続して、接続端子ｃｔ５の出力信号を反転させれば、トランジスタ３、５の両オン・オフ動作も正反対になるので、本発明者はこの多値論理回路を「多値特定値ＮＯＴ（ノット）回路｛あるいは多値特定値ＥＶＥＮ回路の否定で多値特定値ＮＥＶＥＮ（ネーブン）回路｝」と呼ぶ。
あるいは、両・接続端子ｃｔ３、ｃｔ４とトランジスタ３、５の両ゲート端子の接続を正反対にして、トランジスタ３、５の両オン・オフ動作も正反対にすることも考えられるが、この多値特定値ＮＯＴ（ノット）回路の場合、前述（段落番号［００３２］中の「そして……。」の記載部分）と同様にダイオード３６をトランジスタ２４、２５の両ドレイン間に接続し、ダイオード３６のアノード側を接続端子ｃｔ４とした方が良い。
この後者の「ＮＯＴ回路への変更」とその「ダイオード３６の接続」に関する事は図１の実施例１でも言える。

●ｋ≠ｌ（エル）の場合、実施例２は請求項２記載の多値ハザード除去回路に対応する。
ｋ≧（入力数値）≧ｌ（エル）のとき出力端子Ｏｕｔの電位は電位ｖｍになる一方、「（入力数値）＞ｋ」又は「ｌ（エル）＞（入力数値）」のとき出力端子Ｏｕｔの電位は電位ｖ０にプル・ダウンされる。
このため、本発明者はこの多値論理回路を「２つの入力特定値が（ｋ＋１）と｛ｌ（エル）＋１｝である多値特定値ＢＥＴＷＥＥＮ（ビトウィーン）回路」｛あるいはゴルフ用語で統一して「多値特定値ＩＮ（イン）回路」｝とか、「２つの入力特定値がｋとｌ（エル）である多値特定値ＮＯＵＴ（ナウト）回路｛＝多値特定値ＯＵＴ（アウト）回路の否定｝」と呼ぶ。
そして、本発明者は前者の否定回路を「２つの入力特定値が（ｋ＋１）と｛ｌ（エル）＋１｝である多値特定値ＮＯＢＥＴＷＥＥＮ（ノー・ビトウィーン）回路」（あるいは「多値特定値ＮＩＮ（ニン）回路」）と呼び、後者の肯定回路を「２つの入力特定値がｋとｌ（エル）である多値特定値ＯＵＴ（アウト）回路」と呼ぶ。

その否定のために、例えば接続端子ｃｔ５の所に「トランジスタ２４、２５の様に両電源線Ｖ（ｍ＋１）・Ｖ（ｍ−１）間に接続された２値インバーター回路」を挿入・接続して、接続端子ｃｔ５の出力信号を反転させて、トランジスタ３、５の両オン・オフ動作も正反対にすれば良い。
あるいは、例えば両・接続端子ｃｔ３、ｃｔ４とトランジスタ３、５の両ゲート端子の接続を正反対にして、トランジスタ３、５の両オン・オフ動作を正反対にすることも考えられるが、これらの否定回路の場合、前述（段落番号［００３２］中の「そして……。」の記載部分）と同様にダイオード３６をトランジスタ２４、２５の両ドレイン間に接続し、ダイオード３６のアノード側を接続端子ｃｔ４とした方が良い。
ｋ＝ｌ（エル）の場合もｋ≠ｌ（エル）の場合も、あとの「プル・ダウン抵抗２６又は『２６、２８』とＤ型フリップ・フロップ２７」の各動作は図１の実施例１の場合（段落番号００２８〜００２９）と同様である。

●なお、前述（段落番号００３０）した４つの事（なお……。また、……。さらに、……。それから、……。）は実施例２についても同様に言える。
●また、図２の実施例２において、トランジスタ２２〜２５、３、５と抵抗２１を取り外し、接続端子ｃｔ５を直接出力端子Ｏｕｔとすることも可能である。（派生実施例）
あるいは、図２の実施例２において、「トランジスタ３の代わりにダイオードを用いてトランジスタ５と共に１方向性プル・アップ手段を構成したり」又は「トランジスタ３を取り外してトランジスタ５のドレイン端子を出力端子Ｏｕｔにして逆導通型プル・アップ手段を構成したり」することも可能である。（派生実施例）
あるいは、図２の実施例２において、「トランジスタ５を取り外してトランジスタ３のソース端子を電源線Ｖｍに直結して逆導通型プル・ダウン手段を構成するか」又は「トランジスタ５を取り外してトランジスタ３のソース端子を電源線Ｖｍに直結し、トランジスタ３のドレイン端子と出力端子Ｏｕｔの間にダイオードを挿入・接続して１方向性プル・ダウン手段を構成して」、Ｄ型フリップ・フロップ２７を両電源線「Ｖｎ・Ｖ（ｎ−１）｛又はＶ（ｎ−１）・Ｖ（ｎ−２）｝」間に接続変更し、抵抗２６の一端を電源線Ｖ（−１）から電源線Ｖｎ｛又はＶ（ｎ−１）｝に接続変更した実施例も可能である。（派生実施例）

●さらに、多値特定値ＩＮ（イン）回路と多値特定値ＮＯＵＴ（ナウト）回路の違いは、前者が両・入力用特定値ｋとｌ（エル）を含まないのに対して後者は両・入力用特定値ｋとｌ（エル）を含むことである。
一方、多値特定値ＮＩＮ（ニン）回路と多値特定値ＯＵＴ（アウト）回路の違いは、前者が両・入力用特定値ｋとｌ（エル）を含むのに対して後者は両・入力用特定値ｋとｌ（エル）を含まないことである。
●それから、ｐ≠０（ゼロ）の場合、それぞれにｐを加算して、０（ゼロ）→ｐすなわち「Ｖ０→Ｖｐ、ｖｏ→ｖｐ」、ｎ→（ｐ＋ｎ）、Ｖ（ｎ−１）→Ｖ（ｐ＋ｎ−１）、そして、「ｎ−２＞ｋ−１≧ｌ（エル）−１≧ｍ≧１」→「ｐ＋ｎ−２＞ｋ−１≧ｌ（エル）−１≧ｍ≧ｐ＋１」にそれぞれ置き換わるだけである。

◆◆蛇足ながら、特開２００５−２３６９８５号の明細書・段落番号［００３３］には『ＡＮＤ』、『ＮＡＮＤ』、『ＯＲ』、『ＮＯＲ』のグループと『ＢＥＴＷＥＥＮ』、『ＮＯＢＥＴＷＥＥＮ』の組合せについて記載されている。
同様に、『ＡＮＤ』、『ＮＡＮＤ』、『ＯＲ』、『ＮＯＲ』のグループと『ＩＮ（イン）』、『ＮＩＮ（ニン）』、『ＯＵＴ（アウト）』、『ＮＯＵＴ（ナウト）』のグループの組合せが以下の通り考えられる。
●多値特定値ＡＮＤ・ＩＮ回路＝多値特定値ＡＮＤ・ＢＥＴＷＥＥＮ回路
●多値特定値ＮＡＮＤ・ＩＮ回路＝多値特定値ＮＡＮＤ・ＢＥＴＷＥＥＮ回路
●多値特定値ＡＮＤ・ＮＩＮ回路＝多値特定値ＡＮＤ・ＮＯＢＥＴＷＥＥＮ回路
●多値特定値ＮＡＮＤ・ＮＩＮ回路＝多値特定値ＮＡＮＤ・ＮＯＢＥＴＷＥＥＮ回路
＊＊＊
●多値特定値ＯＲ・ＩＮ回路＝多値特定値ＯＲ・ＢＥＴＷＥＥＮ回路
●多値特定値ＮＯＲ・ＩＮ回路＝多値特定値ＮＯＲ・ＢＥＴＷＥＥＮ回路
●多値特定値ＯＲ・ＮＩＮ回路＝多値特定値ＯＲ・ＮＯＢＥＴＷＥＥＮ回路
●多値特定値ＮＯＲ・ＮＩＮ回路＝多値特定値ＮＯＲ・ＮＯＢＥＴＷＥＥＮ回路
＊＊＊
●多値特定値ＡＮＤ・ＯＵＴ回路
●多値特定値ＮＡＮＤ・ＯＵＴ回路
●多値特定値ＡＮＤ・ＮＯＵＴ回路
●多値特定値ＮＡＮＤ・ＮＯＵＴ回路
＊＊＊
●多値特定値ＯＲ・ＯＵＴ回路
●多値特定値ＮＯＲ・ＯＵＴ回路
●多値特定値ＯＲ・ＮＯＵＴ回路
●多値特定値ＮＯＲ・ＮＯＵＴ回路
なお、最初に提案する為、取り敢（あ）えず各機能に冗長（じょうちょう）性を持たせたので、一部機能が重複するが、もし広く利用されて行くなら、利用し易い様にこれらの回路名や機能は収斂（しゅうれん）されて行くだろう。
つまり、最初に提案するので、取り敢（あ）えず重複する機能を持たせているが、もし広く利用されて行くなら、利用し易い様にこれらの回路名や機能は整理されて行くと本発明者は思う。

実施例３を図３に示す。ただし、前述した「２値ハザード除去手段」と「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」は図示していないが、「図１の実施例１又は図２の実施例２」中で用いた「Ｄ型フリップ・フロップ２７や抵抗２６等」の２値ハザード除去手段などを実施例３中の出力端子Ｏｕｔに接続する。また、Ｓ＝１、ｐ＝０、「ｎ≧３」である。さらに、ふつう「ｎ−２≧ｍ≧１」であるが、「ｎ＝ｍ＋１」または「ｍ＝０」でも構わない。ただし、「電位ｖｎの電源線Ｖｎ」又は「電位（−１）の電源線Ｖｎ（−１）」を追加する必要が有る。
なお、図３中の多値論理回路は「多値特定値ＥＱＵＡＬ（イコール）回路」あるいは「多値特定値ＥＶＥＮ（イーブン）回路」で、その双方向性スイッチング手段部のターン・オフを速める為に、そのオフ駆動時「その双方向性スイッチング手段を構成するトランジスタ３〜６の全ゲート・ソース間静電容量」を両放電手段（＝トランジスタ３７、ダイオード３９及び抵抗１５の接続体と、トランジスタ３８、ダイオード４０及び抵抗１６の接続体）が速やかに放電させる。
また、本当は入力端子を「Ｉｎ」ではなく「Ｔｉｎ」とし、出力端子を「Ｏｕｔ」ではなく「Ｔｏｕｔ」とした方が混同し難くなって良い。
特開平６−１９６９９１号（双方向性スイッチング手段） 特許第３，４２３，７８０号（双方向性スイッチング手段） 特開昭５１−１３５３５５号（放電手段、ターン・オフ高速化） 特開昭５３−６８０６６号（放電手段、ターン・オフ高速化） 特開昭４８−７１８７４号（３端子スイッチ） 特開昭５５−１３６７２７号（３端子スイッチ）

さらに、ｐ≠０（ゼロ）の場合は、それぞれにｐを加算して、０（ゼロ）→ｐすなわち「Ｖ０→Ｖｐ、ｖｏ→ｖｐ」、ｎ→（ｐ＋ｎ）、Ｖ（ｎ−１）→Ｖ（ｐ＋ｎ−１）、そして、「ｎ−１≧ｍ≧０（ゼロ）→ｐ＋ｎ−１≧ｍ≧ｐにそれぞれ置き換わるだけである。
特開２００５−１９８２２６号（新・多値論理に基づく多値論理回路）

実施例４を図４に示す。ただし、前述した「２値ハザード除去手段」と「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」は図示していないが、「図１の実施例１又は図２の実施例２」中で用いた「Ｄ型フリップ・フロップ２７や抵抗２６等」の２値ハザード除去手段などを実施例４中の出力端子Ｏｕｔに接続する。また、Ｓ＝１、ｐ＝０、「ｎ≧３」である。さらに、ふつう「ｎ−２≧ｍ≧１」であるが、「ｎ＝ｍ＋１」又は「ｍ＝０」でも構わない。ただし、「電位ｖｎの電源線Ｖｎ」又は「電位（−１）の電源線Ｖｎ（−１）」を追加する必要が有る。
●なお、図４中の多値論理回路は「多値特定値ＥＱＵＡＬ（イコール）回路」あるいは「多値特定値ＥＶＥＮ（イーブン）回路」で、その双方向性スイッチング手段部のターン・オフを速める為に、オフ駆動時に「その双方向性スイッチング手段を構成するトランジスタ３〜４の両ゲート・ソース間静電容量」を放電手段（＝トランジスタ３７、ダイオード３９及び抵抗１５の接続体）が速やかに放電させる。
●また、ｐ≠０（ゼロ）の場合は、それぞれにｐを加算して、０（ゼロ）→ｐすなわち「Ｖ０→Ｖｐ、ｖｏ→ｖｐ」、ｎ→（ｐ＋ｎ）、Ｖ（ｎ−１）→Ｖ（ｐ＋ｎ−１）、そして、「ｎ−１≧ｍ≧０（ゼロ）→ｐ＋ｎ−１≧ｍ≧ｐにそれぞれ置き換わるだけである。にそれぞれ置き換わるだけである。
特開２００５−２３６９８５号（新・多値論理に基づく多値論理回路）

実施例５を図５に示す。ただし、前述した「２値ハザード除去手段」と「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」は図示していない。
図５中に示す多値論理回路は、図３（実施例３）中の多値論理回路を改良したもので、ｋ＝ｌ（エル）＋２の時「多値特定値ＥＱＵＡＬ回路」又は「多値特定値ＥＶＥＮ回路」であり、ｋ＞ｌ（エル）＋２の時「多値特定値ＢＥＴＷＥＥＮ回路」または「多値特定値ＩＮ回路」である。
両方の時をまとめて「ｎ≧ｋ≧ｌ（エル）＋２≧−３」であるが、その双方向性スイッチング手段に完全絶縁型スイッチを用いているため出力用特定値ｍの値は入力用特定値「ｋとｌ（エル）」の各値に全く拘束されず、ｎ−１≧ｍ≧ｐ＝０の間でｍを自由な値に設定することができる。
その理由は次の通りである。トランジスタ１、２、１７、１８（及びその双方向性スイッチング手段）がオフのとき、トランジスタ４１、４２等がその双方向性スイッチング手段中のＰＭＯＳ対（５、６）とＮＭＯＳ対（３、４）それぞれをゲート逆バイアスすると同時にゲート順バイアス用の各コンデンサ４５、４６を充電する。このとき、トランジスタ３〜６がオフな為そのオン・オフ駆動部は電源線Ｖｍ及び出力端子Ｏｕｔと遮断（しゃだん）されている。
一方、トランジスタ１、２、１７、１８及びその双方向性スイッチング手段がオンのときトランジスタ４１、４２はオフな為、そのオン・オフ駆動部は電源線Ｖｋ、Ｖｌ（エル）と遮断（しゃだん）されているので、そのオン・オフ駆動部が電源線Ｖｍ及び出力端子Ｏｕｔと導通状態にあっても全く支障は無い。このとき、両ゲート順バイアス用コンデンサ４５、４６がＰＭＯＳ対（５、６）とＮＭＯＳ対（３、４）を同時にオン駆動する。
特開平６−１９６９９１号（完全絶縁型スイッチング手段） 特許第３，４２３，７８０号（完全絶縁型スイッチング手段）

●なお、前述した「図１の実施例１又は図２の実施例２」中で用いた「Ｄ型フリップ・フロップ２７や抵抗２６等」を実施例５中の出力端子Ｏｕｔに接続する場合は、「抵抗２６の一端とＤ型フリップ・フロップ２７のマイナス側電源供給端子を接続する電源線」は電位ｖｍより１つ以上低い電源線である必要が有る。あるいは、「抵抗２６の一端とＤ型フリップ・フロップ２７のプラス側電源供給端子を接続する電源線」は電位ｖｍより１つ以上高い電源線である必要が有る。
●また、ｐ≠０（ゼロ）の場合は、それぞれに加算して、０（ゼロ）→ｐすなわち「Ｖ０→Ｖｐ、ｖｏ→ｖｐ」、ｎ→（ｐ＋ｎ）、Ｖ（ｎ−１）→Ｖ（ｐ＋ｎ−１）、「ｎ≧ｋ≧ｌ（エル）＋２≧−３」→「ｐ＋ｎ≧ｋ≧ｌ（エル）＋２≧ｐ−３」、「ｎ−１≧ｍ≧０（ゼロ）」→「ｐ＋ｎ−１≧ｍ≧ｐ」にそれぞれ置き換わるだけである。

実施例６を図６に示す。ただし、前述した「２値ハザード除去手段」と「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」は図示していない。
図６中に示す多値論理回路は、図５（実施例５）中の多値論理回路を一部変更したもので、ｋ＝ｌ（エル）＋２のとき「多値特定値ＮＯＴ（ノット）回路｛あるいは多値特定値ＥＶＥＮ回路の否定で多値特定値ＮＥＶＥＮ（ネーブン）回路｝」であり、ｋ＞ｌ（エル）＋２のとき「多値特定値ＮＯＢＥＴＷＥＥＮ回路」あるいは「多値特定値ＮＩＮ回路」である。
このため、同様に「ｎ≧ｋ≧ｌ（エル）＋２≧−３」であるが、その双方向性スイッチング手段に完全絶縁型を用いているため出力用特定値ｍの値は入力用特定値「ｋとｌ（エル）」の各値に全く拘束されず、ｎ−１≧ｍ≧ｐ＝０の間でｍを自由な値に設定することができる。
その一部変更は「図５（実施例５）中の両ゲート順バイアス用コンデンサ４５、４６を１つにまとめたこと」と「その出力を否定型にする為に、図５（実施例５）中のオン・オフ駆動部から『抵抗４３とトランジスタ４１を直列接続した２値インバーター回路』と『抵抗４４とトランジスタ４２を直列接続した２値インバーター回路』を取り外し、トランジスタ１７、１８で直接オン・オフ駆動したこと」である。

●なお、前述した「図１の実施例１又は図２の実施例２」中で用いた「Ｄ型フリップ・フロップ２７や抵抗２６等」を実施例６中の出力端子Ｏｕｔに接続する場合は、「抵抗２６の一端とＤ型フリップ・フロップ２７のマイナス側電源供給端子を接続する電源線」は電位ｖｍより１つ以上低い電源線である必要が有る。あるいは、「抵抗２６の一端とＤ型フリップ・フロップ２７のプラス側電源供給端子を接続する電源線」は電位ｖｍより１つ以上高い電源線である必要が有る。
●また、ｐ≠０（ゼロ）の場合は、それぞれにｐを加算して、０（ゼロ）→ｐすなわち「Ｖ０→Ｖｐ、ｖｏ→ｖｐ」、ｎ→（ｐ＋ｎ）、Ｖ（ｎ−１）→Ｖ（ｐ＋ｎ−１）、「ｎ≧ｋ≧ｌ（エル）＋２≧−３」→「ｐ＋ｎ≧ｋ≧ｌ（エル）＋２≧ｐ−３」、「ｎ−１≧ｍ≧０（ゼロ）」→「ｐ＋ｎ−１≧ｍ≧ｐ」にそれぞれ置き換わるだけである。

実施例７を図７に示す。ただし、前述した「２値ハザード除去手段」と「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」は図示していない。
図７中に示す多値論理回路は、図４（実施例４）中の多値論理回路を一部変更したもので、ｋ＝ｌ（エル）＋２のとき「多値特定値ＮＯＴ（ノット）回路｛あるいは多値特定値ＥＶＥＮ回路の否定で多値特定値ＮＥＶＥＮ（ネーブン）回路｝」であり、ｋ＞ｌ（エル）＋２のとき「多値特定値ＮＯＢＥＴＷＥＥＮ回路」あるいは「多値特定値ＮＩＮ回路」である。
両方の時をまとめて「ｎ≧ｋ≧ｌ（エル）＋２≧−３」であるが、その双方向性スイッチング手段に条件付き絶縁型スイッチを用いているが、出力用特定値ｍの値は入力用特定値「ｋとｌ（エル）」の各値に全く拘束されず、ｎ−１≧ｍ≧ｐ＝１の間でｍを自由な値に設定することができる。
その理由は次の通りである。トランジスタ１、２、１７、４７、４８がオンのとき、トランジスタ４７、４８及びダイオード４９、５０がその双方向性スイッチング手段中のＮＭＯＳ対（３、４）をゲート逆バイアスしてオフ駆動すると同時にゲート順バイアス用のコンデンサ４５を充電する。このとき、特定電位ｖｍと出力端子Ｏｕｔの電位が電位ｖ０より高い限り、そのオン・オフ駆動部は電源線Ｖｍ及び出力端子Ｏｕｔと遮断（しゃだん）されている。
一方、その双方向性スイッチング手段がオンのとき、トランジスタ１、２、１７と共にトランジスタ４７、４８及びダイオード４９、５０はオフな為、そのオン・オフ駆動部は電源線Ｖ０、Ｖ（−１）と遮断（しゃだん）されているので、そのオン・オフ駆動部が電源線Ｖｍ及び出力端子Ｏｕｔと導通状態にあっても支障は無い。このとき、ゲート順バイアス用コンデンサ４５がＮＭＯＳ対（３、４）をオン駆動する。
特許第３，３２１，２０３号（条件付き絶縁型スイッチング手段） 特許第３，３２１，２１８号（条件付き絶縁型スイッチング手段） 特許第３，３３３，６４３号（条件付き絶縁型スイッチング手段） 特許第３，５５３，６６６号（条件付き絶縁型スイッチング手段） 特開平９−２５２５８２号（条件付き絶縁型スイッチング手段）

●なお、前述した「図１の実施例１又は図２の実施例２」中で用いた「Ｄ型フリップ・フロップ２７や抵抗２６等」を実施例５中の出力端子Ｏｕｔに接続する場合は、「抵抗２６の一端とＤ型フリップ・フロップ２７のマイナス側電源供給端子を接続する電源線」は電位ｖｍより１つ以上低く、ｖ０より高い電源線である必要が有る。あるいは、「抵抗２６の一端とＤ型フリップ・フロップ２７のプラス側電源供給端子を接続する電源線」は電位ｖｍより１つ以上高い電源線である必要が有る。
●また、ｐ≠０（ゼロ）の場合は、それぞれにｐを加算して、０（ゼロ）→ｐすなわち「Ｖ０→Ｖｐ、ｖｏ→ｖｐ」、ｎ→（ｐ＋ｎ）、Ｖ（ｎ−１）→Ｖ（ｐ＋ｎ−１）、Ｖ（−１）→Ｖ（ｐ−１）、「ｎ≧ｋ≧ｌ（エル）＋２≧−３」→「ｐ＋ｎ≧ｋ≧ｌ（エル）＋２≧ｐ−３」、「ｎ−１≧ｍ≧０（ゼロ）」→「ｐ＋ｎ−１≧ｍ≧ｐ」にそれぞれ置き換わるだけである。
●さらに、図７の実施例７中の多値論理回路を「多値特定値ＥＱＵＡＬ回路」（あるいは「多値特定値ＥＶＥＮ回路」）又は「多値特定値ＢＥＴＷＥＥＮ回路」（あるいは「多値特定値ＩＮ回路」）に変更する場合は、図７中の接続端子ｃｔ６の所に「両電源線Ｖｏ・Ｖ（−１）間に接続された２値インバーター回路」を挿入接続して、その信号を反転させれば良い。

図８に示す実施例８は、図１の実施例において「前述した判別手段として『トランジスタ１、２、１７及び抵抗２０、２１が構成する判別手段部』を『図８中のトランジスタ１、２、５１及び抵抗２０、２１が構成する判別手段部』で置き換えて、接続端子ｃｔ５の出力信号を反転させ」、かつ、「トランジスタ２３〜２５と接続端子ｃｔ３、ｃｔ４の接続を正反対にして、接続端子ｃｔ３、ｃｔ４の各出力信号を反転させ」、かつ、「『直列接続されたトランジスタ３、５が形成する双方向性スイッチング手段』の代わりに図３の実施例３中で用いている『トランジスタ３〜６とダイオード９〜１２が形成する双方向性スイッチング手段』を使った」多値ハザード除去回路である。
ただし、前述した「２値ハザード除去手段」と「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」は図示されていないが、「図１の実施例１又は図２の実施例２」中で用いた「Ｄ型フリップ・フロップ２７や抵抗２６等」の２値ハザード除去手段などを実施例８中の出力端子Ｏｕｔに接続する。また、Ｓ＝１、ｐ＝０（ゼロ）で、「ｎ≧３」、「ｎ−１≧ｍ≧０」の関係に有る。
●なお、図８の実施例８中の多値論理回路は「多値特定値ＥＱＵＡＬ（イコール）回路」｛又は「多値特定値ＥＶＥＮ（イーブン）回路」｝であるが、両・接続端子ｃｔ３、ｃｔ４とトランジスタ対「３、４」、「５、６」の両ゲート端子の接続を正反対にすると、この多値論理回路は「多値特定値ＮＯＴ（ノット）回路｛あるいは多値特定値ＥＶＥＮ回路の否定で多値特定値ＮＥＶＥＮ（ネーブン）回路｝」になる。
●また、図１の各派生実施例または図２の実施例またはその各派生実施例においても「直列接続されたトランジスタ３、５が形成する双方向性スイッチング手段」の代わりに図８の実施例８中で用いている「トランジスタ３〜６とダイオード９〜１２等が形成する双方向性スイッチング手段」を使うことができる。ただし、図２の実施例中のダイオード３６は要らない。この場合も、両・接続端子ｃｔ３、ｃｔ４とトランジスタ対「３、４」、「５、６」の両ゲート端子の接続を正反対にすると、その多値論理回路は元の多値論理回路に対して「多値特定値ＮＯＴ（ノット）回路｛又は多値特定値ＮＥＶＥＮ（ネーブン）回路｝」などの否定回路になる。

他の実施例（図示せず。）として、特開２００５−１９８２２６号の図１〜図２６、図３１〜図３８の各実施例（多値論理回路）とその派生実施例｛段落番号［００７６］の最後の補足説明ｄ）項｝の出力端子Ｏｕｔに本発明の様に「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」と「２値ハザード除去手段」の組合せを１組ずつ接続した「多値ハザード除去回路」の実施例が有る。
また、特開２００５−１９８２２６号の図１の実施例において、トランジスタ３、６及びダイオード９、１２を取り外した、その出力スイッチ部が１方向性プル・ダウン手段である多値論理回路の出力端子Ｏｕｔに本発明の様に「プル・アップ抵抗手段またはプル抵抗手段」と「２値ハザード除去手段」の組合せを接続した「多値ハザード除去回路」の実施例が有る。同様に、図９、図１３〜図２６の各実施例においても同様なことをした「多値ハザード除去回路」の実施例が有る。
さらに、特開２００５−１９８２２６号の図１の実施例において、トランジスタ４、５及びダイオード１０、１１を取り外した、その出力スイッチ部が１方向性プル・アップ手段である多値論理回路の出力端子Ｏｕｔに本発明の様に「プル・ダウン抵抗手段またはプル抵抗手段」と「２値ハザード除去手段」の組合せを接続した「多値ハザード除去回路」の実施例が有る。同様に、図９、図１３〜図２６の各実施例においても同様なことをした「多値ハザード除去回路」の実施例が有る。

別の他の実施例（図示せず。）として、特開２００５−２３６９８５号の図１、図５〜図２７の各実施例（多値論理回路）とその派生実施例の出力端子Ｏｕｔ、図２８〜図３１の各回路（多値論理回路）の出力端子Ｏｕｔに本発明の様に「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」と「２値ハザード除去手段」の組合せを１組ずつ接続した「多値ハザード除去回路」の実施例が有る。
また、特開２００５−２３６９８５号の図１の実施例において、「トランジスタ３を取り外し、トランジスタ４のソースを電源線Ｖｍに直結し、その出力スイッチ部を逆導通型プル・ダウン手段にしたり」、「トランジスタ３を取り外し、トランジスタ４のソースを電源線Ｖｍに直結し、トランジスタ４のドレインと出力端子Ｏｕｔの間にダイオードを挿入・接続して、その出力スイッチ部を１方向性プル・ダウン手段にしたり」、「トランジスタ４を取り外し、トランジスタ３のソース端子を出力端子Ｏｕｔにして、その出力スイッチ部を逆導通型プル・アップ手段にしたり」、あるいは、「トランジスタ４を取り外し、トランジスタ３のソースと出力端子Ｏｕｔの間にダイオードを挿入・接続して、その出力スイッチ部を１方向性プル・アップ手段にしたり」した多値論理回路の出力端子Ｏｕｔに、本発明の様に「プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段」と「２値ハザード除去手段」の組合せを接続した「多値ハザード除去回路」の実施例が有る。同様に、図５、図９〜図２５の各実施例においても同様なことをした「多値ハザード除去回路」の実施例が有る。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊ 最後に以下の事を補足する。 ＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（１）各実施例またはその各派生実施例において、トランジスタ３（、４）のバックゲートは「そのソース」ではなく「その回路の最低電位の電源線Ｖ（−１）又はＶ０」に接続しても良いし、トランジスタ５（、６）のバックゲートは「そのソース」ではなく「その回路の最高電位の電源線Ｖｎ又はＶ（ｎ−１）」に接続しても良い。（派生実施例）
■（２）各実施例またはその各派生実施例において抵抗２６又は２８の代わりに「そのゲート・ソース間を直結した接合型ＦＥＴまたはノーマリィ・オン型ＭＯＳ・ＦＥＴ」、「そのドレイン・ゲート間を接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ」、定電流ダイオード、「定電流ダイオード２つを逆向きに直列接続したもの」、カレント・ミラー回路または２端子の定電流手段を抵抗手段として１つずつ使用できる。（派生実施例）
■（３）各実施例またはその各派生実施例において各ダイオードの代わりに他のＰＮ接合、「そのコレクタとベースを直結したバイポーラ・トランジスタ」、「そのドレインとソースを直結した接合型ＦＥＴ」、「そのドレインとゲートを直結したバイポーラ・モードのＳＩＴ又はＧＴＢＴ」、「そのゲート、バック・ゲート及びソースを接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ」又は「そのドレイン・バックゲート間、そのソース・バックゲート間それぞれが導通しない様にそのバックゲート電位を保ち、そのドレインとゲートを接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ」を１つずつ使用できる。（派生実施例）
■（４）図１、図２の各実施例中のＤ型フリップ・フロップ２７の入力部にクランプ・ダイオードを接続する場合、そのプラス側のクランプ先を「その回路の最高電位の電源線Ｖｎ又はＶ（ｎ−１）」にすることが考えられる。そのプラス側のクランプ先を電源線Ｖ０又はＶ１にするときは、当然の事ながら「分圧抵抗用」又は「電源短絡防止用」の抵抗２８を接続することになる。

■（５）図１の実施例中のＤ型フリップ・フロップ２７は両・電源線Ｖ０・Ｖ（−１）間に接続されているが、図２の実施例の様に両・電源線Ｖ１・Ｖ０間に接続する場合も有る。抵抗２６の一端は電源線Ｖ（−１）に接続したままでも良いが、電源線Ｖ０に接続し直しても良い。
一方、図２の実施例中のＤ型フリップ・フロップ２７は両・電源線Ｖ１・Ｖ０間に接続されているが、電源線Ｖ（−１）を追加して図１の実施例の様に両・電源線Ｖ０・Ｖ（−１）間に接続する場合も有る。抵抗２６の一端も電源線Ｖ０から電源線Ｖ（−１）に接続し直す。
■（６）各実施例またはその各派生実施例において各電源電位の高低を正反対にして、各可制御スイッチング手段を「それと相補関係に有る可制御スイッチング手段（例：Ｎチャネル型ＭＯＳ・ＦＥＴに対するＰチャネル型ＭＯＳ・ＦＥＴ）」で１つずつ置き換え、方向性または電圧極性の有る各構成要素（例：ダイオード）の向きを逆にした「元の実施例に対して電圧方向または電圧極性に関して対称的な関係に有る実施例」もまた可能である。この対称的な関係に有る実施例は請求項３記載の多値ハザード除去手段に対応する。
ただし、その場合、それは正論理に対する負論理に対応するので、その多値論理機能が元と同じ場合も有るし、違う場合も有る。
『電気学会 電気専門用語集 Ｎｏ．９ パワーエレクトロニクス』、著者：「電気学会 電気用語標準特別委員会」・「電気学会 半導体電力変換装置用語小委員会」、編者：（社）電気学会、（株）コロナ社が２０００年２月２８日改正版第１刷発行。参考：用語「可制御スイッチ、可制御デバイス」など。なお、「バルブ（弁）」の意味はほぼ「スイッチ」と同じである。

■（７）前述した２値ハザード除去手段の接続が前述した多値論理回路の直ぐ後ろでなくても良い場合、つまり、両者の間に別の２値回路が接続されていても構わない場合は、そうなることも有る。
■（８）図５〜図７に示す各多値論理回路は、その双方向性スイッチング手段の一端を電源線Ｖｍから切り離せば、多値トランスファー・ゲート手段として利用することができる。
特開平６−１９６９９１号（完全絶縁型スイッチング手段） 特許第３，４２３，７８０号（完全絶縁型スイッチング手段） 特許第３，３２１，２０３号（条件付き絶縁型スイッチング手段） 特許第３，３２１，２１８号（条件付き絶縁型スイッチング手段） 特許第３，３３３，６４３号（条件付き絶縁型スイッチング手段） 特許第３，５５３，６６６号（条件付き絶縁型スイッチング手段） 特開平９−２５２５８２号（条件付き絶縁型スイッチング手段） 特開平１１−１６４５４６号（条件付き絶縁型スイッチング手段）

■（９）他の多値ハザード除去回路として「従来の他の多値論理回路」、「広義（＝広い意味）のデコーダー（＝多値・２値コード変換回路）」及び「２値ハザード除去回路」の組合せが考えられる。但し、その多値・２値コード変換回路において前述（段落番号［０００８］）と同様な『多値ハザード発生回数の増幅・増加作用』が働く場合、本発明の様に容易には行かないかもしれない。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊ 電源の課題を解決 ＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊
■（１０）電位モード（又は電圧モード）の多値論理回路では各・直流電圧供給が大きな課題（参照：非特許文献１）であるが、以下の通り、既にＤＣ−ＤＣコンバーター回路などに関する技術が有る。さらに精密な定電圧制御が必要ならば「定電圧制御されたＤＣ−ＤＣコンバーター回路」等の後段に３端子レギュレーター等の定電圧手段を接続すれば良い。
特許第２，７１７，９６３号＊シュミット・トリガー回路を使用した間欠発振制御による定電圧制御。＊自己発振式ＤＣ−ＤＣコンバーター回路（非共振型）と組み合せる点が「この発明以前のヒステリシス制御（参照：下記・非特許文献９）」と全く違う点である。＊シュミット・トリガー回路が引き起こす「異常発振、異常過熱および異常な電力損失の増大」を防ぐ工夫が為されている。＊出願日：１９８７年５月１９日、優先日：１９８６年６月２５日、同年８月２５日。

特許第３，１８７，４７０号＊複合共振型ＤＣ−ＤＣコンバーター回路（完全・電流ゼロ・スイッチング、オン・オフ切換え時のスイッチング損失ゼロ）。＊特許公報に記載の回路定数と使用部品などは「有り合わせの部品を用いたので、ベストな選択ではない」が、第三者はその回路動作を検証し易い。＊下記・非特許文献７、８もこの発明技術の確かさと有用性を裏付ける。＊出願日：１９９１年６月１日、優先日：１９９０年６月１日。

特許第３，１８７，４１１号（共振型ＤＣ−ＤＣコンバーター回路）［下記・特許文献２６特許技術を改良した自己発振式、駆動用変圧器と出力用変圧器の共通化による駆動電力の節約、部品点数の削減］ 特許第３，３３３，５０４号（同上）［自己発振式、双方向性定電圧手段（例：逆並列接続ダイオード。）を用いた簡単な駆動手段、共振電圧の一定化など］ 特許第３，４７７，１３６号＊シュミット・トリガー回路を用いた間欠発振制御による定電圧制御。＊共振型・自己発振式ＤＣ−ＤＣコンバーター回路と組み合わせる点が「この発明以前のヒステリシス制御（参照：下記・非特許文献９）」と全く違う点である。＊このため、共振動作による一定のスイッチング周波数となるので、その共振周期とその間欠周期は互いに独立している。＊電流ゼロ・スイッチングがもたらす効用により上記・特許文献２３の発明技術において必要な工夫・構成手段を必要とせず、回路構成や入出力電圧関係の自由度が高い。＊特許文献２４の原出願の分割出願。

特許第３，４９４，３０３号（共振型ＤＣ−ＤＣコンバーター回路）［少ない巻線数］ 特許第３，５２１，０５５号（同上）［制御手段の削減］ 特許第３，６４５，２７４号（同上）［特許文献２５特許技術の共振型ＤＣ−ＤＣコンバーター回路において発振起動のアシスト］ 特許第３，７３０，３５４号（トランジスタ式ダイオード手段）［順電圧の大きさを低減、電力損失の低減］ 特開平９−５１６７７号（共振型ＤＣ−ＤＣコンバーター回路）［少ない巻線数］｛最優先日：１９９４年１０月１７日、見なし取下｝［多くの実施例を開示］

Ｊ．Ｇ．Ｈａｙｅｓ，ｅｔ ａｌ．："Ｆｕｌｌ−Ｂｒｉｄｇｅ，Ｓｅｒｉｅｓ−Ｒｅｓｏｎａｎｔ Ｃｏｎｖｅｒｔｅｒ Ｓｕｐｐｌｙｉｎｇ ｔｈｅ ＳＡＥ Ｊ−１７７３ Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ Ｉｎｄｕｃｔｉｖｅ Ｃｈａｒｇｉｎｇ Ｉｎｔｅｒｆａｃｅ"，ＰＥＳＣ’９６ Ｒｅｃｏｒｄ，１９１３（１９９６）。 ［上記・特許文献２４の複合共振型ＤＣ−ＤＣコンバーター回路の技術などを応用した電気自動車用蓄電池の急速充電器］。 『電気学会技術報告 第６８７号 電力変換器の高性能スイッチング技術』、ｐ．４６の図４．１４の［電流複共振を使用したＤＣ−ＤＣコンバータ］。著者：電力変換器の高性能スイッチング技術調査専門委員会、（社）電気学会が１９９８年８月２５日に発行。 ［上記・非特許文献７の回路技術の紹介］。 『日経エレクトロニクス６月１５日号（２００９年）、第１００６号』、ｐ．７８〜ｐ．８６の『アナログ強化塾 第６回 高速が特徴のヒステリシス制御 電源制御方式の主役に躍り出る』、執筆：山下勝己、日経ＢＰ社が２００９年６月１５日発行。

また、各・直流電圧供給にチャージ・ポンプ回路などを使うことも考えられる。
特許第３，６５７，６２３号（チャージ・ポンプ回路） 特開平６−２２５５１８号（コンデンサを用いた絶縁給電手段とコイルを用いた絶縁給電手段）｛見なし取下｝ 特開平８−２３６７１号（直列共振回路を用いた絶縁給電手段）｛見なし取下｝ 特開平９−９８５６７号（直列共振回路を用いた絶縁給電手段）｛自発取下｝ 特開平９−１８２４１４号（コンデンサを用いた降圧回路）｛見なし取下｝ 特開平１０−１６４８２６号（コンデンサを用いた降圧回路）｛見なし取下｝ 特開平１１−１６４５４６号（コンデンサを用いた降圧回路）｛見なし取下｝ 特開２０００−６０１１２号（コンデンサを用いた降圧回路）｛見なし取下｝

＊＊＊＊＊＊＊ 新・多値論理『フージ（Ｈｏｏｊｉ）代数』の説明 ＊＊＊＊＊＊＊
＊＊＊
■（１１）本発明の構成手段である電位モード（又は電圧モード）多値論理回路は『本発明者が独自に考え出した全く新しい世界初の新・多値論理』を具体化・実現化したものである。しかし、その新・多値論理に名前が無いと何かと不便なので、『フージ（Ｈｏｏｊｉ）代数』と名付けることにする。
そう名付けた理由は「本発明者は日本人なので、日本の象徴である富士山に因（ちな）んでいること」、「ブール代数（Ｂｏｏｌｅａｎ ａｌｇｅｂｒａ）の『ブール』に少し語路（ごろ）合わせしていること」及び「その能力、可能性、実用性、展開拡張性、将来性など、いずれを取っても、ｈｕｇｅ｛＝度外（どはず）れて大きい、途方も無く大きい、巨大な。｝であると本発明者は強く判断しているので、英語のｈｕｇｅ（ヒュージ）に語路合わせしていること」である。
＊＊＊
その様に判断した理由は以下の通り新・多値論理『フージ代数』には「これまでの多値論理には無い有利な独特の効果」がいくつも有る、からである。
●ａ）前段の２値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いこと。［段落番号００８１］
●ｂ）後段の２値回路との接続性も極めて良く、その間に特別なインターフェイスが必要無いこと。［段落番号００２８］
●ｃ）多値数Ｎに関係無く、すべての多値論理関数を１種類の多値論理（完全系）で表現できること。 ⇒⇒ 完全性、それも『完全』。［段落番号００６８〜００７４］
●ｄ）２値・ブール代数の（非反転論理、）ＡＮＤ論理、ＯＲ論理、ＮＯＴ論理、ＮＡＮＤ論理、ＮＯＲ論理を包含していること。［段落番号００７９］
●ｅ）多値数Ｎの変更が極めて容易なこと。［段落番号００６７］
●ｆ）多値数Ｎに全く影響されずに、回路の「ユニット化あるいはモジュール化」が極めて容易なこと。［段落番号００６５］
●ｇ）『完全』回路の（３次元の）プログラマブル・ロジック・アレイ化、セミ・オーダー（３次元）ＩＣ・ＬＳＩ化などが可能なこと。［段落番号００７５〜００７８］
●ｈ）複数の論理変数「…、ｘ、ｙ、ｚ、…」とその関数ｆ（…、ｘ、ｙ、ｚ、…）の各多値数Ｎ（≧２）が互いに全く異なっていても、全く問題無く対応できる柔軟な対応性が有ること。［段落番号００８０］
●ｉ）本発明と違って２値に変換しなくても多値ハザードを除去できる第２の多値ハザード除去回路またはその方法が有ること。［段落番号００８３〜００８５］
●ｊ）多値論理回路内の信号伝達途中においても２値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無いこと。［段落番号００８６］
＊＊＊
なお、「前段の２値回路との接続性」も「その多値論理回路内の信号伝達途中における２値回路との接続性」も「後段の２値回路との接続性」も極めて良いにもかかわらず、その多値数Ｎに関係無く、全ての多値論理関数を１種類の多値論理（完全系）で表現できること（＝完全性、それも『完全』）等は、新・多値論理『フージ（Ｈｏｏｊｉ）代数』に基づいた多値論理回路の際立った独特な効果・特徴である。これまで、その様な多値論理も多値論理回路も無かった。
＊＊＊
そんな訳で、新・多値論理『フージ代数』は「これまでで一番忠実に・正統的にブール代数を展開・拡張したもの」ではないかと本発明者は考えている。
＊＊＊
特開２００４−０３２７０２号（『フージ代数』に基づく多値論理回路）［出願日：２００３年３月１０日、優先日：２００２年３月１１日、同じく５月７日］、（見なし取下）。 特開２００５−１９８２２６号（特許文献１特許の拡大再出願） 特開２００５−２３６９８５号（特許文献４特許の改良）

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（１２）新・多値論理『フージ（Ｈｏｏｊｉ）代数』の『多値数Ｎに関係無く成り立つ双対（そうつい）性』という特徴などについて：
『フージ代数』は「２値ブール代数を☆本発明者・流に忠実に多値へ展開・拡張させたもの」なので、当然、その多値（特定値）ＮＯＴ論理、多値（特定値）ＡＮＤ論理および多値（特定値）ＯＲ論理に関して『双対性』が成り立つ。
『ブール代数における双対性』とは「ＮＯＴ論理、ＡＮＤ論理あるいはＯＲ論理で構成された任意の論理関数の恒等式において、その両辺の「１」と「０」を入れ換え、同時にＡＮＤ論理とＯＲ論理を入れ換えても、その恒等式が成り立つこと」である。
図９は『フージ代数』においても「ブール代数における２重否定の定理、ド・モルガンの定理、双対定理それぞれと同様に対応する各定理」が成り立つことを示している。
＊＊＊
『トランジスタ回路入門講座５ ディジタル回路の考え方』、ｐ．２７〜ｐ．３１の『３・３ ブール代数 〔１〕公理 〔２〕定理 〔３〕双対性』、監修：雨宮好文・小柴典居（つねおり）、著者：清水賢資（けんすけ）・曽和将容（まさひろ）、（株）オーム社が昭和５６年５月２０日発行。

先ず先に、ブール代数において既に公知なＯＲ回路、ＡＮＤ回路それぞれの等価回路について説明する。
●●ＯＲ回路の等価回路；
＊２重否定の定理より
「ＡとＢのＯＲ論理」＝Ａ＋Ｂ
＝「（Ａ＋Ｂ）の２重否定」
＊ド・モルガン定理のより
「（Ａ＋Ｂ）の２重否定」＝「（Ａの否定）・（Ｂの否定）の否定」
＝「（Ａの否定）と（Ｂの否定）のＡＮＤ論理の否定」
＊従って、
「ＡとＢのＯＲ論理」＝「（Ａの否定）と（Ｂの否定）のＡＮＤ論理の否定」 ……
… … … … … … … … … … … … … … … … … 式（１）
●●ＡＮＤ回路の等価回路；
＊２重否定の定理より
「ＡとＢのＡＮＤ論理」＝Ａ・Ｂ
＝「Ａ・Ｂの２重否定」
＊ド・モルガン定理のより
「Ａ・Ｂの２重否定」＝「｛（Ａの否定）＋（Ｂの否定）｝の否定」
＝「（Ａの否定）と（Ｂの否定）のＯＲ論理の否定」
＊従って、
「ＡとＢのＡＮＤ論理」＝「（Ａの否定）と（Ｂの否定）のＯＲ論理の否定」 ……
… … … … … … … … … … … … … … … … … 式（２）
●◎●ブール代数における双対性；
式（１）と式（２）は自分の両辺の「１」と「０」を入れ換え、同時にＡＮＤ論理とＯＲ論理を入れ換えると、互いに相手の恒等式に成り、双対が成り立つ。

●◎●新・多値論理［フージ（Ｈｏｏｊｉ）代数における双対性；
次に、図９の多値論理回路に基づいて『新・多値論理［フージ（Ｈｏｏｊｉ）代数］において多値数Ｎに関係無く、双対（そうつい）性が成り立つこと』等について説明する。
ただし、ｍ＝入力用特定値＝出力用特定値、ｖｍは「特定値ｍに対応する電位」、ｖＣｍ（≠ｖｍ）は「特定値ｍ以外の数値に対応する電位」又は「どの数値とも対応しない、独立した追加電位、つまり、多値のＡＮＤ、ＯＲ、ＮＯＴの各回路がその入力数値がｍであると判別することが無い電位なら何でも良い電位」である。
また、「ＮＯＴ（ｍ）＝ｍ」は入力用特定値＝出力用特定値＝ｍの多値ＮＯＴ回路を、「ＡＮＤ（ｍ）＝ｍ」は入力用特定値＝出力用特定値＝ｍの多値ＡＮＤ回路を、「ＯＲ（ｍ）＝ｍ」は入力用特定値＝出力用特定値＝ｍの多値ＯＲ回路を、それぞれ意味する。
念の為述べておくと、多値（特定値）ＮＯＴ論理、多値（特定値）ＡＮＤ論理、多値（特定値）ＯＲ論理の各定義は以下の通りである。
●多値ＮＯＴ論理；その入力数値が特定値ｍと等しいとき「その出力を開放し」、そうでなければ特定値ｍを出力する。
●多値ＡＮＤ論理；そのすべての入力数値が特定値ｍと等しいとき特定値ｍを出力し、そうでなければ「その出力を開放する」。
●多値ＯＲ論理；その少なくとも１つの入力数値が特定値ｍと等しいとき特定値ｍを出力し、そうでなければ「その出力を開放する」。
図９（ａ）の多値ＯＲ（ｍ）回路の等価回路では「入力変数ｘ、ｙの少なくとも１つが数値ｍのときｆ（ｘ、ｙ）は特定値ｍを出力し、そうでなければその出力を開放する」ことが分かる。しかも、ｍの値はマイナス整数からプラス整数まで、自由な値である。
一方、図９（ｂ）の多値ＡＮＤ（ｍ）回路の等価回路では「入力変数ｘ、ｙのすべてが数値ｍのときｆ（ｘ、ｙ）は特定値ｍを出力し、そうでなければその出力を開放する」ことが分かる。こちらも、ｍの値はマイナス整数からプラス整数まで、自由な値である。
しかも、後述（段落番号００６７）する（１４）項の通り多値数Ｎの変更が極めて容易なので、『新・多値論理［フージ代数］では多値数Ｎに関係無く、少なくとも２重否定の定理、ド・モルガン定理、双対定理が成り立つ』ことが分かる。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（１３）その多値論理回路の『［多値数Ｎに全く影響されない、特定値の変更の容易性］と［多値数Ｎに全く影響されない、極めて容易な回路のユニット化またはモジュール化（独特な効果）］』という２つの特徴について：
●下記・特許文献１、４、５の各特許公報に開示されたＥＱＵＡＬ（または判定）回路、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、ＮＡＮＤ回路、ＮＯＲ回路の各実施例とその派生実施例などの場合、その出力部のスイッチが双方向性のとき特定値ｍは（ｎ−２）≧ｍ≧１になっているが、別に「ｍ＝ｎ−１」又は「ｍ＝０」であっても回路動作的にも論理動作的にも全く問題は無く、特定値ｍの値を（ｎ−１）≧ｍ≧０の範囲で自由に設定できる。ただ、接続する電位供給手段（例：電源線など）を変更するだけである。
ただし、ｍ＝ｎ−１の場合、電位ｖ（ｎ−１）の上に電位ｖｎを供給する電源線Ｖｎが必要になったり、あるいは、「プラス側のしきい値電位に基づいて判別する」という余分な機能や構成部分が有ったり、等するだけである。
そして、ｍ＝０の場合、電位ｖ０の下に電位ｖ（−１）を供給する電源線Ｖ（−１）が必要になったり、あるいは、「マイナス側のしきい値電位に基づいて判別する」という余分な機能や構成部分が有ったり、等するだけである。
しかも、特定値ｍはマイナス整数からプラス整数まで、自由な値を取っても構わない。いずれにしても、接続する電位供給手段（例：電源線など）を変更するだけで特定値ｍの値を自由に変更できる。
この為、特定値ｍの違いを考慮する必要が無く、同じ回路構成のままで良いので、多値論理の種類ごとに回路の「ユニット化またはモジュール化」が可能になる。
（ 独特な効果 ）
★具体例：図１４の多値ＡＮＤ回路と図１５の多値ＮＯＴ｛又はＮＥＶＥＮ（ネーブン）｝回路。

●また、同じく「ＯＶＥＲ回路、ＵＮＤＥＲ回路、ＮＯＶＥＲ（ノウバー）回路、ＮＵＮＤＥＲ（ナンダー）回路」、前述（段落番号００３４〜００３８）の「ＩＮ回路、ＯＵＴ回路、ＮＩＮ（ニン）回路、ＮＯＵＴ（ナウト）回路」の場合でも、その限定された「１つ又は２つの入力用特定値」の設定範囲内でその数値を自由に設定できる。ただ、接続する電位供給手段（例：電源線など）を同様に変更するだけである。こちらも、各特定値ｍの違いを考慮すること無く、同じ回路構成のままで良いので、多値論理の種類ごとに回路の「ユニット化またはモジュール化」が可能になる。
●しかも、いずれの場合も後述（段落番号００６７）する通り『多値数Ｎの変更が極めて容易である』という特徴が有るので、『特定値の変更の容易性』も『極めて容易な回路の［ユニット化またはモジュール化］』もその多値数Ｎに全く影響されない。
特開２００４−０３２７０２号（新・多値論理『フージ代数』に基づく多値論理回路） 特開２００５−１９８２２６号（同上） 特開２００５−２３６９８５号（同上）

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（１４）新・多値論理『フージ（Ｈｏｏｊｉ）代数』の『多値数Ｎの変更が極めて容易である』という独特な効果・特徴について：
前述（段落番号００６５）の通り、特定値の変更が極めて容易な為、多値数Ｎの変更も極めて容易である。
例えば、４値で合成・多値論理回路を組んでいた時に５値に変更したければ、電位供給手段（例：電源と電源線。）を１つ追加し、「その入力用特定値あるいは出力用特定値を「５」等に設定した（つまり、接続する電源線などを決めた）、必要な各種の『基本・多値論理回路または多値論理回路ユニットまたは多値論理回路モジュール』を追加し、必要な結線をする」だけで、その多値数Ｎを極めて容易に変更することができる。
つまり、「多値数Ｎの小さい合成・多値論理回路」を土台にして「多値数Ｎの大きい合成・多値論理回路」が構成されているのである。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（１５）新・多値論理『フージ（Ｈｏｏｊｉ）代数』における『多値数Ｎに全く影響されない、１種類の多値論理による完全性、それも［完全］』という独特な効果・特徴について：
前述（段落番号００６４）した『多値数Ｎに関係無く成り立つ双対（そうつい）性』等により、『多値ＮＡＮＤ論理か多値ＮＯＲ論理のどちらか１種類の多値論理を［単独で］又は［複数個組み合わせることにより］、その多値数Ｎに関係無くすべての多値論理関数を実現することができる完全性、それも［完全］』という効果・特徴が新・多値論理『フージ代数』に有る。
『よくわかるディジタル電子回路』、ｐ．９の１４行目〜ｐ．１０の１行目の『完全系』。著者：関根慶太郎、（株）オーム社が平成９年７月２５日発行。 『論理回路入門』、ｐ．３１の『（８）完全系』。著者：浜辺隆二、森北出版（株）が２００１年９月２８日発行。 『多値情報処理 ―ポストバイナリエレクトロニクス―』、ｐ．１６〜ｐ．１７の『完全性、完全系、完全』に関する記載内容。著者：樋口龍雄・亀山充隆（みちたか）、昭晃堂（しょうこうどう）が１９８９年６月に発行。

図１０の合成・多値論理回路に基づいて「電子回路工学的に分かり易く」、その『完全（性）』について以下説明する。
●なお、多値数Ｎ＝１０（１０進法）で、各・特定値ｍ（＝入力用特定値＝出力用特定値）と各・電源線電位（例：ｖ０〜ｖ９、ｖＣ０〜ｖＣ９、ｖＣ０≠ｖ０、………、ｖＣ９≠ｖ９）に関しては具体的に始めから各数値を書き込んでいるが、それぞれの定義は前述（段落番号００６４中）の通りである。
●また、２値論理回路の場合と同様に、「多値ＮＡＮＤ回路の全・入力端子を接続して１つの入力端子にまとめたり」あるいは「多値ＮＡＮＤ回路の１つの入力端子を残して他の入力端子すべてをそのＮＡＮＤ回路の入力用特定電位ｖｍ（＝その入力用特定値ｍに対応する電源電位）の電源線等に接続したり」すれば、その多値ＮＡＮＤ回路は「多値ＮＯＴ回路」になる。
★参考：特開２００５−２３６９８５号・図１１の多値（特定値）ＮＡＮＤ回路。
●さらに、多値ＮＡＮＤ回路の出力端子をそのＮＡＮＤ回路の入力用特定電位（＝出力用特定電位）ｖｍ以外の電源電位ｖＣｍに抵抗等でプル・アップ又はプル・ダウンし、その出力端子の後段に上記「多値ＮＯＴ回路」を接続すれば、その多値ＮＡＮＤ回路は多値ＡＮＤ回路になる。
●あるいは、２値論理回路の場合と同様に、「多値ＮＯＲ回路の全・入力端子を接続して１つの入力端子にまとめたり」あるいは「多値ＮＯＲ回路の１つの入力端子を残して他の入力端子すべてをそのＮＯＲ回路の入力用特定電位ｖｍ以外の電位ｖＣｍの電源線などに接続したり」すれば、その多値ＮＯＲ回路は「多値ＮＯＴ回路」になる。
★参考：特開２００５−２３６９８５号・図１３の多値（特定値）ＮＯＲ回路。
●それから、多値ＮＯＲ回路の出力端子をそのＮＯＲ回路の入力用特定電位（＝出力用特定電位）ｖｍ以外の電源電位ｖＣｍに抵抗でプル・アップ又はプル・ダウンし、その出力端子の後段に上記「多値ＮＯＴ回路」を接続すれば、その多値ＮＯＲ回路は多値ＯＲ回路になる。
●しかも、前述（図９と段落番号００６４）の通り「新・多値論理『フージ代数』の双対性」という特徴により多値ＯＲ回路から多値ＡＮＤ回路などを構成したり、または、多値ＯＲ回路から多値ＡＮＤ回路などを構成したり、することができる。
このため、多値ＮＯＲ回路１種類から多値ＯＲ回路、多値ＡＮＤ回路、多値ＮＯＴ回路、多値ＮＡＮＤ回路を構成したり、多値ＮＡＮＤ回路１種類から多値ＯＲ回路、多値ＡＮＤ回路、多値ＮＯＴ回路、多値ＮＯＲ回路を構成したり、することができる。
その結果、前述（段落番号００６５）の「多値数Ｎに全く影響されない、特定値の変更の容易性」という特徴も有って、新・多値論理『フージ代数』に基づく「多値ＮＡＮＤ回路か多値ＮＯＲ回路」のどちらか１種類の基本・多値論理回路だけで図１０の合成・多値論理回路を構成できることが分かる。

そして、図１０の合成・多値論理回路は「図１１に示す関数ｆ（ｘ、ｙ）の真理値表で表現されるすべての多値論理関数」を実現できる回路である。ただし、図１１は分かり易く説明する為にかなり簡略化されている。
図１１に示すｆ（ｘ、ｙ）の真理値表はその数値パターンの書換えによって、つまり、各・升（ます）目の数値を書き換えることによって、１０進法・２論理変数ｘ、ｙの全・多値論理関数（全部で１０の１００乗・種類有る。）を表現できる。なぜなら、１つの升（ます）目が取り得る数値は「０〜９」の１０通りで、しかも、升目の総数は全部で１００個有るので、升目１００個が取り得る数値のパターンは全部で、（１０通り）×（１０通り）×………… ≪≪１００個の（１０通り）同士の積≫≫ …………×（１０通り）×（１０通り）＝１０の１００乗・種類になる、からである。
そのうえ、図１１に示すｆ（ｘ、ｙ）の真理値表において、その「多値数Ｎ」と「論理変数ｘ、ｙの各・論理変数範囲」の変更によってＮ進法・２論理変数の全・多値論理関数を表現できる。例えば、Ｎ＝７の７進法で、６≧ｘ≧０、６≧ｙ≧０。この場合、図１１中のｘ横方向の升目は全部で７つ、ｙ縦方向の升目も全部で７つ、従って升目の総数４９個になる。その数値パターンは全部で（７の４９乗）種類になる。
そんな訳で、もし、図１０の合成・多値論理回路が「図１１に示すｆ（ｘ、ｙ）の真理値表が表現する、Ｎ進法・２論理変数ｘ、ｙの全・多値論理関数」を実現・具体化できることを証明できれば、新・多値論理『フージ（Ｈｏｏｊｉ）代数』の『完全性』、それも『完全』が証明されることになる。
なぜなら、その論理変数の個数が２個で成立するなら、３個またはそれ以上でも成立する、からである。 →→ 段落番号［００７２］中の●イ）項。
特開２００７−０３５２３３号、その（段落番号００３０〜００３１）に多値論理関数の種類数に関する説明。

図１０の合成・多値論理回路は「すべての、２論理変数の多値論理関数を実現できる回路」の１構成例で、その大部分の構成手段は点線で示されていて、具体的に図示されていないが下記の様に有る。
ただし、「ＮＯＴ（ｍ）＝ｍ」は入力用特定値＝出力用特定値＝ｍの多値ＮＯＴ回路を、「ＡＮＤ（ｍ）＝ｍ」は入力用特定値＝出力用特定値＝ｍの多値ＡＮＤ回路を、「ＯＲ（ｍ）＝ｍ」は入力用特定値＝出力用特定値＝ｍの多値ＯＲ回路を、それぞれ意味し、図１０中では各特定値ｍに具体的な数値を書き込んでいる。
図１０中、多値「ＯＲ（０）＝０」回路と多値「ＯＲ（９）＝９」回路の間にはふつう多値「ＯＲ（１）＝１」回路〜多値「ＯＲ（８）＝８」回路の８回路が有り、多値「ＡＮＤ（０）＝０」回路グループと多値「ＡＮＤ（９）＝９」回路グループの間にはふつう多値「ＡＮＤ（１）＝１」回路グループ〜多値「ＡＮＤ（８）＝８」回路グループの８回路グループが有る。ただし、各多値「ＡＮＤ（…）＝…」回路グループには、対応する多値「ＮＯＴ（…）＝…」回路が必要な数だけ含まれている。
■■ 各機能は次の通りである。 ■■
●特定値ｍ＝０に設定した多値回路グループでは、多値「ＯＲ（０）＝０」回路の入力部は図１１に示すｆ（ｘ、ｙ）の真理値表においてｆ（ｘ、ｙ）＝０を満足する場合すべてを網羅（もうら）する。すなわち、「０が書き込まれた升目の総数」＝多値「ＯＲ（０）＝０」回路の入力端子の総数（＝多値「ＡＮＤ（０）＝０」回路の総数）。
もし、その真理値表に「０が書き込まれた升目」が全部で２個しか無ければ、多値「ＯＲ（０）＝０」回路の入力端子数も２個である。もし、その「０が書き込まれた升目」が全部で７０個有れば、その入力端子数も７０個である。
●各・多値「ＡＮＤ（０）＝０」回路は「ｆ（ｘ、ｙ）＝０を満足する論理変数ｘ、ｙの値の各・組合せ」を網羅（もうら）する。すなわち、各・多値「ＡＮＤ（０）＝０」回路は「０が書き込まれた升目」のｘ値とｙ値の各組合せと１対１ずつ対応する。
図１１の真理値表では（５，０）と（８，３）の各組合せが図示されており、ｆ（５，０）＝０とｆ（８，３）＝０である。
●多値「ＯＲ（０）＝０」回路と各・多値「ＡＮＤ（０）＝０」回路の間に１つずつ接続されたプル・「アップ又はダウン」抵抗は信号のマッチング（整合）を行う。
●「多値『ＮＯＴ（…）＝…』回路とプル・『アップ又はダウン』抵抗」の各組合せは☆入力端子ｘ、ｙの各電位信号と各・多値「ＡＮＤ（０）＝０」回路の入力部をマッチング（整合）させる。
ただし、当然の事ながら、ｆ（ｘ、ｙ）＝０を満足する論理変数ｘ又はｙの値が０なら、☆入力端子ｘ又はｙの電位信号はそのまま多値「ＡＮＤ（０）＝０」回路に入力されるので、多値「ＮＯＴ（…）＝…」回路は不要で、図１０中の様に導線で直結される。
→→ ｆ（５，０）＝０のとき入力端子ｙは一番下の多値「ＡＮＤ（０）＝０」回路の第２入力端子に直結される。
●以下同様に、「特定値ｍ＝１〜９」それぞれに設定した各・多値回路グループ（＝多値ＯＲ、ＡＮＤおよびＮＯＴの各回路グループ）においても、それぞれが全く同様な機能を果たす。
ただし、ｆ（７，９）＝９のとき入力端子ｙは一番下の多値「ＡＮＤ（９）＝９」回路の第２入力端子に直結される。
●以上は１０進法の場合であるが、Ｎ進法の場合なら、ただ上記「特定値ｍ＝１〜９」が「特定値ｍ＝１〜（Ｎ−１）」又は「特定値ｍ＝−（Ｎ−１）〜−１、１〜（Ｎ−１）」等に変わるだけである。
＊＊＊
以上の通り、図１０の合成・多値論理回路は「図１１に示すｆ（ｘ、ｙ）の真理値表が表現する、すべての多値論理関数」を実現化・具体化できるので、新・多値論理『フージ代数』の『完全性』が証明される。それも、『論理定数入力回路』を使わず、前述（段落番号００６８）の通り１種類の基本・多値論理回路だけでそのすべての多値論理関数を実現化・具体化できる為、新・多値論理『フージ代数』の『完全』が証明される。
◆◆ 基本・多値論理回路１種類だけによる『フージ代数』の『完全』 ◆◆
『多値情報処理 ―ポストバイナリエレクトロニクス―』、ｐ．１６〜ｐ．１７の『完全性、完全系、完全』に関する記載内容。著者：樋口龍雄・亀山充隆（みちたか）、昭晃堂（しょうこうどう）が１９８９年６月に発行。

念の為ここから、図１０に示す合成・多値論理回路の構成・個々について図１１に示す「簡略したｆ（ｘ、ｙ）の真理値表」を用いて具体的に説明する。ただし、最大ファン・イン、最大ファン・アウト、電流容量、多値ハザードの問題は無視している。
■■ 図１０に示す合成・多値論理回路の構成・個々の説明 ■■
●イ）各多値ＡＮＤ回路の入力端子数は論理変数ｘ、ｙの個数２と同じ２であるが、論理変数がｘ、ｙ、ｚの３個有ればその入力端子数は３になり、論理変数がｗ、ｘ、ｙ、ｚの４個有ればその入力端子数は４になる。
●ロ）図１１に示すｆ（ｘ、ｙ）の真理値表の各升（ます）目にはふつう「ｆ（ｘ、ｙ）＝０〜９という各・具体的な数値」が記載されるが、その記載される各・具体的な数値を特定値ｍとする各多値「ＯＲ（ｍ）＝ｍ」回路を用意する。そこに記載されていない具体的な数値が有れば、その記載されていない具体的な数値の多値「ＯＲ（ｍ）＝ｍ」回路や多値「ＡＮＤ（ｍ）＝ｍ」回路等は不要なので省略できる。
●ハ）図１１に示すｆ（ｘ、ｙ）の真理値表において、ある１つの升目の数値、例えばｍ＝０としてｆ（ｘ、ｙ）＝０の升目を観ると全部で２つ有る（図示を簡略している為、実際にはもっと多い場合が有る。）ので、多値「ＯＲ（ｍ）＝ｍ」回路においてｍ＝０とした多値「ＯＲ（０）＝０」回路の入力端子数を同数の２個に設定する。
●ニ）多値「ＯＲ（０）＝０」回路の入力端子数と同じ数だけ、多値「ＡＮＤ（ｍ）＝ｍ」回路においてｍ＝０とした多値「ＡＮＤ（０）＝０」回路を用意する。そして、多値「ＯＲ（０）＝０」回路の前段にその多値「ＡＮＤ（０）＝０」回路を１つずつ接続する。このとき、上記イ）項の通り各多値「ＡＮＤ（０）＝０」回路の入力端子数は２個である。
●ホ）各多値「ＡＮＤ（０）＝０」回路の出力端子を電位ｖ０（このときｍ＝０だからｖｍ＝ｖ０。）以外の電位ｖＣ０（このときｍ＝０だからｖＣｍ＝ｖＣ０。）にプル・アップ又はプル・ダウンする。ｖＣ０≠ｖ０。
なお、電位ｖＣ０は「その特定値０（このときｍ＝０）以外の数値（１〜９のうちの１数値）に対応する電位」または「いずれの数値にも対応しない独立した追加電位で、多値『ＯＲ（０）＝０』回路が数値０（＝ｍ）と判別することが無い電位なら何でも良い電位」である。
●ヘ）図１１においてｆ（ｘ、ｙ）＝０を満足する論理変数ｘ、ｙの値の各組合せ（５、０）、（８、３）を確認する。

●ト）第１組（５、０）に対しては、入力端子ｘと第１の多値「ＡＮＤ（０）＝０」回路（このときｍ＝０）の第１入力端子の間に特定値ｍ＝５（＝論理変数ｘの値）とする多値「ＮＯＴ（５）＝５」回路を接続し、その多値「ＮＯＴ（５）＝５」回路の出力端子を電位ｖ０（このときｍ＝０だからｖｍ＝ｖ０。）にプル・「アップ又はダウン」する。
一方、入力端子ｙと第１の多値「ＡＮＤ（０）＝０」回路（このときｍ＝０）の第２入力端子の間の場合、論理変数ｙの値ｍｙ＝０で、そのＡＮＤ回路の特定値ｍ＝０と同じ値０なので、入力端子ｙをそのまま第１の多値「ＡＮＤ（０）＝０」回路の第２入力端子に直結する。
もちろん、論理変数ｙの値ｍｙ≠０なら、入力端子ｘの場合と同様に入力端子ｙ・その第２入力端子・間に、その０と違う数値…を特定値とする多値「ＮＯＴ（…）＝…」回路を接続する等する。
また、論理変数ｘの値ｍｘ＝０の場合が有るなら、上記の論理変数ｙの値ｍｙ＝０の場合と同様に入力端子ｘはそのまま第１の多値「ＡＮＤ（０）＝０」回路の第１入力端子に直結する。
●チ）第２組（８、３）に対しては、入力端子ｘと第２の多値「ＡＮＤ（０）＝０」回路（このときｍ＝０）の第１入力端子の間に特定値ｍ＝８（＝論理変数ｘの値ｍｘ）とする多値「ＮＯＴ（８）＝８」回路を接続し、その多値「ＮＯＴ（８）＝８」回路の出力端子を電位ｖ０（このときｍ＝０だからｖｍ＝ｖ０。）にプル・「アップ又はダウン」する。
一方、入力端子ｙと第２の多値「ＡＮＤ（０）＝０」回路（このときｍ＝０）の第２入力端子の間に特定値ｍ＝３（＝論理変数ｙの値ｍｙ）とする多値「ＮＯＴ（３）＝３」回路を接続し、その多値「ＮＯＴ（３）＝３」回路の出力端子を電位ｖ０（このときｍ＝０だからｖｍ＝ｖ０。）にプル・「アップ又はダウン」する。
もちろん、論理変数ｘの値ｍｘ＝０又は論理変数ｙの値ｍｙ＝０の場合が有るなら、上記ト）項内の結線操作と同様に直結の結線操作をする。
●リ）もし、図１１に示すｆ（ｘ、ｙ）の真理値表においてｆ（ｘ、ｙ）＝０を満足する論理変数ｘとｙの値ｍｘ、ｍｙの組合せが他にも有れば、その組合せの数だけ上記ト）項または上記チ）項の結線操作を繰り返す。
●ヌ）同様に、図１１に示すｆ（ｘ、ｙ）の真理値表・中のｆ（ｘ、ｙ）＝１〜９の数値についても、その数値ごとにその数値をｍ＝０の代わりに特定値ｍに設定して上記ハ）〜上記リ）項の結線操作を繰り返す。
●ル）以上は１０進法の場合であるが、Ｎ進法の場合なら、ただ上記「ｆ（ｘ、ｙ）＝１〜９」が「ｆ（ｘ、ｙ）＝１〜（Ｎ−１）」又は「ｆ（ｘ、ｙ）＝−（Ｎ−１）〜−１、１〜（Ｎ−１）」等に変わるだけである。
以上で結線操作・完了。

それから、図１０の合成・多値論理回路において、各・多値「ＯＲ（ｍ）＝ｍ」回路と各・多値「ＡＮＤ（ｍ）＝ｍ」回路を同時に多値「ＮＡＮＤ（ｍ）＝ｍ」回路で１つずつ置き換えた多値等価回路が可能である。もちろん、ｍの各値は図１０中に示された各値に設定し、各・入力端子数も図１０中に示された各・入力端子数に設定する。
その等価回路になる理由は、図１０中の各・多値「ＯＲ（ｍ）＝ｍ」回路を図９（ａ）の多値「ＯＲ（ｍ）＝ｍ」回路の等価回路で１つずつ置き換え、その置換え後の「多値『ＡＮＤ（ｍ）＝ｍ』回路とその後段に接続される多値『ＮＯＴ（ｍ）＝ｍ』回路」の各・直列回路を多値「ＮＡＮＤ（ｍ）＝ｍ」回路で１つずつ置き換えると、上記の多値等価回路になる、からである。
さらに、前述（段落番号［００６９］）の通り、図１０中の各・多値「ＮＯＴ（ｍ）＝ｍ」回路を「その全・入力端子を接続して入力端子１つにまとめた多値『ＮＡＮＤ（ｍ）＝ｍ』回路」等で１つずつ置き換えれば、上記の多値等価回路すなわち図１０の合成・多値論理回路は多値「ＮＡＮＤ（ｍ）＝ｍ」回路だけで構成できることが分かる。
しかも、前述（段落番号［００７０］中）の通り論理変数ｘ、ｙの各・論理変数範囲の変更によってＮ進法・２論理変数の全・多値論理関数を表現できるし、前述｛段落番号［００７２］の●イ項）｝の通り論理変数の個数を変更することができる。
そういう訳で、新・多値論理『フージ（Ｈｏｏｊｉ）代数』には『多値数Ｎに全く影響されない、１種類の多値論理による完全性、それも［完全］』という独特な効果・特徴が有る。
◆◆ 多値数Ｎに全く影響されない、基本・多値論理回路１種類だけ ◆◆
◆◆ による新・多値論理『フージ（Ｈｏｏｊｉ）代数』の『完全』 ◆◆

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（１６）『完全』回路の（３次元の）プログラマブル・ロジック・アレイ化、セミ・オーダー（３次元）ＩＣ・ＬＳＩ化などが可能なこと：
図１２の合成・多値論理回路は「図１０の合成・多値論理回路において、両論理変数ｘ、ｙの多値数を１０から３に変更し、３個の多値「ＯＲ（ｍ）＝ｍ」回路（ｍ＝０、１、２）の代わりにワイヤードＯＲ回路を用いて回路構成を簡単化し、標準化したもの」である。これにより、（３次元の）プログラマブル・ロジック・アレイ化、セミ・オーダー（３次元）ＩＣ・ＬＳＩ化などが実現し易くなり、便利である。
そして、図１３は、図１２中の関数ｆ（ｘ、ｙ）＝ｍｚの真理値表・図で、書き直すと以下の通りである。
●ｘ＝０、１、２
●ｙ＝０、１、２
●ｆ（ｘ、ｙ）＝ｍｚ、（ｚ＝０、１、……、７、８）
ｆ（０、０）＝ｍ０、 ｆ（０、１）＝ｍ１、 ｆ（０、２）＝ｍ２
ｆ（１、０）＝ｍ３、 ｆ（１、１）＝ｍ４、 ｆ（１、２）＝ｍ５
ｆ（２、０）＝ｍ６、 ｆ（２、１）＝ｍ７、 ｆ（２、２）＝ｍ８
ただし、２≧ｍ０、ｍ１、ｍ２、ｍ３、ｍ４、ｍ５、ｍ６、ｍ７、ｍ８≧０
＊＊＊
ｍ０〜ｍ８の各値は０、１、２のいずれか１つである為、ｍ０の値は３通り、ｍ１の値は３通り、……、ｍ８の値は３通り有るので、結局、「これら全部で表現できる多値論理関数ｆ（ｘ、ｙ）の種類」＝（３通り）×（３通り）×（３通り）×（３通り）×（３通り）×（３通り）×（３通り）×（３通り）×（３通り）＝３の９乗・種類＝１９，６８３種類有る。
それから、図１２では各・多値「ＮＯＴ（ｍ）＝ｍ」回路の横に「単なる導線」が１つずつ画かれ、入力端子ｘ、ｙそれぞれと各・多値「ＡＮＤ（ｍｚ）＝ｍｚ」回路・入力部の間が各・多値「ＮＯＴ（ｍ）＝ｍ」回路を介して接続される場合と、直結される場合が有ることが示されている。
図１３で論理変数ｘの値ｍｘ（０、１、２のうち、いずれか１つ）と関数ｆ（ｘ、ｙ）の値ｍｚが同じ（ｍｘ＝ｍｚ）とき、入力端子ｘは「そのｍｚを特定値とする多値『ＡＮＤ（ｍｚ）＝ｍｚ』回路の第１入力端子」に直結される。
一方、論理変数ｘの値ｍｘと関数ｆ（ｘ、ｙ）の値ｍｚが異なる（ｍｘ≠ｍｚ）とき、入力端子ｘは図１２の様に多値「ＮＯＴ（ｍｘ）＝ｍｘ」回路を介して「そのｍｚを特定値とする多値『ＡＮＤ（ｍｚ）＝ｍｚ』回路の第１入力端子」に接続される。
同様に、入力端子ｙと各・多値「ＡＮＤ（ｍｚ）＝ｍｚ」回路の第２入力端子の接続についても、多値「ＮＯＴ（ｍｙ）＝ｍｙ」回路を介して接続したり、あるいは、直結したりする。ただし、ｍｙは論理変数ｙの値で、０、１、２のうち、いずれか１つである。

なお、ｍ０〜ｍ８の各数値を順々に０〜８の各数値に設定すると、図１２の合成・多値論理回路は３値・９値コード変換回路になる。もちろん、ｙがその３値表現の１桁目で、ｘがその３値表現の２桁目である。
また、論理変数ｘ、ｙ及び関数ｆ（ｘ、ｙ）３つそれぞれの多値数を自由に設定することができる。全・多値数を同一に設定しても良いし、各・多値数を互いに違う値に設定しても良い。
さらに、それら３つの多値数Ｎが同一で、４のとき、「表現できる多値論理関数ｆ（ｘ、ｙ）の種類」は４の１６乗・種類≒４，２９４，９６８，０００種類も有る。しかも、そのぼう大な種類の多値論理関数は「図１２の合成・多値論理回路において『多値［ＡＮＤ（…）＝…］回路、２つの多値［ＮＯＴ（…）＝…］回路および２つの導線』の組合せを９組から１６組に増やし、多値数の１増加に伴う電源と電源線を１つずつ増やす」だけで実現することができる。
同様に、その同一多値数が５のとき「表現できる多値論理関数ｆ（ｘ、ｙ）の種類」は５の２５乗・種類≒２．９８０２３３×（１０の１７乗）種類で、図１２の合成・多値論理回路において上記・組合せをさらに１６組から２５組に増やす等するだけで良い。
同じく、その同一多値数が１０のとき「表現できる多値論理関数ｆ（ｘ、ｙ）の種類」は１０の１００乗・種類で、図１２の合成・多値論理回路において上記・組合せをさらに２５組から１００組に増やす等するだけで良い。
そんな訳で、少ない部品点数の割りには「表現できる多値論理関数ｆ（ｘ、ｙ）の種類」はその同一多値数Ｎの増加と共に超・爆発的に増えて行くことになる。
しかも、後述（段落番号００８０
）する通り論理変数ｘ、論理変数ｙ及び関数ｆ（ｘ、ｙ）の各・多値数が違っても構わない。同一である必要は無い。
★参 考：下記・特許文献１０の段落番号００３１〜００３３。
この様な超・爆発的な増加等は、図１２の合成・多値論理回路などをプログラマブル・３次元化ロジック・アレイ、セミ・オーダー・３次元化ＩＣ・ＬＳＩなどで実用化する際に、極めて強力な武器・効能になる。
特開２００７−３５２３３号。

それから、図１０の合成・多値論理回路には『非常に不便で、実用的でない』という課題が有るが、図１２の合成・多値論理回路はその課題を解決することができる。
●例１；図１１の真理値表において、その数値が例えば６である升目が全部で８０個有り、６以外の数値０〜５、７〜９の升目が２、３個ずつ有る場合、多値「ＯＲ（６）＝６」回路の総・入力端子数だけ８０個必要になる。他のそれは２、３個ずつである。
●例２；図１１の真理値表において、０〜９の各数値である升目の数が均一的にほぼ１０個ずつの場合、各・多値「ＯＲ（ｍ）＝ｍ」回路の総・入力端子数も均一的にほぼ１０個ずつである。
＊＊＊
要するに、図１１の真理値表の数値パターンによって、すなわち、各・升目の数値がいくつであるかによって、各・多値「ＯＲ（ｍ）＝ｍ」回路の総・入力端子数が変動してしまい、しかも、その書き込まれる数値が片寄ると、特定の多値「ＯＲ（ｍ）＝ｍ」回路の総・入力端子数だけ特に多くなってしまう。
その結果、図１１の真理値表で示される多値論理関数を合成・多値論理回路として具体化、実現化する際に非常に不便で、実用的ではない。
一方、図１２の合成・多値論理回路では図１３の真理値表の数値パターンによって変動する各・多値「ＯＲ（ｍ）＝ｍ」回路そのものが無いので、上述の課題は無く、図１０の合成・多値論理回路に比べて極めて実用的で、とても便利である。その回路構成が簡単になり、その部品点数が少なくなる。

具体的な各多値回路として、図１４に多値「ＡＮＤ（ｍ）＝ｍ」回路の１例を示し、図１５に多値「ＮＯＴ（ｍ）＝ｍ」回路の１例を示す。図１５の回路においてダイオード１２５は「電源線Ｖｍからトランジスタ１２８の内蔵ダイオードを経て電源線Ｖ（ｍ−１）へ電流が流れるのを阻止する為のもの」であるが、トランジスタ１２８のバック・ゲートを「電源線Ｖ（ｍ＋１）又はこれより電位の高い電源線」に接続するときは、ダイオード１２５、１２６を挿入接続する必要は無いし、抵抗１２７も不要である。
特開２００５−２３６９８５号の図１０と図９の各回路。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（１７）新・多値論理『フージ（Ｈｏｏｊｉ）代数』が２値論理のブール代数を包含していることについて：
新・多値論理『フージ代数』は本発明者のやり方で２値論理のブール代数を忠実に多値へ展開・拡張したもので、ブール代数を完全に包含している。
例えば、特定値が１である多値特定値ＥＱＵＡＬ（又はＥＶＥＮ又は非反転）回路、ＡＮＤ回路、ＯＲ回路、ＮＯＴ｛又はＮＥＶＥＮ（ネーブン）｝回路、ＮＡＮＤ回路、ＮＯＲ回路の各出力端子を抵抗で電源線Ｖ０の電位ｖ０にプル・ダウンして、各入力数値を「１」と「０」に限定すれば、これら多値論理回路は２値・正論理のバッファー（又は非反転）回路、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、ＮＡＮＤ回路、ＮＯＲ回路と全く同じ論理動作をし、互換性が有る。
そして、特定値が０である多値特定値ＥＱＵＡＬ（又はＥＶＥＮ又は非反転）回路、ＡＮＤ回路、ＯＲ回路、ＮＯＴ｛又はＮＥＶＥＮ（ネーブン）｝回路、ＮＡＮＤ回路、ＮＯＲ回路の各出力端子を抵抗で電源線Ｖ１の電位ｖ１にプル・アップして、各入力数値を「１」と「０」に限定すれば、これらの多値論理回路は２値・負論理のバッファー（又は非反転）回路、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、ＮＡＮＤ回路、ＮＯＲ回路と全く同じ論理動作をし、互換性が有る。
一方、「ＡＮＤ回路（＝Ｍｉｎ回路）、ＯＲ回路（＝Ｍａｘ回路）、反転（ｃｏｍｐｌｅｍｅｎｔ）回路、リテラル（ｌｉｔｅｒａｌ）回路およびサイクリング（ｃｙｃｌｉｎｇ）回路」で構成される、ブール代数を多値へ展開・拡張した筈の従来の多値論理回路（ウカシェヴィッチ型）の場合、２値ＮＯＴ回路を多値へ展開・拡張した「反転回路、リテラル回路およびサイクリング回路」に関して、どの多値回路もブール代数の２値ＮＯＴ回路を包含せず、互換性が無い。
従って、その従来の多値ＮＡＮＤ回路、多値ＮＯＲ回路についても、当然の事ながら、同様にブール代数の２値ＮＡＮＤ回路、２値ＮＯＲ回路を包含せず、互換性が無い。
★参 考：非特許文献２のｐ．１８〜ｐ．２０。
『多値情報処理 ―ポストバイナリエレクトロニクス―』、著者：樋口龍雄・亀山充隆（みちたか）、昭晃堂（しょうこうどう）が１９８９年６月に発行。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（１８）新・多値論理『フージ（Ｈｏｏｊｉ）代数』の『複数の論理変数およびそれらの関数それぞれの多値数Ｎ（≧２）が互いに異なっていても対応できる柔軟な対応性』という特徴について：
★参 照；多値数Ｎ＝２の場合については → （段落番号［００８１］の終わり）
多値論理回路システムによっては、多値数Ｎ（≧２）が互いに異なる複数の情報が入（い）り交（ま）じった複合情報を取り扱う場合が有る。例えば、光の３原色（青赤緑）の多値数「３」、陽画と陰画の多値数「２」、他にも「明るさの多段階」という多値数、「青赤緑の配合割合」という多値数などである。
この様な場合、互いに多値数Ｎ（≧２）の異なる多値論理回路を混在して組むことになるが、「その多値数の大きい方の多値論理」は「その多値数の小さい方の多値論理」を完全に包含し、前者が後者に対して互換性が有った方が良い。
新・多値論理『フージ（Ｈｏｏｊｉ）代数』の場合、前述（段落番号００６７）の通り前者は後者（多値数Ｎ≧２）を土台にして組み上げられているので、当然の事ながら前者は後者を包含し、後者に対して互換性が有る。
また、前述した図１０の合成・多値論理回路では多値ＡＮＤ回路と多値ＯＲ回路の多値数Ｎ１（≧２）に対して、論理変数ｘの多値数Ｎ２（≧２）は常に同じである必要は無いし、論理変数ｙの多値数Ｎ３（≧２）も常に同じである必要は無い。Ｎ１≠Ｎ２又はＮ１≠Ｎ３の場合が有っても構わない。さらに、Ｎ２とＮ３も常に同じである必要は無い。Ｎ１≠Ｎ２又はＮ１≠Ｎ３又はＮ２≠Ｎ３の場合が有っても構わない。
その結果、『［複数の論理変数およびそれらの関数］それぞれの多値数Ｎ（≧２）が互いに異なっていても対応できる柔軟な対応性』が新・多値論理『フージ（Ｈｏｏｊｉ）代数』に有る。
一方、前述（段落番号［００７９］の終わり）の「ＡＮＤ回路、ＯＲ回路、反転回路、リテラル回路およびサイクリング回路」で構成される従来の多値論理回路の場合、互いに多値数の異なる「反転回路同士、リテラル回路同士およびサイクリング回路同士」では包含が成り立たず、互換性が全く無いので、新・多値論理『フージ代数』の様な柔軟な対応性が無い。
★参 考：非特許文献２のｐ．１９〜ｐ．２０。
『多値情報処理 ―ポストバイナリエレクトロニクス―』、著者：樋口龍雄・亀山充隆（みちたか）、昭晃堂（しょうこうどう）が１９８９年６月に発行。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（１９）新・多値論理『フージ（Ｈｏｏｊｉ）代数』の『前段の２値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無い』という独特な効果・特徴について：
請求項１中に記載の多値論理回路も請求項２中に記載の多値論理回路も新・多値論理『フージ代数』を実現・具体化したものであるが、どちらの判別手段も結局根本的に判別することは「各・判別内容に対して肯定か否定かを示す信号、肯定・否定信号（二者択一信号）」つまり「各・判別内容に対してＹｅｓかＮｏかを示す信号、Ｙｅｓ・Ｎｏ信号（二者択一信号）、２値信号みたいなもの」なので、基本的に２値回路の出力信号との相性（あいしょう）がとても良い。
従って、あとは以下の通り２値回路の出力部とそれら多値論理回路の入力部をマッチング（整合）させるだけである。
●ａ）２値回路がＨレベルとLレベルの２つを出力する場合；
その多値論理回路が「肯定」と判別する入力判別範囲内にその２値回路のＨレベル、Lレベルのうち一方の出力レベル範囲がすっぽり入（はい）り、その多値論理回路が「否定」と判別する入力判別範囲内にその他方の出力レベル範囲がすっぽり入る様にマッチング（整合）させれば良い。
●ｂ）２値回路の出力部がオープン・コレクタ又はオープン・ドレイン等の場合；
図９、図１０、図１２の各回路中の各・多値「ＮＯＴ（…）＝…」回路の様にそれら多値論理回路の出力端子にプル・アップ抵抗またはプル・ダウン抵抗を接続し、その２値回路が出力するＨレベル、Lレベルの各・出力レベル範囲内について上記●ａ）項と同様にマッチング（整合）させれば良い。
なお、●ａ）項、●ｂ）項どちらの場合も、Ｈ、Ｌ両レベルが対応する両・電源電位は「多値回路の最低電位〜最高電位のうち、いずれか２つの電源電位」なら何でも良い。例えば１０進法なら、その両・電源電位は「ｖ０とｖ１」、「ｖ４とｖ５」、「ｖ８とｖ９」、「ｖ５とｖ７」、「ｖ３とｖ８」、「ｖ０とｖ９」、「ｖ０未満とｖ９を超えた電位」など。
＊＊＊
と言うことは、逆に図９、図１０、図１２の各回路中の各・多値「ＮＯＴ（…）＝…」回路は２値回路でも良いことを裏付ける。つまり、各・多値「ＡＮＤ（ｍｚ）＝ｍｚ」回路の前段は２値回路でも良いことを裏付ける。 → （００ ）
＊＊＊
従って、『前段の２値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無い』という独特な効果・特徴が新・多値論理『フージ代数』に有ることが分かる。

しかも、前述（段落番号００２８）の通り『後段の２値回路との接続性も極めて良く、その間に特別なインターフェイスが必要無い』という独特な効果・特徴も有る。
一方、多値論理分野ではよく知られた従来のウカシェヴィッチ型多値論理回路の場合、前段でも後段でも２値回路との接続性が悪く、その間に特別なインターフェイス（２値・多値コード変換手段と多値・２値コード変換手段）が必要である。
★参 考：非特許文献２のｐ．１３の図１．２。
『多値情報処理 ―ポストバイナリエレクトロニクス―』、著者：樋口龍雄・亀山充隆（みちたか）、昭晃堂（しょうこうどう）が１９８９年６月に発行。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（２０）第２の多値ハザード除去回路およびその方法：
図１〜図８の各実施例などでは多値ハザードを除去する為に多値信号を２値信号に変換しなければならない。しかし、図１０、図１２の各・合成・多値論理回路など、一般的な多値論理回路では多値信号のまま情報処理などを行う場合が多い。
そこで、第２の多値ハザード除去回路およびその方法として、具体的に以下の事が可能である。
●ａ）図８に示す多値論理回路において接続端子ｃｔ５の所に「電源電圧２倍で動作するＤ型フリップ・フロップ２７（図１）」を挿入・接続する。もちろん、そのＤ端子を前段の接続端子ｃｔ５に接続し、その出力端子Ｑ又はＱバーを後段の接続端子ｃｔ５に接続する。また、Ｄ型フリップ・フロップ２７の電源は電源線Ｖ（ｍ＋１）と電源線Ｖ（ｍ−１）から供給する。
図１の実施例では抵抗２６又は抵抗２６、２８を用いてＤ端子にデータ信号を入力した様に、今度は「図８の多値論理回路を上述の様にした回路」において、抵抗２６又は抵抗２６、２８を用いてＣＰ端子に同期信号（又はタイミング信号またはクロック・パルス信号）を入力する。
例えば「その出力部が電流シンク型オープン・ドレイン（またはオープン・コレクタ）のクロック・パルス供給手段（図示せず。）」が両・電源線Ｖ０・Ｖ１間に接続されていれば、電源線Ｖ（ｍ＋１）・ＣＰ端子間に抵抗２６を接続し、ＣＰ端子・「そのオープン・ドレイン端子等」間に抵抗２８を接続する。ｍ＝１なら、抵抗２８の抵抗値はゼロで良い。
あるいは逆に、「その出力部が電流ソース型オープン・ドレイン（またはオープン・コレクタ）の『同期信号供給手段（又はタイミング信号供給手段またはクロック・パルス供給手段）（図示せず。）』」が両・電源線Ｖ（ｎ−１）・Ｖ（ｎ−２）間に接続されていれば、電源線Ｖ（ｍ−１）・ＣＰ端子間に抵抗２６を接続し、ＣＰ端子・「そのオープン・ドレイン端子等」間に抵抗２８を接続する。「ｎ−１＝ｍ＋１」すなわち「ｎ＝ｍ＋２」なら、抵抗２８の抵抗値はゼロで良い。
同様に、「図１中に示す多値論理回路」や「図２中に示す多値論理回路」においても、今述べた「図８に示す多値論理回路」の様にＤ型フリップ・フロップ２７を挿入・接続する等することが可能である。

●ｂ）図７に示す多値論理回路において接続端子ｃｔ６の所にＤ型フリップ・フロップ２７（図１）を挿入・接続する。もちろん、そのＤ端子を前段の接続端子ｃｔ６に接続し、その出力端子Ｑ又はＱバーを後段の接続端子ｃｔ６に接続する。もし、その出力端子Ｑ又はＱバーの電流容量が不足するときは当然バッファー手段を介して後段の接続端子ｃｔ６に接続する。
そして、Ｄ型フリップ・フロップ２７とそのクロック・パルス供給手段（図示せず。）」の電源は電源線Ｖ０と電源線Ｖ（−１）から供給する。
ただし、トランジスタ１７と抵抗２１の間に、「図１中に示す、電源短絡防止用の抵抗２８」の挿入・接続と同様に、抵抗を挿入・接続する。

なお、Ｄ型フリップ・フロップ２７の代わりに前述（段落番号００１９）と同様に「２値３ステート・バッファーとその後段の２値メモリー手段の組合せ」などを用いても構わない。
＊＊＊
また、フリップ・フロップや３ステート・バッファー等がそのクロック信号に基づいて動作するトリガー方式の種類には以下３つの方式が有るので、他のトリガー方式に変更することもできる。
イ）レベル・トリガー方式
ロ）エッジ・トリガー方式
ハ）パルス・トリガー方式（＝マスター・スレーブ方式）
『図解ディジタル回路入門』のｐ．７９〜ｐ．８８。（株）日本理工出版会が２００８年４月２５日に第４版発行。著者：中村次男。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
■（２１）『多値論理回路内の信号伝達途中においても２値回路との接続性が極めて良く、その間に特別なインターフェイスが必要無い』という独特な効果・特徴について：
前述（段落番号００８３〜００８５）の様に信号伝達の途中に２値回路（例：フリップ・フロップなど。）を設ける第２の多値ハザード除去方法は従来の多値論理回路には応用することができない。なぜなら、従来の場合、その信号伝達途中の信号が多値信号だからである。
一方、新・多値論理『フージ（Ｈｏｏｊｉ）代数』に基づいた多値論理回路の場合、その信号伝達途中の信号は「前述（段落番号００８１）の通り、判別内容に対するＹｅｓかＮｏかのＹｅｓ・Ｎｏ信号（二者択一信号）」すなわち「一方が特定値の出力に対応し、他方が出力開放に対応する、２値信号もしくは暫定的２値信号」である為、２値回路との相性・接続性が極めて良いので、前記第２の多値ハザード除去方法を採（と）ることができる。
なお、「前段の２値回路との接続性」も「その多値論理回路内の信号伝達途中における２値回路との接続性」も「後段の２値回路との接続性」も極めて良いにもかかわらず、その多値数Ｎに関係無く、すべての多値論理関数を１種類の多値論理（完全系）で表現できること（＝完全性、それも『完全』）は、新・多値論理『フージ（Ｈｏｏｊｉ）代数』に基づいた多値論理回路の際立った独特な効果・特徴である。

●イ）本発明者は、プログラム・ソフトウエアやＣＰＵ等を使わない新概念のコンピューターとして、自分の先願発明「特開２００７−０３５２３３号」において入出力パターン記憶型｛または関数（＝ファンクション）記憶型または処理結果記憶型｝１０進法コンピューター等を開示しているが、これに活用することができる。
その新概念コンピューターでは入出力パターン・ソフトウエア（又は、ファンクション・ソフトウエア、又は、リザルト・ソフトウエア）と多値論理回路などを使う。また、プログラミングに相当するのがパターニング（又は、ファンクショニング、又は、リザルティング）である。さらに、プログラマーに相当するのがパターナー（又は、ファンクショナー、又は、リザルター）である。
将来「この新概念の入出力パターン記憶型コンピューター」と「従来のプログラム内蔵型コンピューター」は、「必要とする記憶容量の大小」、「情報処理速度の優先度の高さ」、「電力節約の面から」、「ソフトウエア作成の容易性」、「バグの発生具合」又は「不正侵入操作に対する耐性」等によって、『両者の利用分野が棲（す）み分けられる』と本発明者は確信している。
そして、『ひょっとして両方式の良い所取りで、両方式を有機的に組み合わせて使うことが有るかもしれない』。

●ロ）本発明者は自分の先願発明「特開２００６−１９０２３９号」において「不正侵入操作阻止機能を持つ情報処理手段」を開示しているが、これにも活用することができる。
この先願技術では、割り切って「不正侵入されても不正操作されなければ、それで良し」という考え方に基づいている。
例えば、２値表現と明確に区別できる３値表現（例：その機械語の少なくとも１つの桁が数値２であること。）で表現された「命令（インストラクション）、プログラム又はコマンド」を使い、「完全に信頼できない、２値表現で表現された『外部データ又は外部情報』」を取り入れるとき「２値表現で表現されたものしか通過させないフィルター手段」を介してそれを取り入れる。
つまり、その３値表現された「命令（インストラクション）、プログラム又はコマンド」が実行の対象であり、２値表現された「データ又は情報」が情報処理の対象であり、その２値表現された「外部データ又は外部情報」は入力の対象に含まれる。
その結果、不正侵入した「不正プログラム、不正コマンド」等は、実行対象ではない為全く実行されないので、その情報処理手段が不正操作されることは完全に無い。その不正プログラム・不正コマンド等はその情報処理手段にとってただの無害、無価値なガラクタ「データ又は情報」になるだけである。
そんな訳で、最近の「不正侵入操作に対する対策の手こずり」、「いたちごっこを終わりにする究極的な対策への強い要望」からすれば、今直ぐにでも利用されてもおかしくないと本発明者は考える。

もちろん、●イ）項、●ロ）項どちらの回路にも前述（段落番号００８３）した「第２の多値ハザード除去回路」を利用することができる。

Claims (3)

1. ３又は３以上の所定の複数をＮで表わし、所定の整数をＰで表わし、所定の自然数をＳで表わしたときに、
   「第１電位から第Ｎ電位まで番号順に電位が高くなって行くＮ個の電位を供給し、その各電位がＰ〜（Ｐ＋Ｎ−１）の各整数と順々に１対１ずつ対応すると定義された第１電位供給手段〜第Ｎ電位供給手段」と、
   「Ｓ個の入力電位信号の入口となる第１の入口手段〜第Ｓの入口手段」と、
   「出力電位信号の出口となる出口手段」と、
   「『前記第１電位供給手段〜前記第Ｎ電位供給手段の中で、あらかじめ決められた１つの出力用特定電位供給手段』と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオン・オフ駆動部の間が１方向または双方向にオフとなるプル・スイッチング手段」と、
   「『Ｓ＝１の場合は１つの前記入力電位信号に対応する整数、Ｓ≧２の場合は［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のすべて］か［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のうち、少なくとも１つ］』が『Ｐ〜（Ｐ＋Ｎ−１）の整数の中で、あらかじめ決められた１つの入力用特定値』に対してどうなのか、『［等しいのか等しくないのか］、［大きいのか大きくないのか］、［小さいのか小さくないのか］のいずれか１つ』について、それに適用する下記の『２つ又は４つのしきい値電位』に基づいて判別する判別手段」と、
   「前記判別手段によって制御され、『その判別結果が肯定であれば前記プル・スイッチング手段をオン駆動し、その判別結果が否定であれば前記プル・スイッチング手段をオフ駆動する』か『正反対に肯定であればオフ駆動し、否定であればオン駆動する』オン・オフ駆動手段」を有する多値論理回路において、
   「前記多値論理回路の後段に接続される『２値ハザードを除去する２値ハザード除去手段』」と、
   「前記出力電位信号が前記２値ハザード除去手段にとって２値信号として機能する様にマッチングを行う『プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段』」を有することを特徴とする多値ハザード除去回路。
   ただし、その各抵抗手段は定電流ダイオード、「１方向性、双方向性」の定電流手段を含む。
   ●ａ）「等しいのか等しくないのか」の場合は「『等しいのか』では『前記入力用特定値に対応する入力用特定電位』を基準にしてあらかじめ決められたプラス側とマイナス側の両しきい値電位」、「『等しくないのか』では前記入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位、及び、前記入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
   ●ｂ）「大きいのか大きくないのか」の場合は「『大きいのか』では前記入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」、「『大きくないのか』では前記入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
   ●ｃ）「小さいのか小さくないのか」の場合は「『小さいのか』では前記入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」、「『小さくないのか』では前記入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」。
2. ３又は３以上の所定の複数をＮで表わし、所定の整数をＰで表わし、所定の自然数をＳで表わしたときに、
   「第１電位から第Ｎ電位まで番号順に電位が高くなって行くＮ個の電位を供給し、その各電位がＰ〜（Ｐ＋Ｎ−１）の各整数と順々に１対１ずつ対応すると定義された第１電位供給手段〜第Ｎ電位供給手段」と、
   「Ｓ個の入力電位信号の入口となる第１の入口手段〜第Ｓの入口手段」と、
   「出力電位信号の出口となる出口手段」と、
   「『前記第１電位供給手段〜前記第Ｎ電位供給手段の中で、あらかじめ決められた１つの出力用特定電位供給手段』と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオン・オフ駆動部の間が１方向または双方向にオフとなるプル・スイッチング手段」と、
   「『Ｓ＝１の場合は１つの前記入力電位信号に対応する整数、Ｓ≧２の場合は［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のすべて］か［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のうち、少なくとも１つ］』が『Ｐ〜（Ｐ＋Ｎ−１）の整数の中で、あらかじめ決められた、その差が少なくとも２である２つの入力用特定値』に対してどうなのか、『両・前記入力用特定値の間に有るのか無いのか』について下記『４つのしきい値電位』に基づいて判別する判別手段」と、
   「前記判別手段によって制御され、『両・前記入力用特定値の間に有れば前記プル・スイッチング手段をオン駆動し、両・前記入力用特定値の間に無ければ前記プル・スイッチング手段をオフ駆動する』か『正反対に、両・前記入力用特定値の間に有ればオフ駆動し、無ければオン駆動する』オン・オフ駆動手段」を有する多値論理回路において、
   「前記多値論理回路の後段に接続される『２値ハザードを除去する２値ハザード除去手段』」と、
   「前記出力電位信号が２値ハザード除去手段にとって２値信号として機能する様にマッチングを行う『プル・アップ抵抗手段またはプル・ダウン抵抗手段またはプル抵抗手段』」を有することを特徴とする多値ハザード除去回路。
   ただし、その各抵抗手段は定電流ダイオード、「１方向性、双方向性」の定電流手段を含む。
   ●ａ）「両・前記入力用特定値の間に有るのか」では「小さい方の前記入力用特定値に対応する第１の入力用特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」と「大きい方の前記入力用特定値に対応する第２の入力用特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
   ●ｂ）「両・前記入力用特定値の間に無いのか」では「前記第１の入力用特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位」と「前記第２の入力用特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」。
3. 請求項１又は２記載の多値ハザード除去回路において、
   「前記第１電位から前記第Ｎ電位まで番号順に電位が高くなって行く」のではなく、前記第１電位から前記第Ｎ電位まで番号順に電位が低くなって行き、
   １つ又は複数の前述したプラス側のしきい値電位を全部マイナス側のしきい値電位に変更し、
   １つ又は複数の前述したマイナス側のしきい値電位を全部プラス側のしきい値電位に変更し、
   「１つ上の電位」という記載内容が１つ又は複数有れば全部「１つ下の電位」に変更し、
   「１つ下の電位」という記載内容が１つ又は複数有れば全部「１つ上の電位」に変更したことを特徴とする多値ハザード除去回路。
   
   
   
   

Images