JP2012033708A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2012033708A
JP2012033708A JP2010171938A JP2010171938A JP2012033708A JP 2012033708 A JP2012033708 A JP 2012033708A JP 2010171938 A JP2010171938 A JP 2010171938A JP 2010171938 A JP2010171938 A JP 2010171938A JP 2012033708 A JP2012033708 A JP 2012033708A
Authority
JP
Japan
Prior art keywords
gan layer
semiconductor device
manufacturing
layer
growth rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010171938A
Other languages
Japanese (ja)
Inventor
Keiichi Yui
圭一 由比
Takeshi Nakada
健 中田
Isao Makabe
勇夫 眞壁
Hiroyuki Ichikawa
弘之 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010171938A priority Critical patent/JP2012033708A/en
Priority to US13/194,565 priority patent/US8993416B2/en
Publication of JP2012033708A publication Critical patent/JP2012033708A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device that can block a micropipe existing in an SiC substrate.SOLUTION: A manufacturing method of a semiconductor device in the present invention comprises the steps of: growing a first GaN layer 18 on an SiC substrate 10; and forming a second GaN layer 20, grown under a condition that a ratio of a lateral growth speed to a longitudinal growth speed is smaller than that in the growth of the first GaN layer 18, on the first GaN layer 18.

Description

本発明は、半導体装置の製造方法に関し、特に、ＳｉＣ基板上にＧａＮ層を成長させる半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a GaN layer is grown on a SiC substrate.

窒化物半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子等に用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、例えば高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）等のＦＥＴが知られている。   A semiconductor device using a nitride semiconductor is used for a power element that operates at high frequency and high output. In particular, FETs such as high electron mobility transistors (HEMTs) are known as semiconductor devices suitable for performing amplification in high frequency bands such as microwaves, quasi-millimeter waves, and millimeter waves.

窒化物半導体を用いた半導体装置として、Ｓｉ基板上に、ＡｌＮ層、ＡｌＧａＮ層、ＧａＮ層、電子供給層が順次積層された半導体装置が知られている（例えば、特許文献１参照）。また、窒化物半導体を用いた半導体装置の基板として、Ｓｉ基板以外に、ＳｉＣ基板が用いられることも知られている。   As a semiconductor device using a nitride semiconductor, a semiconductor device in which an AlN layer, an AlGaN layer, a GaN layer, and an electron supply layer are sequentially stacked on a Si substrate is known (for example, see Patent Document 1). It is also known that a SiC substrate is used in addition to a Si substrate as a substrate of a semiconductor device using a nitride semiconductor.

特開２００８−１６６３４９号公報JP 2008-166349 A

図１に示すように、ＳｉＣ基板１０には、ＳｉＣ基板１０を貫通した直径数μｍ〜数百μｍのマイクロパイプ１２が複数存在する。マイクロパイプ１２は、様々な方向を向いて存在している。ＳｉＣ基板１０上に窒化物半導体を成長させる場合、マイクロパイプ１２が閉塞されずに開口したまま残る場合がある。この場合、マイクロパイプ１２が開口した部分における半導体装置は、良好な特性を得られない場合がある。   As shown in FIG. 1, the SiC substrate 10 includes a plurality of micropipes 12 having a diameter of several μm to several hundred μm that penetrate the SiC substrate 10. The micropipe 12 exists in various directions. When a nitride semiconductor is grown on the SiC substrate 10, the micropipe 12 may remain open without being blocked. In this case, the semiconductor device in the portion where the micropipe 12 is opened may not obtain good characteristics.

本発明は、上記課題に鑑みなされたものであり、ＳｉＣ基板に存在するマイクロパイプを閉塞させることが可能な半導体装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device capable of closing a micropipe existing on a SiC substrate.

本発明は、ＳｉＣ基板上に第１のＧａＮ層を成長する工程と、前記第１のＧａＮ層上に、（横方向成長速度）／（縦方向成長速度）が前記第１のＧａＮ層の成長に比べて小さい条件で成長された第２のＧａＮ層を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、ＳｉＣ基板に存在するマイクロパイプを閉塞させることができる。   The present invention includes a step of growing a first GaN layer on a SiC substrate, and the growth of the first GaN layer is (lateral growth rate) / (longitudinal growth rate) on the first GaN layer. And a step of forming a second GaN layer grown under conditions smaller than that of the semiconductor device. According to the present invention, it is possible to close the micropipe present on the SiC substrate.

上記構成において、前記第２のＧａＮ層は、前記第１のＧａＮ層よりもイエローバンドの発光強度が低い構成とすることができる。   In the above structure, the second GaN layer may have a yellow band emission intensity lower than that of the first GaN layer.

上記構成において、前記第１のＧａＮ層の上面は凸凹を有していて、前記第２のＧａＮ層の上面は前記第１のＧａＮ層の上面よりも平坦である構成とすることができる。   In the above configuration, the top surface of the first GaN layer may be uneven, and the top surface of the second GaN layer may be flatter than the top surface of the first GaN layer.

上記構成において、前記第１のＧａＮ層の上面は凸凹を有していて、前記第２のＧａＮ層の上面は前記第１のＧａＮ層の上面よりも平坦である構成とすることができる。   In the above configuration, the top surface of the first GaN layer may be uneven, and the top surface of the second GaN layer may be flatter than the top surface of the first GaN layer.

上記構成において、前記第１のＧａＮ層を形成する工程は、１０ｎｍから１０００ｎｍの厚さの前記第１のＧａＮ層を形成する工程である構成とすることができる。   In the above configuration, the step of forming the first GaN layer may be a step of forming the first GaN layer having a thickness of 10 nm to 1000 nm.

上記構成において、前記第１のＧａＮ層の（横方向成長速度）／（縦方向成長速度）が、０．４以上である構成とすることができる。   In the above configuration, the (horizontal growth rate) / (vertical growth rate) of the first GaN layer may be 0.4 or more.

上記構成において、前記第１のＧａＮ層の（横方向成長速度）／（縦方向成長速度）が、１．５以上である構成とすることができる。   In the above configuration, the (horizontal growth rate) / (vertical growth rate) of the first GaN layer may be 1.5 or more.

上記構成において、前記第２のＧａＮ層の（横方向成長速度）／（縦方向成長速度）が、０．４未満である構成とすることができる。   In the above configuration, the (horizontal growth rate) / (vertical growth rate) of the second GaN layer may be less than 0.4.

上記構成において、前記第２のＧａＮ層の（横方向成長速度）／（縦方向成長速度）が、０．３以下である構成とすることができる。   In the above configuration, the (lateral growth rate) / (vertical growth rate) of the second GaN layer may be 0.3 or less.

上記構成において、前記第１のＧａＮ層は、前記ＳｉＣ基板上に形成されたＡｌＮ層上に成長される構成とすることができる。   In the above configuration, the first GaN layer may be grown on an AlN layer formed on the SiC substrate.

上記構成において、前記ＡｌＮ層の厚さは５０ｎｍ以下である構成とすることができる。   In the above configuration, the thickness of the AlN layer may be 50 nm or less.

上記構成において、前記ＡｌＮ層の厚さは１０ｎｍ以下である構成とすることができる。   The said structure WHEREIN: The thickness of the said AlN layer can be set as the structure which is 10 nm or less.

本発明は、ＳｉＣ基板上に、（横方向成長速度）／（縦方向成長速度）が０．４以上の第１のＧａＮ層を成長する工程を有することを特徴とする半導体装置の製造方法である。本発明によれば、ＳｉＣ基板に存在するマイクロパイプを閉塞させることができる。   The present invention provides a method for manufacturing a semiconductor device, comprising a step of growing a first GaN layer having a (lateral growth rate) / (vertical growth rate) of 0.4 or more on a SiC substrate. is there. According to the present invention, it is possible to close the micropipe present on the SiC substrate.

上記構成において、前記第１のＧａＮ層の（横方向成長速度）／（縦方向成長速度）が、１．５以上である構成とすることができる。   In the above configuration, the (horizontal growth rate) / (vertical growth rate) of the first GaN layer may be 1.5 or more.

上記構成において、前記第１のＧａＮ層は、前記ＳｉＣ基板上に形成されたＡｌＮ層上に成長される構成とすることができる。   In the above configuration, the first GaN layer may be grown on an AlN layer formed on the SiC substrate.

上記構成において、前記ＡｌＮ層の厚さは５０ｎｍ以下である構成とすることができる。   In the above configuration, the thickness of the AlN layer may be 50 nm or less.

上記構成において、前記ＡｌＮ層の厚さは１０ｎｍ以下である構成とすることができる、   In the above configuration, the thickness of the AlN layer may be 10 nm or less.

本発明によれば、ＳｉＣ基板の存在するマイクロパイプを閉塞させることができる。   According to the present invention, the micropipe on which the SiC substrate exists can be closed.

図１は、マイクロパイプを説明するためのＳｉＣ基板の断面模式図の例である。FIG. 1 is an example of a schematic cross-sectional view of a SiC substrate for explaining a micropipe. 図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面模式図（その１）の例である。FIG. 2A to FIG. 2C are examples of schematic cross-sectional views (part 1) illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図３（ａ）および図３（ｂ）は、実施例１に係る半導体装置の製造方法を示す断面模式図（その２）の例である。FIG. 3A and FIG. 3B are examples of schematic cross-sectional views (No. 2) illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図４は、残留物がマイクロパイプ内に残留した状態を示す断面模式図の例である。FIG. 4 is an example of a schematic cross-sectional view showing a state in which the residue remains in the micropipe. 図５（ａ）から図５（ｄ）は、比較例１に係る半導体装置の製造方法を示す断面模式図の例である。FIG. 5A to FIG. 5D are examples of schematic cross-sectional views illustrating a method for manufacturing a semiconductor device according to Comparative Example 1. 図６は、実施例２に係る半導体装置の断面模式図の例である。FIG. 6 is an example of a schematic cross-sectional view of a semiconductor device according to the second embodiment.

以下、図面を参照して、本発明の実施例を説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図２（ａ）から図３（ｂ）は、実施例１に係る半導体装置の製造方法を説明する断面模式図の例である。実施例１は、窒化物半導体のＨＥＭＴを構成するエピ層の場合の例である。なお、窒化物半導体とは、窒素を含んだ半導体のことであり、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等である。図２（ａ）のように、まず、ＳｉＣ基板１０を準備する。ＳｉＣ基板１０には、ＳｉＣ基板１０を貫通した複数のマイクロパイプ１２が存在する。マイクロパイプ１２には、ＳｉＣ基板１０の表面を研磨加工した際の研磨剤・研磨くず等が残留している場合がある。図４に、研磨剤・研磨くず等の残留物１４が、マイクロパイプ１２内に残留した状態の断面模式図の例を示す。マイクロパイプ１２内の残留物１４を除去するために、ＳｉＣ基板１０に、例えばＩＰＡ（イソプロピルアルコール）超音波洗浄、エタノール超音波洗浄、超純水超音波洗浄等、適切な有機系の超音波洗浄を実施する。これにより、マイクロパイプ１２内の残留物１４が除去できる。   FIG. 2A to FIG. 3B are cross-sectional schematic diagrams illustrating a method for manufacturing a semiconductor device according to the first embodiment. Example 1 is an example in the case of an epi layer constituting a HEMT of a nitride semiconductor. The nitride semiconductor is a semiconductor containing nitrogen, such as GaN, InN, AlN, AlGaN, InGaN, AlInGaN, or the like. As shown in FIG. 2A, first, the SiC substrate 10 is prepared. The SiC substrate 10 has a plurality of micropipes 12 penetrating the SiC substrate 10. In the micropipe 12, there may be a case where an abrasive, polishing debris, or the like when the surface of the SiC substrate 10 is polished remains. FIG. 4 shows an example of a schematic cross-sectional view of a state in which a residue 14 such as an abrasive and polishing waste remains in the micropipe 12. In order to remove the residue 14 in the micropipe 12, an appropriate organic ultrasonic cleaning such as IPA (isopropyl alcohol) ultrasonic cleaning, ethanol ultrasonic cleaning, or ultrapure water ultrasonic cleaning is performed on the SiC substrate 10. To implement. Thereby, the residue 14 in the micropipe 12 can be removed.

図２（ｂ）のように、ＳｉＣ基板１０上に、例えばＭＯＣＶＤ法（有機金属気相成長法）を用いて、成長温度１０８０℃、圧力１３．３ｋＰａにて、ＴＭＡ（トリメチルアルミニウム）とＮＨ３（アンモニア）を原料として、ＡｌＮ層１６を成長させる。ＡｌＮ層１６の厚さは、例えば１０ｎｍである。このように、ＡｌＮ層１６の厚さを薄くすることで、ＳｉＣ基板１０上に形成されるＡｌＮ層１６は、島状となる。即ち、ＡｌＮ層１６の上面は凸凹している。 As shown in FIG. 2B, TMA (trimethylaluminum) and NH 3 are formed on the SiC substrate 10 at a growth temperature of 1080 ° C. and a pressure of 13.3 kPa, for example, using MOCVD (metal organic chemical vapor deposition). The AlN layer 16 is grown using (ammonia) as a raw material. The thickness of the AlN layer 16 is, for example, 10 nm. Thus, by reducing the thickness of the AlN layer 16, the AlN layer 16 formed on the SiC substrate 10 has an island shape. That is, the upper surface of the AlN layer 16 is uneven.

図２（ｃ）のように、例えばＭＯＣＶＤ法を用い、成長温度１０８０℃、圧力６．７ｋＰａ、成長速度０．２ｎｍ／ｓｅｃにて、ＴＭＧ（トリメチルガリウム）とＮＨ３を原料とし、それぞれの流量をＴＭＧは９０μｍｏｌ／ｍｉｎ、ＮＨ３は０．９ｍｏｌ／ｍｉｎとして、ＡｌＮ層１６上に第１のＧａＮ層１８を成長させる。第１のＧａＮ層１８の厚さは、例えば２００ｎｍである。このように圧力を低くした成長条件を用いることで、第１のＧａＮ層１８を比較的横方向成長の大きい成長（横方向成長）をさせることができ、マイクロパイプ１２を閉塞させることができる。このように、マイクロパイプ１２を閉塞させることが出来た結果、マイクロパイプ１２を有するＳｉＣ基板１０を有効に利用することができる。この横方向成長は、（横方向成長速度）／（縦方向成長速度）、つまり横縦比が０．４以上であることが好ましい。また、さらには１．５以上にすることがさらに好ましい。第１のＧａＮ層１８を横方向成長させているため、第１のＧａＮ層１８の上面には、凹凸が形成される。 As shown in FIG. 2C, for example, MOCVD is used, with TMG (trimethylgallium) and NH 3 as raw materials at a growth temperature of 1080 ° C., a pressure of 6.7 kPa, and a growth rate of 0.2 nm / sec. The first GaN layer 18 is grown on the AlN layer 16 with TMG being 90 μmol / min and NH 3 being 0.9 mol / min. The thickness of the first GaN layer 18 is, for example, 200 nm. By using the growth conditions in which the pressure is reduced in this way, the first GaN layer 18 can be grown with relatively large lateral growth (lateral growth), and the micropipe 12 can be closed. Thus, as a result of closing the micropipe 12, the SiC substrate 10 having the micropipe 12 can be used effectively. The lateral growth is preferably (lateral growth rate) / (vertical growth rate), that is, the aspect ratio is 0.4 or more. Furthermore, it is more preferable to set it to 1.5 or more. Since the first GaN layer 18 is grown in the lateral direction, irregularities are formed on the upper surface of the first GaN layer 18.

図３（ａ）のように、例えばＭＯＣＶＤ法を用いて、成長温度１０８０℃、圧力１３．３ｋＰａ、成長速度０．３ｎｍ／ｓｅｃにて、ＴＭＧとＮＨ３を原料とし、それぞれの流量をＴＭＧは９０μｍｏｌ／ｍｉｎ、ＮＨ３は０．９ｍｏｌ／ｍｉｎとして、第１のＧａＮ層１８上に第２のＧａＮ層２０を成長させる。第２のＧａＮ層２０の厚さは、例えば８００ｎｍである。このような成長条件を用いることで、第２のＧａＮ層２０を第１のＧａＮ層１８の成長よりも縦方向成長速度の大きな成長（ここでは縦方向成長という）をさせることができる。この縦方向成長は、（横方向成長速度）／（縦方向成長速度）、つまり横縦比が０．４未満であることが好ましい。また、さらには０．３以下にすることがさらに好ましい。また、上記成長条件は、フォトルミネッセンス評価における５００ｎｍ〜７００ｎｍ帯でのブロードな発光（Ｙｅｌｌｏｗ Ｂａｎｄ：ＹＢ）の強度を抑えることが可能な成長条件である。イエローバンドの発光強度と電流コラプスとの間には相関関係があるため、イエローバンドの発光強度を抑えることで電流コラプスを抑えることが可能となる。第２のＧａＮ層２０は縦方向成長であるため、第２のＧａＮ層２０の上面は、第１のＧａＮ層１８の上面よりも平坦になっている。 As shown in FIG. 3A, for example, using MOCVD, TMG and NH 3 are used as raw materials at a growth temperature of 1080 ° C., a pressure of 13.3 kPa, and a growth rate of 0.3 nm / sec. The second GaN layer 20 is grown on the first GaN layer 18 at 90 μmol / min and NH 3 at 0.9 mol / min. The thickness of the second GaN layer 20 is, for example, 800 nm. By using such growth conditions, the second GaN layer 20 can be grown at a higher vertical growth rate than the growth of the first GaN layer 18 (herein referred to as vertical growth). The vertical growth is preferably (lateral growth rate) / (vertical growth rate), that is, the aspect ratio is less than 0.4. Furthermore, it is more preferable to make it 0.3 or less. Moreover, the said growth conditions are growth conditions which can suppress the intensity | strength of the broad light emission (Yellow Band: YB) in the 500 nm-700 nm band in photoluminescence evaluation. Since there is a correlation between the emission intensity of the yellow band and the current collapse, the current collapse can be suppressed by suppressing the emission intensity of the yellow band. Since the second GaN layer 20 is grown in the vertical direction, the upper surface of the second GaN layer 20 is flatter than the upper surface of the first GaN layer 18.

図３（ｂ）のように、第２のＧａＮ層２０上に、例えばＭＯＣＶＤ法を用いて、成長温度１０８０℃、圧力１３．３ｋＰａにて、ＴＭＡとＴＭＧとＮＨ３を原料として、ＡｌＧａＮ電子供給層２２を成長させる。ＡｌＧａＮ電子供給層２２の厚さは、例えば２０ｎｍである。第２のＧａＮ層２０とＡｌＧａＮ電子供給層２２との界面には２ＤＥＧ（２次元電子ガス）が生じてチャネル層が形成される。 As shown in FIG. 3B, AlGaN electrons are supplied on the second GaN layer 20 by using, for example, MOCVD and using TMA, TMG, and NH 3 as raw materials at a growth temperature of 1080 ° C. and a pressure of 13.3 kPa. Layer 22 is grown. The thickness of the AlGaN electron supply layer 22 is 20 nm, for example. 2DEG (two-dimensional electron gas) is generated at the interface between the second GaN layer 20 and the AlGaN electron supply layer 22 to form a channel layer.

ここで、実施例１に係る半導体装置の製造方法を用いることで、マイクロパイプ１２を閉塞させることができることを証明するため、実施例１とは異なる成長条件でＧａＮ層を成長させた比較例１に係る半導体装置を準備した。   Here, in order to prove that the micropipe 12 can be closed by using the method of manufacturing a semiconductor device according to Example 1, Comparative Example 1 in which a GaN layer was grown under a growth condition different from that of Example 1 was used. The semiconductor device concerning was prepared.

図５（ａ）から図５（ｄ）を用いて、比較例１に係る半導体装置の製造方法を説明する。図５（ａ）から図５（ｄ）は、比較例１に係る半導体装置の製造方法を示す断面模式図の例である。図５（ａ）のように、ＳｉＣ基板１０を、図２（ａ）で説明した洗浄方法と同じ方法を用いて洗浄し、マイクロパイプ１２内の残留物１４を除去する。   A method of manufacturing a semiconductor device according to Comparative Example 1 will be described with reference to FIGS. FIG. 5A to FIG. 5D are examples of schematic cross-sectional views illustrating a method for manufacturing a semiconductor device according to Comparative Example 1. As shown in FIG. 5A, the SiC substrate 10 is cleaned using the same cleaning method as described in FIG. 2A, and the residue 14 in the micropipe 12 is removed.

図５（ｂ）のように、ＳｉＣ基板１０上に、例えばＭＯＣＶＤ法を用いて、成長温度１０８０℃、圧力１３．３ｋＰａにて、ＴＭＡとＮＨ３を原料として、ＡｌＮ層１６を成長させる。ＡｌＮ層１６の厚さは、例えば５０ｎｍより厚くする。ＡｌＮ層１６を、このような厚膜とすることで、ＡｌＮ層１６は島状にはならずに、ＡｌＮ層１６の上面の平坦性を高めることができる。 As shown in FIG. 5B, the AlN layer 16 is grown on the SiC substrate 10 by using, for example, MOCVD at a growth temperature of 1080 ° C. and a pressure of 13.3 kPa using TMA and NH 3 as raw materials. The thickness of the AlN layer 16 is made thicker than 50 nm, for example. By making the AlN layer 16 such a thick film, the AlN layer 16 does not have an island shape, and the flatness of the upper surface of the AlN layer 16 can be improved.

図５（ｃ）のように、例えばＭＯＣＶＤ法を用いて、成長温度１０８０℃、圧力１３．３ｋＰａ、成長速度０．３ｎｍ／ｓｅｃにて、ＴＭＧとＮＨ３を原料とし、それぞれの流量をＴＭＧは９０μｍｏｌ／ｍｉｎ、ＮＨ３は０．９ｍｏｌ／ｍｉｎとして、ＡｌＮ層１６上にＧａＮ層３０を成長させる。ＧａＮ層３０の厚さは、例えば１０００ｎｍである。このような成長条件を用いることで、５００ｎｍ〜７００ｎｍの波長帯のＹＢ強度を抑えることが可能となり、その結果、電流コラプスを抑えることが可能となる。また、ＧａＮ層３０は、縦方向成長により成長する。ＧａＮ層３０が縦方向成長するため、ＧａＮ層３０の上面は平坦性が高くなっている。 As shown in FIG. 5C, using, for example, MOCVD, TMG and NH 3 are used as raw materials at a growth temperature of 1080 ° C., a pressure of 13.3 kPa, and a growth rate of 0.3 nm / sec. The GaN layer 30 is grown on the AlN layer 16 at 90 μmol / min and NH 3 at 0.9 mol / min. The thickness of the GaN layer 30 is, for example, 1000 nm. By using such growth conditions, it is possible to suppress the YB intensity in the wavelength band of 500 nm to 700 nm, and as a result, it is possible to suppress current collapse. The GaN layer 30 is grown by vertical growth. Since the GaN layer 30 grows in the vertical direction, the upper surface of the GaN layer 30 has high flatness.

図５（ｄ）のように、ＧａＮ層３０上に、例えばＭＯＣＶＤ法を用いて、成長温度１０８０℃、圧力１３．３ｋＰａにて、ＴＭＡとＴＭＧとＮＨ３を原料として、ＡｌＧａＮ電子供給層２２を成長させる。ＡｌＧａＮ電子供給層２２の厚さは、例えば２０ｎｍである。ＧａＮ層３０とＡｌＧａＮ電子供給層２２との界面には２ＤＥＧ（２次元電子ガス）が生じてチャネル層が形成される。ＡｌＧａＮ電子供給層２２上に、ソース電極、ドレイン電極、およびゲート電極を形成する。以上により、比較例１に係る半導体装置が完成する。 As shown in FIG. 5D, the AlGaN electron supply layer 22 is formed on the GaN layer 30 by using, for example, MOCVD, using TMA, TMG, and NH 3 as raw materials at a growth temperature of 1080 ° C. and a pressure of 13.3 kPa. Grow. The thickness of the AlGaN electron supply layer 22 is 20 nm, for example. 2DEG (two-dimensional electron gas) is generated at the interface between the GaN layer 30 and the AlGaN electron supply layer 22 to form a channel layer. A source electrode, a drain electrode, and a gate electrode are formed on the AlGaN electron supply layer 22. Thus, the semiconductor device according to Comparative Example 1 is completed.

表１は、実施例１および比較例１において、図２（ａ）および図５（ａ）で説明したＳｉＣ基板１０を洗浄した後のマイクロパイプ１２の個数と、図３（ａ）および図５（ｃ）で説明した第２のＧａＮ層２０およびＧａＮ層３０を成長させた後に閉塞されていないマイクロパイプ１２の個数と、を測定した結果である。マイクロパイプ１２の個数の測定は、レーザ表面解析装置にて表面形状画像を取得した後、画像解析を行うことで、マイクロパイプ１２の大きさと個数を測定した。

Figure 2012033708
Table 1 shows the number of micropipes 12 after cleaning the SiC substrate 10 described in FIG. 2A and FIG. 5A in Example 1 and Comparative Example 1, and FIG. 3A and FIG. It is the result of measuring the number of micropipes 12 that are not closed after the second GaN layer 20 and the GaN layer 30 described in (c) are grown. The number of micropipes 12 was measured by obtaining the surface shape image with a laser surface analyzer and then performing image analysis to measure the size and number of micropipes 12.
Figure 2012033708

表１のように、実施例１および比較例１共に、ＳｉＣ基板１０洗浄後のマイクロパイプ１２の個数は、直径が２μｍ以下のものは約１００個、直径が２〜５μｍのものは約３０個、直径が５μｍ以上のものは約３個であった。比較例１では、ＧａＮ層３０を成長させた後の閉塞されていないマイクロパイプ１２の個数は、直径が２μｍ以下のものは約１０個、直径が２〜５μｍのものは約２０個、直径が５μｍ以上のものは約３個であった。比較例１に係る半導体装置の製造方法では、直径が小さいマイクロパイプ１２については、ある程度の個数について閉塞させることができるが、直径が大きな（例えば２μｍより大きな）マイクロパイプ１２については、閉塞させることができないことがわかる。   As shown in Table 1, in both Example 1 and Comparative Example 1, the number of micropipes 12 after cleaning the SiC substrate 10 is about 100 having a diameter of 2 μm or less, and about 30 having a diameter of 2 to 5 μm. There were about 3 having a diameter of 5 μm or more. In Comparative Example 1, the number of the non-blocked micropipes 12 after the growth of the GaN layer 30 is about 10 when the diameter is 2 μm or less, about 20 when the diameter is 2 to 5 μm, and the diameter is about 20 There were about 3 ones of 5 μm or more. In the method of manufacturing the semiconductor device according to Comparative Example 1, a certain number of micropipes 12 having a small diameter can be blocked, but micropipes 12 having a large diameter (for example, larger than 2 μm) are blocked. I can't understand.

一方、実施例１に係る半導体装置の製造方法では、第２のＧａＮ層２０を成長させた後において、直径の大きさによらず全てのマイクロパイプ１２を閉塞させることができた。   On the other hand, in the semiconductor device manufacturing method according to Example 1, after the second GaN layer 20 was grown, all the micropipes 12 could be closed regardless of the diameter.

以上説明してきたように、実施例１によれば、ＳｉＣ基板１０上に第１のＧａＮ層１８を成長させ、第１のＧａＮ層１８上に、（横方向成長速度）／（縦方向成長速度）が第１のＧａＮ層１８に比べて小さい条件で成長された第２のＧａＮ層２０を形成している。このように、ＳｉＣ基板１０上に、まず、横方向成長により第１のＧａＮ層１８を成長させることで、表１に示したように、マイクロパイプ１２を閉塞させることができる。したがって、マイクロパイプ１２が存在するＳｉＣ基板１０を用いて半導体装置を製造する場合であっても、良好な特性の半導体装置を得ることができる。また、第１のＧａＮ層１８上に、縦方向成長により第２のＧａＮ層２０を成長させることで、イエローバンドの発光強度を低く抑えることが可能となる。このように、実施例１によれば、マイクロパイプ１２の閉塞と、イエローバンドの発光強度を低く抑えることと、を実現することが可能となる。   As described above, according to the first embodiment, the first GaN layer 18 is grown on the SiC substrate 10, and (lateral growth rate) / (vertical growth rate) is formed on the first GaN layer 18. ) Is formed as a second GaN layer 20 grown under conditions smaller than those of the first GaN layer 18. As described above, as shown in Table 1, the micropipe 12 can be closed by first growing the first GaN layer 18 by lateral growth on the SiC substrate 10. Therefore, even when a semiconductor device is manufactured using SiC substrate 10 in which micropipes 12 are present, a semiconductor device having good characteristics can be obtained. Further, the second GaN layer 20 is grown on the first GaN layer 18 by vertical growth, whereby the emission intensity of the yellow band can be kept low. As described above, according to the first embodiment, it is possible to realize the blocking of the micropipe 12 and the low emission intensity of the yellow band.

例えば、横方向成長の第１のＧａＮ層１８の厚さを厚くして第２のＧａＮ層２０を形成しない場合は、横方向成長は例えば圧力を低くして成長させることから、イエローバンドの発光強度が高くなってしまう。しかしながら、実施例１のように、第１のＧａＮ層１８上に、縦方向成長の第２のＧａＮ層２０を形成することで、縦方向成長で成長した第２のＧａＮ層２０は、第１のＧａＮ層１８よりもイエローバンドの発光強度が低くなることから、イエローバンドの発光強度を低く抑えることが可能となる。   For example, when the thickness of the first GaN layer 18 grown in the lateral direction is increased and the second GaN layer 20 is not formed, the lateral growth is performed, for example, by lowering the pressure. Strength becomes high. However, as in Example 1, by forming the second GaN layer 20 grown in the vertical direction on the first GaN layer 18, the second GaN layer 20 grown in the vertical direction has the first GaN layer 20. Since the emission intensity of the yellow band is lower than that of the GaN layer 18, the emission intensity of the yellow band can be kept low.

図２（ｃ）で説明したように、第１のＧａＮ層１８は、ＳｉＣ基板１０上に厚さの薄いＡｌＮ層１６を成長させて、島状のＡｌＮ層１６を形成した後、島状のＡｌＮ層１６上に、横方向成長により第１のＧａＮ層１８を形成させる場合が好ましい。これにより、マイクロパイプ１２をより確実に閉塞させることができる。   As described with reference to FIG. 2C, the first GaN layer 18 is formed by growing the thin AlN layer 16 on the SiC substrate 10 to form the island-shaped AlN layer 16, and then forming the island-shaped AlN layer 16. It is preferable to form the first GaN layer 18 on the AlN layer 16 by lateral growth. Thereby, the micropipe 12 can be closed more reliably.

ＡｌＮ層１６の厚さは１０ｎｍである場合を例に示したが、これに限らず、島状に形成される厚さである場合が好ましい。例えばＡｌＮ層１６の厚さは、５０ｎｍ以下の場合が好ましく、１０ｎｍ以下の場合がより好ましい。このようなＡｌＮ層１６の厚さは、例えばＡｌＮ層１６を成長させる成長速度などから換算することができる。   Although the case where the thickness of the AlN layer 16 is 10 nm is shown as an example, the thickness is not limited to this, and the thickness formed in an island shape is preferable. For example, the thickness of the AlN layer 16 is preferably 50 nm or less, and more preferably 10 nm or less. Such a thickness of the AlN layer 16 can be converted from, for example, a growth rate for growing the AlN layer 16.

また、図２（ａ）で説明したように、ＳｉＣ基板１０を洗浄して、マイクロパイプ１２内の残留物１４を除去している。洗浄工程を実行した後に、図２（ｃ）で説明した、ＳｉＣ基板１０上に横方向成長により第１のＧａＮ層１８を形成する工程を実行することで、マイクロパイプ１２の閉塞をより確実に実現できる。   Further, as described with reference to FIG. 2A, the SiC substrate 10 is washed to remove the residue 14 in the micropipe 12. After performing the cleaning process, the process of forming the first GaN layer 18 by lateral growth on the SiC substrate 10 described with reference to FIG. realizable.

図２（ｃ）および図３（ａ）で説明したように、第１のＧａＮ層１８は横方向成長させているため、第１のＧａＮ層１８の上面は凸凹していて、第２のＧａＮ層２０は縦方向成長させているため、第２のＧａＮ層２０の上面は、第１のＧａＮ層１８の上面に比べて平坦となっている。   As described in FIGS. 2C and 3A, since the first GaN layer 18 is grown in the lateral direction, the upper surface of the first GaN layer 18 is uneven, and the second GaN Since the layer 20 is grown in the vertical direction, the upper surface of the second GaN layer 20 is flat compared to the upper surface of the first GaN layer 18.

実施例１では、第１のＧａＮ層１８を形成する成長条件から第２のＧａＮ層２０を形成する成長条件に一時に変化させる場合を例に示したがこれに限られる訳ではない。第１のＧａＮ層１８を形成する成長条件を徐々に変化させて第２のＧａＮ層２０を形成する成長条件となるようにしてもよい。   In the first embodiment, the case where the growth condition for forming the first GaN layer 18 is changed temporarily to the growth condition for forming the second GaN layer 20 is described as an example, but the present invention is not limited to this. The growth conditions for forming the first GaN layer 18 may be gradually changed so as to satisfy the growth conditions for forming the second GaN layer 20.

第１のＧａＮ層１８の成長条件は、成長温度１０８０℃、圧力６．７ｋＰａ、成長速度０．２ｎｍ／ｓｅｃ、ＴＭＧの流量９０μｍｏｌ／ｍｉｎ、ＮＨ３の流量０．９ｍｏｌ／ｍｉｎである場合を例に示したがこれに限られない。第１のＧａＮ層１８を横方向成長させることが可能な成長条件であればその他の条件でもよい。横方向成長は、（横方向成長速度）／（縦方向成長速度）が０．４以上であることが好ましく、１．５以上であることがより好ましい。例えば、成長温度を高温にしたり、成長速度を遅くしたり、Ｖ／ＩＩＩ比を高くしたりという、イエローバンドの発光強度を低くできる成長条件でもある程度横方向成長をさせることができる。しかしながら、横方向成長をより促進させるためには、圧力を２６．７ｋＰａより低くすることが好ましく、１３．３ｋＰａ以下である場合がより好ましく、６．７ｋＰａ以下であることがさらに好ましい。 The growth condition of the first GaN layer 18 is an example in which the growth temperature is 1080 ° C., the pressure is 6.7 kPa, the growth rate is 0.2 nm / sec, the TMG flow rate is 90 μmol / min, and the NH 3 flow rate is 0.9 mol / min. However, this is not a limitation. Other conditions may be used as long as the first GaN layer 18 can be grown in the lateral direction. In the lateral growth, (lateral growth rate) / (vertical growth rate) is preferably 0.4 or more, and more preferably 1.5 or more. For example, it is possible to perform lateral growth to some extent even under growth conditions that can reduce the emission intensity of the yellow band, such as increasing the growth temperature, slowing the growth rate, or increasing the V / III ratio. However, in order to further promote the lateral growth, the pressure is preferably lower than 26.7 kPa, more preferably 13.3 kPa or less, and even more preferably 6.7 kPa or less.

第２のＧａＮ層２０の成長条件は、成長温度１０８０℃、圧力１３．３ｋＰａ、成長速度０．３ｎｍ／ｓｅｃ、ＴＭＧの流量９０μｍｏｌ／ｍｉｎ、ＮＨ３の流量０．９ｍｏｌ／ｍｉｎである場合を例に示したがこれに限られない。第２のＧａＮ層２０を縦方向成長させることができ、イエローバンドの発光強度を低くすることが可能な成長条件であればその他の成長条件でもよい。縦方向成長は、（横方向成長速度）／（縦方向成長速度）が０．４未満であることが好ましく、０．３以下であることがより好ましい。例えば、成長速度は１．０μｍ／ｈｏｕｒ以下、温度は１０５０℃以上、Ｖ／ＩＩＩ比は５０００以上、圧力は２６．７ｋＰａ以上を満たす成長条件であることが好ましい。 The growth condition of the second GaN layer 20 is an example in which the growth temperature is 1080 ° C., the pressure is 13.3 kPa, the growth rate is 0.3 nm / sec, the TMG flow rate is 90 μmol / min, and the NH 3 flow rate is 0.9 mol / min. However, this is not a limitation. Other growth conditions may be used as long as the second GaN layer 20 can be grown in the vertical direction and the emission intensity of the yellow band can be lowered. In the vertical growth, (lateral growth rate) / (longitudinal growth rate) is preferably less than 0.4, and more preferably 0.3 or less. For example, it is preferable that the growth conditions satisfy a growth rate of 1.0 μm / hour or less, a temperature of 1050 ° C. or more, a V / III ratio of 5000 or more, and a pressure of 26.7 kPa or more.

また、第１のＧａＮ層１８の厚さは２００ｎｍである場合を例に示したが、これに限らず、マイクロパイプ１２を閉塞させることが可能な厚さであり、且つイエローバンドの発光強度を低く抑えることができる厚さであればよい。例えば第１のＧａＮ層１８の厚さは、１０ｎｍ以上１０００ｎｍ以下の場合が好ましく、２０ｎｍ以上５００ｎｍ以下の場合がより好ましく、５０ｎｍ以上３００ｎｍ以下の場合がさらに好ましい。   In addition, the case where the thickness of the first GaN layer 18 is 200 nm is shown as an example. However, the thickness is not limited to this, and the thickness is such that the micropipe 12 can be closed, and the emission intensity of the yellow band is Any thickness that can be kept low is acceptable. For example, the thickness of the first GaN layer 18 is preferably 10 nm to 1000 nm, more preferably 20 nm to 500 nm, and even more preferably 50 nm to 300 nm.

実施例２は、実施例１に係る半導体装置の製造方法により製造したエピ層を用いた半導体装置の例である。図６は、実施例２に係る半導体装置の断面模式図の例である。図６のように、実施例１の図２（ａ）から図３（ｂ）で説明した製造方法により、ＳｉＣ基板１０上に、ＡｌＮ層１６、第１のＧａＮ層１８、第２のＧａＮ層２０、ＡｌＧａＮ電子供給層２２が順次積層されている。第２のＧａＮ層２０とＡｌＧａＮ電子供給層２２との界面には２ＤＥＧ（２次元電子ガス）が生じてチャネル層３２が形成される。ＡｌＧａＮ電子供給層２２上には、オーミック電極としてＡｌＧａＮ電子供給層２２側からＴｉ（チタン）、Ａｕ（金）が順次積層されたソース電極２４とドレイン電極２６とが設けられている。また、ソース電極２４とドレイン電極２６との間のＡｌＧａＮ電子供給層２２上には、ショットキー電極としてＡｌＧａＮ電子供給層２２側からＮｉ、Ａｕが順次積層されたゲート電極２８が設けられている。ソース電極２４およびドレイン電極２６は、Ｔｉ、Ａｕを蒸着法で堆積した後、例えば７００℃で５分間保持して合金化することでオーミック電極としている。ゲート電極２８は、Ｎｉ、Ａｕを蒸着法で堆積することで形成している。   Example 2 is an example of a semiconductor device using an epi layer manufactured by the method of manufacturing a semiconductor device according to Example 1. FIG. 6 is an example of a schematic cross-sectional view of a semiconductor device according to the second embodiment. As shown in FIG. 6, the AlN layer 16, the first GaN layer 18, and the second GaN layer are formed on the SiC substrate 10 by the manufacturing method described in FIGS. 2A to 3B of the first embodiment. 20 and an AlGaN electron supply layer 22 are sequentially stacked. 2DEG (two-dimensional electron gas) is generated at the interface between the second GaN layer 20 and the AlGaN electron supply layer 22 to form the channel layer 32. On the AlGaN electron supply layer 22, a source electrode 24 and a drain electrode 26 in which Ti (titanium) and Au (gold) are sequentially stacked from the AlGaN electron supply layer 22 side are provided as ohmic electrodes. On the AlGaN electron supply layer 22 between the source electrode 24 and the drain electrode 26, a gate electrode 28 in which Ni and Au are sequentially stacked from the AlGaN electron supply layer 22 side is provided as a Schottky electrode. The source electrode 24 and the drain electrode 26 are formed as ohmic electrodes by depositing Ti and Au by a vapor deposition method and then alloying them by holding at 700 ° C. for 5 minutes, for example. The gate electrode 28 is formed by depositing Ni and Au by vapor deposition.

実施例２に係る半導体装置によれば、マイクロパイプ１２が閉塞されているため、良好な特性を得ることができる。   According to the semiconductor device according to the second embodiment, since the micropipe 12 is closed, good characteristics can be obtained.

実施例１および実施例２では、ＨＥＭＴの場合を例に示したが、これに限らず、ＳｉＣ基板上にＧａＮ層を成長させる構造であれば、ＨＥＭＴ以外の場合であってもよい。   In the first embodiment and the second embodiment, the case of the HEMT has been described as an example. However, the present invention is not limited to this, and may be a case other than the HEMT as long as the GaN layer is grown on the SiC substrate.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０ ＳｉＣ基板
１２ マイクロパイプ
１４ 残留物
１６ ＡｌＮ層
１８ 第１のＧａＮ層
２０ 第２のＧａＮ層
２２ ＡｌＧａＮ電子供給層
２４ ソース電極
２６ ドレイン電極
２８ ゲート電極
３０ ＧａＮ層 DESCRIPTION OF SYMBOLS 10 SiC substrate 12 Micropipe 14 Residue 16 AlN layer 18 1st GaN layer 20 2nd GaN layer 22 AlGaN electron supply layer 24 Source electrode 26 Drain electrode 28 Gate electrode 30 GaN layer

Claims (16)

ＳｉＣ基板上に第１のＧａＮ層を成長する工程と、
前記第１のＧａＮ層上に、（横方向成長速度）／（縦方向成長速度）が前記第１のＧａＮ層の成長に比べて小さい条件で成長された第２のＧａＮ層を形成する工程と、を有することを特徴とする半導体装置の製造方法。 Growing a first GaN layer on the SiC substrate;
Forming a second GaN layer grown on the first GaN layer under a condition that (lateral growth rate) / (longitudinal growth rate) is smaller than the growth of the first GaN layer; A method for manufacturing a semiconductor device, comprising: 前記第２のＧａＮ層は、前記第１のＧａＮ層よりもイエローバンドの発光強度が低いことを特徴とする請求項１記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the second GaN layer has a lower emission intensity of a yellow band than the first GaN layer. 前記第１のＧａＮ層の上面は凸凹を有していて、前記第２のＧａＮ層の上面は前記第１のＧａＮ層の上面よりも平坦であることを特徴とする請求項１または２記載の半導体装置の製造方法。   The upper surface of the first GaN layer has irregularities, and the upper surface of the second GaN layer is flatter than the upper surface of the first GaN layer. A method for manufacturing a semiconductor device. 前記第１のＧａＮ層を形成する工程は、１０ｎｍから１０００ｎｍの厚さの前記第１のＧａＮ層を形成する工程であることを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。   4. The semiconductor device according to claim 1, wherein the step of forming the first GaN layer is a step of forming the first GaN layer having a thickness of 10 nm to 1000 nm. Manufacturing method. 前記第１のＧａＮ層の（横方向成長速度）／（縦方向成長速度）が、０．４以上であることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 1, wherein (horizontal growth rate) / (vertical growth rate) of the first GaN layer is 0.4 or more. . 前記第１のＧａＮ層の（横方向成長速度）／（縦方向成長速度）が、１．５以上であることを特徴とする請求項１から５のいずれか一項記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 1, wherein (horizontal growth rate) / (vertical growth rate) of the first GaN layer is 1.5 or more. . 前記第２のＧａＮ層の（横方向成長速度）／（縦方向成長速度）が、０．４未満であることを特徴とする請求項１から６のいずれか一項記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein (secondary growth rate) / (longitudinal growth rate) of the second GaN layer is less than 0.4. . 前記第２のＧａＮ層の（横方向成長速度）／（縦方向成長速度）が、０．３以下であることを特徴とする請求項１から７のいずれか一項記載の半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 1, wherein (secondary growth rate) / (longitudinal growth rate) of the second GaN layer is 0.3 or less. . 前記第１のＧａＮ層は、前記ＳｉＣ基板上に形成されたＡｌＮ層上に成長されることを特徴とする請求項１から８のいずれか一項記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first GaN layer is grown on an AlN layer formed on the SiC substrate. 前記ＡｌＮ層の厚さは５０ｎｍ以下であることを特徴とする請求項９記載の半導体装置の製造方法。   10. The method of manufacturing a semiconductor device according to claim 9, wherein the thickness of the AlN layer is 50 nm or less. 前記ＡｌＮ層の厚さは１０ｎｍ以下であることを特徴とする請求項９または１０記載の半導体装置の製造方法。   11. The method of manufacturing a semiconductor device according to claim 9, wherein the thickness of the AlN layer is 10 nm or less. ＳｉＣ基板上に、（横方向成長速度）／（縦方向成長速度）が０．４以上の第１のＧａＮ層を成長する工程を有することを特徴とする半導体装置の製造方法。   A method of manufacturing a semiconductor device, comprising: growing a first GaN layer having a (lateral growth rate) / (vertical growth rate) of 0.4 or more on a SiC substrate. 前記第１のＧａＮ層の（横方向成長速度）／（縦方向成長速度）が、１．５以上であることを特徴とする請求項１２記載の半導体装置の製造方法。   13. The method of manufacturing a semiconductor device according to claim 12, wherein (horizontal growth rate) / (vertical growth rate) of the first GaN layer is 1.5 or more. 前記第１のＧａＮ層は、前記ＳｉＣ基板上に形成されたＡｌＮ層上に成長されることを特徴とする請求項１２または１３記載の半導体装置の製造方法。   14. The method of manufacturing a semiconductor device according to claim 12, wherein the first GaN layer is grown on an AlN layer formed on the SiC substrate. 前記ＡｌＮ層の厚さは５０ｎｍ以下であることを特徴とする請求項１４記載の半導体装置の製造方法。   15. The method of manufacturing a semiconductor device according to claim 14, wherein the thickness of the AlN layer is 50 nm or less. 前記ＡｌＮ層の厚さは１０ｎｍ以下であることを特徴とする請求項１４または１５記載の半導体装置の製造方法。   16. The method of manufacturing a semiconductor device according to claim 14, wherein the thickness of the AlN layer is 10 nm or less.
JP2010171938A 2010-07-30 2010-07-30 Manufacturing method of semiconductor device Pending JP2012033708A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010171938A JP2012033708A (en) 2010-07-30 2010-07-30 Manufacturing method of semiconductor device
US13/194,565 US8993416B2 (en) 2010-07-30 2011-07-29 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010171938A JP2012033708A (en) 2010-07-30 2010-07-30 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2012033708A true JP2012033708A (en) 2012-02-16

Family

ID=45527168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010171938A Pending JP2012033708A (en) 2010-07-30 2010-07-30 Manufacturing method of semiconductor device

Country Status (2)

Country Link
US (1) US8993416B2 (en)
JP (1) JP2012033708A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197645A (en) * 2013-03-29 2014-10-16 富士通株式会社 Compound semiconductor device and manufacturing method of the same
JP2015525973A (en) * 2012-07-11 2015-09-07 コーニンクレッカ フィリップス エヌ ヴェ Reduction or elimination of nanopipe defects in III-nitride structures
JP2016139655A (en) * 2015-01-26 2016-08-04 富士通株式会社 Semiconductor device and semiconductor device manufacturing method

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3036495B2 (en) * 1997-11-07 2000-04-24 豊田合成株式会社 Method for manufacturing gallium nitride-based compound semiconductor
JP2000201050A (en) * 1998-11-02 2000-07-18 Ngk Insulators Ltd Substrate for surface acoustic wave device and manufacture of the same
JP4145437B2 (en) * 1999-09-28 2008-09-03 住友電気工業株式会社 Single crystal GaN crystal growth method, single crystal GaN substrate manufacturing method, and single crystal GaN substrate
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
KR100632760B1 (en) * 2001-03-21 2006-10-11 미츠비시 덴센 고교 가부시키가이샤 Semiconductor light-emitting device
JP3801125B2 (en) * 2001-10-09 2006-07-26 住友電気工業株式会社 Single crystal gallium nitride substrate, method for crystal growth of single crystal gallium nitride, and method for manufacturing single crystal gallium nitride substrate
US7354477B2 (en) * 2001-10-09 2008-04-08 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
AU2003228736A1 (en) * 2002-04-30 2003-11-17 Advanced Technology Materials, Inc. High voltage switching devices and process for forming same
JP4201541B2 (en) * 2002-07-19 2008-12-24 豊田合成株式会社 Semiconductor crystal manufacturing method and group III nitride compound semiconductor light emitting device manufacturing method
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN100454597C (en) * 2004-04-27 2009-01-21 松下电器产业株式会社 Nitride semiconductor element and process for producing the same
JP4571476B2 (en) * 2004-10-18 2010-10-27 ローム株式会社 Manufacturing method of semiconductor device
KR100674829B1 (en) * 2004-10-29 2007-01-25 삼성전기주식회사 Nitride based semiconductor device and method for manufacturing the same
US20060194530A1 (en) * 2005-02-25 2006-08-31 Thomson Clifford O Polishing pad for use in polishing work pieces
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
US7491626B2 (en) * 2005-06-20 2009-02-17 Sensor Electronic Technology, Inc. Layer growth using metal film and/or islands
JP4462249B2 (en) * 2005-09-22 2010-05-12 ソニー株式会社 Light emitting diode manufacturing method, integrated light emitting diode manufacturing method, and nitride III-V compound semiconductor growth method
US8314016B2 (en) * 2005-10-20 2012-11-20 The United States Of America As Represented By The Secretary Of The Army Low-defect density gallium nitride semiconductor structures and fabrication methods
US7897490B2 (en) * 2005-12-12 2011-03-01 Kyma Technologies, Inc. Single crystal group III nitride articles and method of producing same by HVPE method incorporating a polycrystalline layer for yield enhancement
JP4816277B2 (en) * 2006-06-14 2011-11-16 日立電線株式会社 Nitride semiconductor free-standing substrate and nitride semiconductor light emitting device
JP5383974B2 (en) 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 Semiconductor substrate and semiconductor device
JP5095253B2 (en) * 2007-03-30 2012-12-12 富士通株式会社 Semiconductor epitaxial substrate, compound semiconductor device, and manufacturing method thereof
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
JP4538476B2 (en) * 2007-08-27 2010-09-08 独立行政法人理化学研究所 Method for forming a semiconductor structure
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US7682944B2 (en) * 2007-12-14 2010-03-23 Cree, Inc. Pendeo epitaxial structures and devices
JP2009167053A (en) * 2008-01-16 2009-07-30 Sumitomo Electric Ind Ltd Method for growing group iii nitride crystal
KR101020961B1 (en) * 2008-05-02 2011-03-09 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
JP2010040867A (en) * 2008-08-06 2010-02-18 Showa Denko Kk Group iii nitride semiconductor laminated structure and method of manufacturing same
KR101470809B1 (en) * 2008-12-24 2014-12-09 쌩-고벵 크리스톡스 에 드테끄퇴르 Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
JP2010205988A (en) * 2009-03-04 2010-09-16 Panasonic Corp Nitride semiconductor element and method for manufacturing the same
US8178427B2 (en) * 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
JP5170030B2 (en) * 2009-08-11 2013-03-27 日立電線株式会社 Nitride semiconductor free-standing substrate, nitride semiconductor free-standing substrate manufacturing method, and nitride semiconductor device
US20120248456A1 (en) * 2009-09-07 2012-10-04 Riken Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
JP2011187623A (en) * 2010-03-08 2011-09-22 Furukawa Electric Co Ltd:The Semiconductor element and manufacturing method thereof
JP5707767B2 (en) * 2010-07-29 2015-04-30 住友電気工業株式会社 Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015525973A (en) * 2012-07-11 2015-09-07 コーニンクレッカ フィリップス エヌ ヴェ Reduction or elimination of nanopipe defects in III-nitride structures
JP2014197645A (en) * 2013-03-29 2014-10-16 富士通株式会社 Compound semiconductor device and manufacturing method of the same
JP2016139655A (en) * 2015-01-26 2016-08-04 富士通株式会社 Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
US8993416B2 (en) 2015-03-31
US20120028447A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
US9893188B2 (en) Semiconductor structure with template for transition metal dichalcogenides channel material growth
JP5634681B2 (en) Semiconductor element
JP5552923B2 (en) Semiconductor device and manufacturing method thereof
JP5668339B2 (en) Manufacturing method of semiconductor device
JP6024075B2 (en) Semiconductor device and manufacturing method thereof
JP6035721B2 (en) Manufacturing method of semiconductor device
JP2008539587A (en) High electron mobility transistor based on binary group III nitride and method of manufacturing the same
TW200703470A (en) Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (MOCVD)
JP2008507853A (en) Nitride-based transistor with laterally grown active region and method of manufacturing the same
JP2012015304A (en) Semiconductor device
JP2016511545A (en) Mixed doping of semi-insulating III-nitrides
JP5562579B2 (en) Method for producing epitaxial substrate for semiconductor device
JP2010232297A (en) Semiconductor device
JP2009049121A (en) Heterojunction type field effect transistor and production method thereof
US10770552B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
JP2007095873A (en) Epitaxial substrate for field-effect transistor
JP5367434B2 (en) Manufacturing method of semiconductor device
JP6696244B2 (en) High electron mobility transistor and method of manufacturing high electron mobility transistor
JP2009231550A (en) Method of manufacturing semiconductor apparatus
CN109285777B (en) Method for forming epitaxial substrate with N-polar gallium nitride
JP2012033708A (en) Manufacturing method of semiconductor device
KR102273305B1 (en) Gallium nitride semiconductor structure on diamond substrate with improved reliability and process for fabricating thereof
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP2015185809A (en) Method for manufacturing semiconductor substrate, and semiconductor device
JP6152700B2 (en) Manufacturing method of semiconductor device