JP2012023881A - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP2012023881A JP2012023881A JP2010160531A JP2010160531A JP2012023881A JP 2012023881 A JP2012023881 A JP 2012023881A JP 2010160531 A JP2010160531 A JP 2010160531A JP 2010160531 A JP2010160531 A JP 2010160531A JP 2012023881 A JP2012023881 A JP 2012023881A
- Authority
- JP
- Japan
- Prior art keywords
- channel fet
- power supply
- switching
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】 サージを熱エネルギとして消費することなく、エネルギ効率の向上を図ることが可能なスイッチング電源装置を提供することを目的とする。
【解決手段】 本発明のスイッチング電源装置110a、110bの構成は、直流電源112の陽極側とグランドの間に接続される第1コンデンサ114aと、トランス120の1次巻線120aの陰極側とグランドの間に接続されるNチャネルFET116と、NチャネルFET116をスイッチングさせるスイッチング回路126と、NチャネルFET116のドレインとグランドとの間に接続されるサージ吸収回路118と、サージ吸収回路118に吸収させた電力を直流電源112の陽極側に回生する回生回路130と、NチャネルFET116のONに伴って上記電力を回生回路130に回生させるドライブ回路132と、を有することを特徴とする。
【選択図】図1
【解決手段】 本発明のスイッチング電源装置110a、110bの構成は、直流電源112の陽極側とグランドの間に接続される第1コンデンサ114aと、トランス120の1次巻線120aの陰極側とグランドの間に接続されるNチャネルFET116と、NチャネルFET116をスイッチングさせるスイッチング回路126と、NチャネルFET116のドレインとグランドとの間に接続されるサージ吸収回路118と、サージ吸収回路118に吸収させた電力を直流電源112の陽極側に回生する回生回路130と、NチャネルFET116のONに伴って上記電力を回生回路130に回生させるドライブ回路132と、を有することを特徴とする。
【選択図】図1
Description
本発明は、スイッチング電源装置に関する。
スイッチング電源装置の代表的な回路方式としては、フライバック方式およびフォワードコンバータ方式が知られている。図7は、従来のフライバック方式のスイッチング電源装置10aについて示す図である。図8は、従来のフォワードコンバータ方式のスイッチング電源装置10bについて示す図である。
図7に示すように、フライバック方式のスイッチング電源装置10aでは、1次側に直流電源12、第1コンデンサ14a、トランス20の1次巻線20a、スイッチング素子16、および過渡的な電圧上昇を抑制するスナバ回路18が備えられている。スナバ回路18は、第1ダイオード18a、第2コンデンサ18b、電力消費抵抗18cから構成される。そして、2次側には、トランス20の2次巻線20b、第3コンデンサ14bおよびダイオード(便宜上、第3ダイオード22aと称する)が備えられ、負荷28が接続されている。
スイッチング素子16はスイッチング回路26によってPWM(Pulse Width Modulation)制御され、高速にスイッチング(ドレイン−ソース(コレクタ−エミッタ)間の電力の導通をON/OFF)されることにより高周波の交流を生成する。スイッチング素子16としては、電界効果トランジスタ(FET:Field Effect Transistor)、バイポーラトランジスタ(BT:Bipolar Transistor)、絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)が例示される。
フライバック方式では、トランス20の1次巻線20aに対し2次巻線20bの巻線方向が逆向きに設定されている。また、スイッチング素子16をONしたときに2次巻線20bに生じる誘導起電力とは逆方向に、2次側に第3ダイオード22aが備えられている。これより、スイッチング素子16がONの状態では2次側にエネルギが伝達されず、トランス20のコアが磁化されてエネルギが蓄積される。この蓄積されたエネルギは、スイッチング素子16がOFFの状態で、第3ダイオード22aを介して負荷28へと放出される。
図8に示すように、フォワードコンバータ方式のスイッチング電源装置10bでは、トランス20の1次巻線20aに対し2次巻線20bの巻線方向が同一となる。また、2次側に、第3ダイオード22aに加えさらにもう1つのダイオード(便宜上、第4ダイオード22bと称する)と、受電電力を平滑化するインダクタ24と、第3コンデンサ14bとが備えられる。フォワードコンバータ方式では、スイッチング素子16がONの状態でエネルギが2次側に伝達され、第3ダイオード22aを介して負荷28へと電力が供給される。
上記フライバック方式またはフォワードコンバータ方式のスイッチング電源装置10a、10bではスイッチング素子16が高速にスイッチングするため、トランス20の漏れインダクタンス等を原因としてスパイク状のサージ電圧が発生するおそれがある。従来のスイッチング電源装置10a、10bでは、このサージ電圧をスナバ回路18の第2コンデンサ18bで吸収して電力消費抵抗18cで熱として放出することで、スイッチング素子16に耐圧以上の電圧がかかることを防止していた。これにより、スイッチング素子16の破壊を回避していた。
しかし、スナバ回路18では、第2コンデンサ18bが吸収したエネルギが電力消費抵抗18cで熱として放出されるため、そのエネルギ損失(熱損失)が課題となる。そこで、特許文献1には、スイッチング素子のドレインとスナバ回路の間に、所定以上の電圧(閾値以上の電圧)がかかると電流を通過させるサージ吸収ダイオードを設けた技術が開示されている。この技術によれば、その閾値を軽負荷(待機)時より少し高めに設定することで、軽負荷時のスナバ回路のサージ吸収を回避して軽負荷時のエネルギ損失を無くすとともに、重負荷時にはスナバ回路にサージを吸収させてスイッチング素子の破壊を防ぐことができるとしている。
しかしながら、上記特許文献1の技術では、重負荷時にはスナバ回路にサージが吸収され、熱に変換されて放出される。すなわち、エネルギ損失(熱損失)を回避できるのは軽負荷時のみであって、根本的な解決をもたらすものではない。
本発明は、このような課題に鑑みてなされたものであり、サージを熱エネルギとして消費することなく、エネルギ効率の向上を図ることが可能なスイッチング電源装置を提供することを目的とする。
上記課題を解決するために本発明にかかるスイッチング電源装置の代表的な構成は、直流電源の陽極側とグランドとの間に接続される第1コンデンサと、入力された電力を1次巻線から2次巻線へと伝達するトランスと、1次巻線の陰極側とグランドとの間に接続されるNチャネルFETと、NチャネルFETのゲートに接続されこれをスイッチングさせるスイッチング回路と、第1ダイオードおよびこれを通過した電流が蓄電される第2コンデンサからなり、NチャネルFETのドレインとグランドとの間に接続されるサージ吸収回路と、第1ダイオードと第2コンデンサとの間にソースが接続されるPチャネルFET、およびそのドレインから直流電源の陽極側に接続される第2ダイオードからなる回生回路と、NチャネルFETのドレインとPチャネルFETのゲートとを接続するドライブ回路と、を有することを特徴とする。
かかる構成によれば、NチャネルFETのOFFによって発生したサージは、サージ吸収回路の第2コンデンサに吸収される。NチャネルFETをONするとそのドレイン−ソース間が導通状態となり電位(電圧)がグランドへと近づくため、ドライブ回路によってPチャネルFETがONにされ、第2コンデンサに吸収されたエネルギ(蓄電された電荷)が第2ダイオードを通過して、入力側へと回生される(第1コンデンサに蓄電される)。これより、従来のようにサージを熱エネルギとして消費することがない、エネルギ効率および耐性に優れた自励式の簡便な回路構成を実現することができる。
上記ドライブ回路は、NチャネルFETのドレインとPチャネルFETのゲートとの間に接続された第1抵抗と、PチャネルFETのゲートとそのソースの間に接続された第2抵抗と、を有するとよい。
かかる構成によれば、第1抵抗と第2抵抗の抵抗比の設定により、PチャネルFETをONする際の、PチャネルFETのソースとNチャネルFETのドレインの電圧の差を調整することが可能となる。したがって、PチャネルFETのゲート−ソース電圧を耐圧以下に収めることができ、PチャネルFETの保護を図ることができる。
上記課題を解決するために本発明にかかるスイッチング電源装置の他の代表的な構成は、直流電源の陽極側とグランドとの間に接続される第1コンデンサと、入力された電力を1次巻線から2次巻線へと伝達するトランスと、1次巻線の陰極側とグランドとの間に接続されるNPNトランジスタと、NPNトランジスタのベースに接続されこれをスイッチングさせるスイッチング回路と、第1ダイオードおよびこれを通過した電流が蓄電される第2コンデンサからなり、NPNトランジスタのコレクタとグランドとの間に接続されるサージ吸収回路と、第1ダイオードと第2コンデンサとの間にエミッタが接続されるPNPトランジスタ、およびそのコレクタから直流電源の陽極側に接続される第2ダイオードからなる回生回路と、NPNトランジスタのコレクタとPNPトランジスタのベースとを接続するドライブ回路と、を有することを特徴とする。
すなわち、上記NチャネルFETに換えてNPNトランジスタ、上記PチャネルFETに換えてPNPトランジスタを適用することができる。これより、従来のようにサージを熱エネルギとして消費することがない、エネルギ効率および耐性に優れた自励式の簡便な回路構成を実現することができる。
上記NPNトランジスタのベースにNチャネルFETを組み込んで、絶縁ゲートバイポーラトランジスタを構成してもよい。すなわち、スイッチング素子として絶縁ゲートバイポーラトランジスタを適用することも可能である。
本発明によれば、サージを熱エネルギとして消費せずに入力側に回生させて、エネルギ損失(熱損失)を回避し、エネルギ効率を向上させたスイッチング電源装置を提供可能である。
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値等は、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また、本発明に直接関係のない要素は図示を省略する。
図1は、本発明の実施形態にかかるフライバック方式のスイッチング電源装置110aを示す回路図である。図1に示すように、スイッチング電源装置110aの1次側には電力源としての直流電源112が備えられる。1次側の直流電源112の陽極側とグランド(基準電位)との間には第1コンデンサ114aが備えられる。第1コンデンサ114aは、回路の電源電圧を安定化(平滑化)する役割を果たす。
直流電源112から印加された電力は、1次側から2次側へと電力を伝達するトランス120の1次巻線120aへと供給される。1次巻線120aの陰極側とグランドとの間には、スイッチング素子としてのNチャネルFET116が接続される。NチャネルFET116のゲートには、スイッチング回路126が接続される。スイッチング回路126は、NチャネルFET116をPWM(Pulse Width Modulation)制御し、これを高速でスイッチングさせることで高周波の交流を生成する。
スイッチング回路126がNチャネルFET116をONすると、1次巻線120aに流れる電流によってトランス120のコアが励磁される。これより、1次巻線120aに対し巻線方向が逆向きに設定された2次側の2次巻線120bは誘導起電力を生じるが、2次側には電源電圧を安定化(平滑化)する第3コンデンサ114bに加え、誘導起電力がかかる方向とは逆方向の電流のみを通過させる第3ダイオード122aが配置されている。そのため、NチャネルFET116がONの状態では、2次側にエネルギが出力されず、トランス120にエネルギが溜められるのみとなる。
スイッチング回路126がNチャネルFET116をOFFすると、トランス120に溜められたエネルギによって2次側に電流が流れる。すなわち、2次側の負荷128に電流が流れる。NチャネルFET116のOFFに伴い、1次側では直流電源112の陽極側から陰極側へと電流が流れるようにトランス120の1次巻線120aに逆起電力が働く。
図2は、スイッチング電源装置110aのNチャネルFET116のドレイン−ソース電圧148a、148bを示す図である。図2(a)がスイッチング電源装置110aのNチャネルFET116のドレイン−ソース電圧148aを時間軸上に示した図であり、図2(b)が比較例として後述するサージ吸収回路118を備えない場合のドレイン−ソース電圧148bを示した図である。
図2(a)および(b)に示すように、NチャネルFET116のOFFに伴って、トランス120の有効インダクタンスに起因するフライバック電力(フライバック電圧144)に加え、漏れインダクタンスに起因するサージ(サージ電圧146a、146b)が直流電源112の電源電力(電源電圧142)に重畳する。一般に、1次巻線120aと2次巻線120bの巻線比に比例して漏れインダクタンスが増大するので、かかるサージへの対策が重要となる。
再び図1を参照する。上記より、本実施形態では第1ダイオード118aおよびこの第1ダイオード118aを通過した電流を蓄電する第2コンデンサ118bからなるサージ吸収回路118を、NチャネルFET116のドレインとグランドとの間に接続する。また、第2コンデンサ118bに蓄電された電力を入力側へと放出する回生回路130を設ける。回生回路130は、第1ダイオード118aと第2コンデンサ118bとの間にソースが接続されるPチャネルFET130a、およびPチャネルFET130aのドレインから直流電源112の陽極側に接続される第2ダイオード130bから構成される。
PチャネルFET130aのゲートとNチャネルFET116のドレインとは、ドライブ回路132で接続される。ドライブ回路132には、NチャネルFET116のドレインとPチャネルFET130aのゲートとの間に接続された第1抵抗132aと、PチャネルFET130aのゲートとそのソースとの間に接続された第2抵抗132bとが備えられる。
図3は、図1に示すスイッチング電源装置110aの第2コンデンサ118bにかかる電圧152、およびPチャネルFET130aのゲート電圧160を示す図である。図3(a)が第2コンデンサ118bにかかる電圧152を時間軸上に示した図であり、図3(b)がPチャネルFET130aのゲート電圧160を時間軸上に示した図である。図4は、スイッチング電源装置110aのNチャネルFET116をOFFにした状態を示す回路図である。
図3(a)および図4に示すように、NチャネルFET116をOFFにすると、直流電源112に重畳したフライバック電力やサージが第2コンデンサ118bを充電するように作用する。すなわち、第1ダイオード118a、第2コンデンサ118b、第1コンデンサ114a、トランス120の1次巻線120aの経路で電流が流れる(図4中、この経路を「充電経路134」として示す)。
これより、第2コンデンサ118bにサージを吸収させ、スパイク状のサージ電圧146b(図2(b)参照)が生じることを防止できる。よって、NチャネルFET116が破壊されることを回避できる。なお、第2コンデンサ118bには、時間の経過とともに電荷が蓄電されるため、コンデンサ118bの電荷に相当する仮想電圧150が上昇していく。
図5は、スイッチング電源装置110aのNチャネルFET116をONにした状態を示す回路図である。図3(b)および図5に示すように、スイッチング回路126によってNチャネルFET116がONされると、ドライブ回路132によってPチャネルFET130aが連動してONされる。これは、NチャネルFET116のONに伴い、これに接続しているPチャネルFET130aのゲート電圧160がグランドに近づいてそのソース電圧162より降下する、すなわちゲート−ソース電圧156がそのソース−ドレイン間を導通可能にするON電圧158より大きくなるためである。なお、スイッチング回路126は、2次側の電圧を検出して基準電圧と比し、NチャネルFET116をONする時間(OFFする時間)を調整することで、2次側への安定的な電圧の供給を図っている。
本実施形態では、PチャネルFET130aのゲート−ソース電圧がゲート−ソース耐圧154以上にならないよう、第1抵抗132aと第2抵抗132bの抵抗比が設定される。すなわち、第2抵抗132bに比して第1抵抗132aでの電圧降下を大きくして、第2抵抗132bでの電圧降下を小さくすることで、PチャネルFET130aのゲート−ソース電圧156を抑えるようにする。これにより、PチャネルFET130aの保護を図ることができる。なお、ゲート−ソース電圧156が耐圧156を超えない範囲で十分に大きくなるように抵抗比を設定することにより、サージ電圧の振動によってPチャネルFET130aが不測にONしてしまうことを防止可能であり、その動作を安定させる効果も奏する。
PチャネルFET130aに充分なゲート−ソース電圧156が供給され、そのソース−ドレイン間が導通可能になると、NチャネルFET116をOFFしている間に第2コンデンサ118bに蓄電されていた電力が、第2ダイオード130bを通過して入力側へと回生する。すなわち、第2コンデンサ118b、PチャネルFET130a、第1コンデンサ114aの経路で電流が流れ(図5中、この経路を「放電経路136」として示す)、第1コンデンサ114aが充電される。これより、従来のようにサージを熱エネルギとして消費することがない、エネルギ効率および耐性に優れた自励式の簡便な回路構成を実現することができる。
図6は、本発明の実施形態にかかるフォワードコンバータ方式のスイッチング電源装置110bを示す回路図である。図6に示すように、フォワードコンバータ方式では、2次側に第3ダイオード122aに加えて、さらにもう1つのダイオード(第4ダイオード122b)と、受電電力を平滑化するインダクタ124と、第3コンデンサ114bとが備えられ、トランス120の1次巻線120aに対し2次巻線120bの巻線方向が同一になる。上記フライバック方式と同様に、フォワードコンバータ方式であっても本発明を適用することができる。
なお、上記ではスイッチング素子としてNチャネルFET116およびPチャネルFET130aを用いて説明したが、これらに換えてNPNトランジスタおよびPNPトランジスタを適用してもよい。ただし、これらはスイッチングスピードがNチャネルFETやPチャネルFETよりも通常劣るため、スイッチング回路126の周波数(PWM周波数)が50kHz以下の場合がよい。
また、スイッチング素子として、NPNトランジスタのベースにNチャネルFETを組み込んだ絶縁ゲートバイポーラトランジスタを用いてもよい。これにより、大電力の高速スイッチングを行うことが可能となり、電源としての適用範囲を拡大することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は、スイッチング電源装置として利用することができる。
110a、110b…スイッチング電源装置、112…直流電源、114a…第1コンデンサ、114b…第3コンデンサ、116…NチャネルFET、118…サージ吸収回路(118a…第1ダイオード、118b…第2コンデンサ)、120…トランス(120a…1次巻線、120b…2次巻線)、122a…第3ダイオード、122b…第4ダイオード、124…インダクタ、126…スイッチング回路、128…負荷、130…回生回路(130a…PチャネルFET、130b…第2ダイオード)、132…ドライブ回路(132a…第1抵抗、132b…第2抵抗)、134…充電経路、136…放電経路、142…電源電圧、144…フライバック電圧、146a、146b…サージ電圧、148…NチャネルFETのドレイン−ソース電圧、150…第2コンデンサの電荷に相当する仮想電圧、154…PチャネルFETのゲート−ソース耐圧、156…PチャネルFETのゲート−ソース電圧、158…PチャネルFETのON電圧、160…ゲート電圧、162…ソース電圧
Claims (4)
- 直流電源の陽極側とグランドとの間に接続される第1コンデンサと、
入力された電力を1次巻線から2次巻線へと伝達するトランスと、
前記1次巻線の陰極側とグランドとの間に接続されるNチャネルFETと、
前記NチャネルFETのゲートに接続され、該NチャネルFETをスイッチングさせるスイッチング回路と、
第1ダイオードおよび該第1ダイオードを通過した電流が蓄電される第2コンデンサからなり、前記NチャネルFETのドレインとグランドとの間に接続されるサージ吸収回路と、
前記第1ダイオードと前記第2コンデンサとの間にソースが接続されるPチャネルFET、および該PチャネルFETのドレインから前記直流電源の陽極側に接続される第2ダイオードからなる回生回路と、
前記NチャネルFETのドレインと前記PチャネルFETのゲートとを接続するドライブ回路と、
を有することを特徴とするスイッチング電源装置。 - 前記ドライブ回路は、前記NチャネルFETのドレインと前記PチャネルFETのゲートとの間に接続された第1抵抗と、
前記PチャネルFETのゲートとそのソースの間に接続された第2抵抗と、
を有することを特徴とする請求項1に記載のスイッチング電源装置。 - 直流電源の陽極側とグランドとの間に接続される第1コンデンサと、
入力された電力を1次巻線から2次巻線へと伝達するトランスと、
前記1次巻線の陰極側とグランドとの間に接続されるNPNトランジスタと、
前記NPNトランジスタのベースに接続され、該NPNトランジスタをスイッチングさせるスイッチング回路と、
第1ダイオードおよび該第1ダイオードを通過した電流が蓄電される第2コンデンサからなり、前記NPNトランジスタのコレクタとグランドとの間に接続されるサージ吸収回路と、
前記第1ダイオードと前記第2コンデンサとの間にエミッタが接続されるPNPトランジスタ、および該PNPトランジスタのコレクタから前記直流電源の陽極側に接続される第2ダイオードからなる回生回路と、
前記NPNトランジスタのコレクタと前記PNPトランジスタのベースとを接続するドライブ回路と、
を有することを特徴とするスイッチング電源装置。 - 前記NPNトランジスタのベースにNチャネルFETを組み込んで、絶縁ゲートバイポーラトランジスタを構成したことを特徴とする請求項3に記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010160531A JP2012023881A (ja) | 2010-07-15 | 2010-07-15 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010160531A JP2012023881A (ja) | 2010-07-15 | 2010-07-15 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012023881A true JP2012023881A (ja) | 2012-02-02 |
Family
ID=45777642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010160531A Pending JP2012023881A (ja) | 2010-07-15 | 2010-07-15 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012023881A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018137916A (ja) * | 2017-02-22 | 2018-08-30 | パナソニックIpマネジメント株式会社 | スナバ回路および電源装置 |
WO2022109260A1 (en) * | 2020-11-19 | 2022-05-27 | Onesubsea Ip Uk Limited | Flyback converter systems and methods |
-
2010
- 2010-07-15 JP JP2010160531A patent/JP2012023881A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018137916A (ja) * | 2017-02-22 | 2018-08-30 | パナソニックIpマネジメント株式会社 | スナバ回路および電源装置 |
WO2022109260A1 (en) * | 2020-11-19 | 2022-05-27 | Onesubsea Ip Uk Limited | Flyback converter systems and methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6822882B1 (en) | Gate driver with a DC offset bias circuit and a power converter employing the same | |
US8743565B2 (en) | High power converter architecture | |
US9019724B2 (en) | High power converter architecture | |
US8000112B2 (en) | Active snubber for transition mode power converter | |
US20180138815A1 (en) | Voltage converting device | |
US6191960B1 (en) | Active clamp for isolated power converter and method of operating thereof | |
JP5387628B2 (ja) | 電流型絶縁コンバータ | |
KR20080112085A (ko) | 액티브 클램프 회로를 갖는 스위칭 모드 전원공급장치 | |
US10727753B2 (en) | Bidirectional flyback converter circuit | |
JP6464794B2 (ja) | スイッチング電源装置 | |
WO2019001216A1 (zh) | 一种有源钳位正激式开关电源电路 | |
KR102081411B1 (ko) | Dc-dc 변환 장치 | |
KR101589608B1 (ko) | 변압기 결합 재사용 스너버 회로 | |
JP2012023881A (ja) | スイッチング電源装置 | |
US20110285678A1 (en) | Led driver circuit | |
US6400582B1 (en) | Dual forward power converter utilizing coupling capacitors for improved efficiency | |
JP6593693B2 (ja) | 電力変換装置 | |
US6442052B1 (en) | High efficiency power converter with fast transient response | |
JP5129208B2 (ja) | スイッチング電源装置 | |
US5936853A (en) | Power converter having a low-loss clamp and method of operation thereof | |
JP6575809B2 (ja) | 電力変換装置 | |
US7187531B1 (en) | Transient suppressor and power converter employing the same | |
Jung et al. | Low standby power consumption and high cross regulation of active clamp flyback converter with SSPR | |
JP5575610B2 (ja) | 電源装置 | |
WO2019230430A1 (ja) | 電力変換装置 |