JP2012023743A

JP2012023743A - Imaging apparatus and radiographic imaging system

Info

Publication number: JP2012023743A
Application number: JP2011179517A
Authority: JP
Inventors: Toshio Kameshima; 登志男亀島; Tadao Endo; 忠夫遠藤; Tomoyuki Yagi; 朋之八木; Katsuro Takenaka; 克郎竹中; Keigo Yokoyama; 啓吾横山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-08-19
Filing date: 2011-08-19
Publication date: 2012-02-02
Anticipated expiration: 2026-04-27
Also published as: JP5258940B2

Abstract

PROBLEM TO BE SOLVED: To provide a simply configured imaging apparatus capable of reducing line noise artifact without using complicated computation.SOLUTION: An imaging apparatus comprises: a plurality of pixels which are arranged in row and column directions and each individually comprises a conversion element (102) for converting radiation or light into electric charge, and a switch element (103) for outputting an electric signal based on the electric charge; a plurality of signal wires (110) connected to the plurality of switch elements in the column direction; and a reading circuit (105) which comprises a plurality of sample-hold circuits corresponding to the signal wires and is connected to the signal wires. The plurality of pixels are divided into a plurality of groups, and the sample-hold circuits sample and hold the electric signal output to the reading circuit in parallel via the signal wires from pixels along a predetermined row among the plurality of pixels, at different timing depending on each of the plurality of groups.

Description

本発明は、撮像装置及び放射線撮像システムに関するものである。 The present invention relates to an imaging apparatus and a radiation imaging system.

近年、ガラス等の絶縁基板上に成膜、形成したアモルファスシリコンやポリシリコンを材料とし、光電変換素子とＴＦＴで構成される画素を二次元的に配列したエリアセンサアレーを用いたフラットパネル型の光電変換装置や放射線撮像装置が知られている。これらは光電変換素子で光電変換された電荷を、ＴＦＴを用いてマトリクス駆動を行うことにより、読み出し回路へ電荷に基づく信号を転送して読み出すものが一般的である。 In recent years, a flat panel type using an area sensor array in which pixels formed by amorphous silicon and polysilicon formed and formed on an insulating substrate such as glass are arranged two-dimensionally with photoelectric conversion elements and TFTs. A photoelectric conversion device and a radiation imaging device are known. These are generally those in which the charge photoelectrically converted by the photoelectric conversion element is read out by transferring a signal based on the charge to a reading circuit by performing matrix driving using a TFT.

従来のフラットパネル型エリアセンサは、ガラス基板上に形成された、アモルファスシリコンのＰＩＮ型フォトダイオードと薄膜トランジスタ（ＴＦＴ）からなる画素を二次元に配列したセンサアレーを有し、マトリクス駆動される。各画素のＰＩＮ型フォトダイオードの共通電極側には一つの電源からエリアセンサの全面に対して共通にバイアス配線を介してバイアス電圧が印加されている。また各画素のＴＦＴのゲート電極は行方向で共通に駆動配線に接続されており、各駆動配線はシフトレジスタ等で構成される駆動回路に接続される。 A conventional flat panel type area sensor has a sensor array in which pixels made of amorphous silicon PIN photodiodes and thin film transistors (TFTs) are two-dimensionally arranged on a glass substrate, and is driven in a matrix manner. A bias voltage is commonly applied to the entire surface of the area sensor from one power source via a bias wiring on the common electrode side of the PIN photodiode of each pixel. In addition, the gate electrodes of the TFTs of the respective pixels are commonly connected to a drive wiring in the row direction, and each drive wiring is connected to a drive circuit including a shift register or the like.

一方、各ＴＦＴのソース電極は列方向で共通に信号配線に接続され、演算増幅器、サンプルホールド回路、アナログマルチプレクサ、バッファアンプ等で構成される読み出し回路に接続される。読み出し回路において、各信号配線に対応して設けられる演算増幅器の一方の入力端子には、共通の一つの電源から基準電位が供給されている。 On the other hand, the source electrode of each TFT is commonly connected to the signal wiring in the column direction, and is connected to a readout circuit including an operational amplifier, a sample hold circuit, an analog multiplexer, a buffer amplifier, and the like. In the readout circuit, a reference potential is supplied from one common power source to one input terminal of an operational amplifier provided corresponding to each signal wiring.

読み出し回路から出力されるアナログ信号は、Ａ／Ｄコンバータでデジタル化され、メモリ、プロセッサ等で構成される画像処理手段で処理され、モニタ等の表示装置に出力、又はハードディスク等の記録装置に保管される。 The analog signal output from the readout circuit is digitized by an A / D converter, processed by an image processing unit including a memory, a processor, etc., and output to a display device such as a monitor or stored in a recording device such as a hard disk. Is done.

上述のようにエリアセンサアレーを読み出し回路と駆動回路を用いてマトリクス駆動を行い、画像信号を得るフラットパネル型の光電変換装置あるいは放射線装置に関しては、以下の特許文献１〜３に詳細に記されている。 As described above, the flat panel type photoelectric conversion device or radiation device that obtains an image signal by performing matrix driving using the readout circuit and the drive circuit for the area sensor array is described in detail in Patent Documents 1 to 3 below. ing.

いずれの文献においても、エリアセンサの基本構造及び動作に加えて、読み出し回路が各共通信号配線に対応して設けられた初段増幅器を有する構成について記されている。またいくつかの文献においては、ラインノイズ等の構造的なエラーすなわちアーチファクトを低減又は補正する構成について開示されている。 In any document, in addition to the basic structure and operation of the area sensor, a configuration in which a readout circuit has a first-stage amplifier provided corresponding to each common signal wiring is described. Further, some documents disclose a configuration for reducing or correcting a structural error such as line noise, that is, an artifact.

特開平０９−３０７６９８号公報Japanese Patent Application Laid-Open No. 09-307698 特開２００１−３４０３２４号公報JP 2001-340324 A 特開２００３−１６３３４３号公報JP 2003-163343 A

医療用のＸ線撮像システム等に用いられる放射線撮像装置においては、システムのノイズ特性が被写体の被爆量に影響する場合があるので、民生品と比較して、より厳しいノイズ性能が求められる。 In a radiation imaging apparatus used in a medical X-ray imaging system or the like, noise characteristics of the system may affect the exposure amount of the subject, so that more severe noise performance is required as compared with consumer products.

これらの中でも、透視撮影（＝動画撮影）を実施可能な撮像システムを実現するためには、静止画撮影用の装置と比較して、さらに低ノイズのシステムであることが求められるが、従来技術例においては必ずしも十分とは言えない場合があった。 Among these, in order to realize an imaging system capable of performing fluoroscopic imaging (= moving image shooting), it is required to be a system with lower noise compared to a device for still image shooting. In some cases, it was not always sufficient.

特にノイズの中でも、ラインノイズは、エリアセンサや読み出し回路の構成、及びリセット動作やサンプルホールド動作が行方向の複数のスイッチ素子に接続される駆動配線により一括で行われるマトリクス駆動に起因する。そのラインノイズは、構造的なエラーすなわちアーチファクトとなるため、ランダムノイズよりも、人間の視覚特性上、顕在化しやすく、画質を劣化させる、あるいは診断能を低下させる場合があった。 Among noises in particular, the line noise is caused by matrix driving in which the configuration of the area sensor and the readout circuit, and the reset operation and the sample hold operation are collectively performed by the drive wiring connected to the plurality of switch elements in the row direction. Since the line noise becomes a structural error, that is, an artifact, the line noise is more easily manifested in human visual characteristics than the random noise, and the image quality may be deteriorated or the diagnostic ability may be lowered.

上述の従来技術例はいずれも強度が小さく、かつ空間的に低周波のラインノイズアーチファクトを、有効画素を犠牲にすることなくリアルタイムで低減可能な放射線撮像装置の構成に関する具体的記述がない。 None of the above prior art examples has a specific description regarding the configuration of a radiation imaging apparatus that is low in intensity and capable of reducing spatially low frequency line noise artifacts in real time without sacrificing effective pixels.

本発明は、医療用のＸ線透視撮像システム等に好適な、十分な撮影領域、表示の即時性を有しつつラインノイズによるアーチファクトを低減した良好な撮影画像を取得可能な撮像装置及び放射線撮像システムを提供することを目的としている。 The present invention is suitable for medical X-ray fluoroscopic imaging systems and the like, and an imaging apparatus capable of acquiring a good captured image with sufficient imaging region and display immediacy while reducing artifacts due to line noise, and radiation imaging The purpose is to provide a system.

特に本発明は、簡単な構成で、複雑な演算を用いることなく、ラインノイズアーチファクトを低減可能な撮像装置及び放射線撮像システムを提供することを目的としている。ラインノイズアーチファクトは、エリアセンサアレー、読み出し回路、駆動回路に供給される電源のゆらぎ（電源ノイズ）に起因するものである。 In particular, an object of the present invention is to provide an imaging apparatus and a radiation imaging system that can reduce line noise artifacts with a simple configuration and without using complicated calculations. The line noise artifact is caused by fluctuation (power supply noise) of the power supplied to the area sensor array, the readout circuit, and the drive circuit.

本発明の撮像装置は、行及び列方向に複数配置され、各々が放射線又は光を電荷に変換する変換素子と、前記電荷に基づく電気信号を出力するスイッチ素子と、を有する複数の画素と、列方向の複数の前記スイッチ素子に接続された複数の信号配線と、前記複数の信号配線に対応する複数のサンプルホールド回路を有し、前記複数の信号配線に接続された読み出し回路と、を有する撮像装置であって、前記複数の画素は、複数の群に分割されており、前記複数のサンプルホールド回路は、前記複数の画素のうち所定行の画素から前記複数の信号配線を介して前記読み出し回路に並列に出力された電気信号のサンプルホールドを、前記複数の群毎に異なるタイミングで行うことを特徴とする。 The imaging apparatus of the present invention is a plurality of pixels arranged in a row and column direction, each having a conversion element that converts radiation or light into electric charge, and a switch element that outputs an electric signal based on the electric charge, and A plurality of signal wirings connected to the plurality of switch elements in a column direction, and a plurality of sample-and-hold circuits corresponding to the plurality of signal wirings, and a readout circuit connected to the plurality of signal wirings. In the imaging device, the plurality of pixels are divided into a plurality of groups, and the plurality of sample and hold circuits read the pixels from a predetermined row of the plurality of pixels through the plurality of signal wirings. Sample holding of electrical signals output in parallel to the circuit is performed at different timings for each of the plurality of groups.

本発明により、ラインノイズによるアーチファクトを低減した良好な撮影画像を取得することができる。また、電源のゆらぎ（電源ノイズ）に起因するラインノイズアーチファクトを簡単な構成で、複雑な演算を用いることなく低減することができる。 According to the present invention, it is possible to acquire a good captured image with reduced artifacts due to line noise. In addition, line noise artifacts caused by power supply fluctuations (power supply noise) can be reduced with a simple configuration without using complicated calculations.

本発明の第１の実施形態の放射線撮像装置の模式的回路図である。1 is a schematic circuit diagram of a radiation imaging apparatus according to a first embodiment of the present invention. 本発明の第１の実施形態の放射線撮像装置に用いられる電源の模式的回路図である。It is a typical circuit diagram of the power supply used for the radiation imaging device of the 1st Embodiment of this invention. 本発明の第１の実施形態の効果を説明する図である。It is a figure explaining the effect of the 1st Embodiment of this invention. 本発明の第１の実施形態の放射線撮像装置に用いられるエリアセンサアレーの画素断面図である。It is pixel sectional drawing of the area sensor array used for the radiation imaging device of the 1st Embodiment of this invention. 本発明の第２の実施形態の放射線撮像装置の模式的回路図である。It is a typical circuit diagram of the radiation imaging device of the 2nd Embodiment of this invention. 本発明の第３の実施形態の放射線撮像装置の模式的回路図である。It is a typical circuit diagram of the radiation imaging device of the 3rd Embodiment of this invention. 本発明の第４の実施形態の放射線撮像装置の模式的回路図である。It is a schematic circuit diagram of the radiation imaging device of the 4th Embodiment of this invention. 本発明の第４の実施形態の放射線撮像装置のタイミング図である。It is a timing diagram of the radiation imaging device of the 4th Embodiment of this invention. 本発明の第５の実施形態の放射線撮像装置の模式的回路図である。It is a typical circuit diagram of the radiation imaging device of the 5th Embodiment of this invention. 本発明の第５の実施形態の放射線撮像装置に用いられるエリアセンサアレーの画素断面図である。It is pixel sectional drawing of the area sensor array used for the radiation imaging device of the 5th Embodiment of this invention. 本発明の第６の実施形態の放射線撮像装置の模式的回路図である。It is a typical circuit diagram of the radiation imaging device of the 6th Embodiment of this invention. 本発明の第７の実施形態のＸ線撮像システムを示す図である。It is a figure which shows the X-ray imaging system of the 7th Embodiment of this invention. 本発明の放射線撮像装置の課題を説明する図である。It is a figure explaining the subject of the radiation imaging device of this invention. 図１４（ａ）は本発明の放射線撮像装置（ラインノイズ源がＶｒｅｆ）の課題を説明する図、図１４（ｂ）は本発明の放射線撮像装置（ラインノイズ源がＶｓ）の課題を説明する図である。FIG. 14A illustrates the problem of the radiation imaging apparatus of the present invention (line noise source is Vref), and FIG. 14B illustrates the problem of the radiation imaging apparatus of the present invention (line noise source is Vs). FIG. 本発明の放射線撮像装置の課題を説明するための模式的回路図である。It is a typical circuit diagram for demonstrating the subject of the radiation imaging device of this invention. 本発明の放射線撮像装置の課題を説明するためのタイミング図である。It is a timing diagram for explaining the subject of the radiation imaging device of the present invention.

（第１の実施形態）
図１３は、Ｘ線撮影において被写体の読み取り動作中にラインノイズが生じた場合の画像例である。図１３（ａ）は取得した画像をディスプレイ上に表示したものであり、図１３（ｂ）は図１３（ａ）の画像のＩ−ＩＩ間の列プロファイルである。図１３（ｂ）の横軸は画像の列を示し、縦軸はセンサ出力値すなわち画像濃度を示す。本図では画像に比較的強度が大きく、かつ空間周波数の高いラインノイズが生じて著しく画質を劣化させている例であるが、さらに強度が小さく空間周波数の低いラインノイズであっても画質の劣化が生じる場合がある。 (First embodiment)
FIG. 13 is an example of an image when line noise occurs during a subject reading operation in X-ray imaging. FIG. 13A shows the acquired image on the display, and FIG. 13B shows a column profile between I and II of the image of FIG. 13A. In FIG. 13B, the horizontal axis indicates the image column, and the vertical axis indicates the sensor output value, that is, the image density. This figure shows an example in which line noise with a relatively high intensity and high spatial frequency is generated in the image, which significantly deteriorates the image quality. However, even if the line noise has a lower intensity and a lower spatial frequency, the image quality deteriorates. May occur.

本発明者は、経験上、以下の式（１）が成り立つ場合、構造的なラインノイズが視覚的に画質を劣化させることを導いた。 The present inventor has empirically led that structural line noise visually degrades image quality when the following equation (1) holds.

σｐｉｘｅｌ／１０＜ σｌｉｎｅ・・・（１） σpixel / 10 <σline (1)

ここでσｐｉｘｅｌはダーク状態におけるエリアセンサアレー各画素出力の標準偏差を求めたもの、すなわちランダムノイズであり、σｌｉｎｅはゲートライン毎の画素出力平均値に対して標準偏差を求めたもの、すなわちラインノイズである。このように画素のランダムノイズと比較して、強度的に非常に小さなラインノイズであっても、構造的なアーチファクトとなり画質を劣化させる場合があることを見出した。 Here, σpixel is a standard deviation of each pixel output of the area sensor array in the dark state, that is, random noise, and σline is a standard deviation of the pixel output average value for each gate line, that is, line noise. It is. As described above, the present inventors have found that even line noise that is very small in intensity as compared with random noise of pixels may cause structural artifacts and deteriorate image quality.

また、本発明者は、図１４（ａ）、（ｂ）、図１５、図１６に示すように、エリアセンサアレー、読み出し回路、駆動回路に供給される電源のゆらぎ（電源ノイズ）量と、ラインノイズ量の関係を、以下に記すように定量的に導いた。 Further, as shown in FIGS. 14 (a), 14 (b), 15 and 16, the present inventor has the amount of power fluctuation (power noise) supplied to the area sensor array, readout circuit, and drive circuit, The relationship between the amount of line noise was quantitatively derived as described below.

図１４（ａ）は、読み出し回路に供給される基準電位がゆらぎ、すなわちノイズを有する場合のラインノイズ量を示す説明図である。図示されるように、電位ＶｒｅｆがＶｎ１（Ｖｒｍｓ）のゆらぎを持ち、エリアセンサアレーの信号配線の寄生容量がＣ［Ｆ］の場合、演算増幅器のノイズゲインに従い、出力としては、次式（２）のゆらぎが観察される。 FIG. 14A is an explanatory diagram showing the amount of line noise when the reference potential supplied to the readout circuit fluctuates, that is, has noise. As shown in the figure, when the potential Vref has a fluctuation of Vn1 (Vrms) and the parasitic capacitance of the signal wiring of the area sensor array is C [F], the output is expressed by the following equation (2) according to the noise gain of the operational amplifier. ) Fluctuations are observed.

Ｖｎ１（Ｖｒｍｓ）×（Ｃｆ＋Ｃ）／Ｃｆ・・・（２） Vn1 (Vrms) × (Cf + C) / Cf (2)

図１５及び図１６に示すように、従来例では電位Ｖｒｅｆは読み出し回路に共通に供給され、リセットスイッチＲＣ及びサンプルホールド回路ＳＨはエリアセンサアレーの各ゲートラインに対して一括で動作するため、式（２）で導かれる量がラインノイズとなる。 As shown in FIGS. 15 and 16, in the conventional example, the potential Vref is commonly supplied to the readout circuit, and the reset switch RC and the sample hold circuit SH operate collectively for each gate line of the area sensor array. The amount derived in (2) becomes line noise.

さらに図１４（ｂ）はエリアセンサアレーの各信号配線が、センサバイアスライン寄生容量Ｃｓで結合し、かつセンサバイアス電位Ｖｓがゆらぎを持つ場合のラインノイズを説明する図である。 Further, FIG. 14B is a diagram for explaining line noise when each signal wiring of the area sensor array is coupled by the sensor bias line parasitic capacitance Cs and the sensor bias potential Vs has fluctuation.

図示されるように、センサバイアス電位ＶｓがＶｎ２（Ｖｒｍｓ）のゆらぎを持つ場合、読み出し回路には電荷Ｃｓ×Ｖｎ２（Ｖｒｍｓ）が注入され、出力電圧Ｖｏｕｔとしては、次式（３）のゆらぎ電圧ΔＶｏｕｔが観察される。 As shown in the figure, when the sensor bias potential Vs has a fluctuation of Vn2 (Vrms), electric charges Cs × Vn2 (Vrms) are injected into the readout circuit, and the output voltage Vout is a fluctuation voltage of the following equation (3). ΔVout is observed.

ΔＶｏｕｔ＝Ｖｎ２（Ｖｒｍｓ）× Ｃｓ／Ｃｆ・・・（３） ΔVout = Vn2 (Vrms) × Cs / Cf (3)

前述した電位Ｖｒｅｆと類似して、図１５及び図１６に示すように、センサバイアス電位Ｖｓはエリアセンサアレー全体に共通に供給される。そして、リセットスイッチＲＣ及びサンプルホールド回路ＳＨはエリアセンサアレーの各駆動配線に対して一括で動作するため、式（３）で導かれる量がラインノイズとなる。 Similar to the above-described potential Vref, as shown in FIGS. 15 and 16, the sensor bias potential Vs is commonly supplied to the entire area sensor array. Since the reset switch RC and the sample hold circuit SH operate collectively for each drive wiring of the area sensor array, the amount derived by the equation (3) becomes line noise.

ラインノイズによるアーチファクト低減を目的として、上記のいくつかの文献に技術開示があり、これらはおおまかに２つに分類される。 For the purpose of reducing artifacts due to line noise, there are technical disclosures in the above-mentioned documents, and these are roughly classified into two.

第１の手法として、遮光したマスク画素の出力を用いて補正を行うもの、あるいはマスク画像を含む画像を解析してラインノイズ量を求め補正を行うものが挙げられる（特許文献２）。 As a first method, there is a method in which correction is performed using an output of a light-shielded mask pixel, or a method in which an image including a mask image is analyzed to determine a line noise amount and correction is performed (Patent Document 2).

また、第２の手法として、エリアセンサアレーや読み出し回路、駆動回路の電源のゆらぎ（電源ノイズ）に起因するラインノイズを低減するために、各電源に低域通過フィルタを設けたものが挙げられる（特許文献３）。 In addition, as a second method, in order to reduce line noise caused by power supply fluctuation (power supply noise) of the area sensor array, the readout circuit, and the drive circuit, a low pass filter is provided for each power supply. (Patent Document 3).

いずれもラインノイズ低減に対して、ある程度の効果を有するが、それぞれ以下の観点で十分とは言えない場合があった。また効果の定量性においても、十分とは言えない場合があった。 Each of them has a certain effect on line noise reduction, but it may not be sufficient from the following viewpoints. In addition, there are cases where the quantitativeness of the effect is not sufficient.

たとえば、第１の手法は高い空間周波数を有し（パルス的）かつ比較的強度の大きなラインノイズの除去には効果的である。しかしながら画素のランダムノイズの１／１０程度の精度でラインノイズを補正・除去するためには、ラインノイズ検出や演算のアルゴリズムが複雑となり、透視撮影のように表示の即時性を要するシステムへの適用が困難な場合があった。 For example, the first method is effective for removing line noise having a high spatial frequency (pulse-like) and relatively large intensity. However, in order to correct and remove line noise with an accuracy of about 1/10 of pixel random noise, the algorithm for line noise detection and calculation becomes complicated, and it is applied to a system that requires immediate display such as fluoroscopic imaging. There were cases where it was difficult.

また統計の教えより、画素のランダムノイズの１／１０程度のラインノイズを精度よく求めるためには十分多数のマスク画素を必要するため、有効画素領域が減少する場合があった。あるいは十分な数のマスク画素を配置できない場合はかえって演算により誤差を増す場合があった。 Further, from the teaching of statistics, since a sufficiently large number of mask pixels are required to accurately obtain a line noise that is about 1/10 of the random noise of the pixels, the effective pixel area may be reduced. Alternatively, when a sufficient number of mask pixels cannot be arranged, the error may be increased by calculation.

一方、第２の手法はエリアセンサアレー、読み出し回路、駆動回路の電源のゆらぎに由来する特に高周波のラインノイズを低減するためには効果的である。しかしながらノイズ低減の効果を増すために低域通過フィルタの帯域を下げると、電源の応答性が悪くなる、あるいは電源の１／ｆノイズ等空間的に非常に低周波のラインノイズになり得るものに対しては効果が乏しい場合があった。 On the other hand, the second method is effective in reducing particularly high-frequency line noise derived from fluctuations in the power supply of the area sensor array, readout circuit, and drive circuit. However, if the band of the low-pass filter is lowered to increase the noise reduction effect, the responsiveness of the power supply will be deteriorated, or it may become spatially very low frequency line noise such as 1 / f noise of the power supply. In some cases, the effect was poor.

ここで留意すべきは、上述の従来技術例はいずれも強度が小さく、かつ空間的に低周波のラインノイズアーチファクトを、有効画素を犠牲にすることなくリアルタイムで低減可能な放射線撮像装置の構成に関する具体的記述がない点である。 It should be noted here that all of the above-described prior art examples relate to the configuration of a radiation imaging apparatus that is low in intensity and can reduce line noise artifacts in a spatially low frequency in real time without sacrificing effective pixels. There is no specific description.

以下で本発明の第１の実施形態について図を用いて詳しく説明する。
図１は、本発明の第１の実施形態の放射線撮像装置の模式的回路図である。１０１はセンサアレー、１０２は光電変換素子であるＰＩＮ型フォトダイオード、１０３はスイッチ素子である薄膜トランジスタ（ＴＦＴ）１０３である。ＴＦＴ１０３は、ゲート、ソース及びドレイン電極を有する。１０４は、行方向の複数のＴＦＴ１０３のゲート電極に共通に接続された駆動配線に電圧を供給する駆動回路である。１０５は、列方向の複数のＴＦＴ１０３のソース電極に接続された信号配線１１０に接続された読み出し回路（読み出し手段）である。読み出し回路１０５は、演算増幅器１０６、サンプルホールド回路１０７、マルチプレクサ１０８、出力用アンプ１０９、電荷蓄積用容量Ｃｆ、リセットスイッチＲＣ等を有する。 Hereinafter, a first embodiment of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic circuit diagram of the radiation imaging apparatus according to the first embodiment of the present invention. Reference numeral 101 denotes a sensor array, 102 denotes a PIN photodiode as a photoelectric conversion element, and 103 denotes a thin film transistor (TFT) 103 as a switch element. The TFT 103 has a gate, a source, and a drain electrode. Reference numeral 104 denotes a drive circuit that supplies a voltage to a drive wiring commonly connected to the gate electrodes of the plurality of TFTs 103 in the row direction. Reference numeral 105 denotes a readout circuit (readout unit) connected to the signal wiring 110 connected to the source electrodes of the plurality of TFTs 103 in the column direction. The readout circuit 105 includes an operational amplifier 106, a sample hold circuit 107, a multiplexer 108, an output amplifier 109, a charge storage capacitor Cf, a reset switch RC, and the like.

図１を用いて、本実施形態の放射線撮像装置の構成について説明する。信号配線１１０に接続される読み出し回路１０５が、偶数奇数の２系統（群）に分割されており、各系統（群）の演算増幅器１０６に対して基本的に相関のない個別の基準電位Ｖｒｅｆ１、Ｖｒｅｆ２を供給可能な構成であることを特徴としている。演算増幅器１０６の分割の方法は偶数奇数に限ったものではないが、視覚特性を考慮すると偶数奇数が好ましい。 The configuration of the radiation imaging apparatus according to the present embodiment will be described with reference to FIG. The readout circuit 105 connected to the signal wiring 110 is divided into even and odd two systems (groups), and individual reference potentials Vref1, which are basically uncorrelated with the operational amplifiers 106 of each system (group), The configuration is characterized in that Vref2 can be supplied. The division method of the operational amplifier 106 is not limited to even and odd numbers, but even and odd numbers are preferable in consideration of visual characteristics.

センサアレー１０１は、行及び列方向に複数配置されたアモルファスシリコン等の非単結晶半導体のＰＩＮ型フォトダイオード（光電変換素子）１０２とＴＦＴ（スイッチ素子）１０３からなる画素が二次元に複数配列され、マトリクス駆動される。各画素のＰＩＮ型フォトダイオード１０２の共通電極側（本図ではダイオードのカソード側）には、バイアス配線を介してバイアス電圧Ｖｓが印加されている。また各画素のＴＦＴ１０３のゲート電極は行方向で共通に駆動配線に接続されており、駆動配線はシフトレジスタ等で構成される駆動回路１０４に接続される。信号配線１１０は、列方向の複数のＴＦＴ１０３のソース電極又はドレイン電極の一方に接続される。 In the sensor array 101, a plurality of pixels each composed of a non-single-crystal semiconductor PIN type photodiode (photoelectric conversion element) 102 and TFT (switch element) 103 such as amorphous silicon arranged in rows and columns are two-dimensionally arranged. Matrix driven. A bias voltage Vs is applied to the common electrode side (the cathode side of the diode in this figure) of the PIN photodiode 102 of each pixel via a bias wiring. In addition, the gate electrode of the TFT 103 of each pixel is commonly connected to a drive wiring in the row direction, and the drive wiring is connected to a drive circuit 104 configured by a shift register or the like. The signal wiring 110 is connected to one of the source and drain electrodes of the plurality of TFTs 103 in the column direction.

複数の演算増幅器１０６は、複数の信号配線１１０に対応して設けられる。奇数列の演算増幅器１０６の入力端子は、信号配線１１０及び基準電圧Ｖｒｅｆ１の電源に接続される。偶数列の演算増幅器１０６の入力端子は、信号配線１１０及び基準電圧Ｖｒｅｆ２の電源に接続される。基準電圧Ｖｒｅｆ１及びＶｒｅｆ２は、同一の電圧値であり、それぞれ相関のない独立の電源により生成される。演算増幅器１０６は、信号配線１１０が接続された入力端子に、電荷蓄積用容量Ｃｆを接続した電荷読み出しアンプを構成している。基準電圧Ｖｒｅｆ１及びＶｒｅｆ２の電源は、読み出し回路１０５内の演算増幅器１０６の基準電源である。 The plurality of operational amplifiers 106 are provided corresponding to the plurality of signal wirings 110. The input terminals of the operational amplifiers 106 in the odd columns are connected to the signal wiring 110 and the power source of the reference voltage Vref1. The input terminals of the operational amplifiers 106 in the even columns are connected to the signal wiring 110 and the power source of the reference voltage Vref2. The reference voltages Vref1 and Vref2 have the same voltage value, and are generated by independent power sources having no correlation. The operational amplifier 106 constitutes a charge readout amplifier in which a charge storage capacitor Cf is connected to an input terminal to which the signal wiring 110 is connected. The power supplies for the reference voltages Vref 1 and Vref 2 are reference power supplies for the operational amplifier 106 in the readout circuit 105.

出力用アンプ１０９の出力は、Ａ／Ｄコンバータでデジタル化され、図示しないメモリ、プロセッサ等で構成される画像処理手段で処理され、図示しないモニタ等の表示装置に出力される、あるいはハードディスク等の記録装置に保管される。 The output of the output amplifier 109 is digitized by an A / D converter, processed by image processing means including a memory, a processor (not shown), and output to a display device such as a monitor (not shown), or a hard disk or the like. Stored in a recording device.

放射線照射手段から被写体情報を含む光がエリアセンサアレー１０１に入射する。フォトダイオード１０２は、光電変換により、光を電気信号に変換する。さらにリセット信号により、演算増幅器１０６に設けられたリセットスイッチＲＣがオンして、演算増幅器１０６の電荷蓄積用容量Ｃｆ及び各信号配線１１０がリセットされる。続いて、第１行目の駆動配線に転送パルスが印加され、第１行目の駆動配線に接続されたＴＦＴ１０３がオンする。それにより、フォトダイオード１０２で発生した電荷に基づく信号が、ＴＦＴ１０３及び信号配線１１０を介して、読み出し回路１０５へ転送される。転送された信号は、信号配線１１０に接続された読み出し回路１０５の演算増幅器１０６で電圧へ変換される。 Light including subject information enters the area sensor array 101 from the radiation irradiating means. The photodiode 102 converts light into an electrical signal by photoelectric conversion. Further, the reset signal turns on a reset switch RC provided in the operational amplifier 106, and the charge storage capacitor Cf and each signal wiring 110 of the operational amplifier 106 are reset. Subsequently, a transfer pulse is applied to the drive wiring in the first row, and the TFT 103 connected to the drive wiring in the first row is turned on. As a result, a signal based on the charge generated in the photodiode 102 is transferred to the reading circuit 105 via the TFT 103 and the signal wiring 110. The transferred signal is converted into a voltage by the operational amplifier 106 of the reading circuit 105 connected to the signal wiring 110.

次に、サンプルホールド回路１０７は、サンプルホールド信号を入力し、演算増幅器１０６からの電圧出力をサンプリングする。この後、サンプルホールド回路１０７の容量にサンプリングされた電圧が保持され、その電圧がマルチプレクサ１０８でシリアル変換される。出力用アンプ１０９は、マルチプレクサ１０８の出力信号を増幅する。 Next, the sample hold circuit 107 receives the sample hold signal and samples the voltage output from the operational amplifier 106. Thereafter, the sampled voltage is held in the capacitor of the sample hold circuit 107, and the voltage is serial-converted by the multiplexer 108. The output amplifier 109 amplifies the output signal of the multiplexer 108.

続いて、再びスイッチＲＣにより演算増幅器１０６の電荷蓄積用容量Ｃｆ及び各信号配線１１０がリセットされた後、第２行目の駆動配線に転送パルスが印加され、第２行目のフォトダイオード１０２の電荷がＴＦＴ１０３及び信号配線１１０を介して読み出し回路に読み出される。同様の動作が３ライン目以降のゲート線に対して繰り返され、センサアレー１０１全体の電荷すなわち画像出力データが読み出される。 Subsequently, after the charge storage capacitor Cf of the operational amplifier 106 and each signal wiring 110 are reset again by the switch RC, a transfer pulse is applied to the driving wiring in the second row, and the photodiode 102 in the second row The electric charge is read out to the reading circuit through the TFT 103 and the signal wiring 110. A similar operation is repeated for the third and subsequent gate lines, and the charge of the entire sensor array 101, that is, image output data is read out.

奇数列の演算増幅器１０６には、基準電圧Ｖｒｅｆ１が入力される。奇数列のリセットスイッチＲＣがオンすると、奇数列の演算増幅器１０６及び信号配線１１０が短絡され、奇数列の信号配線１１０は電圧Ｖｒｅｆ１／２にリセットされる。信号配線１１０のリセット電圧Ｖｒｅｆ１／２は、ＴＦＴ１０３を介してフォトダイオード１０２のアノードに供給される。基準電圧Ｖｒｅｆ１の電源は、信号配線１１０及びＴＦＴ１０３を介してフォトダイオード１０２にリセット電圧を供給するための電源である。 The reference voltage Vref1 is input to the operational amplifier 106 in the odd column. When the reset switch RC in the odd column is turned on, the operational amplifier 106 and the signal line 110 in the odd column are short-circuited, and the signal line 110 in the odd column is reset to the voltage Vref1 / 2. The reset voltage Vref1 / 2 of the signal wiring 110 is supplied to the anode of the photodiode 102 via the TFT 103. The power supply for the reference voltage Vref1 is a power supply for supplying a reset voltage to the photodiode 102 via the signal wiring 110 and the TFT 103.

また、偶数列の演算増幅器１０６には、基準電圧Ｖｒｅｆ２が入力される。偶数列のリセットスイッチＲＣがオンすると、偶数列の演算増幅器１０６及び信号配線１１０が短絡され、偶数列の信号配線１１０は電圧Ｖｒｅｆ２／２にリセットされる。信号配線１１０のリセット電圧Ｖｒｅｆ２／２は、ＴＦＴ１０３を介してフォトダイオード１０２のアノードに供給される。基準電圧Ｖｒｅｆ２の電源は、信号配線１１０及びＴＦＴ１０３を介してフォトダイオード１０２にリセット電圧を供給するための電源である。 Further, the reference voltage Vref2 is input to the operational amplifiers 106 in the even columns. When the even column reset switch RC is turned on, the even column operational amplifier 106 and the signal wiring 110 are short-circuited, and the even column signal wiring 110 is reset to the voltage Vref2 / 2. The reset voltage Vref2 / 2 of the signal wiring 110 is supplied to the anode of the photodiode 102 via the TFT 103. The power source of the reference voltage Vref2 is a power source for supplying a reset voltage to the photodiode 102 via the signal wiring 110 and the TFT 103.

センサーアレー１０１内の複数の画素は、複数の系統（群）に分割され、例えば奇数列及び偶数列の系統（群）に分割される。基準電圧Ｖｒｅｆ１及びＶｒｅｆ２の２個の電源は、複数の系統（群）毎に独立して設けられる。基準電圧Ｖｒｅｆ１の電源は、奇数列の系統（群）のフォトダイオード１０２にリセット電圧を供給する。基準電圧Ｖｒｅｆ２の電源は、偶数列の系統（群）のフォトダイオード１０２にリセット電圧を供給する。 The plurality of pixels in the sensor array 101 are divided into a plurality of systems (groups), for example, a system (group) of odd columns and even columns. The two power sources of the reference voltages Vref1 and Vref2 are provided independently for each of a plurality of systems (groups). The power source of the reference voltage Vref1 supplies a reset voltage to the photodiodes 102 in the odd-numbered system (group). The power supply of the reference voltage Vref2 supplies a reset voltage to the photodiodes 102 of the even-numbered system (group).

図２は、本実施形態の放射線撮像装置に用いられ、読み出し回路１０５に基準電位Ｖｒｅｆ１及びＶｒｅｆ２を供給する具体的な電源回路例を示す。基準電位Ｖｒｅｆ１を生成するための電源回路は、電圧源２０１ａ、抵抗２０２ａ、容量２０３ａ及び演算増幅器２０４ａを有する。基準電位Ｖｒｅｆ１は、奇数列の演算増幅器１０６に入力される。基準電位Ｖｒｅｆ２を生成するための電源回路は、電圧源２０１ｂ、抵抗２０２ｂ、容量２０３ｂ及び演算増幅器２０４ｂを有する。基準電位Ｖｒｅｆ２は、偶数列の演算増幅器１０６に入力される。 FIG. 2 shows a specific power supply circuit example that is used in the radiation imaging apparatus of the present embodiment and supplies the reference potentials Vref1 and Vref2 to the readout circuit 105. A power supply circuit for generating the reference potential Vref1 includes a voltage source 201a, a resistor 202a, a capacitor 203a, and an operational amplifier 204a. The reference potential Vref1 is input to the operational amplifier 106 in the odd number column. The power supply circuit for generating the reference potential Vref2 includes a voltage source 201b, a resistor 202b, a capacitor 203b, and an operational amplifier 204b. The reference potential Vref2 is input to the operational amplifier 106 in the even column.

本図では各基準電位Ｖｒｅｆ１及びＶｒｅｆ２をそれぞれバンドギャップリファレンス電圧源２０１ａ，２０１ｂに低域通過フィルタ２０２ａ，２０３ａ，２０２ｂ，２０３ｂを接続し、さらに十分低ノイズの演算増幅器２０４ａ，２０４ｂを接続する。本構成の回路によれば、読み出し回路１０５の偶数奇数それぞれに対して、相関のない電位Ｖｒｅｆ１及びＶｒｅｆ２を与えるため、上記のラインノイズ値σｌｉｎｅを低減することができる。 In this figure, the low-pass filters 202a, 203a, 202b, 203b are connected to the band gap reference voltage sources 201a, 201b for the reference potentials Vref1 and Vref2, respectively, and operational amplifiers 204a, 204b having sufficiently low noise are connected. According to the circuit of this configuration, the uncorrelated potentials Vref1 and Vref2 are given to the even and odd numbers of the read circuit 105, so that the line noise value σline can be reduced.

エリアセンサアレー１０１及び読み出し回路１０５では、行方向の複数のＴＦＴ１０３に共通に接続された駆動配線により行単位で信号の転送が行われ、列方向の複数のＴＦＴ１０３に共通に接続された信号配線１１０及び読み出し回路１０５により列単位で読み出し処理が行われる。図１５のように、全列の演算増幅器に同一の基準電位Ｖｒｅｆを供給すると、基準電位Ｖｒｅｆの電源のゆらぎが全列の演算増幅器のノイズとして現れる。その結果、１行内のすべての画素信号に同じタイミングの基準電源Ｖｒｅｆからのノイズが生じ、ラインノイズとなる。ラインノイズは、視覚的に画質劣化を感じやすい。 In the area sensor array 101 and the readout circuit 105, signals are transferred in units of rows by drive wirings commonly connected to the plurality of TFTs 103 in the row direction, and signal wirings 110 are commonly connected to the plurality of TFTs 103 in the column direction. The readout circuit 105 performs readout processing in units of columns. As shown in FIG. 15, when the same reference potential Vref is supplied to the operational amplifiers in all columns, the fluctuation of the power source of the reference potential Vref appears as noise in the operational amplifiers in all columns. As a result, noise from the reference power supply Vref having the same timing is generated in all the pixel signals in one row, resulting in line noise. Line noise tends to cause visual deterioration.

本実施形態では、基準電位Ｖｒｅｆ１及びＶｒｅｆ２の電源が独立しているので、仮に基準電位Ｖｒｅｆ１の電源のゆらぎが生じても、基準電位Ｖｒｅｆ２の電源のゆらぎが生じない。逆に、仮に基準電位Ｖｒｅｆ２の電源のゆらぎが生じても、基準電位Ｖｒｅｆ１の電源のゆらぎが生じない。その結果、１行内のすべての画素信号に同じタイミングの基準電源からのノイズが生じることがなく、ノイズが分散され、ラインノイズを防止することができる。基準電位Ｖｒｅｆ１又はＶｒｅｆ２のゆらぎが生じたとしてもゆらぎが異なるため、ランダムノイズに近いものとなり、視覚的にノイズが目立たなく、画質を向上させることができる。 In the present embodiment, since the power supplies of the reference potentials Vref1 and Vref2 are independent, even if the power supply fluctuation of the reference potential Vref1 occurs, the power supply fluctuation of the reference potential Vref2 does not occur. On the other hand, even if the power supply fluctuation of the reference potential Vref2 occurs, the power supply fluctuation of the reference potential Vref1 does not occur. As a result, noise from the reference power supply at the same timing does not occur in all pixel signals in one row, noise is dispersed, and line noise can be prevented. Even if fluctuations in the reference potential Vref1 or Vref2 occur, the fluctuations are different, so that they are close to random noise, and the noise is not noticeable visually, and the image quality can be improved.

本構成は、基準電位Ｖｒｅｆ１及びＶｒｅｆ２の電源電圧作成に用いる増幅器２０４ａ，２０４ｂの１／ｆノイズが大きな場合等に特に効果的である。また本図ではバンドギャップリファレンス電圧源２０１ａ，２０１ｂ、低域通過フィルタ２０２ａ，２０３ａ，２０２ｂ，２０３ｂ、演算増幅器２０４ａ，２０４ｂのすべてを偶数列及び奇数列で独立して設けているが、これに限定されない。演算増幅器２０４ａ，２０４ｂのみを偶数列及び奇数列で独立の構成にしてもよい。基準電位Ｖｒｅｆ１及びＶｒｅｆ２の電源は、少なくとも異なる演算増幅器２０４ａ及び２０４ｂを有する。 This configuration is particularly effective when the 1 / f noise of the amplifiers 204a and 204b used for generating the power supply voltages of the reference potentials Vref1 and Vref2 is large. In this figure, the bandgap reference voltage sources 201a and 201b, the low-pass filters 202a, 203a, 202b, and 203b, and the operational amplifiers 204a and 204b are all provided independently in even columns and odd columns, but this is not limitative. Not. Only the operational amplifiers 204a and 204b may be configured to be independent in even columns and odd columns. The power supplies of the reference potentials Vref1 and Vref2 include at least different operational amplifiers 204a and 204b.

図３は、本実施形態のラインノイズ低減の効果を説明するための図であり、読み出し回路１０５を分割する系統（群）数（すなわち基準電位Ｖｒｅｆの電源分割数）と、上記のラインノイズ値σｌｉｎｅ（相対値）の関係を示す。本図より、偶数列及び奇数列に分割して基準電位Ｖｒｅｆ１及びＶｒｅｆ２を演算増幅器１０６に供給した場合、基準電位Ｖｒｅｆ１又はＶｒｅｆ２のゆらぎに起因するラインノイズσｌｉｎｅが分割しない場合と比較して原理的に１／√２に低減される。また、４系統（群）に分割してそれぞれ相関のない電源を供給した場合に１／２に低減される。 FIG. 3 is a diagram for explaining the effect of line noise reduction of the present embodiment. The number of systems (groups) that divides the readout circuit 105 (that is, the number of power supply divisions of the reference potential Vref) and the line noise value described above. The relationship of σline (relative value) is shown. From this figure, when the reference potentials Vref1 and Vref2 are supplied to the operational amplifier 106 after being divided into even columns and odd columns, it is theoretically compared with the case where the line noise σline due to the fluctuation of the reference potential Vref1 or Vref2 is not divided. To 1 / √2. In addition, when power is supplied to each of four systems (groups) without correlation, the power is reduced to ½.

図４は、本実施形態の放射線撮像装置に用いられるエリアセンサアレー１０１の画素断面図である。ガラスなどの絶縁基板３０１上には、光電変換素子であるフォトダイオード３１０、スイッチ素子であるＴＦＴ３１１及び配線部３１２が設けられる。フォトダイオード３１０は、上電極層３０６、ｎ型の不純物半導体層３０７、真性半導体層３０９、ｐ型の不純物半導体層３０８及び下電極層３０５を有する。ＴＦＴ３１１は、ゲート電極３０２、ドレイン電極３０３及びソース電極３０４を有する。それぞれの半導体層はアモルファスシリコンなどの非単結晶半導体により絶縁基板３０１上に形成される。保護層３１３は、フォトダイオード３１０、ＴＦＴ３１１及び配線部３１２を覆う。接着層３１４は、保護層３１３の上に設けられる。蛍光体層３１５は、接着層３１４の上に設けられる。Ｘ線などの放射線３１６は、蛍光体層３１５の上方から入射する。ここで、接着層３１４は必ずしも必要ではなく、保護層３１３上に直接蛍光体層３１５を蒸着などにより設けてもよい。 FIG. 4 is a pixel cross-sectional view of the area sensor array 101 used in the radiation imaging apparatus of the present embodiment. On an insulating substrate 301 such as glass, a photodiode 310 that is a photoelectric conversion element, a TFT 311 that is a switch element, and a wiring portion 312 are provided. The photodiode 310 includes an upper electrode layer 306, an n-type impurity semiconductor layer 307, an intrinsic semiconductor layer 309, a p-type impurity semiconductor layer 308, and a lower electrode layer 305. The TFT 311 includes a gate electrode 302, a drain electrode 303, and a source electrode 304. Each semiconductor layer is formed over the insulating substrate 301 by a non-single crystal semiconductor such as amorphous silicon. The protective layer 313 covers the photodiode 310, the TFT 311, and the wiring portion 312. The adhesive layer 314 is provided on the protective layer 313. The phosphor layer 315 is provided on the adhesive layer 314. Radiation 316 such as X-rays enters from above the phosphor layer 315. Here, the adhesive layer 314 is not always necessary, and the phosphor layer 315 may be provided directly on the protective layer 313 by vapor deposition or the like.

各画素のＰＩＮ型フォトダイオード３１０は、絶縁基板３０１上に、下電極層３０５、ｐ型の不純物半導体層３０８、真性半導体層３０９、ｎ型の不純物半導体層３０７、上電極層３０６が積層された構成である。ＴＦＴ３１１は、ゲート電極層（下電極）３０２、ゲート絶縁層（アモルファスシリコン窒化膜）、真性半導体層、ｎ型の不純物半導体層、ソース電極層（上電極）３０４及びドレイン電極層（上電極）３０３が積層された構成である。配線部３１２は、信号配線１１０を示し、各画素でＴＦＴ３１１のソース電極３０４に接続されている。絶縁基板３０１上に形成されているフォトダイオード３１０、ＴＦＴ３１１、及び配線部３１２上には、放射線３１６に対して透過率の高いアモルファスシリコン窒化膜等の保護層３１３が設けられ、全体を覆っている。蛍光体層３１５は、Ｘ線などの放射線３１６を光電変換素子が感知可能な波長帯域の光に変換する。フォトダイオード３１０は、その光を電気信号（電荷）に変換する。蛍光体層３１５及びフォトダイオード３１０は、Ｘ線（放射線）３１６を電気信号に変換する変換素子である。 The PIN photodiode 310 of each pixel has a lower electrode layer 305, a p-type impurity semiconductor layer 308, an intrinsic semiconductor layer 309, an n-type impurity semiconductor layer 307, and an upper electrode layer 306 stacked on an insulating substrate 301. It is a configuration. The TFT 311 includes a gate electrode layer (lower electrode) 302, a gate insulating layer (amorphous silicon nitride film), an intrinsic semiconductor layer, an n-type impurity semiconductor layer, a source electrode layer (upper electrode) 304, and a drain electrode layer (upper electrode) 303. Is a laminated structure. A wiring portion 312 indicates the signal wiring 110 and is connected to the source electrode 304 of the TFT 311 in each pixel. A protective layer 313 such as an amorphous silicon nitride film having high transmittance with respect to the radiation 316 is provided on the photodiode 310, the TFT 311, and the wiring portion 312 formed on the insulating substrate 301 to cover the whole. . The phosphor layer 315 converts radiation 316 such as X-rays into light in a wavelength band that can be sensed by the photoelectric conversion element. The photodiode 310 converts the light into an electric signal (charge). The phosphor layer 315 and the photodiode 310 are conversion elements that convert the X-ray (radiation) 316 into an electrical signal.

本実施形態は、透視等の医療用Ｘ線撮像システムに適用するために、保護層３１３の上部に接着層３１４を介してＸ線３１６等の放射線を可視光に変換する蛍光体層（波長変換体）３１５を有している。 In the present embodiment, in order to apply to a medical X-ray imaging system such as fluoroscopy, a phosphor layer (wavelength conversion) that converts radiation such as X-ray 316 into visible light via an adhesive layer 314 on the protective layer 313. Body) 315.

蛍光体層３１５は、Ｇｄ₂Ｏ₂Ｓ：ＴｂやＧｄ₂Ｏ₃：Ｔｂ等のガドリニウム系、あるいはヨウ化セシウム（ＣｓＩ）等を主材料として用いることができる。 The phosphor layer 315 can use gadolinium-based materials such as Gd ₂ O ₂ S: Tb and Gd ₂ O ₃ : Tb, or cesium iodide (CsI) as a main material.

またセンサアレー１０１の光電変換素子１０２は、アモルファスシリコンのＰＩＮ型フォトダイオードに限定されず、ポリシリコン又は有機材料を主材料とするものでもよい。また、光電変換素子１０２と蛍光体３１５によって構成される変換素子は、アモルファスセレン、ガリウム砒素、ガリウムリン、ヨウ化鉛、ヨウ化水銀、ＣｄＴｅ、ＣｄＺｎＴｅ等、Ｘ線等の放射線を直接電荷に変換する直接型の変換素子でもよい。 The photoelectric conversion element 102 of the sensor array 101 is not limited to an amorphous silicon PIN photodiode, and may be made of polysilicon or an organic material as a main material. In addition, the conversion element composed of the photoelectric conversion element 102 and the phosphor 315 directly converts radiation such as amorphous selenium, gallium arsenide, gallium phosphide, lead iodide, mercury iodide, CdTe, CdZnTe, etc. into X-rays. It may be a direct conversion element.

さらにＴＦＴ１０３の材料は、絶縁基板上に形成されたアモルファスシリコンに限定されず、ポリシリコンや有機材料を主材料とするＴＦＴ（スイッチ素子）であってもよい。 Furthermore, the material of the TFT 103 is not limited to amorphous silicon formed on an insulating substrate, but may be a TFT (switch element) mainly made of polysilicon or an organic material.

本実施形態の構成は、大判で信号配線１１０の寄生容量が大きなエリアセンサアレー１０１を用いた放射線撮像装置において、特に有効である。 The configuration of this embodiment is particularly effective in a radiation imaging apparatus using the area sensor array 101 that is large and has a large parasitic capacitance of the signal wiring 110.

（第２の実施形態）
図５は、本発明の第２の実施形態の放射線撮像装置の模式的回路図である。本実施形態は第１の実施形態と類似しているが、以下の点で基本的に異なる。すなわち、本実施形態は、図１とは異なり、読み出し回路１０５の基準電圧Ｖｒｅｆは共通の１つの電源から供給されている。一方で、エリアセンサアレー１０１のバイアス配線は偶数列及び奇数列の２系統（群）に分割され、かつ相関のない独立した電源Ｖｓ１及びＶｓ２から供給されている。 (Second Embodiment)
FIG. 5 is a schematic circuit diagram of a radiation imaging apparatus according to the second embodiment of the present invention. This embodiment is similar to the first embodiment, but basically differs in the following points. That is, in the present embodiment, unlike FIG. 1, the reference voltage Vref of the read circuit 105 is supplied from a common power source. On the other hand, the bias wiring of the area sensor array 101 is divided into two systems (groups) of even columns and odd columns and is supplied from independent power sources Vs1 and Vs2 having no correlation.

奇数列のフォトダイオード１０２のカソードには、バイアス電圧Ｖｓ１が供給される。偶数列のフォトダイオード１０２のカソードには、バイアス電圧Ｖｓ２が供給される。バイアス電圧Ｖｓ１及びＶｓ２は、同じ電圧値である。バイアス電圧Ｖｓ１及びＶｓ２の電源は、相関のない独立した電源回路である。バイアス電圧Ｖｓ１及びＶｓ２の電源は、フォトダイオード１０２のバイアス電源である。また、全列の演算増幅器１０６には、同一電源の基準電圧Ｖｒｅｆが入力される。 A bias voltage Vs1 is supplied to the cathodes of the photodiodes 102 in the odd-numbered columns. A bias voltage Vs2 is supplied to the cathodes of the photodiodes 102 in the even columns. The bias voltages Vs1 and Vs2 have the same voltage value. The power sources of the bias voltages Vs1 and Vs2 are independent power circuits having no correlation. The power sources for the bias voltages Vs 1 and Vs 2 are bias power sources for the photodiode 102. The reference voltage Vref of the same power supply is input to the operational amplifiers 106 in all columns.

バイアス電圧Ｖｓ１及びＶｓ２の各電源の具体的な構成方法は、図２の基準電圧Ｖｒｅｆ１及びＶｒｅｆ２と同様、少なくとも異なる演算増幅器で供給することが望ましい。 The specific configuration method of each power source of the bias voltages Vs1 and Vs2 is desirably supplied by at least different operational amplifiers, similarly to the reference voltages Vref1 and Vref2 of FIG.

また、本実施形態の効果についても、図３の第１の実施形態と同様である。本構成により、バイアス線電位のゆらぎにより生じるラインノイズ成分が原理的に１／√２となる。 The effect of this embodiment is also the same as that of the first embodiment of FIG. With this configuration, the line noise component generated by the fluctuation of the bias line potential is theoretically 1 / √2.

フォトダイオード１０２のカソードに接続されるバイアス配線を複数の系統（群）に分割した構成については、前述の特許文献１の図２３でも記されている。しかしながら、特許文献１の図２３は分割された複数系統（群）のバイアス線をスイッチで切換えているが、最終的に接続されているのは同一の電源である。したがって、特許文献１は、本実施形態とは構成が異なり、また特許文献１の図２３ではラインノイズ低減の効果も得られない。 The configuration in which the bias wiring connected to the cathode of the photodiode 102 is divided into a plurality of systems (groups) is also described in FIG. However, in FIG. 23 of Patent Document 1, a plurality of divided system (group) bias lines are switched by switches, but the same power source is finally connected. Therefore, the configuration of Patent Document 1 is different from that of the present embodiment, and the effect of reducing line noise cannot be obtained in FIG.

（第３の実施形態）
図６は、本発明の第３の実施形態の放射線撮像装置の模式的回路図である。本実施形態の特徴は、以下の２点である。すなわち、読み出し回路１０５が４系統（群）に分割され、４分割された各演算増幅器１０６の基準電位端子に電圧値は同じであるが、それぞれ相関がなく独立した電源の電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３、Ｖｒｅｆ４が入力されている。また、エリアセンサアレー１０１がバイアス配線において４系統（群）に分割されており、各系統（群）のバイアス配線に対して、電圧値は同じであるが、相関がなく独立した電源の電圧Ｖｓ１、Ｖｓ２、Ｖｓ３、Ｖｓ４が供給されている。 (Third embodiment)
FIG. 6 is a schematic circuit diagram of a radiation imaging apparatus according to the third embodiment of the present invention. The feature of this embodiment is the following two points. That is, the read circuit 105 is divided into four systems (groups), and the voltage values are the same at the reference potential terminals of the four divided operational amplifiers 106, but there are no correlations and the voltages Vref1, Vref2, Vref3 of independent power sources are respectively independent. , Vref4 is input. Further, the area sensor array 101 is divided into four systems (groups) in the bias wiring, and the voltage value is the same for the bias wiring of each system (group), but there is no correlation and the voltage Vs1 of the independent power source. , Vs2, Vs3, and Vs4 are supplied.

第１列及び第５列等の演算増幅器１０６には、基準電圧Ｖｒｅｆ１が入力される。第２列及び第６列等の演算増幅器１０６には、基準電圧Ｖｒｅｆ２が入力される。第３列及び第７列等の演算増幅器１０６には、基準電圧Ｖｒｅｆ３が入力される。第４列及び第８列等の演算増幅器１０６には、基準電圧Ｖｒｅｆ４が入力される。 The reference voltage Vref1 is input to the operational amplifiers 106 in the first column and the fifth column. The reference voltage Vref2 is input to the operational amplifiers 106 in the second column and the sixth column. The reference voltage Vref3 is input to the operational amplifiers 106 in the third and seventh columns. The reference voltage Vref4 is input to the operational amplifiers 106 in the fourth and eighth columns.

第１列及び第５列等のフォトダイオード１０２のカソードに接続されるバイアス配線には、バイアス電圧Ｖｓ１が供給される。第２列及び第６列等のフォトダイオード１０２のカソードに接続されるバイアス配線には、バイアス電圧Ｖｓ２が供給される。第３列及び第７列等のフォトダイオード１０２のカソードに接続されるバイアス配線には、バイアス電圧Ｖｓ３が供給される。第４列及び第８列等のフォトダイオード１０２のカソードに接続されるバイアス配線には、バイアス電圧Ｖｓ４が供給される。 A bias voltage Vs1 is supplied to the bias wiring connected to the cathodes of the photodiodes 102 in the first column and the fifth column. A bias voltage Vs2 is supplied to the bias wiring connected to the cathodes of the photodiodes 102 in the second and sixth columns. A bias voltage Vs3 is supplied to the bias wiring connected to the cathodes of the photodiodes 102 in the third and seventh columns. A bias voltage Vs4 is supplied to the bias wiring connected to the cathodes of the photodiodes 102 in the fourth column and the eighth column.

本構成によれば、読み出し回路１０５の基準電源電圧Ｖｒｅｆ１〜Ｖｒｅｆ４に起因するラインノイズ成分が１／２になり、またセンサバイアス電源電圧Ｖｓ１〜Ｖｓ４のゆらぎに起因するラインノイズ成分も１／２になる。本実施形態の構成は、大判で信号配線１１０の寄生容量が大きなエリアセンサアレー１０１を用いた放射線撮像装置において、第１の実施形態及び第２の実施形態と比較して、さらに有効である。 According to this configuration, the line noise component due to the reference power supply voltages Vref1 to Vref4 of the readout circuit 105 is halved, and the line noise component due to fluctuations in the sensor bias power supply voltages Vs1 to Vs4 is also halved. Become. The configuration of the present embodiment is more effective in the radiation imaging apparatus using the area sensor array 101 having a large size and a large parasitic capacitance of the signal wiring 110 as compared with the first embodiment and the second embodiment.

（第４の実施形態）
図７及び図８は、本発明の第４の実施形態の放射線撮像装置の模式的回路図、及びタイミング図である。基本的な構成は第３の実施形態と類似しているが、下記の点が異なる。すなわち、本実施形態は、２系統（群）に分割された読み出し回路１０５に、基準電位Ｖｒｅｆ１及びＶｒｅｆ２を供給することに加えて、リセット信号ＲＣ１，ＲＣ２、サンプルホールド信号ＳＨ１，ＳＨ２を２系統（群）に分割して供給可能な構成である。 (Fourth embodiment)
7 and 8 are a schematic circuit diagram and a timing diagram of the radiation imaging apparatus according to the fourth embodiment of the present invention. The basic configuration is similar to that of the third embodiment except for the following points. That is, in this embodiment, in addition to supplying the reference potentials Vref1 and Vref2 to the readout circuit 105 divided into two systems (groups), the reset signals RC1 and RC2 and the sample hold signals SH1 and SH2 are supplied to two systems ( Group) and can be supplied separately.

奇数列（第１列及び第３列等）の演算増幅器１０６には、基準電圧Ｖｒｅｆ１が入力される。偶数列（第２列及び第４列等）の演算増幅器１０６には、基準電圧Ｖｒｅｆ２が入力される。基準電圧Ｖｒｅｆ１及びＶｒｅｆ２は、電圧値が同じであるが、相互に相関がなく独立した電源の電圧である。 The reference voltage Vref1 is input to the operational amplifiers 106 in the odd columns (first column, third column, etc.). The reference voltage Vref2 is input to the operational amplifiers 106 in even columns (second column, fourth column, etc.). The reference voltages Vref1 and Vref2 have the same voltage value, but are independent power supply voltages that are not correlated with each other.

奇数列（第１列及び第３列等）のフォトダイオード１０２のカソードに接続されるバイアス配線には、バイアス電圧Ｖｓ１が供給される。偶数列（第２列及び第４列等）のフォトダイオード１０２のカソードに接続されるバイアス配線には、バイアス電圧Ｖｓ２が供給される。バイアス電圧Ｖｓ１及びＶｓ２は、電圧値が同じであるが、相互に相関がなく独立した電源の電圧である。 A bias voltage Vs1 is supplied to the bias wiring connected to the cathodes of the photodiodes 102 in the odd-numbered columns (first column, third column, etc.). A bias voltage Vs2 is supplied to the bias wiring connected to the cathodes of the photodiodes 102 in the even columns (second column, fourth column, etc.). The bias voltages Vs1 and Vs2 have the same voltage value, but are independent power supply voltages having no correlation with each other.

複数のリセットスイッチ（リセット回路）ＲＣは、複数の信号配線１１０に対応して設けられる。奇数列（第１列及び第３列等）のスイッチＲＣの制御端子には、リセット信号ＲＣ１が入力される。偶数列（第２列及び第４列等）のスイッチＲＣの制御端子には、リセット信号ＲＣ２が入力される。リセット信号ＲＣ１及びＲＣ２は、ハイレベルになるタイミングが異なる。リセット信号ＲＣ１及びＲＣ２のスイッチＲＣは、奇数列及び偶数列の系統（群）毎に異なるハイレベルのタイミングでオンする。 The plurality of reset switches (reset circuits) RC are provided corresponding to the plurality of signal wirings 110. The reset signal RC1 is input to the control terminal of the switch RC in the odd-numbered columns (first column and third column, etc.). The reset signal RC2 is input to the control terminal of the switch RC in the even-numbered columns (second column, fourth column, etc.). The reset signals RC1 and RC2 have different timings when they become high level. The switches RC of the reset signals RC1 and RC2 are turned on at different high level timings for the odd-numbered and even-numbered systems (groups).

複数のサンプルホールド回路１０７は、複数の信号配線１１０に対応して設けられる。奇数列（第１列及び第３列等）のサンプルホールド回路１０７の制御端子には、サンプルホールド信号ＳＨ１が入力される。偶数列（第２列及び第４列等）のサンプルホールド回路１０７の制御端子には、サンプルホールド信号ＳＨ２が入力される。サンプルホールド信号ＳＨ１及びＳＨ２は、ハイレベルになるタイミングが異なる。サンプルホールド信号ＳＨ１及びＳＨ２のサンプルホールド回路１０７は、奇数列及び偶数列の系統（群）毎に異なるハイレベルのタイミングでサンプルホールドし、電圧を保持する。 The plurality of sample hold circuits 107 are provided corresponding to the plurality of signal wirings 110. The sample hold signal SH1 is input to the control terminal of the sample hold circuit 107 in the odd number column (first column, third column, etc.). The sample hold signal SH2 is input to the control terminal of the sample hold circuit 107 in the even number column (second column, fourth column, etc.). The sample hold signals SH1 and SH2 have different timings when they become high level. The sample and hold circuit 107 for the sample and hold signals SH1 and SH2 performs sample and hold at different high level timings for each odd-numbered column and even-numbered column (group) and holds the voltage.

Ｘ線源などの放射線照射手段から信号ＸＲＡＹのハイレベルタイミングでＸ線が放射線撮像装置に入射する。Ｘ線は、蛍光体層３１５（図４）によりフォトダイオード３１０が感知可能な波長帯域の光（可視光）に変換される。フォトダイオード３１０は、その光を電気信号（電荷）に変換する。次に、リセット信号ＲＣ１のパルスにより、奇数列のスイッチＲＣがオンして、奇数列の演算増幅器１０６の電荷蓄積用容量Ｃｆ及び信号配線１１０が電位Ｖｒｅｆ１にリセットされる。次に、リセット信号ＲＣ２のパルスにより、偶数列のスイッチＲＣがオンして、偶数列の演算増幅器１０６の電荷蓄積用容量Ｃｆ及び信号配線１１０が電位Ｖｒｅｆ２にリセットされる。続いて、駆動配線Ｖｇ１に転送パルスが印加され、駆動配線Ｖｇ１に共通に接続されたＴＦＴ１０３がオンし、第１行のフォトダイオード１０２で発生した電荷に基づく信号が、ＴＦＴ１０３及び信号配線１１０を介して、読み出し回路１０５の演算増幅器１０６へ転送される。演算増幅器１０６は、信号配線１１０の電荷を電圧に変換する。 X-rays enter the radiation imaging apparatus from a radiation irradiation means such as an X-ray source at the high level timing of the signal XRAY. X-rays are converted into light (visible light) in a wavelength band that can be sensed by the photodiode 310 by the phosphor layer 315 (FIG. 4). The photodiode 310 converts the light into an electric signal (charge). Next, the switch RC in the odd column is turned on by the pulse of the reset signal RC1, and the charge storage capacitor Cf and the signal wiring 110 of the operational amplifier 106 in the odd column are reset to the potential Vref1. Next, the switch RC in the even column is turned on by the pulse of the reset signal RC2, and the charge storage capacitor Cf and the signal wiring 110 of the operational amplifier 106 in the even column are reset to the potential Vref2. Subsequently, a transfer pulse is applied to the drive wiring Vg1, the TFT 103 connected in common to the drive wiring Vg1 is turned on, and a signal based on the charge generated in the photodiode 102 in the first row passes through the TFT 103 and the signal wiring 110. Then, it is transferred to the operational amplifier 106 of the reading circuit 105. The operational amplifier 106 converts the charge of the signal wiring 110 into a voltage.

次に、サンプルホールド信号ＳＨ１のパルスが印加され、奇数列のサンプルホールド回路１０７は、奇数列の演算増幅器１０６の出力電圧をサンプリングして保持する。次に、サンプルホールド信号ＳＨ２のパルスが印加され、偶数列のサンプルホールド回路１０７は、偶数列の演算増幅器１０６の出力電圧をサンプリングして保持する。マルチプレクサ１０８は、全列のサンプルホール回路１０７の出力電圧をシリアル信号に変換する。出力用アンプ１０９は、マルチプレクサ１０８の出力電圧を増幅して出力する。 Next, a pulse of the sample hold signal SH1 is applied, and the sample hold circuit 107 in the odd column samples and holds the output voltage of the operational amplifier 106 in the odd column. Next, a pulse of the sample hold signal SH2 is applied, and the sample hold circuit 107 in the even column samples and holds the output voltage of the operational amplifier 106 in the even column. The multiplexer 108 converts the output voltages of the sample hall circuits 107 in all columns into serial signals. The output amplifier 109 amplifies the output voltage of the multiplexer 108 and outputs it.

続いて、再びリセット信号ＲＣ１及びＲＣ２により、奇数列及び偶数列の演算増幅器１０６の電荷蓄積用容量Ｃｆ及び信号配線１１０が電位Ｖｒｅｆ１及びＶｒｅｆ２にリセットされる。その後、駆動配線Ｖｇ２に転送パルスが印加され、第２行のフォトダイオード１０２の電荷に基づく信号がＴＦＴ１０３及び信号配線１１０を介して読み出し回路１０５に読み出される。同様の動作が駆動配線Ｖｇ３以降に対して繰り返され、センサアレー１０１全体の電荷が読み出される。 Subsequently, the charge storage capacitors Cf and the signal lines 110 of the operational amplifiers 106 in the odd and even columns are reset to the potentials Vref1 and Vref2 again by the reset signals RC1 and RC2. Thereafter, a transfer pulse is applied to the drive wiring Vg2, and a signal based on the charge of the photodiode 102 in the second row is read out to the readout circuit 105 through the TFT 103 and the signal wiring 110. A similar operation is repeated for the drive wiring Vg3 and thereafter, and the charge of the entire sensor array 101 is read out.

図８のタイミング図で示されるように、信号ＲＣ１、ＲＣ２及び信号ＳＨ１、ＳＨ２はタイミングをずらして入力されている。また、本構成によれば、各駆動配線Ｖｇ１〜Ｖｇ４上の信号についてサンプリングのタイミングをずらしている。そのため、放射線撮像装置に供給される電源のゆらぎに起因するラインノイズの低減に加えて、空間や、筐体、ＡＣラインを介して伝播する外来ノイズに起因するラインノイズをも低減することが可能となる。 As shown in the timing chart of FIG. 8, the signals RC1 and RC2 and the signals SH1 and SH2 are input with the timing shifted. Further, according to this configuration, the sampling timing is shifted for the signals on the drive wirings Vg1 to Vg4. Therefore, in addition to reducing line noise caused by fluctuations in the power supplied to the radiation imaging device, it is also possible to reduce line noise caused by external noise that propagates through space, the case, and the AC line. It becomes.

本実施形態はバイアス電源電圧Ｖｓ１，Ｖｓ２、読み出し回路１０５の基準電源電圧Ｖｒｅｆ１，Ｖｒｅｆ２、リセット信号ＲＣ１，ＲＣ２及びサンプルホールド信号ＳＨ１，ＳＨ２のタイミングを偶数列及び奇数列の２系統（群）としている。ただし、さらに多系統（群）として、相対的な位相を変えることにより、ラインノイズ低減の効果が増すことは明白であり、より望ましい。 In this embodiment, the bias power supply voltages Vs1 and Vs2, the reference power supply voltages Vref1 and Vref2 of the readout circuit 105, the reset signals RC1 and RC2, and the sample hold signals SH1 and SH2 are set to two systems (groups) of even columns and odd columns. . However, it is clear and more desirable that the effect of reducing the line noise is increased by changing the relative phase as more systems (groups).

（第５の実施形態）
図９及び図１０は、本発明の第５の実施形態の放射線撮像装置の説明図である。図９は模式的回路図であり、図１０はエリアセンサアレー１０１の画素断面図である。基本的な動作はそれぞれ第４の実施形態の図７と類似しているが、本実施形態は以下の点が異なる。すなわち、本実施形態ではエリアセンサアレー１０１の光電変換素子は、アモルファスシリコンのＭＩＳ型光電変換素子（ＭＩＳ型センサ）９０１である点に留意すべきである。すなわち、ＭＩＳ型光電変換素子９０１は、図７のＰＩＮ型フォトダイオード１０２の代わりに設けられる。 (Fifth embodiment)
9 and 10 are explanatory diagrams of a radiation imaging apparatus according to the fifth embodiment of the present invention. FIG. 9 is a schematic circuit diagram, and FIG. 10 is a pixel cross-sectional view of the area sensor array 101. The basic operation is similar to that of FIG. 7 of the fourth embodiment, but this embodiment is different in the following points. That is, it should be noted that in this embodiment, the photoelectric conversion elements of the area sensor array 101 are MIS type photoelectric conversion elements (MIS type sensors) 901 of amorphous silicon. In other words, the MIS photoelectric conversion element 901 is provided instead of the PIN photodiode 102 in FIG.

図１０の断面図を用いて、第５の実施形態の放射線撮像装置に用いられるエリアセンサアレー１０１についてさらに詳細に説明する。ＭＩＳ型センサ１００１の層構成は、ガラス等の絶縁基板３０１から順に、下電極（メタル）層１００２、シリコン窒化膜等の絶縁層１００３、真性半導体層１００４、ｎ⁺型の不純物半導体層１００５、上電極（メタル）層１００６、シリコン窒化膜等の保護層３１３を積層した構造である。各半導体層は、絶縁基板３０１上にアモルファスシリコンなどの非単結晶半導体によって設けられている。 The area sensor array 101 used in the radiation imaging apparatus of the fifth embodiment will be described in more detail using the cross-sectional view of FIG. The layer structure of the MIS type sensor 1001 is, in order from an insulating substrate 301 such as glass, a lower electrode (metal) layer 1002, an insulating layer 1003 such as a silicon nitride film, an intrinsic semiconductor layer 1004, an n ⁺ type impurity semiconductor layer 1005, and an upper layer. In this structure, an electrode (metal) layer 1006 and a protective layer 313 such as a silicon nitride film are stacked. Each semiconductor layer is provided on the insulating substrate 301 by a non-single-crystal semiconductor such as amorphous silicon.

本実施形態は、Ｘ線撮像装置の例を示しているため、保護層３１３の上には接着層３１４を介して蛍光体層３１５が設けられている。蛍光体層３１５は、ガドリニウム系及びヨウ化セシウム等が用いられる。ここで、蛍光体３１５は必ずしも接着層３１４を介して設けられなくてもよく、保護層３１３上に直接蒸着などにより設けられても良い。 Since the present embodiment shows an example of an X-ray imaging apparatus, a phosphor layer 315 is provided on the protective layer 313 via an adhesive layer 314. The phosphor layer 315 is made of gadolinium, cesium iodide, or the like. Here, the phosphor 315 is not necessarily provided via the adhesive layer 314 and may be provided directly on the protective layer 313 by vapor deposition or the like.

（第６の実施形態）
図１１は、本発明の第６の実施形態の放射線撮像装置の模式的回路図である。本実施形態は基本的に図５の第２の実施形態と類似しているが、以下の点が異なる。すなわち、本実施形態において、エリアセンサアレー１０１の画素は、ＰＩＮ型フォトダイオード１１０１、リセット用ＴＦＴ１１０４、ソースフォロアＴＦＴ１１０２、転送ＴＦＴ１００３で構成されている。各画素の転送用ＴＦＴ１００３のソース電極が信号配線１１０に接続されている。 (Sixth embodiment)
FIG. 11 is a schematic circuit diagram of a radiation imaging apparatus according to the sixth embodiment of the present invention. This embodiment is basically similar to the second embodiment of FIG. 5 except for the following points. In other words, in the present embodiment, the pixels of the area sensor array 101 include a PIN photodiode 1101, a reset TFT 1104, a source follower TFT 1102, and a transfer TFT 1003. The source electrode of the transfer TFT 1003 of each pixel is connected to the signal wiring 110.

奇数列のフォトダイオード１１０１のカソードには、バイアス電圧Ｖｓ１が接続される。偶数列のフォトダイオード１１０１のカソードには、バイアス電圧Ｖｓ２が接続される。リセット用ゲートドライバ１０４ａは、リセット用駆動配線を介してリセットＴＦＴ１１０４のゲートに電圧を供給する。リセットＴＦＴ１１０４は、リセット電源電圧１１０５に接続される。ソースフォロアＴＦＴ１１０２は、ソースフォロア電源電圧１１０６に接続される。転送用ゲートドライバ１０４ｂは、転送用駆動配線を介して転送ＴＦＴ１１０３のゲートに電圧を供給する。信号配線１１０には、ソースフォロアＴＦＴ１１０２をソースフォロア動作させる定電流源１１０７が接続される。 A bias voltage Vs1 is connected to the cathodes of the photodiodes 1101 in the odd columns. A bias voltage Vs2 is connected to the cathodes of the photodiodes 1101 in the even columns. The reset gate driver 104a supplies a voltage to the gate of the reset TFT 1104 via the reset drive wiring. The reset TFT 1104 is connected to the reset power supply voltage 1105. The source follower TFT 1102 is connected to the source follower power supply voltage 1106. The transfer gate driver 104b supplies a voltage to the gate of the transfer TFT 1103 via the transfer drive wiring. A constant current source 1107 for operating the source follower TFT 1102 as a source follower is connected to the signal wiring 110.

ゲートドライバ１０４ａの制御によりリセットＴＦＴ１１０４がオンすると、フォトダイオード１１０１の電荷はリセットされる。フォトダイオード１１０１は、光電変換により、電荷を生成して蓄積する。ソースフォロアＴＦＴ１１０２は、フォトダイオード１１０１に蓄積された電荷量に応じた電圧を出力する。転送ＴＦＴ１１０３は、ゲートドライバ１０４ｂの制御に応じてオンし、ソースフォロアＴＦＴ１１０２の出力電圧を信号配線１１０に転送する。 When the reset TFT 1104 is turned on under the control of the gate driver 104a, the charge of the photodiode 1101 is reset. The photodiode 1101 generates and accumulates charges by photoelectric conversion. The source follower TFT 1102 outputs a voltage corresponding to the amount of charge accumulated in the photodiode 1101. The transfer TFT 1103 is turned on according to the control of the gate driver 104 b and transfers the output voltage of the source follower TFT 1102 to the signal wiring 110.

画素にソースフォロアＴＦＴ１１０２を有するエリアセンサアレー１０１は出力電荷量が大きいので、本実施形態の構成はより望ましい。 Since the area sensor array 101 having the source follower TFT 1102 in the pixel has a large output charge amount, the configuration of this embodiment is more desirable.

このような画素構成においても、ラインノイズ低減のために複数系統（群）のセンサバイアス電圧Ｖｓ１，Ｖｓ２を設けて、相関のない独立の電源を接続することは望ましい。また、第４の実施形態のように、読み出し回路１０５の複数系統（群）の基準電源電圧Ｖｒｅｆ１，Ｖｒｅｆ２を入力可能な構成とし、相関のない独立の電源を接続することが望ましい。さらにはリセット電源１１０５およびソースフォロア電源１１０６についても、偶数系統、奇数系統などの複数系統に分けて相関のない独立の電源を接続することは、これらの電源に起因するラインノイズを低減することになり、より望ましい。 Even in such a pixel configuration, it is desirable to provide a plurality of systems (groups) of sensor bias voltages Vs1 and Vs2 and to connect independent power sources without correlation to reduce line noise. In addition, as in the fourth embodiment, it is desirable that the reference power supply voltages Vref1 and Vref2 of a plurality of systems (groups) of the readout circuit 105 can be input and independent power sources having no correlation are connected. Further, with respect to the reset power source 1105 and the source follower power source 1106, connecting independent power sources having no correlation by dividing them into a plurality of systems such as an even system and an odd system reduces line noise caused by these power supplies. More desirable.

（第７の実施形態）
図１２は、本発明の第７の実施形態によるＸ線（放射線）撮像システムのシステム図である。本実施形態は、第１〜第６の実施形態の放射線撮像装置をＸ線撮像システムに応用したものである。本Ｘ線撮像システムの特徴は、以下の点である。すなわち、エリアセンサアレー１０１、ゲートドライバ１０４，１０４ａ，１０４ｂ、読み出し回路１０５等で構成されたフラットパネル型放射線撮像装置が、イメージセンサ６０４０内部に設けられている。イメージプロセッサ６０７０は、Ｘ線チューブ（Ｘ線発生装置）６０５０、イメージセンサ６０４０、表示装置６０８０、及び通信手段６０９０を制御している。 (Seventh embodiment)
FIG. 12 is a system diagram of an X-ray (radiation) imaging system according to the seventh embodiment of the present invention. In this embodiment, the radiation imaging apparatus of the first to sixth embodiments is applied to an X-ray imaging system. The features of this X-ray imaging system are as follows. That is, a flat panel type radiation imaging apparatus including an area sensor array 101, gate drivers 104, 104a, and 104b, a readout circuit 105, and the like is provided inside the image sensor 6040. The image processor 6070 controls an X-ray tube (X-ray generator) 6050, an image sensor 6040, a display device 6080, and a communication unit 6090.

Ｘ線ルームでは、Ｘ線チューブ（放射線発生手段）６０５０は、Ｘ線（放射線）６０６０を発生し、被撮影者６０６２を介してイメージセンサ６０４０にＸ線（放射線）６０６０を照射する。イメージセンサ６０４０は、被撮影者６０６２の画像情報を生成する。 In the X-ray room, an X-ray tube (radiation generation means) 6050 generates X-rays (radiation) 6060 and irradiates the image sensor 6040 with X-rays (radiation) 6060 via the subject 6062. The image sensor 6040 generates image information of the subject 6062.

コントロールルームでは、イメージプロセッサ６０７０は、その画像情報をディスプレイ６０８０に表示したり、通信手段６０９０を介してフィルムプロセッサ６１００に送信することができる。 In the control room, the image processor 6070 can display the image information on the display 6080 or transmit it to the film processor 6100 via the communication means 6090.

ドクタールームでは、フィルムプロセッサ６１００は、その画像情報をディスプレイ６０８１に表示したり、その画像情報をレーザープリンタによりフィルム６１１０に印刷させることができる。 In the doctor room, the film processor 6100 can display the image information on the display 6081 or print the image information on the film 6110 with a laser printer.

第１〜第７の実施形態の放射線撮像装置を適用することにより、十分な撮影領域、表示の即時性を有しつつラインノイズによるアーチファクトを低減した良好な撮影画像を取得可能な透視撮像システムを実現できる。上記実施形態は、放射線撮像装置は、構造や駆動に起因するラインノイズ特性に優れた放射線撮像装置を実現することができる。 By applying the radiation imaging apparatus according to the first to seventh embodiments, a fluoroscopic imaging system capable of acquiring a good captured image with sufficient imaging region and display immediacy while reducing artifacts due to line noise. realizable. In the above embodiment, the radiation imaging apparatus can realize a radiation imaging apparatus having excellent line noise characteristics due to the structure and driving.

医療用のＸ線透視撮像システム等に好適な、十分な撮影領域、表示の即時性を有しつつラインノイズによるアーチファクトを低減した良好な撮影画像を取得可能な放射線撮像装置を実現できる。特に、エリアセンサアレー、読み出し回路、駆動回路に供給される電源のゆらぎ（電源ノイズ）に起因するラインノイズのアーチファクトを簡単な構成で、複雑な演算を用いることなく低減可能な放射線撮像装置を実現できる。 A radiation imaging apparatus suitable for a medical X-ray fluoroscopic imaging system and the like that can acquire a good captured image with sufficient imaging region and display immediacy while reducing artifacts due to line noise can be realized. In particular, a radiation imaging device that can reduce line noise artifacts caused by fluctuations in the power supplied to the area sensor array, readout circuit, and drive circuit (power noise) with a simple configuration and without using complex calculations it can.

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.

１０１エリアセンサアレー
１０２フォトダイオード
１０３ＴＦＴ
１０４駆動回路
１０５読み出し回路
１０６演算増幅器
１０７サンプルホールド回路
１０８マルチプレクサ
１０９出力用アンプ 101 area sensor array 102 photodiode 103 TFT
104 Drive circuit 105 Read circuit 106 Operational amplifier 107 Sample hold circuit 108 Multiplexer 109 Output amplifier

Claims

A plurality of pixels arranged in a row and column direction, each having a conversion element that converts radiation or light into electric charge, and a switch element that outputs an electric signal based on the electric charge, and
A plurality of signal wires connected to the plurality of switch elements in a column direction;
A plurality of sample-and-hold circuits corresponding to the plurality of signal wirings, and a readout circuit connected to the plurality of signal wirings;
An imaging device having
The plurality of pixels are divided into a plurality of groups,
The plurality of sample and hold circuits differ in the sample and hold of electrical signals output in parallel to the readout circuit from the pixels in a predetermined row among the plurality of pixels via the plurality of signal wirings for each of the plurality of groups. An imaging apparatus characterized by being performed at timing.

The imaging apparatus is configured to drive a plurality of drive wirings connected to the plurality of switch elements in a row direction, and a voltage connected to the plurality of drive wirings to supply the voltage to the switch elements for each of the drive wirings. The imaging apparatus according to claim 1, further comprising a circuit.

The plurality of sample and hold circuits sample and hold electrical signals output in parallel from pixels in the predetermined row corresponding to a predetermined drive wiring among the plurality of drive wirings to which the voltage is supplied from the drive circuit. The imaging apparatus according to claim 2, wherein the imaging is performed at different timing for each of the plurality of groups.

The pixels are divided into a group of odd columns and a group of even columns,
The plurality of sample and hold circuits sample and hold electrical signals output in parallel from the pixels in the predetermined row at different timings in the odd-numbered column group and the even-numbered column group. 4. The imaging device according to any one of 3.

A plurality of pixels arranged in a row and column direction, each having a conversion element that converts radiation or light into electric charge, and a switch element that outputs an electric signal based on the electric charge, and
A plurality of signal wires connected to the plurality of switch elements in a column direction;
A plurality of reset circuits for performing a reset operation for resetting the plurality of signal wirings corresponding to the plurality of signal wirings, and a readout circuit connected to the plurality of signal wirings;
An imaging device having
The plurality of pixels are divided into a plurality of groups,
The plurality of reset circuits include: an output of an electric signal from a pixel in a predetermined row among the plurality of pixels; and an output of an electric signal from a pixel in another row different from the predetermined row among the plurality of pixels; An image pickup apparatus that performs the reset operation at a different timing for each of the plurality of groups in a period between.

The imaging apparatus is configured to drive a plurality of drive wirings connected to the plurality of switch elements in a row direction, and a voltage connected to the plurality of drive wirings to supply the voltage to the switch elements for each of the drive wirings. The imaging apparatus according to claim 5, further comprising a circuit.

The plurality of reset circuits differ from the predetermined drive wiring among the plurality of drive wirings after the drive circuit applies the voltage to a predetermined drive wiring corresponding to the predetermined row among the plurality of drive wirings. The imaging apparatus according to claim 6, wherein the reset operation is performed at a different timing for each of the plurality of groups until the voltage is applied to the drive wiring corresponding to the other row.

The pixels are divided into a group of odd columns and a group of even columns,
8. The imaging apparatus according to claim 5, wherein the plurality of reset circuits perform the reset operation at different timings in the odd-numbered column group and the even-numbered column group. 9.

Of the imaging apparatus according to any one of claims 1 to 8, a radiation imaging apparatus in which the conversion element converts radiation into electric charge;
A radiation imaging system comprising: radiation generating means for generating radiation.