JP2012023418A - 電子部品の製造方法 - Google Patents

Abstract

【課題】レジストパターンの残渣が少ない電子部品の製造方法を提供する。
【解決手段】本発明に係る電子部品の製造方法は、基板の第１の部分１１上に第１のレジストパターン１３を形成する工程と、第１のレジストパターン１３上に第１の導電膜１４を形成し、その後に第１のレジストパターン１３を剥離するリストオフ工法により第１の電子部品素子の電極パターン１５を形成する工程と、基板の第２の部分２１上に第２のレジストパターン２３を形成する工程と、第２のレジストパターン２３上に第２の導電膜２４を形成し、その後に第２のレジストパターン２３を剥離するリストオフ工法により第２の電子部品素子の電極パターン２５を形成する工程と、を備える電子部品の製造方法において、第１のレジストパターン１３は基板の第２の部分２１を覆うとともに、基板の第２の部分２１を覆う部分に開口部２７を有するように形成されている。
【選択図】 図３

Description

本発明は電子部品の製造方法に関する。特に、同一基板上に複数の電子部品素子を形成する電子部品の製造方法に関する。

近年、通信機器等で用いられる弾性表面波フィルタ等の電子部品では、所望の伝送特性を得るために、同一基板上に弾性表面波素子等の複数の電子部品素子を形成したものが用いられている。この時、個々の電子部品素子に要求される特性が異なるため、電極の膜厚や膜質が電子部品素子間で異なる場合がある。

例えば、特許文献１には、電極の膜厚が異なる電子部品素子の製造方法が記載されている。特許文献１では、最初に図７（ａ）のように、基板１０３上に導電膜１０４を形成し、その上にレジストパターン１０５を形成する。次に、図７（ｂ）のように、エッチング等で導電膜１０４の一部を除去した後にレジストパターン１０５を剥離して、第１の電子部品素子の電極１０１ａを形成する。次に、図７（ｃ）のように、基板１０３上にレジストパターン１０６を形成する。次に、図７（ｄ）のように、レジストパターン１０６の上に導電膜１０７を形成する。次に、図７（ｅ）のように、導電膜１０７が付着したレジストパターン１０６をリストオフ液等で剥離する、いわゆるリストオフ工法により、第２の電子部品素子の電極１０２ａを形成している。

特開平１０−１９０３９０号公報

近年では、電極１０１ａ及び１０２ａを両方とも低コストであるリストオフ工法で作製することが多くなってきている。そしてリストオフ工法では、図７（ｄ）のように、電極１０２ａを形成する際に電極１０１ａを覆うようにレジストパターン１０６を形成する必要があり、その部分の面積が大きくなる。そのため、レジストパターン１０６の剥離時にリストオフ液が基板１０３とレジストパターン１０６の界面に浸入しにくく、特に電極１０１ａを覆う部分のレジストパターンの残渣が発生する問題が生じていた。

本発明は、かかる課題に鑑みてなされたものであり、レジストパターンの残渣が少ない電子部品の製造方法を提供する。

本発明に係る電子部品の製造方法は、基板の第１の部分上に第１のレジストパターンを形成する工程と、前記第１のレジストパターン上に第１の導電膜を形成し、その後に前記第１のレジストパターンを剥離するリストオフ工法により第１の電子部品素子の電極パターンを形成する工程と、前記基板の第２の部分上に第２のレジストパターンを形成する工程と、前記第２のレジストパターン上に第２の導電膜を形成し、その後に前記第２のレジストパターンを剥離するリストオフ工法により第２の電子部品素子の電極パターンを形成する工程と、を備える電子部品の製造方法において、前記第１のレジストパターンは前記基板の第２の部分を覆うとともに、前記基板の第２の部分を覆う部分に開口部を有するように形成されていることを特徴としている。

また、本発明に係る電子部品の製造方法により、異なる周波数帯域の信号を選択的に通過させるデュアルフィルタを製造することができる。

また、本発明に係る電子部品の製造方法により、デュプレクサを製造することができる。

また、本発明に係る電子部品の製造方法では、前記第１の導電膜は、前記基板の温度が１５０℃〜１７０℃で形成されていることが好ましい。

また、本発明に係る電子部品の製造方法では、前記第１の導電膜はエピタキシャル膜で構成されていることが好ましい。

また、本発明に係る電子部品の製造方法では、前記第１の導電膜と前記第２の導電膜は膜厚が異なることが好ましい。

本発明では、第１のレジストパターン形成時に、基板の第２の部分を覆うように第１のレジストパターンを形成するとともに、第１のレジストパターンは基板の第２の部分を覆う部分に開口部を有するように形成されていることを特徴としている。このため、第１のレジストパターンの剥離時にリストオフ液が基板とレジストパターンの界面に到達しやすくなり、レジストパターンの残渣を少なくすることが可能である。

本発明の電子部品の製造方法により製造された電子部品の平面図である。 本発明に係る電子部品の製造方法を示す断面図である。 本発明に係る電子部品の製造方法を示す断面図である。 本発明に係る電子部品の製造方法を示す断面図である。 実験例１の電子部品の平面写真である。 比較例の電子部品の平面写真である。 従来の電子部品の製造方法を示す断面図である。

以下において、本発明を実施するための形態について説明する。

（第１の実施形態）
図１は、本発明に係る電子部品の製造方法により製造された電子部品の平面図である。電子部品１は、第１の電子部品素子１０と第２の電子部品素子２０とを備えている。

本実施形態において、電子部品１は異なる周波数帯域の信号を選択的に通過させるデュアルフィルタである。そして、第１の電子部品素子１０と第２の電子部品素子２０は互いに異なる周波数を通過させるフィルタである。この場合には、第１の電子部品素子１０の電極パターンと第２の電子部品素子２０の電極パターンは通常膜厚が異なり、別々に形成する必要がある。そのため、本発明を適用することができる。

第１の電子部品素子１０は基板の第１の部分１１上に形成されている。第１の電子部品素子１０はフィルタ素子３１とバンプパッド３２を備えている。本実施形態では、第１の電子部品素子１０は３個のフィルタ素子３１を備えている。フィルタ素子３１間およびフィルタ素子３１とバンプパッド３２間は配線で電気的に接続されている。配線はフィルタ素子３１のパターンと同時に形成してもよいし、別に形成してもよい。

第２の電子部品素子２０は基板の第２の部分２１上に形成されている。基板の第２の部分２１と基板の第１の部分１１とは互いに隣接している。第２の電子部品素子２０はフィルタ素子４１とバンプパッド４２を備えている。本実施形態では、第２の電子部品素子２０は３個のフィルタ素子４１を備えている。フィルタ素子４１間およびフィルタ素子４１とバンプパッド４２間は配線で電気的に接続されている。配線はフィルタ素子４１のパターンと同時に形成してもよいし、別に形成してもよい。

基板の第２の部分２１上には、ダミー電極２８が形成されている。ダミー電極２８は、基板の第２の部分２１上の、フィルタ素子４１とバンプパッド４２と配線が形成されていない位置に形成されている。特性上問題がなければ、配線とダミー電極２８が基板の上から見て重なる位置に形成されていてもよい。

図２〜４は、本発明に係る電子部品の製造方法を示す断面図である。図２〜４の（Ａ）〜（Ｅ）は図１のＡ−Ａ断面図に対応しており、（Ｆ）〜（Ｉ）は図１のＢ−Ｂ断面図に対応している。

最初に、第１のレジストパターン１３を形成する。

まず、図２（Ａ）のように第１の部分１１と第２の部分２１とを有する基板を用意する。

次に、図２（Ｂ）のように、基板上に第１のレジスト膜１２を形成する。第１のレジスト膜１２の材質としては、例えばノボラック樹脂が挙げられる。第１のレジスト膜１２は、基板の第１の部分１１と第２の部分２１を覆うように形成される。

次に、図２（Ｃ）のように、第１のレジストパターン１３を形成する。第１のレジストパターン１３は、例えばマスクパターンを重ねた後に露光、現像して形成される。その際、第１のレジストパターン１３は、基板の第１の部分１１上に、第１の電子部品素子の電極パターンを想定して形成される。また、第１のレジストパターン１３は、基板の第２の部分２１を覆うとともに、基板の第２の部分２１を覆う部分に開口部２７を有するように形成される。開口部２７は複数設けてもよい。開口部２７の大きさや間隔は、第１のレジストパターンの膜質、膜厚、リストオフ液の種類、リストオフの時間等、種々の因子を考慮して適宜決定される。

次に、図３（Ｄ）のように、第１のレジストパターン１３上に、第１の導電膜１４を形成する。第１の導電膜１４は、例えばスパッタリング法で形成される。

第１の導電膜１４は、基板の温度が１５０℃〜１７０℃で形成されていることが好ましい。また、第１の導電膜１４はエピタキシャル膜で構成されていることが好ましい。この場合、第１のレジストパターン１３は第１の導電膜１４の形成時の加熱により固化するため、剥離時に剥離されにくくなる。しかしながら、本発明の製造方法によれば、第１のレジストパターン１３を容易に剥離することができる。

次に、図３（Ｅ）のように、第１の導電膜１４が形成された第１のレジストパターン１３を剥離するリストオフ工法により、第１の電子部品素子の電極パターン１５を形成する。この時、基板の第２の部分２１上の開口部２７に相当する位置にダミー電極２８が形成される。第１のレジストパターン１３の剥離は、例えばリストオフ液で行う。開口部２７は第１のレジストパターン１３の基板の第２の部分２１を覆う部分に形成されている。そのため、リストオフ液が開口部２７から基板１１と第１のレジストパターン１３の界面に浸入しやすくなる。そのため、基板の第２の部分２１を覆う部分の第１のレジストパターン１３の残渣を少なくすることが可能となる。

続いて、第２のレジストパターン２３を形成する。まず、図３（Ｆ）のように、基板上に第２のレジスト膜２２を形成する。第２のレジスト膜２２の材質としては、例えばノボラック樹脂が挙げられる。第２のレジスト膜２２は、基板の第１の部分１１と第２の部分２１を覆うように形成される。次に、図４（Ｇ）のように、第２のレジストパターン２３を形成する。第２のレジストパターン２３は、例えばマスクパターンを重ねた後に露光、現像して形成される。その際、第２のレジストパターン２３は、基板の第２の部分２１上に、第２の電子部品素子の電極パターンを想定して形成される。また、第２のレジストパターン２３は、基板の第１の部分１１上に形成されている、第１の電子部品素子の電極パターン１５を覆うように形成される。

次に、図４（Ｈ）のように、第２のレジストパターン２３上に、第２の導電膜２４を形成する。第２の導電膜２４は、例えばスパッタリング法で形成される。

次に、図４（Ｉ）のように、第２の導電膜２４が形成された第２のレジストパターン２３を剥離するリストオフ工法により、第２の電子部品素子の電極パターン２５を形成する。第２のレジストパターン２３の剥離は、例えばリストオフ液で行う。

なお、本実施形態では、第１の電子部品素子の電極パターン１５を形成した後に第２の電子部品素子の電極パターン２５を形成しているが、第２の電子部品素子の電極パターン２５を形成した後に第１の電子部品素子の電極パターン１５を形成してもよい。

また、本実施形態では、第１のレジストパターン１３の形成時に開口部を設けており、第２のレジストパターン２３の形成時には開口部を設けていないが、第２のレジストパターン２３を形成する際にも、基板の第１の部分１１を覆う部分に開口部を設けてもよい。

（第２の実施形態）
第２の実施形態においては、電子部品はデュプレクサである。その場合には、図１の電子部品１がデュプレクサであり、第１の電子部品素子１０と第２の電子部品素子２０とがデュプレクサを構成する。例えば、第１の電子部品素子１０がＴｘ（送信）素子であり、第２の電子部品素子２０がＲｘ（受信）素子である。例えば、Ｔｘ素子の導電膜には耐電力性を有する双晶エピタキシャル膜を用いて、Ｒｘ素子の導電膜には多結晶膜を用いる。この場合には、第１の電子部品素子の電極パターンと第２の電子部品素子の電極パターンは形成方法が異なり、別々に形成する必要がある。この場合にも本発明を適用することができる。

また、本発明は上記の実施形態に限定されるものではなく、単なる例示であり、本発明に係る電子部品の製造方法の効果を損なわない範囲で任意に変更可能である。

（実験例）
実験例として、開口部が形成された第１のレジストパターンを用いた電子部品を作製した。

第１の電子部品素子として７４０×１１６０μｍのＴｘ素子と第２の電子部品素子として８２０×１１６０μｍのＲｘ素子とを備えた１５６０×１１６０μｍのデュプレクサを作製した。Ｔｘ素子の導電膜として膜厚３５２ｎｍのＡｌ双晶エピタキシャル膜を形成した。また、Ｒｘ素子の導電膜として膜厚３５３ｎｍのＡｌ多結晶膜を形成した。また、第１のレジスト膜として膜厚８５０ｎｍの ノボラック樹脂膜を形成した。そして、第１のレジストパターンを形成する際に、Ｒｘ素子側に１０μｍ角の開口部を４４０μｍ間隔で９個形成した。

図５に実験例の第１のレジストパターン剥離後の平面写真を示す。図５の左側はＴｘ素子で、右側はＲｘ素子である。左側のＴｘ素子には電極パターンが形成されている。また、右側のＲｘ素子には９か所のダミー電極が形成されている。そして、レジストパターンの残渣は生じていないことが分かる。これは、ダミー電極の開口部からリストオフ液がレジストパターンに浸入したためと考えられる。

（比較例）
比較例として、開口部が形成されていない第１のレジストパターンを用いた電子部品を作製した。開口部以外は、実験例と同じ条件で作製した。

図６に比較例の第１のレジストパターン剥離後の平面写真を示す。右側のＲｘ素子には開口部が形成されていない。そのため、Ｒｘ素子の中央付近にレジストパターンの残渣が生じていることが分かる。

実験例と比較例から、レジストパターンに開口部を設けることによりレジストパターンの残渣が少なくなることが明らかとなった。

１ 電子部品
１０ 第１の電子部品素子
１１ 基板の第１の部分
１２ 第１のレジスト膜
１３ 第１のレジストパターン
１４ 第１の導電膜
１５ 第１の電極パターン
２０ 第２の電子部品素子
２１ 基板の第２の部分
２２ 第２のレジスト膜
２３ 第２のレジストパターン
２４ 第２の導電膜
２５ 第２の電極パターン
２７ 開口部
２８ ダミー電極
３１ フィルタ素子
３２ バンプパッド
４１ フィルタ素子
４２ バンプパッド
４３ 配線
１０１ａ 電極
１０２ａ 電極
１０３ 基板
１０４ 導電膜
１０５ レジストパターン
１０６ レジストパターン
１０７ 導電膜

Claims (6)

1. 基板の第１の部分上に第１のレジストパターンを形成する工程と、
   前記第１のレジストパターン上に第１の導電膜を形成し、その後に前記第１のレジストパターンを剥離するリストオフ工法により第１の電子部品素子の電極パターンを形成する工程と、
   前記基板の第２の部分上に第２のレジストパターンを形成する工程と、
   前記第２のレジストパターン上に第２の導電膜を形成し、その後に前記第２のレジストパターンを剥離するリストオフ工法により第２の電子部品素子の電極パターンを形成する工程と、
   を備える電子部品の製造方法において、
   前記第１のレジストパターンは前記基板の第２の部分を覆うとともに、前記基板の第２の部分を覆う部分に開口部を有するように形成されている、電子部品の製造方法。
2. 前記第１の電子部品素子と前記第２の電子部品素子は異なる周波数を通過させるフィルタである、請求項１に記載の電子部品の製造方法。
3. 前記第１の電子部品素子と前記第２の電子部品素子はデュプレクサを構成する、請求項１または２に記載の電子部品の製造方法。
4. 前記第１の導電膜は、前記基板の温度が１５０℃〜１７０℃で形成されている、請求項１〜３のいずれか１項に記載の電子部品の製造方法。
5. 前記第１の導電膜はエピタキシャル膜で構成されている、請求項１〜４のいずれか１項に記載の電子部品の製造方法。
6. 前記第１の導電膜と前記第２の導電膜は膜厚が異なる、請求項１〜５のいずれか１項に記載の電子部品の製造方法。