JP2012021935A - Signal output device and semiconductor testing device using the same - Google Patents
Signal output device and semiconductor testing device using the same Download PDFInfo
- Publication number
- JP2012021935A JP2012021935A JP2010161607A JP2010161607A JP2012021935A JP 2012021935 A JP2012021935 A JP 2012021935A JP 2010161607 A JP2010161607 A JP 2010161607A JP 2010161607 A JP2010161607 A JP 2010161607A JP 2012021935 A JP2012021935 A JP 2012021935A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- converter
- positive
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、正電源および負電源からそれぞれ供給される電源電圧に基づいて出力信号の電圧範囲が決定されるドライバを有する信号出力装置およびこれを用いた半導体試験装置に関し、詳しくは、消費電力を低減させると共に小型化およびコスト低減が可能な信号出力装置およびこれを用いた半導体試験装置に関するものである。 The present invention relates to a signal output device having a driver in which a voltage range of an output signal is determined based on power supply voltages respectively supplied from a positive power supply and a negative power supply, and a semiconductor test apparatus using the signal output device. The present invention relates to a signal output apparatus that can be reduced in size and cost and a semiconductor test apparatus using the same.
図５は、従来の信号出力装置の一例を示した構成図である。
図５において、制御部１は、ＣＰＵ（Central Processing Unit）やメモリ等から構成され、信号出力装置を統括的に制御する。Ｄ／Ａ変換器２およびＤ／Ａ変換器３は、入力されたデジタルデータをアナログ信号に変換して出力する。
FIG. 5 is a block diagram showing an example of a conventional signal output apparatus.
In FIG. 5, the
ドライバ４は、切換部４ａおよびバッファ４ｂを有する。切換部４ａは、一方の入力端子にＤ／Ａ変換器２からのアナログ信号が入力され、他方の入力端子にＤ／Ａ変換器３からのアナログ信号が入力される。そして、切換部４ａは、制御端子に入力される波形データに応じて、Ｄ／Ａ変換器２からのアナログ信号またはＤ／Ａ変換器３からのアナログ信号のどちらか一方を選択して出力する。
The driver 4 includes a
ここで、波形データは、デジタルデータであり、信号出力装置からローレベル（負論理レベル）を出力するか、または、ハイレベル（正論理レベル）を出力するかの制御に用いられる。バッファ４ｂは、切換部４ａで選択されたアナログ信号と同じ電圧値の出力信号を出力する。正電源５は、直流電源であり、正側端子がドライバ４の正側電源端子に接続され、負側端子が共通電位に接続される。負電源６は、直流電源であり、正側端子が共通電位に接続され、負側端子がドライバ４の負側電源端子に接続される。
Here, the waveform data is digital data, and is used for controlling whether to output a low level (negative logic level) or a high level (positive logic level) from the signal output device. The buffer 4b outputs an output signal having the same voltage value as the analog signal selected by the
このような信号出力装置の動作を説明する。
信号出力装置のユーザが、出力信号のハイレベル（ＶＩＨ）とローレベル（ＶＩＬ）を予め設定する。この設定に基づいて、制御部１は、Ｄ／Ａ変換器２を設定し、ハイレベルのアナログ信号を出力させる。同様に、制御部１は、Ｄ／Ａ変換器３を設定し、ローレベルのアナログ信号を出力させる。
The operation of such a signal output device will be described.
The user of the signal output device presets the high level (VIH) and low level (VIL) of the output signal. Based on this setting, the
ドライバ４の切換部４ａは、Ｄ／Ａ変換器２からのハイレベルのアナログ信号とＤ／Ａ変換器３からのローレベルのアナログ信号がそれぞれ入力される。この状態で、切換部４は、波形データに応じて、ハイレベルのアナログ信号またはローレベルのアナログ信号のどちらか一方を選択して出力する。例えば、切換部４は、波形データが１の時にはハイレベルのアナログ信号を選択し、波形データが０の時にはローレベルのアナログ信号を選択する。そして、バッファ４ｂは、切換部４ａで選択されたアナログ信号と同じ電圧値の出力信号を出力する。
The
特許文献１には、電子デバイスを試験する試験装置、及び試験装置等に用いられる電源回路に関し、消費電力を低減した電源回路が記載されている。
また、特許文献２には、負荷への印加電圧が可変であっても、小型化が可能な電源装置および半導体試験システムが記載されている。
しかし、図５に示す従来例では、ドライバ４に供給される正電源５の電圧値とドライバ４から出力される出力信号のハイレベルの電圧値との差、または、ドライバ４に供給される負電源６の電圧値とドライバ４から出力される出力信号のローレベルの電圧値との差が大きいほど、ドライバ４での消費電力が大きくなり、発熱も多くなるという問題があった。
However, in the conventional example shown in FIG. 5, the difference between the voltage value of the
また、図５に示すドライバ４は、デジタルデータ等の信号波形を出力する用途に用いられるため、例えば、半導体試験装置に実装されている電源供給モジュールと比較すると、一般的には、出力する電流が少なく、チャンネル数（ドライバ数）が多い。このため、ドライバ４毎にドライバ駆動用の電源を設けた場合、実装する部品点数および実装面積の増大を招き、コスト低減および小型化の支障となるという問題があった。 The driver 4 shown in FIG. 5 is used for outputting a signal waveform such as digital data. Therefore, for example, compared with a power supply module mounted on a semiconductor test apparatus, for example, generally, an output current is output. There are few and there are many channels (the number of drivers). For this reason, when a power source for driving the driver is provided for each driver 4, the number of components to be mounted and the mounting area are increased, resulting in a problem of cost reduction and downsizing.
そこで本発明の目的は、消費電力を低減させると共に小型化およびコスト低減が可能な信号出力装置およびこれを用いた半導体試験装置を実現することにある。 Accordingly, an object of the present invention is to realize a signal output device capable of reducing power consumption and reducing the size and cost, and a semiconductor test device using the signal output device.
請求項１記載の発明は、
正電源および負電源からそれぞれ供給される電源電圧に基づいて出力信号の電圧範囲が決定されるドライバを有する信号出力装置において、
前記ドライバから出力される出力信号のハイレベル側の設定電圧を生成する第１のＤ／Ａ変換器と、
前記ハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧を前記ドライバの正側電源端子に供給する正側電源供給部と、
前記ドライバから出力される出力信号のローレベル側の設定電圧を生成する第２のＤ／Ａ変換器と、
前記ローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧を前記ドライバの負側電源端子に供給する負側電源供給部と、
前記第１のＤ／Ａ変換器へ前記ハイレベル側の設定電圧の設定、前記正側電源供給部へ前記正側電源電圧の設定、前記第２のＤ／Ａ変換器へ前記ローレベル側の設定電圧の設定、および、前記負側電源供給部へ前記負側電源電圧の設定をそれぞれ行う制御部と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記正側電源供給部は、
前記ドライバから出力される出力信号のハイレベル側の設定値に所定の電圧値を加算した正側制御電圧を出力する第３のＤ／Ａ変換器と、
この第３のＤ／Ａ変換器から入力される前記正側制御電圧に応じて前記正電源を前記正側電源電圧に変換する第１の電圧変換部と
を有することを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
前記負側電源供給部は、
前記ドライバから出力される出力信号のローレベル側の設定値から所定の電圧値を減算した負側制御電圧を出力する第４のＤ／Ａ変換器と、
この第４のＤ／Ａ変換器から入力される前記負側制御電圧に応じて前記負電源を前記負側電源電圧に変換する第２の電圧変換部と
を有することを特徴とするものである。
請求項４記載の発明は、請求項２記載の発明において、
前記第３のＤ／Ａ変換器を複数有し、
前記複数の第３のＤ／Ａ変換器と前記第１の電圧変換部との間に設けられ、前記複数の第３のＤ／Ａ変換器からのそれぞれの出力の中から最大値を選択して前記正側制御電圧として前記第１の電圧変換部へ出力する最大値選択回路を有することを特徴とするものである。
請求項５記載の発明は、請求項３記載の発明において、
前記第４のＤ／Ａ変換器を複数有し、
前記複数の第４のＤ／Ａ変換器と前記第２の電圧変換部との間に設けられ、前記複数の第４のＤ／Ａ変換器からのそれぞれの出力の中から最小値を選択して前記負側制御電圧として前記第２の電圧変換部へ出力する最小値選択回路を有することを特徴とするものである。
請求項６記載の発明は、請求項１〜５のいずれかに記載の発明において、
前記制御部は、
前記ハイレベル側の設定電圧と前記正側電源電圧との差が前記正側バイアス電圧より小さくならないように前記第１のＤ／Ａ変換器および前記正側電源供給部への設定順序を制御すると共に、前記ローレベル側の設定電圧と前記負側電源電圧との差が前記負側バイアス電圧より小さくならないように前記第２のＤ／Ａ変換器および前記負側電源供給部への設定順序を制御することを特徴とするものである。
請求項７記載の発明は、請求項１〜６のいずれかに記載の発明において、
前記ドライバを複数有し、
前記複数のドライバのそれぞれの正側電源端子に前記正側電源供給部から同一の前記正側電源電圧を供給すると共に前記複数のドライバのそれぞれの負側電源端子に前記負側電源供給部から同一の前記負側電源電圧を供給することを特徴とするものである。
請求項８記載の発明は、
請求項１〜７のいずれかに記載の信号出力装置を用いたことを特徴とするものである。
The invention described in
In a signal output device having a driver in which a voltage range of an output signal is determined based on a power supply voltage supplied from each of a positive power supply and a negative power supply,
A first D / A converter that generates a set voltage on a high level side of an output signal output from the driver;
A positive power supply section for supplying a positive power supply voltage obtained by adding a positive bias voltage to the set voltage on the high level side to the positive power supply terminal of the driver;
A second D / A converter that generates a setting voltage on a low level side of an output signal output from the driver;
A negative power supply section for supplying a negative power supply voltage obtained by subtracting a negative bias voltage from the low level set voltage to the negative power supply terminal of the driver;
Setting of the high-level set voltage to the first D / A converter, setting of the positive-side power supply voltage to the positive-side power supply unit, and setting of the low-level side to the second D / A converter A control unit configured to set a set voltage and set the negative power supply voltage to the negative power supply unit, respectively.
The invention according to
The positive power supply section is
A third D / A converter that outputs a positive control voltage obtained by adding a predetermined voltage value to a setting value on the high level side of the output signal output from the driver;
And a first voltage conversion unit that converts the positive power supply into the positive power supply voltage in accordance with the positive control voltage input from the third D / A converter. .
The invention according to
The negative side power supply unit is
A fourth D / A converter that outputs a negative control voltage obtained by subtracting a predetermined voltage value from a setting value on the low level side of the output signal output from the driver;
And a second voltage converter that converts the negative power source into the negative power source voltage in accordance with the negative control voltage input from the fourth D / A converter. .
The invention according to claim 4 is the invention according to
A plurality of the third D / A converters;
Provided between the plurality of third D / A converters and the first voltage conversion unit, and selects a maximum value from respective outputs from the plurality of third D / A converters. And a maximum value selection circuit that outputs the positive-side control voltage to the first voltage conversion unit.
The invention according to
A plurality of the fourth D / A converters;
Provided between the plurality of fourth D / A converters and the second voltage conversion unit, and selects a minimum value from respective outputs from the plurality of fourth D / A converters. And a minimum value selection circuit that outputs the negative side control voltage to the second voltage conversion unit.
The invention according to
The controller is
The order of setting to the first D / A converter and the positive power supply is controlled so that the difference between the high level set voltage and the positive power supply voltage is not smaller than the positive bias voltage. In addition, the setting order to the second D / A converter and the negative power supply unit is set so that the difference between the low level set voltage and the negative power supply voltage does not become smaller than the negative bias voltage. It is characterized by controlling.
The invention according to
A plurality of the drivers;
The same positive power supply voltage is supplied from the positive power supply unit to the positive power supply terminals of the plurality of drivers and the same from the negative power supply unit to the negative power supply terminals of the drivers. The negative side power supply voltage is supplied.
The invention described in
The signal output device according to any one of
本発明によれば、以下のような効果がある。
正電源および負電源からそれぞれ供給される電源電圧に基づいて出力信号の電圧範囲が決定されるドライバを有する信号出力装置において、前記ドライバから出力される出力信号のハイレベル側の設定電圧を生成する第１のＤ／Ａ変換器と、前記ハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧を前記ドライバの正側電源端子に供給する正側電源供給部と、前記ドライバから出力される出力信号のローレベル側の設定電圧を生成する第２のＤ／Ａ変換器と、前記ローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧を前記ドライバの負側電源端子に供給する負側電源供給部と、前記第１のＤ／Ａ変換器へ前記ハイレベル側の設定電圧の設定、前記正側電源供給部へ前記正側電源電圧の設定、前記第２のＤ／Ａ変換器へ前記ローレベル側の設定電圧の設定、および、前記負側電源供給部へ前記負側電源電圧の設定をそれぞれ行う制御部とを備えたことにより、ドライバでの不要な消費電力の損失を削減することができるので、ドライバでの消費電力を低減することができる。また、ドライバの消費電力が低減されることにより、ドライバのチップサイズを小さくすることができ、パッケージコストを低減できるので、小型化およびコストを低減することができる。さらに、ドライバの消費電力が低減されることにより、ドライバからの発熱も低減されてドライバの冷却方式を自然空冷にすることができ、冷却に必要な放熱器等が不要になるので、さらなる小型化およびコストを低減することができる。
The present invention has the following effects.
In a signal output device having a driver in which a voltage range of an output signal is determined based on a power supply voltage respectively supplied from a positive power supply and a negative power supply, a setting voltage on the high level side of the output signal output from the driver is generated A first D / A converter, a positive power supply section that supplies a positive power supply voltage obtained by adding a positive bias voltage to the set voltage on the high level side to the positive power supply terminal of the driver; A second D / A converter that generates a setting voltage on the low level side of the output signal to be output; and a negative power supply voltage obtained by subtracting a negative bias voltage from the setting voltage on the low level side. A negative-side power supply unit for supplying power to the power supply terminal; setting of the high-level set voltage to the first D / A converter; setting of the positive-side power supply voltage to the positive-side power supply unit; D By providing a control unit for setting the low-level set voltage to the A converter and setting the negative power supply voltage to the negative power supply unit, unnecessary power consumption in the driver can be reduced. Since loss can be reduced, power consumption in the driver can be reduced. In addition, since the power consumption of the driver is reduced, the chip size of the driver can be reduced and the package cost can be reduced, so that the size and cost can be reduced. Furthermore, by reducing the power consumption of the driver, the heat generation from the driver is also reduced, the driver cooling method can be naturally air-cooled, and the heatsink necessary for cooling is no longer required, further miniaturization And cost can be reduced.
以下、図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の信号出力装置の第１の実施例を示した構成図である。ここで、図５と同一のものは同一符号を付し、説明を省略する。図１において、図５に示す構成と異なる点は、制御部１の代わりに制御部７が設けられている点、正側電源供給部８および負側電源供給部９が新たに設けられている点である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[First embodiment]
FIG. 1 is a block diagram showing a first embodiment of the signal output apparatus of the present invention. Here, the same components as those shown in FIG. 1 differs from the configuration shown in FIG. 5 in that a
図１において、制御部７は、図５に示す制御部１と同様であり、ＣＰＵやメモリ等から構成され、信号出力装置を統括的に制御する。正側電源供給部８は、Ｄ／Ａ変換器８ａおよび電圧変換部８ｂを有し、ドライバ４から出力される出力信号のハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧をドライバ４の正側電源端子に供給する。負側電源供給部９は、Ｄ／Ａ変換器９ａおよび電圧変換部９ｂを有し、ドライバ４から出力される出力信号のローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧をドライバ４の負側電源端子に供給する。
In FIG. 1, the
Ｄ／Ａ変換器８ａは、ドライバ４から出力される出力信号のハイレベル側の設定電圧に正側バイアス電圧ΔＶＨを加算した正側制御電圧を出力する。電圧変換部８ｂは、例えば、ＤＣ／ＤＣコンバータであり、Ｄ／Ａ変換器８ａから入力される正側制御電圧に応じて、正電源５から入力される電圧をドライバ４の正側電源電圧に変換する。
The D /
Ｄ／Ａ変換器９ａは、ドライバ４から出力される出力信号のローレベル側の設定電圧から負側バイアス電圧ΔＶＬを減算した負側制御電圧を出力する。電圧変換部９ｂは、例えば、ＤＣ／ＤＣコンバータであり、Ｄ／Ａ変換器９ａから入力される負側制御電圧に応じて、負電源６から入力される電圧をドライバ４の負側電源電圧に変換する。
The D /
このような信号出力装置の動作を図２を用いて説明する。
図２は、図１の信号出力装置の動作を示したタイミングチャートである。一例として、図２に示すように、ＴＥＳＴ１〜ＴＥＳＴ３の３種類のテストを実行し、テスト毎にドライバ４から出力される出力信号の電圧値を変えるものとする。
The operation of such a signal output device will be described with reference to FIG.
FIG. 2 is a timing chart showing the operation of the signal output apparatus of FIG. As an example, as shown in FIG. 2, three types of tests TEST1 to TEST3 are executed, and the voltage value of the output signal output from the driver 4 is changed for each test.
ＴＥＳＴ１において、ドライバ４は、ハイレベルがＶＩＨ１、ローレベルがＶＩＬ１の出力信号を出力するものとする。制御部７は、Ｄ／Ａ変換器８ａに対して、電圧値（ＶＩＨ１＋ΔＶＨ）を出力するように設定する。ここで、正側バイアス電圧ΔＶＨは、ドライバ４へ供給される正側電源電圧の電圧値から出力信号のハイレベルの電圧値を差し引いた値であり、ドライバ４が出力信号のハイレベルを問題無く出力するのに必要な電源電圧値から求めることができる。一般的に、ドライバ４が出力信号のハイレベルを問題無く出力するのに必要な電源電圧値は、ドライバ４の仕様で規定されている。
In TEST1, the driver 4 outputs an output signal whose high level is VIH1 and whose low level is VIL1. The
同様に、制御部７は、Ｄ／Ａ変換器９ａに対して、電圧値（ＶＩＬ１−ΔＶＬ）を出力するように設定する。ここで、負側バイアス電圧ΔＶＬは、ドライバ４へ供給される負側電源電圧の電圧値から出力信号のローレベルの電圧値を差し引いた値であり、ドライバ４が出力信号のローレベルを問題無く出力するのに必要な電源電圧値から求めることができる。一般的に、ドライバ４が出力信号のローレベルを問題無く出力するのに必要な電源電圧値は、ドライバ４の仕様で規定されている。
Similarly, the
Ｄ／Ａ変換器８ａは、電圧値が（ＶＩＨ１＋ΔＶＨ）である正側制御電圧を出力する。電圧変換部８ｂは、Ｄ／Ａ変換器８ａからの正側制御電圧の電圧値と電圧変換部８ｂの出力電圧（ドライバ４の正側電源電圧）が一致するように、出力電圧を出力する。
The D /
また、Ｄ／Ａ変換器９ａは、電圧値が（ＶＩＬ１−ΔＶＬ）である負側制御電圧を出力する。電圧変換部９ｂは、Ｄ／Ａ変換器９ａからの負側制御電圧の電圧値と電圧変換部９ｂの出力電圧（ドライバ４の負側電源電圧）が一致するように、出力電圧を出力する。
The D /
制御部７は、Ｄ／Ａ変換器２に対して、電圧値ＶＩＨ１を出力するように設定し、Ｄ／Ａ変換器３に対して、電圧値ＶＩＬ１を出力するように設定する。Ｄ／Ａ変換器２は、電圧値ＶＩＨ１を出力し、Ｄ／Ａ変換器３は、電圧値ＶＩＬ１を出力する。そして、波形データが切換部４ａに入力され、切換部４ａは、波形データに応じて、電圧値ＶＩＨ１または電圧値ＶＩＬ１を選択して出力する。バッファ４ｂは、切換部４ａで選択された電圧値と同じ電圧値の出力信号を出力し、ＴＥＳＴ１が実行される。
The
次に、ＴＥＳＴ２を実行するため、Ｄ／Ａ変換器１〜４の設定を変更する。図２に示すように、ＴＥＳＴ２はＴＥＳＴ１に比べて、ドライバ４から出力する出力信号のハイレベルの電圧値が上がり、ローレベルの電圧値が下がっている。このような場合には、制御部７は、ドライバ４に供給する電源電圧の電圧値を設定した後に、ドライバ４の出力信号の電圧値を設定する。
Next, in order to execute TEST2, the settings of the D /
ＴＥＳＴ２において、ドライバ４は、ハイレベルがＶＩＨ２、ローレベルがＶＩＬ２の出力信号を出力するものとする。制御部７は、Ｄ／Ａ変換器８ａに対して、電圧値（ＶＩＨ２＋ΔＶＨ）を出力するように設定する。同様に、制御部７は、Ｄ／Ａ変換器９ａに対して、電圧値（ＶＩＬ２−ΔＶＬ）を出力するように設定する。
In TEST2, the driver 4 outputs an output signal whose high level is VIH2 and whose low level is VIL2. The
Ｄ／Ａ変換器８ａは、電圧値が（ＶＩＨ２＋ΔＶＨ）である正側制御電圧を出力する。電圧変換部８ｂは、Ｄ／Ａ変換器８ａからの正側制御電圧の電圧値と電圧変換部８ｂの出力電圧（ドライバ４の正側電源電圧）が一致するように、出力電圧を出力する。
The D /
また、Ｄ／Ａ変換器９ａは、電圧値が（ＶＩＬ２−ΔＶＬ）である負側制御電圧を出力する。電圧変換部９ｂは、Ｄ／Ａ変換器９ａからの負側制御電圧の電圧値と電圧変換部９ｂの出力電圧（ドライバ４の負側電源電圧）が一致するように、出力電圧を出力する。
Further, the D /
制御部７は、Ｄ／Ａ変換器２に対して、電圧値ＶＩＨ２を出力するように設定し、Ｄ／Ａ変換器３に対して、電圧値ＶＩＬ２を出力するように設定する。Ｄ／Ａ変換器２は、電圧値ＶＩＨ２を出力し、Ｄ／Ａ変換器３は、電圧値ＶＩＬ２を出力する。そして、波形データが切換部４ａに入力され、切換部４ａは、波形データに応じて、電圧値ＶＩＨ２または電圧値ＶＩＬ２を選択して出力する。バッファ４ｂは、切換部４ａで選択された電圧値と同じ電圧値の出力信号を出力し、ＴＥＳＴ２が実行される。
The
次に、ＴＥＳＴ３を実行するため、Ｄ／Ａ変換器１〜４の設定を変更する。図２に示すように、ＴＥＳＴ３はＴＥＳＴ２に比べて、ドライバ４から出力する出力信号のハイレベルの電圧値が下がり、ローレベルの電圧値が上がっている。このような場合には、制御部７は、ドライバ４の出力信号の電圧値を設定した後に、ドライバ４に供給する電源電圧の電圧値を設定する。
Next, in order to execute TEST3, the settings of the D /
ＴＥＳＴ３において、ドライバ４は、ハイレベルがＶＩＨ３、ローレベルがＶＩＬ３の出力信号を出力するものとする。制御部７は、Ｄ／Ａ変換器２に対して、電圧値ＶＩＨ３を出力するように設定し、Ｄ／Ａ変換器３に対して、電圧値ＶＩＬ３を出力するように設定する。Ｄ／Ａ変換器２は、電圧値ＶＩＨ３を出力し、Ｄ／Ａ変換器３は、電圧値ＶＩＬ３を出力する。
In TEST3, the driver 4 outputs an output signal whose high level is VIH3 and whose low level is VIL3. The
制御部７は、Ｄ／Ａ変換器８ａに対して、電圧値（ＶＩＨ３＋ΔＶＨ）を出力するように設定する。同様に、制御部７は、Ｄ／Ａ変換器９ａに対して、電圧値（ＶＩＬ３−ΔＶＬ）を出力するように設定する。
The
Ｄ／Ａ変換器８ａは、電圧値が（ＶＩＨ３＋ΔＶＨ）である正側制御電圧を出力する。電圧変換部８ｂは、Ｄ／Ａ変換器８ａからの正側制御電圧の電圧値と電圧変換部８ｂの出力電圧（ドライバ４の正側電源電圧）が一致するように、出力電圧を出力する。
The D /
また、Ｄ／Ａ変換器９ａは、電圧値が（ＶＩＬ３−ΔＶＬ）である負側制御電圧を出力する。電圧変換部９ｂは、Ｄ／Ａ変換器９ａからの負側制御電圧の電圧値と電圧変換部９ｂの出力電圧（ドライバ４の負側電源電圧）が一致するように、出力電圧を出力する。
The D /
そして、波形データが切換部４ａに入力され、切換部４ａは、波形データに応じて、電圧値ＶＩＨ３または電圧値ＶＩＬ３を選択して出力する。バッファ４ｂは、切換部４ａで選択された電圧値と同じ電圧値の出力信号を出力し、ＴＥＳＴ３が実行される。
Then, the waveform data is input to the
以上説明したように、制御部７は、ドライバ４のハイレベル側の設定電圧ＶＩＨと正側電源電圧との差が正側バイアス電圧ΔＶＨより小さくならないようにＤ／Ａ変換器２および正側電源供給部８への設定順序を制御すると共に、ドライバ４のローレベル側の設定電圧ＶＩＬと負側電源電圧との差が負側バイアス電圧ΔＶＬより小さくならないようにＤ／Ａ変換器３および負側電源供給部９への設定順序を制御する。
As described above, the
また、制御部７は、ＴＥＳＴ１からＴＥＳＴ２への設定変更の際には、正側電源供給部８および負側電源供給部９の出力が十分静定する時間ΔＴだけ待ってから、Ｄ／Ａ変換器２およびＤ／Ａ変換器３を出力させる。同様に、制御部７は、ＴＥＳＴ２からＴＥＳＴ３への設定変更の際には、Ｄ／Ａ変換器２およびＤ／Ａ変換器３の出力が十分静定する時間ΔＴだけ待ってから、正側電源供給部８および負側電源供給部９を出力させる。
Further, when changing the setting from TEST1 to TEST2, the
以下に、具体的な数値を示して、本実施例の効果を説明する。例えば、正電源５の電圧値が１０Ｖ、負電源６の電圧値が−５Ｖ、ドライバ４の出力信号の電圧値の上下限がそれぞれ６Ｖ／−２Ｖ、ドライバ４の静的消費電流が１００ｍＡ、ドライバ４の出力抵抗が５０Ω、ドライバ４の出力信号のハイレベルＶＩＨが１．８Ｖ、ローレベルＶＩＬが０Ｖ、ドライバ４の出力信号を受ける負荷側で０．９Ｖで５０Ωの終端を行うとする。また、波形データのデューティ比は５０％とする。
The effects of the present embodiment will be described below with specific numerical values. For example, the voltage value of the
この場合、正側バイアス電圧ΔＶＨはΔＶＨ＝１０Ｖ−６Ｖ＝４Ｖとなり、負側バイアス電圧ΔＶＬはΔＶＬ＝−２Ｖ−（−５Ｖ）＝３Ｖとなる。ドライバ４からの出力信号がハイレベルでの負荷への電流は、（１．８Ｖ−０．９Ｖ）／５０Ω＝１８ｍＡとなり、ドライバ４からの出力信号がローレベルでの負荷への電流は、（０Ｖ−０．９Ｖ）／５０Ω＝−１８ｍＡとなる。 In this case, the positive side bias voltage ΔVH is ΔVH = 10V−6V = 4V, and the negative side bias voltage ΔVL is ΔVL = −2V − (− 5V) = 3V. The current to the load when the output signal from the driver 4 is high level is (1.8V-0.9V) / 50Ω = 18 mA, and the current to the load when the output signal from the driver 4 is low level is ( 0V−0.9V) / 50Ω = −18 mA.
この条件にて、図５に示す従来例と図１に示す実施例の消費電力を比較する。
・従来例
{10V-(-5V)}×100mA+0.5×(10V-0.9V)×18mA+0.5×{0.9V-(-5V)}×18mA=1.635W
・実施例
{(1.8V+4V)-(0V-3V)}×100mA+0.5×(5.8V-0.9V)×18mA+0.5×{0.9V-(-3V)}×18mA=0.959W
上記に示すように、従来例と比較して、４０％以上の低消費電力化を実現することができる。
Under this condition, the power consumption of the conventional example shown in FIG. 5 and the embodiment shown in FIG. 1 are compared.
・ Conventional example
{10V-(-5V)} × 100mA + 0.5 × (10V-0.9V) × 18mA + 0.5 × {0.9V-(-5V)} × 18mA = 1.635W
·Example
{(1.8V + 4V)-(0V-3V)} × 100mA + 0.5 × (5.8V-0.9V) × 18mA + 0.5 × {0.9V-(-3V)} × 18mA = 0.959W
As described above, it is possible to achieve a power consumption reduction of 40% or more compared to the conventional example.
また、制御部７が、ドライバ４の電源電圧と出力信号の設定電圧との差が正側バイアス電圧ΔＶＨ、負側バイアス電圧ΔＶＬより小さくならないように制御することにより、ドライバ４が出力信号を出力するのに必要な電源電圧の電圧値を常に確保することができるので、設定変更によるドライバ４の電源電圧の変動が出力信号に与える影響を最小にすることができる。
Further, the
このように、正側電源供給部８が、ドライバ４の出力信号のハイレベルＶＩＨに正側バイアス電圧ΔＶＨを加算した電圧値をドライバ４の正側電源に供給し、負側電源供給部９が、ドライバ４の出力信号のローレベルＶＩＬから負側バイアス電圧ΔＶＬを減算した電圧値をドライバ４の負側電源に供給することにより、ドライバ４での不要な消費電力の損失を削減することができるので、ドライバ４での消費電力を低減することができる。
Thus, the positive
また、ドライバ４の消費電力が低減されることにより、ドライバ４のチップサイズを小さくすることができ、パッケージコストを低減できるので、小型化およびコストを低減することができる。さらに、ドライバ４の消費電力が低減されることにより、ドライバ４からの発熱も低減されてドライバ４の冷却方式を自然空冷にすることができ、冷却に必要な放熱器等が不要になるので、さらなる小型化およびコストを低減することができる。 Further, since the power consumption of the driver 4 is reduced, the chip size of the driver 4 can be reduced, and the package cost can be reduced, so that the size and cost can be reduced. Furthermore, since the power consumption of the driver 4 is reduced, the heat generation from the driver 4 is also reduced, and the cooling method of the driver 4 can be naturally air-cooled. Further downsizing and cost can be reduced.
［第２の実施例］
図３は、本発明の信号出力装置の第２の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。図３において、図１に示す構成と異なる点は、ドライバ４の代わりにドライバ４１〜４４が設けられている点である。
[Second Embodiment]
FIG. 3 is a block diagram showing a second embodiment of the signal output apparatus of the present invention. Here, the same components as those in FIG. 3 is different from the configuration shown in FIG. 1 in that
ドライバ４１〜４４は、図１に示すドライバ４と同じであり、切換部４ａおよびバッファ４ｂをそれぞれ有する。正側電源供給部８の出力（電圧変換部８ｂの出力）は、ドライバ４１〜４４のそれぞれの正側電源端子に接続され、負側電源供給部９の出力（電圧変換部９ｂの出力）は、ドライバ４１〜４４のそれぞれの負側電源端子に接続される。
The
Ｄ／Ａ変換器２の出力は、ドライバ４１〜４４のそれぞれのＶＩＨ入力端子（図１の切換部４ａの一方の入力端子に相当）に接続され、Ｄ／Ａ変換器３の出力は、ドライバ４１〜４４のそれぞれのＶＩＬ入力端子（図１の切換部４ａの他方の入力端子に相当）に接続される。また、波形データは、ドライバ４１〜４４のそれぞれのデータ入力端子（図１の切換部４ａの制御端子に相当）に接続される。その他の接続に関しては、図１と同じため、説明を省略する。
The output of the D /
図３に示す信号出力装置の動作は、基本的には図１に示す信号出力装置と同じである。図３の信号出力装置では、ドライバ４１〜４４から出力される出力信号は、同一となる。すなわち、それぞれの出力信号のハイレベルＶＩＨおよびローレベルＶＩＬが同一であり、入力される波形データも共有のため、波形も同じパターンとなる。さらに、ドライバ４１〜４４へ供給される正側電源電圧の電圧値（ＶＩＨ＋ΔＶＨ）および負側電源電圧の電圧値（ＶＩＬ＋ΔＶＬ）もそれぞれ同じとなる。
The operation of the signal output apparatus shown in FIG. 3 is basically the same as that of the signal output apparatus shown in FIG. In the signal output device of FIG. 3, the output signals output from the
このような構成をとる例として、半導体試験装置がある。半導体試験装置では、複数の被試験対象デバイス（以下、ＤＵＴ（Device Under Test）という）を同時測定する場合が多い。この場合、予め定められたピングループ内で原則として同一の試験条件を設定するように構成され、それらのピングループは、複数のＤＵＴの同一ピンに接続される。一般に、この構成をシェアード構成と呼ぶ。 An example of such a configuration is a semiconductor test apparatus. In a semiconductor test apparatus, a plurality of devices under test (hereinafter referred to as DUT (Device Under Test)) are often measured simultaneously. In this case, the same test condition is set in principle within a predetermined pin group, and these pin groups are connected to the same pin of a plurality of DUTs. In general, this configuration is called a shared configuration.
このように構成することにより、図１に示す実施例と同様に、ドライバ４１〜４４での不要な消費電力の損失を削減することができるので、ドライバ４１〜４４での消費電力を低減することができる。また、図１に示す実施例と同様に、ドライバ４１〜４４の消費電力が低減されることにより、小型化およびコストを低減することができる。
By configuring in this way, as in the embodiment shown in FIG. 1, it is possible to reduce the loss of unnecessary power consumption in the
さらに、図１に示す実施例と比較して、ドライバ毎に正側電源供給部８および負側電源供給部９を設ける必要は無く、部品の個数を低減できるため、さらなる小型化およびコストを低減することができる。また、部品個数を低減できることにより、図３に示す信号出力装置の回路を実装する基板設計において、部品配置の自由度が増すので、正側電源供給部８、負側電源供給部９とドライバ４１〜４４との離間距離を稼ぐことが可能になり、ドライバ４１〜４４に影響するノイズを低減することができる。
Further, as compared with the embodiment shown in FIG. 1, it is not necessary to provide the positive
［第３の実施例］
図４は、本発明の信号出力装置の第３の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し、説明を省略する。図４において、図１に示す構成と異なる点は、Ｄ／Ａ変換器２の代わりにＤ／Ａ変換器２１とＤ／Ａ変換器２２が設けられている点、Ｄ／Ａ変換器３の代わりにＤ／Ａ変換器３１とＤ／Ａ変換器３２が設けられている点、ドライバ４の代わりにドライバ４５〜４６が設けられている点、制御部７の代わりに制御部１０が設けられている点、正側電源供給部８の代わりに正側電源供給部８１が設けられている点、負側電源供給部９の代わりに負側電源供給部９１が設けられている点である。
[Third embodiment]
FIG. 4 is a block diagram showing a third embodiment of the signal output apparatus of the present invention. Here, the same components as those in FIG. 4 differs from the configuration shown in FIG. 1 in that a D /
制御部１０は、図１に示す制御部７と同様であり、ＣＰＵやメモリ等から構成され、信号出力装置を統括的に制御する。Ｄ／Ａ変換器２１およびＤ／Ａ変換器２２は、図１に示すＤ／Ａ変換器２と同様であり、入力されたデジタルデータをアナログ信号に変換して出力する。Ｄ／Ａ変換器３１およびＤ／Ａ変換器３２は、図１に示すＤ／Ａ変換器３と同様であり、入力されたデジタルデータをアナログ信号に変換して出力する。
The
ドライバ４５，４６は、図１に示すドライバ４と同じであり、切換部４ａおよびバッファ４ｂをそれぞれ有する。正側電源供給部８１は、Ｄ／Ａ変換器８ａ、電圧変換部８ｂ、Ｄ／Ａ変換器８ｃ、最大値選択回路８ｄを有する。最大値選択回路８ｄは、Ｄ／Ａ変換器８ａからの出力とＤ／Ａ変換器８ｃからの出力がそれぞれ入力され、これら入力のうち電圧値の大きい方を選択して出力する。
The
負側電源供給部９１は、Ｄ／Ａ変換器９ａ、電圧変換部９ｂ、Ｄ／Ａ変換器９ｃ、最大値選択回路９ｄを有する。最大値選択回路９ｄは、Ｄ／Ａ変換器９ａからの出力とＤ／Ａ変換器９ｃからの出力がそれぞれ入力され、これら入力のうち電圧値の小さい方を選択して出力する。
The negative side power supply unit 91 includes a D /
Ｄ／Ａ変換器２１の出力は、ドライバ４５のそれぞれのＶＩＨ入力端子（図１の切換部４ａの一方の入力端子に相当）に接続され、Ｄ／Ａ変換器３１の出力は、ドライバ４５のそれぞれのＶＩＬ入力端子（図１の切換部４ａの他方の入力端子に相当）に接続される。Ｄ／Ａ変換器２２の出力は、ドライバ４６のそれぞれのＶＩＨ入力端子に接続され、Ｄ／Ａ変換器３２の出力は、ドライバ４６のそれぞれのＶＩＬ入力端子に接続される。また、波形データは、ドライバ４５，４６のそれぞれのデータ入力端子（図１の切換部４ａの制御端子に相当）に接続される。
The output of the D /
このような信号出力装置の動作を説明する。
例えば、あるテストにおいて、ドライバ４５は、ハイレベルがＶＩＨ１、ローレベルがＶＩＬ１の出力信号を出力するものとし、ドライバ４６は、ハイレベルがＶＩＨ２（＞ＶＩＨ１）、ローレベルがＶＩＬ２（＜ＶＩＬ１）の出力信号を出力するものとする。
The operation of such a signal output device will be described.
For example, in a test, the
制御部１０は、Ｄ／Ａ変換器８ａに対して、電圧値（ＶＩＨ１＋ΔＶＨ）を出力するように設定し、Ｄ／Ａ変換器８ｃに対して、電圧値（ＶＩＨ２＋ΔＶＨ）を出力するように設定する。同様に、制御部１０は、Ｄ／Ａ変換器９ａに対して、電圧値（ＶＩＬ１−ΔＶＬ）を出力するように設定し、Ｄ／Ａ変換器９ｃに対して、電圧値（ＶＩＬ２−ΔＶＬ）を出力するように設定する。ここで、正側バイアス電圧ΔＶＨおよび負側バイアス電圧ΔＶＬは、図１に示す実施例と同じため、説明を省略する。
The
最大値選択回路８ｄは、Ｄ／Ａ変換器８ａからの入力電圧とＤ／Ａ変換器８ｃからの入力電圧とを比較し、大きい方の電圧であるＤ／Ａ変換器８ｃからの入力電圧（ＶＩＨ２＋ΔＶＨ）を選択して出力する。電圧変換部８ｂは、最大値選択回路８ｄで選択された正側制御電圧の電圧値と電圧変換部８ｂの出力電圧（ドライバ４５，４６の正側電源電圧）が一致するように、出力電圧を出力する。
The maximum
同様に、最小値選択回路９ｄは、Ｄ／Ａ変換器９ａからの入力電圧とＤ／Ａ変換器９ｃからの入力電圧とを比較し、小さい方の電圧であるＤ／Ａ変換器９ｃからの入力電圧（ＶＩＬ２−ΔＶＬ）を選択して出力する。電圧変換部９ｂは、最大値選択回路９ｄで選択された負側制御電圧の電圧値と電圧変換部９ｂの出力電圧（ドライバ４５，４６の負側電源電圧）が一致するように、出力電圧を出力する。
Similarly, the minimum value selection circuit 9d compares the input voltage from the D /
また、制御部１０は、Ｄ／Ａ変換器２１に対して、電圧値ＶＩＨ１を出力するように設定し、Ｄ／Ａ変換器３１に対して、電圧値ＶＩＬ１を出力するように設定する。同様に、制御部１０は、Ｄ／Ａ変換器２２に対して、電圧値ＶＩＨ２を出力するように設定し、Ｄ／Ａ変換器３２に対して、電圧値ＶＩＬ２を出力するように設定する。そして、波形データがドライバ４５，４６に入力され、テストが実行される。
Further, the
本実施例は、図１や図３に示す実施例と比較して、消費電力の低減効果は限定的なものとなる。しかし、ドライバ毎に正側電源供給部および負側電源供給部を設ける場合と比較して、部品の個数を低減できるため、小型化およびコストを低減することができる。 In this embodiment, the effect of reducing power consumption is limited compared to the embodiments shown in FIGS. However, since the number of components can be reduced as compared with the case where a positive power supply unit and a negative power supply unit are provided for each driver, downsizing and cost can be reduced.
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
（１）図４に示す実施例において、ドライバ４５，４６の２つのドライバと、それぞれに対応したＤ／Ａ変換器２１，２２，３１，３２，８ａ，８ｃ，９ａ，９ｃがあり、最大値選択回路８ｄは、Ｄ／Ａ変換器８ａ，８ｃの出力のうち大きい方を選択し、最小値選択回路９ｄは、Ｄ／Ａ変換器９ａ，９ｃの出力のうち小さい方を選択する構成を示したが、ドライバが２つ以上でそれぞれに対応したＤ／Ａ変換器（図４の８ａ，８ｃ，９ａ，９ｃ相当）が複数あり、最大値選択回路８ｄは、複数のＤ／Ａ変換器（図４の８ａ，８ｃ相当）の出力の中から最大値を選択して出力し、最小値選択回路９ｄは、複数のＤ／Ａ変換器（図４の９ａ，９ｃ相当）の出力の中から最小値を選択して出力する構成としてもよい。
The present invention is not limited to this, and may be as shown below.
(1) In the embodiment shown in FIG. 4, there are two
（２）図４に示す実施例において、最大値選択回路８ｄと最小値選択回路９ｄとを設ける構成を示したが、最大値選択回路８ｄと最小値選択回路９ｄのどちらか一方だけを設ける構成としてもよい。最大値選択回路８ｄまたは最小値選択回路９ｄを設けない場合は、図１に示すような正側電源供給部８または負側電源供給部９をドライバ４毎に設けることになる。
(2) In the embodiment shown in FIG. 4, the configuration in which the maximum
（３）図１に示す実施例において、制御部７は、ドライバ４のハイレベル側の設定電圧ＶＩＨと正側電源電圧との差が正側バイアス電圧ΔＶＨより小さくならないようにＤ／Ａ変換器２および正側電源供給部８への設定順序を制御すると共に、ドライバ４のローレベル側の設定電圧ＶＩＬと負側電源電圧との差が負側バイアス電圧ΔＶＬより小さくならないようにＤ／Ａ変換器３および負側電源供給部９への設定順序を制御する構成を示したが、連続的にテストを実行しない場合等では、必ずしも、このような設定順序の制御ができなくてもよい。一方、図３に示す制御部７や図４に示す制御部１０が、このような設定順序を制御する機能を有してもよい。
(3) In the embodiment shown in FIG. 1, the
（４）図１〜図４に示す信号出力装置を、第２の実施例で説明した半導体試験装置に適用してもよい。 (4) The signal output apparatus shown in FIGS. 1 to 4 may be applied to the semiconductor test apparatus described in the second embodiment.
２，２１，２２ Ｄ／Ａ変換器（第１のＤ／Ａ変換器）
３，３１，３２ Ｄ／Ａ変換器（第２のＤ／Ａ変換器）
４，４１〜４６ ドライバ
５ 正電源
６ 負電源
７，１０ 制御部
８，８１ 正側電源供給部
８ａ，８ｃ Ｄ／Ａ変換器（第３のＤ／Ａ変換器）
８ｂ 電圧変換部（第１の電圧変換部）
８ｄ 最大値選択回路
９，９１ 負側電源供給部
９ａ，９ｃ Ｄ／Ａ変換器（第４のＤ／Ａ変換器）
９ｂ 電圧変換部（第２の電圧変換部）
2,21,22 D / A converter (first D / A converter)
3, 31, 32 D / A converter (second D / A converter)
4, 41 to 46
8b Voltage converter (first voltage converter)
8d Maximum
9b Voltage converter (second voltage converter)
Claims (8)
前記ドライバから出力される出力信号のハイレベル側の設定電圧を生成する第１のＤ／Ａ変換器と、
前記ハイレベル側の設定電圧に正側バイアス電圧を加算した正側電源電圧を前記ドライバの正側電源端子に供給する正側電源供給部と、
前記ドライバから出力される出力信号のローレベル側の設定電圧を生成する第２のＤ／Ａ変換器と、
前記ローレベル側の設定電圧から負側バイアス電圧を減算した負側電源電圧を前記ドライバの負側電源端子に供給する負側電源供給部と、
前記第１のＤ／Ａ変換器へ前記ハイレベル側の設定電圧の設定、前記正側電源供給部へ前記正側電源電圧の設定、前記第２のＤ／Ａ変換器へ前記ローレベル側の設定電圧の設定、および、前記負側電源供給部へ前記負側電源電圧の設定をそれぞれ行う制御部と
を備えたことを特徴とする信号出力装置。 In a signal output device having a driver in which a voltage range of an output signal is determined based on a power supply voltage supplied from each of a positive power supply and a negative power supply,
A first D / A converter that generates a set voltage on a high level side of an output signal output from the driver;
A positive power supply section for supplying a positive power supply voltage obtained by adding a positive bias voltage to the set voltage on the high level side to the positive power supply terminal of the driver;
A second D / A converter that generates a setting voltage on a low level side of an output signal output from the driver;
A negative power supply section for supplying a negative power supply voltage obtained by subtracting a negative bias voltage from the low level set voltage to the negative power supply terminal of the driver;
Setting of the high-level set voltage to the first D / A converter, setting of the positive-side power supply voltage to the positive-side power supply unit, and setting of the low-level side to the second D / A converter A signal output device comprising: a control unit configured to set a set voltage and set the negative power supply voltage to the negative power supply unit.
前記ドライバから出力される出力信号のハイレベル側の設定値に所定の電圧値を加算した正側制御電圧を出力する第３のＤ／Ａ変換器と、
この第３のＤ／Ａ変換器から入力される前記正側制御電圧に応じて前記正電源を前記正側電源電圧に変換する第１の電圧変換部と
を有することを特徴とする請求項１記載の信号出力装置。 The positive power supply section is
A third D / A converter that outputs a positive control voltage obtained by adding a predetermined voltage value to a setting value on the high level side of the output signal output from the driver;
2. A first voltage conversion unit that converts the positive power source into the positive power source voltage in accordance with the positive control voltage input from the third D / A converter. The signal output device described.
前記ドライバから出力される出力信号のローレベル側の設定値から所定の電圧値を減算した負側制御電圧を出力する第４のＤ／Ａ変換器と、
この第４のＤ／Ａ変換器から入力される前記負側制御電圧に応じて前記負電源を前記負側電源電圧に変換する第２の電圧変換部と
を有することを特徴とする請求項１または２記載の信号出力装置。 The negative side power supply unit is
A fourth D / A converter that outputs a negative control voltage obtained by subtracting a predetermined voltage value from a setting value on the low level side of the output signal output from the driver;
2. A second voltage conversion unit that converts the negative power source into the negative power source voltage in accordance with the negative control voltage input from the fourth D / A converter. Or the signal output device of 2.
前記複数の第３のＤ／Ａ変換器と前記第１の電圧変換部との間に設けられ、前記複数の第３のＤ／Ａ変換器からのそれぞれの出力の中から最大値を選択して前記正側制御電圧として前記第１の電圧変換部へ出力する最大値選択回路を有することを特徴とする請求項２記載の信号出力装置。 A plurality of the third D / A converters;
Provided between the plurality of third D / A converters and the first voltage conversion unit, and selects a maximum value from respective outputs from the plurality of third D / A converters. The signal output device according to claim 2, further comprising a maximum value selection circuit that outputs the positive side control voltage to the first voltage conversion unit.
前記複数の第４のＤ／Ａ変換器と前記第２の電圧変換部との間に設けられ、前記複数の第４のＤ／Ａ変換器からのそれぞれの出力の中から最小値を選択して前記負側制御電圧として前記第２の電圧変換部へ出力する最小値選択回路を有することを特徴とする請求項３記載の信号出力装置。 A plurality of the fourth D / A converters;
Provided between the plurality of fourth D / A converters and the second voltage conversion unit, and selects a minimum value from respective outputs from the plurality of fourth D / A converters. 4. The signal output device according to claim 3, further comprising a minimum value selection circuit that outputs the negative control voltage to the second voltage converter.
前記ハイレベル側の設定電圧と前記正側電源電圧との差が前記正側バイアス電圧より小さくならないように前記第１のＤ／Ａ変換器および前記正側電源供給部への設定順序を制御すると共に、前記ローレベル側の設定電圧と前記負側電源電圧との差が前記負側バイアス電圧より小さくならないように前記第２のＤ／Ａ変換器および前記負側電源供給部への設定順序を制御することを特徴とする請求項１〜５のいずれかに記載の信号出力装置。 The controller is
The order of setting to the first D / A converter and the positive power supply is controlled so that the difference between the high level set voltage and the positive power supply voltage is not smaller than the positive bias voltage. In addition, the setting order to the second D / A converter and the negative power supply unit is set so that the difference between the low level set voltage and the negative power supply voltage does not become smaller than the negative bias voltage. 6. The signal output device according to claim 1, wherein the signal output device is controlled.
前記複数のドライバのそれぞれの正側電源端子に前記正側電源供給部から同一の前記正側電源電圧を供給すると共に前記複数のドライバのそれぞれの負側電源端子に前記負側電源供給部から同一の前記負側電源電圧を供給することを特徴とする請求項１〜６のいずれかに記載の信号出力装置。 A plurality of the drivers;
The same positive power supply voltage is supplied from the positive power supply unit to the positive power supply terminals of the plurality of drivers and the same from the negative power supply unit to the negative power supply terminals of the drivers. The signal output device according to claim 1, wherein the negative side power supply voltage is supplied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010161607A JP2012021935A (en) | 2010-07-16 | 2010-07-16 | Signal output device and semiconductor testing device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010161607A JP2012021935A (en) | 2010-07-16 | 2010-07-16 | Signal output device and semiconductor testing device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012021935A true JP2012021935A (en) | 2012-02-02 |
Family
ID=45776327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010161607A Pending JP2012021935A (en) | 2010-07-16 | 2010-07-16 | Signal output device and semiconductor testing device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012021935A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180083364A (en) * | 2015-11-10 | 2018-07-20 | 퀘리타우, 인크. | Pulse current source with internal impedance matching |
-
2010
- 2010-07-16 JP JP2010161607A patent/JP2012021935A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180083364A (en) * | 2015-11-10 | 2018-07-20 | 퀘리타우, 인크. | Pulse current source with internal impedance matching |
| KR102664683B1 (en) | 2015-11-10 | 2024-05-10 | 퀘리타우, 인크. | Pulsed current source with internal impedance matching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8494477B2 (en) | Power management for an electronic device | |
| US20080204066A1 (en) | Automatic test equipment capable of high speed test | |
| TW200813949A (en) | Apparatus for driving a display | |
| JP2008145266A (en) | Device tester | |
| JP2003218687A5 (en) | ||
| US20240106317A1 (en) | Dc/dc converter for providing maximum efficiency in various load current ranges | |
| TW201419721A (en) | Charge pump module and method for generating voltage thereof | |
| US20200256914A1 (en) | Slew Rate Programming in Automatic Test Equipment (ATE) | |
| JP4603903B2 (en) | Load variation compensation circuit, electronic device, test apparatus, and timing generation circuit | |
| JP2012021935A (en) | Signal output device and semiconductor testing device using the same | |
| WO2010044251A1 (en) | Test device | |
| JP2007187489A (en) | Semiconductor integrated circuit | |
| JP2010230668A (en) | Test apparatus and driver circuit | |
| JP5293216B2 (en) | Power supply control device and power supply control system | |
| JP2937619B2 (en) | Semiconductor integrated circuit device | |
| JP5235141B2 (en) | Driver circuit and test device | |
| US8461859B2 (en) | Semiconductor device and interface board for testing the same | |
| JP2021052122A (en) | Semiconductor integrated circuit device | |
| JP7239756B1 (en) | DC-DC converter | |
| KR20230108814A (en) | Semiconductor test apparatus including device power supply | |
| JP4395156B2 (en) | Semiconductor test equipment | |
| JP2004020408A (en) | Testing device for semiconductor | |
| US20160173093A1 (en) | Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus | |
| JP2004257771A (en) | Burn-in apparatus | |
| JPWO2010044251A1 (en) | Test equipment |