JP2012009610A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2012009610A
JP2012009610A JP2010144030A JP2010144030A JP2012009610A JP 2012009610 A JP2012009610 A JP 2012009610A JP 2010144030 A JP2010144030 A JP 2010144030A JP 2010144030 A JP2010144030 A JP 2010144030A JP 2012009610 A JP2012009610 A JP 2012009610A
Authority
JP
Japan
Prior art keywords
heat sink
insulator
semiconductor device
frame
external lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010144030A
Other languages
Japanese (ja)
Other versions
JP5181310B2 (en
Inventor
Teruaki Nagahara
輝明 長原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010144030A priority Critical patent/JP5181310B2/en
Priority to KR1020110043724A priority patent/KR101265046B1/en
Priority to CN2011101469164A priority patent/CN102237321B/en
Publication of JP2012009610A publication Critical patent/JP2012009610A/en
Application granted granted Critical
Publication of JP5181310B2 publication Critical patent/JP5181310B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device having high heat radiation performance.SOLUTION: A semiconductor device 10 comprises: a semiconductor chip 1; a frame 2 supporting the semiconductor chip 1; an insulator 3 sealing the semiconductor chip 1 and the frame 2; and a heat sink 4 disposed so as to face the frame 2 via the insulator 3. The frame 2 is disposed so as to be parallel with at least a part of both a first surface 4a and a second surface 4b that is adjacent to the first surface 4a and intersects with the first surface 4a.

Description

本発明は、半導体装置に関し、特に、絶縁体で封止されている半導体装置に関するものである。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device sealed with an insulator.

従来、半導体装置では、半導体チップおよび外部リードなどが絶縁体で封止されている。この絶縁体で封止する手段として、トランスファーモールド（トランスファー成形）が知られている。このトランスファーモールドでは、溶融された樹脂が金型内に充填されることにより半導体チップおよび外部リードなどが樹脂で封止される。これにより、半導体チップおよび外部リードを樹脂封止した半導体パッケージが形成される。   Conventionally, in a semiconductor device, a semiconductor chip, an external lead, and the like are sealed with an insulator. As means for sealing with this insulator, transfer molding (transfer molding) is known. In this transfer mold, the molten resin is filled in a mold, whereby the semiconductor chip and the external leads are sealed with the resin. Thereby, a semiconductor package in which the semiconductor chip and the external leads are sealed with a resin is formed.

近年、エアーコンディショナーなどのいわゆる白物家電への需要が伸びているモータのインバータ制御用の小容量のパワーモジュールでは、安価で大量に製造するため、トランスファーモールドされたパッケージタイプが主流となっている。   In recent years, the demand for so-called white goods such as air conditioners is growing. Small-capacity power modules for controlling inverters of motors are mainly manufactured by transfer-molded package types because they are inexpensive and manufactured in large quantities. .

パワーモジュールでは、半導体チップとしてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やダイオード（Ｄｉ）などのパワーチップがフレームに搭載されている。またパワーモジュールにはパワーチップのゲート駆動回路を内蔵したインテリジェントパワーモジュールもある。パワーモジュールの内部回路には、ハーフブリッジ回路、単相（フルブリッジ）回路、３相ブリッジ回路などが内蔵されたものがある。   In power modules, power chips such as IGBTs (Insulated Gate Bipolar Transistors) and diodes (Di) are mounted on a frame as semiconductor chips. There is also an intelligent power module that incorporates a power chip gate drive circuit. Some power module internal circuits include a half-bridge circuit, a single-phase (full-bridge) circuit, a three-phase bridge circuit, or the like.

パワーモジュールでは、放熱のため、通常パワーモジュールの背面にヒートシンクがネジ止めなどで取り付けられている。このヒートシンクと外部リードとの間では、絶縁性の確保のため、一定の絶縁距離を確保する必要がある。   In a power module, a heat sink is usually attached to the back of the power module by screws or the like for heat dissipation. It is necessary to ensure a certain insulation distance between the heat sink and the external lead in order to ensure insulation.

ところで、近年、コストダウンのためにパワーモジュールのパッケージのサイズは小さくなっている。このため、従来のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）型のパッケージ形状では絶縁距離の確保が難しい。そのため、たとえばパッケージとヒートシンクとの間に絶縁シートを挟むことにより絶縁性の確保が図られている。   By the way, in recent years, the size of the package of the power module has been reduced for cost reduction. For this reason, it is difficult to secure an insulation distance in the conventional IC (Integrated Circuit) package shape. Therefore, for example, insulation is ensured by sandwiching an insulating sheet between the package and the heat sink.

また、ヒートシンクの側面にパッケージの一部を回り込ませることにより、絶縁距離の確保が図られている。たとえば、実開昭６１−１７３１４１号公報（特許文献１）に記載の半導体装置では、放熱フィンの側面にパッケージのモールド樹脂の一部が形成されている。   Moreover, the insulation distance is ensured by making a part of the package go around the side surface of the heat sink. For example, in the semiconductor device described in Japanese Utility Model Laid-Open No. 61-173141 (Patent Document 1), a part of the mold resin of the package is formed on the side surface of the radiation fin.

実開昭６１−１７３１４１号公報Japanese Utility Model Publication No. 61-173141

上記公報記載の半導体装置のように、放熱フィンの側面にパッケージのモールド樹脂の一部が形成されている場合、パッケージの端部では、半導体チップ（半導体ペレット）が搭載されたフレーム（リードフレーム）がヒートシンク（放熱フィン）から遠ざかる。そのため、半導体チップの熱が伝導されたフレームの一部がヒートシンクから離れることとなり半導体装置の放熱性が低下するという問題がある。   When a part of the mold resin of the package is formed on the side surface of the radiating fin as in the semiconductor device described in the above publication, a frame (lead frame) on which a semiconductor chip (semiconductor pellet) is mounted at the end of the package Move away from the heat sink (radiating fin). Therefore, there is a problem that a part of the frame in which the heat of the semiconductor chip is conducted is separated from the heat sink and the heat dissipation of the semiconductor device is lowered.

本発明は、上記課題を鑑みてなされたものであり、その目的は、放熱性が高い半導体装置を提供することである。   The present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor device having high heat dissipation.

本発明の半導体装置は、半導体チップと、半導体チップを保持するフレームと、半導体チップとフレームとを封止する絶縁体と、絶縁体を挟んで前記フレームと対向するように配置されたヒートシンクとを備え、フレームはヒートシンクの一方表面および一方表面と隣接し、かつ一方表面と交差する他方表面の双方の少なくとも一部に沿うように配置されている。   A semiconductor device of the present invention includes a semiconductor chip, a frame that holds the semiconductor chip, an insulator that seals the semiconductor chip and the frame, and a heat sink that is disposed so as to face the frame with the insulator interposed therebetween. The frame is arranged along at least a part of both the one surface of the heat sink and the other surface adjacent to and intersecting the one surface.

本発明の半導体装置によれば、絶縁体で封止されたフレームは、ヒートシンクの一方表面および一方表面と隣接し、かつ一方表面と交差する他方表面の双方の少なくとも一部に沿うように配置されている。このため、一方表面に加えて他方表面でフレームがヒートシンクに対向する。したがって、フレームがヒートシンクに対向する面積を増やすことができる。これにより、ヒートシンクの放熱量を高くすることができるため、半導体装置の放熱性を高くすることができる。   According to the semiconductor device of the present invention, the frame sealed with the insulator is disposed so as to be along at least a part of both the one surface of the heat sink and the other surface adjacent to and intersecting the one surface. ing. For this reason, the frame faces the heat sink on the other surface in addition to the one surface. Therefore, the area where the frame faces the heat sink can be increased. Thereby, since the heat dissipation of a heat sink can be made high, the heat dissipation of a semiconductor device can be made high.

また、絶縁体で封止されたフレームは、ヒートシンクの他方表面の少なくとも一部に沿うように配置されている。このとき、フレームを封止する絶縁体はヒートシンクの他方表面上に設けられている。そのため、絶縁体から突出する外部リードとヒートシンクとの間に絶縁体が配置されている。これにより、外部リードとヒートシンクとの沿面距離を確保することができる。したがって、外部リードとヒートシンクとの絶縁性を確保することができる。   In addition, the frame sealed with the insulator is disposed along at least a part of the other surface of the heat sink. At this time, the insulator for sealing the frame is provided on the other surface of the heat sink. Therefore, an insulator is disposed between the external lead protruding from the insulator and the heat sink. Thereby, the creeping distance between the external lead and the heat sink can be secured. Therefore, the insulation between the external lead and the heat sink can be ensured.

本発明の実施の形態１における半導体装置の概略平面図である。1 is a schematic plan view of a semiconductor device according to a first embodiment of the present invention. 図１のＩＩ−ＩＩ線に沿う概略断面図である。It is a schematic sectional drawing in alignment with the II-II line of FIG. 本発明の実施の形態１における半導体装置の３相ブリッジ回路を示す回路図である。It is a circuit diagram which shows the three-phase bridge circuit of the semiconductor device in Embodiment 1 of this invention. 本発明の実施の形態１における半導体装置のフルブリッジ回路を示す回路図である。1 is a circuit diagram showing a full bridge circuit of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態１における半導体装置のハーフブリッジ回路を示す回路図である。It is a circuit diagram which shows the half bridge circuit of the semiconductor device in Embodiment 1 of this invention. 本発明の実施の形態１の比較例１の半導体装置のパワーモジュールを示す概略斜視図である。It is a schematic perspective view which shows the power module of the semiconductor device of the comparative example 1 of Embodiment 1 of this invention. 本発明の実施の形態１の比較例１の半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device of the comparative example 1 of Embodiment 1 of this invention. 本発明の実施の形態１の比較例２の半導体装置の概略平面図である。It is a schematic plan view of the semiconductor device of the comparative example 2 of Embodiment 1 of this invention. 図８のＩＸ−ＩＸ線に沿う概略断面図である。It is a schematic sectional drawing which follows the IX-IX line of FIG. 本発明の実施の形態２における半導体装置が基板に取り付けられた状態を示す概略断面図である。It is a schematic sectional drawing which shows the state with which the semiconductor device in Embodiment 2 of this invention was attached to the board | substrate. 本発明の実施の形態２の比較例１の半導体装置が基板に取り付けられた状態を示す概略側面図である。It is a schematic side view which shows the state with which the semiconductor device of the comparative example 1 of Embodiment 2 of this invention was attached to the board | substrate. 本発明の実施の形態３の半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device of Embodiment 3 of this invention. 本発明の実施の形態３の半導体装置の変形例の概略断面図である。It is a schematic sectional drawing of the modification of the semiconductor device of Embodiment 3 of this invention. 本発明の実施の形態３の比較例１の半導体装置のパワーモジュールを示す概略斜視図である。It is a schematic perspective view which shows the power module of the semiconductor device of the comparative example 1 of Embodiment 3 of this invention. 本発明の実施の形態３の半導体装置が基板に取り付けられた状態を示す概略正面図である。It is a schematic front view which shows the state with which the semiconductor device of Embodiment 3 of this invention was attached to the board | substrate.

以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に本発明の実施の形態１の半導体装置の構成について説明する。半導体装置の一例として、ＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）形状のパワーモジュールを備えた半導体装置について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
First, the configuration of the semiconductor device according to the first embodiment of the present invention will be described. As an example of the semiconductor device, a semiconductor device including a power module having a SIP (Single Inline Package) shape will be described.

図１および図２を参照して、半導体装置１０は、半導体チップ１と、フレーム２と、絶縁体３と、ヒートシンク４と、外部リード５と、ボンディングワイヤ６とを主に有している。なお、図１では、見やすくするため、絶縁体３およびヒートシンク４が破線で示されている。また図２では外部リード５の一部およびボンディングワイヤ６が破線で示されている。半導体チップ１、フレーム２、外部リード５の一部、ボンディングワイヤ６などが絶縁体３によって封止されることによりパワーモジュール１０ａが構成されている。絶縁体３は、たとえば樹脂である。しかし、絶縁体３は、たとえばセラミックなどの他の絶縁体であってもよい。   With reference to FIGS. 1 and 2, the semiconductor device 10 mainly includes a semiconductor chip 1, a frame 2, an insulator 3, a heat sink 4, an external lead 5, and a bonding wire 6. In FIG. 1, the insulator 3 and the heat sink 4 are indicated by broken lines for easy viewing. In FIG. 2, a part of the external lead 5 and the bonding wire 6 are shown by broken lines. The power module 10 a is configured by sealing the semiconductor chip 1, the frame 2, a part of the external lead 5, the bonding wire 6, and the like with the insulator 3. The insulator 3 is, for example, a resin. However, the insulator 3 may be another insulator such as ceramic.

半導体チップ１は、たとえば電力を制御するパワーチップである。より具体的には、半導体チップ１は、たとえばＩＧＢＴ１ａおよびダイオード１ｂである。ＩＧＢＴ１ａおよびダイオード１ｂは、フレーム２の一方面に保持されている。絶縁体３を挟んでフレーム２の他方面と対向するようにヒートシンク４が配置されている。   The semiconductor chip 1 is a power chip that controls power, for example. More specifically, the semiconductor chip 1 is, for example, an IGBT 1a and a diode 1b. The IGBT 1 a and the diode 1 b are held on one surface of the frame 2. A heat sink 4 is disposed so as to face the other surface of the frame 2 with the insulator 3 interposed therebetween.

フレーム２は、ヒートシンク４の一方表面（主面）４ａおよび一方表面４ａと隣接し、かつ一方表面４ａと交差する他方表面（側面）４ｂの双方の少なくとも一部に沿うように配置されている。フレーム２は一端に屈曲部を有しており、該屈曲部はヒートシンク４の主面４ａから側面４ｂに沿って屈曲するように設けられている。フレーム２の屈曲部はヒートシンク４の主面４ａから側面４ｂに沿って連続して延びるように設けられている。フレーム２とヒートシンク４の他方表面４ｂとが対向する面積（対向面積）ＯＡが形成されている。   The frame 2 is disposed along at least a part of both the one surface (main surface) 4a and the one surface 4a of the heat sink 4 and the other surface (side surface) 4b intersecting the one surface 4a. The frame 2 has a bent portion at one end, and the bent portion is provided so as to be bent from the main surface 4a of the heat sink 4 along the side surface 4b. The bent portion of the frame 2 is provided so as to continuously extend from the main surface 4a of the heat sink 4 along the side surface 4b. An area (opposing area) OA where the frame 2 and the other surface 4b of the heat sink 4 face each other is formed.

フレーム２を封止する絶縁体３がヒートシンク４の側面４ｂ上に配置されている。外部リード５とヒートシンク４との間に絶縁体３の一部が配置されている。外部リード５とヒートシンク４の側面４ｂとの間の、外部リード５とヒートシンク４との間に配置された絶縁体３の表面距離を、本明細書では、沿面距離ＡＤという。   An insulator 3 that seals the frame 2 is disposed on the side surface 4 b of the heat sink 4. A part of the insulator 3 is disposed between the external lead 5 and the heat sink 4. In this specification, the surface distance of the insulator 3 disposed between the external lead 5 and the heat sink 4 between the external lead 5 and the side surface 4b of the heat sink 4 is referred to as a creepage distance AD.

絶縁体３は、凹部３Ａを有している。凹部３Ａは、ヒートシンク４の一方表面４ａに沿うように配置された平面部分３ａと他方表面４ｂに沿うように配置された突起部分３ｂとで規定される。ヒートシンク４は平面部分３ａに沿う一方表面４ａと突起部分３ｂに沿う他方表面４ｂとで規定されるコーナ部４Ａを有している。コーナ部４Ａは凹部３Ａに受入れられるように設けられている。ヒートシンク４の他方表面４ｂに沿うように屈曲したフレーム２の延長部２ａは、突起部分３ｂの内側に配置されている。   The insulator 3 has a recess 3A. The concave portion 3A is defined by a planar portion 3a disposed along the one surface 4a of the heat sink 4 and a protruding portion 3b disposed along the other surface 4b. The heat sink 4 has a corner portion 4A defined by one surface 4a along the flat surface portion 3a and the other surface 4b along the protruding portion 3b. The corner portion 4A is provided so as to be received in the recess 3A. The extension 2a of the frame 2 bent along the other surface 4b of the heat sink 4 is disposed inside the protruding portion 3b.

ヒートシンク４は、一方表面４ａに沿って延びる方向において、外部リード５が突出する方向と交差する方向のヒートシンク４の端部が絶縁体３の端部を超えて延びるように設けられている。ヒートシンク４は絶縁体３の一方側で絶縁体３よりはみ出し寸法Ｌ１だけ長くなるように設けられており、他方側で絶縁体３よりはみ出し寸法Ｌ２だけ長くなるように設けられている。   The heat sink 4 is provided so that the end of the heat sink 4 extends beyond the end of the insulator 3 in the direction intersecting the direction in which the external leads 5 protrude in the direction extending along the one surface 4a. The heat sink 4 is provided on one side of the insulator 3 so as to be longer than the insulator 3 by an extension dimension L1, and is provided on the other side so as to be longer than the insulator 3 by an extension dimension L2.

ヒートシンク４は、一方表面４ａに沿って延びる方向において外部リード５が突出する方向と反対側のヒートシンク４の端部が絶縁体３の端部を超えて延びるように設けられている。ヒートシンク４は絶縁体３よりはみ出し寸法Ｌ３だけ長くなるように設けられている。はみ出し寸法Ｌ１〜Ｌ３は、それぞれヒートシンク４の放熱量の設定に応じて設定され得る。なお、ヒートシンク４は、パワーモジュール１０ａにネジで取り付けられていてもよく、また接着剤で取り付けられていてもよい。   The heat sink 4 is provided so that the end of the heat sink 4 opposite to the direction in which the external leads 5 protrude in the direction extending along the one surface 4 a extends beyond the end of the insulator 3. The heat sink 4 is provided to be longer than the insulator 3 by the protruding dimension L3. The protruding dimensions L <b> 1 to L <b> 3 can be set according to the setting of the heat dissipation amount of the heat sink 4. In addition, the heat sink 4 may be attached to the power module 10a with a screw, or may be attached with an adhesive.

ＩＧＢＴ１ａとダイオード１ｂとは、ボンディングワイヤ６で電気的に接続されている。このボンディングワイヤ６は、たとえばＡｌ（アルミニウム）ワイヤである。ダイオード１ｂは外部リード５とボンディングワイヤ６で電気的に接続されている。外部リード５は絶縁体３から突出するよう設けられている。   The IGBT 1 a and the diode 1 b are electrically connected by a bonding wire 6. The bonding wire 6 is, for example, an Al (aluminum) wire. The diode 1 b is electrically connected to the external lead 5 and the bonding wire 6. The external lead 5 is provided so as to protrude from the insulator 3.

外部リード５は、出力端子５ａ、Ｐ側ゲート５ｂ、Ｐ端子５ｃ、Ｎ側ゲート５ｄおよびＮ端子５ｅを有している。Ｐ側のダイオード１ｂは出力端子５ａにボンディングワイヤ６で電気的に接続されている。Ｐ側のＩＧＢＴ１ａはＰ側ゲート５ｂに電気的に接続されている。Ｎ側のＩＧＢＴ１ａはＮ側ゲート５ｄに電気的に接続されている。Ｎ側のダイオード１ｂはＮ端子５ｅに電気的に接続されている。   The external lead 5 has an output terminal 5a, a P-side gate 5b, a P terminal 5c, an N-side gate 5d, and an N terminal 5e. The P-side diode 1b is electrically connected to the output terminal 5a by a bonding wire 6. The P-side IGBT 1a is electrically connected to the P-side gate 5b. The N-side IGBT 1a is electrically connected to the N-side gate 5d. The N-side diode 1b is electrically connected to the N terminal 5e.

図３を参照して、半導体装置１０は、パワーモジュール１０ａの内部回路として３相ブリッジ回路を有していてもよい。この３相ブリッジ回路は、Ｐ端子（Ｐ）およびＮ端子（Ｎ）に主電源が接続されるよう構成されている。またＵ端子（Ｕ）、Ｖ端子（Ｖ）およびＷ端子（Ｗ）に出力が接続されるよう構成されている。また、図４を参照して、半導体装置１０は、パワーモジュール１０ａの内部回路として単相（フルブリッジ）回路を有していてもよい。また、図５を参照して、半導体装置１０は、パワーモジュール１０ａの内部回路としてハーフブリッジ回路を有していてもよい。   Referring to FIG. 3, semiconductor device 10 may have a three-phase bridge circuit as an internal circuit of power module 10a. This three-phase bridge circuit is configured such that a main power source is connected to a P terminal (P) and an N terminal (N). Further, the output is connected to the U terminal (U), the V terminal (V), and the W terminal (W). Referring to FIG. 4, semiconductor device 10 may have a single-phase (full bridge) circuit as an internal circuit of power module 10a. Referring to FIG. 5, the semiconductor device 10 may have a half bridge circuit as an internal circuit of the power module 10a.

なお、上記では、フレーム２の上において、ヒートシンク４の他方表面４ｂ側にダイオード１ｂが配置されているが、ヒートシンク４の他方表面４ｂ側にＩＧＢＴ１ａが配置されていてもよい。この場合、ダイオード１ｂより発熱量の多いＩＧＢＴ１ａがヒートシンク４の他方表面４ｂ側に配置される。これにより、ヒートシンク４の他方表面４ｂに沿って配置されたフレーム２とＩＧＢＴ１ａとの距離が小さくなる。これにより、ＩＧＢＴ１ａの熱をヒートシンク４の一方表面４ａおよび他方表面４ｂの両方で効果的に放熱することができる。   In the above description, the diode 1 b is arranged on the other surface 4 b side of the heat sink 4 on the frame 2, but the IGBT 1 a may be arranged on the other surface 4 b side of the heat sink 4. In this case, the IGBT 1 a that generates more heat than the diode 1 b is disposed on the other surface 4 b side of the heat sink 4. Thereby, the distance between the frame 2 disposed along the other surface 4b of the heat sink 4 and the IGBT 1a is reduced. Thereby, the heat of IGBT 1a can be effectively radiated by both one surface 4a and the other surface 4b of heat sink 4.

また、ヒートシンク４の一方表面４ａと交差する方向において、ヒートシンク４とフレーム２との対向面積ＯＡを増やすことができるように、ヒートシンク４とフレーム２とが設けられていればよい。そのため、上記ではヒートシンク４の一方表面４ａは平坦状に形成されている場合について説明したが、フレーム２との距離を小さくするために、ヒートシンク４の一方表面４ａはフレーム２に対して突出する部分を有していてもよい。   Further, the heat sink 4 and the frame 2 may be provided so that the opposing area OA between the heat sink 4 and the frame 2 can be increased in the direction intersecting the one surface 4a of the heat sink 4. Therefore, in the above description, the case where the one surface 4a of the heat sink 4 is formed flat has been described. However, in order to reduce the distance from the frame 2, the one surface 4a of the heat sink 4 protrudes from the frame 2. You may have.

次に、本実施の形態の半導体装置の製造方法について説明する。
図２を参照して、半導体チップ１、フレーム２、外部リード５の一部、ボンディングワイヤ６が絶縁体（樹脂）３によってトランスファーモールドで封止される。絶縁体（樹脂）３は、たとえばエポキシ樹脂などの熱硬化性樹脂である。トランスファーモールドの条件としては、一般的なトランスファーモールドの条件を適用することができる。 Next, a method for manufacturing the semiconductor device of the present embodiment will be described.
Referring to FIG. 2, semiconductor chip 1, frame 2, a part of external lead 5, and bonding wire 6 are sealed with an insulator (resin) 3 by transfer molding. The insulator (resin) 3 is a thermosetting resin such as an epoxy resin. As conditions for the transfer mold, general transfer mold conditions can be applied.

トランスファーモールドによって形成されたパワーモジュール１０ａにヒートシンク４が取り付けられる。この取り付けの際、絶縁体３の凹部３Ａにヒートシンク４のコーナ部４Ａが受入れられる。これにより、パワーモジュール１０ａにヒートシンク４が容易に位置決めされる。パワーモジュール１０ａにヒートシンク４が位置決めされた状態で、パワーモジュール１０ａにヒートシンク４がたとえばネジで固定される。   The heat sink 4 is attached to the power module 10a formed by transfer molding. During this attachment, the corner 4A of the heat sink 4 is received in the recess 3A of the insulator 3. Thereby, the heat sink 4 is easily positioned on the power module 10a. With the heat sink 4 positioned on the power module 10a, the heat sink 4 is fixed to the power module 10a with screws, for example.

次に、本実施の形態の半導体装置の作用効果について比較例と比較して説明する。
まず、本実施の形態の比較例１および２の半導体装置について説明する。図６および図７を参照して、本実施の形態の比較例１の半導体装置１０では、パワーモジュール１０ａは、ヒートシンク４の一方表面４ａにのみ取り付けられている。つまり、フレーム２がヒートシンク４の他方表面４ｂに沿って配置されていない。そのため、本実施の形態の比較例１ではフレーム２がヒートシンク４の他方表面４ｂに沿って配置されている場合と比較して放熱性が低くなる。 Next, the function and effect of the semiconductor device of this embodiment will be described in comparison with a comparative example.
First, the semiconductor devices of Comparative Examples 1 and 2 of the present embodiment will be described. With reference to FIGS. 6 and 7, in semiconductor device 10 of Comparative Example 1 of the present embodiment, power module 10 a is attached only to one surface 4 a of heat sink 4. That is, the frame 2 is not disposed along the other surface 4 b of the heat sink 4. For this reason, in Comparative Example 1 of the present embodiment, the heat dissipation becomes lower than when the frame 2 is arranged along the other surface 4b of the heat sink 4.

また、絶縁体３がヒートシンク４の他方表面４ｂ上に配置されていないため、ヒートシンク４の一方表面４ａと外部リード５との距離が小さくなる。このヒートシンク４の一方表面４ａと外部リード５との間の絶縁体３の表面距離が沿面距離ＡＤとなるが、本実施の形態の比較例１の半導体装置１０では、沿面距離ＡＤを確保することが困難である。   Further, since the insulator 3 is not disposed on the other surface 4b of the heat sink 4, the distance between the one surface 4a of the heat sink 4 and the external lead 5 is reduced. The surface distance of the insulator 3 between the one surface 4a of the heat sink 4 and the external lead 5 is the creepage distance AD. In the semiconductor device 10 of Comparative Example 1 of the present embodiment, the creepage distance AD is ensured. Is difficult.

図８および図９を参照して、本実施の形態の比較例２の半導体装置１０では、絶縁体３がヒートシンク４の他方表面４ｂ上にまで延在している。しかしながら、フレーム２のヒートシンク４の一方表面４ａに沿う方向に延長された部分は、ヒートシンク４の一方表面４ａを超えて延長されている。したがって、フレーム２のヒートシンク４の一方表面４ａに沿う方向に延長された部分とヒートシンク４との距離ＬＦが大きくなるため、放熱性が低下する。そのため、本実施の形態の比較例２では、フレーム２がヒートシンク４の他方表面４ｂに沿って配置されている場合と比較して放熱性が低くなる。   With reference to FIGS. 8 and 9, in semiconductor device 10 of Comparative Example 2 of the present embodiment, insulator 3 extends to the other surface 4 b of heat sink 4. However, the portion of the frame 2 that extends in the direction along the one surface 4 a of the heat sink 4 extends beyond the one surface 4 a of the heat sink 4. Therefore, since the distance LF between the heat sink 4 and the portion extended in the direction along the one surface 4a of the heat sink 4 of the frame 2 is increased, the heat dissipation is reduced. For this reason, in Comparative Example 2 of the present embodiment, the heat dissipation is lower than when the frame 2 is disposed along the other surface 4b of the heat sink 4.

続いて、本実施の形態の半導体装置について説明する。図２を参照して、本実施の形態の半導体装置１０によれば、絶縁体３で封止されたフレーム２は、ヒートシンク４の一方表面（主面）４ａおよび一方表面（主面）４ｂと隣接し、かつ一方表面（主面）４ａと交差する他方表面（側面）４ｂの双方の少なくとも一部に沿うように配置されている。   Next, the semiconductor device of this embodiment will be described. Referring to FIG. 2, according to semiconductor device 10 of the present embodiment, frame 2 sealed with insulator 3 includes one surface (main surface) 4 a and one surface (main surface) 4 b of heat sink 4. It arrange | positions along the at least one part of both the other surface (side surface) 4b which adjoins and cross | intersects one surface (main surface) 4a.

このため、半導体チップ１が保持された主面４ａに加えて側面４ｂで、フレーム２がヒートシンク４に対向する。したがって、半導体チップ１が保持されたフレーム２がヒートシンク４に対向する面積（対向面積）ＯＡを増やすことができる。これにより、ヒートシンク４の放熱量を高くすることができるため、半導体装置１０の放熱性を高くすることができる。   For this reason, the frame 2 faces the heat sink 4 on the side surface 4b in addition to the main surface 4a on which the semiconductor chip 1 is held. Therefore, the area (opposed area) OA where the frame 2 holding the semiconductor chip 1 faces the heat sink 4 can be increased. Thereby, since the heat dissipation of the heat sink 4 can be increased, the heat dissipation of the semiconductor device 10 can be increased.

また、絶縁体３で封止されたフレーム２は、ヒートシンク４の側面４ｂの少なくとも一部に沿うように配置されている。このとき、フレーム２を封止する絶縁体３はヒートシンク４の側面４ｂ上に設けられている。そのため、絶縁体３から突出する外部リード５とヒートシンク４との間に絶縁体３が配置されている。これにより、外部リード５とヒートシンク４との沿面距離ＡＤを確保することができる。したがって、外部リード５とヒートシンク４との絶縁性を確保することができる。   Further, the frame 2 sealed with the insulator 3 is arranged along at least a part of the side surface 4b of the heat sink 4. At this time, the insulator 3 for sealing the frame 2 is provided on the side surface 4 b of the heat sink 4. Therefore, the insulator 3 is disposed between the external lead 5 protruding from the insulator 3 and the heat sink 4. Thereby, the creeping distance AD between the external lead 5 and the heat sink 4 can be ensured. Therefore, the insulation between the external lead 5 and the heat sink 4 can be ensured.

また、絶縁体３をヒートシンク４の側面４ｂ上に配置しても外部リード５とヒートシンク４との距離はあまり変化していない。つまり外部リード５とヒートシンク４との距離を維持することができる。そのため、外部リード５とヒートシンク４との距離を広げることなく、外部リード５とヒートシンク４との沿面距離ＡＤを確保することができる。これにより、半導体装置１０を大型化することなく、絶縁性を確保することができる。   Even if the insulator 3 is disposed on the side surface 4b of the heat sink 4, the distance between the external lead 5 and the heat sink 4 does not change much. That is, the distance between the external lead 5 and the heat sink 4 can be maintained. Therefore, the creepage distance AD between the external lead 5 and the heat sink 4 can be ensured without increasing the distance between the external lead 5 and the heat sink 4. Thereby, insulation can be ensured without enlarging the semiconductor device 10.

本実施の形態の半導体装置１０では、絶縁体３は、ヒートシンク４の一方表面４ａに沿うように配置された平面部分３ａと他方表面４ｂに沿うように配置された突起部分３ｂとで規定される凹部３Ａを含み、ヒートシンク４は平面部分３ａに沿う一方表面４ａと突起部分３ｂに沿う他方表面４ｂとで規定されるコーナ部４Ａを有し、コーナ部４Ａを凹部３Ａに受入れられるようにしている。   In the semiconductor device 10 according to the present embodiment, the insulator 3 is defined by the planar portion 3a disposed along the one surface 4a of the heat sink 4 and the protruding portion 3b disposed along the other surface 4b. The heat sink 4 includes a concave portion 3A, and has a corner portion 4A defined by one surface 4a along the flat surface portion 3a and the other surface 4b along the protruding portion 3b so that the corner portion 4A can be received in the concave portion 3A. .

これにより、絶縁体３にヒートシンク４が取り付けられる際、絶縁体３の凹部３Ａにヒートシンク４のコーナ部４Ａをあわせることができる。そのため、絶縁体３にヒートシンク４を容易に位置決めすることができる。また、ヒートシンク４の側面４ｂに沿って絶縁体３に封止されたフレーム２の延長部２ａを確実に配置することもできる。したがって、確実に放熱性を高くすることもできる。   Thereby, when the heat sink 4 is attached to the insulator 3, the corner portion 4 </ b> A of the heat sink 4 can be aligned with the recess 3 </ b> A of the insulator 3. Therefore, the heat sink 4 can be easily positioned on the insulator 3. Further, the extension 2a of the frame 2 sealed by the insulator 3 can be reliably arranged along the side surface 4b of the heat sink 4. Therefore, the heat dissipation can be reliably increased.

（実施の形態２）
本発明の実施の形態２は、上記の実施の形態１と比較して、絶縁体３の形状が主に異なっている。 (Embodiment 2)
The second embodiment of the present invention is mainly different from the first embodiment in the shape of the insulator 3.

図１０を参照して、半導体装置１０では、絶縁体３は、外部リード５が突出する端面３ｃを有し、端面３ｃは外部リード５が突出する方向に対して交差する方向に設けられている。絶縁体３の端面３ｃは、基板１１の上面１１ａに接触して半導体装置１０を支持可能に構成されている。基板１１はたとえばプリント基板である。外部リード５は、絶縁体３の端面３ｃが基板１１の上面１１ａに接触した状態で基板１１のスルーホール１１ｂに挿入されている。このようにして、半導体装置１０は基板１１に実装されている。   Referring to FIG. 10, in semiconductor device 10, insulator 3 has end surface 3 c from which external lead 5 projects, and end surface 3 c is provided in a direction intersecting the direction in which external lead 5 projects. . The end surface 3 c of the insulator 3 is configured to be able to support the semiconductor device 10 by contacting the upper surface 11 a of the substrate 11. The substrate 11 is a printed circuit board, for example. The external lead 5 is inserted into the through hole 11 b of the substrate 11 with the end surface 3 c of the insulator 3 in contact with the upper surface 11 a of the substrate 11. In this way, the semiconductor device 10 is mounted on the substrate 11.

絶縁体３の端面３ｃとヒートシンク４の他方表面４ｂとの間に、ＩＧＢＴ１ａおよびダイオード１ｂが搭載されたフレーム２の一部が配置されている。半導体装置１０が基板１１に実装された状態では、ヒートシンク４の他方表面４ｂに沿って配置されたフレーム２の延長部２ａは、基板１１の上面１１ａに沿って延びるように配置されている。   A part of the frame 2 on which the IGBT 1 a and the diode 1 b are mounted is disposed between the end surface 3 c of the insulator 3 and the other surface 4 b of the heat sink 4. In a state where the semiconductor device 10 is mounted on the substrate 11, the extension 2 a of the frame 2 disposed along the other surface 4 b of the heat sink 4 is disposed so as to extend along the upper surface 11 a of the substrate 11.

なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。   In addition, since the structure and manufacturing method other than this of this Embodiment are the same as that of Embodiment 1 mentioned above, the same code | symbol is attached | subjected about the same element and the description is not repeated.

次に、本実施の形態の半導体装置の作用効果について比較例と比較して説明する。
図１１を参照して、本実施の形態の比較例１の半導体装置１０ようにＳＩＰ形状のパワーモジュール１０ａでは、外部リード５はパッケージの片側から突出している。パワーモジュール１０ａにヒートシンク４が取り付けられている。ヒートシンク４はフィン４ｄを有していてもよい。外部リード５がパッケージの片側から突出しているため、半導体装置１０は基板１１に立てた状態で実装されている。そのため、半導体装置１０を外部リード５のみで支えなければならない場合がある。この場合、振動などにより外部リード５に応力が加わることで外部リード５が破断するおそれがある。 Next, the function and effect of the semiconductor device of this embodiment will be described in comparison with a comparative example.
Referring to FIG. 11, in the SIP-shaped power module 10 a like the semiconductor device 10 of the comparative example 1 of the present embodiment, the external lead 5 protrudes from one side of the package. A heat sink 4 is attached to the power module 10a. The heat sink 4 may have fins 4d. Since the external leads 5 protrude from one side of the package, the semiconductor device 10 is mounted on the substrate 11 in a standing state. Therefore, the semiconductor device 10 may need to be supported only by the external leads 5. In this case, there is a possibility that the external lead 5 may be broken by applying stress to the external lead 5 due to vibration or the like.

これに対して、本実施の形態の半導体装置１０によれば、半導体チップ１と電気的に接続され、かつ絶縁体３から突出する外部リード５をさらに備え、絶縁体３は、外部リード５が突出する端面３ｃを有し、端面３ｃが外部リード５が突出する方向に対して交差する方向に設けられており、端面３ｃとヒートシンク４の他方表面４ｂとの間にフレーム２の一部が配置されている。   On the other hand, according to the semiconductor device 10 of the present embodiment, the external lead 5 that is electrically connected to the semiconductor chip 1 and protrudes from the insulator 3 is further provided. The end surface 3c protrudes, the end surface 3c is provided in a direction intersecting the direction in which the external lead 5 protrudes, and a part of the frame 2 is disposed between the end surface 3c and the other surface 4b of the heat sink 4. Has been.

本実施の形態の半導体装置１０では、絶縁体３の端面３ｃが外部リード５が突出する方向に対して交差する方向に設けられているため、端面３ｃで基板１１に接触することができる。そのため、絶縁体３の端面３ｃで半導体装置１０を支えることができる。これにより、外部リード５が支える荷重を低減することができる。したがって、振動などにより外部リード５が破断することを抑制することができる。   In the semiconductor device 10 of the present embodiment, since the end surface 3c of the insulator 3 is provided in a direction intersecting with the direction in which the external lead 5 protrudes, the end surface 3c can contact the substrate 11. Therefore, the semiconductor device 10 can be supported by the end surface 3 c of the insulator 3. Thereby, the load which the external lead 5 supports can be reduced. Therefore, it is possible to prevent the external lead 5 from being broken due to vibration or the like.

また、絶縁体３に端面３ｃが形成されるため、外部リード５とヒートシンク４との沿面距離ＡＤを大きくすることができる。   Further, since the end face 3 c is formed on the insulator 3, the creepage distance AD between the external lead 5 and the heat sink 4 can be increased.

また、絶縁体３の端面３ｃで半導体装置１０が基板１１に支持されるため、半導体装置１０を基板１１に安定した状態で保持することができる。また、絶縁体３の端面３ｃで半導体装置１０が基板１１に取り付けられるため、半導体装置１０を基板１１に容易に位置決めすることができる。   In addition, since the semiconductor device 10 is supported on the substrate 11 by the end face 3c of the insulator 3, the semiconductor device 10 can be held on the substrate 11 in a stable state. In addition, since the semiconductor device 10 is attached to the substrate 11 at the end face 3c of the insulator 3, the semiconductor device 10 can be easily positioned on the substrate 11.

絶縁体３の端面３ｃとヒートシンク４の他方表面４ｂとの間にフレーム２の一部が配置されているため、絶縁体３の端面３ｃとヒートシンク４の他方表面４ｂとの間のスペースを利用して半導体装置１０の放熱性を高くすることができる。   Since a part of the frame 2 is disposed between the end surface 3c of the insulator 3 and the other surface 4b of the heat sink 4, a space between the end surface 3c of the insulator 3 and the other surface 4b of the heat sink 4 is used. Thus, the heat dissipation of the semiconductor device 10 can be increased.

（実施の形態３）
本発明の実施の形態３は、上記の実施の形態１と比較して、フレーム、絶縁体およびヒートシンクの形状が主に異なっている。本実施の形態では、半導体装置の一例として、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）形状のパワーモジュールを備えた半導体装置について説明する。 (Embodiment 3)
The third embodiment of the present invention is mainly different from the first embodiment in the shapes of the frame, the insulator, and the heat sink. In this embodiment, a semiconductor device including a DIP (Dual Inline Package) power module will be described as an example of the semiconductor device.

図１２を参照して、ヒートシンク４の他方表面４ｂは、一方表面４ａの一方端に配置された第１他方表面４ｂ1と一方表面４ａの他方端に配置された第２他方表面４ｂ2とを有している。ヒートシンク４の第１他方表面４ｂ1と第２他方表面４ｂ2との少なくとも一部に絶縁体３が配置されている。ヒートシンク４は、ヒートシンク４の第１他方表面４ｂ1と第２他方表面４ｂ2とがフレーム２で挟まれるように配置されている。 Referring to FIG. 12, the other surface 4b of the heat sink 4 includes a first other surface 4b 1 disposed at one end of the one surface 4a and a second other surface 4b 2 disposed at the other end of the one surface 4a. Have. The insulator 3 is disposed on at least a part of the first other surface 4b 1 and the second other surface 4b 2 of the heat sink 4. The heat sink 4 is disposed so that the first other surface 4b 1 and the second other surface 4b 2 of the heat sink 4 are sandwiched between the frames 2.

絶縁体３は、ヒートシンク４が配置された側（フレーム２に一方面側）の外部リード５からの高さＨ１が、半導体チップ１（ＩＧＢＴ１ａおよびダイオード１ｂ）が配置された側（フレーム２の他方面側）の外部リード５からの高さＨ２より大きくなるように形成されている。   The insulator 3 has a height H1 from the external lead 5 on the side where the heat sink 4 is disposed (one side of the frame 2) on the side where the semiconductor chip 1 (IGBT 1a and diode 1b) is disposed (other frame 2). It is formed so as to be larger than the height H2 from the external lead 5 on the front side.

外部リード５は、絶縁体３から突出しており、半導体チップ１（ＩＧＢＴ１ａおよびダイオード１ｂ）が配置された側に屈曲している。外部リード５の屈曲した先端部５ｔの長さは、絶縁体３の外部リード５からの高さＨ２よりも大きくなるように設けられている。また、ヒートシンク４の一方表面４ａに沿って延びる方向の形状は、ヒートシンク４の放熱量の設定に応じて形成され得る。   The external lead 5 protrudes from the insulator 3 and is bent toward the side where the semiconductor chip 1 (IGBT 1a and diode 1b) is disposed. The length of the bent tip portion 5t of the external lead 5 is provided so as to be larger than the height H2 of the insulator 3 from the external lead 5. Further, the shape in the direction extending along the one surface 4 a of the heat sink 4 can be formed according to the setting of the heat dissipation amount of the heat sink 4.

また、ヒートシンク４は、図１３に示すように断面視において凸形状を有していてもよい。図１３を参照して、本実施の形態の変形例の半導体装置１０では、ヒートシンク４は、第１他方表面４ｂ1と第２他方表面４ｂ2とに交差する方向に外側に張出する張出部４ｃを有している。張出部４ｃは、絶縁体３の外延部を超えて外側に張り出すように形成されていてもよい。 Further, the heat sink 4 may have a convex shape in a sectional view as shown in FIG. Referring to FIG. 13, in the semiconductor device 10 according to the modification of the present embodiment, the heat sink 4 projects outward in a direction intersecting the first other surface 4b 1 and the second other surface 4b 2. It has a part 4c. The overhang portion 4 c may be formed so as to overhang the outer extension portion of the insulator 3.

張出部４ｃの絶縁体３と対向する面４ｃ1と、絶縁体３とは離れて配置されている。絶縁体３は、ヒートシンク４の他方表面４ｂの一部であって、張出部４ｃと連続する部分には配置されていない。張出部４ｃの絶縁体３と対向する面４ｃ1と、他方表面４ｂの一部と絶縁体３の下面とによって空間Ｓが形成されている。ヒートシンク４の張出部４ｃと絶縁体３のとの間には空間Ｓが設けられている。この空間Ｓには、絶縁体３が配置されていない。 The surface 4c 1 facing the insulator 3 of the overhanging portion 4c and the insulator 3 are arranged apart from each other. The insulator 3 is a part of the other surface 4b of the heat sink 4 and is not disposed in a portion continuous with the overhanging portion 4c. A space S is formed by the surface 4c 1 of the overhanging portion 4c facing the insulator 3, a part of the other surface 4b, and the lower surface of the insulator 3. A space S is provided between the overhanging portion 4 c of the heat sink 4 and the insulator 3. The insulator 3 is not disposed in the space S.

なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。   In addition, since the structure and manufacturing method other than this of this Embodiment are the same as that of Embodiment 1 mentioned above, the same code | symbol is attached | subjected about the same element and the description is not repeated.

次に、本実施の形態の半導体装置の作用効果について比較例と比較して説明する。
図１４および図１５を参照して、本実施の形態の比較例１の半導体装置１０ようにＤＩＰ形状のパワーモジュール１０ａはパッケージの両側から外部リード５が突出している。外部リード５が突出する側と反対側においてパワーモジュール１０ａにヒートシンク４が取り付けられている。半導体装置１０は、外部リード５によって基板１１に実装されている。 Next, the function and effect of the semiconductor device of this embodiment will be described in comparison with a comparative example.
Referring to FIGS. 14 and 15, external leads 5 protrude from both sides of the package of DIP-shaped power module 10 a as in semiconductor device 10 of Comparative Example 1 of the present embodiment. The heat sink 4 is attached to the power module 10a on the side opposite to the side from which the external leads 5 protrude. The semiconductor device 10 is mounted on the substrate 11 by the external leads 5.

パワーモジュール１０ａは、ヒートシンク４の一方表面４ａにのみ取り付けられている。そのため、本実施の形態の比較例１ではフレーム２がヒートシンク４の他方表面４ｂに沿って配置されている場合と比較して放熱性が低くなる。また、絶縁体３がヒートシンク４の他方表面４ｂに配置されていないため、ヒートシンク４の一方表面４ａと外部リード５との間の沿面距離ＡＤが小さくなる。   The power module 10 a is attached only to the one surface 4 a of the heat sink 4. For this reason, in Comparative Example 1 of the present embodiment, the heat dissipation becomes lower than when the frame 2 is arranged along the other surface 4b of the heat sink 4. Further, since the insulator 3 is not disposed on the other surface 4 b of the heat sink 4, the creepage distance AD between the one surface 4 a of the heat sink 4 and the external lead 5 is reduced.

これに対して、本実施の形態の半導体装置１０によれば、ヒートシンク４の他方表面４ｂは、一方表面４ａの一方端に配置された第１他方表面４ｂ1と、一方表面４ａの他方端に配置された第２他方表面４ｂ2とを含んでいる。 On the other hand, according to the semiconductor device 10 of the present embodiment, the other surface 4b of the heat sink 4 is provided at the first other surface 4b 1 disposed at one end of the one surface 4a and at the other end of the one surface 4a. And a second other surface 4b 2 arranged.

そのため、第１他方表面４ｂ1および第２他方表面４ｂ2の双方で、フレーム２との対向面積ＯＡを形成することができる。このため、第１他方表面４ｂ1または第２他方表面４ｂ2の一方で対向面積ＯＡを形成する場合と比較して放熱量を倍にすることができる。そしたがって、放熱量を増やすことができるため、放熱性を高くすることができる。 Therefore, the opposing area OA to the frame 2 can be formed on both the first other surface 4b 1 and the second other surface 4b 2 . For this reason, compared with the case where the opposing area OA is formed on one side of the first other surface 4b 1 or the second other surface 4b 2 , the heat radiation amount can be doubled. Therefore, since the amount of heat radiation can be increased, heat dissipation can be increased.

本実施の形態の変形例の半導体装置１０によれば、ヒートシンク４は、他方表面４ｂに交差する方向に外側に張出する張出部４ｃを含み、張出部４ｃと絶縁体３との間に空間Ｓが設けられている。   According to the semiconductor device 10 of the modification of the present embodiment, the heat sink 4 includes the overhanging portion 4c that overhangs in the direction intersecting the other surface 4b, and between the overhanging portion 4c and the insulator 3. A space S is provided.

これにより、張出部４ｃによりヒートシンク４の面積を大きくすることができる。そのため、放熱性を高くすることができる。また、張出部４ｃと絶縁体３との間に空間Ｓが設けられていることにより、外部リード５から絶縁体３が配置されていないヒートシンク４の他方表面４ｂの一部までの沿面距離ＡＤを確保することができる。そのため、ヒートシンク４の面積を大きくしつつ、沿面距離ＡＤを確保することができる。したがって、放熱性を高くしつつ絶縁性を確保することができる。   Thereby, the area of the heat sink 4 can be enlarged by the overhang | projection part 4c. Therefore, heat dissipation can be increased. Further, since the space S is provided between the overhanging portion 4c and the insulator 3, the creepage distance AD from the external lead 5 to a part of the other surface 4b of the heat sink 4 where the insulator 3 is not disposed. Can be secured. Therefore, the creepage distance AD can be secured while increasing the area of the heat sink 4. Therefore, insulation can be ensured while increasing heat dissipation.

上記の各実施の形態は、適時組み合わせることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The above embodiments can be combined in a timely manner.
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１ 半導体チップ、１ａ ＩＧＢＴ、１ｂ ダイオード、２ フレーム、２ａ 延長部、３ 絶縁体、３Ａ 凹部、３ａ 平面部分、３ｂ 突起部分、３ｃ 端面、４ ヒートシンク、４Ａ コーナ部、４ａ 一方表面（主面）、４ｂ 他方表面（側面）、４ｂ1 第１他方表面、４ｂ2 第２他方表面、４ｃ 張出部、５ｔ 先端部、５ 外部リード、５ａ 出力端子、６ ボンディングワイヤ、１０ａ パワーモジュール、１０ 半導体装置、１１ 基板、ＡＤ 沿面距離、ＯＡ 対向面積、Ｓ 空間。 DESCRIPTION OF SYMBOLS 1 Semiconductor chip, 1a IGBT, 1b diode, 2 frame, 2a extension part, 3 insulator, 3A recessed part, 3a plane part, 3b protrusion part, 3c end surface, 4 heat sink, 4A corner part, 4a One surface (main surface), 4b other surface (side surface), 4b 1 first other surface, 4b 2 second other surface, 4c overhang, 5t tip, 5 external lead, 5a output terminal, 6 bonding wire, 10a power module, 10 semiconductor device, 11 Substrate, AD creepage distance, OA facing area, S space.

Claims (6)

半導体チップと、
前記半導体チップを保持するフレームと、
前記半導体チップと前記フレームとを封止する絶縁体と、
前記絶縁体を挟んで前記フレームと対向するように配置されたヒートシンクとを備え、
前記フレームは前記ヒートシンクの一方表面および前記一方表面と隣接し、かつ前記一方表面と交差する他方表面の双方の少なくとも一部に沿うように配置されている、半導体装置。 A semiconductor chip;
A frame for holding the semiconductor chip;
An insulator for sealing the semiconductor chip and the frame;
A heat sink disposed to face the frame across the insulator,
The semiconductor device, wherein the frame is arranged along at least a part of both one surface of the heat sink and the other surface adjacent to the one surface and intersecting the one surface. 前記絶縁体は、前記ヒートシンクの前記一方表面に沿うように配置された平面部分と前記他方表面に沿うように配置された突起部分とで規定される凹部を含み、
前記ヒートシンクは前記平面部分に沿う前記一方表面と前記突起部分に沿う前記他方表面とで規定されるコーナ部を有し、
前記コーナ部を前記凹部に受入れられるようにした、請求項１に記載の半導体装置。 The insulator includes a concave portion defined by a planar portion arranged along the one surface of the heat sink and a protruding portion arranged along the other surface,
The heat sink has a corner portion defined by the one surface along the planar portion and the other surface along the protruding portion,
The semiconductor device according to claim 1, wherein the corner portion can be received in the concave portion. 前記半導体チップと電気的に接続され、かつ前記絶縁体から突出する外部リードをさらに備え、
前記絶縁体は、前記外部リードが突出する端面を有し、該端面は前記外部リードが突出する方向に対して交差する方向に設けられており、
前記端面と前記ヒートシンクの前記他方表面との間に前記フレームの一部が配置されている、請求項１または２に記載の半導体装置。 An external lead electrically connected to the semiconductor chip and protruding from the insulator;
The insulator has an end surface from which the external lead protrudes, and the end surface is provided in a direction intersecting the direction in which the external lead protrudes,
The semiconductor device according to claim 1, wherein a part of the frame is disposed between the end surface and the other surface of the heat sink. 前記ヒートシンクの前記他方表面は、前記一方表面の一方端に配置された第１他方表面と、前記一方表面の他方端に配置された第２他方表面とを含んでいる、請求項１または２に記載の半導体装置。   The said other surface of the said heat sink contains the 1st other surface arrange | positioned at one end of the said one surface, and the 2nd other surface arrange | positioned at the other end of the said one surface. The semiconductor device described. 前記ヒートシンクは、前記他方表面に交差する方向に外側に張出する張出部を含み、
前記張出部と前記絶縁体との間に空間が設けられている、請求項４に記載の半導体装置。 The heat sink includes a projecting portion that projects outward in a direction intersecting the other surface,
The semiconductor device according to claim 4, wherein a space is provided between the protruding portion and the insulator. 前記半導体チップは、電力を制御するパワーチップを含む、請求項１〜５のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor chip includes a power chip that controls electric power.
JP2010144030A 2010-06-24 2010-06-24 Semiconductor device Expired - Fee Related JP5181310B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010144030A JP5181310B2 (en) 2010-06-24 2010-06-24 Semiconductor device
KR1020110043724A KR101265046B1 (en) 2010-06-24 2011-05-11 semiconductor device
CN2011101469164A CN102237321B (en) 2010-06-24 2011-05-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010144030A JP5181310B2 (en) 2010-06-24 2010-06-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2012009610A true JP2012009610A (en) 2012-01-12
JP5181310B2 JP5181310B2 (en) 2013-04-10

Family

ID=44887832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010144030A Expired - Fee Related JP5181310B2 (en) 2010-06-24 2010-06-24 Semiconductor device

Country Status (3)

Country Link
JP (1) JP5181310B2 (en)
KR (1) KR101265046B1 (en)
CN (1) CN102237321B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027045A (en) * 2012-07-25 2014-02-06 Denso Corp Semiconductor device
JP2017022209A (en) * 2015-07-08 2017-01-26 三菱電機株式会社 Semiconductor module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347531A (en) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 Plastic packaging type intelligent power module and radiator structure thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592155U (en) * 1982-06-29 1984-01-09 日本電気株式会社 Resin-encapsulated integrated circuit
JPH06275760A (en) * 1993-03-19 1994-09-30 Sumitomo Metal Mining Co Ltd Semiconductor device
JPH09153574A (en) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp Semiconductor device and semiconductor module
JPH09172126A (en) * 1995-12-18 1997-06-30 Matsushita Electron Corp Resin-sealed semiconductor device and its manufacture
JP2004095965A (en) * 2002-09-02 2004-03-25 Sanken Electric Co Ltd Resin sealed semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229535A (en) 2002-02-05 2003-08-15 Sanyo Electric Co Ltd Hybrid integrated circuit device
CN100490140C (en) * 2003-07-15 2009-05-20 飞思卡尔半导体公司 Double gauge lead frame
JP2009010213A (en) 2007-06-28 2009-01-15 Sanyo Electric Co Ltd Hybrid integrated circuit device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592155U (en) * 1982-06-29 1984-01-09 日本電気株式会社 Resin-encapsulated integrated circuit
JPH06275760A (en) * 1993-03-19 1994-09-30 Sumitomo Metal Mining Co Ltd Semiconductor device
JPH09153574A (en) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp Semiconductor device and semiconductor module
JPH09172126A (en) * 1995-12-18 1997-06-30 Matsushita Electron Corp Resin-sealed semiconductor device and its manufacture
JP2004095965A (en) * 2002-09-02 2004-03-25 Sanken Electric Co Ltd Resin sealed semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027045A (en) * 2012-07-25 2014-02-06 Denso Corp Semiconductor device
JP2017022209A (en) * 2015-07-08 2017-01-26 三菱電機株式会社 Semiconductor module

Also Published As

Publication number Publication date
KR101265046B1 (en) 2013-05-16
CN102237321B (en) 2013-09-18
CN102237321A (en) 2011-11-09
JP5181310B2 (en) 2013-04-10
KR20110140076A (en) 2011-12-30

Similar Documents

Publication Publication Date Title
JP6503097B2 (en) Power module semiconductor device
JP4455488B2 (en) Semiconductor device
JP5163055B2 (en) Power semiconductor module
CN106252320B (en) Semiconductor device with a plurality of semiconductor chips
WO2014002442A1 (en) Semiconductor device and semiconductor device connection structure
CN102412211B (en) Electronic device
JP5136343B2 (en) Semiconductor device
JP5626274B2 (en) Semiconductor device
JP2004534392A (en) Improved surface mount package
KR101321277B1 (en) Power module package and method for manufacturing the same
JP2014099547A (en) Power semiconductor module and method of manufacturing the same
JP5895220B2 (en) Manufacturing method of semiconductor device
CN108155168B (en) Electronic device
KR20170092112A (en) Resin-encapsulated semiconductor device
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
JP5181310B2 (en) Semiconductor device
US7034385B2 (en) Topless semiconductor package
KR20130045596A (en) Power module package and method for manufacturing the same
US20150144991A1 (en) Power module package and method of manufacturing the same
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
JP2008282867A (en) Power semiconductor device, electronic apparatus and lead frame member and method for manufacturing power semiconductor device
US11380608B2 (en) Semiconductor module
JP7479771B2 (en) Semiconductor device, manufacturing method thereof, and power conversion device
JP4556732B2 (en) Semiconductor device and manufacturing method thereof
JP2018073923A (en) Power semiconductor device, method of manufacturing the same, and power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees