JP2012004180A - Manufacturing method of ceramic electronic component - Google Patents
Manufacturing method of ceramic electronic component Download PDFInfo
- Publication number
- JP2012004180A JP2012004180A JP2010135284A JP2010135284A JP2012004180A JP 2012004180 A JP2012004180 A JP 2012004180A JP 2010135284 A JP2010135284 A JP 2010135284A JP 2010135284 A JP2010135284 A JP 2010135284A JP 2012004180 A JP2012004180 A JP 2012004180A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electronic component
- mother block
- ceramic electronic
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
本発明は、セラミック電子部品の製造方法に関する。特に、本発明は、外部電極の少なくとも一部を内部電極を含むセラミック素体と同時焼成する、すなわちコファイアにより形成するセラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a ceramic electronic component. In particular, the present invention relates to a method of manufacturing a ceramic electronic component in which at least a part of an external electrode is co-fired with a ceramic body including the internal electrode, that is, formed by a cofire.
近年、セラミックコンデンサなどの各種セラミック電子部品は、小型かつ高機能であることから、種々の電子機器において多用されるようになってきている。 In recent years, various ceramic electronic components such as ceramic capacitors have been increasingly used in various electronic devices because of their small size and high functionality.
図18に、従来のセラミックコンデンサ100の略図的断面図を示す。図18に示すように、セラミックコンデンサ100は、直方体状のセラミック素体101を備えている。セラミック素体101の内部には、第1及び第2の内部電極102,103が形成されている。セラミック素体101の表面の上には、第1または第2の内部電極102,103に電気的に接続されている第1及び第2の外部電極104,105が形成されている。第1及び第2の外部電極104,105のそれぞれは、セラミック素体101の第1または第2の主面101a、101bの上に形成されている第1及び第2の部分104a、105a、104b、105bと、第1または第2の端面101c、101dの上に形成されている第3の部分104c、105cとを有する。
FIG. 18 shows a schematic cross-sectional view of a conventional
一般的に、第1及び第2の外部電極104,105は、セラミック素体101の上に形成されている下地電極層と、その下地電極層の上に形成されている1または複数のめっき層とを有する。これらのうち、下地電極層の形成方法としては、導電性ペーストに浸漬することにより導電性ペーストを塗布するディップ法が一般的に使用される。
In general, the first and second
しかしながら、下地電極層をディップ法により形成した場合は、下地電極層は、導電性ペーストの表面張力により、丸みを帯びた形状となる。よって、地電極層のうち、主面101a、101bや側面101c、101dの上に位置する部分と比較して、角部や稜線部の上に位置する部分が薄くなる。このため、塗布厚を薄くしすぎると、セラミック素体101の角部や稜線部の上に、下地電極層が好適に形成されなくなる場合がある。このため、セラミック素体101の角部や稜線部の上にも下地電極層が好適に形成されるように、下地電極層を厚く形成する必要がある。しかしながら、その場合は、下地電極層のうち、主面101a、101bの上に位置する部分の厚みh101が厚くなるため、セラミックコンデンサ100全体の厚みh100も大きくなり、セラミックコンデンサ100の低背化が困難であるという問題がある。また、セラミックコンデンサ100を実装基板に実装した際の実装基板とセラミック素体101までの距離(以下、「スタンドオフ」とする。)が長くなるという問題がある。
However, when the base electrode layer is formed by the dipping method, the base electrode layer has a rounded shape due to the surface tension of the conductive paste. Therefore, in the ground electrode layer, the portions located on the corner portions and the ridge line portions are thinner than the portions located on the
外部電極の他の形成方法としては、例えば下記の特許文献1などに記載されているように、生のマザーブロックの表面に導電性ペーストを塗布し、焼成、マザーブロックの切断等を適宜行うことにより外部電極を形成する方法が知られている。この方法によれば、外部電極のうち、セラミック素体の主面上に位置する部分の厚みを薄くできる。従って、低背であり、かつ、スタンドオフを短くし得るセラミック電子部品を得ることができる。
As another method of forming the external electrode, for example, as described in
しかしながら、未焼成の生のマザーブロックは、焼成済みのマザーブロックと較べて軟らかく、変形しやすい。このため、導電性ペーストをスクリーン印刷法などの各種印刷法を用いて塗布することにより外部電極を形成した場合、スキージなどによりマザーブロックが押圧されることにより、マザーブロックが変形する場合がある。マザーブロックが変形すると、印刷精度が低下したり、塗布膜の形状が悪化したりする場合がある。従って、高い形状精度でセラミック電子部品を作製することが困難である。 However, the unfired raw mother block is softer and more easily deformed than the fired mother block. For this reason, when an external electrode is formed by applying a conductive paste using various printing methods such as a screen printing method, the mother block may be deformed by pressing the mother block with a squeegee or the like. When the mother block is deformed, the printing accuracy may be lowered, or the shape of the coating film may be deteriorated. Therefore, it is difficult to produce a ceramic electronic component with high shape accuracy.
本発明は、かかる点に鑑みてなされたものであり、その目的は、高さ寸法の小さいセラミック電子部品を高い形状精度で製造することができるセラミック電子部品の製造方法を提供することにある。 This invention is made | formed in view of this point, The objective is to provide the manufacturing method of the ceramic electronic component which can manufacture a ceramic electronic component with a small height dimension with high shape accuracy.
本発明に係るセラミック電子部品の製造方法は、セラミック素体と、セラミック素体の表面の上に形成された外部電極とを有するセラミック電子部品の製造方法に関する。本発明に係るセラミック電子部品の製造方法は、第1〜第3の工程を備えている。第1の工程は、未焼成のセラミックマザーブロックのカッティングライン上に、レーザー光を照射することにより、複数の空孔を形成する工程である。第2の工程は、複数の空孔が形成された未焼成のセラミックマザーブロックの上に、導電性ペーストを塗布する工程である。第3の工程は、導電性ペーストが塗布された未焼成のセラミックマザーブロックを、カッティングラインにおいて複数に分断することにより、複数の未焼成のセラミック素体を作製し、複数の未焼成のセラミック素体を焼成することによりセラミック電子部品を複数作製する工程である。 The method for manufacturing a ceramic electronic component according to the present invention relates to a method for manufacturing a ceramic electronic component having a ceramic element body and external electrodes formed on the surface of the ceramic element body. The method for manufacturing a ceramic electronic component according to the present invention includes first to third steps. The first step is a step of forming a plurality of holes by irradiating a laser beam on a cutting line of an unfired ceramic mother block. The second step is a step of applying a conductive paste on an unfired ceramic mother block in which a plurality of holes are formed. The third step is to produce a plurality of unfired ceramic elements by dividing the unfired ceramic mother block coated with the conductive paste into a plurality of parts in the cutting line. This is a step of producing a plurality of ceramic electronic components by firing the body.
なお、本発明において、「カッティングライン」は、第3の工程において分断しようとするラインであり、仮想上のラインである。 In the present invention, the “cutting line” is a line to be divided in the third step, and is a virtual line.
本発明に係るセラミック電子部品の製造方法のある特定の局面では、複数の空孔をアライメントマークとして利用してカッティングラインを特定し、当該特定されたカッティングラインで未焼成のセラミックマザーブロックを複数に分断する。この場合、カッティングライン特定のためのアライメントマークを別途形成する必要がないため、セラミック電子部品の製造が容易となる。また、セラミックマザーブロックの分断を高精度に行うことができる。 In a specific aspect of the method for manufacturing a ceramic electronic component according to the present invention, a cutting line is specified by using a plurality of holes as alignment marks, and a plurality of unfired ceramic mother blocks are provided by the specified cutting line. Divide. In this case, since it is not necessary to separately form an alignment mark for specifying the cutting line, it is easy to manufacture a ceramic electronic component. Moreover, the ceramic mother block can be divided with high accuracy.
本発明に係るセラミック電子部品の製造方法の別の特定の局面では、複数の空孔が除去されるように、未焼成のセラミックマザーブロックをダイシングすることによって複数に分断する。この場合、製造されるセラミック電子部品に空孔を形成していた壁部が残らなくなる。また、焼成工程の前に空孔を構成していた壁部が除去されるため、他の部分と剛性が異なる部分がなくなる。従って、焼成工程において内部応力が生じ難く、製造されるセラミック電子部品に構造欠陥などが生じることを抑制することができる。 In another specific aspect of the method of manufacturing a ceramic electronic component according to the present invention, the green ceramic mother block is divided into a plurality of pieces by dicing so that the plurality of holes are removed. In this case, the wall part which has formed the hole in the manufactured ceramic electronic component does not remain. Moreover, since the wall part which comprised the void | hole before the baking process is removed, the part from which rigidity differs from another part is lose | eliminated. Therefore, internal stress is unlikely to occur in the firing process, and structural defects and the like can be suppressed from being produced in the manufactured ceramic electronic component.
本発明に係るセラミック電子部品の製造方法のさらに他の特定の局面では、カッティングラインには、第1の方向に沿った複数の第1のカッティングラインと、第1の方向に垂直な第2の方向に沿った複数の第2のカッティングラインとが含まれ、複数の空孔の少なくとも一つを、第1のカッティングラインと前記第2のカッティングラインとの交点上に形成する。この場合、未焼成のセラミック素体の角部となる部分に、硬質な空孔の壁部が形成されると推定される。このため、塗布工程におけるセラミックマザーブロックの変形をより好適に抑制することができると推測される。 In still another specific aspect of the method for manufacturing a ceramic electronic component according to the present invention, the cutting line includes a plurality of first cutting lines along the first direction and a second perpendicular to the first direction. A plurality of second cutting lines along the direction are included, and at least one of the plurality of holes is formed on an intersection of the first cutting line and the second cutting line. In this case, it is presumed that hard hole wall portions are formed at the corner portions of the unfired ceramic body. For this reason, it is estimated that the deformation | transformation of the ceramic mother block in an application | coating process can be suppressed more suitably.
本発明に係るセラミック電子部品の製造方法のさらに別の特定の局面では、第2の工程の終了後、第3の工程を行う前に、セラミックマザーブロックをプレスする。この場合のように、未焼成のセラミックマザーブロックをプレスする場合、プレス工程において、セラミックマザーブロックが変形しやすい。しかしながら、本発明においては、硬質の空孔の壁部によりセラミックマザーブロックの変形が好適に抑制されると推定される。従って、高い形状精度でセラミック電子部品を製造することができる。 In still another specific aspect of the method for manufacturing a ceramic electronic component according to the present invention, the ceramic mother block is pressed after the second step and before the third step. When pressing an unfired ceramic mother block as in this case, the ceramic mother block is easily deformed in the pressing step. However, in the present invention, it is presumed that the deformation of the ceramic mother block is suitably suppressed by the wall portion of the hard hole. Therefore, a ceramic electronic component can be manufactured with high shape accuracy.
本発明では、未焼成のセラミックマザーブロックの両主面上に、導電ペーストを塗布することにより外部電極を形成する。このため、例えば、ディップ法により外部電極を形成する場合よりも外部電極を薄く形成できる。従って、高さ寸法の小さいセラミック電子部品を製造することができる。また、本発明では、導電性ペーストの塗布前にレーザー光の照射により空孔が形成される。ここで、空孔の壁部は、レーザー光によりセラミックマザーブロックの他の部分よりも硬質である。従って、この空孔の壁部が支持部として機能し、導電性ペーストの塗布時にセラミックマザーブロックに圧力が付与された場合であっても、セラミックマザーブロックが変形しにくくなると推定される。その結果、セラミック電子部品を高い形状精度で製造することができる。 In the present invention, the external electrode is formed by applying a conductive paste on both main surfaces of the unfired ceramic mother block. For this reason, for example, the external electrode can be formed thinner than the case where the external electrode is formed by the dipping method. Therefore, a ceramic electronic component having a small height can be manufactured. Moreover, in this invention, a void | hole is formed by irradiation of a laser beam before application | coating of an electrically conductive paste. Here, the wall portion of the hole is harder than the other portion of the ceramic mother block by the laser beam. Therefore, it is presumed that the wall portion of the hole functions as a support portion, and the ceramic mother block is hardly deformed even when pressure is applied to the ceramic mother block during application of the conductive paste. As a result, the ceramic electronic component can be manufactured with high shape accuracy.
以下、本発明の好ましい形態の一例について説明する。但し、以下の実施形態は、単なる例示である。本発明は、以下の実施形態に何ら限定されない。 Hereinafter, an example of a preferable embodiment of the present invention will be described. However, the following embodiments are merely examples. The present invention is not limited to the following embodiments.
(第1の実施形態)
図1は、第1の実施形態に係るセラミック電子部品の略図的斜視図である。図2は、第1の実施形態に係るセラミック電子部品の略図的側面図である。図3は、図1の線III−IIIにおける略図的断面図である。図4は、図3の線IV−IVにおける略図的断面図である。図5は、図3の線Vで囲まれた部分を拡大した略図的断面図である。
(First embodiment)
FIG. 1 is a schematic perspective view of the ceramic electronic component according to the first embodiment. FIG. 2 is a schematic side view of the ceramic electronic component according to the first embodiment. 3 is a schematic cross-sectional view taken along line III-III in FIG. 4 is a schematic cross-sectional view taken along line IV-IV in FIG. FIG. 5 is a schematic cross-sectional view in which a portion surrounded by a line V in FIG. 3 is enlarged.
まず、図1〜図5を参照しながら、本実施形態において製造されるセラミック電子部品1の構成について説明する。
First, the structure of the ceramic
図1〜図4に示すように、セラミック電子部品1は、セラミック素体10を備えている。セラミック素体10は、セラミック電子部品1の機能に応じた適宜のセラミック材料からなる。
As shown in FIGS. 1 to 4, the ceramic
具体的には、セラミック電子部品1がコンデンサである場合は、セラミック素体10を誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などが挙げられる。なお、セラミック素体10には、所望するセラミック電子部品1の特性に応じて、上記セラミック材料以外に、例えば、Mn化合物、Mg化合物、Si化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物、希土類化合物などの副成分を適宜添加してもよい。
Specifically, when the ceramic
セラミック電子部品1がセラミック圧電素子である場合は、セラミック素体10を圧電セラミック材料により形成することができる。圧電セラミック材料の具体例としては、例えば、PZT(チタン酸ジルコン酸鉛)系セラミック材料などが挙げられる。
When the ceramic
セラミック電子部品1がサーミスタ素子である場合は、セラミック素体10を半導体セラミック材料により形成することができる。半導体セラミック材料の具体例としては、例えば、スピネル系セラミック材料などが挙げられる。
When the ceramic
セラミック電子部品1が、インダクタ素子である場合は、セラミック素体10を磁性体セラミック材料により形成することができる。磁性体セラミック材料の具体例としては、例えば、フェライトセラミック材料などが挙げられる。
When the ceramic
セラミック素体10の形状は特に限定されない。本実施形態では、セラミック素体10は、直方体状に形成されている。図1〜図3に示すように、セラミック素体10は、長さ方向L及び幅方向Wに沿って延びる第1及び第2の主面10a、10bを有する。セラミック素体10は、図1、図2及び図4に示すように、高さ方向H及び長さ方向Lに沿って延びる第1及び第2の側面10c、10dを有する。また、図2〜図4に示すように、高さ方向H及び幅方向Wに沿って延びる第1及び第2の端面10e、10fを備えている。
The shape of the
なお、本明細書において、「直方体状」には、角部や稜線部が面取り状またはR面取り状である直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第1及び第2の主面、第1及び第2の側面並びに第1及び第2の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。 In the present specification, the “cuboid” includes a rectangular parallelepiped whose corners and ridges are chamfered or rounded. That is, the “cuboid” member means all members having first and second main surfaces, first and second side surfaces, and first and second end surfaces. Moreover, unevenness etc. may be formed in a part or all of a main surface, a side surface, and an end surface.
セラミック素体10の寸法は、特に限定されないが、例えば、セラミック素体10の高さ寸法、長さ寸法及び幅寸法のそれぞれは、0.1μm〜0.4μm、0.4μm〜1.0μm、0.2μm〜0.5μm程度とすることができる。なお、本実施形態では、セラミック素体10の長さ寸法、幅寸法及び高さ寸法は、(長さ寸法)>(幅寸法)>(高さ寸法)の関係を満たしている。詳細には、セラミック素体10の長さ寸法、幅寸法及び高さ寸法は、1/5(幅寸法)≦(高さ寸法)≦2/3(長さ寸法)の関係を満たしている。
The dimensions of the
図3及び図4に示すように、セラミック素体10の内部には、略矩形状の複数の第1及び第2の内部電極11,12が高さ方向Hに沿って等間隔に交互に配置されている。第1及び第2の内部電極11,12のそれぞれは、第1及び第2の主面10a、10bと平行である。第1及び第2の内部電極11,12は、高さ方向Hにおいて、図3に示すセラミック層10gを介して、互いに対向している。
As shown in FIGS. 3 and 4, a plurality of substantially rectangular first and second
なお、セラミック層10gの厚さは、特に限定されない。セラミック層10gの厚さは、例えば、0.5μm〜5.0μm程度とすることができる。第1及び第2の内部電極11,12のそれぞれの厚さも、特に限定されない。第1及び第2の内部電極11,12のそれぞれの厚さは、例えば、0.5μm〜2μm程度とすることができる。
The thickness of the
第1及び第2の内部電極11,12は、適宜の導電材料により形成することができる。第1及び第2の内部電極11,12は、例えば、Ni、Cu,Ag,Pd,Auなどの金属や、Ag−Pd合金などの、これらの金属の一種以上を含む合金により形成することができる。
The first and second
図1〜図4に示すように、セラミック素体10の表面の上には、第1及び第2の外部電極13,14が形成されている。第1の外部電極13は、第1の内部電極11に電気的に接続されている。第1の外部電極13は、第1の主面10aの上に形成されている第1の部分13aと、第2の主面10bの上に形成されている第2の部分13bと、第1の端面10eの上に形成されている第3の部分13cとを備えている。本実施形態では、第1の外部電極13は、第1及び第2の側面10c、10dの上には実質的に形成されていない。もっとも、本発明においては、第1及び第2の側面の上にも第1の外部電極が形成されていてもよい。
As shown in FIGS. 1 to 4, first and second
一方、第2の外部電極14は、第2の内部電極12に電気的に接続されている。第2の外部電極14は、第1の主面10aの上に形成されている第1の部分14aと、第2の主面10bの上に形成されている第2の部分14bと、第2の端面10fの上に形成されている第3の部分14cとを備えている。本実施形態では、第2の外部電極14は、第1及び第2の側面10c、10dの上には実質的に形成されていない。もっとも、本発明においては、第1及び第2の側面の上にも第2の外部電極が形成されていてもよい。
On the other hand, the second
図5に示すように、第1及び第2の外部電極13,14のそれぞれは、下地電極層15と、第1及び第2のめっき層16,17との積層体により構成されている。下地電極層15は、セラミック素体10の上に形成されている。第1のめっき層16は、下地電極層15の上に形成されている。第2のめっき層17は、第1のめっき層16の上に形成されている。
As shown in FIG. 5, each of the first and second
下地電極層15は、例えば、導電材料と無機結合材とを含むものであることが好ましい。下地電極層15に無機結合材を含ませることにより、下地電極層15とセラミック素体10との密着強度を高めることができる。また、下地電極層15に導電材料を含ませることにより、下地電極層15と第1のめっき層16との密着強度を高めることができる。無機結合材の具体例としては、例えば、セラミック素体10に含まれるセラミック材料と同種のセラミック材料やガラス成分などが挙げられる。導電材料の具体例としては、例えば、Ni、Cu,Ag,Pd,Auなどの金属や、Ag−Pd合金などの、これらの金属の一種以上を含む合金などが挙げられる。
The
第1及び第2のめっき層16,17のそれぞれは、例えば、Ni、Cu,Ag,Pd,Auなどの金属や、Ag−Pd合金などの、これらの金属の一種以上を含む合金からなるものであることが好ましい。第1及び第2のめっき層16,17のそれぞれの厚みは、例えば、1μm〜10μm程度とすることができる。 Each of the first and second plating layers 16 and 17 is made of, for example, a metal such as Ni, Cu, Ag, Pd, or Au, or an alloy containing one or more of these metals such as an Ag—Pd alloy. It is preferable that Each thickness of the 1st and 2nd plating layers 16 and 17 can be about 1 micrometer-10 micrometers, for example.
なお、本実施形態では、第1及び第2のめっき層16,17を形成する例について説明するが、本発明は、この構成に限定されない。例えば、外部電極を下地電極層のみにより構成してもよい。また、下地電極層の上に、1層または3層以上のめっき層を設けてもよい。 In addition, although this embodiment demonstrates the example which forms the 1st and 2nd plating layers 16 and 17, this invention is not limited to this structure. For example, the external electrode may be composed only of the base electrode layer. Further, one or three or more plating layers may be provided on the base electrode layer.
下地電極層15の最大厚みは、例えば、5μm〜30μm程度とすることができる。第1のめっき層16の最大厚みは、例えば、1μm〜10μm程度であることが好ましい。第2のめっき層17の最大厚みは、例えば、1μm〜10μm程度であることが好ましい。
The maximum thickness of the
次に、本実施形態におけるセラミック電子部品1の製造方法について説明する。
Next, the manufacturing method of the ceramic
まず、セラミックマザーブロック(図7を参照)を作製する。具体的には、まず、セラミック素体10を構成するためのセラミック材料を含むセラミックグリーンシート20(図6を参照)を用意する。セラミックグリーンシート20は、セラミック粉末、有機バインダ、有機溶剤などを混合して得られたセラミックスラリーをシート状に成形することにより作製することができる。なお、有機バインダとしては、例えば、ポリビニルアルコール(PVA)、ポリビニルブチラール(PVB)などを用いることができる。有機溶剤としては、例えば、トルエンやキシレンなどを用いることができる。セラミックグリーンシート20は、焼成後に0.5μm〜5.0μm程度となるような厚みとなるように作製することが好ましい。
First, a ceramic mother block (see FIG. 7) is manufactured. Specifically, first, a ceramic green sheet 20 (see FIG. 6) including a ceramic material for constituting the
次に、図7に示すように、そのセラミックグリーンシート20の上に、導電性ペーストを塗布することにより、内部電極11,12形成用の導電パターン21を形成する。なお、導電パターンの塗布は、例えば、スクリーン印刷法などの各種印刷法により行うことができる。導電性ペーストは、導電性微粒子の他に、公知のバインダや溶剤を含んでいてもよい。導電性微粒子としては、例えば、Ni、Cu,Ag,Pd,Auなどの金属や、Ag−Pd合金などの、これらの金属の一種以上を含む合金からなる微粒子を用いることができる。有機バインダとしては、例えば、ポリビニルアルコール(PVA)、ポリビニルブチラール(PVB)などを用いることができる。有機溶剤としては、例えば、トルエンやキシレンなどを用いることができる。なお、導電パターン21は、焼成後の厚み(すなわち、内部電極11,12の厚み)が0.5μm〜2.0μm程度となるように形成することが好ましい。
Next, as shown in FIG. 7, a
次に、導電パターン21が形成されていない複数枚のセラミックグリーンシート20、導電パターン21が形成されているセラミックグリーンシート20、及び導電パターン21が形成されていない複数枚のセラミックグリーンシート20をこの順番で積層し、必要に応じて積層方向に静水圧プレスすることにより、図7に示すセラミックマザーブロック22を作製する。
Next, a plurality of ceramic
次に、未焼成のセラミックマザーブロック22に、レーザー光を照射することにより、高さ方向Hにセラミックマザーブロック22を貫通する複数の空孔22aを形成する(第1の工程)。
Next, the unfired
具体的には、本実施形態では、長さ方向Lに沿った複数の第1のカッティングラインL1と、長さ方向Lに垂直な幅方向Wに沿った複数の第2のカッティングラインL2との複数の交点のそれぞれに空孔22aを形成する。
Specifically, in the present embodiment, a plurality of first cutting lines L1 along the length direction L and a plurality of second cutting lines L2 along the width direction W perpendicular to the length direction L. A
形成する空孔22aの形状寸法及び数量は、ひとつのセラミックマザーブロック22から作製するセラミック電子部品の数量や、セラミックマザーブロック22の形状寸法等によって適宜設定することができる。空孔22aの形状は、例えば、円柱状や多角柱状であることが好ましい。空孔22aが円柱状である場合は、空孔22aの直径は、100μm〜200μm程度であることが好ましい。
The shape dimension and quantity of the
なお、本実施形態においては、セラミックマザーブロック22を高さ方向Hに貫通するように空孔22aを形成する例について説明するが、本発明は、これに限定されない。例えば、セラミックマザーブロック22を高さ方向Hに貫通しないように空孔22aを形成してもよい。その場合は、セラミックマザーブロック22の一方の主面側から他方の主面側に向かって延びる空孔と、他方の主面側から一方の主面側に向かって延びる空孔とを形成することが好ましい。
In the present embodiment, an example in which the
空孔22aの形成に用いられるレーザーは、セラミックマザーブロック22の種類等に応じて適宜選択することができる。空孔22aの形成に用いられるレーザーの具体例としては、例えば、CO2レーザーやエキシマレーザーなどが挙げられる。
The laser used for forming the
次に、図8に示すように、複数の空孔22aが形成されたセラミックマザーブロック22の両主面の上に、導電性ペーストを塗布することにより、第1及び第2の外部電極13,14の第1及び第2の部分13a、14a、13b、14bを形成するための導電パターン23を形成する(第2の工程)。この導電性ペーストは、上記のような導電性微粒子と、無機結合材を含んでいることが好ましい。
Next, as shown in FIG. 8, by applying a conductive paste on both main surfaces of the
導電ペーストの塗布は、例えば、スクリーン印刷法などの各種印刷法により行うことができる。 The conductive paste can be applied by various printing methods such as a screen printing method.
なお、本実施形態では、導電性ペーストの塗布の際には、上記形成の空孔22aをアライメントマークとして利用する。すなわち、空孔22aの位置を検出し、その検出結果に基づいて導電性ペーストの塗布を行う。このため、導電性ペーストの塗布に際して別途アライメントマークを形成する必要がなく、また、より高い位置精度で導電パターン23を印刷することが可能となる。
In the present embodiment, the
なお、導電パターン23は、焼成後の厚みが5.0μm〜15.0μm程度となるように形成することが好ましい。
The
次に、導電パターン23が形成された未焼成のセラミックマザーブロック22を複数の第1及び第2のカッティングラインL1、L2で分断することにより、セラミックマザーブロック22から複数の未焼成のセラミック素体24(図9を参照)を作製する。セラミックマザーブロック22の分断は、例えば、ダイシングにより行うことができる。セラミックマザーブロック22を分断する際において、空孔22aが除去されるように、セラミックマザーブロック22のダイシングを行うことが好ましい。具体的には、空孔22aの直径R(図8を参照)以上の幅のダイシングブレードを用いてダイシングすることにより、セラミックマザーブロック22の分断と共に空孔22aの除去を行うことが好ましい。こうすることにより、製造されるセラミック電子部品1に空孔22aの痕跡が残らないようにすることができる。
Next, the green
ダイシングにより形成されたセラミック素体24の稜線部や角部は尖鋭であるため、例えば、バレル研磨などの研磨を行うことにより、図9及び図10に示すように、セラミック素体24の稜線部や角部を面取りまたはR面取りしておくことが好ましい。また、この研磨工程において、空孔22aの壁部が一部残存していた場合でも、その残存していた壁部が除去される。
Since the ridges and corners of the
また、本実施形態では、このセラミックマザーブロック22の分断工程においても、空孔22aがアライメントマークとして利用される。すなわち、空孔22aを検出することにより第1及び第2のカッティングラインL1、L2(分断位置)を特定し、その第1及び第2のカッティングラインL1、L2でセラミックマザーブロック22を複数に分断する。このようにすることにより、セラミックマザーブロック22分断のためのアライメントマークを別途に形成する必要がなく、また、セラミックマザーブロック22の分断を高精度に行うことができる。従って、高い形状精度のセラミック電子部品1を製造することができる。
In the present embodiment, the
図10に示すように、セラミックマザーブロック22から分断された直後のセラミック素体24の端面には、第1及び第2の外部電極13,14の第3の部分13c、14cを形成するための導電パターンが形成されていない。このため、次に、第1及び第2の外部電極13,14の第3の部分13c、14cを形成するための導電パターンを形成する。
As shown in FIG. 10, the
具体的には、図11(a)〜(c)に示すように、セラミック素体24の端面24a、24bを順次導電性ペースト26に浸漬し、引き上げることにより、導電パターン25を形成する。なお、端面24a、24bに付与する導電性ペースト26は、端面24a、24bを被覆し、かつ、導電パターン23と接続される程度の量で十分である。導電パターン25は、焼成後の厚みが5.0μm〜30.0μm程度となるような厚みに形成することが好ましい。
Specifically, as shown in FIGS. 11A to 11C, the end surfaces 24 a and 24 b of the
なお、浸漬時に、セラミック素体24の側面に導電性ペースト26が若干回り込んでもよい。導電性ペースト26は、導電パターン23の形成に用いたものと同様のものを用いることができる。
Note that the
次に、両端面24a、24bの両方に導電パターン25を形成したセラミック素体24を焼成する。これにより、未焼成のセラミック素体24から焼成されたセラミック素体10が形成され、導電パターン21,23,25から第1及び第2の内部電極11,12並びに第1及び第2の外部電極13,14の下地電極層15を形成することができる。
Next, the
焼成温度や焼成時間は、使用するセラミック材料や導電材料により適宜設定することができる。焼成温度は、例えば、900℃〜1300℃程度とすることができる。 The firing temperature and firing time can be appropriately set depending on the ceramic material and conductive material used. The firing temperature can be, for example, about 900 ° C. to 1300 ° C.
なお、導電パターン25を形成せずに焼成を行い、その後、第1及び第2の外部電極13,14の第3の部分13c、14cを形成するようにしてもよい。
Alternatively, baking may be performed without forming the
最後に、第1及び第2のめっき層16,17を形成し、セラミック電子部品1を完成させる。
Finally, the first and second plating layers 16 and 17 are formed to complete the ceramic
ところで、例えば、スクリーン印刷法により導電性ペーストを塗布する場合は、セラミックマザーブロック22の上に導電性ペーストを供給し、スキージを押し当てながら移動させることにより、導電性ペーストを塗布する。このため、導電ペーストの塗布工程においては、セラミックマザーブロック22に応力が付与される。このため、未焼成のセラミックマザーブロック22に変形が生じる虞がある。
By the way, for example, when applying the conductive paste by the screen printing method, the conductive paste is applied by supplying the conductive paste onto the
しかしながら、本実施形態では、上述のように、レーザー光を照射することにより空孔22aを形成する。このため、照射したレーザー光により、セラミックマザーブロック22のうち、空孔22aの壁部を構成している部分が変性し、他の部分よりも高剛性となる。よって、この高剛性の空孔22aの壁部が支持部として機能し、たとえ、セラミックマザーブロック22に応力が付与された場合であっても、セラミックマザーブロック22が変形しにくいと推定される。従って、高い形状精度でセラミック電子部品1を製造することができる。
However, in the present embodiment, as described above, the
また、本実施形態では、第1及び第2の外部電極13,14の下地電極層15の第1及び第2の部分13a、13b、14a、14bを構成している部分が導電性ペーストの塗布及びコファイアにより形成される。従って、下地電極層15の第1及び第2の部分13a、13b、14a、14bを構成している部分の厚みを薄くすることができる。その結果、高さ寸法が小さなセラミック電子部品1を製造することができる。
In the present embodiment, the portions constituting the first and
また、本実施形態では、導電性ペーストの塗布やセラミックマザーブロック22の分断の際のアライメントマークとして、空孔22aが用いられる。このため、アライメントマークを別途に形成する必要がない。従って、セラミック電子部品1の製造工程を簡略化することができる。さらに、高い形状精度を有するセラミック電子部品1を製造することができる。
In the present embodiment, the
また、セラミックマザーブロック22を用いてセラミック電子部品1を作製するため、複数のセラミック電子部品1を並行して製造することができる。従って、セラミック電子部品1を高い生産性で製造することができる。
In addition, since the ceramic
なお、空孔22aの壁部は、セラミック電子部品1に残存していてもよいが、硬質の空孔22aの壁部がセラミック電子部品1に残存している場合、内部応力が生じやすく、例えば焼成工程等においてデラミネーション等の構造欠陥の原因となるおそれがある。従って、本実施形態のように、ダイシング工程などにおいて空孔22aの壁部を除去しておくことが好ましい。
The wall portion of the
以下、本発明の好ましい実施形態の他の例について説明する。なお、以下の実施形態の説明において、上記第1の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。 Hereinafter, other examples of preferred embodiments of the present invention will be described. In the following description of the embodiment, members having substantially the same functions as those of the first embodiment are referred to by common reference numerals, and description thereof is omitted.
(第2の実施形態)
図12は、第2の実施形態に係るセラミック電子部品の略図的断面図である。
(Second Embodiment)
FIG. 12 is a schematic cross-sectional view of a ceramic electronic component according to the second embodiment.
上記第1の実施形態では、第1及び第2の主面10a、10bのうち、第1または第2の外部電極13,14が形成されている部分と、第1または第2の外部電極13,14が形成されていない部分とが面一となるように下地電極層15を形成する例について説明した。但し、本発明はこの構成に限定されない。第1及び第2の主面10a、10bのうち、第1または第2の外部電極13,14が形成されている部分と、第1または第2の外部電極13,14が形成されていない部分とを、面一に形成しなくてもよい。
In the first embodiment, a portion of the first and second
例えば、図12に示すように、第1及び第2の主面10a、10bのうち、第1または第2の外部電極13,14が形成されている部分は、第1または第2の外部電極13,14が形成されていない部分よりも高さ方向Hにおける内側に位置するように下地電極層15を形成してもよい。そうすることにより、セラミック電子部品1をより低背化することができる。
For example, as shown in FIG. 12, a portion of the first and second
本実施形態のように、下地電極層15の一部を第1及び第2の主面10a、10bに埋設する方法としては、導電パターン23(図8を参照)を形成した後にセラミックマザーブロック22をプレスする方法が挙げられる。このように、導電パターン23形成後にセラミックマザーブロック22をプレスする場合は、このプレス工程においてセラミックマザーブロック22が変形する虞があるため、空孔22aを形成することによりセラミックマザーブロック22の変形を抑制できると推定される本実施形態の技術が特に有効である。
As a method of embedding a part of the
(第3の実施形態)
図13は、第3の実施形態に係るセラミック電子部品の略図的断面図である。
(Third embodiment)
FIG. 13 is a schematic cross-sectional view of a ceramic electronic component according to the third embodiment.
上記第1の実施形態では、第1及び第2の外部電極13,14のそれぞれを、第1及び第2の主面10a、10bの両方の上に形成する例について説明した。但し、本発明は、この構成に限定されない。
In the first embodiment, the example in which the first and second
例えば、図13に示すように、第1及び第2の外部電極13,14のそれぞれを、第1及び第2の主面10a、10bのうちの第2の主面10bの上にのみ形成してもよい。このように、第1及び第2の外部電極13,14のそれぞれを、第1及び第2の主面10a、10bのうちの少なくとも一方の上に形成することにより、セラミック電子部品1の実装容易性を高めることができる。
For example, as shown in FIG. 13, the first and second
また、第1及び第2の外部電極13,14のそれぞれを、第1及び第2の主面10a、10bのうちの第2の主面10bの上にのみ形成することにより、さらに低背なセラミック電子部品1を製造することができる。
Further, each of the first and second
(第4及び第5の実施形態)
図14は、第4の実施形態における、外部電極の第1または第2の部分を形成するための導電パターンが形成されたセラミックマザーブロックの略図的平面図である。図15は、第5の実施形態における、外部電極の第1または第2の部分を形成するための導電パターンが形成されたセラミックマザーブロックの略図的平面図である。
(Fourth and fifth embodiments)
FIG. 14 is a schematic plan view of a ceramic mother block on which a conductive pattern for forming the first or second portion of the external electrode is formed in the fourth embodiment. FIG. 15 is a schematic plan view of a ceramic mother block in which a conductive pattern for forming the first or second portion of the external electrode is formed in the fifth embodiment.
上記第1の実施形態では、第1のカッティングラインL1と第2のカッティングラインL2との複数の交点のそれぞれの上に空孔22aを形成する例について説明した。但し、本発明は、この構成に限定されない。
In the first embodiment, the example in which the
例えば、セラミックマザーブロック22の変形をより効果的に抑制したい場合は、図14に示すように、第1のカッティングラインL1と第2のカッティングラインL2との交点上に空孔22aを形成すると共に、第1または第2のカッティングラインL1,L2の交点以外の部分の上にも空孔22aを形成するようにしてもよい。特に、第1及び第2のカッティングラインL1,L2のうち、交点間の距離が長い方の上にさらなる空孔22aを形成することが好ましい。
For example, when it is desired to suppress the deformation of the ceramic mother block 22 more effectively, as shown in FIG. 14, a
また、例えば、セラミックマザーブロック22の変形が生じ難い場合は、図15に示すように、第1のカッティングラインL1と第2のカッティングラインL2との複数の交点のうちの一部の上に空孔22aを形成してもよい。そうすることにより、空孔22aの数量を減らすことができ、製造工程を簡単にすることができると共に、製造に要する時間を短縮することができる。
Further, for example, when it is difficult for deformation of the
(第6の実施形態)
図16は、第6の実施形態において作製されたセラミック電子部品の略図的平面図である。
(Sixth embodiment)
FIG. 16 is a schematic plan view of a ceramic electronic component manufactured in the sixth embodiment.
上記第1の実施形態では、ダイシングにより空孔22aを除去し、セラミック電子部品には、空孔22aの壁部が残存しないようにする例について説明した。但し、本発明は、これに限定されない。
In the first embodiment, the example in which the
例えば、セラミックマザーブロック22を分断する際に用いるダイシングブレードの幅を空孔22aの直径よりも小さくすることにより、セラミックマザーブロック22の分断工程において、空孔22aの壁部が残存するようにしてもよい。この場合、図16に示すように、セラミック電子部品1に、高さ方向Hに沿って延びる4つの稜線部に中央側に向かって凹む凹部40が形成されることとなる。
For example, by making the width of the dicing blade used for dividing the
(実施例)
本実施例では、以下の要領で上記第1の実施形態で説明したセラミック電子部品1と実質的に同様の構成を有するセラミック電子部品を作製した。
(Example)
In this example, a ceramic electronic component having a configuration substantially similar to that of the ceramic
BaTiO3系セラミックを含む厚み1.4μmのセラミックグリーンシートおよび内部電極用Niペーストを準備した。セラミックグリーンシート上に所定のパターンでNiペーストを印刷することにより内部電極形成用の導電パターンを形成した。導電パターンの厚みは、0.5μmとした。 A 1.4 μm thick ceramic green sheet containing a BaTiO 3 ceramic and an internal electrode Ni paste were prepared. A conductive pattern for forming internal electrodes was formed by printing Ni paste in a predetermined pattern on the ceramic green sheet. The thickness of the conductive pattern was 0.5 μm.
次に、導電パターンが形成されていない複数枚のセラミックグリーンシート、上記導電パターンが形成された複数枚のセラミックグリーンシート及び導電パターンが形成されていない複数枚のセラミックグリーンシートをこの順番で適宜積層し、静水圧プレスすることにより、セラミックマザーブロック22(図17を参照)を作製した。 Next, a plurality of ceramic green sheets on which no conductive pattern is formed, a plurality of ceramic green sheets on which the conductive pattern is formed, and a plurality of ceramic green sheets on which no conductive pattern is formed are appropriately laminated in this order. Then, the ceramic mother block 22 (see FIG. 17) was produced by hydrostatic pressure pressing.
次に、セラミックマザーブロック22の一方主面からCO2レーザー(三菱電機株式会社製ML605GTX)を照射し、セラミックマザーブロック22を一方主面から他方主面にかけて貫通する空孔22aを複数形成した。空孔22aは、図17に示すように、第1のカッティングラインL1と第2のカッティングラインL2との交点のそれぞれに形成した。空孔22aの直径は、200μmとした。
Next, a CO 2 laser (ML605GTX manufactured by Mitsubishi Electric Corporation) was irradiated from one main surface of the
次に、外部電極用Niペーストを準備し、スクリーン印刷によりセラミックマザーブロックの両主面上に所定のパターンで印刷して外部電極形成用の導電パターン23を形成すると共に、基準マーク41a、41bを、幅方向Wにおける両端であって、長さ方向Lにおける中央部に形成した。なお、形成直後における基準マーク41a、41bの中心間距離Yは、159μmであった。
Next, an external electrode Ni paste is prepared and printed on both main surfaces of the ceramic mother block by screen printing in a predetermined pattern to form the
その後、2回目の静水圧プレスを行った。 Thereafter, a second hydrostatic pressure press was performed.
次に、ダイシングによりセラミックマザーブロック22を複数に分断することにより、複数の生のセラミック素体を作製した。なお、ダイシングの際に、空孔22aの直径よりも厚いダイシングブレードを用いたため、空孔22aは除去された。
Next, a plurality of raw ceramic bodies were prepared by dividing the
次に、上記第1の実施形態で説明した要領で、生のセラミック素体の両端面に外部電極用Niペーストを塗布した。 Next, Ni paste for external electrodes was applied to both end faces of the raw ceramic body in the manner described in the first embodiment.
次に、最高温度1200℃、最高温度で保持した時間:2時間、窒素ガス雰囲気という条件で生のセラミック素体を焼成した。 Next, the raw ceramic body was fired under conditions of a maximum temperature of 1200 ° C. and a maximum temperature holding time: 2 hours, and a nitrogen gas atmosphere.
その後、セラミック素体の上に形成された下地電極層の上にCuめっきを施すことにより外部電極を完成させた。作製したセラミック電子部品(積層セラミックコンデンサ)の寸法は、1.00mm×0.50mm×0.15mmであった。 Thereafter, Cu plating was performed on the base electrode layer formed on the ceramic body to complete the external electrode. The dimensions of the produced ceramic electronic component (multilayer ceramic capacitor) were 1.00 mm × 0.50 mm × 0.15 mm.
(比較例)
本比較例では、空孔22aを形成しなかったこと以外は、上記実施例と同様にしてセラミック電子部品を作製した。
(Comparative example)
In this comparative example, a ceramic electronic component was produced in the same manner as in the above example except that the
(評価)
上記実施例及び比較例のそれぞれにおいて、基準マーク41a、41bの中心間距離Yが、外部電極形成用の導電パターン23形成後及び2回目の静水圧プレス後のそれぞれにおいて、導電パターン23の形成直前からどれだけ変化したかを測定した。その結果、比較例よりも実施例の方が中心間距離Yの変化量が小さかった。
(Evaluation)
In each of the above examples and comparative examples, the center-to-center distance Y between the reference marks 41a and 41b is set immediately before the formation of the
1…セラミック電子部品
10…セラミック素体
10a…セラミック素体の第1の主面
10b…セラミック素体の第2の主面
10c…セラミック素体の第1の側面
10d…セラミック素体の第2の側面
10e…セラミック素体の第1の端面
10f…セラミック素体の第2の端面
10g…セラミック層
11…第1の内部電極
12…第2の内部電極
13…第1の外部電極
13a…第1の外部電極の第1の部分
13b…第1の外部電極の第2の部分
13c…第1の外部電極の第3の部分
14…第2の外部電極
14a…第2の外部電極の第1の部分
14b…第2の外部電極の第2の部分
14c…第2の外部電極の第3の部分
15…下地電極層
16…第1のめっき層
17…第2のめっき層
20…セラミックグリーンシート
21…導電パターン
22…セラミックマザーブロック
22a…空孔
23…導電パターン
24…未焼成のセラミック素体
24a、24b…セラミック素体の端面
25…導電パターン
26…導電性ペースト
40…凹部
41a、41b…基準マーク
L1…第1のカッティングライン
L2…第2のカッティングライン
DESCRIPTION OF
Claims (5)
未焼成のセラミックマザーブロックのカッティングライン上に、レーザー光を照射することにより、複数の空孔を形成する第1の工程と、
前記複数の空孔が形成された未焼成のセラミックマザーブロックの上に、導電性ペーストを塗布する第2の工程と、
前記導電性ペーストが塗布された未焼成のセラミックマザーブロックを、前記カッティングラインにおいて複数に分断することにより、複数の未焼成のセラミック素体を作製し、前記複数の未焼成のセラミック素体を焼成することにより前記セラミック電子部品を複数作製する第3の工程とを備える、セラミック電子部品の製造方法。 A ceramic electronic component manufacturing method comprising a ceramic body and an external electrode formed on a surface of the ceramic body,
A first step of forming a plurality of holes by irradiating a laser beam on a cutting line of an unfired ceramic mother block;
A second step of applying a conductive paste on the unfired ceramic mother block in which the plurality of holes are formed;
A plurality of unfired ceramic bodies are produced by dividing the unfired ceramic mother block coated with the conductive paste into a plurality of portions in the cutting line, and firing the plurality of unfired ceramic bodies. And a third step of producing a plurality of the ceramic electronic components.
前記複数の空孔の少なくとも一つを、前記第1のカッティングラインと前記第2のカッティングラインとの交点上に形成する、請求項1〜3のいずれか一項に記載のセラミック電子部品の製造方法。 The cutting lines include a plurality of first cutting lines along a first direction and a plurality of second cutting lines along a second direction perpendicular to the first direction,
The manufacturing of the ceramic electronic component according to any one of claims 1 to 3, wherein at least one of the plurality of holes is formed on an intersection of the first cutting line and the second cutting line. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010135284A JP2012004180A (en) | 2010-06-14 | 2010-06-14 | Manufacturing method of ceramic electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010135284A JP2012004180A (en) | 2010-06-14 | 2010-06-14 | Manufacturing method of ceramic electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012004180A true JP2012004180A (en) | 2012-01-05 |
Family
ID=45535894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010135284A Withdrawn JP2012004180A (en) | 2010-06-14 | 2010-06-14 | Manufacturing method of ceramic electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012004180A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014162987A1 (en) * | 2013-04-04 | 2014-10-09 | ローム株式会社 | Composite chip component, circuit assembly and electronic apparatus |
CN104275914A (en) * | 2013-07-04 | 2015-01-14 | Skc株式会社 | Cut-out laminated sheet and preparation method thereof |
JP2016155222A (en) * | 2013-07-04 | 2016-09-01 | エスケーシー カンパニー,リミテッド | Cutout laminate sheet and preparation method of the same |
US11791102B2 (en) | 2020-01-30 | 2023-10-17 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and mount structure for multilayer ceramic electronic component |
-
2010
- 2010-06-14 JP JP2010135284A patent/JP2012004180A/en not_active Withdrawn
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110070970A (en) * | 2013-04-04 | 2019-07-30 | 罗姆股份有限公司 | Chip component, circuit unit and electronic equipment |
CN105103245A (en) * | 2013-04-04 | 2015-11-25 | 罗姆股份有限公司 | Composite chip component, circuit assembly and electronic apparatus |
US20160050760A1 (en) * | 2013-04-04 | 2016-02-18 | Rohm Co., Ltd. | Composite chip component, circuit assembly and electronic apparatus |
JPWO2014162987A1 (en) * | 2013-04-04 | 2017-02-16 | ローム株式会社 | Composite chip parts, circuit assemblies and electronics |
US10321570B2 (en) | 2013-04-04 | 2019-06-11 | Rohm Co., Ltd. | Composite chip component, circuit assembly and electronic apparatus |
WO2014162987A1 (en) * | 2013-04-04 | 2014-10-09 | ローム株式会社 | Composite chip component, circuit assembly and electronic apparatus |
JP2019153802A (en) * | 2013-04-04 | 2019-09-12 | ローム株式会社 | Composite chip component, circuit assembly, and electronic apparatus |
US10681815B2 (en) | 2013-04-04 | 2020-06-09 | Rohm Co., Ltd. | Composite chip component, circuit assembly and electronic apparatus |
CN104275914A (en) * | 2013-07-04 | 2015-01-14 | Skc株式会社 | Cut-out laminated sheet and preparation method thereof |
JP2015013361A (en) * | 2013-07-04 | 2015-01-22 | エスケーシー カンパニー,リミテッド | Cutout laminate sheet, and preparation method thereof |
JP2016155222A (en) * | 2013-07-04 | 2016-09-01 | エスケーシー カンパニー,リミテッド | Cutout laminate sheet and preparation method of the same |
US9522511B2 (en) | 2013-07-04 | 2016-12-20 | Skc Co., Ltd | Cut-out laminated sheet and preparation method thereof |
US11791102B2 (en) | 2020-01-30 | 2023-10-17 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and mount structure for multilayer ceramic electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101184150B1 (en) | Ceramic electronic component | |
JP5308494B2 (en) | Chip-type electronic components | |
JP5533387B2 (en) | Ceramic electronic components | |
JP5118291B2 (en) | Chip-type electronic components | |
KR101400262B1 (en) | Laminated ceramic capacitor | |
KR101634598B1 (en) | Multilayer ceramic electronic component, series of electronic components stored in a tape, and method of manufacturing multilayer ceramic electronic component | |
JP5825322B2 (en) | Multilayer ceramic capacitor, method for manufacturing the same, and mounting substrate for multilayer ceramic capacitor | |
JP2018101724A (en) | Multilayer ceramic capacitor | |
KR101577395B1 (en) | Multilayer ceramic electronic component and method for manufacturing same | |
JP2017157805A (en) | Mounting structure of electronic component and manufacturing method of electronic component | |
JP7131658B2 (en) | electronic components | |
JP5423586B2 (en) | Ceramic electronic components | |
JP2008091400A (en) | Laminated ceramic capacitor and its manufacturing method | |
JP2006237078A (en) | Laminated electronic component and laminated ceramic capacitor | |
JP2013162037A (en) | Method for manufacturing laminated ceramic electronic component | |
JP2014187216A (en) | Method of manufacturing multilayer ceramic capacitor | |
KR20200011380A (en) | Multilayer ceramic electronic component | |
JP2010258069A (en) | Electronic component | |
JP2012004180A (en) | Manufacturing method of ceramic electronic component | |
JP2004296936A (en) | Ceramic electronic component | |
JP2005322743A (en) | Manufacturing method of laminated coil component | |
JP2014207254A (en) | Ceramic electronic part | |
JP2018160500A (en) | Method for manufacturing electronic component | |
JP2007053294A (en) | Process for manufacturing multilayer ceramic electronic component | |
JP5879913B2 (en) | Manufacturing method of ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130903 |