JP2012003085A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- JP2012003085A JP2012003085A JP2010138631A JP2010138631A JP2012003085A JP 2012003085 A JP2012003085 A JP 2012003085A JP 2010138631 A JP2010138631 A JP 2010138631A JP 2010138631 A JP2010138631 A JP 2010138631A JP 2012003085 A JP2012003085 A JP 2012003085A
- Authority
- JP
- Japan
- Prior art keywords
- coordinate detection
- potential
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Position Input By Displaying (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、タッチパネル機能を有する液晶表示装置に関する。 The present invention relates to a liquid crystal display device having a touch panel function.
薄膜トランジスタ（Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）をスイッチング素子として用いたアクティブマトリックス液晶表示装置が知られている。この様な液晶表示装置にタッチパネル機能を付加した装置に係る技術が、例えば特許文献１に開示されている。特許文献１に開示されているタッチパネル機能を有する液晶表示装置は、次の様な構成を有する。その液晶表示装置の基板上には、複数の画素電極のスイッチング素子であるＴＦＴに接続する、複数の走査線及び信号線が配置されている。例えば、走査線と平行に、複数のＸ座標検出ラインが形成され、信号線と平行に、複数のＹ座標検出ラインが形成されている。Ｘ座標検出ラインにはそれぞれ、複数のＸ座標検出用接点電極が接続され、Ｙ座標検出ラインにはそれぞれ、複数のＹ座標検出用接点電極が接続されている。また、このＸ座標検出用接点電極及びＹ座標検出用接点電極と対向して、対向電極が配置されている。この液晶表示装置の表示画面の、観察者側の表面がタッチされると、そのタッチされた位置において、前記Ｘ座標検出用接点電極と対向電極とが電気的に導通し、Ｙ座標検出用接点電極と対向電極とが電気的に導通する。その結果、対向電極の電位が、タッチされた位置に存在するＸ座標検出用接点電極を通してＸ座標検出ラインから出力される。同様に、対向電極の電位が、Ｙ座標検出用接点電極を通してＹ座標検出ラインから出力される。各Ｘ座標検出ライン及び各Ｙ座標検出ラインは、それぞれタッチ位置検出回路に接続されている。このタッチ位置検出回路は、各Ｘ座標検出ライン及び各Ｙ座標検出ラインからの出力に基づき、タッチされた位置を検出する。
An active matrix liquid crystal display device using a thin-film transistor (TFT) as a switching element is known. For example,
前記特許文献１に係る技術において、Ｘ座標検出ライン及びＹ座標検出ラインは本数が多い。このため、それら検出ラインとタッチ位置検出回路との配線等の構成が複雑になる。また、各Ｘ座標検出ライン及び各Ｙ座標検出ラインからタッチ位置検出回路に入力されるデータはパラレルデータとなる。そのため、これらパラレルデータのデータ処理量は多くなり複雑になるという課題がある。
In the technique according to
そこで本発明は、各Ｘ座標検出ラインとタッチ位置検出回路とを接続する接続回路、各Ｙ座標検出ラインとタッチ位置検出回路とを接続する接続回路、の少なくとも一方を簡素化すると共に、タッチ位置検出回路におけるデータ処理を簡素化する、タッチパネル機能を有する液晶表示装置を提供することを目的とする。 Therefore, the present invention simplifies at least one of a connection circuit that connects each X coordinate detection line and the touch position detection circuit and a connection circuit that connects each Y coordinate detection line and the touch position detection circuit, and An object of the present invention is to provide a liquid crystal display device having a touch panel function that simplifies data processing in a detection circuit.
前記目的を果たすため、本発明の液晶表示装置の一態様は、
画素電極及び対向電極、並びに該対向電極の電位を基準電位に対して正負反転させるコモン信号発生回路を有する、アクティブマトリクス型の液晶表示パネルであって、
前記画素電極が配置された基板上に前記対向電極と間隙を有して配置され、該対向電極が形成された基板が押圧されると該対向電極と導通する第１の座標検出電極と、
前記液晶表示パネルの走査線がゲート端子に接続し、前記第１の座標検出電極がソース端子に接続する、第１の座標検出トランジスタと、
複数の前記第１の座標検出トランジスタのドレイン端子に共通接続する第１の出力ラインと、
前記第１の出力ラインの出力信号に基づいて、前記対向電極と導通している第１の座標検出電極の位置を検出する、第１の座標検出回路と、
を具備し、
前記第１の座標検出回路は、
前記第１の出力ラインの出力信号の電位が第１の閾値以下になったことを検出する第１の電位低下検出回路と、
前記第１の出力ラインの出力信号の電位が、前記第１の閾値以上である第２の閾値以上になったことを検出する第１の電位上昇検出回路と、
前記コモン信号発生回路が発生する前記対向電極の電位が、前記基準電位に対して負のときは、前記第１の出力ラインの出力信号を前記第１の電位低下検出回路に入力し、前記基準電位に対して正のときは、前記第１の出力ラインの出力信号を前記第１の電位上昇検出回路に入力する第１の切換回路と、
を含む、
ことを特徴とする。
In order to achieve the above object, one aspect of the liquid crystal display device of the present invention is:
An active matrix type liquid crystal display panel having a pixel electrode, a counter electrode, and a common signal generation circuit for inverting the potential of the counter electrode with respect to a reference potential,
A first coordinate detection electrode disposed on the substrate on which the pixel electrode is disposed, with a gap from the counter electrode, and conductive with the counter electrode when the substrate on which the counter electrode is formed is pressed;
A first coordinate detection transistor, wherein a scanning line of the liquid crystal display panel is connected to a gate terminal, and the first coordinate detection electrode is connected to a source terminal;
A first output line commonly connected to drain terminals of the plurality of first coordinate detection transistors;
A first coordinate detection circuit that detects a position of a first coordinate detection electrode that is electrically connected to the counter electrode based on an output signal of the first output line;
Comprising
The first coordinate detection circuit includes:
A first potential drop detection circuit for detecting that the potential of the output signal of the first output line has become equal to or lower than a first threshold;
A first potential rise detection circuit that detects that the potential of the output signal of the first output line is equal to or higher than a second threshold that is equal to or higher than the first threshold;
When the potential of the counter electrode generated by the common signal generation circuit is negative with respect to the reference potential, an output signal of the first output line is input to the first potential drop detection circuit, and the reference A first switching circuit for inputting an output signal of the first output line to the first potential rise detection circuit when positive with respect to the potential;
including,
It is characterized by that.
また、前記目的を果たすため、本発明の液晶表示装置の一態様は、
画素電極及び対向電極、並びに該対向電極の電位を基準電位に対して正負反転させるコモン信号発生回路を有する、アクティブマトリクス型の液晶表示パネルであって、
前記画素電極が配置された基板上に前記対向電極と間隙を有して配置され、該対向電極が形成された基板が押圧されると該対向電極と導通する第１の座標検出電極と、
前記液晶表示パネルの走査線がゲート端子に接続し、前記第１の座標検出電極がソース端子に接続する、第１の座標検出トランジスタと、
複数の前記第１の座標検出トランジスタのドレイン端子に共通接続する第１の出力ラインと、
前記第１の出力ラインの出力信号に基づいて、前記対向電極と導通している第１の座標検出電極の位置を検出する、第１の座標検出回路と、
を具備し、
前記コモン信号発生回路は、前記第１の座標検出トランジスタがＯＮ状態である期間における前記対向電極の電位を、当該液晶表示装置の表示ｎ（ｎは自然数）フレーム毎に前記基準電位に対して正負反転させ、
前記第１の座標検出回路は、
前記第１の出力ラインの出力信号の電位が第１の閾値以下になったことを検出する第１の電位低下検出回路、又は、前記第１の出力ラインの出力信号の電位が第２の閾値以上になったことを検出する第１の電位上昇検出回路、を含み、
当該液晶表示装置の表示ｍ（ｍはｎ＋１以上の自然数）フレーム毎に前記対向電極と導通している第１の座標検出電極の位置を検出する、
ことを特徴とする。
In order to achieve the object, one aspect of the liquid crystal display device of the present invention is
An active matrix type liquid crystal display panel having a pixel electrode, a counter electrode, and a common signal generation circuit for inverting the potential of the counter electrode with respect to a reference potential,
A first coordinate detection electrode disposed on the substrate on which the pixel electrode is disposed, with a gap from the counter electrode, and conductive with the counter electrode when the substrate on which the counter electrode is formed is pressed;
A first coordinate detection transistor, wherein a scanning line of the liquid crystal display panel is connected to a gate terminal, and the first coordinate detection electrode is connected to a source terminal;
A first output line commonly connected to drain terminals of the plurality of first coordinate detection transistors;
A first coordinate detection circuit that detects a position of a first coordinate detection electrode that is electrically connected to the counter electrode based on an output signal of the first output line;
Comprising
The common signal generation circuit determines whether the potential of the counter electrode during a period in which the first coordinate detection transistor is in an ON state is positive or negative with respect to the reference potential for each display n (n is a natural number) frame of the liquid crystal display device. Invert
The first coordinate detection circuit includes:
A first potential drop detection circuit for detecting that the potential of the output signal of the first output line is equal to or lower than a first threshold; or the potential of the output signal of the first output line is a second threshold. Including a first potential rise detection circuit for detecting that
Detecting the position of the first coordinate detection electrode connected to the counter electrode for each display m (m is a natural number of n + 1 or more) frame of the liquid crystal display device;
It is characterized by that.
本発明に依れば、各Ｘ座標検出ラインとタッチ位置検出回路とを接続する接続回路、各Ｙ座標検出ラインとタッチ位置検出回路とを接続する接続回路、の少なくとも一方を簡素化すると共に、タッチ位置検出回路におけるデータ処理を簡素化できる、タッチパネル機能を有する液晶表示装置を提供できる。 According to the present invention, at least one of a connection circuit that connects each X coordinate detection line and the touch position detection circuit and a connection circuit that connects each Y coordinate detection line and the touch position detection circuit is simplified, A liquid crystal display device having a touch panel function that can simplify data processing in the touch position detection circuit can be provided.
［第１の実施形態］
まず、本発明の第１の実施形態について図面を参照して説明する。本実施形態に係る液晶表示装置の概略を図１に示す。本液晶表示装置は、タッチパネル機能を有する液晶表示パネル１と、前記液晶表示パネル１に搭載されたドライバ素子３８と、表示用コントローラ４１と、コモン信号発生回路４２と、座標検出用コントローラ４４と、メインコントローラ４５とを有する。
[First Embodiment]
First, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows an outline of the liquid crystal display device according to this embodiment. The present liquid crystal display device includes a liquid
液晶表示パネル１は、薄膜トランジスタ（ＴＦＴ）をアクティブ素子としたアクティブマトリックス液晶表示パネルである。本実施形態に係る液晶表示装置は、例えば、水平方向に２４０画素、垂直方向に３２０画素を有する、縦置きＱＶＧＡ（以下、ＱＶＧＡポートレートと称する）の表示パネルである。但し、ＱＶＧＡポートレートに限らず、横置きの通常のＱＶＧＡや、例えば、ＶＧＡ（６４０画素×４８０画素）、ＳＶＧＡ（８００画素×６００画素）、ＸＧＡ（１０２４画素×７６８画素）、ＳＸＧＡ（１２８０画素×１０２４画素）や、それらの縦置き型等、種々の画素数を有する表示パネルを用いても良い。他の画素数を有する表示パネルを用いた場合、以下の説明において、画素数に合わせて、他の構成要素の数が多くなったり少なくなったりしても良いことは勿論である。液晶表示パネル１は、液晶層を挟んで互いに対向する後側基板３と前側基板４とを有する。図示しないバックライトから出射した光は、液晶表示パネル１を後側基板３から前側基板４に向けて透過し、使用者に届く。本実施形態の説明では、前側基板４側を観察側、後側基板３側をバックライト側と定義する。
The liquid
後側基板３の観察側の面の画面エリア２内の領域には、複数の透明な画素電極５が形成されている。例えば画素電極５は、図２に示す様に、行方向（水平方向；図２において両矢印Ｈで示した方向）及び列方向（垂直方向；図２において両矢印Ｖで示した方向）に配列されている。各画素電極５は、行方向の電極幅が列方向の電極長さよりも小さい、縦長の矩形形状を有している。各画素電極５は、スイッチング素子として働く表示用薄膜トランジスタ（表示用ＴＦＴ）６のドレイン端子にそれぞれ接続している。各表示用ＴＦＴ６は、前記縦長の矩形形状を有する各画素電極５の、一隅角（例えば図２における左下隅）に配置されている。
A plurality of
また、後側基板３の観察側の面には、各画素電極５の行方向に沿って、行毎に走査線１４が形成されている。各行の走査線１４は、画素電極５の表示用ＴＦＴ６が配置された側の端（図２において各画素電極５の下端側）に沿わせて設けられており、当該走査線１４に沿って配置された表示用ＴＦＴ６の各ゲート端子に接続している。更に、後側基板３の観察側の面には、各画素電極５の列方向に沿って、列毎に信号線１５が形成されている。各列の信号線１５は、画素電極５の表示用ＴＦＴ６が配置された側の端（図２において各画素電極５の左端側）に沿わせて設けられており、当該信号線１５に沿って配置された表示用ＴＦＴ６の各ソース端子に接続している。
A
また、後側基板３の一端部を前側基板４の外方に張り出して形成されたドライバ搭載部３ａには、ドライバ素子３８が、図１に示す様に搭載されている。このドライバ素子３８は、図２に示す様に、走査ドライバ３９とデータドライバ４０とが形成された、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；大規模集積回路）からなる。各走査線１４は、ドライバ搭載部３ａに導出されて（図示せず）、走査ドライバ３９の各出力端子に接続されており、各信号線１５は、同様にドライバ搭載部３ａに導出されて、データドライバ４０の各出力端子に接続されている。
A driver element 38 is mounted on a
前側基板４のバックライト側には、複数の画素電極５と対向する一枚膜状の透明な対向電極１６が形成されている。対向電極１６は、コモン信号発生回路４２に接続されており、対向電極１６の電位は、コモン信号発生回路４２により制御される。
On the backlight side of the
本液晶表示パネル１は、タッチされた位置（以下、タッチ部と称する）の座標を検出できる、タッチパネル機能を備えている。本液晶表示パネル１において、走査線１４が伸展している方向をＸ軸方向と、信号線１５が伸展している方向をＹ軸方向と定義する。本液晶表示パネル１は、Ｘ軸方向のタッチ部の座標をＸ座標として、また、Ｙ軸方向のタッチ部の点座標をＹ座標として、それぞれ検出できる。このため本液晶表示パネル１には、例えば図２に示す様に、赤、緑及び青の３色を表示するための３つの画素電極５で構成される１画素毎に、各１つのＸ座標検出用接点電極２５及びＹ座標検出用接点電極２６が、後側基板３の観察側に形成されている。
The liquid
これらＸ座標検出用接点電極２５は、列毎に、各Ｘ座標検出ライン１９に接続されている。これらのＸ座標検出ライン１９は、図２に示す様に、列方向に配列した各画素電極５と、当該画素電極５と隣り合う列の各画素電極５に接続された表示用ＴＦＴ６にデータ信号を供給する信号線１５との間に、信号線１５と平行に形成されている。言い換えると、各Ｘ座標検出ライン１９は、各画素電極５の、当該画素電極５に接続された表示用ＴＦＴ６にデータ信号を供給する信号線１５が形成されている側と反対側であり、当該画素電極５と隣接する位置に、信号線１５と平行に形成されている。
These X coordinate
また、これらＹ座標検出用接点電極２６は、行毎に、各Ｙ座標検出ライン２０に接続されている。これらの各Ｙ座標検出ライン２０は、前記行方向に配列された各画素電極５と、当該画素電極５と隣り合う行の各画素電極５に接続された表示用ＴＦＴ６にゲート信号を供給する走査線１４との間に、走査線１４と平行に形成されている。言い換えると、各Ｙ座標検出ライン２０は、各画素電極５の、当該画素電極５に接続された表示用ＴＦＴ６にゲート信号を供給する走査線１４が形成されている側と反対側であり、当該画素電極５と隣接する位置に、走査線１４と平行に形成されている。
The Y-coordinate
また、Ｘ座標検出用接点電極２５及びＹ座標検出用接点電極２６と、対向電極１６との間には間隙が設けられている。本表示装置の使用者により、前側基板４が観察側から押圧されて撓むと、対向電極１６とその部分に存在するＸ座標検出用接点電極２５及びＹ座標検出用接点電極２６とが導通する。その結果、対向電極１６と導通したＸ座標検出用接点電極２５に接続するＸ座標検出ライン１９、及び対向電極１６と導通したＹ座標検出用接点電極２６に接続するＹ座標検出ライン２０は、対向電極１６と等電位になる。
Further, a gap is provided between the X-coordinate
更に、後側基板３の観察側の面の、画面エリア２の領域外（図２において画面エリア２の右側の領域）には、複数のＸ座標検出用薄膜トランジスタ（Ｘ座標検出用ＴＦＴ）６ａ、及び複数のＹ座標検出用薄膜トランジスタ（Ｙ座標検出用ＴＦＴ）６ｂが形成されている。各Ｙ座標検出用ＴＦＴ６ｂは、画面エリア２の領域外のうち、画面エリア２と隣接する部分に、Ｘ座標検出ライン１９が伸展する方向と平行な方向に１列に並べて配置されている。各Ｙ座標検出用ＴＦＴ６ｂが配置される間隔は、各Ｙ座標検出ライン２０の間隔と同程度である。一方、前記各Ｘ座標検出用ＴＦＴ６ａは、前記各Ｙ座標検出用ＴＦＴ６ｂの画面エリア２からみて更に外側となる位置に、前記各Ｙ座標検出用ＴＦＴ６ｂとそれぞれ隣り合わせに、１列に並べて配置されている。
Furthermore, outside the area of the screen area 2 (the area on the right side of the
Ｘ座標検出用ＴＦＴ６ａは、Ｘ座標検出ライン１９と同じ数存在する。各Ｘ座標検出用ＴＦＴ６ａのソース端子は、それぞれ別々のＸ座標検出ライン１９に接続されている。ここで、Ｘ座標検出ライン１９とＸ座標検出用ＴＦＴ６ａとの接続は、Ｘ座標検出ライン１９を前記画面エリア２の外側で引き回す、延長ライン１９ａにより行われている。また、各Ｘ座標検出用ＴＦＴ６ａのゲート端子は、それぞれ別々の走査線１４に、延長ライン１４ａを介して接続している。各Ｘ座標検出用ＴＦＴ６ａのドレイン端子は、１本のＸ座標検出用出力ライン２１ａに接続されている。このＸ座標検出用出力ライン２１ａは、外部回路接続端子２２ｂに接続されている。この外部回路接続端子２２ｂは、ドライバ搭載部３ａ（図１参照）に設けられている。
There are as many
一方、Ｙ座標検出用ＴＦＴ６ｂは、Ｙ座標検出ライン２０と同じ数存在する。各Ｙ座標検出用ＴＦＴ６ｂのソース端子は、それぞれ別々のＹ座標検出ライン２０に接続されている。また、各Ｙ座標検出用ＴＦＴ６ｂのゲート端子は、それぞれ別々の走査線１４に、延長ライン１４ａを介して接続している。各Ｙ座標検出用ＴＦＴ６ｂのドレイン端子は、１本のＹ座標検出用出力ライン２１ｂに接続されている。このＹ座標検出用出力ライン２１ｂは、Ｘ座標検出用出力ライン２１ａと同様に、ドライバ搭載部３ａに設けられた外部回路接続端子２２ａに接続されている。
On the other hand, the same number of Y coordinate
本実施形態に係る液晶表示パネル１はＱＶＧＡポートレートである。従って、当該タッチパネルは、Ｘ軸方向に２４０点、Ｙ軸方向に３２０点の検出点を有する。このため、Ｘ座標検出ライン１９は２４０本あり、Ｘ座標検出用ＴＦＴ６ａは２４０個ある。また、Ｙ座標検出ライン２０は３２０本あり、Ｙ座標検出用ＴＦＴ６ｂは３２０個ある。
The liquid
尚、本液晶表示パネル１は、前記液晶層の液晶分子を、後側基板３及び前側基板４の間において液晶分子をツイスト配向させたツイステッドネマティック（ＴＮ）型若しくはスーパーツイステッドネマティック（ＳＴＮ）型、液晶分子を後側基板３及び前側基板４の面に対して垂直に配向させた垂直配向型（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ方式；ＶＡ方式）、横電界型のＩｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ方式（ＩＰＳ方式）の液晶パネルを含む液晶分子の分子長軸を一方向に揃えて後側基板３に平行に配向させた水平配向型、液晶分子をベンド配向させるベンド配向型（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｅｃｅ方式；ＯＣＢ方式）、又は強誘電性若しくは反強誘電性液晶表示パネル等、種々の液晶表示パネルのうち何れでも良い。また、ポリマーネットワーク型液晶表示パネルでも良い。
The liquid
図１に示す様に、ドライバ素子３８の走査ドライバ３９とデータドライバ４０とは、前記した液晶表示パネル１に接続される外部回路の表示用コントローラ４１に接続されている。また、対向電極１６に接続しているコモン信号発生回路４２も、表示用コントローラ４１に接続されている。Ｘ座標検出用出力ライン２１ａの外部回路接続端子２２ａ及びＹ座標検出用出力ライン２１ｂの外部回路接続端子２２ｂは、前記した座標検出用コントローラ４４に接続されている。これら表示用コントローラ４１及び座標検出用コントローラ４４は、それらを制御するメインコントローラ４５とそれぞれ接続している。
As shown in FIG. 1, the
この様に、例えば、画素電極５は、液晶表示パネルが有する画素電極として機能し、例えば対向電極１６は、液晶表示パネルが有する対向電極として機能し、例えばコモン信号発生回路４２は、液晶表示パネルが有するコモン信号発生回路として機能し、例えばＸ座標検出用接点電極２５又はＹ座標検出用接点電極２６は、第１の座標検出電極又は第２の座標検出電極として機能し、例えばＸ座標検出用薄膜トランジスタ６ａ又はＹ座標検出用薄膜トランジスタ６ｂは、第１の座標検出トランジスタ又は第２の座標検出トランジスタとして機能し、例えばＸ座標検出用出力ライン２１ａ又はＹ座標検出用出力ライン２１ｂは、第１の出力ライン又は第２の出力ラインとして機能し、例えば座標検出用コントローラ４４の一部は、第１の座標検出回路又は第２の座標検出回路として機能する。
Thus, for example, the
次に、本実施形態に係る液晶表示装置の動作を説明する。液晶表示パネル１において、コモン信号発生回路４２から出力されたＶｃｏｍ信号は、対向電極１６に印加される。表示用コントローラ４１の走査ドライバ３９は、各走査線１４を順次選択し、選択した走査線１４に、表示用ＴＦＴ６をＯＮさせるゲート信号を、選択期間印加する。また、表示用コントローラ４１のデータドライバ４０は、各信号線１５に、前記Ｖｃｏｍ信号に対して画像データに対応した電位差をもつデータ信号を、走査線１４の選択期間印加する。液晶表示パネル１は、上記の通り表示駆動される。尚、本実施形態では、液晶表示パネル１の表示駆動方式に、ライン反転方式を用いる。即ち、各走査線１４の選択期間毎に、対向電極１６に印加するＶｃｏｍ信号の電圧を、ハイレベル（以下、Ｈレベルという）とローレベル（以下、Ｌレベルという）とに反転させる。
Next, the operation of the liquid crystal display device according to this embodiment will be described. In the liquid
次に、液晶表示パネル１のタッチパネルとしての動作を説明する。液晶表示パネル１に対するタッチ入力は、前記表示駆動中に、画面エリア２内の任意の位置を、前側基板４の観察側から、指先やタッチペン等によりタッチすることにより行われる。ここで、図２からタッチパネル機能に関係する構成を抜粋した回路構成の概略を、図３に示す。
Next, the operation of the liquid
各走査線１４、各Ｘ座標検出用ＴＦＴ６ａ、各Ｙ座標検出用ＴＦＴ６ｂ、各Ｘ座標検出ライン１９、及び各Ｙ座標検出ライン２０に以下の名称を付する。即ち、図３における上端側から、１行目の画素電極５に接続する表示用ＴＦＴ６のゲート端子に接続する走査線１４をゲートＧ１とし、２行目のそれをゲートＧ２とし、以下同様にして、下端である３２０行目のそれをゲートＧ３２０とする。そして、ゲートＧ１にそのゲート端子を接続しているＸ座標検出用ＴＦＴ６ａをＸ−ＴＦＴ１とし、ゲートＧ２にそのゲート端子を接続しているＸ座標検出用ＴＦＴ６ａをＸ−ＴＦＴ２とし、以下同様にして、ゲートＧ２４０にそのゲート端子を接続しているＸ座標検出用ＴＦＴ６ａをＸ−ＴＦＴ２４０とする。また同様に、ゲートＧ１にそのゲート端子を接続しているＹ座標検出用ＴＦＴ６ｂをＹ−ＴＦＴ１とし、ゲートＧ２にそのゲート端子を接続しているＹ座標検出用ＴＦＴ６ｂをＹ−ＴＦＴ２とし、以下同様にして、ゲートＧ３２０にそのゲート端子を接続しているＹ座標検出用ＴＦＴ６ｂをＹ−ＴＦＴ３２０とする。また、Ｘ−ＴＦＴ１のソース端子に接続しているＸ座標検出ライン１９をＸ−１とし、Ｘ−ＴＦＴ２のソース端子に接続しているＸ座標検出ライン１９をＸ−２とし、以下同様にして、Ｘ−ＴＦＴ２４０のソース端子に接続しているＸ座標検出ライン１９をＸ−２４０とする。また同様に、Ｙ−ＴＦＴ１のソース端子に接続しているＹ座標検出ライン２０をＹ−１とし、Ｙ−ＴＦＴ２のソース端子に接続しているＹ座標検出ライン２０をＹ−２とし、以下同様にして、Ｙ−ＴＦＴ３２０のソース端子に接続しているＹ座標検出ライン２０をＹ−３２０とする。
Each
前記タッチ入力が行われると、タッチ部の前側基板４が後側基板３側に撓み変形し、前記タッチ部の前側基板４に形成された対向電極１６と、後側基板３に形成されたＸ座標検出用接点電極２５及びＹ座標検出用接点電極２６とが導通する。その結果、対向電極１６とそれら接点電極とが電気的に導通する。従って、対向電極の電位が、タッチされた位置に存在するＸ座標検出用接点電極と通してＸ座標検出ラインから出力され、Ｙ座標検出用接点電極を通してＹ座標検出ラインから出力される。従って、タッチ部で対向電極１６と導通したＸ座標検出用接点電極２５、及びこの接点電極と接続しているＸ座標検出ライン１９は、対向電極１６に印加されたＶｃｏｍ信号の電位と同レベルになる。同様に、タッチ部で対向電極１６と導通したＹ座標検出用接点電極２６、及びこの接点電極と接続しているＹ座標検出ライン２０の電位は、対向電極１６に印加されたＶｃｏｍ信号の電位と同レベルになる。
When the touch input is performed, the
前記の通り、各Ｘ座標検出ライン１９は、Ｘ座標検出用ＴＦＴ６ａに接続しており、Ｙ座標検出ライン２０は、Ｙ座標検出用ＴＦＴ６ｂのソース端子に接続している。また、各Ｘ座標検出用ＴＦＴ６ａのゲート端子は、それぞれ別々の走査線１４に接続されており、各Ｙ座標検出用ＴＦＴ６ｂのゲート端子は、それぞれ別々の走査線１４に接続されている。
As described above, each X coordinate
従って、画像表示のため、ゲートＧ１からゲートＧ３２０までの各走査線１４に順次ゲート信号が印加されると、Ｘ−ＴＦＴ１からＸ−ＴＦＴ２４０までの各Ｘ座標検出用ＴＦＴ６ａは、順次ＯＮ状態になる。このとき、Ｘ座標検出用出力ライン２１ａの電位は、前記ＯＮ状態になっているＸ座標検出用ＴＦＴ６ａのソース端子に接続されているＸ座標検出ライン１９の電位になる。ここで、タッチ部に対応するＸ座標検出用接点電極２５が接続しているＸ座標検出ライン１９の電位は、対向電極１６の電位になっている。
Therefore, when a gate signal is sequentially applied to the
これらと同様に、ゲートＧ１からゲートＧ３２０までの各走査線１４に順次ゲート信号が印加されたとき、Ｙ−ＴＦＴ１からＹ−ＴＦＴ３２０までの各Ｙ座標検出用ＴＦＴ６ｂは、順次ＯＮ状態になる。そして、Ｙ座標検出用出力ライン２１ｂの電位は、前記ＯＮ状態になっているＹ座標検出用ＴＦＴ６ｂのソース端子に接続されているＹ座標検出ライン２０の電位になる。ここで、タッチ部に対応するＹ座標検出用接点電極２６が接続しているＹ座標検出ライン２０の電位は、対向電極１６の電位になっている。
Similarly, when gate signals are sequentially applied to the
即ち、Ｇ１、Ｇ２、・・・、Ｇ２４０と順にゲート電圧が印加されると、Ｘ−ＴＦＴ１、Ｘ−ＴＦＴ２、・・・、Ｘ−ＴＦＴ２４０と順にＴＦＴがＯＮ状態となり、その結果、Ｘ座標検出用出力ライン２１ａの電位は、順次Ｘ−１の電位、Ｘ−２の電位、・・・、Ｘ−２４０の電位になる。同様に、Ｇ１、Ｇ２、・・・、Ｇ３２０と順にゲート電圧が印加されると、Ｙ−ＴＦＴ１、Ｙ−ＴＦＴ１、・・・、Ｙ−ＴＦＴ２４０と順にＴＦＴがＯＮ状態となり、その結果、Ｙ座標検出用出力ライン２１ｂの電位は、順次Ｙ−１の電位、Ｙ−２の電位、・・・、Ｙ−３２０の電位になる。従って、この液晶表示パネル１は、各Ｘ座標検出ライン１９の電位に対応したＸ座標のパラレルデータを、Ｘ座標シリアルデータに変換して、Ｘ座標検出用出力ライン２１ａから出力する。また同様に、各Ｙ座標検出ライン２０の電位に対応したＹ座標のパラレルデータを、Ｙ座標シリアルデータに変換して、Ｙ座標検出用出力ライン２１ｂから出力する。
That is, when a gate voltage is applied in order of G1, G2,..., G240, the TFTs are turned on in order of X-TFT1, X-TFT2,. The potential of the
次に、図４を参照して制御信号について説明する。図４の１行目（１）に、Ｌｏｗアクティブの垂直方向の基準信号である垂直同期信号（ＶＳＹＮＣ信号）の波形の概略を示す。また、２行目（２）に、Ｌｏｗアクティブの水平方向の基準信号である水平同期信号（ＨＳＹＮＣ信号）の波形の概略を示す。ＶＳＹＮＣ信号の１周期には、本実施形態の例では、３２５水平期間を設けている。図４の３行目（３）に、対向電極１６に印加するＶｃｏｍ信号の波形の概略を示す。本実施形態の表示駆動方式は、ライン反転方式であるので、Ｖｃｏｍ信号は、第１フレームにおいては、１番目の水平期間でハイレべル（Ｈレベル）、２番目の水平期間でローレベル（Ｌレベル）という様に、ＨレベルとＬレベルを交互に繰り返す。そして、Ｖｃｏｍ信号は、第２フレームにおいては、１番目の水平期間で、Ｌレベル、２番目の水平期間でＨレベルとなり、以下、ＬレベルとＨレベルが交互に繰り返す。
Next, control signals will be described with reference to FIG. The first row (1) in FIG. 4 shows an outline of a waveform of a vertical synchronization signal (VSYNC signal) which is a low active vertical reference signal. The second row (2) shows an outline of a waveform of a horizontal synchronization signal (HSYNC signal) which is a low active horizontal reference signal. In one example of this embodiment, 325 horizontal periods are provided in one cycle of the VSYNC signal. The third row (3) in FIG. 4 schematically shows the waveform of the Vcom signal applied to the
図４の４行目（４）に記載したゲートＧ１は、各フレームの２番目の水平期間に、Ｈレベルになる。その結果、各フレームの２番目の水平期間において、図４の５行目（５）に記載したＸ−ＴＦＴ１と、図４の６行目（６）に記載したＹ−ＴＦＴ１とは、ＯＮ状態になる。Ｘ−ＴＦＴ１及びＹ−ＴＦＴ１がＯＮ状態のとき、Ｖｃｏｍ信号は、第１フレームにおいてはＬレベルであり、第２フレームにおいてはＨレベルであり、以後交互に繰り返す。
The gate G1 described in the fourth row (4) in FIG. 4 becomes H level in the second horizontal period of each frame. As a result, in the second horizontal period of each frame, the X-TFT 1 described in the fifth row (5) of FIG. 4 and the Y-
同様に、ゲートＧ２は、各フレームの３番目の水平期間に、Ｈレベルになり、このときＸ−ＴＦＴ２及びＹ−ＴＦＴ２がＯＮ状態になる。Ｘ−ＴＦＴ２及びＹ−ＴＦＴ２がＯＮ状態のとき、Ｖｃｏｍ信号は、第１フレームではＨレベルであり、第２フレームではＬレベルであり、以後交互に繰り返す。ゲートＧ３以降も同様である。 Similarly, the gate G2 becomes the H level in the third horizontal period of each frame, and at this time, the X-TFT2 and the Y-TFT2 are turned on. When the X-TFT2 and the Y-TFT2 are in the ON state, the Vcom signal is at the H level in the first frame and is at the L level in the second frame, and thereafter repeats alternately. The same applies to the gate G3 and subsequent gates.
図４の２７行目（２７）に、当該タッチパネルがタッチされていないときの、Ｘ座標検出用出力ライン２１ａの電位Ｘ−ｄａｔａの概略を示す。また、同様に図４の２８行目（２８）に、当該タッチパネルがタッチされていないときの、Ｙ座標検出用出力ライン２１ｂの電位Ｙ−ｄａｔａの概略を示す。Ｘ−ｄａｔａ及びＹ−ｄａｔａは、容量結合により、Ｖｃｏｍ信号と同様の傾向を有する、ＨレベルとＬレベルを繰り返すノイズ電位を示す。
The 27th line (27) in FIG. 4 shows an outline of the potential X-data of the X-coordinate
図５は、実際に検出された電位の波形を示す。この図において、１段目はＶｃｏｍ信号の電位を示し、２段目はＸ−ｄａｔａの電位を示し、３段目はＹ−ｄａｔａの電位を示し、４段目はゲートの電位を示す。この図においてそれぞれ破線は、それぞれの信号の基準電位を表す。この図の１段目に示す通り、Ｖｃｏｍ信号の電位は、基準電位を中心に正負を反転させる波形を示す。従って、ゲート電位がＬレベルである期間では、Ｘ−ｄａｔａ及びＹ−ｄａｔａは、Ｖｃｏｍ信号の電位に応じた、その基準電位に対して高低を繰り返すノイズ波形を示している。このノイズ波形は、前記の通り、容量結合したＶｃｏｍ信号に起因する。 FIG. 5 shows the waveform of the actually detected potential. In this figure, the first stage shows the potential of the Vcom signal, the second stage shows the potential of X-data, the third stage shows the potential of Y-data, and the fourth stage shows the potential of the gate. In this figure, each broken line represents a reference potential of each signal. As shown in the first stage of this figure, the potential of the Vcom signal shows a waveform that inverts positive and negative with the reference potential as the center. Therefore, during the period when the gate potential is at the L level, X-data and Y-data indicate noise waveforms that repeat high and low with respect to the reference potential according to the potential of the Vcom signal. As described above, this noise waveform is caused by the capacitively coupled Vcom signal.
この例では、ゲート電位がＨレベルになる期間は、Ｖｃｏｍ信号の電位がＨレベル又はＬレベルで維持される期間の約半分である。図５に示す通り、この例において、ゲート電位がＨレベルになったとき、Ｖｃｏｍ信号の電位は、Ｌレベルとなっている。このため、ゲート電位がＨレベルとなっている期間に、Ｘ−ｄａｔａ及びＹ−ｄａｔａの電位は低下している。そして、ゲート電位がＬレベルに戻ると、Ｘ−ｄａｔａ及びＹ−ｄａｔａの電位は上昇し始めている。一方、図示していないが、Ｖｃｏｍ信号の電位がＨレベルとなったときに、ゲート電位がＨレベルになると、ゲート電位がＨレベルの期間において、Ｘ−ｄａｔａ及びＹ−ｄａｔａの電位は上昇し、ゲート電位がＬレベルに戻ると、Ｘ−ｄａｔａ及びＹ−ｄａｔａの電位は低下し始める。 In this example, the period during which the gate potential is at the H level is approximately half of the period during which the potential of the Vcom signal is maintained at the H level or the L level. As shown in FIG. 5, in this example, when the gate potential becomes H level, the potential of the Vcom signal is L level. For this reason, the potentials of X-data and Y-data are lowered during the period in which the gate potential is at the H level. When the gate potential returns to the L level, the potentials of X-data and Y-data begin to rise. On the other hand, although not shown, when the potential of the Vcom signal becomes H level and the gate potential becomes H level, the potentials of X-data and Y-data rise in the period when the gate potential is H level. When the gate potential returns to the L level, the potentials of X-data and Y-data start to decrease.
次に、座標検出用コントローラ４４に含まれる座標検出回路について説明する。本実施形態では、前記の通り、Ｖｃｏｍ信号の電位が基準電位に対して正の値になったり負の値になったりする。このため、Ｖｃｏｍ信号の電位変化に応じて、検出すべきＸ−ｄａｔａ及びＹ−ｄａｔａの電位の上昇を検出したり、低下を検出したりする必要がある。そこで本座標検出回路は、例えば図６に示す様な、Ｘ−ｄａｔａ用の検出回路を有する。この検出回路は、本タッチパネルがタッチされたときに、即ち、入力したＸ−ｄａｔａ信号の電位が、Ｖｃｏｍ信号の電位に近づいて、Ｈレベル又はＬレベルになったときに、ＬレベルからＨレベルになる電位を出力する。Ｘ−ｄａｔａ信号は、入力端子６１に入力され、出力値は出力端子６２から得られる。
Next, a coordinate detection circuit included in the coordinate
第１のオペアンプ６３は、本タッチパネルがタッチされたときの、Ｘ−ｄａｔａ信号の電位の低下を検出し、そのときＨレベルの電位を出力するための第１のコンパレータを構成する。一方、第２のオペアンプ６４は、本タッチパネルがタッチされたときの、Ｘ−ｄａｔａ信号の電位の上昇を検出し、そのときＨレベルの電位を出力するための第２のコンパレータを構成する。従って、Ｖｃｏｍ信号の高低の変化に応じて、Ｘ−ｄａｔａ信号を、第１のオペアンプ６３に入力するか、第２のオペアンプ６４に入力するかを選択する必要がある。この入力の選択は、スイッチ６５により行う。即ち、スイッチ６５は、Ｖｃｏｍ信号がＬレベルであるとき、Ｘ−ｄａｔａ信号を第１のオペアンプ６３に入力する様に接続する。一方で、スイッチ６５は、Ｖｃｏｍ信号がＨレベルであるとき、Ｘ−ｄａｔａ信号を第２のオペアンプ６４に入力する様に接続する。
The first
電源端子６６は、第１のオペアンプ６３及び第２のオペアンプ６４の電源となる高電位を入力するもので、例えば５Ｖが入力される。電源端子６７には、例えば３Ｖが入力され、Ｘ−ｄａｔａ信号の低下を検出する際の、Ｘ−ｄａｔａ信号の入力線に、プルアップ抵抗６８を介して接続されている。このＸ−ｄａｔａ信号の低下を検出する際のＸ−ｄａｔａ信号の入力線は、第１のオペアンプ６３の反転端子（「−」端子）に接続されている。第１の比較アナログ信号Ｖｒｅｆ１を入力する第１の比較アナログ信号入力端子６９は、第１のオペアンプ６３の非反転端子（「＋」端子）に接続されている。従って、第１のオペアンプ６３は、Ｘ−ｄａｔａ信号と第１の比較アナログ信号Ｖｒｅｆ１とを比較し、Ｘ−ｄａｔａ信号の電位が第１の比較アナログ信号Ｖｒｅｆ１の電位より低くなったとき、Ｈレベルを出力する。この様に、第１のオペアンプ６３は、第１のコンパレータを構成する。
The
一方、接地端子７０は、Ｘ−ｄａｔａ信号の上昇を検出する際の、Ｘ−ｄａｔａ信号の入力線に、プルダウン抵抗７１を介して接続されている。このＸ−ｄａｔａ信号の上昇を検出する際のＸ−ｄａｔａ信号の入力線は、第２のオペアンプ６４の非反転端子（「＋」端子）に接続されている。第２の比較アナログ信号入力端子７２は、第２の比較アナログ信号Ｖｒｅｆ２を入力するものであり、第２のオペアンプ６４の反転端子（「−」端子）に接続されている。従って、第２のオペアンプ６４は、Ｘ−ｄａｔａ信号と第２の比較アナログ信号Ｖｒｅｆ２とを比較し、Ｘ−ｄａｔａ信号の電位が比較アナログ信号Ｖｒｅｆ２の電位より低くなったとき、Ｈレベルを出力する。この様に、第２のオペアンプ６４は、第２のコンパレータを構成する。
On the other hand, the
以上の通り、本検出回路は、Ｘ−ｄａｔａ信号を入力端子６１に入力し、Ｖｃｏｍ信号の高低の変化に応じて、スイッチ６５により第１のオペアンプ６３又は第２のオペアンプ６４への入力を切換える。そして、本検出回路は、スイッチ６５に同期させてスイッチ７３を切換えて、第１のオペアンプ６３又は第２のオペアンプ６４からの出力を出力端子６２に接続する。この様に本検出回路は、出力端子６２から、本タッチパネルがタッチされたか否かの信号を取得することができる様に構成されている。座標検出用コントローラ４４の座標検出回路は、図６に示したものと同じ回路を、Ｙ−ｄａｔａ信号の処理用にもう一つ別に有している。この回路は、Ｘ−ｄａｔａ信号の場合と同様に、Ｙ−ｄａｔａ信号を入力し、本タッチパネルがタッチされたか否かの信号を取得することができる様に構成されている。
As described above, the detection circuit inputs the X-data signal to the
この様に、例えば第１のオペアンプ６３を含む第１のコンパレータは、第１の出力ラインの出力信号の電位が第１の閾値以下になったことを検出する第１の電位低下検出回路として機能し、例えば第２のオペアンプ６４を含む第２のコンパレータは、第１の出力ラインの出力信号の電位が第２の閾値以上になったことを検出する第１の電位上昇検出回路として機能し、例えばスイッチ６５は、第１の切換回路として機能し、例えば第１の比較アナログ信号Ｖｒｅｆ１は、第１のオペアンプの非反転端子に入力される第１の閾値を表す信号として機能し、例えば第２の比較アナログ信号Ｖｒｅｆ２は、第１のオペアンプの反転端子に入力される第２の閾値を表す信号として機能する。
As described above, for example, the first comparator including the first
また、前記した座標検出用コントローラ４４がＹ−ｄａｔａ信号の処理用にもう一つ別に有している回路の、例えば第１のコンパレータに相当する回路は、第２の電位低下検出回路として機能し、例えば第２のコンパレータに相当する回路は、第２の電位上昇検出回路として機能し、例えばスイッチ６５に相当するスイッチは、第２の切換回路として機能し、例えば第１の比較アナログ信号Ｖｒｅｆ１に相当する信号は、第３の閾値を表す信号として機能し、例えば第２の比較アナログ信号Ｖｒｅｆ２に相当する信号は、第４の閾値を表す信号として機能する。
In addition, a circuit corresponding to the first comparator, for example, of another circuit that the coordinate
上記では比較器を用いた検出回路を説明したが、Ａ／Ｄコンバータを用いて、デジタル信号に変換した後、当該デジタル化されたＸ−ｄａｔａ及びＹ−ｄａｔａ信号を処理することで、同様な処理を実現できる。デジタル信号を用いて処理する場合、例えばデジタル化されたＸ−ｄａｔａ信号を処理する演算装置の、Ｘ−ｄａｔａ信号が所定の閾値以下であるかを判断する機能は、第１の電位低下検出回路として機能し、Ｘ−ｄａｔａ信号が所定の閾値以上であるかを判断する機能は、第１の電位上昇検出回路として機能し、Ｖｃｏｍ信号の高低の変化に応じて、前記Ｘ−ｄａｔａ信号が所定の閾値以下であることを判断するかＸ−ｄａｔａ信号が所定の閾値以上であることを判断するかを選択する機能は、第１の切換回路として機能する。また、例えばデジタル化されたＹ−ｄａｔａ信号を処理する演算装置の、Ｙ−ｄａｔａ信号が所定の閾値以下であるかを判断する機能は、第２の電位低下検出回路として機能し、Ｙ−ｄａｔａ信号が所定の閾値以上であるかを判断する機能は、第２の電位上昇検出回路として機能し、Ｖｃｏｍ信号の高低の変化に応じて、前記Ｙ−ｄａｔａ信号が所定の閾値以下であることを判断するかＹ−ｄａｔａ信号が所定の閾値以上であることを判断するかを選択する機能は、第２の切換回路として機能する。 Although the detection circuit using the comparator has been described above, the digital signal is converted into a digital signal by using an A / D converter, and then the digitized X-data and Y-data signals are processed in the same manner. Processing can be realized. In the case of processing using a digital signal, for example, the function of determining whether the X-data signal is equal to or lower than a predetermined threshold of the arithmetic device that processes the digitized X-data signal is the first potential drop detection circuit. The function of determining whether the X-data signal is equal to or greater than a predetermined threshold functions as a first potential rise detection circuit, and the X-data signal is determined in accordance with the change in the level of the Vcom signal. The function of selecting whether it is less than the threshold value or whether the X-data signal is greater than the predetermined threshold value functions as a first switching circuit. Further, for example, the function of determining whether or not the Y-data signal is equal to or lower than a predetermined threshold of the arithmetic unit that processes the digitized Y-data signal functions as a second potential drop detection circuit, and Y-data The function of determining whether the signal is equal to or higher than a predetermined threshold functions as a second potential rise detection circuit, and that the Y-data signal is equal to or lower than the predetermined threshold according to the change in the level of the Vcom signal The function of selecting whether to determine whether the Y-data signal is equal to or greater than a predetermined threshold functions as a second switching circuit.
図７（ａ）に、当該タッチパネルのタッチされている位置の模式図を示し、図７（ｂ）に、Ｖｃｏｍ信号の電位、Ｘ−ｄａｔａ信号及びＹ−ｄａｔａ信号の電位、並びにＸ−ｄａｔａ信号及びＹ−ｄａｔａ信号をそれぞれ入力端子６１に入力したときに出力端子６２からそれぞれ出力されるＸ検出信号及びＹ検出信号の模式図を示し、図７（ｃ）に、タッチされていると検出される位置の模式図を示す。図７（ａ）及び（ｃ）において、各縦の線は、各Ｘ座標検出ライン１９を模式的に示し、それらには、図３と同様の符号を付している。また、同様に各横の線は、Ｙ座標検出ライン２０を模式的に示し、それらには、図３と同様の符号を付している。図７においては、Ｘ軸方向にはＸ１〜Ｘ６のみが、Ｙ軸方向にはＹ１〜Ｙ８のみが、それぞれ示されている。本説明では、図７（ａ）に記号「○」で示した縦の線及び横の線の交点の位置にある、Ｘ座標検出用接点電極２５及びＹ座標検出用接点電極２６がタッチされたものとする。
FIG. 7A shows a schematic diagram of the touched position of the touch panel, and FIG. 7B shows the potential of the Vcom signal, the potentials of the X-data signal and the Y-data signal, and the X-data signal. FIG. 7C is a schematic diagram of the X detection signal and the Y detection signal output from the
図７（ａ）に記号「○」で示した点がタッチされた場合、各信号の波形は図７（ｂ）に示す様になる。Ｖｃｏｍ信号は、図に示す様に繰り返しＨレベル及びＬレベルに変化している。ここで、Ｖｃｏｍ信号を表す波形の上に付した番号１，２，３，・・・は、それぞれ、Ｘ−ＴＦＴ１及びＹ−ＴＦＴ１，Ｘ−ＴＦＴ２及びＹ−ＴＦＴ２，Ｘ−ＴＦＴ３及びＹ−ＴＦＴ３，・・・がＯＮになっている期間であることを示す。
When the point indicated by the symbol “◯” in FIG. 7A is touched, the waveform of each signal is as shown in FIG. 7B. The Vcom signal repeatedly changes to H level and L level as shown in the figure. Here,
この場合、Ｘ−ｄａｔａ信号に注目すると、図７（ａ）に示す通りＸ−１，Ｘ−２及びＸ−３についてタッチされている点があるので、Ｘ−ｄａｔａ信号は、Ｘ−ＴＦＴ１，Ｘ−ＴＦＴ２及びＸ−ＴＦＴ３がＯＮになっている期間に、Ｖｃｏｍ信号と同様に変化する。その結果、Ｘ−ｄａｔａ信号は、Ｘ−ＴＦＴ１，Ｘ−ＴＦＴ２及びＸ−ＴＦＴ３がＯＮになっている期間に、第１フレームでは、基準電位に対して順にＬレベル，Ｈレベル，Ｌレベルと変化し、第２フレームでは、基準電位に対して順にＨレベル，Ｌレベル，Ｈレベルと変化する。同様に、Ｙ−２，Ｙ−３及びＹ−４についてタッチされている点があるので、Ｙ−ｄａｔａ信号は、Ｙ−ＴＦＴ２，Ｙ−ＴＦＴ３及びＹ−ＴＦＴ４がＯＮになっている期間に、第１フレームでは、基準電位に対して順にＨレベル，Ｌレベル，Ｈレベルと変化し、第２フレームでは、基準電位に対して順にＬレベル，Ｈレベル，Ｌレベルと変化する。 In this case, paying attention to the X-data signal, as shown in FIG. 7A, there are points touched on X-1, X-2, and X-3. During the period when the X-TFT2 and the X-TFT3 are ON, it changes in the same manner as the Vcom signal. As a result, the X-data signal changes to the L level, the H level, and the L level in order with respect to the reference potential in the first frame during the period in which the X-TFT1, X-TFT2, and X-TFT3 are ON. In the second frame, the level sequentially changes to the H level, the L level, and the H level with respect to the reference potential. Similarly, since Y-2, Y-3, and Y-4 are touched, the Y-data signal is generated during the period in which Y-TFT2, Y-TFT3, and Y-TFT4 are ON. In the first frame, the reference potential changes sequentially to H level, L level, and H level, and in the second frame, the reference potential changes sequentially to L level, H level, and L level.
座標検出用コントローラ４４内のＸ−ｄａｔａ用の検出回路にＸ−ｄａｔａ信号が入力された際の出力信号であるＸ検出信号は、Ｘ−ｄａｔａ信号のＨレベル又はＬレベルへの変化が検出されて、Ｘ−ＴＦＴ１，Ｘ−ＴＦＴ２及びＸ−ＴＦＴ３がＯＮになっている期間に、Ｈレベルとなり、その他の期間には、Ｌレベルとなる。同様に、座標検出用コントローラ４４内のＹ−ｄａｔａ用の検出回路にＹ−ｄａｔａ信号が入力された際の出力信号であるＹ検出信号は、Ｙ−ｄａｔａ信号のＨレベル又はＬレベルへの変化が検出されて、Ｙ−ＴＦＴ２，Ｙ−ＴＦＴ３及びＹ−ＴＦＴ４がＯＮになっている期間に、Ｈレベルとなり、その他の期間には、Ｌレベルとなる。この例におけるＸ検出信号は、Ｘ−１，Ｘ−２及びＸ−３がタッチされていることを表し、Ｙ検出信号は、Ｙ−２，Ｙ−３及びＹ−４がタッチされていることを表す。従って、座標検出用コントローラ４４で算出されるタッチ位置は、図７（ｃ）に記号「◇」で示した点となる。
The X detection signal, which is an output signal when the X-data signal is input to the X-data detection circuit in the coordinate
上記した通り、Ｘ−ｄａｔａ用の検出回路から出力されるＸ検出信号と、Ｙ−ｄａｔａ用の検出回路から出力されるＹ検出信号とは、走査線１４の選択期間毎にＨレベル又はＬレベル、即ち１又は０の値を示すデジタルデータである。そして、座標検出用コントローラ４４は、Ｘ検出信号とＹ検出信号とに基づいて、液晶表示パネル１内の画面エリア２におけるタッチ点のＸ座標データとＹ座標データとを算出し、そのＸ座標データとＹ座標データとを外部に出力する。
As described above, the X detection signal output from the X-data detection circuit and the Y detection signal output from the Y-data detection circuit are H level or L level for each selection period of the
以上の通り、本実施形態では、後側基板３の画面エリア２の領域外に、複数のＸ座標検出用ＴＦＴ６ａ及び複数のＹ座標検出用ＴＦＴ６ｂ、並びにＸ座標検出用出力ライン２１ａ及びＹ座標検出用出力ライン２１ｂとを設けている。各Ｘ座標検出用ＴＦＴ６ａは、その各ゲート端子を各走査線１４に接続し、各ソース端子を各Ｘ座標検出ライン１９に接続し、各ドレイン端子を各Ｘ座標検出用出力ライン２１ａに接続している。このため、本実施形態に依れば、各Ｘ座標検出ライン１９を介して出力されるＸ座標に係るパラレルデータを、Ｘ座標検出用出力ライン２１ａに出力されるシリアルデータに変換することができる。同様に、各Ｙ座標検出用ＴＦＴ６ｂは、その各ゲート端子を各走査線１４に接続し、各ソース端子を各Ｙ座標検出ライン２０に接続し、各ドレイン端子を各Ｙ座標検出用出力ライン２１ｂに接続している。このため、各Ｙ座標検出ライン２０を介して出力されるＹ座標に係るパラレルデータを、Ｙ座標検出用出力ライン２１ｂに出力されるシリアルデータに変換することができる。従って、本構成に依れば、パラレル／シリアル変換回路を別途設ける必要が無い。従って、従来のパラレル／シリアル変換回路を含むタッチパネル機能を有する液晶表示装置に比べて、回路を大幅に簡素化することができる。
As described above, in the present embodiment, the plurality of X coordinate
また、本実施形態に依れば、複数のＸ座標検出用ＴＦＴ６ａ及び複数のＹ座標検出用ＴＦＴ６ｂ、並びにＸ座標検出用出力ライン２１ａ及びＹ座標検出用出力ライン２１ｂとを、画面エリア２の領域外に集約して設けている。このため、従来の構造と比較して、タッチ位置検出の分解能を向上させても、配線の省スペース化が可能である。従って、表示装置全体に対する画面エリア２の割合を大きくすることができる。
Further, according to the present embodiment, the plurality of X coordinate
更に、本実施形態に依れば、Ｘ座標検出用ＴＦＴ６ａ及びＹ座標検出用ＴＦＴ６ｂを含めた各部材を、表示用ＴＦＴ６その他の表示に用いられる部材と同じ積層構造で形成できる。このため、タッチパネル機能を有しないアクティブマトリックス液晶表示装置の製造と殆んど変わらない工程によって、タッチパネル機能を有する液晶表示装置を、低コストに製造することができる。
Furthermore, according to this embodiment, each member including the X coordinate
そして、本実施形態に依れば、座標検出用コントローラ４４に含まれる座標検出回路は、Ｖｃｏｍ信号のＨレベルとＬレベルの反転に同期して、検出回路を切換える。従って、本実施形態の様に、Ｖｃｏｍ信号をＨレベルとＬレベルとで反転させるライン反転方式の駆動を用いても、タッチ部の検出を行うことができる。
According to this embodiment, the coordinate detection circuit included in the coordinate
尚、本実施形態では、１水平期間毎にＶｃｏｍ信号をＨレベルとＬレベルとに切換えるライン反転駆動方式を例に挙げて説明したが、これに限らず、Ｖｃｏｍ信号をＨレベルとＬレベルとに切換えるコモン反転駆動方式の駆動方式であれば、例えば１フレーム毎にＶｃｏｍ信号をＨレベルとＬレベルとに切換えるフレーム反転方式等を用いても良いことは勿論である。この場合も、座標検出用コントローラ４４に含まれる座標検出回路は、Ｖｃｏｍ信号のＨレベルとＬレベルの反転に同期して、検出回路を切換える。
In the present embodiment, the line inversion driving method in which the Vcom signal is switched between the H level and the L level every horizontal period has been described as an example. Of course, for example, a frame inversion method in which the Vcom signal is switched between the H level and the L level for each frame may be used as long as the driving method is a common inversion driving method. Also in this case, the coordinate detection circuit included in the coordinate
［第１の実施形態の第１の変形例］
次に、本発明の第１の実施形態の第１の変形例について説明する。ここで本変形例の説明では、第１の実施形態との相違点に限定して説明し、同一の部分については同一の符号を付して、その説明は省略する。図５に示した通り、Ｘ−ｄａｔａ信号及びＹ−ｄａｔａ信号において、Ｖｃｏｍ信号がＨレベルからＬレベルへ、又はその逆へ、切り替わった直後に、出力レベルが不安定な期間がある。座標検出用コントローラ４４が、Ｘ−ｄａｔａ信号及びＹ−ｄａｔａ信号に基づいてタッチされた座標の検出を行うとき、この出力信号の不安定さに起因する誤検出が発生する虞がある。
[First Modification of First Embodiment]
Next, a first modification of the first embodiment of the present invention will be described. Here, in the description of this modification, the description is limited to the differences from the first embodiment, and the same portions are denoted by the same reference numerals, and the description thereof is omitted. As shown in FIG. 5, in the X-data signal and the Y-data signal, there is a period in which the output level is unstable immediately after the Vcom signal is switched from the H level to the L level or vice versa. When the coordinate
そこで本変形例では、Ｘ−ｄａｔａ信号及びＹ−ｄａｔａ信号の出力レベルが比較的安定している、Ｖｃｏｍ信号がＨレベルとＬレベルで切り替わる前後を除いた期間についてのみ、座標検出用コントローラ４４は、Ｘ−ｄａｔａ信号及びＹ−ｄａｔａ信号に基づいてタッチされた座標の検出を行う。このため、Ｘ座標の検出用のマスク信号ＭａｓｋＸ、及びＹ座標の検出用のマスク信号ＭａｓｋＹを、例えば図８にそのタイミングチャートを示す様に、入力する。
Therefore, in the present modification, the coordinate
図８において、１行目（１）に記載したＶＳＹＮＣ信号は、例えば図４を参照して説明した通り、Ｌｏｗアクティブの垂直方向の基準信号である。ＶＳＹＮＣ信号の周期は、３２５水平期間である。２行目（２）に記載したＨＳＹＮＣ信号は、Ｌｏｗアクティブの水平方向の基準信号である。３行目（３）に記載したＤＥ（データイネーブル）信号は、垂直方向の画素数に等しい３２０水平期間においてＨレベルになる期間を有する。本変形例に係る４行目（４）に記載したＭａｓｋＸ信号は、水平方向の検出用接点の数である２４０個に等しい２４０水平期間においてＨレベルになる期間を有する。また、５行目（５）に記載したＭａｓｋＹ信号は、垂直方向の検出用接点の数である３２０個に等しい３２０水平期間においてＨレベルになる期間を有する。 In FIG. 8, the VSYNC signal described in the first row (1) is a low active vertical reference signal as described with reference to FIG. 4, for example. The cycle of the VSYNC signal is 325 horizontal periods. The HSYNC signal described in the second row (2) is a low active horizontal reference signal. The DE (data enable) signal described in the third row (3) has a period of H level in 320 horizontal periods equal to the number of pixels in the vertical direction. The MaskX signal described in the fourth row (4) according to this modification has a period of H level in 240 horizontal periods that is equal to 240 horizontal detection contacts. The MaskY signal described in the fifth row (5) has a period of H level in 320 horizontal periods that is equal to 320 pieces of detection contacts in the vertical direction.
ここで、クロック周波数は１０ＭＨｚであり、このクロック信号を６行目（６）ＣＬＫに模式的に記載した。ＨＳＹＮＣ信号の周期は、７行目（７）に記載する様に、５１２ＣＬＫである。水平方向の基準は、ＨＳＹＮＣ信号の立下り位置であり、８行目（８）に記載したＤＥ信号は、前記水平方向の基準から１００クロックで立ち上がり、水平方向の画素数に合わせ２４０クロックで立ち下がる。９行目（９）に記載したＭａｓｋＸ信号及びＭａｓｋＹ信号は、ＨＳＹＮＣ信号の立ち下がりから３４５クロックで立ち上がり、その後１００クロックで立ち下がる。 Here, the clock frequency is 10 MHz, and this clock signal is schematically described in the sixth line (6) CLK. The period of the HSYNC signal is 512 CLK as described in the seventh row (7). The horizontal reference is the falling position of the HSYNC signal, and the DE signal described in the eighth row (8) rises at 100 clocks from the horizontal reference and rises at 240 clocks in accordance with the number of pixels in the horizontal direction. Go down. The MaskX signal and MaskY signal described in the ninth line (9) rise at 345 clocks from the fall of the HSYNC signal and then fall at 100 clocks.
図９に、実際に検出された電位の波形を示す。この図において、１段目はＶｃｏｍ信号の電位を示し、２段目はＸ−ｄａｔａの電位を示し、３段目はゲートの電位を示し、４段目はＭａｓｋＸ信号を示す。この図に示す通り、ＭａｓｋＸ信号がＨレベルになっている期間において、Ｘ−ｄａｔａ信号に含まれるノイズは小さい。 FIG. 9 shows a waveform of the actually detected potential. In this figure, the first stage shows the potential of the Vcom signal, the second stage shows the potential of X-data, the third stage shows the potential of the gate, and the fourth stage shows the MaskX signal. As shown in the figure, the noise included in the X-data signal is small during the period in which the MaskX signal is at the H level.
本変形例に係る座標検出回路においては、ＭａｓｋＸ信号がＨレベルのとき、Ｘ−ｄａｔａ信号を検出し、ＭａｓｋＹ信号がＨレベルのとき、Ｙ−ｄａｔａ信号を検出する。このため、図６を参照して説明したＸ−ｄａｔａ用の検出回路は、図１０に示す様に変更されている。即ち、図６を参照して説明したＸ−ｄａｔａ用の検出回路の、スイッチ７３の出力と、Ｍａｓｋ入力端子７５に入力されたＭａｓｋＸ信号とを、ＡＮＤ素子７６に入力し、それらの論理積を出力値とする。これによって、ＭａｓｋＸがＨレベルのときのみ、タッチされた座標のＸ軸方向の検出ができる。Ｙ−ｄａｔａ用の検出回路も同様に構成することで、ＭａｓｋＹがＨレベルのときのみ、タッチされた座標のＹ軸方向の検出をすることができる。この様に、例えばＭａｓｋＸ信号又はＭａｓｋＹ信号は、検出期間信号として機能し、例えばＡＮＤ素子７６は、第１のＡＮＤ回路又は第２のＡＮＤ回路として機能する。
In the coordinate detection circuit according to this modification, the X-data signal is detected when the MaskX signal is at the H level, and the Y-data signal is detected when the MaskY signal is at the H level. For this reason, the detection circuit for X-data described with reference to FIG. 6 is changed as shown in FIG. That is, the output of the
以上の様に、本変形例に依れば、Ｖｃｏｍ信号のＨレベルとＬレベルが切り替わる前後に発生するノイズに起因した、タッチされた座標の検出における誤検出を防止することができる。 As described above, according to this modification, it is possible to prevent erroneous detection in detection of touched coordinates due to noise generated before and after the H level and L level of the Vcom signal are switched.
［第１の実施形態の第２の変形例］
次に、本発明の第１の実施形態の第２の変形例について説明する。ここで本変形例の説明では、第１の実施形態との相違点に限定して説明し、同一の部分については同一の符号を付して、その説明は省略する。本変形例に係る座標検出用コントローラ４４内の検出回路は、図１１に示す様に、図６に示した検出回路における、電位の低下を検出する第１のオペアンプ６３を含む第１のコンパレータを有し、電位の上昇を検出する第２のオペアンプ６４を含む第２のコンパレータがない構成となっている。その他の構成は、第１の実施形態と同様である。この様な構成を用いても、第１の実施形態と同様にタッチされた位置を検出することができる。
[Second Modification of First Embodiment]
Next, a second modification of the first embodiment of the present invention will be described. Here, in the description of this modification, the description is limited to the differences from the first embodiment, and the same portions are denoted by the same reference numerals, and the description thereof is omitted. As shown in FIG. 11, the detection circuit in the coordinate
図１１に示した検出回路を用いると、図７を参照して説明したタッチされた位置の検出は、図１２に示す様になる。即ち、第１フレームにおいてＸ検出信号は、Ｘ−ｄａｔａ信号が基準電位に対してＬレベルとなっているＸ−ＴＦＴ１及びＸ−ＴＦＴ３がＯＮになっている期間に、Ｈレベルとなる。一方、第２フレームにおいてＸ検出信号は、Ｘ−ｄａｔａ信号が基準電位に対してＬレベルとなっているＸ−ＴＦＴ２がＯＮになっている期間に、Ｈレベルとなる。この様に、第１フレームと第２フレームとで、Ｘ検出信号の波形は異なり互いに補完する関係にある。従って、第１フレーム又は第２のフレームで、Ｈレベルとなっている期間に相当する点を検出点とすることで、タッチされている点を検出できる。即ち、図１２に示す例の場合では、第１フレーム又は第２のフレームで、Ｈレベルとなっている、Ｘ−１，Ｘ−２，Ｘ−３がタッチされているということを検出できる。Ｙ検出信号についても同様であり、第１フレーム又は第２のフレームで、Ｈレベルとなっている期間に相当する点を検出点とすることで、タッチされている位置を検出することができる。
When the detection circuit shown in FIG. 11 is used, the touched position described with reference to FIG. 7 is detected as shown in FIG. That is, in the first frame, the X detection signal becomes H level during a period in which X-TFT1 and X-TFT3 in which the X-data signal is L level with respect to the reference potential are ON. On the other hand, in the second frame, the X detection signal becomes the H level during the period when the
以上の様に、本変形例においては、Ｘ検出信号及びＹ検出信号について、第１フレーム又は第２のフレームで、Ｈレベルとなっているタイミングに相当する点を検出点とすることで、第１の実施形態と同様に、タッチされている位置を検出することができる。例えば、図１２に示す例では、図１２（ｃ）に◇で示す様に、Ｘ−１，Ｘ−２及びＸ−３並びにＹ−２，Ｙ−３及びＹ−４が検出される点となる。 As described above, in the present modification, the X detection signal and the Y detection signal have the detection point that corresponds to the timing at which the first or second frame is at the H level. As in the first embodiment, the touched position can be detected. For example, in the example shown in FIG. 12, X-1, X-2 and X-3 and Y-2, Y-3 and Y-4 are detected as indicated by ◇ in FIG. Become.
本変形例に依れば、第１フレーム及び第２のフレームを一組としてタッチ位置の検出を行うので、第１の実施形態の場合と比較して、時間分解能は低下するものの、座標検出用コントローラ４４内の検出回路を簡素化することができる。
According to the present modification, the touch position is detected by using the first frame and the second frame as a set, so that the time resolution is lower than that in the first embodiment, but for coordinate detection. The detection circuit in the
前記の例では、Ｖｃｏｍ信号が１フレーム毎に反転しているため、第１フレーム及び第２のフレームを一組としているが、例えばＶｃｏｍ信号が２フレーム毎に反転する等、複数フレーム毎に反転しても良い。この場合、当該フレーム数より多いフレーム数を一組とすればタッチ位置を検出できる。 In the above example, since the Vcom signal is inverted every frame, the first frame and the second frame are set as one set. However, the Vcom signal is inverted every two frames, for example, every two frames. You may do it. In this case, if the number of frames larger than the number of frames is taken as one set, the touch position can be detected.
尚、本変形例では、電位の低下を検出する第１のオペアンプ６３を含む第１のコンパレータを有し、電位の上昇を検出する第２のオペアンプ６４を含む第２のコンパレータがない構成としたが、電位の上昇を検出する第２のコンパレータを有し、電位の低下を検出する第１のコンパレータがない構成としても同様に機能する。また、本変形例と、前記第１の変形例とを組み合わせて構成することができることも勿論である。
In this modification, the first comparator including the first
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。ここで本実施形態の説明では、第１の実施形態との相違点に限定して説明し、同一の部分については同一の符号を付して、その説明は省略する。本実施形態では、第１の実施形態と比較して、Ｘ座標検出用ＴＦＴ６ａ、Ｙ座標検出用ＴＦＴ６ｂ及び延長ライン１９ａの数を削減するため、第１の実施形態における図３に相当する、図１３に示す様な構成を用いる。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. Here, in the description of the present embodiment, the description is limited to the differences from the first embodiment, and the same portions are denoted by the same reference numerals, and the description thereof is omitted. In this embodiment, compared to the first embodiment, the number of the X coordinate
即ち、Ｘ座標検出ライン１９及びＹ座標検出ライン２０は、それぞれ隣り合う２本のラインを束ねている。例えば、Ｘ座標検出ライン１９は、Ｘ−１とＸ−２を束ねてＸ−ＴＦＴ１のソース端子に接続されており、Ｘ−３とＸ−４を束ねてＸ−ＴＦＴ３のソース端子に接続されており、以下同様に構成されている。同様に、例えば、Ｙ座標検出ライン２０は、Ｙ−１とＹ−２を束ねてＹ−ＴＦＴ１のソース端子に接続されており、Ｙ−３とＹ−４を束ねてＹ−ＴＦＴ３のソース端子に接続されており、以下同様に構成されている。この様に構成することで、Ｘ座標検出用ＴＦＴ６ａ及びＹ座標検出用ＴＦＴ６ｂの数を半分に減らすことができる。この様に、例えばＸ座標検出ライン１９は、第１の座標検出ラインとして機能し、例えばＹ座標検出ライン２０は、第２の座標検出ラインとして機能する。
That is, the X coordinate
前記の構成を用いた場合、第１の実施形態における図７に相当する、各種信号波形やその結果検出されるタッチ位置は、図１４に示す様になる。Ｘ−ＴＦＴ１，Ｘ−ＴＦＴ３，Ｘ−ＴＦＴ５，・・・の様に、奇数番号が付されたＸ座標検出用ＴＦＴ６ａしか存在しないので、例えば、第１フレームでは、基準電位に対してＬレベルの遷移のみ現れ、Ｈレベルは現れない。逆に第２フレームでは、基準電位に対してＨレベルの遷移のみ現れる。本実施形態に係るタッチパネルは、Ｘ座標検出ライン１９及びＹ座標検出ライン２０をそれぞれ２本毎に束ねているため、空間分解能は低下している。このため、本実施形態で検出されるタッチ位置は、図１４（ｃ）に示す様になる。即ち、Ｘ検出信号は、この例ではＸ−１，Ｘ−２，Ｘ−３及びＸ−４がタッチされていることを表し、Ｙ検出信号は、Ｙ−１，Ｙ−２，Ｙ−３及びＹ−４がタッチされていることを表す。上記した通り、座標検出用コントローラ４４は、Ｘ検出信号とＹ検出信号とに基づいて、液晶表示パネル１内の画面エリア２におけるタッチ点のＸ座標データとＹ座標データとを算出し、そのＸ座標データとＹ座標データとを外部に出力する。
When the above configuration is used, various signal waveforms corresponding to FIG. 7 in the first embodiment and touch positions detected as a result are as shown in FIG. Since there are only odd-numbered
本実施形態に依れば、第１の実施形態の場合と比較して、タッチ位置検出の空間分解能は低下するものの、Ｘ座標検出用ＴＦＴ６ａ、Ｙ座標検出用ＴＦＴ６ｂ及び延長ライン１９ａの数を半分にすることができる。即ち、後側基板３上の回路を簡素化できる。また、画面エリア２外の領域に確保するＸ座標検出用ＴＦＴ６ａ、Ｙ座標検出用ＴＦＴ６ｂ及び延長ライン１９ａの配置スペースを、第１の実施形態の場合よりも大幅に小さくできる。その結果、表示装置全体に対する画面エリア２の面積の割合を大きくすることができる。
According to the present embodiment, although the spatial resolution of touch position detection is reduced as compared with the case of the first embodiment, the number of X coordinate
尚、本実施形態の説明では、Ｘ座標検出ライン１９及びＹ座標検出ライン２０について、それぞれ隣り合う２本のラインを束ねているとしたが、２本毎に束ねるに限らず、３本毎や４本以上毎に束ねても良い。この場合、分解能の低下と、回路の簡素化と、どちらを優先させるかにより、束ねるＸ座標検出ライン１９及びＹ座標検出ライン２０の本数を決定すれば良い。また、全て同じ本数毎に束ねなくとも、例えば、束ねないものと２本束ねたものとを混在させたり、２本束ねたものと３本束ねたものとを混在させたりすることもできる。
In the description of this embodiment, the X coordinate
また、本実施形態においても、第１の実施形態に第１の変形例と同様に、Ｘ座標の検出用のマスク信号ＭａｓｋＸ、及びＹ座標の検出用のマスク信号ＭａｓｋＹを用いて、Ｘ−ｄａ信号及びＹ−ｄａｔａ信号のうち、それら信号波形が安定している期間の信号のみを用いて検出するように構成することができる。その結果、誤検出の発生を抑制することができる。この場合、第１の実施形態に第１の変形例と同様の効果を得ることができる。 Also in this embodiment, as in the first modification, the X-da is detected using the mask signal MaskX for detecting the X coordinate and the mask signal MaskY for detecting the Y coordinate in the first embodiment. Of the signal and the Y-data signal, the detection can be performed using only the signal in a period in which the signal waveform is stable. As a result, occurrence of erroneous detection can be suppressed. In this case, the same effect as the first modification can be obtained in the first embodiment.
また、第１の実施形態の第２の変形例と同様に、座標検出用コントローラ４４内の検出回路を、図１１に示す様に、電位の低下を検出する第１のオペアンプ６３を含む第１のコンパレータを有し、電位の上昇を検出する第２のオペアンプ６４を含む第２のコンパレータがない構成とすることもできる。この様な構成の検出回路を用いると、図１４に相当する各種信号波形やその結果検出されるタッチ位置は、図１５に示す様になる。即ち、Ｘ検出信号及びＹ検出信号は、例えば第１フレームのみ信号が出力され、第２フレームでは信号が出力されないことになる。この様に、本構成に依れば、時間分解能は低下するものの、座標検出回路を簡素化することができる。
As in the second modification of the first embodiment, the detection circuit in the coordinate
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除しても、発明が解決しようとする課題の欄で述べられた課題が解決でき、かつ、発明の効果が得られる場合には、この構成要素が削除された構成も発明として抽出され得る。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, even if some constituent elements are deleted from all the constituent elements shown in the embodiment, the problem described in the column of problems to be solved by the invention can be solved and the effect of the invention can be obtained. The configuration in which this component is deleted can also be extracted as an invention. Furthermore, constituent elements over different embodiments may be appropriately combined.
１…液晶表示パネル、２…画面エリア、３…後側基板、３ａ…ドライバ搭載部、４…前側基板、５…画素電極、６…表示用薄膜トランジスタ、６ａ…Ｘ座標検出用薄膜トランジスタ、６ｂ…Ｙ座標検出用薄膜トランジスタ、１４…走査線、１４ａ…延長ライン、１５…信号線、１６…対向電極、１９…Ｘ座標検出ライン、１９ａ…延長ライン、２０…Ｙ座標検出ライン、２１ａ…Ｘ座標検出用出力ライン、２１ｂ…Ｙ座標検出用出力ライン、２２ａ…外部回路接続端子、２２ｂ…外部回路接続端子、２５…Ｘ座標検出用接点電極、２６…Ｙ座標検出用接点電極、３８…ドライバ素子、３９…走査ドライバ、４０…データドライバ、４１…表示用コントローラ、４２…コモン信号発生回路、４４…座標検出用コントローラ、４５…メインコントローラ、６１…入力端子、６２…出力端子、６３…第１のオペアンプ、６４…第２のオペアンプ、６５…スイッチ、６６…電源端子、６７…電源端子、６８…プルアップ抵抗、６９…第１の比較アナログ信号入力端子、７０…接地端子、７１…プルダウン抵抗、７２…第２の比較アナログ信号入力端子、７３…スイッチ、７５…Ｍａｓｋ入力端子、７６…ＡＮＤ素子。
DESCRIPTION OF
Claims (32)
前記画素電極が配置された基板上に前記対向電極と間隙を有して配置され、該対向電極が形成された基板が押圧されると該対向電極と導通する第１の座標検出電極と、
前記液晶表示パネルの走査線がゲート端子に接続し、前記第１の座標検出電極がソース端子に接続する、第１の座標検出トランジスタと、
複数の前記第１の座標検出トランジスタのドレイン端子に共通接続する第１の出力ラインと、
前記第１の出力ラインの出力信号に基づいて、前記対向電極と導通している第１の座標検出電極の位置を検出する、第１の座標検出回路と、
を具備し、
前記第１の座標検出回路は、
前記第１の出力ラインの出力信号の電位が第１の閾値以下になったことを検出する第１の電位低下検出回路と、
前記第１の出力ラインの出力信号の電位が、前記第１の閾値以上である第２の閾値以上になったことを検出する第１の電位上昇検出回路と、
前記コモン信号発生回路が発生する前記対向電極の電位が、前記基準電位に対して負のときは、前記第１の出力ラインの出力信号を前記第１の電位低下検出回路に入力し、前記基準電位に対して正のときは、前記第１の出力ラインの出力信号を前記第１の電位上昇検出回路に入力する第１の切換回路と、
を含む、
ことを特徴とする液晶表示装置。 An active matrix type liquid crystal display panel having a pixel electrode, a counter electrode, and a common signal generation circuit for inverting the potential of the counter electrode with respect to a reference potential,
A first coordinate detection electrode disposed on the substrate on which the pixel electrode is disposed, with a gap from the counter electrode, and conductive with the counter electrode when the substrate on which the counter electrode is formed is pressed;
A first coordinate detection transistor, wherein a scanning line of the liquid crystal display panel is connected to a gate terminal, and the first coordinate detection electrode is connected to a source terminal;
A first output line commonly connected to drain terminals of the plurality of first coordinate detection transistors;
A first coordinate detection circuit that detects a position of a first coordinate detection electrode that is electrically connected to the counter electrode based on an output signal of the first output line;
Comprising
The first coordinate detection circuit includes:
A first potential drop detection circuit for detecting that the potential of the output signal of the first output line has become equal to or lower than a first threshold;
A first potential rise detection circuit that detects that the potential of the output signal of the first output line is equal to or higher than a second threshold that is equal to or higher than the first threshold;
When the potential of the counter electrode generated by the common signal generation circuit is negative with respect to the reference potential, an output signal of the first output line is input to the first potential drop detection circuit, and the reference A first switching circuit for inputting an output signal of the first output line to the first potential rise detection circuit when positive with respect to the potential;
including,
A liquid crystal display device characterized by the above.
ことを特徴とする請求項１に記載の液晶表示装置。 The first potential drop detection circuit is a first comparator including a first operational amplifier, and the first potential rise detection circuit is a second comparator including a second operational amplifier. The liquid crystal display device according to claim 1.
前記第１のオペアンプの反転端子に前記第１の出力ラインの出力信号が入力され、
前記第１のオペアンプの非反転端子に前記第１の閾値を表す信号が入力される、
構成を有しており、
前記第２のコンパレータは、
前記第２のオペアンプの非反転端子に前記第１の出力ラインの出力信号が入力され、 前記第２のオペアンプの反転端子に前記第２の閾値を表す信号が入力される、
構成を有している、
ことを特徴とする請求項２に記載の液晶表示装置。 The first comparator includes:
The output signal of the first output line is input to the inverting terminal of the first operational amplifier,
A signal representing the first threshold value is input to a non-inverting terminal of the first operational amplifier;
Has a configuration,
The second comparator is
The output signal of the first output line is input to the non-inverting terminal of the second operational amplifier, and the signal representing the second threshold value is input to the inverting terminal of the second operational amplifier.
Having a configuration,
The liquid crystal display device according to claim 2.
前記画素電極が配置された基板上に前記対向電極と間隙を有して配置され、該対向電極が形成された基板が押圧されると該対向電極と導通する第１の座標検出電極と、
前記液晶表示パネルの走査線がゲート端子に接続し、前記第１の座標検出電極がソース端子に接続する、第１の座標検出トランジスタと、
複数の前記第１の座標検出トランジスタのドレイン端子に共通接続する第１の出力ラインと、
前記第１の出力ラインの出力信号に基づいて、前記対向電極と導通している第１の座標検出電極の位置を検出する、第１の座標検出回路と、
を具備し、
前記コモン信号発生回路は、前記第１の座標検出トランジスタがＯＮ状態である期間における前記対向電極の電位を、当該液晶表示装置の表示ｎ（ｎは自然数）フレーム毎に前記基準電位に対して正負反転させ、
前記第１の座標検出回路は、
前記第１の出力ラインの出力信号の電位が第１の閾値以下になったことを検出する第１の電位低下検出回路、又は、前記第１の出力ラインの出力信号の電位が第２の閾値以上になったことを検出する第１の電位上昇検出回路、を含み、
当該液晶表示装置の表示ｍ（ｍはｎ＋１以上の自然数）フレーム毎に前記対向電極と導通している第１の座標検出電極の位置を検出する、
ことを特徴とする液晶表示装置。 An active matrix type liquid crystal display panel having a pixel electrode, a counter electrode, and a common signal generation circuit for inverting the potential of the counter electrode with respect to a reference potential,
A first coordinate detection electrode disposed on the substrate on which the pixel electrode is disposed, with a gap from the counter electrode, and conductive with the counter electrode when the substrate on which the counter electrode is formed is pressed;
A first coordinate detection transistor, wherein a scanning line of the liquid crystal display panel is connected to a gate terminal, and the first coordinate detection electrode is connected to a source terminal;
A first output line commonly connected to drain terminals of the plurality of first coordinate detection transistors;
A first coordinate detection circuit that detects a position of a first coordinate detection electrode that is electrically connected to the counter electrode based on an output signal of the first output line;
Comprising
The common signal generation circuit determines whether the potential of the counter electrode during a period in which the first coordinate detection transistor is in an ON state is positive or negative with respect to the reference potential for each display n (n is a natural number) frame of the liquid crystal display device. Invert
The first coordinate detection circuit includes:
A first potential drop detection circuit for detecting that the potential of the output signal of the first output line is equal to or lower than a first threshold; or the potential of the output signal of the first output line is a second threshold. Including a first potential rise detection circuit for detecting that
Detecting the position of the first coordinate detection electrode connected to the counter electrode for each display m (m is a natural number of n + 1 or more) frame of the liquid crystal display device;
A liquid crystal display device characterized by the above.
ことを特徴とする請求項５に記載の液晶表示装置。 The first potential decrease detection circuit is a first comparator including a first operational amplifier, and the first potential increase detection circuit is a second comparator including a second operational amplifier.
The liquid crystal display device according to claim 5.
前記第１のオペアンプの反転端子に前記第１の出力ラインの出力信号が入力され、
前記第１のオペアンプの非反転端子に前記第１の閾値を表す信号が入力される、
構成を有しており、
前記第２のコンパレータは、
前記第２のオペアンプの非反転端子に前記第１の出力ラインの出力信号が入力され、
前記第２のオペアンプの反転端子に前記第２の閾値を表す信号が入力される、
構成を有している、
ことを特徴とする請求項６に記載の液晶表示装置。 The first comparator includes:
The output signal of the first output line is input to the inverting terminal of the first operational amplifier,
A signal representing the first threshold value is input to a non-inverting terminal of the first operational amplifier;
Has a configuration,
The second comparator is
The output signal of the first output line is input to the non-inverting terminal of the second operational amplifier,
A signal representing the second threshold is input to an inverting terminal of the second operational amplifier;
Having a configuration,
The liquid crystal display device according to claim 6.
前記対向電極の電位の反転時から、前記対向電極の電位の反転時から第１の所定の時間が経過した時までの期間は、前記対向電極の電位の反転後の前記第１の出力ラインの出力信号が不安定である期間を含む、
ことを特徴とする請求項１０に記載の液晶表示装置。 The detection period is from when a first predetermined time has elapsed since the reversal of the potential of the counter electrode to when a second predetermined time has elapsed since the reversal of the potential of the counter electrode,
The period from when the potential of the counter electrode is inverted to when the first predetermined time elapses from when the potential of the counter electrode is inverted is equal to the first output line after the potential of the counter electrode is inverted. Including periods when the output signal is unstable,
The liquid crystal display device according to claim 10.
前記第１の電位低下検出回路の出力信号又は前記第１の電位上昇検出回路の出力信号と、前記検出期間にＨｉｇｈレベルとなる検出期間信号とを入力し、
前記第１の電位低下検出回路の出力信号又は前記第１の電位上昇検出回路の出力信号と、前記検出期間信号との論理積を出力する、
第１のＡＮＤ回路を有することを特徴とする請求項１０又は１１に記載の液晶表示装置。 The first coordinate detection circuit includes:
An output signal of the first potential drop detection circuit or an output signal of the first potential rise detection circuit, and a detection period signal that becomes a high level in the detection period,
Outputting a logical product of the output signal of the first potential drop detection circuit or the output signal of the first potential rise detection circuit and the detection period signal;
The liquid crystal display device according to claim 10, further comprising a first AND circuit.
複数の前記第１の座標検出ラインは、隣り合う所定の本数を各一組として、１つの前記第１の座標検出用薄膜トランジスタに接続する、
ことを特徴とする請求項１乃至１３のうち何れか１項に記載の液晶表示装置。 The first coordinate detection electrode is connected to the first coordinate detection transistor via a first coordinate detection line;
The plurality of first coordinate detection lines are connected to one first coordinate detection thin film transistor, each having a predetermined number adjacent to each other as a set.
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is a liquid crystal display device.
前記液晶表示パネルの走査線がゲート端子に接続し、前記第２の座標検出電極がソース端子に接続する、第２の座標検出トランジスタと、
複数の前記第２の座標検出トランジスタのドレイン端子に共通接続する第２の出力ラインと、
前記第２の出力ラインの出力信号に基づいて、前記対向電極と導通している第２の座標検出電極の位置を検出する、第２の座標検出回路と、
を更に具備し、
前記第２の座標検出回路は、
前記第２の出力ラインの出力信号の電位が第３の閾値以下になったことを検出する第２の電位低下検出回路と、
前記第２の出力ラインの出力信号の電位が、前記第３の閾値以上である第４の閾値以上になったことを検出する第２の電位上昇検出回路と、
前記コモン信号発生回路が発生する前記対向電極の電位が、前記基準電位に対して負のときは、前記第２の出力ラインの出力信号を前記第２の電位低下検出回路に入力し、前記基準電位に対して正のときは、前記第２の出力ラインの出力信号を前記第２の電位上昇検出回路に入力する第２の切換回路と、
を含み、
第１の方向に沿って配列された少なくとも１つの前記第１の座標検出電極は、１つの第１の座標検出ラインを経由して前記第１の座標検出トランジスタに接続され、
第１の座標検出ラインは、前記走査線と対応しており、
前記第１の方向に対して直交する第２の方向に沿って配列された少なくとも１つの前記第２の座標検出電極は、１つの第２の座標検出ラインを経由して前記第２の座標検出トランジスタに接続され、
第２の座標検出ラインは、前記走査線と対応している、
ことを特徴とする請求項１に記載の液晶表示装置。 A second coordinate detection electrode disposed on the substrate on which the pixel electrode is disposed and having a gap with the counter electrode, and is electrically connected to the counter electrode when the substrate on which the counter electrode is formed is pressed;
A second coordinate detection transistor, wherein a scanning line of the liquid crystal display panel is connected to a gate terminal, and the second coordinate detection electrode is connected to a source terminal;
A second output line commonly connected to the drain terminals of the plurality of second coordinate detection transistors;
A second coordinate detection circuit that detects a position of a second coordinate detection electrode that is electrically connected to the counter electrode based on an output signal of the second output line;
Further comprising
The second coordinate detection circuit includes:
A second potential drop detection circuit for detecting that the potential of the output signal of the second output line is equal to or lower than a third threshold;
A second potential rise detection circuit for detecting that the potential of the output signal of the second output line is equal to or higher than a fourth threshold which is equal to or higher than the third threshold;
When the potential of the counter electrode generated by the common signal generation circuit is negative with respect to the reference potential, the output signal of the second output line is input to the second potential drop detection circuit, and the reference A second switching circuit for inputting an output signal of the second output line to the second potential rise detection circuit when positive with respect to the potential;
Including
At least one of the first coordinate detection electrodes arranged along a first direction is connected to the first coordinate detection transistor via one first coordinate detection line;
The first coordinate detection line corresponds to the scanning line,
The at least one second coordinate detection electrode arranged along a second direction orthogonal to the first direction is detected by the second coordinate detection line via one second coordinate detection line. Connected to the transistor,
The second coordinate detection line corresponds to the scanning line.
The liquid crystal display device according to claim 1.
前記第２の電位低下検出回路は、第３のオペアンプを含む第３のコンパレータであり、前記第２の電位上昇検出回路は、第４のオペアンプを含む第４のコンパレータである、
ことを特徴とする請求項１６に記載の液晶表示装置。 The first potential drop detection circuit is a first comparator including a first operational amplifier, and the first potential rise detection circuit is a second comparator including a second operational amplifier,
The second potential drop detection circuit is a third comparator including a third operational amplifier, and the second potential rise detection circuit is a fourth comparator including a fourth operational amplifier.
The liquid crystal display device according to claim 16.
前記第１のオペアンプの反転端子に前記第１の出力ラインの出力信号が入力され、
前記第１のオペアンプの非反転端子に前記第１の閾値を表す信号が入力される、
構成を有しており、
前記第２のコンパレータは、
前記第２のオペアンプの非反転端子に前記第１の出力ラインの出力信号が入力され、
前記第２のオペアンプの反転端子に前記第２の閾値を表す信号が入力される、
構成を有しており、
前記第３のコンパレータは、
前記第３のオペアンプの反転端子に前記第２の出力ラインの出力信号が入力され、
前記第３のオペアンプの非反転端子に前記第３の閾値を表す信号が入力される、
構成を有しており、
前記第４のコンパレータは、
前記第４のオペアンプの非反転端子に前記第２の出力ラインの出力信号が入力され、
前記第４のオペアンプの反転端子に前記第４の閾値を表す信号が入力される、
構成を有している、
ことを特徴とする請求項１７に記載の液晶表示装置。 The first comparator includes:
The output signal of the first output line is input to the inverting terminal of the first operational amplifier,
A signal representing the first threshold value is input to a non-inverting terminal of the first operational amplifier;
Has a configuration,
The second comparator is
The output signal of the first output line is input to the non-inverting terminal of the second operational amplifier,
A signal representing the second threshold is input to an inverting terminal of the second operational amplifier;
Has a configuration,
The third comparator is
The output signal of the second output line is input to the inverting terminal of the third operational amplifier,
A signal representing the third threshold value is input to a non-inverting terminal of the third operational amplifier;
Has a configuration,
The fourth comparator is
The output signal of the second output line is input to the non-inverting terminal of the fourth operational amplifier,
A signal representing the fourth threshold is input to an inverting terminal of the fourth operational amplifier;
Having a configuration,
The liquid crystal display device according to claim 17.
前記第２の閾値と前記第４の閾値は等しい、
ことを特徴とする請求項１６乃至１８のうち何れか１項に記載の液晶表示装置。 The first threshold and the third threshold are equal,
The second threshold and the fourth threshold are equal;
The liquid crystal display device according to claim 16, wherein the liquid crystal display device is a liquid crystal display device.
前記第２の座標検出回路は、当該液晶表示装置の表示１フレーム毎に前記対向電極と導通している第２の座標検出電極の位置を検出する、
ことを特徴とする請求項１６乃至１９のうち何れか１項に記載の液晶表示装置。 The first coordinate detection circuit detects a position of the first coordinate detection electrode that is electrically connected to the counter electrode for each display frame of the liquid crystal display device,
The second coordinate detection circuit detects a position of a second coordinate detection electrode that is electrically connected to the counter electrode for each display frame of the liquid crystal display device.
The liquid crystal display device according to claim 16, wherein the liquid crystal display device is a liquid crystal display device.
前記液晶表示パネルの走査線がゲート端子に接続し、前記第２の座標検出電極がソース端子に接続する、第２の座標検出トランジスタと、
複数の前記第２の座標検出トランジスタのドレイン端子に共通接続する第２の出力ラインと、
前記第２の出力ラインの出力信号に基づいて、前記対向電極と導通している第２の座標検出電極の位置を検出する、第２の座標検出回路と、
を更に具備し、
前記第２の座標検出回路は、
前記第２の出力ラインの出力信号の電位が第３の閾値以下になったことを検出する第２の電位低下検出回路、又は、前記第２の出力ラインの出力信号の電位が第４の閾値以上になったことを検出する第２の電位上昇検出回路、を含み、
当該液晶表示装置の表示ｍ（ｍはｎ＋１以上の自然数）フレーム毎に前記対向電極と導通している第２の座標検出電極の位置を検出し、
第１の方向に沿って配列された少なくとも１つの前記第１の座標検出電極は、１つの第１の座標検出ラインを経由して前記第１の座標検出トランジスタに接続され、
第１の座標検出ラインは、前記走査線と対応しており、
前記第１の方向に対して直交する第２の方向に沿って配列された少なくとも１つの前記第２の座標検出電極は、１つの第２の座標検出ラインを経由して前記第２の座標検出トランジスタに接続され、
第２の座標検出ラインは、前記走査線と対応している、
ことを特徴とする請求項５に記載の液晶表示装置。 A second coordinate detection electrode disposed on the substrate on which the pixel electrode is disposed and having a gap with the counter electrode, and is electrically connected to the counter electrode when the substrate on which the counter electrode is formed is pressed;
A second coordinate detection transistor, wherein a scanning line of the liquid crystal display panel is connected to a gate terminal, and the second coordinate detection electrode is connected to a source terminal;
A second output line commonly connected to the drain terminals of the plurality of second coordinate detection transistors;
A second coordinate detection circuit that detects a position of a second coordinate detection electrode that is electrically connected to the counter electrode based on an output signal of the second output line;
Further comprising
The second coordinate detection circuit includes:
A second potential drop detection circuit for detecting that the potential of the output signal of the second output line is equal to or lower than a third threshold, or the potential of the output signal of the second output line is a fourth threshold. Including a second potential rise detection circuit for detecting that
Detecting the position of the second coordinate detection electrode connected to the counter electrode for each frame m (m is a natural number of n + 1 or more) of the liquid crystal display device;
At least one of the first coordinate detection electrodes arranged along a first direction is connected to the first coordinate detection transistor via one first coordinate detection line;
The first coordinate detection line corresponds to the scanning line,
The at least one second coordinate detection electrode arranged along a second direction orthogonal to the first direction is detected by the second coordinate detection line via one second coordinate detection line. Connected to the transistor,
The second coordinate detection line corresponds to the scanning line.
The liquid crystal display device according to claim 5.
前記第２の電位低下検出回路は、第３のオペアンプを含む第３のコンパレータであり、前記第２の電位上昇検出回路は、第４のオペアンプを含む第４のコンパレータであり、
ことを特徴とする請求項２１に記載の液晶表示装置。 The first potential drop detection circuit is a first comparator including a first operational amplifier, and the first potential rise detection circuit is a second comparator including a second operational amplifier,
The second potential drop detection circuit is a third comparator including a third operational amplifier, and the second potential rise detection circuit is a fourth comparator including a fourth operational amplifier,
The liquid crystal display device according to claim 21.
前記第１のオペアンプの反転端子に前記第１の出力ラインの出力信号が入力され、
前記第１のオペアンプの非反転端子に前記第１の閾値を表す信号が入力される、
構成を有しており、
前記第２のコンパレータは、
前記第２のオペアンプの非反転端子に前記第１の出力ラインの出力信号が入力され、
前記第２のオペアンプの反転端子に前記第２の閾値を表す信号が入力される、
構成を有しており、
前記第３のコンパレータは、
前記第３のオペアンプの反転端子に前記第２の出力ラインの出力信号が入力され、
前記第３のオペアンプの非反転端子に前記第３の閾値を表す信号が入力される、
構成を有しており、
前記第４のコンパレータは、
前記第４のオペアンプの非反転端子に前記第２の出力ラインの出力信号が入力され、
前記第４のオペアンプの反転端子に前記第４の閾値を表す信号が入力される、
構成を有している、
ことを特徴とする請求項２２に記載の液晶表示装置。 The first comparator includes:
The output signal of the first output line is input to the inverting terminal of the first operational amplifier,
A signal representing the first threshold value is input to a non-inverting terminal of the first operational amplifier;
Has a configuration,
The second comparator is
The output signal of the first output line is input to the non-inverting terminal of the second operational amplifier,
A signal representing the second threshold is input to an inverting terminal of the second operational amplifier;
Has a configuration,
The third comparator is
The output signal of the second output line is input to the inverting terminal of the third operational amplifier,
A signal representing the third threshold value is input to a non-inverting terminal of the third operational amplifier;
Has a configuration,
The fourth comparator is
The output signal of the second output line is input to the non-inverting terminal of the fourth operational amplifier,
A signal representing the fourth threshold is input to an inverting terminal of the fourth operational amplifier;
Having a configuration,
The liquid crystal display device according to claim 22.
前記第２の閾値と前記第４の閾値は等しい、
ことを特徴とする請求項２１乃至２３のうち何れか１項に記載の液晶表示装置。 The first threshold and the third threshold are equal,
The second threshold and the fourth threshold are equal;
24. The liquid crystal display device according to claim 21, wherein the liquid crystal display device is a liquid crystal display device.
前記第２の座標検出回路は、前記検出期間における前記第２の出力ラインの出力信号に基づいて、前記対向電極と導通している第２の座標検出電極の位置を検出する、
ことを特徴とする請求項１６乃至２６のうち何れか１項に記載の液晶表示装置。 The first coordinate detection circuit is based on an output signal of the first output line in a detection period that is a predetermined period from when the potential of the counter electrode is inverted to when the next potential is inverted. Detecting the position of the first coordinate detection electrode in conduction with the counter electrode;
The second coordinate detection circuit detects a position of a second coordinate detection electrode that is electrically connected to the counter electrode based on an output signal of the second output line in the detection period.
The liquid crystal display device according to claim 16, wherein the liquid crystal display device is a liquid crystal display device.
前記対向電極の電位の反転時から、前記対向電極の電位の反転時から第１の所定の時間が経過した時までの期間は、前記対向電極の電位の反転後の前記第１の出力ラインの出力信号及び前記第２の出力ラインの出力信号が不安定である期間を含む、
ことを特徴とする請求項２７に記載の液晶表示装置。 The detection period is from when a first predetermined time has elapsed since the reversal of the potential of the counter electrode to when a second predetermined time has elapsed since the reversal of the potential of the counter electrode,
The period from when the potential of the counter electrode is inverted to when the first predetermined time elapses from when the potential of the counter electrode is inverted is equal to the first output line after the potential of the counter electrode is inverted. Including a period in which the output signal and the output signal of the second output line are unstable.
The liquid crystal display device according to claim 27.
前記第１の電位低下検出回路の出力信号又は前記第１の電位上昇検出回路の出力信号と、前記検出期間にＨｉｇｈレベルとなる検出期間信号とを入力し、
前記第１の電位低下検出回路の出力信号又は前記第１の電位上昇検出回路の出力信号と、前記検出期間信号との論理積を出力する、
第１のＡＮＤ回路を有し、
前記第２の座標検出回路は、
前記第２の電位低下検出回路の出力信号又は前記第２の電位上昇検出回路の出力信号と、前記検出期間信号とを入力し、
前記第２の電位低下検出回路の出力信号又は前記第２の電位上昇検出回路の出力信号と、前記検出期間信号との論理積を出力する、
第２のＡＮＤ回路を有する、
ことを特徴とする請求項２７又は２８に記載の液晶表示装置。 The first coordinate detection circuit includes:
An output signal of the first potential drop detection circuit or an output signal of the first potential rise detection circuit, and a detection period signal that becomes a high level in the detection period,
Outputting a logical product of the output signal of the first potential drop detection circuit or the output signal of the first potential rise detection circuit and the detection period signal;
A first AND circuit;
The second coordinate detection circuit includes:
The output signal of the second potential drop detection circuit or the output signal of the second potential rise detection circuit and the detection period signal are input,
Outputting a logical product of the output signal of the second potential drop detection circuit or the output signal of the second potential rise detection circuit and the detection period signal;
Having a second AND circuit;
29. A liquid crystal display device according to claim 27 or 28.
複数の前記第２の座標検出ラインは、隣り合う第２の所定の本数を各一組として、１つの前記第２の座標検出用薄膜トランジスタに接続する、
ことを特徴とする請求項１６乃至３０のうち何れか１項に記載の液晶表示装置。 The plurality of first coordinate detection lines are connected to one of the first coordinate detection thin film transistors, each of which is a set of adjacent first predetermined numbers,
The plurality of second coordinate detection lines are connected to one second coordinate detection thin film transistor, each set of adjacent second predetermined numbers.
31. The liquid crystal display device according to claim 16, wherein the liquid crystal display device is a liquid crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010138631A JP2012003085A (en) | 2010-06-17 | 2010-06-17 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010138631A JP2012003085A (en) | 2010-06-17 | 2010-06-17 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012003085A true JP2012003085A (en) | 2012-01-05 |
Family
ID=45535111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010138631A Withdrawn JP2012003085A (en) | 2010-06-17 | 2010-06-17 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012003085A (en) |
-
2010
- 2010-06-17 JP JP2010138631A patent/JP2012003085A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI660297B (en) | In-cell touch display device | |
| KR101606874B1 (en) | Display device with integrated touch screen and method for driving the same | |
| US9019196B2 (en) | Liquid crystal display device | |
| JP6032794B2 (en) | Liquid crystal display | |
| JP5710449B2 (en) | Display device, driving circuit, driving method, and electronic apparatus | |
| KR101416003B1 (en) | Display device with integrated touch screen and method for driving the same | |
| JP4957597B2 (en) | Sensing circuit, driving method thereof, display device, and electronic device | |
| JP6055206B2 (en) | Liquid crystal display | |
| US10339884B2 (en) | Display device, method of driving display device, and electronic apparatus | |
| US20130314343A1 (en) | In-cell touch type liquid crystal display device and method for driving the same | |
| JP6074626B2 (en) | Input device and display device | |
| JP6074625B2 (en) | Input device and display device | |
| TWI404048B (en) | Flat panel display | |
| TW201241810A (en) | Liquid crystal display | |
| KR20120078072A (en) | Apparatus and method for driving touch sensor | |
| JP5243069B2 (en) | Display device and electronic device | |
| WO2017164213A1 (en) | Touch panel-equipped display device | |
| JP5475498B2 (en) | Display device with touch panel | |
| KR102189480B1 (en) | Touch panel dispaly device | |
| JP2012003085A (en) | Liquid crystal display device | |
| WO2020066379A1 (en) | Display device | |
| JP2000330723A (en) | Touch panel integrated type liquid crystal display device | |
| JP5691501B2 (en) | Touch panel, liquid crystal display element having the same, and touch panel position detection method | |
| JP5499940B2 (en) | Touch panel and liquid crystal display device having the same | |
| JP2020073958A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130903 |