JP4957597B2 - Sensing circuit, driving method thereof, display device, and electronic device - Google Patents

Sensing circuit, driving method thereof, display device, and electronic device Download PDF

Info

Publication number
JP4957597B2
JP4957597B2 JP2008065279A JP2008065279A JP4957597B2 JP 4957597 B2 JP4957597 B2 JP 4957597B2 JP 2008065279 A JP2008065279 A JP 2008065279A JP 2008065279 A JP2008065279 A JP 2008065279A JP 4957597 B2 JP4957597 B2 JP 4957597B2
Authority
JP
Japan
Prior art keywords
transistor
electrode
sensing
gate
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008065279A
Other languages
Japanese (ja)
Other versions
JP2009003916A (en
Inventor
栄二 神田
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007132654 priority Critical
Priority to JP2007132654 priority
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP2008065279A priority patent/JP4957597B2/en
Publication of JP2009003916A publication Critical patent/JP2009003916A/en
Application granted granted Critical
Publication of JP4957597B2 publication Critical patent/JP4957597B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To simply constitute a sensing circuit. <P>SOLUTION: The sensing circuit 40 is provided with: an amplification transistor 41 which outputs a detection current according to gate potential; a reset transistor 42 which is provided between a gate of the amplification transistor 41 and a power line 20 and becomes an on state according to a reset signal RES supplied via a first control line 10; a reference capacity element 44 which is provided between the first control line 10 and the gate of the amplification transistor 41; a capacitance detection element 45 one terminal of which is connected to the gate of the amplification transistor 41 and to the other terminal of which predetermined potential Vx is supplied; and a selection transistor 43 which is provided between the amplification transistor 4l and a detection line 21 and becomes an on state according to a selection signal SEL via a second control line 11. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、静電容量の変化を検出するセンシング回路、その駆動方法、表示装置および電子機器に関する。   The present invention relates to a sensing circuit that detects a change in capacitance, a driving method thereof, a display device, and an electronic apparatus.

静電容量の変化を検出するセンシング回路を備えた表示装置が知られている。例えば、特許文献1に記載された技術は、液晶表示装置にセンシング回路を組み込んだものである。このセンシング回路では、基準容量と静電容量検出素子とを直列に接続し、その接続点を増幅トランジスタのゲートに接続し、ゲート電位に応じた検出電流を増幅トランジスタに流す。そして、静電容量素子の静電容量の変化を検出電流の変化として取り出す。
特開2007-48275号公報
A display device having a sensing circuit that detects a change in capacitance is known. For example, the technique described in Patent Document 1 incorporates a sensing circuit in a liquid crystal display device. In this sensing circuit, a reference capacitor and a capacitance detection element are connected in series, the connection point is connected to the gate of the amplification transistor, and a detection current corresponding to the gate potential is passed through the amplification transistor. Then, a change in capacitance of the capacitance element is taken out as a change in detection current.
JP 2007-48275 A

ところで、センシング回路では、センシングの度に、増幅トランジスタのゲート電位を所定の電位にリセットする必要がある。このため、従来のセンシング回路では、増幅トランジスタの電源とは別にリセット用の電圧をリセットトランジスタを介して増幅トランジスタのゲートに供給していた。また、基準容量の一方の端子には基準電圧が供給され、静電容量素子の一方の端子には、液晶表示装置の対向電極に供給される共通電位が供給されていた。
このように各種の電圧を各々供給するためには、複数の配線を形成する必要があるため、センシング回路の構造が複雑となるといった問題があった。また、共通電位は液晶の交流駆動に用いられる電圧であり、所定の周期で極性を反転させる必要がある。このため、センシングの周期は液晶の表示と同期してしまうので、センシングの周期を液晶の表示周期から独立させることができないといった問題があった。
本発明は上述した事情に鑑みてなされたものであり、配線数を減らし、且つ、センシングの周期を自由に設定可能にすることを解決課題としている。
By the way, in the sensing circuit, it is necessary to reset the gate potential of the amplification transistor to a predetermined potential every time sensing is performed. For this reason, in the conventional sensing circuit, a reset voltage is supplied to the gate of the amplification transistor via the reset transistor, separately from the power supply of the amplification transistor. In addition, a reference voltage is supplied to one terminal of the reference capacitor, and a common potential supplied to the counter electrode of the liquid crystal display device is supplied to one terminal of the capacitance element.
In order to supply various voltages in this way, it is necessary to form a plurality of wirings, which causes a problem that the structure of the sensing circuit becomes complicated. The common potential is a voltage used for AC driving of the liquid crystal, and the polarity needs to be inverted at a predetermined cycle. For this reason, since the sensing cycle is synchronized with the liquid crystal display, there is a problem that the sensing cycle cannot be made independent of the liquid crystal display cycle.
The present invention has been made in view of the above-described circumstances, and it is an object of the present invention to reduce the number of wirings and to freely set the sensing cycle.

この課題を解決するために、本発明に係るセンシング回路は、一方の電極に電源線が電気的に接続され、ゲート電位に応じた検出電流を他方の電極から出力する第1トランジスタ(例えば、図2に示す41)と、前記第1トランジスタのゲートと電源線との間に設けられ、第1制御線を介してゲートに供給されるリセット信号に応じてオン状態となる第2トランジスタ(例えば、図2に示す42)と、前記第1制御線と前記第1トランジスタのゲートとの間に設けられた基準容量と、一方の端子が前記第1トランジスタのゲートに電気的に接続され、他方の端子に所定電位が供給される静電容量検出素子と、前記第1トランジスタの他方の電極と検出線との間に設けられ、第2制御線を介してゲートに供給される選択信号に応じてオン状態となる第3トランジスタ(例えば、図2に示す43)とを備える。   In order to solve this problem, a sensing circuit according to the present invention includes a first transistor (for example, a diagram) in which a power supply line is electrically connected to one electrode and a detection current corresponding to a gate potential is output from the other electrode. 2 shown in FIG. 2) and a second transistor (for example, for example) that is provided between the gate of the first transistor and the power supply line and is turned on in response to a reset signal supplied to the gate through the first control line. 42) shown in FIG. 2, a reference capacitor provided between the first control line and the gate of the first transistor, and one terminal electrically connected to the gate of the first transistor, A capacitance detection element to which a predetermined potential is supplied to a terminal, and a selection signal provided between the other electrode of the first transistor and the detection line and supplied to the gate via the second control line On state and That the third transistor (e.g., 43 shown in FIG. 2) and a.

この発明によれば、第1トランジスタのゲート電位をリセットするために電源線を介して供給される電圧を用いるので、リセット用に特別な電源を用意する必要がなく、これを供給する配線数を減らすことができる。また、基準容量の一方の端子は第1制御線に接続され、リセット信号によってセンシング動作を行うので、基準容量に専用の電源を設ける必要がなく、さらにこれを供給する配線数を減らすことができる。よって、センシング回路の構成を大幅に簡素化できる。くわえて、静電容量素子の他方の端子に供給される所定電位を固定電位とすれば、第1トランジスタのゲート電位が所定の周期で変動することがない。また、表示装置の画像表示の周期と同期してセンシングを実行する必要がないので、必要に応じてセンシングしたり、より長い周期でセンシングを実行することができる。この結果、消費電力を削減することができる。   According to the present invention, since the voltage supplied through the power supply line is used to reset the gate potential of the first transistor, it is not necessary to prepare a special power supply for resetting, and the number of wirings for supplying the power is reduced. Can be reduced. In addition, since one terminal of the reference capacitor is connected to the first control line and performs a sensing operation by a reset signal, it is not necessary to provide a dedicated power source for the reference capacitor, and the number of wirings for supplying this can be reduced. . Therefore, the configuration of the sensing circuit can be greatly simplified. In addition, if the predetermined potential supplied to the other terminal of the capacitance element is a fixed potential, the gate potential of the first transistor does not fluctuate in a predetermined cycle. In addition, since it is not necessary to perform sensing in synchronization with the image display cycle of the display device, sensing can be performed as necessary, or sensing can be performed with a longer cycle. As a result, power consumption can be reduced.

ここで、基準容量は、第2トランジスタのゲートとドレインとの間に生じる寄生容量であることが好ましい。この場合には、基準容量を素子として作り込む必要がないので、より一層、センシング回路の構成を簡素化することができる。
また、前記第1乃至第3トランジスタは、同じプロセスで形成され、半導体層と、ゲート酸化膜と、ゲート配線とを備え、前記基準容量は、前記半導体層を一方の電極として用い、前記ゲート配線を他方の電極として用いることが好ましい。この場合には、基準容量を作り込むことになるが、第1乃至第3トランジスタと同一のプロセスで形成できるので、製造コストを削減することができる。
Here, the reference capacitance is preferably a parasitic capacitance generated between the gate and the drain of the second transistor. In this case, since it is not necessary to build a reference capacitor as an element, the configuration of the sensing circuit can be further simplified.
The first to third transistors are formed by the same process, and include a semiconductor layer, a gate oxide film, and a gate wiring. The reference capacitor uses the semiconductor layer as one electrode, and the gate wiring Is preferably used as the other electrode. In this case, a reference capacitor is formed, but since it can be formed by the same process as the first to third transistors, the manufacturing cost can be reduced.

次に、本発明に係る表示装置は、画素電極、共通電極、および前記画素電極と前記共通電極との間で生じる電界が加わる液晶を有する複数の画素回路と、上述したセンシング回路とを備え、前記静電容量検出素子は、前記画素電極と同時に形成される第1電極と、前記共通電極と同時に形成される第2電極と、前記第1電極と前記第2電極との間で生じる電界が加わる前記液晶とを備える。この発明によれば、第1電極と第2電極との間の電気的状態(例えば、第1電極と第2電極との間の距離(ギャップ長))が変化すると、静電容量検出素子の容量値が変化するので、人が触れると、これを検知することができる。この発明のより具体的な態様としては、前記画素回路が有する前記液晶が前記画素電極と前記共通電極との間に挟持される表示装置や、前記画素電極と前記共通電極が別々の層に形成され、前記画素回路が有する前記液晶が、前記画素電極を含む層と前記共通電極を含む層との間の領域とは異なる領域に配置される表示装置、前記画素電極と前記共通電極が同一の層に形成され、前記画素回路が有する前記液晶が前記層とは異なる層に含まれる表示装置を例示可能である。   Next, a display device according to the present invention includes a pixel electrode, a common electrode, and a plurality of pixel circuits having a liquid crystal to which an electric field generated between the pixel electrode and the common electrode is applied, and the sensing circuit described above. The capacitance detection element includes a first electrode formed simultaneously with the pixel electrode, a second electrode formed simultaneously with the common electrode, and an electric field generated between the first electrode and the second electrode. And the liquid crystal to be added. According to the present invention, when the electrical state between the first electrode and the second electrode (for example, the distance (gap length) between the first electrode and the second electrode) changes, the capacitance detection element Since the capacitance value changes, this can be detected when a person touches it. As a more specific aspect of the present invention, a display device in which the liquid crystal included in the pixel circuit is sandwiched between the pixel electrode and the common electrode, or the pixel electrode and the common electrode are formed in separate layers. And the liquid crystal included in the pixel circuit is disposed in a region different from a region between the layer including the pixel electrode and the layer including the common electrode, and the pixel electrode and the common electrode are the same A display device in which the liquid crystal formed in the layer and included in the pixel circuit is included in a layer different from the layer can be exemplified.

次に、本発明に係る電子機器は、上述した表示装置を備えることが好ましい。このような電子機器としては、パーソナルコンピュータ、携帯電話機、携帯情報端末、およびタッチパネルなどが含まれる。   Next, an electronic apparatus according to the present invention preferably includes the display device described above. Such electronic devices include personal computers, mobile phones, portable information terminals, touch panels, and the like.

次に、本発明に係るセンシング回路の駆動方法は、上述したセンシング回路を駆動する方法であって、リセット期間において、前記第2トランジスタをオン状態とする前記リセット信号を前記第1制御線に供給し、前記第3トランジスタをオフ状態とする前記選択信号を前記第2制御線に供給し、前記リセット期間に続くセンシング期間において、前記第2トランジスタをオフ状態とする前記リセット信号を前記第1制御線に供給し、前記第3トランジスタをオフ状態とする前記選択信号を前記第2制御線に供給し、前記センシング期間に続く読出期間において、前記第2トランジスタをオフ状態とする前記リセット信号を前記第1制御線に供給し、前記第3トランジスタをオン状態とする前記選択信号を前記第2制御線に供給することを特徴とする。この発明によれば、センシング期間においてリセット信号のレベルが変化すると、基準容量がカップリング容量として機能して、第1トランジスタのゲート電位が変化する。この変化分は、基準容量の容量値と静電容量検出素子の容量値に応じて定まるので、静電容量検出素子の容量値の変化を検出することが可能となる。   Next, a driving method of the sensing circuit according to the present invention is a method of driving the above-described sensing circuit, and supplies the reset signal for turning on the second transistor to the first control line in a reset period. Then, the selection signal for turning off the third transistor is supplied to the second control line, and the reset signal for turning off the second transistor in the sensing period following the reset period is supplied to the first control line. And supplying the selection signal for turning off the third transistor to the second control line and supplying the reset signal for turning off the second transistor in a reading period following the sensing period. Supplying to the first control line, supplying the selection signal for turning on the third transistor to the second control line. To. According to the present invention, when the level of the reset signal changes during the sensing period, the reference capacitor functions as a coupling capacitor, and the gate potential of the first transistor changes. Since this change is determined according to the capacitance value of the reference capacitance and the capacitance value of the capacitance detection element, it is possible to detect a change in the capacitance value of the capacitance detection element.

また、前記リセット期間および前記センシング期間の一部または全部において、前記検出線を所定の電位にプリチャージすることが好ましい。読出期間においては、第3トランジスタを介して検出電流が検出線に流れ込むが、そのためには、第3トランジスタを確実にオン状態とする必要がある。この発明によれば、読出期間が開始する前に、検出線の電位をプリチャージするので、第3トランジスタを確実にオン状態とすることができる。   Further, it is preferable that the detection line is precharged to a predetermined potential during part or all of the reset period and the sensing period. In the reading period, the detection current flows into the detection line through the third transistor. For this purpose, the third transistor needs to be surely turned on. According to the present invention, since the potential of the detection line is precharged before the reading period starts, the third transistor can be reliably turned on.

<1.実施形態>
図1は、本発明の実施形態に係る液晶表示装置の構成を示すブロック図である。液晶表示装置500は、表示領域Aと、その周囲に設けられたセンシング領域B1およびB2を備える。センシング領域B1およびB2は、画像が表示されない非表示領域である。表示領域Aには、複数の走査線30と複数のデータ線31と、これらの交差に対応して複数の画素回路Pが配置されている。画素回路Pは、トランジスタ33と、画素電極34と、共通電位Vcomが供給される対向電極(共通電極)36と、画素電極34と対向電極36との間に挟持された液晶35を備える。トランジスタ33はTFT(Thin Film Transistor)で構成され、そのゲートは走査線30に、ドレインはデータ線31に、ソースは画素電極34に接続される。液晶35には、画素電極34と対向電極36との間で生じる電界(液晶の厚み方向の電界)が加わる。
<1. Embodiment>
FIG. 1 is a block diagram showing a configuration of a liquid crystal display device according to an embodiment of the present invention. The liquid crystal display device 500 includes a display area A and sensing areas B1 and B2 provided around the display area A. The sensing areas B1 and B2 are non-display areas where no image is displayed. In the display area A, a plurality of scanning lines 30, a plurality of data lines 31, and a plurality of pixel circuits P are arranged corresponding to the intersections thereof. The pixel circuit P includes a transistor 33, a pixel electrode 34, a counter electrode (common electrode) 36 to which a common potential Vcom is supplied, and a liquid crystal 35 sandwiched between the pixel electrode 34 and the counter electrode 36. The transistor 33 is constituted by a TFT (Thin Film Transistor), the gate thereof is connected to the scanning line 30, the drain is connected to the data line 31, and the source is connected to the pixel electrode 34. An electric field (electric field in the thickness direction of the liquid crystal) generated between the pixel electrode 34 and the counter electrode 36 is applied to the liquid crystal 35.

Yドライバ100は、複数の走査線30を順次選択するための走査信号を生成して、各画素回路Pに各々供給する。走査信号は、1垂直走査期間(1F)の最初のタイミングから、1水平走査期間(1H)に相当する幅のパルスであって、1行目の走査線30に供給される。以降、このパルスを順次シフトして、各走査線30の各々に走査信号として供給する。一方、Xドライバ200は、選択された走査線30に位置する画素回路Pの各々に対し表示すべき階調に応じた大きさのデータ信号を供給する。   The Y driver 100 generates a scanning signal for sequentially selecting the plurality of scanning lines 30 and supplies it to each pixel circuit P. The scanning signal is a pulse having a width corresponding to one horizontal scanning period (1H) from the first timing of one vertical scanning period (1F), and is supplied to the scanning line 30 in the first row. Thereafter, this pulse is sequentially shifted and supplied to each scanning line 30 as a scanning signal. On the other hand, the X driver 200 supplies a data signal having a magnitude corresponding to the gradation to be displayed to each of the pixel circuits P located on the selected scanning line 30.

次に、センシング領域B1およびB2には複数のセンシング回路40が配置される。このセンシング回路40は、静電容量の変化を検出し、駆動回路300によって駆動される。
図2にセンシング回路40の回路図を示す。センシング回路40は、増幅トランジスタ41、リセットトランジスタ42、および選択トランジスタ43を備える。これらのトランジスタは、上述した画素回路Pのトランジスタ33と同様にTFTで構成され、同じプロセスで形成される。
Next, a plurality of sensing circuits 40 are arranged in the sensing areas B1 and B2. The sensing circuit 40 detects a change in capacitance and is driven by the drive circuit 300.
FIG. 2 shows a circuit diagram of the sensing circuit 40. The sensing circuit 40 includes an amplification transistor 41, a reset transistor 42, and a selection transistor 43. These transistors are composed of TFTs similarly to the transistor 33 of the pixel circuit P described above, and are formed by the same process.

リセットトランジスタ42のゲートには、第1制御線10を介してリセット信号RESが供給される。リセットトランジスタ42のドレインは電源線20に接続され、そのソースは増幅トランジスタ41のゲートと接続される。電源線20には電圧VRHが供給される。
増幅トランジスタ41のドレインは電源線20に接続され、そのソースは選択トランジスタ43のドレインに接続される。選択トランジスタ43のソースは検出線21に接続され、そのゲートには第2制御線11を介して選択信号SELが供給される。
また、増幅トランジスタ41のゲートと第1制御線10との間には、基準容量素子44が設けられている。さらに、静電容量検出素子45の一方の端子は、増幅トランジスタ41のゲートに接続され、その他方の端子には所定電位Vxが供給される。なお、この例において所定電位Vxは共通電位Vcomと異なる固定電位である。したがって、共通電位Vcomを交流駆動して変動させても、それによって増幅トランジスタ41の電位が変動することはなく、画像表示と独立してセンシングを行うことができる。また、表示装置の画像表示の周期と同期してセンシングを実行する必要がないので、必要に応じてセンシングしたり、より長い周期でセンシングを実行することができる。この結果、消費電力を削減することができる。
A reset signal RES is supplied to the gate of the reset transistor 42 via the first control line 10. The drain of the reset transistor 42 is connected to the power supply line 20, and the source thereof is connected to the gate of the amplification transistor 41. The voltage VRH is supplied to the power line 20.
The drain of the amplification transistor 41 is connected to the power supply line 20, and the source thereof is connected to the drain of the selection transistor 43. The source of the selection transistor 43 is connected to the detection line 21, and the selection signal SEL is supplied to the gate of the selection transistor 43 via the second control line 11.
A reference capacitance element 44 is provided between the gate of the amplification transistor 41 and the first control line 10. Furthermore, one terminal of the capacitance detection element 45 is connected to the gate of the amplification transistor 41, and a predetermined potential Vx is supplied to the other terminal. In this example, the predetermined potential Vx is a fixed potential different from the common potential Vcom. Therefore, even if the common potential Vcom is changed by AC driving, the potential of the amplification transistor 41 does not change, and sensing can be performed independently of the image display. In addition, since it is not necessary to perform sensing in synchronization with the image display cycle of the display device, sensing can be performed as necessary, or sensing can be performed with a longer cycle. As a result, power consumption can be reduced.

次に、センシング回路40の動作を図3〜図6を参照して説明する。センシング回路40は、リセット期間Tres、センシング期間Tsen、および読出期間Toutを一単位として動作する。
まず、リセット期間Tresにおいて、リセット信号RESのレベルはVDとなり、リセットトランジスタ41がオン状態となる。このとき、選択信号SELはローレベルであり選択トランジスタ43はオフ状態となる。すると、図4に示すように増幅トランジスタ41のゲートの電位が電源電位VRHにリセットされる。
Next, the operation of the sensing circuit 40 will be described with reference to FIGS. The sensing circuit 40 operates with the reset period Tres, the sensing period Tsen, and the readout period Tout as one unit.
First, in the reset period Tres, the level of the reset signal RES becomes VD, and the reset transistor 41 is turned on. At this time, the selection signal SEL is at a low level, and the selection transistor 43 is turned off. Then, as shown in FIG. 4, the potential of the gate of the amplification transistor 41 is reset to the power supply potential VRH.

次に、リセット期間Tresに続くセンシング期間Tsenでは、リセット信号RESのレベルがVDからGND(=0V)に変化する。すると、図5に示すようにリセットトランジスタ42がオフ状態となる。第1制御線10は基準容量素子44の一方の電極と接続されているので、基準容量素子44はカップリング容量として機能し、リセット信号RESのレベルが変化すると増幅トランジスタ41のゲート電位が変化する。   Next, in the sensing period Tsen following the reset period Tres, the level of the reset signal RES changes from VD to GND (= 0V). Then, as shown in FIG. 5, the reset transistor 42 is turned off. Since the first control line 10 is connected to one electrode of the reference capacitor element 44, the reference capacitor element 44 functions as a coupling capacitor, and the gate potential of the amplification transistor 41 changes when the level of the reset signal RES changes. .

ここで、基準容量素子44の容量値をCr、静電容量検出素子45の容量値をCs、第1制御線10の電位変化をΔVgate(=VD)とすれば、増幅トランジスタ41のゲート電位の変化分ΔVは、以下に示す式(1)で与えられる。但し、寄生容量は無視する。
ΔV=ΔVgate*Cr/(Cr+Cs)……(1)
式(1)から、静電容量検出素子45の容量値Csが大きければ容量カップリングによる変化分ΔVは小さく、逆に容量値Csが小さければ変化分ΔVは大きい。したがって、静電容量検出素子45の容量変化をゲート電位に反映させることができる。
Here, if the capacitance value of the reference capacitance element 44 is Cr, the capacitance value of the capacitance detection element 45 is Cs, and the potential change of the first control line 10 is ΔVgate (= VD), the gate potential of the amplification transistor 41 The change ΔV is given by the following equation (1). However, the parasitic capacitance is ignored.
ΔV = ΔVgate * Cr / (Cr + Cs) (1)
From equation (1), if the capacitance value Cs of the capacitance detection element 45 is large, the change ΔV due to capacitive coupling is small, and conversely, if the capacitance value Cs is small, the change ΔV is large. Therefore, the capacitance change of the capacitance detection element 45 can be reflected in the gate potential.

次に、読出期間Toutでは、選択信号SELがローレベルからハイレベルに変化する。すると、図6に示すように選択トランジスタ43がオン状態となる。これによって、増幅トランジスタ41のゲート電位に応じた検出電流Idetが検出線21に流れる。
ところで、読出期間Toutにおいて、選択トランジスタ43を確実にオン状態とするためには、読出期間Toutに先立って、検出線21の電位をプリチャージ電位Vpreにプリチャージすることが好ましい。この例では、図3に示すように、リセット期間Tresおよびセンシング期間Tsenをプリチャージ期間Tpreとし、当該期間において検出線21にプリチャージ電位Vpreを供給している。
Next, in the reading period Tout, the selection signal SEL changes from the low level to the high level. Then, the selection transistor 43 is turned on as shown in FIG. As a result, a detection current Idet corresponding to the gate potential of the amplification transistor 41 flows through the detection line 21.
By the way, it is preferable to precharge the potential of the detection line 21 to the precharge potential Vpre prior to the read period Tout in order to surely turn on the selection transistor 43 in the read period Tout. In this example, as shown in FIG. 3, the reset period Tres and the sensing period Tsen are set as a precharge period Tpre, and the precharge potential Vpre is supplied to the detection line 21 during the period.

ここで、静電容量検出素子45による静電容量の変化を図7を参照して説明する。静電容量検出素子45は図7に示すように第1電極45aと第2電極45bとの間に液晶35を挟持して構成される。人の指が触れない状態では、同図(A)に示すように第1電極45aと第2電極45bとが平行であるが、指で液晶表示装置500を押すと、第2電極45bが撓み、第1電極45aと第2電極45bの距離が短くなる。このため、人が指で液晶表示装置500を押すと、静電容量検出素子45の容量値Csが大きくなる。このようにして、静電容量の変化が検出される。   Here, the change of the electrostatic capacitance by the electrostatic capacitance detection element 45 will be described with reference to FIG. As shown in FIG. 7, the capacitance detecting element 45 is configured by sandwiching a liquid crystal 35 between a first electrode 45a and a second electrode 45b. In a state where a human finger is not touched, the first electrode 45a and the second electrode 45b are parallel as shown in FIG. 5A, but when the liquid crystal display device 500 is pressed with the finger, the second electrode 45b is bent. The distance between the first electrode 45a and the second electrode 45b is shortened. For this reason, when a person presses the liquid crystal display device 500 with a finger, the capacitance value Cs of the capacitance detection element 45 increases. In this way, a change in capacitance is detected.

また、この例の基準容量素子44は一方の電極として半導体層47を用い、他方の電極としてゲート配線48を用い、それらの間にゲート酸化膜49を挟持して構成される。なお、半導体層47、ゲート配線48、およびゲート酸化膜49は、他のトランジスタ41や42と同一のプロセスによって形成される。したがって、基準容量素子44を形成するために特別なプロセスは不要であり、製造コストを削減することができる。   Further, the reference capacitor element 44 of this example is configured by using a semiconductor layer 47 as one electrode, using a gate wiring 48 as the other electrode, and sandwiching a gate oxide film 49 therebetween. The semiconductor layer 47, the gate wiring 48, and the gate oxide film 49 are formed by the same process as the other transistors 41 and 42. Therefore, a special process is not required for forming the reference capacitor element 44, and the manufacturing cost can be reduced.

ところで、基準容量素子44は、第1制御線10と増幅トランジスタ41のゲートの間に設ければよい。リセットトランジスタ42のゲート・ドレイン間およびゲート・ソース間には、その構造に起因する寄生容量が付随する。そこで、図8に示すセンシング回路40’のように、リセットトランジスタ42の寄生容量を基準容量素子44として用いてもよい。この場合には、図7に示すように基準容量素子44を作り込まなくてもよいので、構造をより一層、簡素化することができる。   Incidentally, the reference capacitance element 44 may be provided between the first control line 10 and the gate of the amplification transistor 41. Parasitic capacitance resulting from the structure is attached between the gate and drain of the reset transistor 42 and between the gate and source. Therefore, the parasitic capacitance of the reset transistor 42 may be used as the reference capacitance element 44 as in the sensing circuit 40 ′ illustrated in FIG. 8. In this case, as shown in FIG. 7, the reference capacitor element 44 does not have to be built in, so that the structure can be further simplified.

また、上述した実施形態では、共通電位Vcomと異なる固定電位を所定電位Vxとしたが、これを変形し、共通電位Vcomを所定電位Vxとしてもよい。つまり、第2電極45bと対向電極(共通電極)36とが電気的に接続された形態としてもよい。この形態は、共通電位Vcomを変化させる形態(コモン変調駆動)であって、少なくともセンシング期間Tsenには共通電位Vcomが固定電位となる形態であってもよい。これらの形態において、第2電極45bが電気的に接続される共通電極として、FFS(Fringe Field Switching)方式やIPS(In-Plane Switching)方式等の横電界モードで液晶を駆動する液晶表示装置における共通電極を採用した形態としてもよい。この形態では、画素電極と共通電極との間で生じる電界(横電界)が液晶に加わる。   In the above-described embodiment, the fixed potential different from the common potential Vcom is set as the predetermined potential Vx. However, this may be modified so that the common potential Vcom is set as the predetermined potential Vx. That is, the second electrode 45b and the counter electrode (common electrode) 36 may be electrically connected. This form may be a form in which the common potential Vcom is changed (common modulation drive), and the common potential Vcom may be a fixed potential at least during the sensing period Tsen. In these embodiments, the common electrode to which the second electrode 45b is electrically connected is a liquid crystal display device that drives liquid crystal in a transverse electric field mode such as an FFS (Fringe Field Switching) method or an IPS (In-Plane Switching) method. It is good also as a form which adopted the common electrode. In this mode, an electric field (lateral electric field) generated between the pixel electrode and the common electrode is applied to the liquid crystal.

図9は、FFS方式の形態の構造例を示す断面図である。ただし、増幅トランジスタおよび基準容量素子については図示を省略してある。この例のように、FFS方式の形態では、画素電極81と共通電極82は別々の層に形成され、液晶35は、画素電極81を含む層と共通電極82を含む層との間の領域83とは異なる領域に配置される。領域83は、第1電極(容量性電極)91aを含む層と第2電極91bを含む層との間の領域でもある。第1電極91aはリセットトランジスタ94のソース94s(すなわち増幅トランジスタのゲート)に接続されている。   FIG. 9 is a cross-sectional view showing a structural example of the FFS mode. However, the illustration of the amplification transistor and the reference capacitance element is omitted. As in this example, in the FFS mode, the pixel electrode 81 and the common electrode 82 are formed in separate layers, and the liquid crystal 35 is a region 83 between the layer including the pixel electrode 81 and the layer including the common electrode 82. It is arranged in a different area. The region 83 is also a region between the layer including the first electrode (capacitive electrode) 91a and the layer including the second electrode 91b. The first electrode 91a is connected to the source 94s of the reset transistor 94 (that is, the gate of the amplification transistor).

この例では、画素電極81にはカラーフィルタ92が、第1電極91aにはブラックマトリクス93が重なっている。ブラックマトリクス93を用いるのはセンシング回路からの不要な光を遮断するためである。この例でも、人が指で液晶表示装置501を押すと、静電容量検出素子91の容量値Csが変化するから、静電容量の変化を検出することができる。なお、IPS方式の形態では、画素電極と共通電極は同一の層に形成され、液晶35は、この層とは異なる層に含まれることとなる。   In this example, a color filter 92 and a black matrix 93 overlap the pixel electrode 81 and the first electrode 91a. The reason why the black matrix 93 is used is to block unnecessary light from the sensing circuit. Also in this example, when a person presses the liquid crystal display device 501 with a finger, the capacitance value Cs of the capacitance detection element 91 changes, so that a change in capacitance can be detected. In the IPS mode, the pixel electrode and the common electrode are formed in the same layer, and the liquid crystal 35 is included in a layer different from this layer.

また、上述した実施形態では、センシング回路40を駆動するために、駆動回路300を設けたが、画像表示と同期してセンシングを実行することを許容するのであれば、図10に示すようにセンシング回路40に供給する選択信号SELおよびリセット信号RESをYドライバ101で生成する構成としてもよい(液晶表示装置501)。この構成を得るには、Yドライバ100に含まれるシフトレジスタの段数を1段増やしてYドライバ101とし、初段または最終段から出力されるシフト信号に基づいて、選択信号SELおよびリセット信号RESを生成するようにすればよい。   In the above-described embodiment, the drive circuit 300 is provided to drive the sensing circuit 40. However, if it is allowed to execute sensing in synchronization with image display, sensing is performed as shown in FIG. The selection signal SEL and the reset signal RES supplied to the circuit 40 may be generated by the Y driver 101 (the liquid crystal display device 501). To obtain this configuration, the number of shift registers included in the Y driver 100 is increased by one to make the Y driver 101, and the selection signal SEL and the reset signal RES are generated based on the shift signal output from the first stage or the last stage. You just have to do it.

図11は、液晶表示装置501の回路図である。ただし、Xドライバ200については図示を省略してある。液晶表示装置501は、センサ用Xドライバ301と、Yドライバ101と、表示領域Aに配置されたN−1行L列の画素回路Pと、センシング領域B1またはB2に配置されたN−1+L個のセンシング回路40とを備える。センシング領域B1ではL個のセンシング回路40が行方向(N行目)に並んでおり、センシング領域B2では残るN−1個のセンシング回路40が列方向(L+1列目)に並んでいる。以降の説明では、画素回路Pおよびセンシング回路40の総称として「単位回路」を用いる。   FIG. 11 is a circuit diagram of the liquid crystal display device 501. However, the illustration of the X driver 200 is omitted. The liquid crystal display device 501 includes a sensor X driver 301, a Y driver 101, an N−1 row L column pixel circuit P arranged in the display area A, and N−1 + L pieces arranged in the sensing area B1 or B2. The sensing circuit 40 is provided. In the sensing region B1, L sensing circuits 40 are arranged in the row direction (Nth row), and in the sensing region B2, the remaining N-1 sensing circuits 40 are arranged in the column direction (L + 1th column). In the following description, “unit circuit” is used as a general term for the pixel circuit P and the sensing circuit 40.

センサ用Xドライバ301は、センシング領域B1を挟んで表示領域Aと対向する位置に設けられており、L本の第2制御線11の各々に選択信号selを供給する。Yドライバ101は、表示領域Aを挟んでセンシング領域B2と対向する位置に設けられており、液晶表示装置500における走査信号と同一のパルスを順次シフトして、N本の走査線30の各々には走査信号として、N−1本の第1制御線10の各々にはリセット信号として供給する。つまり、画素回路Pおよびセンシング回路40は、同じシフトパルスにより動作する。   The sensor X driver 301 is provided at a position facing the display area A across the sensing area B1, and supplies the selection signal sel to each of the L second control lines 11. The Y driver 101 is provided at a position facing the sensing area B2 across the display area A, and sequentially shifts the same pulse as the scanning signal in the liquid crystal display device 500 to each of the N scanning lines 30. Is supplied as a reset signal to each of the N-1 first control lines 10 as a scan signal. That is, the pixel circuit P and the sensing circuit 40 operate with the same shift pulse.

また、データ線31とN本目(センシング領域B1のL個のセンシング回路40用)の走査線30は、互いに交差しないように配置されている。また、センシング領域B2のN−1個のセンシング回路40用の検出線21と、センシング領域B1のL個のセンシング回路40用の検出線22は、いずれも、走査線30と交差しないように配置されている。   The data line 31 and the Nth scanning line 30 (for the L sensing circuits 40 in the sensing area B1) are arranged so as not to cross each other. In addition, the detection lines 21 for the N-1 sensing circuits 40 in the sensing area B2 and the detection lines 22 for the L sensing circuits 40 in the sensing area B1 are arranged so as not to intersect the scanning lines 30. Has been.

N行目の単位回路(L個のセンシング回路40)の各々では、走査線30がリセットトランジスタ42のゲートおよび基準容量素子44の一方の電極と接続され、第2制御線11が選択トランジスタ43のゲートと接続され、N行目の単位回路に共通の検出線22が選択トランジスタ43のソースと接続されている。なお、液晶表示装置501では、検出線22に対してプリチャージは行われない。   In each of the unit circuits (L sensing circuits 40) in the Nth row, the scanning line 30 is connected to the gate of the reset transistor 42 and one electrode of the reference capacitance element 44, and the second control line 11 is connected to the selection transistor 43. The detection line 22 connected to the gate and common to the unit circuit in the Nth row is connected to the source of the selection transistor 43. Note that the liquid crystal display device 501 does not precharge the detection lines 22.

一方、L+1列目の単位回路(N−1個のセンシング回路40)の各々では、同一行の単位回路に共通の走査線30が選択トランジスタ43のゲートと接続され、同一行の単位回路に共通の第1制御線10がリセットトランジスタ42のゲートと基準容量素子44の一方の電極とに接続され、L+1列目の単位回路に共通の検出線21が選択トランジスタ43のソースと接続されている。つまり、N−1個のセンシング回路40は、画素回路Pと同じ選択信号SELにより選択される。なお、液晶表示装置501でも、検出線21の電位はプリチャージ電位Vpreにプリチャージされる。   On the other hand, in each of the unit circuits (N−1 sensing circuits 40) in the L + 1 column, the scanning line 30 common to the unit circuits in the same row is connected to the gate of the selection transistor 43, and is common to the unit circuits in the same row. The first control line 10 is connected to the gate of the reset transistor 42 and one electrode of the reference capacitor 44, and the detection line 21 common to the unit circuits in the (L + 1) th column is connected to the source of the selection transistor 43. That is, the N−1 sensing circuits 40 are selected by the same selection signal SEL as the pixel circuit P. In the liquid crystal display device 501, the potential of the detection line 21 is precharged to the precharge potential Vpre.

次に、液晶表示装置501の動作を、図12を参照して説明する。図に示すように、n行目の画素回路Pに対してデータ信号(DATA)が供給される1水平走査期間(1H)では、選択信号SEL[1]〜[N]のうち選択信号SEL[n]のみがハイレベルとなり、次の1水平走査期間では、選択信号SEL[1]〜[N]のうち選択信号SEL[n+1]のみがハイレベルとなる。つまり、選択信号SEL[1]〜[N]のレベルは、1水平走査期間を単位として巡回的かつ排他的にハイレベルとなる。   Next, the operation of the liquid crystal display device 501 will be described with reference to FIG. As shown in the drawing, in one horizontal scanning period (1H) in which the data signal (DATA) is supplied to the pixel circuit P in the nth row, the selection signal SEL [1] to [N] among the selection signals SEL [1] to [N]. Only n] becomes a high level, and in the next one horizontal scanning period, only the selection signal SEL [n + 1] among the selection signals SEL [1] to [N] becomes a high level. That is, the levels of the selection signals SEL [1] to [N] are cyclically and exclusively high level in units of one horizontal scanning period.

また、図に示すように、n行目の画素回路Pに対してデータ信号(DATA)が供給される1水平走査期間(1H)では、リセット信号RES[1]〜[N−1]のうちリセット信号RES[n+2]のみのレベルがVDとなり、その直前の1水平走査期間では、リセット信号RES[1]〜[N−1]のうちリセット信号RES[n+1]のみのレベルがVDとなり、その直前の1水平走査期間では、リセット信号RES[1]〜[N−1]のうちリセット信号RES[n]のみのレベルがVDとなる。つまり、リセット信号RES[1]〜[N−1]のレベルは、1水平走査期間を単位として巡回的かつ排他的にVDとなる。   Further, as shown in the figure, in one horizontal scanning period (1H) in which the data signal (DATA) is supplied to the pixel circuit P in the n-th row, among the reset signals RES [1] to [N−1]. The level of only the reset signal RES [n + 2] becomes VD, and the level of only the reset signal RES [n + 1] among the reset signals RES [1] to [N−1] becomes VD in the immediately preceding horizontal scanning period. In the immediately preceding one horizontal scanning period, only the level of the reset signal RES [n] among the reset signals RES [1] to [N−1] is VD. That is, the levels of the reset signals RES [1] to [N−1] are cyclically and exclusively VD in units of one horizontal scanning period.

図に示すように、n本目の走査線30に供給される選択信号SEL[n]と、n+2本目の走査線30に供給されるリセット信号RES[n+2]は、同一となる。ただし、リセット信号RES[N]は存在せず、選択信号SEL[N−1]はリセット信号RES[1]と、選択信号SEL[N]はリセット信号RES[2]と同一となる。したがって、リセット信号RES[N−1]のレベルがVDとなる1水平走査期間の次の1水平走査期間(リセット信号RES[1]のレベルがVDとなる1水平走査期間の直前の1水平走査期間)では、いずれのリセット信号RESのレベルもVDとならず、この期間においてリセット期間Tresを迎えるセンシング回路40は、L+1列目の単位回路に含まれていない。   As shown in the figure, the selection signal SEL [n] supplied to the nth scanning line 30 and the reset signal RES [n + 2] supplied to the n + 2th scanning line 30 are the same. However, the reset signal RES [N] does not exist, the selection signal SEL [N−1] is the same as the reset signal RES [1], and the selection signal SEL [N] is the same as the reset signal RES [2]. Therefore, one horizontal scanning period following one horizontal scanning period in which the level of the reset signal RES [N−1] is VD (one horizontal scanning immediately before one horizontal scanning period in which the level of the reset signal RES [1] is VD). In the period), the level of any reset signal RES does not become VD, and the sensing circuit 40 that reaches the reset period Tres in this period is not included in the unit circuit in the (L + 1) th column.

以上より明らかなように、L+1列目の単位回路(N−1個のセンシング回路40)は、1水平走査期間を単位として巡回的かつ排他的にリセット期間Tresを迎え、N行目の単位回路(L個のセンシング回路40)は、選択信号SEL[N]がローレベルとなるとリセット期間Tresを迎える。   As is clear from the above, the unit circuit (N−1 sensing circuits 40) in the (L + 1) th column reaches the reset period Tres cyclically and exclusively in units of one horizontal scanning period, and the unit circuit in the Nth row. The (L sensing circuits 40) reach the reset period Tres when the selection signal SEL [N] becomes low level.

n行L+1列目の単位回路(センシング回路40)は、リセット信号RES[n]がハイレベルからローレベルに変化するとセンシング期間Tsenを迎え、選択信号SEL[n]がローレベルからハイレベルに変化すると読出期間Toutを迎える。つまり、L+1列目の単位回路(N−1個のセンシング回路40)は、1水平走査期間を単位として巡回的かつ排他的にセンシング期間Tsenおよび読出期間Toutを迎える。各期間におけるセンシング回路40の動作は前述の通りである。よって、検出線21には、N−1個のセンシング回路40からの検出電流Idet(Vs)が1水平走査期間を単位として巡回的かつ排他的に流れる。なお、N−1個のセンシング回路40の各々のためのプリチャージ期間Tpreは、当該センシング回路40のための読出期間Toutの前の期間であって、N−1個のセンシング回路40のうち当該センシング回路40の直前に読出期間Toutを迎えるセンシング回路40のための読出期間Toutの後の期間である。   When the reset signal RES [n] changes from the high level to the low level, the unit circuit (sensing circuit 40) in the nth row L + 1 column reaches the sensing period Tsen, and the selection signal SEL [n] changes from the low level to the high level. Then, the reading period Tout is reached. That is, the unit circuit (N−1 sensing circuits 40) in the L + 1th column reaches the sensing period Tsen and the reading period Tout cyclically and exclusively in units of one horizontal scanning period. The operation of the sensing circuit 40 in each period is as described above. Therefore, the detection current Idet (Vs) from the N−1 sensing circuits 40 flows cyclically and exclusively through the detection line 21 in units of one horizontal scanning period. Note that the precharge period Tpre for each of the N−1 sensing circuits 40 is a period before the readout period Tout for the sensing circuit 40, and the N−1 sensing circuits 40 include the precharge period Tpre. This is a period after the readout period Tout for the sensing circuit 40 that reaches the readout period Tout immediately before the sensing circuit 40.

一方、図に示すように、選択信号SEL[N]がハイレベルの期間では、1水平走査期間をL等分した期間を1単位期間としたとき、ある1単位期間(1h)では選択信号sel[1]〜[L]のうち選択信号sel[m]のみがハイレベルとなったとすると、次の1単位期間では選択信号sel[1]〜[L]のうち選択信号sel[m+1]のみがハイレベルとなる。つまり、N行目の単位回路(L個のセンシング回路40)は、選択信号SEL[N]がハイレベルとなるとセンシング期間Tsenを迎え、選択信号SEL[N]がハイレベルの期間において、1単位期間を単位として排他的に読出期間Toutを迎える。各期間におけるセンシング回路40の動作は前述の通りであるから、検出線22には、選択信号SEL[N]がハイレベルの期間において、L個のセンシング回路40からの検出電流Idet(Vs)が1単位期間を単位として排他的に流れる。   On the other hand, as shown in the figure, when the selection signal SEL [N] is at a high level, when one horizontal scanning period is equally divided into L as one unit period, the selection signal sel is used in one unit period (1h). If only the selection signal sel [m] among [1] to [L] is at a high level, only the selection signal sel [m + 1] is selected from the selection signals sel [1] to [L] in the next one unit period. Become high level. That is, the unit circuit (L sensing circuits 40) in the Nth row reaches the sensing period Tsen when the selection signal SEL [N] becomes high level, and one unit in the period when the selection signal SEL [N] is high level. The reading period Tout is exclusively reached in units of periods. Since the operation of the sensing circuit 40 in each period is as described above, the detection current Idet (Vs) from the L sensing circuits 40 is supplied to the detection line 22 during the period in which the selection signal SEL [N] is at a high level. It flows exclusively in units of one unit period.

なお、液晶表示装置501を変形し、センシング領域B2をYドライバ101と表示領域Aとの間に配置した形態としてもよいし、センシング領域B1をXドライバ200と表示領域Aとの間に配置した形態としてもよい。後者の場合、Xドライバ200に代えて、Xドライバ200およびセンサ用Xドライバ301の機能を備えたXドライバを採用するのが好ましい。   The liquid crystal display device 501 may be modified so that the sensing area B2 is arranged between the Y driver 101 and the display area A, or the sensing area B1 is arranged between the X driver 200 and the display area A. It is good also as a form. In the latter case, it is preferable to employ an X driver having the functions of the X driver 200 and the sensor X driver 301 instead of the X driver 200.

次に、センシング回路40と表示領域Aに表示される画像の関係について、図13を参照して説明する。この例では、表示領域Aの端部の内側の個別領域Q1およびQ2にメニューボタンが表示されるようになっている。ユーザーはメニューボタンを押下げることによって、装置に対して指示を入力することができる。個別領域Q1はセンシング回路40が配置されるセンシング領域B1に近接して配置される。ここで、ユーザーが個別領域Q1を指で押すと、その周りの部分がへこむので、これと連動して、センシング領域B1のセンシング回路40に形成された静電容量検出素子45の容量値Csが変化する。したがって、ユーザーがどの個別領域Q1を指でふれたかを検知することができる。   Next, the relationship between the sensing circuit 40 and the image displayed in the display area A will be described with reference to FIG. In this example, menu buttons are displayed in the individual areas Q1 and Q2 inside the end of the display area A. The user can input an instruction to the apparatus by depressing the menu button. The individual area Q1 is arranged close to the sensing area B1 where the sensing circuit 40 is arranged. Here, when the user presses the individual area Q1 with a finger, the surrounding area is dented, and in conjunction therewith, the capacitance value Cs of the capacitance detection element 45 formed in the sensing circuit 40 in the sensing area B1 is calculated. Change. Therefore, it is possible to detect which individual area Q1 the user touches with a finger.

センシング回路40を表示領域Aの内部に形成すると、開口率が低下するが、センシング領域B1およびB2に形成すれば、そのような不都合はない。もちろん、開口率の低下を許容するのであれば、センシング回路40を表示領域Aの内部に形成してもよい。また、センシング回路40が形成されるセンシング領域B1およびB2は、表示領域Aの端部に沿って形成されており、静電容量検出素子45はセルギャップのギャップ長が変化すると静電容量が変化するので、ユーザーがセンシング領域B1およびB2を直接押さなくても、これを検出することが可能である。   When the sensing circuit 40 is formed in the display area A, the aperture ratio is reduced. However, if the sensing circuit 40 is formed in the sensing areas B1 and B2, there is no such inconvenience. Of course, the sensing circuit 40 may be formed inside the display area A if the decrease in the aperture ratio is allowed. The sensing areas B1 and B2 in which the sensing circuit 40 is formed are formed along the edge of the display area A, and the capacitance detecting element 45 changes its capacitance when the gap length of the cell gap changes. Therefore, even if the user does not press the sensing areas B1 and B2 directly, this can be detected.

図14にセンシング回路40が配置される他の態様を説明する。図14(A)は、表示領域Aの下辺に沿ってセンシング領域B1が形成され、そこにセンシング回路40が配置される。この場合、センシング領域B1が配置される下辺と対向する上辺に沿って、Xドライバ200を配置することが好ましい。このようにXドライバ200を配置すると、センシング回路40を横切ってデータ線31を配置する必要がないので、配線レイアウトを簡素化することが可能となる。   FIG. 14 illustrates another mode in which the sensing circuit 40 is arranged. In FIG. 14A, a sensing area B1 is formed along the lower side of the display area A, and the sensing circuit 40 is arranged there. In this case, it is preferable to arrange the X driver 200 along the upper side opposite to the lower side where the sensing region B1 is arranged. When the X driver 200 is arranged in this way, it is not necessary to arrange the data line 31 across the sensing circuit 40, so that the wiring layout can be simplified.

また、図14(B)に示すように表示領域Aの上辺に沿ってセンシング領域B3を形成し、表示領域Aの下辺に沿ってセンシング領域B1を形成してもよい。また、図14(C)に示すように、表示領域Aの下辺、右辺、および上辺に沿ってセンシング領域B1、B2およびB3を各々配置してもよい。さらに、図14(D)に示すように、表示領域Aの四辺に沿ってセンシング領域B1、B2、B3およびB4を各々配置してもよい。   14B, the sensing area B3 may be formed along the upper side of the display area A, and the sensing area B1 may be formed along the lower side of the display area A. Further, as shown in FIG. 14C, the sensing areas B1, B2, and B3 may be arranged along the lower side, the right side, and the upper side of the display area A, respectively. Furthermore, as shown in FIG. 14D, the sensing areas B1, B2, B3, and B4 may be arranged along the four sides of the display area A, respectively.

<2.応用例>
次に、本発明に係る液晶表示装置を利用した電子機器について説明する。図15は、液晶表示装置500又は501を表示部として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示部としての液晶表示装置500又は501と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。液晶表示装置500又は501にはメニューボタン2020、2030、および2040が表示される。これらのメニューボタンには各種のプログラムを割り当てることができる。例えば、メニューボタン2020には電子メールを割り当て、メニューボタン2030にはブラウザを割り当て、メニューボタン2040には描画ソフトを割り当てることができる。ユーザーはキーボード2002を操作しなくても、メニューボタンに触れるだけで、所望のソフトを起動することが可能となる。
<2. Application example>
Next, electronic equipment using the liquid crystal display device according to the present invention will be described. FIG. 15 is a perspective view showing a configuration of a mobile personal computer adopting the liquid crystal display device 500 or 501 as a display unit. The personal computer 2000 includes a liquid crystal display device 500 or 501 as a display unit and a main body 2010. The main body 2010 is provided with a power switch 2001 and a keyboard 2002. Menu buttons 2020, 2030, and 2040 are displayed on the liquid crystal display device 500 or 501. Various programs can be assigned to these menu buttons. For example, an e-mail can be assigned to the menu button 2020, a browser can be assigned to the menu button 2030, and drawing software can be assigned to the menu button 2040. Even if the user does not operate the keyboard 2002, the user can activate desired software simply by touching the menu button.

図16に、実施形態に係る液晶表示装置500又は501を適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示部としての液晶表示装置500又は501を備える。スクロールボタン3002を操作することによって、液晶表示装置500又は501に表示される画面がスクロールされる。液晶表示装置500又は501にはメニューボタン3010および3020が表示される。例えば、メニューボタン3010をユーザーが触れると電話帳が表示され、メニューボタン3020をユーザーが触れるとこの携帯電話機の電話番号が表示される。   FIG. 16 shows a configuration of a mobile phone to which the liquid crystal display device 500 or 501 according to the embodiment is applied. A cellular phone 3000 includes a plurality of operation buttons 3001, scroll buttons 3002, and a liquid crystal display device 500 or 501 as a display unit. By operating the scroll button 3002, the screen displayed on the liquid crystal display device 500 or 501 is scrolled. Menu buttons 3010 and 3020 are displayed on the liquid crystal display device 500 or 501. For example, when the user touches the menu button 3010, the phone book is displayed, and when the user touches the menu button 3020, the telephone number of the mobile phone is displayed.

図17に、実施形態に係る液晶表示装置500又は501を適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示部としての液晶表示装置500又は501を備える。電源スイッチ4002を操作すると、メニューボタン4010および4020が表示される。メニューボタン4010を押すと住所録が表示され、メニューボタン4020を押すとスケジュール帳が表示される。   FIG. 17 shows a configuration of a personal digital assistant (PDA) to which the liquid crystal display device 500 or 501 according to the embodiment is applied. The information portable terminal 4000 includes a plurality of operation buttons 4001, a power switch 4002, and a liquid crystal display device 500 or 501 as a display unit. When the power switch 4002 is operated, menu buttons 4010 and 4020 are displayed. When the menu button 4010 is pressed, the address book is displayed, and when the menu button 4020 is pressed, the schedule book is displayed.

なお、本発明に係る電気光学装置が適用される電子機器としては、図15から図17に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。   The electronic apparatus to which the electro-optical device according to the present invention is applied includes those shown in FIGS. 15 to 17, a digital still camera, a television, a video camera, a car navigation device, an electronic notebook, electronic paper, a calculator, Examples thereof include a word processor, a workstation, a video phone, a scanner, a copying machine, a video player, and a device equipped with a touch panel.

なお、上述したセンシング回路40は、表示領域Aの画素回路Pが形成される同一の平面上に形成されたが、表示領域Aの上に別の基板として形成し、両者を張り合わせて用いてもよい。また、表示領域Aの内部にセンシング回路40を設けてもよい。これらの場合でも、第1制御線10によって基準容量素子44の一方の電極に電位を供給する配線と、リセットトランジスタ42のゲートにリセット信号RESを供給する配線とを兼用することによる配線数の低減効果は損なわれることはない。   The sensing circuit 40 described above is formed on the same plane on which the pixel circuit P in the display area A is formed. Good. Further, the sensing circuit 40 may be provided inside the display area A. Even in these cases, the number of wirings can be reduced by combining the wiring for supplying a potential to one electrode of the reference capacitance element 44 by the first control line 10 and the wiring for supplying the reset signal RES to the gate of the reset transistor 42. The effect is not impaired.

本発明の実施形態に係る液晶表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the liquid crystal display device which concerns on embodiment of this invention. センシング回路の構成を示す回路図である。It is a circuit diagram which shows the structure of a sensing circuit. センシング回路の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of a sensing circuit. リセット期間におけるセンシング回路の動作を示す説明図である。It is explanatory drawing which shows operation | movement of the sensing circuit in a reset period. センシング期間におけるセンシング回路の動作を示す説明図である。It is explanatory drawing which shows operation | movement of the sensing circuit in a sensing period. 読出期間におけるセンシング回路の動作を示す説明図である。It is explanatory drawing which shows operation | movement of the sensing circuit in a read-out period. 静電容量検出素子の構造を示す断面図である。It is sectional drawing which shows the structure of an electrostatic capacitance detection element. センシング回路の他の例を示す回路図である。It is a circuit diagram which shows the other example of a sensing circuit. FFS方式の形態の構造例を示す断面図である。It is sectional drawing which shows the structural example of the form of a FFS system. 液晶表示装置の他の構成例を示すブロック図である。It is a block diagram which shows the other structural example of a liquid crystal display device. 他の構成例の回路図である。It is a circuit diagram of another example of composition. 他の構成例の動作を示すタイミングチャートである。It is a timing chart which shows operation of other examples of composition. センシング回路と表示領域に表示される画像の関係について説明するための説明図である。It is explanatory drawing for demonstrating the relationship between the image displayed on a sensing circuit and a display area. センシング回路と表示領域に表示される画像の他の関係について説明するための説明図である。It is explanatory drawing for demonstrating the other relationship of the image displayed on a sensing circuit and a display area. 本発明に係る電子機器の具体的な形態を示す斜視図である。It is a perspective view which shows the specific form of the electronic device which concerns on this invention. 本発明に係る電子機器の具体的な形態を示す斜視図である。It is a perspective view which shows the specific form of the electronic device which concerns on this invention. 本発明に係る電子機器の具体的な形態を示す斜視図である。It is a perspective view which shows the specific form of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

500,501……液晶表示装置、A……表示領域、B1〜B4……センシング領域、Q1〜Q4……個別領域、40,40’……センシング回路、41……増幅トランジスタ、42,94……リセットトランジスタ、43……選択トランジスタ、44……基準容量素子、45,91……静電容量検出素子、RES……リセット信号、SEL……選択信号、10……第1制御線、11……第2制御線、20……電源線、21,22……検出線、Tres……リセット期間、Tsen……センシング期間、Tout……読出期間、Tpre……プリチャージ期間。 500, 501 ... Liquid crystal display device, A ... Display area, B1-B4 ... Sensing area, Q1-Q4 ... Individual area, 40, 40 '... Sensing circuit, 41 ... Amplifying transistor, 42, 94 ... ... reset transistor, 43 ... selection transistor, 44 ... reference capacitance element, 45, 91 ... capacitance detection element, RES ... reset signal, SEL ... selection signal, 10 ... first control line, 11 ... ... second control line, 20 ... power supply line, 21,22 ... detection line, Tres ... reset period, Tsen ... sensing period, Tout ... readout period, Tpre ... precharge period.

Claims (10)

  1. 一方の電極に電源線が電気的に接続され、ゲート電位に応じた検出電流を他方の電極から出力する第1トランジスタと、
    前記第1トランジスタのゲートと電源線との間に設けられ、第1制御線を介してゲートに供給されるリセット信号に応じてオン状態となる第2トランジスタと、
    前記第1制御線と前記第1トランジスタのゲートとの間に設けられた基準容量と、
    一方の端子が前記第1トランジスタのゲートに電気的に接続され、他方の端子に所定電位が供給される静電容量検出素子と、
    前記第1トランジスタの他方の電極と検出線との間に設けられ、第2制御線を介してゲートに供給される選択信号に応じてオン状態となる第3トランジスタとを、
    備えたセンシング回路。
    A first transistor that has a power line electrically connected to one electrode and outputs a detection current corresponding to the gate potential from the other electrode;
    A second transistor provided between the gate of the first transistor and the power supply line and turned on in response to a reset signal supplied to the gate through the first control line;
    A reference capacitor provided between the first control line and the gate of the first transistor;
    A capacitance detecting element having one terminal electrically connected to the gate of the first transistor and a predetermined potential supplied to the other terminal;
    A third transistor provided between the other electrode of the first transistor and the detection line and turned on in response to a selection signal supplied to the gate through the second control line;
    Sensing circuit provided.
  2. 前記基準容量は、前記第2トランジスタのゲートとドレインとの間に生じる寄生容量であることを特徴とする請求項1に記載のセンシング回路。   The sensing circuit according to claim 1, wherein the reference capacitance is a parasitic capacitance generated between a gate and a drain of the second transistor.
  3. 前記第1乃至第3トランジスタは、同じプロセスで形成され、半導体層と、ゲート酸化膜と、ゲート配線とを備え、
    前記基準容量は、前記半導体層を一方の電極として用い、前記ゲート配線を他方の電極として用いる、
    ことを特徴とする請求項1に記載のセンシング回路。
    The first to third transistors are formed by the same process, and include a semiconductor layer, a gate oxide film, and a gate wiring.
    The reference capacitor uses the semiconductor layer as one electrode and the gate wiring as the other electrode.
    The sensing circuit according to claim 1.
  4. 画素電極、共通電極、および前記画素電極と前記共通電極との間で生じる電界が加わる液晶を有する複数の画素回路と、
    請求項1乃至3のうちいずれか1項に記載のセンシング回路とを備え、
    前記静電容量検出素子は、前記画素電極と同時に形成される第1電極と、前記共通電極と同時に形成される第2電極と、前記第1電極と前記第2電極との間で生じる電界が加わる前記液晶とを備える、
    ことを特徴とする表示装置。
    A plurality of pixel circuits having a pixel electrode, a common electrode, and a liquid crystal to which an electric field generated between the pixel electrode and the common electrode is applied;
    A sensing circuit according to any one of claims 1 to 3,
    The capacitance detection element includes a first electrode formed simultaneously with the pixel electrode, a second electrode formed simultaneously with the common electrode, and an electric field generated between the first electrode and the second electrode. Including the liquid crystal to be added,
    A display device characterized by that.
  5. 前記画素回路が有する前記液晶は、前記画素電極と前記共通電極との間に挟持されることを特徴とする請求項4に記載の表示装置。   The display device according to claim 4, wherein the liquid crystal included in the pixel circuit is sandwiched between the pixel electrode and the common electrode.
  6. 前記画素電極と前記共通電極は別々の層に形成され、
    前記画素回路が有する前記液晶は、前記画素電極を含む層と前記共通電極を含む層との間の領域とは異なる領域に配置される、
    ことを特徴とする請求項4に記載の表示装置。
    The pixel electrode and the common electrode are formed in separate layers,
    The liquid crystal included in the pixel circuit is disposed in a region different from a region between the layer including the pixel electrode and the layer including the common electrode.
    The display device according to claim 4.
  7. 前記画素電極と前記共通電極は同一の層に形成され、
    前記画素回路が有する前記液晶は、前記層とは異なる層に含まれる、
    ことを特徴とする請求項4に記載の表示装置。
    The pixel electrode and the common electrode are formed in the same layer,
    The liquid crystal included in the pixel circuit is included in a layer different from the layer.
    The display device according to claim 4.
  8. 請求項4乃至7のうちいずれか1項に記載の表示装置を備えたことを特徴とする電子機器。   An electronic apparatus comprising the display device according to claim 4.
  9. 請求項1乃至3のうちいずれか1項に記載のセンシング回路の駆動方法であって、
    リセット期間において、
    前記第2トランジスタをオン状態とする前記リセット信号を前記第1制御線に供給し、前記第3トランジスタをオフ状態とする前記選択信号を前記第2制御線に供給し、
    前記リセット期間に続くセンシング期間において、
    前記第2トランジスタをオフ状態とする前記リセット信号を前記第1制御線に供給し、前記第3トランジスタをオフ状態とする前記選択信号を前記第2制御線に供給し、
    前記センシング期間に続く読出期間において、
    前記第2トランジスタをオフ状態とする前記リセット信号を前記第1制御線に供給し、前記第3トランジスタをオン状態とする前記選択信号を前記第2制御線に供給する、
    センシング回路の駆動方法。
    A driving method of a sensing circuit according to any one of claims 1 to 3,
    During the reset period,
    Supplying the reset signal for turning on the second transistor to the first control line, and supplying the selection signal for turning off the third transistor to the second control line;
    In the sensing period following the reset period,
    Supplying the reset signal for turning off the second transistor to the first control line, and supplying the selection signal for turning off the third transistor to the second control line;
    In the readout period following the sensing period,
    Supplying the reset signal for turning off the second transistor to the first control line, and supplying the selection signal for turning on the third transistor to the second control line;
    Driving method of sensing circuit.
  10. 前記リセット期間および前記センシング期間の一部または全部において、前記検出線を所定の電位にプリチャージすることを特徴とする請求項9に記載のセンシング回路の駆動方法。
    The sensing circuit driving method according to claim 9, wherein the detection line is precharged to a predetermined potential in part or all of the reset period and the sensing period.
JP2008065279A 2007-05-18 2008-03-14 Sensing circuit, driving method thereof, display device, and electronic device Expired - Fee Related JP4957597B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007132654 2007-05-18
JP2007132654 2007-05-18
JP2008065279A JP4957597B2 (en) 2007-05-18 2008-03-14 Sensing circuit, driving method thereof, display device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008065279A JP4957597B2 (en) 2007-05-18 2008-03-14 Sensing circuit, driving method thereof, display device, and electronic device

Publications (2)

Publication Number Publication Date
JP2009003916A JP2009003916A (en) 2009-01-08
JP4957597B2 true JP4957597B2 (en) 2012-06-20

Family

ID=40320192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008065279A Expired - Fee Related JP4957597B2 (en) 2007-05-18 2008-03-14 Sensing circuit, driving method thereof, display device, and electronic device

Country Status (1)

Country Link
JP (1) JP4957597B2 (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5109998B2 (en) * 2009-02-05 2012-12-26 セイコーエプソン株式会社 Display device, electronic apparatus, and driving method of display device
JP5110000B2 (en) * 2009-02-05 2012-12-26 セイコーエプソン株式会社 Display device, electronic apparatus, and driving method of display device
JP5366051B2 (en) 2009-04-20 2013-12-11 株式会社ジャパンディスプレイ Information input device, display device
TWI431362B (en) * 2009-05-29 2014-03-21 Japan Display West Inc Touch sensor, display and electronic device
JP5486854B2 (en) 2009-06-29 2014-05-07 株式会社ジャパンディスプレイ Information input device, display device
JP2011237489A (en) * 2010-05-06 2011-11-24 Toshiba Mobile Display Co Ltd Organic el display device
JP5973789B2 (en) * 2012-05-28 2016-08-23 シャープ株式会社 Electronic device and detection information output method
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP2015187852A (en) 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 touch panel
JP2015215606A (en) 2014-04-22 2015-12-03 株式会社半導体エネルギー研究所 Liquid crystal display device and electronic device including the same
JP2015228367A (en) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 Semiconductor device, input-output device and electronic apparatus
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
JP6596224B2 (en) 2014-05-02 2019-10-23 株式会社半導体エネルギー研究所 Light emitting device and input / output device
JP2016006640A (en) 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 Sensor, input device, and input/output device
DE112015002810T5 (en) 2014-06-13 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. display device
JP6698321B2 (en) 2014-12-02 2020-05-27 株式会社半導体エネルギー研究所 Display device
EP3054597B1 (en) * 2015-02-09 2020-04-15 Nokia Technologies Oy An apparatus and methods for sensing
CN106932987B (en) * 2017-05-09 2018-08-31 惠科股份有限公司 A kind of display panel and display device
CN107611952B (en) * 2017-09-14 2019-04-05 惠科股份有限公司 ESD protection circuit and its display device of application

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042296A (en) * 1999-07-30 2001-02-16 Sony Corp Liquid crystal display device
JP2002287900A (en) * 2000-12-12 2002-10-04 Semiconductor Energy Lab Co Ltd Information device
JP2002287887A (en) * 2001-03-23 2002-10-04 Citizen Watch Co Ltd Device for detecting electrostatic capacity
KR101152132B1 (en) * 2005-08-04 2012-06-15 삼성전자주식회사 Liquid crystal display including sensing unit
US7839392B2 (en) * 2005-08-05 2010-11-23 Samsung Electronics Co., Ltd. Sensing circuit and display device having the same
KR101427586B1 (en) * 2007-12-26 2014-08-07 삼성디스플레이 주식회사 Display device and driving method thereof

Also Published As

Publication number Publication date
JP2009003916A (en) 2009-01-08

Similar Documents

Publication Publication Date Title
US10514810B2 (en) Display apparatus with touch detection functions and with driving electrodes shared by two more pixels in the same column, driving method for same, and mobile device with same
US10230039B2 (en) Flexible device and operating methods thereof
US10466837B2 (en) Display device
US10310684B2 (en) Touch sensor and display apparatus
US9201261B2 (en) Liquid crystal display device having touch sensor embedded therein, method of driving the same and method of fabricating the same
US9507452B2 (en) Display device and method of driving the same
US9535526B2 (en) Display device including touch panel device, and coupling-noise eliminating method
US10606428B2 (en) Display device with touch detection function and electronic apparatus
US10423262B2 (en) Display device and driving method thereof
US10712878B2 (en) Touch sensor integrated type display device
JP5665957B2 (en) Touch screen integrated display
US9430963B2 (en) Display device integrated with touch screen panel and method of driving the same
US9619069B2 (en) Display apparatus with touch detection function, drive circuit, method of driving display apparatus with touch detection function, and electronic devices
US9874971B2 (en) Display device
TWI533187B (en) Touch screen display device and driving method thereof
US9342177B2 (en) Display device with integrated touch screen having dummy electrodes
CN103594050B (en) There is display device and the driving method thereof of touch-screen
US9086774B2 (en) Dual configuration for display data lines
US9075463B2 (en) Display device with an integrated touch screen and method for driving the same
CN105353929B (en) Display driver IC for display device having integrated touch screen
JP5758825B2 (en) Display device, display method, and electronic apparatus
US9268445B2 (en) Touch sensor panels with reduced static capacitance
US9946401B2 (en) Display device with integrated touch screen and method for driving the same
CN102375607B (en) Touch measuring ability display device, driving circuit, driving method and electronic equipment
US9019196B2 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees