JP2011530104A - 分岐先バッファの割り当て - Google Patents
分岐先バッファの割り当て Download PDFInfo
- Publication number
- JP2011530104A JP2011530104A JP2011521137A JP2011521137A JP2011530104A JP 2011530104 A JP2011530104 A JP 2011530104A JP 2011521137 A JP2011521137 A JP 2011521137A JP 2011521137 A JP2011521137 A JP 2011521137A JP 2011530104 A JP2011530104 A JP 2011530104A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- predicted value
- branching
- possibility
- prediction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 61
- 230000008859 change Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 description 14
- 101100004713 Caenorhabditis elegans btb-14 gene Proteins 0.000 description 11
- 230000006870 function Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
Description
特に記載がある場合以外は、「第1」、「第2」という用語は、こうした用語によって説明される要素を任意に区別するために使用されている。したがって、これらの用語がこうした要素の一時的あるいはその他の優先順位を必ずしも意味するとは限らない。
Claims (20)
- 分岐先バッファ(BTB)内の複数のエントリのうちの1つのエントリを割り当てる方法であって、
データ処理装置において実行すべき分岐命令を受信する段階と、
前記分岐先バッファが前記分岐命令に対応するエントリを含まないことを判定する段階と、
割り当てのための分岐先バッファ内のエントリを特定する段階であって、分岐先バッファ内の特定されたエントリは、以前に受信された分岐命令に対するターゲット識別子および第1予測値を備える、前記エントリを特定する段階と、
前記第1予測値と第2予測値との比較に基づいて前記分岐先バッファ内の前記特定されたエントリに前記分岐命令を割り当てるかどうかを判定する段階と
を備える方法。 - 前記判定する段階は、分岐履歴テーブル(BHT)から生成される前記第2予測値によりさらに特徴付けられる、請求項1に記載の方法。
- 前記第2予測値が前記第1予測値と比べてより分岐する可能性大の予測を示す場合に前記分岐命令を前記特定されたエントリに割り当てる段階をさらに備える、請求項2に記載の方法。
- 複数のビットを分岐履歴レジスタにシフトする段階であって、前記複数のビットの各ビットは、分岐命令の結果を示し、複数のビットのうちの1ビット以上は、前記分岐履歴テーブルをアドレス指定するためのインデックスを生成する際に用いられる、前記複数のビットをシフトする段階をさらに備える、請求項2に記載の方法。
- 前記分岐命令の結果として命令順序の変更が生じる場合に前記分岐履歴テーブルを更新する段階をさらに備える、請求項2に記載の方法。
- 前記第2予測値は、複数の以前の分岐命令の結果に基づくものである、請求項1に記載の方法。
- 前記分岐命令を前記特定されたエントリに割り当てる段階は、前記第2予測値が前記分岐する可能性が低いことを示す場合に前記特定されたエントリに前記分岐命令を割り当てないことをさらに備える、請求項1に記載の方法。
- 多数の正しい予測に基づいて予測信頼値を生成する段階と、
前記予測信頼値と前記第2予測値とを組み合わせて、第3予測値を生成する段階と、
前記第3予測値を用いて、前記特定されたエントリに前記分岐命令を割り当てるかどうかを判定する段階と
をさらに備える、請求項1に記載の方法。 - 前記第1予測値は、分岐しない可能性大、分岐しない可能性小、分岐する可能性小、および分岐する可能性大の1つを示す2ビットの予測値を備える、請求項1に記載の方法。
- 前記第2予測値は、分岐しない可能性大、分岐しない可能性小、分岐する可能性小、および分岐する可能性大の1つを示す2ビットの予測値を備える、請求項1に記載の方法。
- データ処理システムにおいて分岐先バッファ(BTB)内の複数のエントリのうちの1つのエントリを割り当てる方法であって、
前記データ処理システムにおいて処理すべき複数の命令を受信する段階であって、前記複数の命令は、1以上の分岐命令を備える、前記複数の命令を受信する段階と、
分岐履歴テーブル(BHT)を生成する段階であって、前記分岐履歴テーブルは、前記複数の命令の実行中に蓄積された命令順序の変更結果に基づくものであり、前記蓄積された命令順序の変更結果は、第1予測値を生成するのに用いられる、前記分岐履歴テーブルを生成する段階と、
前記データ処理システムにおいて処理すべき第1分岐命令を受信する段階と、
前記分岐履歴テーブルが前記第1分岐命令に対応するエントリを含まないことを判定する段階と、
割り当てのために前記分岐履歴テーブル内のエントリを特定する段階であって、前記分岐履歴テーブル内の前記特定されたエントリは、第2分岐命令に対する第2予測値を備える、前記エントリを特定する段階と、
前記第1予測値と前記第2予測値との比較に基づいて前記分岐履歴テーブル内の前記特定されたエントリに前記第1分岐命令を割り当てるかどうかを判定する段階と、
前記第1予測値が前記第2予測値と比べてより分岐する可能性大の予測を示す場合に前記第1分岐命令を前記特定されたエントリに割り当て、前記第1予測値が前記第2予測値と比べてより分岐しない可能性大の予測を示す場合に前記エントリを前記第2分岐命令に割り当てない段階と
を備える方法。 - 前記データ処理システムにおいて多数の正しい予測に基づいて予測信頼値を生成する段階と、
前記予測信頼値と前記第1予測値とを組み合わせて、第3予測値を生成する段階と、
前記第3予測値を用いて、前記分岐命令を前記識別されたエントリに割り当てるかどうかを判定する段階と
をさらに備える、請求項11に記載の方法。 - 前記第1予測値は、分岐しない可能性が大である状態、分岐しない可能性が小である状態、分岐する可能性が小である状態、および分岐する可能性が大である状態の1つを示す2ビットの予測値を備える、請求項11に記載の方法。
- 前記第2予測値は、分岐しない可能性が大である状態、分岐しない可能性が小である状態、分岐する可能性が小である状態、および分岐する可能性が大である状態の1つを示す2ビットの予測値を備える、請求項11に記載の方法。
- 複数のビットを分岐履歴レジスタにシフトする段階であって、前記複数のビットの各ビットは、分岐命令の結果を示し、複数のビットのうち1ビット以上は、前記分岐履歴テーブルをアドレス指定するためのインデックスを生成する際に用いられる、前記複数のビットをシフトする段階をさらに備える、請求項11に記載の方法。
- データ処理システムであって、
命令を実行する処理論理と、
前記処理論理に接続された分岐先バッファ(BTB)であって、複数のエントリを有し、前記複数のエントリのうちの1つのエントリは、第1分岐命令に対応する第1予測値を備える、前記分岐先バッファと、
前記分岐先バッファに接続された分岐先バッファ制御回路であって、置換すべき複数のエントリのうちの1つのエントリを選択する、前記分岐先バッファ制御回路と、
前記処理論理に接続され、前記複数の命令の実行中に蓄積された命令順序の変更結果に基づいて第2分岐命令に対応する第2予測値を供給する分岐履歴テーブル(BHT)と、
前記分岐先バッファに接続され、前記第1予測値を受信し、且つ前記分岐履歴テーブルに接続され、第2予測値を受信する分岐先バッファ置換割り当て論理であって、前記第1予測値と前記第2予測値との比較を実行し、該比較に基づいて前記複数のエントリのうちの1つのエントリを前記第2分岐命令に割り当てる、前記分岐先バッファ置換割り当て論理と
を備えるデータ処理システム。 - 前記分岐先バッファ置換割り当て論理に接続された信頼性予測器であって、多数の正しい予測に基づいて予測信頼値を生成し、前記予測信頼値と前記第2予測値とを組み合わせて第3予測値を生成し、前記第3予測値を用いて前記複数のエントリのうちの1つのエントリを前記第2分岐命令に割り当てるかどうかを判定する、前記信頼性予測器をさらに備える、請求項16に記載のデータ処理システム。
- 前記第1予測値は、分岐しない可能性が大である状態、分岐しない可能性が小である状態、分岐する可能性が小である状態、および分岐する可能性が大である状態の1つを示す2ビットの予測値を備える、請求項16に記載のデータ処理システム。
- 前記第2予測値は、分岐しない可能性が大である状態、分岐しない可能性が小である状態、分岐する可能性が小である状態、および分岐する可能性が大である状態の1つを示す2ビットの予測値を備える、請求項16に記載のデータ処理システム。
- 前記第2予測値が前記第1予測値と比べてより分岐する可能性大の予測を示すと比較判定する場合、前記複数のエントリのうちの1つのエントリが前記第2分岐命令に割り当てられる、請求項16に記載のデータ処理システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/181,363 | 2008-07-29 | ||
US12/181,363 US8205068B2 (en) | 2008-07-29 | 2008-07-29 | Branch target buffer allocation |
PCT/US2009/043452 WO2010014286A1 (en) | 2008-07-29 | 2009-05-11 | Branch target buffer allocation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011530104A true JP2011530104A (ja) | 2011-12-15 |
JP5504523B2 JP5504523B2 (ja) | 2014-05-28 |
Family
ID=41609521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011521137A Expired - Fee Related JP5504523B2 (ja) | 2008-07-29 | 2009-05-11 | 分岐先バッファの割り当て |
Country Status (7)
Country | Link |
---|---|
US (1) | US8205068B2 (ja) |
EP (1) | EP2324421B1 (ja) |
JP (1) | JP5504523B2 (ja) |
KR (1) | KR101246641B1 (ja) |
CN (1) | CN102112964B (ja) |
TW (1) | TW201005634A (ja) |
WO (1) | WO2010014286A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8874884B2 (en) * | 2011-11-04 | 2014-10-28 | Qualcomm Incorporated | Selective writing of branch target buffer when number of instructions in cache line containing branch instruction is less than threshold |
US20140250289A1 (en) * | 2013-03-01 | 2014-09-04 | Mips Technologies, Inc. | Branch Target Buffer With Efficient Return Prediction Capability |
GB2528676B (en) * | 2014-07-25 | 2016-10-26 | Imagination Tech Ltd | Conditional Branch Prediction Using A Long History |
US11755484B2 (en) * | 2015-06-26 | 2023-09-12 | Microsoft Technology Licensing, Llc | Instruction block allocation |
US10423419B2 (en) * | 2016-06-27 | 2019-09-24 | International Business Machines Corporation | Stream based branch prediction index accelerator for multiple stream exits |
GB201701841D0 (en) * | 2017-02-03 | 2017-03-22 | Univ Edinburgh | Branch target buffer for a data processing apparatus |
KR101894894B1 (ko) | 2017-06-16 | 2018-09-05 | 서울대학교산학협력단 | 바이트코드 처리 장치 및 동작 방법 |
US20230244494A1 (en) * | 2022-02-01 | 2023-08-03 | Apple Inc. | Conditional Instructions Prediction |
US11809874B2 (en) | 2022-02-01 | 2023-11-07 | Apple Inc. | Conditional instructions distribution and execution on pipelines having different latencies for mispredictions |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08110857A (ja) * | 1994-10-12 | 1996-04-30 | Mitsubishi Electric Corp | 命令処理装置 |
JPH08320788A (ja) * | 1995-05-24 | 1996-12-03 | Mitsubishi Electric Corp | パイプライン方式プロセッサ |
US20070239974A1 (en) * | 2006-04-07 | 2007-10-11 | International Business Machines Corporation | System and method for target branch prediction using correlation of local target histories |
WO2008021607A2 (en) * | 2006-08-11 | 2008-02-21 | Freescale Semiconductor Inc. | Selective branch target buffer (btb) allocation |
US20090222648A1 (en) * | 2008-02-29 | 2009-09-03 | Moyer William C | Selective postponement of branch target buffer (btb) allocation |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5692167A (en) * | 1992-07-31 | 1997-11-25 | Intel Corporation | Method for verifying the correct processing of pipelined instructions including branch instructions and self-modifying code in a microprocessor |
US6088793A (en) * | 1996-12-30 | 2000-07-11 | Intel Corporation | Method and apparatus for branch execution on a multiple-instruction-set-architecture microprocessor |
US5978909A (en) * | 1997-11-26 | 1999-11-02 | Intel Corporation | System for speculative branch target prediction having a dynamic prediction history buffer and a static prediction history buffer |
US6151672A (en) * | 1998-02-23 | 2000-11-21 | Hewlett-Packard Company | Methods and apparatus for reducing interference in a branch history table of a microprocessor |
US6247122B1 (en) * | 1998-12-02 | 2001-06-12 | Ip-First, L.L.C. | Method and apparatus for performing branch prediction combining static and dynamic branch predictors |
US7107437B1 (en) * | 2000-06-30 | 2006-09-12 | Intel Corporation | Branch target buffer (BTB) including a speculative BTB (SBTB) and an architectural BTB (ABTB) |
US20020166042A1 (en) * | 2001-05-01 | 2002-11-07 | Yoav Almog | Speculative branch target allocation |
US6895498B2 (en) * | 2001-05-04 | 2005-05-17 | Ip-First, Llc | Apparatus and method for target address replacement in speculative branch target address cache |
JP4027620B2 (ja) * | 2001-06-20 | 2007-12-26 | 富士通株式会社 | 分岐予測装置、プロセッサ、及び分岐予測方法 |
TW564369B (en) * | 2001-07-16 | 2003-12-01 | Ip First Llc | Apparatus and method for handling BTAC branches that wrap across instruction cache lines |
US6938151B2 (en) * | 2002-06-04 | 2005-08-30 | International Business Machines Corporation | Hybrid branch prediction using a global selection counter and a prediction method comparison table |
KR100980076B1 (ko) * | 2003-10-24 | 2010-09-06 | 삼성전자주식회사 | 저전력 분기 예측 시스템 및 분기 예측 방법 |
US7096348B2 (en) * | 2003-12-15 | 2006-08-22 | Freescale Semiconductor, Inc. | Method and apparatus for allocating entries in a branch target buffer |
KR100591769B1 (ko) * | 2004-07-16 | 2006-06-26 | 삼성전자주식회사 | 분기 예측 정보를 가지는 분기 타겟 버퍼 |
US7447885B2 (en) * | 2005-04-20 | 2008-11-04 | Arm Limited | Reading prediction outcomes within a branch prediction mechanism |
US20080040591A1 (en) * | 2006-08-11 | 2008-02-14 | Moyer William C | Method for determining branch target buffer (btb) allocation for branch instructions |
US7783870B2 (en) * | 2007-08-13 | 2010-08-24 | International Business Machines Corporation | Branch target address cache |
US7937573B2 (en) * | 2008-02-29 | 2011-05-03 | Freescale Semiconductor, Inc. | Metric for selective branch target buffer (BTB) allocation |
-
2008
- 2008-07-29 US US12/181,363 patent/US8205068B2/en not_active Expired - Fee Related
-
2009
- 2009-05-11 CN CN200980129456.5A patent/CN102112964B/zh not_active Expired - Fee Related
- 2009-05-11 JP JP2011521137A patent/JP5504523B2/ja not_active Expired - Fee Related
- 2009-05-11 EP EP09803305.3A patent/EP2324421B1/en not_active Not-in-force
- 2009-05-11 KR KR1020117004192A patent/KR101246641B1/ko not_active IP Right Cessation
- 2009-05-11 WO PCT/US2009/043452 patent/WO2010014286A1/en active Application Filing
- 2009-05-14 TW TW098116022A patent/TW201005634A/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08110857A (ja) * | 1994-10-12 | 1996-04-30 | Mitsubishi Electric Corp | 命令処理装置 |
JPH08320788A (ja) * | 1995-05-24 | 1996-12-03 | Mitsubishi Electric Corp | パイプライン方式プロセッサ |
US20070239974A1 (en) * | 2006-04-07 | 2007-10-11 | International Business Machines Corporation | System and method for target branch prediction using correlation of local target histories |
WO2008021607A2 (en) * | 2006-08-11 | 2008-02-21 | Freescale Semiconductor Inc. | Selective branch target buffer (btb) allocation |
US20090222648A1 (en) * | 2008-02-29 | 2009-09-03 | Moyer William C | Selective postponement of branch target buffer (btb) allocation |
Also Published As
Publication number | Publication date |
---|---|
KR101246641B1 (ko) | 2013-04-01 |
KR20110055567A (ko) | 2011-05-25 |
EP2324421B1 (en) | 2013-10-02 |
CN102112964B (zh) | 2014-10-29 |
US8205068B2 (en) | 2012-06-19 |
US20100031010A1 (en) | 2010-02-04 |
WO2010014286A1 (en) | 2010-02-04 |
CN102112964A (zh) | 2011-06-29 |
TW201005634A (en) | 2010-02-01 |
JP5504523B2 (ja) | 2014-05-28 |
EP2324421A1 (en) | 2011-05-25 |
EP2324421A4 (en) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5504523B2 (ja) | 分岐先バッファの割り当て | |
KR101059335B1 (ko) | 가변 길이 명령 세트 실행 모드들을 가지는 프로세서 내의 bht의 효율적 사용방법 | |
US9965274B2 (en) | Computer processor employing bypass network using result tags for routing result operands | |
TWI386850B (zh) | 用於主動式分支目標位址快取記憶體管理之方法以及裝置 | |
US9367471B2 (en) | Fetch width predictor | |
JP5177141B2 (ja) | 演算処理装置、演算処理方法 | |
US7243219B2 (en) | Predicting instruction branches with a plurality of global predictors using varying amounts of history instruction | |
JP5231403B2 (ja) | スライドウィンドウブロックベースの分岐ターゲットアドレスキャッシュ | |
KR20070118135A (ko) | 인덱스당 2개 이상의 분기 타겟 어드레스를 저장하는 분기타겟 어드레스 캐시 | |
CN106681695B (zh) | 提前取出分支目标缓冲器 | |
US20220214884A1 (en) | Issuing instructions based on resource conflict constraints in microprocessor | |
CN110741344A (zh) | 用于分支预测机制的统计校正 | |
US11138014B2 (en) | Branch predictor | |
US20200257531A1 (en) | Apparatus having processing pipeline with first and second execution circuitry, and method | |
JP5494832B2 (ja) | 演算処理装置および分岐予測方法 | |
US20060095746A1 (en) | Branch predictor, processor and branch prediction method | |
US10838731B2 (en) | Branch prediction based on load-path history | |
KR100980076B1 (ko) | 저전력 분기 예측 시스템 및 분기 예측 방법 | |
JP2020077334A (ja) | 演算処理装置および演算処理装置の制御方法 | |
CN111124494B (zh) | 一种cpu中加速无条件跳转的方法及电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131106 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131113 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131206 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140106 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5504523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |