KR101894894B1 - 바이트코드 처리 장치 및 동작 방법 - Google Patents
바이트코드 처리 장치 및 동작 방법 Download PDFInfo
- Publication number
- KR101894894B1 KR101894894B1 KR1020170076854A KR20170076854A KR101894894B1 KR 101894894 B1 KR101894894 B1 KR 101894894B1 KR 1020170076854 A KR1020170076854 A KR 1020170076854A KR 20170076854 A KR20170076854 A KR 20170076854A KR 101894894 B1 KR101894894 B1 KR 101894894B1
- Authority
- KR
- South Korea
- Prior art keywords
- bytecode
- operation code
- branch
- target address
- code
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000000872 buffer Substances 0.000 claims abstract description 196
- 239000000284 extract Substances 0.000 abstract description 18
- 238000000605 extraction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 18
- 238000004458 analytical method Methods 0.000 description 10
- 238000003672 processing method Methods 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
- G06F9/45508—Runtime interpretation or emulation, e g. emulator loops, bytecode interpretation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
- G06F9/45516—Runtime code conversion or optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
본 발명은 바이트코드 처리 장치 및 동작 방법에 관한 것으로써, 좀 더 상세하게는 프로그래밍 언어로 작성된 프로그램의 바이트코드를 처리하기 위한 장치 및 방법에 관한 것이다. 본 발명의 실시 예에 따른 바이트코드 처리 장치는 태그 필드 및 상기 태그 필드와 대응되는 타겟 주소 필드를 포함하는 분기 타겟 버퍼, 동작코드를 포함하는 바이트코드를 인출하도록 구성된 바이트코드 인출부, 상기 바이트코드에서 상기 동작코드를 추출하도록 구성된 동작코드 추출부, 상기 동작코드가 상기 분기 타겟 버퍼의 상기 태그 필드에 존재하는지 검색하고, 상기 동작코드가 상기 태그 필드에 존재하는 경우, 상기 타겟 주소 필드로부터 상기 동작코드와 대응하는 타겟 주소를 추출하는 분기 타겟 버퍼 검색부, 그리고 상기 타겟 주소로 분기하여 상기 바이트코드를 실행하는 바이트코드 실행부를 포함한다. 따라서, 프로그래밍 언어로 작성된 프로그램의 실행 속도를 향상시킬 수 있는 바이트코드 처리 장치 및 동작 방법을 제공할 수 있다.
Description
본 발명은 바이트코드 처리 장치 및 동작 방법에 관한 것으로써, 좀 더 상세하게는 프로그래밍 언어로 작성된 프로그램의 바이트코드를 처리를 하기 위한 장치 및 방법에 관한 것이다.
자바스크립트(JavaScript), 파이썬(Python), 매트랩(MATLAB), PHP, R, 루아(Lua) 등의 스크립트 언어가 다양한 분야에서 사용되고 있다. 스크립트 언어를 실행하기 위해 인터프리터(interpreter) 기반의 가상머신이 널리 사용된다. 인터프리터 기반의 가상머신은 스크립트를 중간 단계 코드인 바이트코드(Bytecode)로 변환하고, 생성된 바이트코드를 실행한다.
인터프리터의 디스패치 루프(dispatch loop)는 생성된 바이트코드들을 실행하는 루프로써, 바이트코드는 인출(fetch), 해석(decode), 실행(execute) 등의 단계로 처리된다. 디스패치 루프에서 바이트코드를 처리하기 위해 간접 분기(indirect branch)가 수행될 수 있고, 간접 분기를 하기 위한 간접 분기 예측이 수행될 수 있다.
간접 분기 명령은 바이트코드의 타겟 주소(target address)가 동적으로 변하므로 간접 분기의 타겟 주소에 대한 정확한 예측이 필요하다.
인터프리터의 디스패치 루프(dispatch loop)는 생성된 바이트코드들을 실행하는 루프로써, 바이트코드는 인출(fetch), 해석(decode), 실행(execute) 등의 단계로 처리된다. 디스패치 루프에서 바이트코드를 처리하기 위해 간접 분기(indirect branch)가 수행될 수 있고, 간접 분기를 하기 위한 간접 분기 예측이 수행될 수 있다.
간접 분기 명령은 바이트코드의 타겟 주소(target address)가 동적으로 변하므로 간접 분기의 타겟 주소에 대한 정확한 예측이 필요하다.
본 발명은 상술된 기술적 과제를 해결하기 위한 것으로써, 본 발명의 목적은 디스패치 루프에서 간접 분기의 타겟 주소를 효율적으로 예측하고, 반복되는 바이트코드의 처리 시간을 단축시키기 위한 바이트코드 처리 장치 및 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치는 태그 필드 및 상기 태그 필드와 대응되는 타겟 주소 필드를 포함하는 분기 타겟 버퍼, 동작코드를 포함하는 바이트코드를 인출하도록 구성된 바이트코드 인출부, 상기 바이트코드에서 상기 동작코드를 추출하도록 구성된 동작코드 추출부, 상기 동작코드가 상기 분기 타겟 버퍼의 상기 태그 필드에 존재하는지 검색하고, 상기 동작코드가 상기 태그 필드에 존재하는 경우, 상기 타겟 주소 필드로부터 상기 동작코드와 대응하는 타겟 주소를 추출하는 분기 타겟 버퍼 검색부, 그리고 상기 타겟 주소로 분기하여 상기 바이트코드를 실행하는 바이트코드 실행부를 포함한다.
본 발명의 실시 예에 따른 바이트코드 처리 장치는 비트 값이 1인 적어도 하나의 비트가 포함된 데이터를 저장하는 마스크 레지스터를 더 포함하고, 상기 동작코드 추출부는 상기 마스크 레지스터에 저장된 상기 데이터와 상기 바이트코드를 논리곱 연산하여 상기 동작코드를 추출하도록 구성될 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치는 상기 바이트코드를 처리하기 위해 처리되는 복수개의 명령어 중 인출할 명령어의 PC를 저장하는 PC 레지스터, 그리고 미리 정해진 간접 분기 명령어의 PC를 저장하는 분기 PC 레지스터를 더 포함하고, 상기 분기 타겟 버퍼 검색부는 상기 적어도 하나의 분기 PC 레지스터에 저장된 상기 미리 정해진 간접 분기 명령어의 PC 중 적어도 하나와 상기 인출할 명령어의 PC가 동일한 경우, 상기 동작코드가 상기 태그 필드에 존재하는지 검색하도록 구성될 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치는 상기 동작코드가 상기 태그 필드에 존재하지 않는 경우, 상기 바이트코드를 해석하여 상기 타겟 주소를 산출하고, 상기 산출된 타겟 주소 및 상기 동작코드를 상기 분기 타겟 버퍼에 저장하도록 구성된 분기 타겟 버퍼 업데이트부를 더 포함할 수 있다.
본 발명의 실시 예에 따른 상기 분기 타겟 버퍼는 상기 태그 필드의 값 또는 상기 타겟 주소 필드의 값을 저장한 프로그램을 구분하는 프로그램 ID 필드를 더 포함할 수 있다.
본 발명의 실시 예에 따른 상기 분기 타겟 버퍼는 상기 태그 필드의 값 또는 상기 타겟 주소 필드의 값을 저장한 디스패치 루프를 구분하는 분기 ID 필드를 더 포함할 수 있다.
본 발명의 실시 예에 따른 상기 분기 타겟 버퍼는 상기 태그 필드에 저장된 값이 동작코드인지 여부를 나타내는 동작코드 비트 필드를 더 포함할 수 있다.
본 발명의 실시 예에 따르면, 상기 동작코드와 상기 타겟 주소를 저장하는 상기 분기 타겟 버퍼의 버퍼 개수는 미리 정해진 개수 이하일 수 있다.
본 발명의 실시 예에 따른 태그 필드 및 상기 태그 필드와 대응되는 타겟 주소 필드가 포함된 분기 타겟 버퍼를 포함하는 바이트코드 처리 장치의 동작 방법은 동작코드를 포함하는 바이트코드를 인출하는 단계, 상기 바이트코드에서 상기 동작코드를 추출하는 단계, 상기 동작코드가 상기 분기 타겟 버퍼의 상기 태그 필드에 존재하는지 검색하는 단계, 상기 동작코드가 상기 태그 필드에 존재하는 경우, 상기 타겟 주소 필드로부터 상기 동작코드와 대응하는 타겟 주소를 추출하는 단계, 그리고 상기 타겟 주소로 분기하여 상기 바이트코드를 실행하는 단계를 포함한다.
상기 동작코드를 추출하는 단계는 비트 값이 1인 적어도 하나의 비트가 포함된 데이터와 상기 바이트코드를 논리곱 연산하여 상기 동작코드를 추출하는 단계를 포함할 수 있다.
상기 분기 타겟 버퍼를 검색하는 단계는 상기 바이트코드를 처리하기 위해 처리되는 복수개의 명령어 중 인출할 명령어의 PC와 미리 정해진 간접 분기 명령어의 PC 중 적어도 하나가 동일한지 여부를 판단하는 단계, 그리고 상기 인출할 명령어의 PC와 상기 미리 정해진 간접 분기 명령어의 PC 중 적어도 하나가 동일한 경우, 상기 동작코드를 사용하여 상기 태그 필드를 검색하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치의 동작 방법은 상기 동작코드가 상기 태그 필드에 존재하지 않는 경우, 상기 바이트코드를 해석하여 상기 타겟 주소를 산출하는 단계, 그리고 상기 산출된 타겟 주소 및 상기 동작코드를 상기 분기 타겟 버퍼에 저장하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치는 비트 값이 1인 적어도 하나의 비트가 포함된 데이터를 저장하는 마스크 레지스터를 더 포함하고, 상기 동작코드 추출부는 상기 마스크 레지스터에 저장된 상기 데이터와 상기 바이트코드를 논리곱 연산하여 상기 동작코드를 추출하도록 구성될 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치는 상기 바이트코드를 처리하기 위해 처리되는 복수개의 명령어 중 인출할 명령어의 PC를 저장하는 PC 레지스터, 그리고 미리 정해진 간접 분기 명령어의 PC를 저장하는 분기 PC 레지스터를 더 포함하고, 상기 분기 타겟 버퍼 검색부는 상기 적어도 하나의 분기 PC 레지스터에 저장된 상기 미리 정해진 간접 분기 명령어의 PC 중 적어도 하나와 상기 인출할 명령어의 PC가 동일한 경우, 상기 동작코드가 상기 태그 필드에 존재하는지 검색하도록 구성될 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치는 상기 동작코드가 상기 태그 필드에 존재하지 않는 경우, 상기 바이트코드를 해석하여 상기 타겟 주소를 산출하고, 상기 산출된 타겟 주소 및 상기 동작코드를 상기 분기 타겟 버퍼에 저장하도록 구성된 분기 타겟 버퍼 업데이트부를 더 포함할 수 있다.
본 발명의 실시 예에 따른 상기 분기 타겟 버퍼는 상기 태그 필드의 값 또는 상기 타겟 주소 필드의 값을 저장한 프로그램을 구분하는 프로그램 ID 필드를 더 포함할 수 있다.
본 발명의 실시 예에 따른 상기 분기 타겟 버퍼는 상기 태그 필드의 값 또는 상기 타겟 주소 필드의 값을 저장한 디스패치 루프를 구분하는 분기 ID 필드를 더 포함할 수 있다.
본 발명의 실시 예에 따른 상기 분기 타겟 버퍼는 상기 태그 필드에 저장된 값이 동작코드인지 여부를 나타내는 동작코드 비트 필드를 더 포함할 수 있다.
본 발명의 실시 예에 따르면, 상기 동작코드와 상기 타겟 주소를 저장하는 상기 분기 타겟 버퍼의 버퍼 개수는 미리 정해진 개수 이하일 수 있다.
본 발명의 실시 예에 따른 태그 필드 및 상기 태그 필드와 대응되는 타겟 주소 필드가 포함된 분기 타겟 버퍼를 포함하는 바이트코드 처리 장치의 동작 방법은 동작코드를 포함하는 바이트코드를 인출하는 단계, 상기 바이트코드에서 상기 동작코드를 추출하는 단계, 상기 동작코드가 상기 분기 타겟 버퍼의 상기 태그 필드에 존재하는지 검색하는 단계, 상기 동작코드가 상기 태그 필드에 존재하는 경우, 상기 타겟 주소 필드로부터 상기 동작코드와 대응하는 타겟 주소를 추출하는 단계, 그리고 상기 타겟 주소로 분기하여 상기 바이트코드를 실행하는 단계를 포함한다.
상기 동작코드를 추출하는 단계는 비트 값이 1인 적어도 하나의 비트가 포함된 데이터와 상기 바이트코드를 논리곱 연산하여 상기 동작코드를 추출하는 단계를 포함할 수 있다.
상기 분기 타겟 버퍼를 검색하는 단계는 상기 바이트코드를 처리하기 위해 처리되는 복수개의 명령어 중 인출할 명령어의 PC와 미리 정해진 간접 분기 명령어의 PC 중 적어도 하나가 동일한지 여부를 판단하는 단계, 그리고 상기 인출할 명령어의 PC와 상기 미리 정해진 간접 분기 명령어의 PC 중 적어도 하나가 동일한 경우, 상기 동작코드를 사용하여 상기 태그 필드를 검색하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치의 동작 방법은 상기 동작코드가 상기 태그 필드에 존재하지 않는 경우, 상기 바이트코드를 해석하여 상기 타겟 주소를 산출하는 단계, 그리고 상기 산출된 타겟 주소 및 상기 동작코드를 상기 분기 타겟 버퍼에 저장하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따르면, 디스패치 루프에서 간접 분기의 예측 확률을 향상시키고, 반복되는 바이트코드의 처리 시간을 단축시킬 수 있는 바이트코드 처리 장치 및 동작 방법을 제공할 수 있다. 따라서, 프로그래밍 언어로 작성된 프로그램의 실행 속도를 향상시킬 수 있는 바이트코드 처리 장치 및 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 바이트코드 처리 장치를 개략적으로 설명하기 위한 도면이다.
도 2는 본 발명의 실시 예에 따른 바이트코드 처리 장치의 블록도이다.
도 3은 도 2의 바이트코드 처리 장치에 포함되는 동작코드 추출부의 예시를 보여주는 도면이다.
도 4는 도 2의 바이트코드 처리 장치에 포함되는 분기 타겟 버퍼 검색부의 예시를 보여주는 도면이다.
도 5는 도 2의 바이트코드 처리 장치에 포함되는 분기 타겟 버퍼 업데이트부의 예시를 보여주는 도면이다.
도 6은 도 2의 바이트코드 처리 장치에 의해 바이트코드가 처리되는 예시를 보여주는 도면이다.
도 7은 본 발명의 실시 예에 따른 분기 타겟 버퍼의 다른 예시를 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 바이트코드 처리 장치의 바이트코드 처리 방법을 나타내는 순서도이다.
도 9는 본 발명의 실시 예에 따른 바이트코드 처리 방법을 알파 어셈블리 코드로 구현한 예시를 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 바이트코드를 처리하기 위한 파이프라인 구조도이다.
도 2는 본 발명의 실시 예에 따른 바이트코드 처리 장치의 블록도이다.
도 3은 도 2의 바이트코드 처리 장치에 포함되는 동작코드 추출부의 예시를 보여주는 도면이다.
도 4는 도 2의 바이트코드 처리 장치에 포함되는 분기 타겟 버퍼 검색부의 예시를 보여주는 도면이다.
도 5는 도 2의 바이트코드 처리 장치에 포함되는 분기 타겟 버퍼 업데이트부의 예시를 보여주는 도면이다.
도 6은 도 2의 바이트코드 처리 장치에 의해 바이트코드가 처리되는 예시를 보여주는 도면이다.
도 7은 본 발명의 실시 예에 따른 분기 타겟 버퍼의 다른 예시를 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 바이트코드 처리 장치의 바이트코드 처리 방법을 나타내는 순서도이다.
도 9는 본 발명의 실시 예에 따른 바이트코드 처리 방법을 알파 어셈블리 코드로 구현한 예시를 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 바이트코드를 처리하기 위한 파이프라인 구조도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 바이트코드 처리 장치를 개략적으로 설명하기 위한 도면이다. 바이트코드 처리 장치(100)는 바이트코드를 인출, 해석, 및 실행한다. 바이트코드는 프로그래밍 툴(300)에서 다양한 종류의 프로그래밍 언어로 작성된 소스 코드(SC; source code)를 컴퓨터 내부에서 바로 처리 가능한 기계어로 변환하기 위한 코드일 수 있다.
예시적으로, 바이트코드는 바이트코드 변환 장치(200)로부터 생성되는 코드일 수 있다. 예를 들어, 자바스크립트로 작성된 소스 코드(SC)는 인터프리터(interpreter)에 의해 바이트코드로 변환되어 컴퓨터 내부에서 처리될 수 있다. 또는 루아(Lua), 매트랩(MATLAB), 파이썬(Python), 자바(Java) 등의 고급 프로그래밍 언어로 작성된 소스 코드(SC)는 컴파일러(compiler) 또는 인터프리터에 의해 바이트코드로 변환될 수 있다.
도 1에 도시된 바와 같이, 바이트코드는 동작코드(opcode)(OC)와 피연산자(operand)(OR)를 포함할 수 있다. 동작코드(OC)는 컴퓨터에서 연산의 종류를 나타내기 위한 코드이고, 피연산자(OR)는 연산의 대상이 되는 데이터나 정보를 포함한다. 즉, 동작코드(OC)는 피연산자(OR)의 데이터나 정보를 이용하여 대응하는 연산을 수행할 수 있는 형태의 코드를 의미할 수 있다.
예를 들어, "ADD r0 r0 r1"의 바이트코드는 "ADD"의 동작코드(OC)와 "r0 r0 r1"의 피연산자(OR)로 구분될 수 있다. "ADD"는 덧셈 연산을 나타내고, "r0 r0 r1"은 덧셈 연산의 대상이 되는 피연산자(OR)의 정보를 나타낼 수 있다. "ADD r0 r0 r1"의 바이트코드는 "r0" 레지스터의 값과 "r1" 레지스터의 값을 더하여 "r0" 레지스터에 저장하는 동작을 나타낸다.
따라서, 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)에서 처리되는 바이트코드는 동작코드(OC)와 피연산자(OR)를 포함하는 형태의 모든 코드를 포함한다. 또한, 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)에서 처리되는 바이트코드는 소스 코드(SC)로부터 변환된 코드뿐만 아니라 프로그램 툴(300)에 의해 동작코드(OC)와 피연산자(OR)를 포함하는 형태로 프로그램 된 코드를 모두 포함할 수 있다.
바이트코드 처리 장치(100)는 하나의 바이트코드를 처리하기 위해 컴퓨터 등의 기계가 인식할 수 있는 복수개의 명령어들을 처리할 수 있다. 즉, 바이트코드 처리 장치(100)는 복수개의 명령어들의 처리를 통해 하나의 바이트코드를 처리하는 과정의 동작들을 수행할 수 있다.
본 명세서에서 명령어는 바이트코드를 처리하기 위해 컴퓨터 등의 장치(예를 들어, 도 1의 바이트코드 처리 장치(100))가 인식 및 실행할 수 있는 기계어를 의미한다. 바이트코드는 컴퓨터 등의 장치가 직접 인식 및 실행할 수 있는 명령어와 다른 형태를 가지므로, 장치 내부에서 바이트코드가 처리되는 경우, 복수개의 명령어를 통해 바이트코드가 처리될 수 있다.
바이트코드를 처리하기 위한 복수개의 명령어들 중 하나 또는 그 이상은 간접 분기 명령어일 수 있다. 간접 분기 명령어는 타겟 주소가 동적으로 변하는 명령어이다. 타겟 주소는 바이트코드의 동작코드(OC)가 나타내는 연산을 수행하기 위해 분기되어야 하는 명령어의 주소이다. 바이트코드를 처리하기 위한 복수개의 명령어 중 간접 분기 명령어가 실행되면 명령어의 처리 순서가 달라질 수 있다. 복수개의 명령어는 명령어가 저장된 주소를 가리키는 PC(Program Counter)의 순차적 증가에 따라 처리되다가, 간접 분기 명령어의 실행으로 순차적으로 증가하는 PC가 달라져서 타겟 주소가 분기될 수 있다.
또한, 동작코드(OC)의 종류에 따라 간접 분기 명령어의 타겟 주소가 달라질 수 있다. 예시적으로, 바이트코드 처리 장치(100)는 동작코드(OC)의 종류에 따라 바이트코드를 처리하기 위하여 서로 다른 주소로 분기할 수 있다. 바이트코드의 해석을 통해 동작코드(OC)의 종류가 판별됨으로써, 간접 분기 명령어의 타겟 주소가 산출될 수 있다. 예를 들어, "ADD r0 r0 r1" 바이트코드의 해석을 통해, 덧셈 연산을 처리하기 위해 분기될 타겟 주소가 산출될 수 있다. 따라서, 바이트코드가 동일한 동작코드(OC)를 포함하는 경우, 동일한 타겟 주소가 산출될 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치(100)는 동작코드(OC)를 포함하는 바이트코드의 타겟 주소를 미리 저장하여 동일한 동작코드(OC)를 포함한 바이트코드의 처리 과정에서 필요한 타겟 주소를 예측할 수 있다. 이하에서는 도 2 내지 도 5를 참조하여 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)에 대해 자세하게 설명한다.
도 2는 본 발명의 실시 예에 따른 바이트코드 처리 장치의 블록도이다. 도 3은 도 2의 바이트코드 처리 장치에 포함되는 동작코드 추출부의 예시를 보여주는 도면이다. 도 4는 도 2의 바이트코드 처리 장치에 포함되는 분기 타겟 버퍼 검색부의 예시를 보여주는 도면이다. 도 5는 도 2의 바이트코드 처리 장치에 포함되는 분기 타겟 버퍼 업데이트부의 예시를 보여주는 도면이다.
바이트코드 처리 장치(100)는 PC(Program Counter) 레지스터(101), 마스크 레지스터(102), 동작코드(OC) 레지스터(103), 분기 PC(Program Counter) 레지스터(104), 분기 타겟 버퍼(105), 바이트코드 인출부(110), 동작코드 추출부(120), 분기 타겟 버퍼(BTB, Branch Target Buffer) 검색부(130), 바이트코드 해석부(140), 분기 타겟 버퍼(BTB, Branch Target Buffer) 업데이트부(150), 및 바이트코드 실행부(160) 를 포함한다.
바이트코드 인출부(110)는 처리될 바이트코드를 외부 기억장치로부터 인출한다. 바이트코드 인출부(110)는 임의의 명령어의 실행 결과로부터 바이트코드를 인출할 수 있다. 예를 들어, 바이트코드 인출부(110)는 연산 명령어 또는 메모리 접근 명령어의 실행 결과로부터 바이트코드를 인출할 수 있다.
동작코드 추출부(120)는 인출된 바이트코드의 동작코드(OC)를 추출한다. 동작코드 추출부(120)는 바이트코드의 동작코드(OC) 부분을 추출하여 동작코드 레지스터(103)에 저장할 수 있다. 동작코드 추출부(120)는 바이트코드의 동작코드(OC) 길이에 기초하여 동작코드(OC)를 추출할 수 있다. 예를 들어, 바이트코드의 동작코드(OC) 길이가 32비트(bit)인 경우, 동작코드 추출부(120)는 바이트코드의 첫 번째 비트부터 32번째 비트까지의 데이터 비트를 동작코드(OC)로써 추출할 수 있다.
동작코드 추출부(120)는 마스크 레지스터(102)에 저장된 데이터를 이용하여 동작코드(OC)를 추출할 수 있다. 마스크 레지스터(102)의 데이터는 값이 1인 복수개의 비트를 포함할 수 있다. 값이 1인 비트의 개수는 바이트코드 처리 장치(100)에서 설정된 미리 정해진 개수를 기준으로 정해질 수 있다. 예를 들어, 바이트코드 처리 장치(100)는 바이트코드 처리 장치(100)의 동작이 시작될 때, 미리 정해진 개수를 기준으로 값이 1인 비트를 포함하는 데이터를 마스크 레지스터(102)에 저장할 수 있다. 예시적으로, 미리 정해진 개수는 추출된 바이트코드의 동작코드(OC)의 길이와 동일할 수 있다.
도 2 및 도 3을 참조하여 동작코드 추출부(120)의 예시를 설명하면, 동작코드 추출부(120)는 AND 논리 회로(121)를 포함할 수 있다. 동작코드 추출부(120)는 마스크 레지스터(102) 및 AND 논리 회로(121)를 이용하여 바이트코드로부터 동작코드(OC)를 추출할 수 있다. 예를 들어, 동작코드(OC) 추출부(120)는 인출된 바이트코드와 마스크 레지스터(102)의 논리곱 연산을 수행함으로써 동작코드(OC)를 추출할 수 있다. 동작코드(OC) 추출부(120)는 인출된 바이트코드의 적어도 하나의 비트와 마스크 레지스터(102)의 적어도 하나의 비트를 논리곱 연산하여 적어도 하나의 동작코드(OC) 비트를 추출할 수 있다. 추출된 동작코드(OC)는 동작코드 레지스터(103)에 저장될 수 있다.
예를 들어, 마스크 레지스터(102)가 32비트이고, 미리 정해진 개수가 16인 경우, 마스크 레지스터(102)의 32비트 중 16비트가 1일 수 있다. 이 경우, 마스크 레지스터(102)의 32비트는 인출된 바이트코드의 32비트와 논리곱 연산을 수행하여 32비트 중 유효한 16비트를 추출할 수 있다. 즉, 바이트코드의 유효한 16비트가 동작코드(OC)로 추출될 수 있다. 또한, 마스크 레지스터(102)가 32비트이고, 미리 정해진 개수가 n인 경우, 마스크 레지스터(102)의 32비트 중 n비트가 1일 수 있다. 이에 따라, 인출된 바이트코드의 n비트가 동작코드(OC)로 추출될 수 있다.
동작코드 레지스터(103)는 동작코드(OC)를 저장하기 위한 데이터 필드(DF)와 데이터가 유효한지를 표시하기 위한 유효 필드(VF)를 포함할 수 있다. 인출된 바이트코드와 마스크 레지스터(102)의 논리곱 연산에 대한 결과 값은 데이터 필드(DF)에 저장될 수 있다. 유효 필드(VF)는 적어도 하나의 비트를 포함할 수 있다. 바이트코드 처리 장치(100)는 동작코드 레지스터(103)의 유효 필드(VF)로부터 동작코드(OC)의 사용여부를 결정할 수 있다. 예를 들어, 동작코드(OC)가 아직 추출되지 않은 경우, 동작코드(OC) 레지스터(103)의 유효 필드 값은 0일 수 있다.
분기 타겟 버퍼 검색부(130)는 추출된 동작코드(OC)가 분기 타겟 버퍼(105)에 존재하는지 검색한다. 또는 분기 타겟 버퍼 검색부(130)는 PC 레지스터(101)의 PC가 분기 타겟 버퍼(105)에 존재하는지 검색할 수 있다. PC 레지스터(101)는 바이트코드의 처리 과정에서 처리될 명령어의 PC를 저장한다.
분기 타겟 버퍼 검색부(130)는 바이트코드의 처리 과정에서 처리될 명령어가 미리 정해진 명령어인 경우, 추출된 동작코드(OC)가 분기 타겟 버퍼(105)에 존재하는지 검색할 수 있다. 예를 들어, 미리 정해진 명령어는 바이트코드를 처리하기 위한 복수개의 명령어 중 하나의 간접 분기 명령어일 수 있다.
분기 타겟 버퍼 검색부(130)는 동작코드(OC)를 태그 값으로 사용하여 추출된 동작코드(OC)와 타겟 주소를 분기 타겟 버퍼(105)에서 검색할 수 있다. 또는 분기 타겟 버퍼 검색부(130)는 PC를 태그 값으로 사용하여 분기 타겟 버퍼(105)에서 검색할 수 있다. 분기 타겟 버퍼 검색부(130)는 추출된 동작코드(OC) 또는 PC가 분기 타겟 버퍼(105)에서 검색되는 경우, 동작코드(OC) 또는 PC와 대응하여 분기 타겟 버퍼(105)에 저장된 타겟 주소를 추출할 수 있다.
도 2 및 도 4를 참조하면, 분기 타겟 버퍼(105)는 유효 비트 필드(V), 동작코드 비트 필드(J), 태그 필드(Tag), 그리고 타겟 주소 필드(Target Address)를 포함할 수 있다. 유효 비트 필드(V)는 태그 값 또는 태그 값에 대응되어 저장된 타겟 주소 값이 유효한지 여부를 나타내는 비트 값을 포함한다. 예시적으로, 유효 비트 필드(V) 값이 0인 경우, 태그 값 또는 타겟 주소 값이 유효하지 않고, 유효 비트 필드(V) 값이 1인 경우, 태그 값과 타겟 주소 값이 유효할 수 있다.
동작코드 비트 필드(J)는 태그 필드(Tag)에 저장된 값이 동작코드(OC)인지 여부를 나타내는 비트 값을 포함한다. 예시적으로, 동작코드(OC) 비트 필드(J) 값이 1인 경우, 태그 필드(Tag)에 저장된 값이 동작코드(OC)이며, 동작코드(OC) 비트 필드(J) 값이 0인 경우, 태그 필드(Tag)에 저장된 값이 PC 또는 PC의 일부분일 수 있다.
태그 필드(Tag)는 분기 타겟 버퍼(105)에 대한 검색을 수행하기 위한 태그 값을 포함한다. 태그 필드(Tag)에 저장된 값은 PC 또는 동작코드(OC)일 수 있다. 예를 들어, 태그 필드(Tag)에 저장된 PC는 PC의 일부분일 수 있다. 타겟 주소 필드(Target Address)는 태그 값에 대응하는 타겟 주소를 포함한다. 분기 타겟 버퍼(105)를 통해 추출되는 타겟 주소는 바이트코드의 연산 수행을 위한 타겟 주소의 예측 값일 수 있다.
예를 들어, 태그 필드(Tag)와 타겟 주소 필드(Target Address)에 각각 유효한 데이터가 저장되어 있고, 태그 값이 PC인 경우, 제1 버퍼(b1)와 같이, 유효 비트 필드(V)의 비트 값은 1이고, 동작코드(OC) 비트 필드(J)의 비트 값은 0일 수 있다. 태그 필드(Tag)와 타겟 주소 필드(Target Address)에 유효한 데이터가 저장되어 있지 않은 경우, 제2 버퍼(b2)와 같이, 유효 비트 필드(V)의 비트 값은 0이고, 동작코드 비트 필드(J)의 비트 값은 0일 수 있다. 또한, 태그 필드(Tag)와 타겟 주소 필드(Target Address)에 각각 유효한 데이터가 저장되어 있고, 태그 값이 동작코드(OC)인 경우, 제3 버퍼(b3)와 같이, 유효 비트 필드(V)의 비트 값은 1이고, 동작코드 비트 필드(J)의 비트 값은 1일 수 있다.
분기 타겟 버퍼(105)에서 동작코드(OC)와 대응하는 타겟 주소는 동작코드(OC)의 연산을 수행하기 위한 주소의 예측 값이다. 서로 다른 바이트코드들의 동작코드들(OC)이 서로 동일한 경우, 서로 다른 바이트코드들의 연산들을 수행하기 위한 타겟 주소가 서로 동일할 수 있다. 따라서, 분기 타겟 버퍼(105)에 저장된 타겟 주소를 예측 타겟 주소로 이용하는 경우, 바이트코드 처리 장치(100)는 바이트코드의 연산을 수행하기 위한 타겟 주소를 산출하지 않아도 된다.
분기 타겟 버퍼(105)에서 PC와 대응하는 타겟 주소는 PC와 대응되는 명령어를 처리하기 위한 타겟 주소의 예측 값이다. 예를 들어, 바이트코드 처리 장치(100)가 바이트코드를 처리하기 위해 복수개의 명령어를 실행하는 경우, 분기 타겟 버퍼(105)에 저장된 PC는 복수개의 명령어 중 하나의 간접 분기 명령어의 PC일 수 있다. 또한, 분기 타겟 버퍼(105)에 저장된 타겟 주소는 간접 분기 명령어를 처리하기 위한 타겟 주소의 예측 값일 수 있다.
분기 타겟 버퍼 검색부(130)는 바이트코드를 처리하기 위한 복수개의 명령어 중 하나의 간접 분기 명령어의 PC를 미리 저장할 수 있다. 분기 타겟 버퍼 검색부(130)는 바이트코드를 처리하기 위한 복수개의 명령어 중 현재 처리될 명령어의 PC와 미리 저장된 간접 분기 명령어의 PC를 비교하고, 비교 결과에 따라 동작코드(OC) 또는 PC 중 하나를 태그 값으로써 선택할 수 있다. 도 4를 참조하면, 분기 타겟 버퍼 검색부(130)는 간접 분기 명령어의 PC를 분기 PC 레지스터(104)에 저장할 수 있다. 분기 타겟 버퍼 검색부(130)는 처리될 명령어를 인출하기 위한 PC와 미리 저장된 간접 분기 명령어의 PC를 비교하여, 처리될 명령어가 미리 저장된 간접 분기 명령어인지 여부를 판단할 수 있다. 처리될 명령어의 PC와 미리 저장된 간접 분기 명령어의 PC가 동일한 경우, 인출된 명령어는 미리 저장된 간접 분기 명령어이고, 처리될 명령어의 PC와 미리 저장된 간접 분기 명령어의 PC가 다른 경우, 인출된 명령어는 미리 저장된 간접 분기 명령어가 아니다. 인출된 명령어가 미리 저장된 간접 분기 명령어인 경우, 분기 타겟 버퍼 검색부(130)는 명령어의 동작코드(OC)를 이용하여 분기 타겟 버퍼(105)를 검색할 수 있다. 인출된 명령어가 미리 저장된 간접 분기 명령어가 아닌 경우, 분기 타겟 버퍼 검색부(130)는 명령어의 PC를 이용하여 분기 타겟 버퍼(105)를 검색할 수 있다.
예시적으로, 도 4와 같이, 분기 타겟 버퍼 검색부(130)는 비교기(131) 및 멀티플렉서(132)를 포함할 수 있다. 비교기(131)는 분기 PC 레지스터(104)에 저장된 간접 분기 명령어의 PC 및 PC 레지스터(101)에 저장된 명령어의 PC가 동일한지 판단할 수 있다. PC 레지스터(101)는 바이트코드를 처리하기 위해 처리될 복수개의 명령어 중 현재 처리될(또는 인출할) 명령어의 PC를 저장한다. 즉, PC 레지스터(101)의 PC는 현재 처리될(또는 인출할) 명령어의 PC가 저장되고, 바이트코드 처리 장치(100)는 PC 레지스터(101)의 PC에 기초하여 복수개의 명령어를 순차적으로 처리할 수 있다.
간접 분기 명령어의 PC와 처리될 명령어의 PC가 동일한 경우, 멀티플렉서(132)의 출력 값으로 동작코드(OC)가 출력된다. 분기 타겟 버퍼 검색부(130)는 출력된 동작코드(OC)를 태그 값으로 사용하여, 태그 필드(Tag)에서 출력된 동작코드(OC)가 존재하는지 검색하고, 검색된 태그 필드(Tag)와 대응하는 타겟 주소를 추출할 수 있다. 간접 분기 명령어의 PC와 처리될 명령어의 PC가 다른 경우, 멀티플렉서(132)의 출력 값으로 PC가 출력된다. 분기 타겟 버퍼 검색부(130)는 출력된 PC를 태그 값으로 사용하여 태그 필드(Tag)에서 출력된 PC가 존재하는지 검색하고, 검색된 태그 필드(Tag)와 대응하는 타겟 주소를 추출할 수 있다.
예를 들어, 분기 PC 레지스터(104)의 PC와 PC 레지스터(101)의 PC가 동일한 경우, 멀티플렉서(132)는 덧셈(ADD)에 대응되는 동작코드(OC)를 출력할 수 있다. 분기 타겟 버퍼 검색부(130)는 덧셈(ADD)에 대응되는 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(105)에 저장된 동작코드(OC)(예를 들어, 제3 버퍼(b3)에 저장된 동작코드[ADD])를 검색할 수 있다. 분기 타겟 버퍼 검색부(130)는 동작코드(OC)(동작코드[ADD])에 대응하는 타겟 주소(주소[ADD])를 분기 타겟 버퍼(105)로부터 추출할 수 있다.
도 4에서 하나의 분기 PC 레지스터(104)가 도시되어 있지만 본 발명은 이에 한정되지 않으며, 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)는 복수개의 분기 PC 레지스터(104)를 포함할 수 있다. 분기 PC 레지스터(104)가 복수개인 경우, 처리될 명령어의 PC는 복수개의 분기 PC 레지스터(104)에 저장된 PC들과 비교될 수 있다. 복수개의 분기 PC 레지스터(104)에 저장된 PC들 중 하나의 PC가 처리될 명령어의 PC와 동일한 경우, 분기 타겟 버퍼 검색부(130)는 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(105)를 검색할 수 있다. 복수개의 분기 PC 레지스터(104)의 PC들은 각각 미리 저장된 간접 분기 명령어의 PC일 수 있다.
바이트코드 해석부(140)는 분기 타겟 버퍼(105)에 동일한 태그 값이 존재하지 않는 경우, 바이트코드를 해석하여 타겟 주소를 산출한다. 바이트코드 해석부(140)는 바이트코드의 동작코드(OC)와 피연산자(OR)를 해석하여 동작코드(OC)가 유효한 동작코드(OC)인지 여부를 판단할 수 있다. 동작코드(OC)가 유효한 경우, 바이트코드 해석부(140)는 바이트코드의 연산이 수행될 타겟 주소를 산출할 수 있다.
본 발명의 실시 예에 따르면, 바이트코드 해석부(140)는 바이트코드 처리 장치(100)에 포함되어 바이트코드 해석과 타겟 주소 산출을 수행할 수 있다.
분기 타겟 버퍼 검색부(130)의 검색 결과, 분기 타겟 버퍼(105)에 동일한 태그 값이 존재하지 않는 경우, 분기 타겟 버퍼 업데이트부(150)는 산출된 타겟 주소를 이용하여 분기 타겟 버퍼(105)를 업데이트한다. 분기 타겟 버퍼 업데이트부(150)는 바이트코드 해석부(140)로부터 산출된 타겟 주소를 이용하여 분기 타겟 버퍼(105)를 업데이트할 수 있다. 분기 타겟 버퍼 업데이트부(150)는 추출된 동작코드(OC)와 산출된 타겟 주소를 대응시켜 분기 타겟 버퍼(105)에 저장하거나 또는 PC와 산출된 타겟 주소를 대응시켜 분기 타겟 버퍼(105)에 저장할 수 있다.
분기 타겟 버퍼 업데이트부(150)는 산출된 타겟 주소를 동작코드(OC)와 대응시켜 저장할지, 또는 PC와 대응시켜 저장할지 여부를 명령어에 기초하여 결정할 수 있다. 예시적으로, 인출된 명령어가 미리 정해진 명령어인 경우, 산출된 타겟 주소는 동작코드(OC)와 대응되어 저장될 수 있다. 미리 정해진 명령어는 바이트코드를 처리하기 위해 바이트코드 처리 장치(100)에서 처리되는 복수개의 명령어 중 하나의 간접 분기 명령어일 수 있다. 즉, 분기 타겟 버퍼 업데이트부(150)는 특정 간접 분기 명령어를 실행하는 경우에만 산출된 타겟 주소와 동작코드(OC)를 대응시켜 저장할 수 있다. 예를 들어, 미리 정해진 간접 분기 명령어는 분기 타겟 버퍼(105)를 검색하고, 검색된 결과에 기초하여 타겟 주소로 분기하는 명령어일 수 있다.
분기 타겟 버퍼 업데이트부(150)는 분기 타겟 버퍼 검색부(130)에서 선택된 태그 값에 기초하여 산출된 타겟 주소와 대응시켜 저장될 태그 값을 선택할 수 있다. 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(105)가 검색된 경우, 분기 타겟 버퍼 업데이트부(150)는 동작코드(OC)를 산출된 타겟 주소와 대응시켜 저장할 수 있다. PC를 태그 값으로 사용하여 분기 타겟 버퍼(105)가 검색된 경우, 분기 타겟 버퍼 업데이트부(150)는 PC를 산출된 타겟 주소와 대응시켜 저장할 수 있다.
도 5를 참조하여 분기 타겟 버퍼 업데이트부(150)의 예시를 설명하면, 분기 타겟 버퍼 업데이트부(150)는 비교기(151) 및 멀티플렉서(152)를 포함할 수 있다. 비교기(151)는 분기 PC 레지스터(104)의 값과 인출된 PC가 동일한지 여부를 판단한다. 분기 PC 레지스터(104)의 값과 인출된 PC가 동일한 경우, 멀티플렉서(152)의 동작코드 레지스터(103) 값이 출력 값으로 출력된다. 출력된 동작코드 레지스터(103)의 동작코드(OC)는 산출된 타겟 주소와 함께 분기 타겟 퍼버(105)에 저장된다. 분기 PC 레지스터(104)의 값과 인출된 PC가 다른 경우, 인출된 PC가 멀티플렉서(152)의 출력 값으로 출력된다. 출력된 PC는 분기 타겟 퍼버(105)에 산출된 타겟 주소와 함께 저장된다. 분기 타겟 버퍼 업데이트부(150)에서 분기 PC 레지스터(104)의 값과 비교되는 PC는 도 4의 PC 레지스터(101)의 값과 동일하다.
예를 들어, 도 5에 도시된 바와 같이, 분기 PC 레지스터(104)의 값과 PC 가 동일한 경우, 동작코드(OC)(동작코드[LOAD])가 멀티플렉서(152)의 출력 값으로 출력되고, 동작코드(OC)(동작코드[LOAD])와 타겟 주소(주소[LOAD])가 분기 타겟 버퍼(105)의 제2 버퍼(b2)에 저장될 수 있다. 이 때, 제2 버퍼(b2)의 유효 비트 필드(V)의 비트 값은 1로 설정되고, 동작코드(OC) 비트 필드(J)의 비트 값은 1로 설정될 수 있다.
분기 타겟 버퍼(105)에 태그 값과 대응하는 타겟 주소가 저장되는 경우, 바이트코드 처리 장치(100)는 동일한 태그 값을 갖는 새로운 바이트코드를 처리할 때, 업데이트된 타겟 주소를 이용하여 새로운 바이트코드의 연산을 수행할 수 있다. 예를 들어, 새로운 바이트코드의 동작코드(OC)가 업데이트된 태그 값과 동일한 경우, 바이트코드 처리 장치(100)는 분기 타겟 버퍼 검색부(130)에 의해 추출된 업데이트된 타겟 주소로부터 새로운 바이트코드의 연산을 수행하기 위한 타겟 주소를 예측할 수 있다. 이에 따라, 새로운 바이트코드의 연산을 수행하기 위한 바이트코드 해석 및 타겟 주소 산출 과정이 생략될 수 있다.
예시적으로, 디스패치 루프에서 새로운 동작코드(OC)가 포함된 바이트코드가 인출되는 경우, 새로운 동작코드(OC)와 연산을 수행하기 위한 새로운 타겟 주소가 분기 타겟 버퍼(105)에 저장될 수 있다. 루프가 반복되면서 동일한 동작코드(OC)가 포함된 바이트코드가 인출되는 경우, 바이트코드 처리 장치(100)는 분기 타겟 버퍼(105)를 업데이트하지 않고, 분기 타겟 버퍼(105)에 저장된 타겟 주소로 분기하여 바이트코드를 처리할 수 있다.
바이트코드 실행부(160)는 바이트코드 인출부(110)에서 인출된 바이트코드의 연산을 수행한다. 바이트코드 실행부(160)는 분기 타겟 버퍼 검색부(130)에서 추출된 타겟 주소로 분기하여 인출된 바이트코드의 연산을 수행할 수 있다. 또한, 바이트코드 실행부(160)는 바이트코드 해석부(140)에서 산출된 타겟 주소로 분기하여 인출된 바이트코드의 연산을 수행할 수 있다. 바이트코드 실행부(160)는 바이트코드의 연산을 수행한 실행결과를 외부 기억장치에 저장할 수 있다.
도 6은 도 2의 바이트코드 처리 장치에 의해 바이트코드가 처리되는 예시를 보여주는 도면이다. 도 6을 참조하면, 도 6은 스크립트 언어로 작성된 스크립트와 인터프리터에 의해 변환된 바이트코드, 그리고 분기 타겟 버퍼(105)를 보여준다. 도 6의 바이트코드는 동작코드(OC)와 피연산자(OR)를 포함할 수 있다. 바이트코드를 실행하기 전에, 분기 타겟 버퍼(105)는 제1 버퍼(b1)에서 PC와 이에 대응되는 타겟 주소(주소[1]) 데이터만 포함하는 것으로 가정한다. 그러나, 이와 같은 가정은 본 발명의 실시 예를 용이하게 설명하기 위한 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
먼저, 바이트코드 인출부(110)는 제1 바이트코드(LOAD r0 #1)를 인출한다. 동작코드(OC) 추출부(120)는 제1 바이트코드(LOAD r0 #1)의 동작코드(OC)(LOAD)를 추출한다. 분기 타겟 버퍼 검색부(130)는 동작코드(OC)(LOAD)를 태그 값으로 사용하여 분기 타겟 버퍼(105)를 검색한다. 분기 타겟 버퍼(105)에 동일한 동작코드(OC)가 없는 경우(miss), 바이트코드 해석부(140)는 제1 바이트코드(LOAD r0 #1)를 해석하여 타겟 주소(주소[2])를 산출한다. 분기 타겟 버퍼 업데이트부(150)는 산출된 타겟 주소([주소[2])를 분기 타겟 버퍼(105)의 제2 버퍼(b2)에 제1 바이트코드(LOAD r0 #1)의 동작코드(OC)(LOAD)와 대응시켜 저장한다. 바이트코드 실행부(160)는 산출된 타겟 주소(주소[2])로 분기하여 "r0" 레지스터에 "1"을 저장하는 연산(즉, 제1 바이트코드(LOAD r0 #1)와 대응하는 연산)을 수행한다.
다음으로, 바이트코드 인출부(110)는 제2 바이트코드(LOAD r1 #2)를 인출한다. 동작코드(OC) 추출부(120)는 제2 바이트코드(LOAD r1 #2)의 동작코드(OC)(LOAD)를 추출한다. 분기 타겟 버퍼 검색부(130)는 동작코드(OC)(LOAD)를 태그 값으로 사용하여 분기 타겟 버퍼(105)를 검색한다. 이 때, 동작코드(OC)(LOAD)가 제2 버퍼(b2)의 태그 필드(Tag)에 저장되어 있을 것이다(hit). 따라서, 분기 타겟 버퍼 검색부(130)는 검색된 제2 버퍼(b2)에 저장된 태그 필드(Tag)와 대응하는 타겟 주소(주소[2])를 추출한다. 바이트코드 실행부(160)는 추출된 타겟 주소(주소[2])로 분기하여 "r1" 레지스터에 "2"를 저장하는 연산(즉, 제2 바이트코드(LOAD r1 #2)와 대응하는 연산)을 수행한다.
이와 같이, 바이트코드 처리 장치(100)가 동일한 동작코드(OC)(또는 이전에 처리된 동작 코드(OC))가 포함된 제2 바이트코드(LOAD r1 #2)를 처리하는 경우(즉, hit인 경우), 바이트코드 해석부(140)와 분기 타겟 버퍼 업데이트부(150)의 동작이 생략될 수 있으므로 제2 바이트코드(LOAD r1 #2)의 처리 시간은 향상될 수 있다.
다음으로, 바이트코드 인출부(110)는 제3 바이트코드(ADD r0 r0 r1)를 인출한다. 제3 바이트코드(ADD r0 #1)의 동작코드(OC)(ADD)는 새로운 동작코드(OC)이므로 제1 바이트코드의 처리 과정과 동일한 과정(즉, miss인 상황의 과정)으로 처리된다. 분기 타겟 버퍼 업데이트부(150)는 분기 타겟 버퍼(105)의 제3 버퍼(b3)에 제3 바이트코드(ADD r0 r0 r1)의 동작코드(OC)(ADD)와 타겟 주소(주소[3])를 저장하고, 바이트코드 실행부(160)는 산출된 타겟 주소(주소[3])로 분기하여 "r0" 레지스터에 "r0" 레지스터 값과 "r1" 레지스터 값을 더한 값을 저장하는 연산(즉, 제3 바이트 코드(ADD r0 r0 r1)와 대응하는 연산)을 수행한다.
마찬가지로, 제4 바이트코드(LOAD r2 #3) 및 제5 바이트코드(ADD r0 r0 r2)는 제2 바이트코드(LOAD r1 #2)의 처리 과정과 유사한 과정(즉, hit인 상황의 과정)으로 처리될 수 있다.
따라서, 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)는 바이트코드의 동작코드(OC)를 이용하여 타겟 주소를 예측함으로써 바이트코드 처리 시간을 단축시킬 수 있다. 또한, 바이트코드 처리 장치(100)는 동작코드(OC)를 이용하여 타겟 주소를 예측하기 때문에 예측의 정확도를 향상시킬 수 있다.
도 7은 본 발명의 실시 예에 따른 분기 타겟 버퍼의 다른 예시를 보여주는 도면이다. 도 7을 참조하면, 분기 타겟 버퍼(105a)는 P, B, V, J, Tag, 및 Target Address를 포함한다. V, J, Tag, 및 Target Address는 도 4 및 도 5를 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
분기 타겟 버퍼(105a)는 도 4 및 도 5의 분기 타겟 버퍼(105)와 비교하여 프로그램 ID 필드(P)와 분기 ID 필드(B)를 더 포함한다. 프로그램 ID 필드(P)는 프로그램 ID 값을 포함한다. 프로그램 ID 값은 바이트코드 처리 장치(100)가 멀티 태스킹을 수행하여 여러 개의 프로그램을 실행하는 경우, 실행되는 프로그램을 구분하기 위해 사용될 수 있다. 복수의 프로그램들을 실행하는 과정에서 분기 타겟 버퍼(105a)에 저장된 동작코드(OC)와 대응하는 타겟 주소는 프로그램 ID 필드(P)에 의해 구분될 수 있다.
분기 ID 필드(B)는 분기 ID 값을 포함한다. 분기 ID 값은 바이트코드 처리 장치(100)가 하나의 프로그램 내에서 여러 개의 디스패치 루프를 처리하는 경우, 처리되는 디스패치 루프를 구분하기 위하여 사용될 수 있다. 복수의 디스패치 루프들을 처리하는 과정에서 분기 타겟 버퍼(105a)에 저장된 동작코드(OC)와 대응하는 타겟 주소는 분기 ID 필드(B)에 의해 구분될 수 있다.
예를 들어, 도 7과 같이, 제1 버퍼(b1)의 프로그램 ID 필드(P)는 제1 프로그램 ID(P[1])를 포함하고, 제2 버퍼(b2)의 프로그램 ID 필드(P)는 제2 프로그램 ID(P[2])를 포함하는 경우, 제1 버퍼(b1)와 제2 버퍼(b2)에 저장된 각각의 데이터는 서로 다른 프로그램의 실행 과정에서 저장된 데이터일 수 있다. 제2 버퍼(b2)의 프로그램 ID 필드(P)와 제3 버퍼(b3)의 프로그램 ID 필드(P)는 동일한 제2 프로그램 ID(P[2])가 저장되어 있으므로, 제2 버퍼(b2)와 제3 버퍼(b3)에 저장된 각각의 데이터는 동일한 프로그램의 실행 과정 중에 저장된 데이터일 수 있다. 제2 버퍼(b2)의 분기 ID 필드(B)에는 제1 분기 ID(B[1])가 저장되어 있고, 제3 버퍼(b3)의 분기 ID 필드(B)에는 제2 분기 ID(B[2])가 저장되어 있으므로, 제2 버퍼(b2)와 제3 버퍼(b3)에 저장된 각각의 데이터는 동일한 프로그램 중 서로 다른 디스패치 루프의 실행 과정 중에 저장된 데이터일 수 있다.
본 발명의 실시 예에 따른 분기 타겟 버퍼(105)는 동작코드(OC)를 태그 값으로 사용하여 저장되는 버퍼의 개수를 제한할 수 있다. 예시적으로, 분기 타겟 버퍼(105)는 미리 정해진 개수 이하로 동작코드(OC)와 타겟 주소를 대응시켜 저장하는 버퍼의 개수를 제한할 수 있다. 예를 들어, 미리 정해진 개수는 동작코드(OC)를 태그 값으로 사용하는 버퍼의 개수가 PC를 태그 값으로 사용하는 버퍼의 개수보다 작게 하는 값일 수 있다. 분기 타겟 버퍼(105)의 크기가 한정되어 있기 때문에, 동작코드(OC)를 태그 값으로 사용하는 버퍼의 개수를 제한함으로써 PC를 태그 값으로 사용하는 버퍼의 개수를 확보할 수 있다. 바이트코드 처리 장치(100)는 동작코드(OC)를 태그 값으로 사용하는 버퍼의 개수를 제한함으로써 PC를 태그 값으로 하여 타겟 주소를 예측하는 명령어를 더 효율적으로 처리할 수 있다.
이하에서는 도 8을 참조로 하여 본 발명의 실시 예에 따른 바이트코드 처리 방법에 대해 설명한다. 도 8은 본 발명의 실시 예에 따른 바이트코드 처리 장치의 바이트코드 처리 방법을 나타내는 순서도이다.
도 2 및 도 8을 참조하면, S110단계에서, 바이트코드 처리 장치(100)는 바이트코드를 인출한다. 예를 들어, 바이트코드 처리 장치(100)의 바이트코드 인출부(110)는 임의의 명령어의 실행 결과로부터 바이트코드를 인출할 수 있다.
S120 단계에서, 바이트코드 처리 장치(100)는 인출된 바이트코드의 동작코드(OC)를 추출한다. 예를 들어, 바이트코드 처리 장치(100)의 동작코드 추출부(120)는 인출된 바이트코드로부터 동작코드(OC) 부분을 추출하여 동작코드 레지스터(103)에 저장할 수 있다. 동작코드 추출부(120)는 바이트코드의 동작코드(OC) 길이에 기초하여 동작코드(OC)를 추출할 수 있다. 또한, 동작코드 추출부(120)는 미리 정해진 개수를 기준으로 비트 값이 1인 비트를 포함하는 데이터와 바이트코드의 논리곱 연산을 수행함으로써 동작코드(OC)를 추출할 수 있다.
S130 단계에서, 바이트코드 처리 장치(100)는 추출된 동작코드를 태그 값으로 사용하여 분기 타겟 버퍼(105)를 검색한다. 예를 들어, 바이트코드 처리 장치(100)의 분기 타겟 버퍼 검색부(130)는 추출된 동작코드(OC)를 이용하여 분기 타겟 버퍼(105)에 해당하는 동작코드(OC)가 존재하는지 검색할 수 있다. 또는 분기 타겟 버퍼 검색부(130)는 분기 타겟 버퍼(105)에 바이트코드를 처리하기 위해 처리 중인(또는 인출된) 명령어의 PC가 존재하는지 검색할 수 있다.
예시적으로, 분기 타겟 버퍼 검색부(130)는 바이트코드를 처리하기 위한 복수개의 명령어 중 하나의 간접 분기 명령어의 PC를 미리 저장하고, 인출된 명령어의 PC와 미리 저장된 PC를 비교하여 분기 타겟 버퍼(105)를 검색할 태그 값을 동작코드(OC) 또는 PC 중 선택할 수 있다. 좀 더 상세한 예로써, 분기 타겟 버퍼 검색부(130)는 미리 저장된 PC와 인출된 명령어의 PC가 동일한 경우, 분기 타겟 버퍼(105)를 검색할 태그 값으로 동작코드(OC)를 선택할 수 있다. 분기 타겟 버퍼 검색부(130)는 미리 저장된 PC와 인출된 명령어의 PC가 다른 경우, 분기 타겟 버퍼(105)를 검색할 태그 값으로 PC를 선택할 수 있다.
S140 단계에서, 바이트코드 처리 장치(100)는 분기 타겟 버퍼(105)에 태그 값이 존재하는지 판별할 수 있다.
추출된 동작코드(OC)가 분기 타겟 버퍼(105)에 존재하는 경우, S150 단계에서, 분기 타겟 버퍼 검색부(130)는 동작코드(OC)에 대응하는 타겟 주소를 추출할 수 있다.
추출된 동작코드(OC)가 분기 타겟 버퍼(105)에 존재하지 않는 경우, S160 단계에서, 바이트코드 처리 장치(100)는 바이트코드를 해석하여 타겟 주소를 산출한다. 예를 들어, 바이트코드 처리 장치(100)의 바이트코드 해석부(140)가 바이트코드를 해석하여 타겟 주소를 산출할 수 있다. 바이트코드 해석부(140)는 바이트코드의 동작코드(OC)가 유효한 동작코드(OC)인지 여부를 판단할 수 있다. 동작코드(OC)가 유효한 경우, 바이트코드 해석부(140)는 바이트코드의 연산이 수행될 타겟 주소를 산출할 수 있다.
S170 단계에서, 바이트코드 처리 장치(100)는 분기 타겟 버퍼(105)를 업데이트한다. 예를 들어, 바이트코드 처리 장치(100)의 분기 타겟 버퍼 업데이트부(150)는 산출된 타겟 주소를 이용하여 분기 타겟 버퍼(105)를 업데이트할 수 있다. 분기 타겟 버퍼 업데이트부(150)는 추출된 동작코드(OC)와 산출된 타겟 주소를 대응시켜 분기 타겟 버퍼(105)에 저장할 수 있다. 또한, 분기 타겟 버퍼 업데이트부(150)는 PC와 산출된 타겟 주소를 대응시켜 분기 타겟 버퍼(105)에 저장할 수 있다. 산출된 타겟 주소와 대응하여 저장되는 PC는 S130 단계에서 태그 값으로 사용되는 PC와 같다.
분기 타겟 버퍼 업데이트부(150)는 인출된 명령어에 기초하여 산출된 타겟 주소와 대응하여 저장할 태그 값을 동작코드(OC) 또는 PC 중 선택할 수 있다. 예를 들어, 인출된 명령어가 미리 정해진 명령어인 경우, 분기 타겟 버퍼 업데이트부(150)는 산출된 타겟 주소를 동작코드(OC)와 대응시켜 저장할 수 있다. 미리 정해진 명령어는 바이트코드를 처리하기 위해 처리되는 복수개의 명령어 중 하나의 간접 분기 명령어일 수 있다. 즉, 분기 타겟 버퍼 업데이트부(150)는 S130 단계에서 선택된 태그 값에 기초하여 산출된 타겟 주소와 대응시켜 저장할 태그 값을 선택할 수 있다. 예시적으로, 저장할 태그 값을 선택하는 동작은 S130 단계를 참조하여 설명된 검색할 태그 값을 선택하는 동작과 유사할 수 있다.
S180 및 S190 단계에서, 바이트코드 처리 장치(100)는 타겟 주소로 분기하여 바이트코드를 실행한다. 예를 들어, 바이트코드 처리 장치(100)의 바이트코드 실행부(160)는 S150 단계에서 추출된 타겟 주소 또는 S160 단계에서 산출된 타겟 주소로 분기하여 인출된 바이트코드의 연산을 수행할 수 있다. S140 단계에서 검색 대상이 된 태그 값이 존재하는 경우, 바이트코드 실행부(160)는 S150 단계에서 추출된 타겟 주소로 분기하여 인출된 바이트코드의 연산을 수행할 수 있다. 또한, S140 단계에서 검색 대상이 된 태그 값이 존재하지 않는 경우, 바이트코드 실행부(160)는 S160 단계에서 산출된 타겟 주소로 분기하여 인출된 바이트코드의 연산을 수행할 수 있다.
도 8에 도시된 바이트코드 처리 방법은 디스패치 루프의 한 싸이클에서 수행되는 동작일 수 있다. 따라서, 디스패치 루프가 반복 되는 경우, 도 8의 처리 방법 또한 반복되어 바이트코드가 처리될 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 방법은 바이트코드의 동작코드(OC)를 이용하여 타겟 주소를 예측하기 때문에 분기 예측의 정확도가 향상될 수 있다. 또한, 본 발명의 실시 예에 따른 바이트코드 처리 방법은 미리 저장된 타겟 주소를 이용하여 바이트코드를 처리하기 때문에, 바이트코드를 해석하여 타겟 주소를 산출하는 단계를 생략할 수 있다. 이에 따라, 바이트코드 처리 속도가 향상될 수 있다.
도 9는 본 발명의 실시 예에 따른 바이트코드 처리 방법을 알파 어셈블리 코드로 구현한 예시를 보여주는 도면이다. 도 9는 바이트코드 처리를 컴퓨터 내부에서 수행하기 위해 본 발명의 실시 예를 적용한 기계어 코드를 나타낸다. 즉, 도 9는 하나의 바이트코드를 처리하기 위해 바이트코드 처리 장치(100)에서 복수개의 명령어를 수행하는 예시를 보여준다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 본 발명은 다양한 형태의 기계어 코드로 구현될 수 있다.
도 9를 참조하면, 제3 라인(L3)은 바이트코드를 인출하여 동작코드(OC)를 추출하는 동작을 나타내고, 제7 라인(L7)은 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(105)를 검색하는 동작을 나타낸다. 제8 라인(L8) 내지 제19 라인(L19)은 바이트코드를 해석하여 타겟 주소를 산출하는 동작을 나타내고, 제20 라인(L20)은 분기 타겟 버퍼(105)를 업데이트하고 타겟 주소로 분기하는 동작을 나타낸다.
도 9의 제1 코드(C1) 내지 제3 코드(C3)는 기존의 바이트코드를 처리하기 위한 명령어 중 변경 또는 추가된 명령어를 나타낸다. 제1 코드(C1)에서, 동작코드(OC)를 추출하여 저장하기 위한 접미어(.op)가 기존 로드 명령어(lw)에 추가된다. 제1 코드(C1)에서, 명령어(lw.op)의 실행으로써, 레지스터(s11)에 인출된 바이트코드가 저장되고, 동작코드 레지스터(103)에 추출된 동작코드(OC)가 저장된다. 제2 코드(C2)에서, 명령어(bop)의 실행으로써, 저장된 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(105)에 해당하는 동작코드(OC)가 존재하는지 여부가 검색된다. 동작코드(OC)가 존재하는 경우, 대응되는 타겟 주소 값으로 PC 레지스터(101)의 값이 변경된다. 동작코드(OC)가 존재하지 않는 경우, 제9 라인(L9) 내지 제20 라인(L20)의 명령어가 실행된다. 제3 코드(C3)에서, 명령어(jru)의 실행으로써, 바이트코드 실행 동작이 산출된 타겟 주소(a5)로 분기되고, 산출된 타겟 주소(a5)와 저장된 동작코드(OC)는 대응되어 분기 타겟 버퍼(105)에 저장된다.
도 9의 예시에서, 동작코드(OC)를 태그 값으로 사용할지 여부는 간접 분기 명령어(bop)에 의해 결정될 수 있다. 분기 PC 레지스터(104)에 미리 저장된 간접 분기 명령어(bop)의 PC는 인출되는 명령어의 PC와 비교되고, 비교 결과에 따라 동작코드(OC)를 태그 값으로 사용할지 여부가 결정될 수 있다. 바이트코드 처리 장치(100)가 제7 라인(L7)의 명령어를 인출하는 경우, 인출된 명령어의 PC와 미리 저장된 간접 분기 명령어(bop)의 PC가 동일하므로, 바이트코드 처리 장치(100)는 동작코드(OC)를 태그 값으로 분기 타겟 버퍼(105)를 검색할 수 있다. 즉, 간접 분기 명령어(bop)는 미리 정해진 간접 분기 명령어일 수 있다.
도 10은 본 발명의 실시 예에 따른 바이트코드를 처리하기 위한 파이프라인 구조도이다. 도 9 및 도 10을 참조하면, 파이프라인 구조도(1000)는 PC 레지스터(1001), 마스크 레지스터(1002), 동작코드 레지스터(1003), 분기 PC 레지스터(1004), 분기 타겟 버퍼(1005), 인출 로직(1100), 해석 로직(1200), 및 실행 로직(1300)을 포함한다. 인출 로직(1100), 해석 로직(1200), 및 실행 로직(1300)은 하드웨어(예를 들어, CPU)에서 기계어를 실행하기 위한 로직일 수 있다. 예를 들어, 도 9의 제1 코드(C1) 내지 제3 코드(C3)의 명령어를 실행하기 위한 로직일 수 있다. 즉, 인출 로직(1100), 해석 로직(1200), 및 실행 로직(1300)을 통해 제1 코드(C1)의 명령어(ldl.op)가 실행될 수 있다. 또한, 인출 로직(1100), 해석 로직(1200), 및 실행 로직(1300)을 통해 제2 코드(C2)의 명령어(bop)가 실행될 수 있다. 또한, 인출 로직(1100), 해석 로직(1200), 및 실행 로직(1300)을 통해 제3 코드(C3)의 명령어(jru)가 실행될 수 있다.
파이프라인 구조도(1000)는 AND 논리 회로(1021)를 포함한다. AND 논리 회로(1021)로부터 마스크 레지스터(1002)의 값과 바이트코드의 논리곱 연산이 수행되어 동작코드(OC)가 추출될 수 있다. 추출된 동작코드(OC)는 동작코드 레지스터(1003)에 저장된다. 예를 들어, 도 9의 제1 코드(C1)의 명령어(lw.op)가 실행되는 경우, 동작코드(OC)가 추출될 수 있다.
파이프라인 구조도(1000)는 비교기(1031) 및 멀티플렉서(1032)를 포함한다. 비교기(1031)는 PC 레지스터(1001)와 분기 PC 레지스터(1004)에 저장된 값이 동일한지 판단할 수 있다. PC 레지스터(1001)의 값과 분기 PC 레지스터(1004)의 값이 동일한 경우, 인출된 명령어는 미리 정해진 간접 분기 명령어일 수 있다. 이 때, 도 9의 제2 코드(C2)의 명령어(bop)가 실행될 수 있다. 제2 코드(C2)의 명령어(bop)에 따라, 추출된 동작코드(OC)를 태그 값으로 사용하여, 분기 타겟 버퍼(1005)가 검색될 수 있다. 멀티플렉서(1032)는 제2 코드(C2)의 명령어(bop)가 실행되는 경우, 출력 값으로써 동작코드(OC)를 출력할 수 있다.
파이프라인 구조도(1000)는 멀티플렉서(1052)를 포함한다. 제3 코드(C3)의 명령어(jru)가 실행되는 경우, 멀티플렉서(1052)는 출력 값으로써 동작코드(OC)를 출력할 수 있다. 출력된 동작코드(OC)는 대응하는 산출된 타겟 주소와 분기 타겟 버퍼(1005)에 저장될 수 있다.
분기 타겟 버퍼(1005)는 PC 또는 동작코드(OC)를 태그 값으로 사용하여 타겟 주소를 저장한다. 분기 타겟 버퍼(1005)를 검색하여 해당하는 태그 값이 존재하면(분기 타겟 버퍼 hit), PC 레지스터(1001)에는 추출된 타겟 주소가 저장될 수 있다. 분기 타겟 버퍼(1005)를 검색하여 해당하는 태그 값이 존재하지 않으면, PC 레지스터(1001)에는 바로 다음 명령어의 PC가 저장될 수 있다. 예를 들어, PC 레지스터(1001)가 32비트인 경우, PC 레지스터(1001)에 "PC+4"가 저장될 수 있다.
또한, 파이프라인의 구조도(1000)는 지연 로직(1400)을 더 포함할 수 있다. 지연 로직(1400)은 파이프라인 상에서 처리되는 동작을 지연시킨다. 예시적으로, 동작코드(OC)가 추출되기 전에 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(1005)를 검색하는 명령어(bop)가 인출되는 경우, 지연 로직(1400)은 명령어(bop)가 처리되는 파이프라인을 지연시킬 수 있다. 이에 따라, 명령어(bop)는 동작코드(OC)가 추출된 후 실행될 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치(100)는 동작코드(OC)를 포함하는 바이트코드를 처리하는 다양한 가상 머신(예를 들어, 시뮬레이터, 인터프리터), CPU, 가속기 등에 포함될 수 있다. 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)가 적용된 가상 머신, CPU, 가속기 등은 바이트코드의 처리 성능을 향상시킴으로써 프로그램 실행 속도를 빠르게 할 수 있다.
본 명세서에서 사용되는 로직(logic), 부(unit), 블록(block) 등의 용어는 임의의 적절한 소프트웨어, 하드웨어, 또는 그것들의 조합 형태로 구현될 수 있다. 하드웨어는 프로세서, 컨트롤러, 서버, 인터페이스, 신호 처리기, 및 다양한 직접 회로 및 그것들의 조합 형태를 포함할 수 있다. 소프트웨어는 메모리 또는 저장 장치에 저장되어 하드웨어에 의해 실행되는 프로그램을 포함할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
도 1은 본 발명의 실시 예에 따른 바이트코드 처리 장치를 개략적으로 설명하기 위한 도면이다. 바이트코드 처리 장치(100)는 바이트코드를 인출, 해석, 및 실행한다. 바이트코드는 프로그래밍 툴(300)에서 다양한 종류의 프로그래밍 언어로 작성된 소스 코드(SC; source code)를 컴퓨터 내부에서 바로 처리 가능한 기계어로 변환하기 위한 코드일 수 있다.
예시적으로, 바이트코드는 바이트코드 변환 장치(200)로부터 생성되는 코드일 수 있다. 예를 들어, 자바스크립트로 작성된 소스 코드(SC)는 인터프리터(interpreter)에 의해 바이트코드로 변환되어 컴퓨터 내부에서 처리될 수 있다. 또는 루아(Lua), 매트랩(MATLAB), 파이썬(Python), 자바(Java) 등의 고급 프로그래밍 언어로 작성된 소스 코드(SC)는 컴파일러(compiler) 또는 인터프리터에 의해 바이트코드로 변환될 수 있다.
도 1에 도시된 바와 같이, 바이트코드는 동작코드(opcode)(OC)와 피연산자(operand)(OR)를 포함할 수 있다. 동작코드(OC)는 컴퓨터에서 연산의 종류를 나타내기 위한 코드이고, 피연산자(OR)는 연산의 대상이 되는 데이터나 정보를 포함한다. 즉, 동작코드(OC)는 피연산자(OR)의 데이터나 정보를 이용하여 대응하는 연산을 수행할 수 있는 형태의 코드를 의미할 수 있다.
예를 들어, "ADD r0 r0 r1"의 바이트코드는 "ADD"의 동작코드(OC)와 "r0 r0 r1"의 피연산자(OR)로 구분될 수 있다. "ADD"는 덧셈 연산을 나타내고, "r0 r0 r1"은 덧셈 연산의 대상이 되는 피연산자(OR)의 정보를 나타낼 수 있다. "ADD r0 r0 r1"의 바이트코드는 "r0" 레지스터의 값과 "r1" 레지스터의 값을 더하여 "r0" 레지스터에 저장하는 동작을 나타낸다.
따라서, 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)에서 처리되는 바이트코드는 동작코드(OC)와 피연산자(OR)를 포함하는 형태의 모든 코드를 포함한다. 또한, 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)에서 처리되는 바이트코드는 소스 코드(SC)로부터 변환된 코드뿐만 아니라 프로그램 툴(300)에 의해 동작코드(OC)와 피연산자(OR)를 포함하는 형태로 프로그램 된 코드를 모두 포함할 수 있다.
바이트코드 처리 장치(100)는 하나의 바이트코드를 처리하기 위해 컴퓨터 등의 기계가 인식할 수 있는 복수개의 명령어들을 처리할 수 있다. 즉, 바이트코드 처리 장치(100)는 복수개의 명령어들의 처리를 통해 하나의 바이트코드를 처리하는 과정의 동작들을 수행할 수 있다.
본 명세서에서 명령어는 바이트코드를 처리하기 위해 컴퓨터 등의 장치(예를 들어, 도 1의 바이트코드 처리 장치(100))가 인식 및 실행할 수 있는 기계어를 의미한다. 바이트코드는 컴퓨터 등의 장치가 직접 인식 및 실행할 수 있는 명령어와 다른 형태를 가지므로, 장치 내부에서 바이트코드가 처리되는 경우, 복수개의 명령어를 통해 바이트코드가 처리될 수 있다.
바이트코드를 처리하기 위한 복수개의 명령어들 중 하나 또는 그 이상은 간접 분기 명령어일 수 있다. 간접 분기 명령어는 타겟 주소가 동적으로 변하는 명령어이다. 타겟 주소는 바이트코드의 동작코드(OC)가 나타내는 연산을 수행하기 위해 분기되어야 하는 명령어의 주소이다. 바이트코드를 처리하기 위한 복수개의 명령어 중 간접 분기 명령어가 실행되면 명령어의 처리 순서가 달라질 수 있다. 복수개의 명령어는 명령어가 저장된 주소를 가리키는 PC(Program Counter)의 순차적 증가에 따라 처리되다가, 간접 분기 명령어의 실행으로 순차적으로 증가하는 PC가 달라져서 타겟 주소가 분기될 수 있다.
또한, 동작코드(OC)의 종류에 따라 간접 분기 명령어의 타겟 주소가 달라질 수 있다. 예시적으로, 바이트코드 처리 장치(100)는 동작코드(OC)의 종류에 따라 바이트코드를 처리하기 위하여 서로 다른 주소로 분기할 수 있다. 바이트코드의 해석을 통해 동작코드(OC)의 종류가 판별됨으로써, 간접 분기 명령어의 타겟 주소가 산출될 수 있다. 예를 들어, "ADD r0 r0 r1" 바이트코드의 해석을 통해, 덧셈 연산을 처리하기 위해 분기될 타겟 주소가 산출될 수 있다. 따라서, 바이트코드가 동일한 동작코드(OC)를 포함하는 경우, 동일한 타겟 주소가 산출될 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치(100)는 동작코드(OC)를 포함하는 바이트코드의 타겟 주소를 미리 저장하여 동일한 동작코드(OC)를 포함한 바이트코드의 처리 과정에서 필요한 타겟 주소를 예측할 수 있다. 이하에서는 도 2 내지 도 5를 참조하여 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)에 대해 자세하게 설명한다.
도 2는 본 발명의 실시 예에 따른 바이트코드 처리 장치의 블록도이다. 도 3은 도 2의 바이트코드 처리 장치에 포함되는 동작코드 추출부의 예시를 보여주는 도면이다. 도 4는 도 2의 바이트코드 처리 장치에 포함되는 분기 타겟 버퍼 검색부의 예시를 보여주는 도면이다. 도 5는 도 2의 바이트코드 처리 장치에 포함되는 분기 타겟 버퍼 업데이트부의 예시를 보여주는 도면이다.
바이트코드 처리 장치(100)는 PC(Program Counter) 레지스터(101), 마스크 레지스터(102), 동작코드(OC) 레지스터(103), 분기 PC(Program Counter) 레지스터(104), 분기 타겟 버퍼(105), 바이트코드 인출부(110), 동작코드 추출부(120), 분기 타겟 버퍼(BTB, Branch Target Buffer) 검색부(130), 바이트코드 해석부(140), 분기 타겟 버퍼(BTB, Branch Target Buffer) 업데이트부(150), 및 바이트코드 실행부(160) 를 포함한다.
바이트코드 인출부(110)는 처리될 바이트코드를 외부 기억장치로부터 인출한다. 바이트코드 인출부(110)는 임의의 명령어의 실행 결과로부터 바이트코드를 인출할 수 있다. 예를 들어, 바이트코드 인출부(110)는 연산 명령어 또는 메모리 접근 명령어의 실행 결과로부터 바이트코드를 인출할 수 있다.
동작코드 추출부(120)는 인출된 바이트코드의 동작코드(OC)를 추출한다. 동작코드 추출부(120)는 바이트코드의 동작코드(OC) 부분을 추출하여 동작코드 레지스터(103)에 저장할 수 있다. 동작코드 추출부(120)는 바이트코드의 동작코드(OC) 길이에 기초하여 동작코드(OC)를 추출할 수 있다. 예를 들어, 바이트코드의 동작코드(OC) 길이가 32비트(bit)인 경우, 동작코드 추출부(120)는 바이트코드의 첫 번째 비트부터 32번째 비트까지의 데이터 비트를 동작코드(OC)로써 추출할 수 있다.
동작코드 추출부(120)는 마스크 레지스터(102)에 저장된 데이터를 이용하여 동작코드(OC)를 추출할 수 있다. 마스크 레지스터(102)의 데이터는 값이 1인 복수개의 비트를 포함할 수 있다. 값이 1인 비트의 개수는 바이트코드 처리 장치(100)에서 설정된 미리 정해진 개수를 기준으로 정해질 수 있다. 예를 들어, 바이트코드 처리 장치(100)는 바이트코드 처리 장치(100)의 동작이 시작될 때, 미리 정해진 개수를 기준으로 값이 1인 비트를 포함하는 데이터를 마스크 레지스터(102)에 저장할 수 있다. 예시적으로, 미리 정해진 개수는 추출된 바이트코드의 동작코드(OC)의 길이와 동일할 수 있다.
도 2 및 도 3을 참조하여 동작코드 추출부(120)의 예시를 설명하면, 동작코드 추출부(120)는 AND 논리 회로(121)를 포함할 수 있다. 동작코드 추출부(120)는 마스크 레지스터(102) 및 AND 논리 회로(121)를 이용하여 바이트코드로부터 동작코드(OC)를 추출할 수 있다. 예를 들어, 동작코드(OC) 추출부(120)는 인출된 바이트코드와 마스크 레지스터(102)의 논리곱 연산을 수행함으로써 동작코드(OC)를 추출할 수 있다. 동작코드(OC) 추출부(120)는 인출된 바이트코드의 적어도 하나의 비트와 마스크 레지스터(102)의 적어도 하나의 비트를 논리곱 연산하여 적어도 하나의 동작코드(OC) 비트를 추출할 수 있다. 추출된 동작코드(OC)는 동작코드 레지스터(103)에 저장될 수 있다.
예를 들어, 마스크 레지스터(102)가 32비트이고, 미리 정해진 개수가 16인 경우, 마스크 레지스터(102)의 32비트 중 16비트가 1일 수 있다. 이 경우, 마스크 레지스터(102)의 32비트는 인출된 바이트코드의 32비트와 논리곱 연산을 수행하여 32비트 중 유효한 16비트를 추출할 수 있다. 즉, 바이트코드의 유효한 16비트가 동작코드(OC)로 추출될 수 있다. 또한, 마스크 레지스터(102)가 32비트이고, 미리 정해진 개수가 n인 경우, 마스크 레지스터(102)의 32비트 중 n비트가 1일 수 있다. 이에 따라, 인출된 바이트코드의 n비트가 동작코드(OC)로 추출될 수 있다.
동작코드 레지스터(103)는 동작코드(OC)를 저장하기 위한 데이터 필드(DF)와 데이터가 유효한지를 표시하기 위한 유효 필드(VF)를 포함할 수 있다. 인출된 바이트코드와 마스크 레지스터(102)의 논리곱 연산에 대한 결과 값은 데이터 필드(DF)에 저장될 수 있다. 유효 필드(VF)는 적어도 하나의 비트를 포함할 수 있다. 바이트코드 처리 장치(100)는 동작코드 레지스터(103)의 유효 필드(VF)로부터 동작코드(OC)의 사용여부를 결정할 수 있다. 예를 들어, 동작코드(OC)가 아직 추출되지 않은 경우, 동작코드(OC) 레지스터(103)의 유효 필드 값은 0일 수 있다.
분기 타겟 버퍼 검색부(130)는 추출된 동작코드(OC)가 분기 타겟 버퍼(105)에 존재하는지 검색한다. 또는 분기 타겟 버퍼 검색부(130)는 PC 레지스터(101)의 PC가 분기 타겟 버퍼(105)에 존재하는지 검색할 수 있다. PC 레지스터(101)는 바이트코드의 처리 과정에서 처리될 명령어의 PC를 저장한다.
분기 타겟 버퍼 검색부(130)는 바이트코드의 처리 과정에서 처리될 명령어가 미리 정해진 명령어인 경우, 추출된 동작코드(OC)가 분기 타겟 버퍼(105)에 존재하는지 검색할 수 있다. 예를 들어, 미리 정해진 명령어는 바이트코드를 처리하기 위한 복수개의 명령어 중 하나의 간접 분기 명령어일 수 있다.
분기 타겟 버퍼 검색부(130)는 동작코드(OC)를 태그 값으로 사용하여 추출된 동작코드(OC)와 타겟 주소를 분기 타겟 버퍼(105)에서 검색할 수 있다. 또는 분기 타겟 버퍼 검색부(130)는 PC를 태그 값으로 사용하여 분기 타겟 버퍼(105)에서 검색할 수 있다. 분기 타겟 버퍼 검색부(130)는 추출된 동작코드(OC) 또는 PC가 분기 타겟 버퍼(105)에서 검색되는 경우, 동작코드(OC) 또는 PC와 대응하여 분기 타겟 버퍼(105)에 저장된 타겟 주소를 추출할 수 있다.
도 2 및 도 4를 참조하면, 분기 타겟 버퍼(105)는 유효 비트 필드(V), 동작코드 비트 필드(J), 태그 필드(Tag), 그리고 타겟 주소 필드(Target Address)를 포함할 수 있다. 유효 비트 필드(V)는 태그 값 또는 태그 값에 대응되어 저장된 타겟 주소 값이 유효한지 여부를 나타내는 비트 값을 포함한다. 예시적으로, 유효 비트 필드(V) 값이 0인 경우, 태그 값 또는 타겟 주소 값이 유효하지 않고, 유효 비트 필드(V) 값이 1인 경우, 태그 값과 타겟 주소 값이 유효할 수 있다.
동작코드 비트 필드(J)는 태그 필드(Tag)에 저장된 값이 동작코드(OC)인지 여부를 나타내는 비트 값을 포함한다. 예시적으로, 동작코드(OC) 비트 필드(J) 값이 1인 경우, 태그 필드(Tag)에 저장된 값이 동작코드(OC)이며, 동작코드(OC) 비트 필드(J) 값이 0인 경우, 태그 필드(Tag)에 저장된 값이 PC 또는 PC의 일부분일 수 있다.
태그 필드(Tag)는 분기 타겟 버퍼(105)에 대한 검색을 수행하기 위한 태그 값을 포함한다. 태그 필드(Tag)에 저장된 값은 PC 또는 동작코드(OC)일 수 있다. 예를 들어, 태그 필드(Tag)에 저장된 PC는 PC의 일부분일 수 있다. 타겟 주소 필드(Target Address)는 태그 값에 대응하는 타겟 주소를 포함한다. 분기 타겟 버퍼(105)를 통해 추출되는 타겟 주소는 바이트코드의 연산 수행을 위한 타겟 주소의 예측 값일 수 있다.
예를 들어, 태그 필드(Tag)와 타겟 주소 필드(Target Address)에 각각 유효한 데이터가 저장되어 있고, 태그 값이 PC인 경우, 제1 버퍼(b1)와 같이, 유효 비트 필드(V)의 비트 값은 1이고, 동작코드(OC) 비트 필드(J)의 비트 값은 0일 수 있다. 태그 필드(Tag)와 타겟 주소 필드(Target Address)에 유효한 데이터가 저장되어 있지 않은 경우, 제2 버퍼(b2)와 같이, 유효 비트 필드(V)의 비트 값은 0이고, 동작코드 비트 필드(J)의 비트 값은 0일 수 있다. 또한, 태그 필드(Tag)와 타겟 주소 필드(Target Address)에 각각 유효한 데이터가 저장되어 있고, 태그 값이 동작코드(OC)인 경우, 제3 버퍼(b3)와 같이, 유효 비트 필드(V)의 비트 값은 1이고, 동작코드 비트 필드(J)의 비트 값은 1일 수 있다.
분기 타겟 버퍼(105)에서 동작코드(OC)와 대응하는 타겟 주소는 동작코드(OC)의 연산을 수행하기 위한 주소의 예측 값이다. 서로 다른 바이트코드들의 동작코드들(OC)이 서로 동일한 경우, 서로 다른 바이트코드들의 연산들을 수행하기 위한 타겟 주소가 서로 동일할 수 있다. 따라서, 분기 타겟 버퍼(105)에 저장된 타겟 주소를 예측 타겟 주소로 이용하는 경우, 바이트코드 처리 장치(100)는 바이트코드의 연산을 수행하기 위한 타겟 주소를 산출하지 않아도 된다.
분기 타겟 버퍼(105)에서 PC와 대응하는 타겟 주소는 PC와 대응되는 명령어를 처리하기 위한 타겟 주소의 예측 값이다. 예를 들어, 바이트코드 처리 장치(100)가 바이트코드를 처리하기 위해 복수개의 명령어를 실행하는 경우, 분기 타겟 버퍼(105)에 저장된 PC는 복수개의 명령어 중 하나의 간접 분기 명령어의 PC일 수 있다. 또한, 분기 타겟 버퍼(105)에 저장된 타겟 주소는 간접 분기 명령어를 처리하기 위한 타겟 주소의 예측 값일 수 있다.
분기 타겟 버퍼 검색부(130)는 바이트코드를 처리하기 위한 복수개의 명령어 중 하나의 간접 분기 명령어의 PC를 미리 저장할 수 있다. 분기 타겟 버퍼 검색부(130)는 바이트코드를 처리하기 위한 복수개의 명령어 중 현재 처리될 명령어의 PC와 미리 저장된 간접 분기 명령어의 PC를 비교하고, 비교 결과에 따라 동작코드(OC) 또는 PC 중 하나를 태그 값으로써 선택할 수 있다. 도 4를 참조하면, 분기 타겟 버퍼 검색부(130)는 간접 분기 명령어의 PC를 분기 PC 레지스터(104)에 저장할 수 있다. 분기 타겟 버퍼 검색부(130)는 처리될 명령어를 인출하기 위한 PC와 미리 저장된 간접 분기 명령어의 PC를 비교하여, 처리될 명령어가 미리 저장된 간접 분기 명령어인지 여부를 판단할 수 있다. 처리될 명령어의 PC와 미리 저장된 간접 분기 명령어의 PC가 동일한 경우, 인출된 명령어는 미리 저장된 간접 분기 명령어이고, 처리될 명령어의 PC와 미리 저장된 간접 분기 명령어의 PC가 다른 경우, 인출된 명령어는 미리 저장된 간접 분기 명령어가 아니다. 인출된 명령어가 미리 저장된 간접 분기 명령어인 경우, 분기 타겟 버퍼 검색부(130)는 명령어의 동작코드(OC)를 이용하여 분기 타겟 버퍼(105)를 검색할 수 있다. 인출된 명령어가 미리 저장된 간접 분기 명령어가 아닌 경우, 분기 타겟 버퍼 검색부(130)는 명령어의 PC를 이용하여 분기 타겟 버퍼(105)를 검색할 수 있다.
예시적으로, 도 4와 같이, 분기 타겟 버퍼 검색부(130)는 비교기(131) 및 멀티플렉서(132)를 포함할 수 있다. 비교기(131)는 분기 PC 레지스터(104)에 저장된 간접 분기 명령어의 PC 및 PC 레지스터(101)에 저장된 명령어의 PC가 동일한지 판단할 수 있다. PC 레지스터(101)는 바이트코드를 처리하기 위해 처리될 복수개의 명령어 중 현재 처리될(또는 인출할) 명령어의 PC를 저장한다. 즉, PC 레지스터(101)의 PC는 현재 처리될(또는 인출할) 명령어의 PC가 저장되고, 바이트코드 처리 장치(100)는 PC 레지스터(101)의 PC에 기초하여 복수개의 명령어를 순차적으로 처리할 수 있다.
간접 분기 명령어의 PC와 처리될 명령어의 PC가 동일한 경우, 멀티플렉서(132)의 출력 값으로 동작코드(OC)가 출력된다. 분기 타겟 버퍼 검색부(130)는 출력된 동작코드(OC)를 태그 값으로 사용하여, 태그 필드(Tag)에서 출력된 동작코드(OC)가 존재하는지 검색하고, 검색된 태그 필드(Tag)와 대응하는 타겟 주소를 추출할 수 있다. 간접 분기 명령어의 PC와 처리될 명령어의 PC가 다른 경우, 멀티플렉서(132)의 출력 값으로 PC가 출력된다. 분기 타겟 버퍼 검색부(130)는 출력된 PC를 태그 값으로 사용하여 태그 필드(Tag)에서 출력된 PC가 존재하는지 검색하고, 검색된 태그 필드(Tag)와 대응하는 타겟 주소를 추출할 수 있다.
예를 들어, 분기 PC 레지스터(104)의 PC와 PC 레지스터(101)의 PC가 동일한 경우, 멀티플렉서(132)는 덧셈(ADD)에 대응되는 동작코드(OC)를 출력할 수 있다. 분기 타겟 버퍼 검색부(130)는 덧셈(ADD)에 대응되는 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(105)에 저장된 동작코드(OC)(예를 들어, 제3 버퍼(b3)에 저장된 동작코드[ADD])를 검색할 수 있다. 분기 타겟 버퍼 검색부(130)는 동작코드(OC)(동작코드[ADD])에 대응하는 타겟 주소(주소[ADD])를 분기 타겟 버퍼(105)로부터 추출할 수 있다.
도 4에서 하나의 분기 PC 레지스터(104)가 도시되어 있지만 본 발명은 이에 한정되지 않으며, 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)는 복수개의 분기 PC 레지스터(104)를 포함할 수 있다. 분기 PC 레지스터(104)가 복수개인 경우, 처리될 명령어의 PC는 복수개의 분기 PC 레지스터(104)에 저장된 PC들과 비교될 수 있다. 복수개의 분기 PC 레지스터(104)에 저장된 PC들 중 하나의 PC가 처리될 명령어의 PC와 동일한 경우, 분기 타겟 버퍼 검색부(130)는 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(105)를 검색할 수 있다. 복수개의 분기 PC 레지스터(104)의 PC들은 각각 미리 저장된 간접 분기 명령어의 PC일 수 있다.
바이트코드 해석부(140)는 분기 타겟 버퍼(105)에 동일한 태그 값이 존재하지 않는 경우, 바이트코드를 해석하여 타겟 주소를 산출한다. 바이트코드 해석부(140)는 바이트코드의 동작코드(OC)와 피연산자(OR)를 해석하여 동작코드(OC)가 유효한 동작코드(OC)인지 여부를 판단할 수 있다. 동작코드(OC)가 유효한 경우, 바이트코드 해석부(140)는 바이트코드의 연산이 수행될 타겟 주소를 산출할 수 있다.
본 발명의 실시 예에 따르면, 바이트코드 해석부(140)는 바이트코드 처리 장치(100)에 포함되어 바이트코드 해석과 타겟 주소 산출을 수행할 수 있다.
분기 타겟 버퍼 검색부(130)의 검색 결과, 분기 타겟 버퍼(105)에 동일한 태그 값이 존재하지 않는 경우, 분기 타겟 버퍼 업데이트부(150)는 산출된 타겟 주소를 이용하여 분기 타겟 버퍼(105)를 업데이트한다. 분기 타겟 버퍼 업데이트부(150)는 바이트코드 해석부(140)로부터 산출된 타겟 주소를 이용하여 분기 타겟 버퍼(105)를 업데이트할 수 있다. 분기 타겟 버퍼 업데이트부(150)는 추출된 동작코드(OC)와 산출된 타겟 주소를 대응시켜 분기 타겟 버퍼(105)에 저장하거나 또는 PC와 산출된 타겟 주소를 대응시켜 분기 타겟 버퍼(105)에 저장할 수 있다.
분기 타겟 버퍼 업데이트부(150)는 산출된 타겟 주소를 동작코드(OC)와 대응시켜 저장할지, 또는 PC와 대응시켜 저장할지 여부를 명령어에 기초하여 결정할 수 있다. 예시적으로, 인출된 명령어가 미리 정해진 명령어인 경우, 산출된 타겟 주소는 동작코드(OC)와 대응되어 저장될 수 있다. 미리 정해진 명령어는 바이트코드를 처리하기 위해 바이트코드 처리 장치(100)에서 처리되는 복수개의 명령어 중 하나의 간접 분기 명령어일 수 있다. 즉, 분기 타겟 버퍼 업데이트부(150)는 특정 간접 분기 명령어를 실행하는 경우에만 산출된 타겟 주소와 동작코드(OC)를 대응시켜 저장할 수 있다. 예를 들어, 미리 정해진 간접 분기 명령어는 분기 타겟 버퍼(105)를 검색하고, 검색된 결과에 기초하여 타겟 주소로 분기하는 명령어일 수 있다.
분기 타겟 버퍼 업데이트부(150)는 분기 타겟 버퍼 검색부(130)에서 선택된 태그 값에 기초하여 산출된 타겟 주소와 대응시켜 저장될 태그 값을 선택할 수 있다. 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(105)가 검색된 경우, 분기 타겟 버퍼 업데이트부(150)는 동작코드(OC)를 산출된 타겟 주소와 대응시켜 저장할 수 있다. PC를 태그 값으로 사용하여 분기 타겟 버퍼(105)가 검색된 경우, 분기 타겟 버퍼 업데이트부(150)는 PC를 산출된 타겟 주소와 대응시켜 저장할 수 있다.
도 5를 참조하여 분기 타겟 버퍼 업데이트부(150)의 예시를 설명하면, 분기 타겟 버퍼 업데이트부(150)는 비교기(151) 및 멀티플렉서(152)를 포함할 수 있다. 비교기(151)는 분기 PC 레지스터(104)의 값과 인출된 PC가 동일한지 여부를 판단한다. 분기 PC 레지스터(104)의 값과 인출된 PC가 동일한 경우, 멀티플렉서(152)의 동작코드 레지스터(103) 값이 출력 값으로 출력된다. 출력된 동작코드 레지스터(103)의 동작코드(OC)는 산출된 타겟 주소와 함께 분기 타겟 퍼버(105)에 저장된다. 분기 PC 레지스터(104)의 값과 인출된 PC가 다른 경우, 인출된 PC가 멀티플렉서(152)의 출력 값으로 출력된다. 출력된 PC는 분기 타겟 퍼버(105)에 산출된 타겟 주소와 함께 저장된다. 분기 타겟 버퍼 업데이트부(150)에서 분기 PC 레지스터(104)의 값과 비교되는 PC는 도 4의 PC 레지스터(101)의 값과 동일하다.
예를 들어, 도 5에 도시된 바와 같이, 분기 PC 레지스터(104)의 값과 PC 가 동일한 경우, 동작코드(OC)(동작코드[LOAD])가 멀티플렉서(152)의 출력 값으로 출력되고, 동작코드(OC)(동작코드[LOAD])와 타겟 주소(주소[LOAD])가 분기 타겟 버퍼(105)의 제2 버퍼(b2)에 저장될 수 있다. 이 때, 제2 버퍼(b2)의 유효 비트 필드(V)의 비트 값은 1로 설정되고, 동작코드(OC) 비트 필드(J)의 비트 값은 1로 설정될 수 있다.
분기 타겟 버퍼(105)에 태그 값과 대응하는 타겟 주소가 저장되는 경우, 바이트코드 처리 장치(100)는 동일한 태그 값을 갖는 새로운 바이트코드를 처리할 때, 업데이트된 타겟 주소를 이용하여 새로운 바이트코드의 연산을 수행할 수 있다. 예를 들어, 새로운 바이트코드의 동작코드(OC)가 업데이트된 태그 값과 동일한 경우, 바이트코드 처리 장치(100)는 분기 타겟 버퍼 검색부(130)에 의해 추출된 업데이트된 타겟 주소로부터 새로운 바이트코드의 연산을 수행하기 위한 타겟 주소를 예측할 수 있다. 이에 따라, 새로운 바이트코드의 연산을 수행하기 위한 바이트코드 해석 및 타겟 주소 산출 과정이 생략될 수 있다.
예시적으로, 디스패치 루프에서 새로운 동작코드(OC)가 포함된 바이트코드가 인출되는 경우, 새로운 동작코드(OC)와 연산을 수행하기 위한 새로운 타겟 주소가 분기 타겟 버퍼(105)에 저장될 수 있다. 루프가 반복되면서 동일한 동작코드(OC)가 포함된 바이트코드가 인출되는 경우, 바이트코드 처리 장치(100)는 분기 타겟 버퍼(105)를 업데이트하지 않고, 분기 타겟 버퍼(105)에 저장된 타겟 주소로 분기하여 바이트코드를 처리할 수 있다.
바이트코드 실행부(160)는 바이트코드 인출부(110)에서 인출된 바이트코드의 연산을 수행한다. 바이트코드 실행부(160)는 분기 타겟 버퍼 검색부(130)에서 추출된 타겟 주소로 분기하여 인출된 바이트코드의 연산을 수행할 수 있다. 또한, 바이트코드 실행부(160)는 바이트코드 해석부(140)에서 산출된 타겟 주소로 분기하여 인출된 바이트코드의 연산을 수행할 수 있다. 바이트코드 실행부(160)는 바이트코드의 연산을 수행한 실행결과를 외부 기억장치에 저장할 수 있다.
도 6은 도 2의 바이트코드 처리 장치에 의해 바이트코드가 처리되는 예시를 보여주는 도면이다. 도 6을 참조하면, 도 6은 스크립트 언어로 작성된 스크립트와 인터프리터에 의해 변환된 바이트코드, 그리고 분기 타겟 버퍼(105)를 보여준다. 도 6의 바이트코드는 동작코드(OC)와 피연산자(OR)를 포함할 수 있다. 바이트코드를 실행하기 전에, 분기 타겟 버퍼(105)는 제1 버퍼(b1)에서 PC와 이에 대응되는 타겟 주소(주소[1]) 데이터만 포함하는 것으로 가정한다. 그러나, 이와 같은 가정은 본 발명의 실시 예를 용이하게 설명하기 위한 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.
먼저, 바이트코드 인출부(110)는 제1 바이트코드(LOAD r0 #1)를 인출한다. 동작코드(OC) 추출부(120)는 제1 바이트코드(LOAD r0 #1)의 동작코드(OC)(LOAD)를 추출한다. 분기 타겟 버퍼 검색부(130)는 동작코드(OC)(LOAD)를 태그 값으로 사용하여 분기 타겟 버퍼(105)를 검색한다. 분기 타겟 버퍼(105)에 동일한 동작코드(OC)가 없는 경우(miss), 바이트코드 해석부(140)는 제1 바이트코드(LOAD r0 #1)를 해석하여 타겟 주소(주소[2])를 산출한다. 분기 타겟 버퍼 업데이트부(150)는 산출된 타겟 주소([주소[2])를 분기 타겟 버퍼(105)의 제2 버퍼(b2)에 제1 바이트코드(LOAD r0 #1)의 동작코드(OC)(LOAD)와 대응시켜 저장한다. 바이트코드 실행부(160)는 산출된 타겟 주소(주소[2])로 분기하여 "r0" 레지스터에 "1"을 저장하는 연산(즉, 제1 바이트코드(LOAD r0 #1)와 대응하는 연산)을 수행한다.
다음으로, 바이트코드 인출부(110)는 제2 바이트코드(LOAD r1 #2)를 인출한다. 동작코드(OC) 추출부(120)는 제2 바이트코드(LOAD r1 #2)의 동작코드(OC)(LOAD)를 추출한다. 분기 타겟 버퍼 검색부(130)는 동작코드(OC)(LOAD)를 태그 값으로 사용하여 분기 타겟 버퍼(105)를 검색한다. 이 때, 동작코드(OC)(LOAD)가 제2 버퍼(b2)의 태그 필드(Tag)에 저장되어 있을 것이다(hit). 따라서, 분기 타겟 버퍼 검색부(130)는 검색된 제2 버퍼(b2)에 저장된 태그 필드(Tag)와 대응하는 타겟 주소(주소[2])를 추출한다. 바이트코드 실행부(160)는 추출된 타겟 주소(주소[2])로 분기하여 "r1" 레지스터에 "2"를 저장하는 연산(즉, 제2 바이트코드(LOAD r1 #2)와 대응하는 연산)을 수행한다.
이와 같이, 바이트코드 처리 장치(100)가 동일한 동작코드(OC)(또는 이전에 처리된 동작 코드(OC))가 포함된 제2 바이트코드(LOAD r1 #2)를 처리하는 경우(즉, hit인 경우), 바이트코드 해석부(140)와 분기 타겟 버퍼 업데이트부(150)의 동작이 생략될 수 있으므로 제2 바이트코드(LOAD r1 #2)의 처리 시간은 향상될 수 있다.
다음으로, 바이트코드 인출부(110)는 제3 바이트코드(ADD r0 r0 r1)를 인출한다. 제3 바이트코드(ADD r0 #1)의 동작코드(OC)(ADD)는 새로운 동작코드(OC)이므로 제1 바이트코드의 처리 과정과 동일한 과정(즉, miss인 상황의 과정)으로 처리된다. 분기 타겟 버퍼 업데이트부(150)는 분기 타겟 버퍼(105)의 제3 버퍼(b3)에 제3 바이트코드(ADD r0 r0 r1)의 동작코드(OC)(ADD)와 타겟 주소(주소[3])를 저장하고, 바이트코드 실행부(160)는 산출된 타겟 주소(주소[3])로 분기하여 "r0" 레지스터에 "r0" 레지스터 값과 "r1" 레지스터 값을 더한 값을 저장하는 연산(즉, 제3 바이트 코드(ADD r0 r0 r1)와 대응하는 연산)을 수행한다.
마찬가지로, 제4 바이트코드(LOAD r2 #3) 및 제5 바이트코드(ADD r0 r0 r2)는 제2 바이트코드(LOAD r1 #2)의 처리 과정과 유사한 과정(즉, hit인 상황의 과정)으로 처리될 수 있다.
따라서, 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)는 바이트코드의 동작코드(OC)를 이용하여 타겟 주소를 예측함으로써 바이트코드 처리 시간을 단축시킬 수 있다. 또한, 바이트코드 처리 장치(100)는 동작코드(OC)를 이용하여 타겟 주소를 예측하기 때문에 예측의 정확도를 향상시킬 수 있다.
도 7은 본 발명의 실시 예에 따른 분기 타겟 버퍼의 다른 예시를 보여주는 도면이다. 도 7을 참조하면, 분기 타겟 버퍼(105a)는 P, B, V, J, Tag, 및 Target Address를 포함한다. V, J, Tag, 및 Target Address는 도 4 및 도 5를 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
분기 타겟 버퍼(105a)는 도 4 및 도 5의 분기 타겟 버퍼(105)와 비교하여 프로그램 ID 필드(P)와 분기 ID 필드(B)를 더 포함한다. 프로그램 ID 필드(P)는 프로그램 ID 값을 포함한다. 프로그램 ID 값은 바이트코드 처리 장치(100)가 멀티 태스킹을 수행하여 여러 개의 프로그램을 실행하는 경우, 실행되는 프로그램을 구분하기 위해 사용될 수 있다. 복수의 프로그램들을 실행하는 과정에서 분기 타겟 버퍼(105a)에 저장된 동작코드(OC)와 대응하는 타겟 주소는 프로그램 ID 필드(P)에 의해 구분될 수 있다.
분기 ID 필드(B)는 분기 ID 값을 포함한다. 분기 ID 값은 바이트코드 처리 장치(100)가 하나의 프로그램 내에서 여러 개의 디스패치 루프를 처리하는 경우, 처리되는 디스패치 루프를 구분하기 위하여 사용될 수 있다. 복수의 디스패치 루프들을 처리하는 과정에서 분기 타겟 버퍼(105a)에 저장된 동작코드(OC)와 대응하는 타겟 주소는 분기 ID 필드(B)에 의해 구분될 수 있다.
예를 들어, 도 7과 같이, 제1 버퍼(b1)의 프로그램 ID 필드(P)는 제1 프로그램 ID(P[1])를 포함하고, 제2 버퍼(b2)의 프로그램 ID 필드(P)는 제2 프로그램 ID(P[2])를 포함하는 경우, 제1 버퍼(b1)와 제2 버퍼(b2)에 저장된 각각의 데이터는 서로 다른 프로그램의 실행 과정에서 저장된 데이터일 수 있다. 제2 버퍼(b2)의 프로그램 ID 필드(P)와 제3 버퍼(b3)의 프로그램 ID 필드(P)는 동일한 제2 프로그램 ID(P[2])가 저장되어 있으므로, 제2 버퍼(b2)와 제3 버퍼(b3)에 저장된 각각의 데이터는 동일한 프로그램의 실행 과정 중에 저장된 데이터일 수 있다. 제2 버퍼(b2)의 분기 ID 필드(B)에는 제1 분기 ID(B[1])가 저장되어 있고, 제3 버퍼(b3)의 분기 ID 필드(B)에는 제2 분기 ID(B[2])가 저장되어 있으므로, 제2 버퍼(b2)와 제3 버퍼(b3)에 저장된 각각의 데이터는 동일한 프로그램 중 서로 다른 디스패치 루프의 실행 과정 중에 저장된 데이터일 수 있다.
본 발명의 실시 예에 따른 분기 타겟 버퍼(105)는 동작코드(OC)를 태그 값으로 사용하여 저장되는 버퍼의 개수를 제한할 수 있다. 예시적으로, 분기 타겟 버퍼(105)는 미리 정해진 개수 이하로 동작코드(OC)와 타겟 주소를 대응시켜 저장하는 버퍼의 개수를 제한할 수 있다. 예를 들어, 미리 정해진 개수는 동작코드(OC)를 태그 값으로 사용하는 버퍼의 개수가 PC를 태그 값으로 사용하는 버퍼의 개수보다 작게 하는 값일 수 있다. 분기 타겟 버퍼(105)의 크기가 한정되어 있기 때문에, 동작코드(OC)를 태그 값으로 사용하는 버퍼의 개수를 제한함으로써 PC를 태그 값으로 사용하는 버퍼의 개수를 확보할 수 있다. 바이트코드 처리 장치(100)는 동작코드(OC)를 태그 값으로 사용하는 버퍼의 개수를 제한함으로써 PC를 태그 값으로 하여 타겟 주소를 예측하는 명령어를 더 효율적으로 처리할 수 있다.
이하에서는 도 8을 참조로 하여 본 발명의 실시 예에 따른 바이트코드 처리 방법에 대해 설명한다. 도 8은 본 발명의 실시 예에 따른 바이트코드 처리 장치의 바이트코드 처리 방법을 나타내는 순서도이다.
도 2 및 도 8을 참조하면, S110단계에서, 바이트코드 처리 장치(100)는 바이트코드를 인출한다. 예를 들어, 바이트코드 처리 장치(100)의 바이트코드 인출부(110)는 임의의 명령어의 실행 결과로부터 바이트코드를 인출할 수 있다.
S120 단계에서, 바이트코드 처리 장치(100)는 인출된 바이트코드의 동작코드(OC)를 추출한다. 예를 들어, 바이트코드 처리 장치(100)의 동작코드 추출부(120)는 인출된 바이트코드로부터 동작코드(OC) 부분을 추출하여 동작코드 레지스터(103)에 저장할 수 있다. 동작코드 추출부(120)는 바이트코드의 동작코드(OC) 길이에 기초하여 동작코드(OC)를 추출할 수 있다. 또한, 동작코드 추출부(120)는 미리 정해진 개수를 기준으로 비트 값이 1인 비트를 포함하는 데이터와 바이트코드의 논리곱 연산을 수행함으로써 동작코드(OC)를 추출할 수 있다.
S130 단계에서, 바이트코드 처리 장치(100)는 추출된 동작코드를 태그 값으로 사용하여 분기 타겟 버퍼(105)를 검색한다. 예를 들어, 바이트코드 처리 장치(100)의 분기 타겟 버퍼 검색부(130)는 추출된 동작코드(OC)를 이용하여 분기 타겟 버퍼(105)에 해당하는 동작코드(OC)가 존재하는지 검색할 수 있다. 또는 분기 타겟 버퍼 검색부(130)는 분기 타겟 버퍼(105)에 바이트코드를 처리하기 위해 처리 중인(또는 인출된) 명령어의 PC가 존재하는지 검색할 수 있다.
예시적으로, 분기 타겟 버퍼 검색부(130)는 바이트코드를 처리하기 위한 복수개의 명령어 중 하나의 간접 분기 명령어의 PC를 미리 저장하고, 인출된 명령어의 PC와 미리 저장된 PC를 비교하여 분기 타겟 버퍼(105)를 검색할 태그 값을 동작코드(OC) 또는 PC 중 선택할 수 있다. 좀 더 상세한 예로써, 분기 타겟 버퍼 검색부(130)는 미리 저장된 PC와 인출된 명령어의 PC가 동일한 경우, 분기 타겟 버퍼(105)를 검색할 태그 값으로 동작코드(OC)를 선택할 수 있다. 분기 타겟 버퍼 검색부(130)는 미리 저장된 PC와 인출된 명령어의 PC가 다른 경우, 분기 타겟 버퍼(105)를 검색할 태그 값으로 PC를 선택할 수 있다.
S140 단계에서, 바이트코드 처리 장치(100)는 분기 타겟 버퍼(105)에 태그 값이 존재하는지 판별할 수 있다.
추출된 동작코드(OC)가 분기 타겟 버퍼(105)에 존재하는 경우, S150 단계에서, 분기 타겟 버퍼 검색부(130)는 동작코드(OC)에 대응하는 타겟 주소를 추출할 수 있다.
추출된 동작코드(OC)가 분기 타겟 버퍼(105)에 존재하지 않는 경우, S160 단계에서, 바이트코드 처리 장치(100)는 바이트코드를 해석하여 타겟 주소를 산출한다. 예를 들어, 바이트코드 처리 장치(100)의 바이트코드 해석부(140)가 바이트코드를 해석하여 타겟 주소를 산출할 수 있다. 바이트코드 해석부(140)는 바이트코드의 동작코드(OC)가 유효한 동작코드(OC)인지 여부를 판단할 수 있다. 동작코드(OC)가 유효한 경우, 바이트코드 해석부(140)는 바이트코드의 연산이 수행될 타겟 주소를 산출할 수 있다.
S170 단계에서, 바이트코드 처리 장치(100)는 분기 타겟 버퍼(105)를 업데이트한다. 예를 들어, 바이트코드 처리 장치(100)의 분기 타겟 버퍼 업데이트부(150)는 산출된 타겟 주소를 이용하여 분기 타겟 버퍼(105)를 업데이트할 수 있다. 분기 타겟 버퍼 업데이트부(150)는 추출된 동작코드(OC)와 산출된 타겟 주소를 대응시켜 분기 타겟 버퍼(105)에 저장할 수 있다. 또한, 분기 타겟 버퍼 업데이트부(150)는 PC와 산출된 타겟 주소를 대응시켜 분기 타겟 버퍼(105)에 저장할 수 있다. 산출된 타겟 주소와 대응하여 저장되는 PC는 S130 단계에서 태그 값으로 사용되는 PC와 같다.
분기 타겟 버퍼 업데이트부(150)는 인출된 명령어에 기초하여 산출된 타겟 주소와 대응하여 저장할 태그 값을 동작코드(OC) 또는 PC 중 선택할 수 있다. 예를 들어, 인출된 명령어가 미리 정해진 명령어인 경우, 분기 타겟 버퍼 업데이트부(150)는 산출된 타겟 주소를 동작코드(OC)와 대응시켜 저장할 수 있다. 미리 정해진 명령어는 바이트코드를 처리하기 위해 처리되는 복수개의 명령어 중 하나의 간접 분기 명령어일 수 있다. 즉, 분기 타겟 버퍼 업데이트부(150)는 S130 단계에서 선택된 태그 값에 기초하여 산출된 타겟 주소와 대응시켜 저장할 태그 값을 선택할 수 있다. 예시적으로, 저장할 태그 값을 선택하는 동작은 S130 단계를 참조하여 설명된 검색할 태그 값을 선택하는 동작과 유사할 수 있다.
S180 및 S190 단계에서, 바이트코드 처리 장치(100)는 타겟 주소로 분기하여 바이트코드를 실행한다. 예를 들어, 바이트코드 처리 장치(100)의 바이트코드 실행부(160)는 S150 단계에서 추출된 타겟 주소 또는 S160 단계에서 산출된 타겟 주소로 분기하여 인출된 바이트코드의 연산을 수행할 수 있다. S140 단계에서 검색 대상이 된 태그 값이 존재하는 경우, 바이트코드 실행부(160)는 S150 단계에서 추출된 타겟 주소로 분기하여 인출된 바이트코드의 연산을 수행할 수 있다. 또한, S140 단계에서 검색 대상이 된 태그 값이 존재하지 않는 경우, 바이트코드 실행부(160)는 S160 단계에서 산출된 타겟 주소로 분기하여 인출된 바이트코드의 연산을 수행할 수 있다.
도 8에 도시된 바이트코드 처리 방법은 디스패치 루프의 한 싸이클에서 수행되는 동작일 수 있다. 따라서, 디스패치 루프가 반복 되는 경우, 도 8의 처리 방법 또한 반복되어 바이트코드가 처리될 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 방법은 바이트코드의 동작코드(OC)를 이용하여 타겟 주소를 예측하기 때문에 분기 예측의 정확도가 향상될 수 있다. 또한, 본 발명의 실시 예에 따른 바이트코드 처리 방법은 미리 저장된 타겟 주소를 이용하여 바이트코드를 처리하기 때문에, 바이트코드를 해석하여 타겟 주소를 산출하는 단계를 생략할 수 있다. 이에 따라, 바이트코드 처리 속도가 향상될 수 있다.
도 9는 본 발명의 실시 예에 따른 바이트코드 처리 방법을 알파 어셈블리 코드로 구현한 예시를 보여주는 도면이다. 도 9는 바이트코드 처리를 컴퓨터 내부에서 수행하기 위해 본 발명의 실시 예를 적용한 기계어 코드를 나타낸다. 즉, 도 9는 하나의 바이트코드를 처리하기 위해 바이트코드 처리 장치(100)에서 복수개의 명령어를 수행하는 예시를 보여준다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 본 발명은 다양한 형태의 기계어 코드로 구현될 수 있다.
도 9를 참조하면, 제3 라인(L3)은 바이트코드를 인출하여 동작코드(OC)를 추출하는 동작을 나타내고, 제7 라인(L7)은 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(105)를 검색하는 동작을 나타낸다. 제8 라인(L8) 내지 제19 라인(L19)은 바이트코드를 해석하여 타겟 주소를 산출하는 동작을 나타내고, 제20 라인(L20)은 분기 타겟 버퍼(105)를 업데이트하고 타겟 주소로 분기하는 동작을 나타낸다.
도 9의 제1 코드(C1) 내지 제3 코드(C3)는 기존의 바이트코드를 처리하기 위한 명령어 중 변경 또는 추가된 명령어를 나타낸다. 제1 코드(C1)에서, 동작코드(OC)를 추출하여 저장하기 위한 접미어(.op)가 기존 로드 명령어(lw)에 추가된다. 제1 코드(C1)에서, 명령어(lw.op)의 실행으로써, 레지스터(s11)에 인출된 바이트코드가 저장되고, 동작코드 레지스터(103)에 추출된 동작코드(OC)가 저장된다. 제2 코드(C2)에서, 명령어(bop)의 실행으로써, 저장된 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(105)에 해당하는 동작코드(OC)가 존재하는지 여부가 검색된다. 동작코드(OC)가 존재하는 경우, 대응되는 타겟 주소 값으로 PC 레지스터(101)의 값이 변경된다. 동작코드(OC)가 존재하지 않는 경우, 제9 라인(L9) 내지 제20 라인(L20)의 명령어가 실행된다. 제3 코드(C3)에서, 명령어(jru)의 실행으로써, 바이트코드 실행 동작이 산출된 타겟 주소(a5)로 분기되고, 산출된 타겟 주소(a5)와 저장된 동작코드(OC)는 대응되어 분기 타겟 버퍼(105)에 저장된다.
도 9의 예시에서, 동작코드(OC)를 태그 값으로 사용할지 여부는 간접 분기 명령어(bop)에 의해 결정될 수 있다. 분기 PC 레지스터(104)에 미리 저장된 간접 분기 명령어(bop)의 PC는 인출되는 명령어의 PC와 비교되고, 비교 결과에 따라 동작코드(OC)를 태그 값으로 사용할지 여부가 결정될 수 있다. 바이트코드 처리 장치(100)가 제7 라인(L7)의 명령어를 인출하는 경우, 인출된 명령어의 PC와 미리 저장된 간접 분기 명령어(bop)의 PC가 동일하므로, 바이트코드 처리 장치(100)는 동작코드(OC)를 태그 값으로 분기 타겟 버퍼(105)를 검색할 수 있다. 즉, 간접 분기 명령어(bop)는 미리 정해진 간접 분기 명령어일 수 있다.
도 10은 본 발명의 실시 예에 따른 바이트코드를 처리하기 위한 파이프라인 구조도이다. 도 9 및 도 10을 참조하면, 파이프라인 구조도(1000)는 PC 레지스터(1001), 마스크 레지스터(1002), 동작코드 레지스터(1003), 분기 PC 레지스터(1004), 분기 타겟 버퍼(1005), 인출 로직(1100), 해석 로직(1200), 및 실행 로직(1300)을 포함한다. 인출 로직(1100), 해석 로직(1200), 및 실행 로직(1300)은 하드웨어(예를 들어, CPU)에서 기계어를 실행하기 위한 로직일 수 있다. 예를 들어, 도 9의 제1 코드(C1) 내지 제3 코드(C3)의 명령어를 실행하기 위한 로직일 수 있다. 즉, 인출 로직(1100), 해석 로직(1200), 및 실행 로직(1300)을 통해 제1 코드(C1)의 명령어(ldl.op)가 실행될 수 있다. 또한, 인출 로직(1100), 해석 로직(1200), 및 실행 로직(1300)을 통해 제2 코드(C2)의 명령어(bop)가 실행될 수 있다. 또한, 인출 로직(1100), 해석 로직(1200), 및 실행 로직(1300)을 통해 제3 코드(C3)의 명령어(jru)가 실행될 수 있다.
파이프라인 구조도(1000)는 AND 논리 회로(1021)를 포함한다. AND 논리 회로(1021)로부터 마스크 레지스터(1002)의 값과 바이트코드의 논리곱 연산이 수행되어 동작코드(OC)가 추출될 수 있다. 추출된 동작코드(OC)는 동작코드 레지스터(1003)에 저장된다. 예를 들어, 도 9의 제1 코드(C1)의 명령어(lw.op)가 실행되는 경우, 동작코드(OC)가 추출될 수 있다.
파이프라인 구조도(1000)는 비교기(1031) 및 멀티플렉서(1032)를 포함한다. 비교기(1031)는 PC 레지스터(1001)와 분기 PC 레지스터(1004)에 저장된 값이 동일한지 판단할 수 있다. PC 레지스터(1001)의 값과 분기 PC 레지스터(1004)의 값이 동일한 경우, 인출된 명령어는 미리 정해진 간접 분기 명령어일 수 있다. 이 때, 도 9의 제2 코드(C2)의 명령어(bop)가 실행될 수 있다. 제2 코드(C2)의 명령어(bop)에 따라, 추출된 동작코드(OC)를 태그 값으로 사용하여, 분기 타겟 버퍼(1005)가 검색될 수 있다. 멀티플렉서(1032)는 제2 코드(C2)의 명령어(bop)가 실행되는 경우, 출력 값으로써 동작코드(OC)를 출력할 수 있다.
파이프라인 구조도(1000)는 멀티플렉서(1052)를 포함한다. 제3 코드(C3)의 명령어(jru)가 실행되는 경우, 멀티플렉서(1052)는 출력 값으로써 동작코드(OC)를 출력할 수 있다. 출력된 동작코드(OC)는 대응하는 산출된 타겟 주소와 분기 타겟 버퍼(1005)에 저장될 수 있다.
분기 타겟 버퍼(1005)는 PC 또는 동작코드(OC)를 태그 값으로 사용하여 타겟 주소를 저장한다. 분기 타겟 버퍼(1005)를 검색하여 해당하는 태그 값이 존재하면(분기 타겟 버퍼 hit), PC 레지스터(1001)에는 추출된 타겟 주소가 저장될 수 있다. 분기 타겟 버퍼(1005)를 검색하여 해당하는 태그 값이 존재하지 않으면, PC 레지스터(1001)에는 바로 다음 명령어의 PC가 저장될 수 있다. 예를 들어, PC 레지스터(1001)가 32비트인 경우, PC 레지스터(1001)에 "PC+4"가 저장될 수 있다.
또한, 파이프라인의 구조도(1000)는 지연 로직(1400)을 더 포함할 수 있다. 지연 로직(1400)은 파이프라인 상에서 처리되는 동작을 지연시킨다. 예시적으로, 동작코드(OC)가 추출되기 전에 동작코드(OC)를 태그 값으로 사용하여 분기 타겟 버퍼(1005)를 검색하는 명령어(bop)가 인출되는 경우, 지연 로직(1400)은 명령어(bop)가 처리되는 파이프라인을 지연시킬 수 있다. 이에 따라, 명령어(bop)는 동작코드(OC)가 추출된 후 실행될 수 있다.
본 발명의 실시 예에 따른 바이트코드 처리 장치(100)는 동작코드(OC)를 포함하는 바이트코드를 처리하는 다양한 가상 머신(예를 들어, 시뮬레이터, 인터프리터), CPU, 가속기 등에 포함될 수 있다. 본 발명의 실시 예에 따른 바이트코드 처리 장치(100)가 적용된 가상 머신, CPU, 가속기 등은 바이트코드의 처리 성능을 향상시킴으로써 프로그램 실행 속도를 빠르게 할 수 있다.
본 명세서에서 사용되는 로직(logic), 부(unit), 블록(block) 등의 용어는 임의의 적절한 소프트웨어, 하드웨어, 또는 그것들의 조합 형태로 구현될 수 있다. 하드웨어는 프로세서, 컨트롤러, 서버, 인터페이스, 신호 처리기, 및 다양한 직접 회로 및 그것들의 조합 형태를 포함할 수 있다. 소프트웨어는 메모리 또는 저장 장치에 저장되어 하드웨어에 의해 실행되는 프로그램을 포함할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 바이트코드 처리 장치
110: 바이트코드 인출부
120: 동작코드 추출부
130: 분기 타겟 버퍼(BTB) 검색부
140: 바이트코드 해석부
150: 분기 타겟 버퍼(BTB) 업데이트부
160: 바이트코드 실행부
110: 바이트코드 인출부
120: 동작코드 추출부
130: 분기 타겟 버퍼(BTB) 검색부
140: 바이트코드 해석부
150: 분기 타겟 버퍼(BTB) 업데이트부
160: 바이트코드 실행부
Claims (12)
- 태그 필드, 상기 태그 필드와 대응되는 타겟 주소 필드 및 상기 태그 필드에 저장된 값이 동작코드인지 여부를 나타내는 동작코드 비트 필드를 포함하는 분기 타겟 버퍼;
동작코드를 포함하는 바이트코드를 인출하도록 구성된 바이트코드 인출부;
상기 바이트코드에서 상기 동작코드를 추출하도록 구성된 동작코드 추출부;
상기 추출된 동작코드가 상기 분기 타겟 버퍼의 상기 태그 필드에 존재하는지 검색하고, 상기 동작코드가 상기 태그 필드에 존재하는 경우, 상기 타겟 주소 필드로부터 상기 동작코드와 대응하는 타겟 주소를 추출하는 분기 타겟 버퍼 검색부; 그리고
상기 타겟 주소로 분기하여 상기 바이트코드를 실행하는 바이트코드 실행부를 포함하는 바이트코드 처리 장치. - 제 1 항에 있어서,
비트 값이 1인 적어도 하나의 비트가 포함된 데이터를 저장하는 마스크 레지스터를 더 포함하고,
상기 동작코드 추출부는 상기 마스크 레지스터에 저장된 상기 데이터와 상기 바이트코드를 논리곱 연산하여 상기 동작코드를 추출하도록 구성되는 바이트코드 처리 장치. - 제 1 항에 있어서,
상기 바이트코드를 처리하기 위해 처리되는 복수개의 명령어 중 인출할 명령어의 PC(Program Counter)를 저장하는 PC 레지스터, 그리고
미리 정해진 간접 분기 명령어의 PC를 저장하는 적어도 하나의 분기 PC 레지스터를 더 포함하고,
상기 분기 타겟 버퍼 검색부는 상기 적어도 하나의 분기 PC 레지스터에 저장된 상기 미리 정해진 간접 분기 명령어의 PC 중 적어도 하나와 상기 인출할 명령어의 PC가 동일한 경우, 상기 동작코드가 상기 태그 필드에 존재하는지 검색하도록 구성된 바이트코드 처리 장치. - 제 1 항에 있어서,
상기 동작코드가 상기 태그 필드에 존재하지 않는 경우, 상기 바이트코드를 해석하여 상기 타겟 주소를 산출하고, 상기 산출된 타겟 주소 및 상기 동작코드를 상기 분기 타겟 버퍼에 저장하도록 구성된 분기 타겟 버퍼 업데이트부를 더 포함하는 바이트코드 처리 장치. - 제 1 항에 있어서,
상기 분기 타겟 버퍼는 상기 태그 필드의 값 또는 상기 타겟 주소 필드의 값과 대응하는 프로그램을 구분하는 프로그램 ID 필드를 더 포함하는 바이트코드 처리 장치. - 제 1 항에 있어서,
상기 분기 타겟 버퍼는 상기 태그 필드의 값 또는 상기 타겟 주소 필드의 값과 대응하는 디스패치 루프(dispatch loop)를 구분하는 분기 ID 필드를 더 포함하는 바이트코드 처리 장치. - 삭제
- 제 1 항에 있어서,
상기 동작코드와 상기 타겟 주소를 저장하는 상기 분기 타겟 버퍼의 버퍼 개수는 미리 정해진 개수 이하인 바이트코드 처리 장치. - 태그 필드, 상기 태그 필드와 대응되는 타겟 주소 필드 및 상기 태그 필드에 저장된 값이 동작코드인지 여부를 나타내는 동작코드 비트 필드가 포함된 분기 타겟 버퍼를 포함하는 바이트코드 처리 장치의 동작 방법에 있어서,
동작코드를 포함하는 바이트코드를 인출하는 단계;
상기 바이트코드에서 상기 동작코드를 추출하는 단계;
상기 추출된 동작코드가 상기 분기 타겟 버퍼의 상기 태그 필드에 존재하는지 검색하는 단계;
상기 동작코드가 상기 태그 필드에 존재하는 경우, 상기 타겟 주소 필드로부터 상기 동작코드와 대응하는 타겟 주소를 추출하는 단계; 그리고
상기 타겟 주소로 분기하여 상기 바이트코드를 실행하는 단계를 포함하는 동작 방법. - 제 9 항에 있어서,
상기 동작코드를 추출하는 단계는 비트 값이 1인 적어도 하나의 비트가 포함된 데이터와 상기 바이트코드를 논리곱 연산하여 상기 동작코드를 추출하는 단계를 포함하는 동작 방법. - 제 9 항에 있어서,
상기 분기 타겟 버퍼를 검색하는 단계는,
상기 바이트코드를 처리하기 위해 처리되는 복수개의 명령어 중 인출할 명령어의 PC(Program Counter)와 미리 정해진 간접 분기 명령어의 PC 중 적어도 하나가 동일한지 여부를 판단하는 단계; 그리고
상기 인출할 명령어의 PC와 상기 미리 정해진 간접 분기 명령어의 PC 중 적어도 하나가 동일한 경우, 상기 동작코드를 사용하여 상기 태그 필드를 검색하는 단계를 포함하는 동작 방법. - 제 9 항에 있어서,
상기 동작코드가 상기 태그 필드에 존재하지 않는 경우,
상기 바이트코드를 해석하여 상기 타겟 주소를 산출하는 단계, 그리고
상기 산출된 타겟 주소 및 상기 동작코드를 상기 분기 타겟 버퍼에 저장하는 단계를 더 포함하는 동작 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170076854A KR101894894B1 (ko) | 2017-06-16 | 2017-06-16 | 바이트코드 처리 장치 및 동작 방법 |
| US16/006,962 US10732977B2 (en) | 2017-06-16 | 2018-06-13 | Bytecode processing device and operation method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170076854A KR101894894B1 (ko) | 2017-06-16 | 2017-06-16 | 바이트코드 처리 장치 및 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101894894B1 true KR101894894B1 (ko) | 2018-09-05 |
Family
ID=63594128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170076854A KR101894894B1 (ko) | 2017-06-16 | 2017-06-16 | 바이트코드 처리 장치 및 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10732977B2 (ko) |
| KR (1) | KR101894894B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11321095B2 (en) | 2018-12-14 | 2022-05-03 | Apple Inc. | Indirect branch predictor security protection |
| US11449343B2 (en) * | 2018-12-14 | 2022-09-20 | Apple Inc. | Indirect branch predictor storing encrypted branch information fields and security tag for security protection |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100329063B1 (ko) * | 1996-10-25 | 2002-03-18 | 디디어 레묀 | 마이크로컨트롤러를 이용한 고급 프로그래밍 언어 사용 |
| US20030135844A1 (en) * | 1994-12-20 | 2003-07-17 | Sun Microsystems, Inc. | Bytecode program interpreter apparatus and method with pre-verification of data type restrictions and object initialization |
| KR20060035077A (ko) * | 2004-10-21 | 2006-04-26 | 삼성전자주식회사 | 데이터 처리 장치 및 이를 이용한 레지스터 할당 방법 |
| JP3907809B2 (ja) * | 1996-12-23 | 2007-04-18 | テキサス インスツルメンツ インコーポレイテツド | 複合分岐予測およびキャッシュ先取りをするマイクロプロセッサ |
| KR20090085816A (ko) * | 2008-02-05 | 2009-08-10 | 재단법인서울대학교산학협력재단 | 핫스팟 메소드의 동적 컴파일을 위해 수행 시간을 추정하는방법 |
| KR20120064446A (ko) * | 2010-12-09 | 2012-06-19 | 삼성전자주식회사 | 컴퓨팅 시스템 상의 바이트코드의 분기 처리 장치 및 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3486690B2 (ja) | 1995-05-24 | 2004-01-13 | 株式会社ルネサステクノロジ | パイプライン方式プロセッサ |
| US6263427B1 (en) | 1998-09-04 | 2001-07-17 | Rise Technology Company | Branch prediction mechanism |
| US20040181654A1 (en) * | 2003-03-11 | 2004-09-16 | Chung-Hui Chen | Low power branch prediction target buffer |
| US8205068B2 (en) | 2008-07-29 | 2012-06-19 | Freescale Semiconductor, Inc. | Branch target buffer allocation |
-
2017
- 2017-06-16 KR KR1020170076854A patent/KR101894894B1/ko active IP Right Grant
-
2018
- 2018-06-13 US US16/006,962 patent/US10732977B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030135844A1 (en) * | 1994-12-20 | 2003-07-17 | Sun Microsystems, Inc. | Bytecode program interpreter apparatus and method with pre-verification of data type restrictions and object initialization |
| KR100329063B1 (ko) * | 1996-10-25 | 2002-03-18 | 디디어 레묀 | 마이크로컨트롤러를 이용한 고급 프로그래밍 언어 사용 |
| JP3907809B2 (ja) * | 1996-12-23 | 2007-04-18 | テキサス インスツルメンツ インコーポレイテツド | 複合分岐予測およびキャッシュ先取りをするマイクロプロセッサ |
| KR20060035077A (ko) * | 2004-10-21 | 2006-04-26 | 삼성전자주식회사 | 데이터 처리 장치 및 이를 이용한 레지스터 할당 방법 |
| KR20090085816A (ko) * | 2008-02-05 | 2009-08-10 | 재단법인서울대학교산학협력재단 | 핫스팟 메소드의 동적 컴파일을 위해 수행 시간을 추정하는방법 |
| KR20120064446A (ko) * | 2010-12-09 | 2012-06-19 | 삼성전자주식회사 | 컴퓨팅 시스템 상의 바이트코드의 분기 처리 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180365015A1 (en) | 2018-12-20 |
| US10732977B2 (en) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9645795B1 (en) | Accelerated class check | |
| KR100310581B1 (ko) | 분기목표버퍼의추측기록메카니즘 | |
| US8381194B2 (en) | Methods and apparatuses for selective code coverage | |
| KR100463810B1 (ko) | 어드레스되는 구성요소의 물리적 특성에 관한 추측 실패를 검출하는 마이크로프로세서용 메모리 제어기 | |
| JP2610104B2 (ja) | 命令オペレーション・コードの検査装置及び方法 | |
| US6965984B2 (en) | Data processing using multiple instruction sets | |
| US6654875B1 (en) | Dual microcode RAM address mode instruction execution using operation code RAM storing control words with alternate address indicator | |
| JP2744890B2 (ja) | ブランチ予測式データ処理装置および動作方法 | |
| EP2864868B1 (en) | Methods and apparatus to extend software branch target hints | |
| US6430675B1 (en) | Hardware system for fetching mapped branch target instructions of optimized code placed into a trace memory | |
| TWI533126B (zh) | 執行階段檢測報告 | |
| US10459707B2 (en) | Instruction-set simulator and its simulator generation method | |
| US10248424B2 (en) | Control flow integrity | |
| US8589143B2 (en) | Virtualization apparatus and processing method thereof | |
| KR101894894B1 (ko) | 바이트코드 처리 장치 및 동작 방법 | |
| KR100864891B1 (ko) | 다중 명령 세트 시스템에서의 미처리된 연산 처리 | |
| KR100253655B1 (ko) | 프로세서및번역장치 | |
| US11494492B2 (en) | Program analysis system, program analysis method and storage medium | |
| CN110704108B (zh) | 解释执行字节码指令流的方法及装置 | |
| KR20120064446A (ko) | 컴퓨팅 시스템 상의 바이트코드의 분기 처리 장치 및 방법 | |
| KR100522468B1 (ko) | 타겟 프로세서의 상태를 일시적으로 홀딩하는 장치를 갖는 호스트 마이크로프로세서 | |
| US20210397455A1 (en) | Prediction using instruction correlation | |
| US9342319B1 (en) | Accelerated class check | |
| US20030131345A1 (en) | Employing value prediction with the compiler | |
| US20210019148A1 (en) | An apparatus and method for prefetching data items |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |