JP2011521488A5 - - Google Patents

Download PDF

Info

Publication number
JP2011521488A5
JP2011521488A5 JP2010548785A JP2010548785A JP2011521488A5 JP 2011521488 A5 JP2011521488 A5 JP 2011521488A5 JP 2010548785 A JP2010548785 A JP 2010548785A JP 2010548785 A JP2010548785 A JP 2010548785A JP 2011521488 A5 JP2011521488 A5 JP 2011521488A5
Authority
JP
Japan
Prior art keywords
local transceiver
channel
latches
link partner
equalization parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010548785A
Other languages
English (en)
Other versions
JP2011521488A (ja
Filing date
Publication date
Priority claimed from US12/040,575 external-priority patent/US8320439B2/en
Application filed filed Critical
Publication of JP2011521488A publication Critical patent/JP2011521488A/ja
Publication of JP2011521488A5 publication Critical patent/JP2011521488A5/ja
Pending legal-status Critical Current

Links

Claims (10)

  1. リンクパートナの１つ以上の等化パラメータを適合させるための局所トランシーバによって実施される方法であって、
    前記リンクパートナと前記局所トランシーバの間のチャネルを介してトレーニングフレームを受け取るステップであって、前記トレーニングフレームが定義済みトレーニングパターンからなる、ステップと、
    １つ以上のラッチの時間オフセット及び電圧閾値の１つ以上を変化させている間、前記リンクパートナの前記等化パラメータのうちの１つ以上を調整するステップと、
    前記チャネルの前記等化が１つ以上の定義済みマージン基準を満足しているかどうかを、前記１つ以上のラッチと少なくとも１つの決定ラッチとの比較が、対応する目標値が満たされていることを示しているかどうかに基づいて決定するステップと
    を備える方法。
  2. 請求項１記載の方法であって、
    前記チャネルのための１つ以上の雑音マージン及びジッタマージンを改善するステップをさらに備える方法。
  3. 請求項２記載の方法であって、
    前記チャネルのための雑音マージンを改善する前記ステップが、前記等化パラメータのうちの前記１つ以上を変化させている間、前記１つ以上のラッチの前記電圧閾値を変化させるステップをさらに備える方法。
  4. 請求項２記載の方法であって、
    前記チャネルのためのジッタマージンを改善する前記ステップが、前記等化パラメータのうちの前記１つ以上を変化させている間、前記１つ以上のラッチの前記時間オフセットを変化させるステップをさらに備える方法。
  5. メモリと、
    前記メモリに結合された、リンクパートナの１つ以上の等化パラメータを適合させるように動作する少なくとも１つのプロセッサとを備える局所トランシーバであって、
    前記少なくとも１つのプロセッサは、
    前記リンクパートナと前記局所トランシーバの間のチャネルを介してトレーニングフレームを受け取るステップであって、前記トレーニングフレームが定義済みトレーニングパターンからなる、ステップと、
    １つ以上のラッチの時間オフセット及び電圧閾値の１つ以上を変化させている間、前記リンクパートナの前記等化パラメータのうちの１つ以上を調整するステップと、
    前記チャネルの前記等化が１つ以上の定義済みマージン基準を満足しているかどうかを、前記１つ以上のラッチと少なくとも１つの決定ラッチとの比較が、対応する目標値が満たされていることを示しているかどうかに基づいて決定するステップと
    を実行することにより前記リンクパートナの１つ以上の等化パラメータを適合させるように動作する、局所トランシーバ。
  6. 請求項５記載の局所トランシーバであって、
    前記チャネルの前記等化が１つ以上の定義済み基準を満足しているかどうかを決定する前記ステップが擬似ランダムパターンチェッカによって実行される、局所トランシーバ。
  7. 請求項５記載の局所トランシーバであって、
    前記プロセッサが前記チャネルのための１つ以上の雑音マージン及びジッタマージンを改善するようにさらに構成されている、局所トランシーバ。
  8. 請求項５記載の局所トランシーバであって、
    前記チャネルのための前記雑音マージンが、前記等化パラメータの前記１つ以上を変化させている間、前記１つ以上のラッチの前記電圧閾値を変化させることによって改善され、
    前記チャネルのための前記ジッタマージンが、前記等化パラメータの前記１つ以上を変化させている間、前記１つ以上のラッチの前記時間オフセットを変化させることによって改善される、局所トランシーバ。
  9. 請求項５記載の局所トランシーバであって、
    前記１つ以上の雑音マージン及びジッタマージンが、前記定義済みトレーニングパターンが前記局所トランシーバによって適切に受信されたかどうかに基づいて確立される、局所トランシーバ。
  10. メモリと、
    前記メモリに結合された、リンクパートナの１つ以上の等化パラメータを適合させるように動作する少なくとも１つのプロセッサとを備える受信機のためのトレーニングフレーム抽出器であって、
    前記少なくとも１つのプロセッサは、
    前記リンクパートナと前記局所トランシーバの間のチャネルを介してトレーニングフレームを受け取るステップであって、前記トレーニングフレームが定義済みトレーニングパターンからなるステップと、
    １つ以上のラッチの時間オフセット及び電圧閾値の１つ以上を変化させている間、前記リンクパートナの前記等化パラメータのうちの１つ以上を調整するステップと、
    前記チャネルの前記等化が１つ以上の定義済みマージン基準を満足しているかどうかを、前記１つ以上のラッチと少なくとも１つの決定ラッチとの比較が、対応する目標値が満たされていることを示しているかどうかに基づいて決定するステップと
    を実行することにより前記リンクパートナの１つ以上の等化パラメータを適合させるように動作する、トレーニングフレーム抽出器。
JP2010548785A 2008-02-29 2009-02-10 適応リンクパートナ送信機を等化するための方法及び装置 Pending JP2011521488A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/040,575 2008-02-29
US12/040,575 US8320439B2 (en) 2008-02-29 2008-02-29 Methods and apparatus for adaptive link partner transmitter equalization
PCT/US2009/033640 WO2009111137A2 (en) 2008-02-29 2009-02-10 Methods and apparatus for adaptive link partner transmitter equalization

Publications (2)

Publication Number Publication Date
JP2011521488A JP2011521488A (ja) 2011-07-21
JP2011521488A5 true JP2011521488A5 (ja) 2012-03-29

Family

ID=41013147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010548785A Pending JP2011521488A (ja) 2008-02-29 2009-02-10 適応リンクパートナ送信機を等化するための方法及び装置

Country Status (7)

Country Link
US (1) US8320439B2 (ja)
EP (1) EP2248313A2 (ja)
JP (1) JP2011521488A (ja)
KR (1) KR20100116645A (ja)
CN (1) CN101960804A (ja)
TW (1) TW200952402A (ja)
WO (1) WO2009111137A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8370704B2 (en) * 2009-03-09 2013-02-05 Intel Corporation Cable interconnection techniques
US8307265B2 (en) 2009-03-09 2012-11-06 Intel Corporation Interconnection techniques
US8379710B2 (en) * 2009-03-10 2013-02-19 Intel Corporation Transmitter control in communication systems
US9876595B2 (en) * 2012-02-06 2018-01-23 Maxlinear, Inc. Method and system for a distributed receiver
US9252968B2 (en) * 2012-06-22 2016-02-02 Intel Corporation Link training and training frame for 100GBPS ethernet
US9680675B1 (en) * 2012-08-29 2017-06-13 Altera Corporation Methods and apparatus for automated adaptation of transmitter equalizer tap settings
CN102959918B (zh) * 2012-08-31 2015-02-25 华为技术有限公司 一种训练序列生成方法、训练序列生成装置及光通信系统
US9338261B2 (en) 2012-09-24 2016-05-10 Intel Corporation Method for rapid PMA alignment in 100GBASE-KP4
US9112722B2 (en) 2012-11-29 2015-08-18 Intel Corporation PMA-size training frame for 100GBASE-KP4
US9647859B2 (en) * 2013-02-22 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for link training of a backplane physical layer device operating in simplex mode
US9344146B2 (en) * 2013-03-11 2016-05-17 Intel Corporation De-correlating training pattern sequences between lanes in high-speed multi-lane links and interconnects
US9509438B2 (en) 2013-09-30 2016-11-29 Intel Corporation Determining a high data rate for backchannel communications for initialization of high-speed networks
US9628220B2 (en) * 2014-04-15 2017-04-18 Broadcom Corporation Remote TX training with a re-timer
US9124455B1 (en) * 2014-09-24 2015-09-01 Intel Corporation Link equalization mechanism
US11018964B2 (en) * 2016-01-19 2021-05-25 Tektronix, Inc. Selective extraction of network link training information
US10469291B2 (en) 2018-03-19 2019-11-05 Dell Products, Lp System and method to optimize equalization coefficients in a high-speed serial interface
US10541841B1 (en) * 2018-09-13 2020-01-21 Advanced Micro Devices, Inc. Hardware transmit equalization for high speed
TWI762820B (zh) * 2019-10-03 2022-05-01 瑞昱半導體股份有限公司 通訊方法及其裝置
CN111431824B (zh) * 2020-04-01 2022-08-12 苏州盛科通信股份有限公司 一种pmd子层链路训练的方法及系统
US11960367B2 (en) * 2021-05-24 2024-04-16 SK Hynix Inc. Peripheral component interconnect express device and operating method thereof
CN114048160A (zh) * 2021-11-08 2022-02-15 上海兆芯集成电路有限公司 链路均衡调节系统及链路均衡调节方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251328A (en) 1990-12-20 1993-10-05 At&T Bell Laboratories Predistortion technique for communications systems
DE10052279A1 (de) 2000-10-20 2002-04-25 Alcatel Sa Schneller Augenmonitor und Empfänger mit schnellem Augenmonitor
US20040001539A1 (en) * 2002-06-26 2004-01-01 Sankaran Sundar G. Training using overhead data in a wireless communications network
US6961373B2 (en) * 2002-07-01 2005-11-01 Solarflare Communications, Inc. Method and apparatus for channel equalization
US7194025B2 (en) * 2003-06-16 2007-03-20 Harris Corporation Updating adaptive equalizer coefficients using known or predictable bit patterns distributed among unknown data
US7706487B2 (en) * 2003-10-10 2010-04-27 Agere Systems Inc. Method for training a transceiver for high speed communications
US7295618B2 (en) * 2004-06-16 2007-11-13 International Business Machines Corporation Automatic adaptive equalization method and system for high-speed serial transmission link
US7516226B2 (en) * 2004-09-30 2009-04-07 Agere Systems Inc. Transmit adaptive equalization using ordered sets
JP4665559B2 (ja) * 2005-03-04 2011-04-06 日本電気株式会社 プリエンファシス調整方法、受信装置、送信装置、及び、信号伝送システム
JP5109278B2 (ja) * 2006-03-30 2012-12-26 日本電気株式会社 プリエンファシス自動調整方法及びデータ伝送システム
US7649933B2 (en) 2006-04-28 2010-01-19 Agere Systems Inc. Method and apparatus for determining a position of an offset latch employed for decision-feedback equalization
US8126039B2 (en) 2006-05-16 2012-02-28 Agere Systems Inc. Methods and apparatus for evaluating the eye margin of a communications device using a data eye monitor
US7852914B2 (en) * 2006-12-20 2010-12-14 Broadcom Corporation Fade equalizer

Similar Documents

Publication Publication Date Title
JP2011521488A5 (ja)
JP2006109458A5 (ja)
WO2009111137A3 (en) Method and apparatus for adaptive transmit equalization
WO2008085964A3 (en) Adaptive continuous-time line equalizer for correcting the first post-cursor isi
WO2006031587A3 (en) Reducing latency when transmitting acknowledgements in mesh networks
WO2014172293A8 (en) Adaptive cell reselection
JP2017076989A5 (ja)
WO2009118613A3 (en) Selection of retransmission settings for harq in wcdma and lte networks
JP2018535599A5 (ja)
WO2011002932A3 (en) Time tracking loops for a multicarrier communication system utilizing a cyclic prefix
WO2009156703A3 (fr) Procede de contrôle dynamique de la focalisation d'un signal pre-egalise par retournement temporel
JP2016521492A5 (ja)
WO2009156705A3 (fr) Procède d'estimation de la qualité de focalisation d'un signal pre-egalise par retournement temporel
JP2012508903A5 (ja)
WO2006133148A3 (en) Method of producing antibodies with modified fucosylation level
MX2012002049A (es) Metodos y dispositivos para transmision en diversidad por enlace ascendente.
WO2007051140A3 (en) Flexible medium access control (mac) method for ad hoc wireless networks
WO2007121342A3 (en) Selective video frame rate upconversion
JP2014526202A5 (ja)
JP2013507824A5 (ja)
ATE464723T1 (de) Verfahren zur reduzierung der durch verzögerte reflexion zwischen symbolen entstehenden interferenzen
JP2016508001A5 (ja)
ATE505860T1 (de) Verfahren und anordnungen in einem drahtlosen kommunikationssystem
WO2012085661A8 (en) Adaptive power configuration method and corresponding base stations in a hetnet
JP2016516377A5 (ja)