JP2011521488A - 適応リンクパートナ送信機を等化するための方法及び装置 - Google Patents

Abstract

適応リンクパートナ送信機を等化するための方法及び装置が提供される。本発明の一態様によれば、局所トランシーバは、リンクパートナと局所トランシーバの間のチャネルを介してトレーニングフレームを受け取るステップであって、トレーニングフレームが定義済みトレーニングパターンからなるステップ、リンクパートナの等化パラメータのうちの１つ以上を調整するステップ、及びチャネルの等化が１つ以上の定義済み基準を満足しているかどうかを、定義済みトレーニングパターンが局所トランシーバによって適切に受信されたかどうかに基づいて決定するステップによって、リンクパートナの１つ以上の等化パラメータを適合させる。定義済みトレーニングパターンはＰＮ１１パターンなどの擬似ランダムパターンであってもよい。任意選択で、チャネルのための雑音マージン及びジッタマージンを改善することができる。

Description

本発明は等化技法に関し、より詳細にはリンクパートナ送信機を等化するための技法に関する。

１０ギガビットイーサネット（１０ＧｂＥ）は公称データ転送速度が１０ギガビット／ｓである一組のイーサネット規格である。ファイバ、銅ケーブル布線及び撚線対を介した１０ＧｂＥはＩＥＥＥ８０２．３規格によって規定されている。ＩＥＥＥ８０２．３は、物理層を定義し、且つワイヤードイーサネットのためのデータリンク層のメディアアクセス制御（ＭＡＣ）サブレイヤを定義している規格を集めたものである。ＩＥＥＥ８０２．３ａｐは、例えば、印刷回路基板を介したバックプレーンイーサネットのための規格を提供しており、そのデータ転送速度は１ギガビット／ｓ及び１０ギガビット／ｓである。

ＩＥＥＥ８０２．３ａｐ規格は物理媒体依存サブレイヤ（ＰＭＤ）制御機能を定義している。ＰＭＤ制御機能は、局所受信機がバックプレーン相互接続を介して性能を最適化し、且つトレーニングが完了し、データを受信する準備が整ったことをリンクパートナに知らせるよう、リンクパートナ転送等化器を同調させることができる機構を提供する１０ＧＢＡＳＥ−ＫＲスタートアッププロトコルを実施する。この機構は固定長トレーニングフレームを連続的に交換することによって実施される。これらのトレーニングフレームは、２つのデバイスのための適応等化フィルタを構成するために必要な制御情報及びステータス情報を交換するために、これらの両方の物理層デバイスによって使用される。トレーニングフレームには、見出し、係数更新欄、ステータス報告欄及びＰＮ１１トレーニングパターン欄が含まれている。

ＩＥＥＥ８０２．３ａｐ規格には、受信機によるＰＮ１１トレーニングパターン欄の使用法については定義されていない。受信機の設計者はバックプレーンを等化するために、通常、受信機と送信機の両方の間で等化負担を割り当てている。等化は１つ以上の定義済み基準に基づいて評価される。通常、送信機等化時間は制限されており、等化空間は非常に広い。従って従来の等化基準は次善であり、ＩＥＥＥ８０２．３ａｐアプリケーションのためには適していない。従って等化速度の改善が必要である。

米国特許出願第１１／９６７４６３号

一般に、適応リンクパートナ送信機を等化するための方法及び装置が提供される。本発明の一態様によれば、局所トランシーバは、リンクパートナと局所トランシーバの間のチャネルを介してトレーニングフレームを受け取るステップであって、トレーニングフレームが定義済みトレーニングパターンからなるステップ、リンクパートナの等化パラメータのうちの１つ以上を調整するステップ、及びチャネルの等化が１つ以上の定義済み基準を満足しているかどうかを、定義済みトレーニングパターンが局所トランシーバによって適切に受信されたかどうかに基づいて決定するステップによって、リンクパートナの１つ以上の等化パラメータを適合させる。

定義済みトレーニングパターンは、ＰＮ１１パターンなどの擬似ランダムパターンであってもよい。チャネルの等化が１つ以上の定義済み基準を満足していることを決定するステップは、ＰＮ１１チェッカなどの擬似ランダムパターンチェッカによって実施することができる。

本発明の他の態様によれば、チャネルのための雑音マージンが任意選択で改善される。チャネルのための雑音マージンは、等化パラメータのうちの１つ以上を変化させている間、１つ以上のラッチの電圧閾値を変化させることによって改善することができる。雑音マージンは、例えば、定義済みトレーニングパターンが局所トランシーバによって適切に受信されたかどうかに基づいて確立することができる。

本発明の他の態様によれば、チャネルのためのジッタマージンが任意選択で改善される。チャネルのためのジッタマージンは、等化パラメータのうちの１つ以上を変化させている間、１つ以上のラッチの時間オフセットを変化させることによって改善することができる。ジッタマージンは、例えば、定義済みトレーニングパターンが局所トランシーバによって適切に受信されたかどうかに基づいて確立することができる。

本発明並びに本発明の他の特徴及び利点については、以下の詳細な説明及び図面を参照することによってより完全に理解されよう。

ＩＥＥＥ８０２．３ａｐ規格による一例示的トレーニングフレーム構造を示す図である。 ＩＥＥＥ８０２．３ａｐ規格のハンドシェーク動作によるＰＭＤリンクブロックのブロック図である。 ＩＥＥＥ８０２．３ａｐ規格による係数更新プロセスの一例示的実施態様を記述した流れ図である。 ＩＥＥＥ８０２．３ａｐ規格によるステータス更新プロセスの一例示的実施態様を記述した流れ図である。 ＩＥＥＥ８０２．３ａｐ規格による、局所ＰＭＤ送信機内の一例示的ＰＭＤトレーニングフレーム発生器のブロック図である。 本発明の特徴を組み込んだ局所ＰＭＤ受信機内の一例示的ＰＭＤトレーニングフレーム抽出器のブロック図である。 データ・アイに対する雑音マージン及びジッタマージンを示す図である。 本発明の特徴を組み込んだ一例示的局所送信機等化適合プロセスの流れ図である。

本発明によれば、適応リンクパートナ送信機を等化するための方法及び装置が提供される。以下でさらに説明する本発明の一態様によれば、等化は、ＰＭＤリンク層が通信している間、ＰＮ１１チェッカ（又は他の擬似ランダムパターンチェッカ）のロックステータスを観察することによって実施される。受信されるＰＮ１１トレーニングパターン（又は他の擬似ランダムパターン）の精度は、チャネルが適切に等化されているかどうかの指示として使用される。このようにして、トレーニングプロセスの間、リンクパートナ送信機ＦＩＲ係数が適合される。本発明のさらに他の態様によれば、雑音マージン及び／又はジッタマージンを改善するために、最適アイ・サンプリング位置にではなく、定義済み目標雑音マージン及び／又はジッタマージンレベルのうちの１つ以上に、１つ以上の決定ラッチが置かれる。

図１はＩＥＥＥ８０２．３ａｐ規格による一例示的トレーニングフレーム構造１００を示すものである。図１に示されているように、この例示的トレーニングフレーム構造１００は、４オクテット・フレーム・マーカ、１６オクテット（１オクテット＝８ビット）係数更新（例えばリンクパートナ送信機のＦＩＲ係数を設定するための命令）、１６オクテットステータス報告及び５１２オクテットＰＮ１１トレーニングパターンを備えている。４オクテット・フレーム・マーカは３２ビットパターンの１６進ＦＦＦＦ００００を使用して個々のフレームの範囲を定めている。このパターンは、トレーニングフレームの開始の独自の指示を提供すると言われている。係数更新及びステータス報告のための次の２つの欄（２５６ビット）は、図２に関連して以下でさらに説明する差動マンチェスタ・エンコーディング（ＤＭＥ）を使用して転送される。最後に、５１２オクテットＰＮ１１トレーニングパターンが転送される。

１０ＧＢＡＳＥ−ＫＲデバイスは、スタートアッププロトコルの間、しばしば、トレーニングフレーム１００を転送し、且つ受信しなければならない。トレーニングフレームは、両方のデバイスがそれらの適応等化フィルタを構成するのに必要な制御情報に対する合意に至るまで繰り返し転送（且つ受信）される。個々のフレームには４３８４ビットのデータが含まれている。これらのビットは通常、１０Ｇの速度で転送される（１単位間隔当たり１ビット）。

図２はＩＥＥＥ８０２．３ａｐ規格のハンドシェーク動作によるＰＭＤリンクブロック２００のブロック図である。図２に示されているように、ＰＭＤリンクブロック２００は局所トランシーバ２１０及びリンクパートナトランシーバ２５０を備えている。局所トランシーバ２１０及びリンクパートナトランシーバ２５０はバックプレーンによって接続されており、バックチャネルを介して互いに通信している。図２に示されているように、リンクパートナ通信チャネル２２０には、トランシーバ２１０の局所送信機のための係数更新命令、及びトランシーバ２１０の受信機（本明細書においては局所受信機と呼ばれることがある）のためのリンクパートナトランシーバ２５０の送信機（本明細書においてはＬＰ送信機と呼ばれることがある）のステータス報告が含まれている。さらに、局所ＰＭＤ制御チャネル２３０には、トランシーバ２５０の送信機（本明細書においてはＬＰ送信機と呼ばれることがある）のための係数更新命令、及びトランシーバ２５０の受信機（本明細書においてはＬＰ受信機と呼ばれることがある）のためのトランシーバ２１０の送信機のステータス報告が含まれている。

図２の構造では、トランシーバ２１０の受信機は、ＰＭＤ制御機能を使用してリンクパートナトランシーバ２５０の送信機をトレーニングしている。ＩＥＥＥ８０２．３ａｐ仕様には、リンクパートナトランシーバ２５０の送信機を更新するための命令を送信するようにＰＭＤ制御機能が定義されており、また、リンクパートナトランシーバ２５０の送信機の状態のステータスを知らせるためのステータス機能が定義されている。

図３はＩＥＥＥ８０２．３ａｐ規格による係数更新プロセス３００の一例示的実施態様を記述した流れ図である。通常、係数更新プロセス３００の間、局所受信機は、リンクパートナ送信機にそのＦＩＲ係数を更新するように通知する。ステップ３１０の間、局所受信機はリンクパートナ送信機のための係数更新を決定する。局所受信機は、次に、ステップ３２０の間、係数更新を局所送信機のＰＭＤ制御欄に符号化する。局所送信機は、次に、ステップ３３０の間、符号化された係数制御欄をリンクパートナ受信機に転送する。最後に、ステップ３４０の間、リンクパートナ受信機は係数欄を抽出し、抽出した係数欄をリンクパートナ送信機に引き渡す。

ステップ３５０の間、試験が実施され、トレーニングが完了したかどうかが決定される。トレーニングが完了していないことがステップ３５０の間に決定されると、プログラム制御はステップ３１０に戻り、上で説明した方法で継続する。しかしながら、トレーニングが完了したことがステップ３５０の間に決定されると、プログラム制御は終了する。

図４はＩＥＥＥ８０２．３ａｐ規格によるステータス更新プロセス４００の一例示的実施態様を記述した流れ図である。通常、ステータス更新プロセス４００には、リンクパートナ送信機が局所受信機にそのＦＩＲ係数更新プロセスのステータスを通知するステップが含まれる。図４に示されているように、ステータス更新プロセス４００の間、リンクパートナ送信機は、ステップ４１０の間、局所受信機からの係数更新のための命令を待機する。次に、リンクパートナ送信機は、ステップ４２０の間、そのステータスをＰＭＤステータス欄に符号化することにより、受け取った命令に応答する。最後に、リンクパートナ送信機は、ステップ４３０の間、符号化されたステータスを局所受信機に転送する。

既に示したように、受信されるＰＮ１１トレーニングパターンの精度は、チャネルが適切に等化されているかどうかを表している。以下で説明するように、送信機及び受信機はトランシーバシステムの共同適合を実施している。一実施態様では、共同等化適合プロセスは、ＩＥＥＥ８０２．３ａｐ規格に従って、係数プリセットプロセス又は係数初期化プロセス、及びそれに引き続く係数適合プロセスからなっている。通常、係数プリセットフェーズでは、送信機ＦＩＲ係数は主タップのみにプリセットされる。係数初期化プロセスでは、送信機ＦＩＲ係数は、８０２．３ａｐ規格によって規定されているプリセット値に設定される。

ステップ４４０の間、試験が実施され、トレーニングが完了したかどうかが決定される。トレーニングが完了していないことがステップ４４０の間に決定されると、プログラム制御はステップ４１０に戻り、上で説明した方法で継続する。しかしながら、トレーニングが完了したことがステップ４４０の間に決定されると、プログラム制御は終了する。

図５は、ＩＥＥＥ８０２．３ａｐ規格による、局所ＰＭＤ送信機内の一例示的ＰＭＤトレーニングフレーム発生器５１０のブロック図である。図５に示されているように、ＰＭＤトレーニングフレーム発生器５１０はフレーム見出しレジスタ５３０、リンクパートナＴＸ係数更新レジスタ５４０、局所ＴＸステータスレジスタ５５０及びＰＮ１１発生器５６０を備える。エレメント５３０、５４０、５５０、５６０は、これらが相俟って図１のトレーニングフレーム１００の必要なコンポーネントを提供している。トレーニングフレームコンポーネントは、ＬＰ ＰＭＤ受信機５２０に転送するためのフレーム１００を形成するフレームアセンブラ５７０に提供される。ＰＭＤトレーニングフレーム発生器５１０は局所ＰＭＤ発生器の一部であることに留意されたい。

図６は本発明の特徴を組み込んだ局所ＰＭＤ受信機のための一例示的ＰＭＤトレーニングフレーム抽出器６２０のブロック図である。図６に示されているように、ＰＭＤトレーニングフレーム抽出器６２０はクロック及びデータ回復システム６１０から回復信号を受け取っている。この例示的ＰＭＤトレーニングフレーム抽出器６２０は、４ビット−８オクテット発生器などのｎビット−ｍビット発生器６３０、パケットフレーマ６４０、ＰＮ１１チェッカ６５０、係数／ステータス抽出器６６０、局所ＴＸ係数更新レジスタ６７０及びリンクパートナＴＸステータスレジスタ６８０を備える。

パケットフレーマ６４０は、例えば、参照により本明細書に組み込まれている、２００７年１２月３１日に出願した「Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｄｅｔｅｃｔｉｎｇ ａｎｄ Ｄｅｃｏｒｄｉｎｇ Ａｄａｐｔｉｖｅ Ｅｑｕａｌｉｚａｔｉｏｎ Ｔｒａｉｎｉｎｇ Ｆｒａｍｅｓ」という名称の米国特許出願第１１／９６７４６３号に記載されている技法を使用して具体化することができる。本発明によれば、ＰＮ１１チェッカ６５０は、ＩＥＥＥ８０２．３ａｐ規格によって規定されている機能に加えて、チャネルが適切に等化されているかどうかを決定するために、受け取ったＰＮ１１トレーニングパターンの精度を評価している。ＰＮ１１チェッカ６５０は、等化係数適合プロセスの間、図７に関連して以下で説明するラッチからの決定に基づいて、受け取ったＰＮ１１パターンが適切に受信されたかどうかを決定している（パス／フェイル）。係数／ステータス抽出器６６０は、受け取ったフレームから等化係数及びＬＰステータスを抽出している。これらは、知られている方法で、局所ＴＸ係数更新レジスタ６７０及びリンクパートナＴＸステータスレジスタ６８０にそれぞれ記憶される。

上で示したように、本発明の他の態様は、雑音マージン及び／又はジッタマージンを改善するために、最適アイ・サンプリング位置にではなく、定義済み目標雑音マージン及び／又はジッタマージンレベルのうちの１つ以上に１つ以上の決定ラッチを置いている。図７はデータ・アイ７１０に対する雑音マージン及びジッタマージンを示したものである。受信機は、このようにして、目標ジッタマージン及び雑音マージンを画定することができる。図７に示されているように、雑音マージンラッチ７６０は、実質的にデータサンプリングクロックと整列している雑音マージン目標７８０に基づく特定の電圧レベルの目標振幅マージンレベルに置かれている。さらに、決定ラッチ７５０も、知られている方法で同じくデータサンプリングクロックと整列している。さらに、目標ジッタマージンラッチ７７０は、特定の時間ベースで決定ラッチ７５０から離れた一定の時間オフセットで配置されている。この時間オフセットはジッタマージン目標７９０に基づいている。図７に示されているように３つの全く異なるラッチ７５０、７６０、７７０を使用することができ、或いは必要なラッチの数を少なくするために、ラッチ閾値及び／又は時間オフセットを常に変化させることによって時間／電圧多重化技法を使用することができることに留意されたい。

図７に関連して以下でさらに説明するように、雑音マージンの達成を測定するために、転送ＦＩＲ係数を調整している間、雑音マージンラッチ７６０の出力がＰＮ１１チェッカ６５０に印加される。ＰＮ１１チェッカ６５０は、転送ＦＩＲ係数を設定する毎に、ＰＮ１１パターンが適切に受信されたかどうかを決定する（十分な等化を示す）。最初は、所望の雑音マージン達成されるまでの間、ＰＮ１１チェッカ６５０の出力はフェイルであり、所望の転送適合レベルの達成を宣言する。

同様の方法で、転送ＦＩＲ係数を調整している間、ジッタマージンラッチ７７０の出力がＰＮ１１チェッカ６５０に印加される。ＰＮ１１チェッカ６５０は、転送ＦＩＲ係数を設定する毎に、ＰＮ１１パターンが適切に受信されたかどうかを決定する（十分な等化を示す）。

図７には、さらに、本発明に従って等化適合が実施される際の受信機におけるデータ・アイの改善が示されている。図７に示されているように、第１の曲線７２０は、等化されていない送信機設定に対する初期アイを示しており、第２の曲線７３０は、所望の雑音マージン７８０を達成する転送ＦＩＲ設定に対応しており、また、第３の曲線７４０は、雑音マージン７８０及びジッタマージン７９０の両方を達成する転送ＦＩＲ設定に対応している。曲線７３０は、場合によってはジッタマージンに対応し、また、曲線７４０は、場合によっては雑音マージンに対応することに留意されたい。

図８は本発明の特徴を組み込んだ一例示的ＴＸ等化適合プロセス８００の流れ図である。この例示的ＴＸ等化適合プロセス８００は、例えば、リンクパートナの等化係数を適合させるために、局所トランシーバのマイクロプロセッサによって実施される。図８に示されているように、局所ＴＸ等化適合プロセス８００は、最初に、ステップ８１０の間、決定ラッチ７５０の電圧閾値をゼロ又は定義済み電圧或いは時間ベースに設定する。次に、ステップ８２０の間、局所ＰＮ１１チェッカ６５０が決定ラッチ７５０の出力に基づいてパスするまでＬＰ ＦＩＲ係数が適合される。ステップ８２０がパスすると、ＴＸ等化適合プロセス８００は雑音マージン及び時限マージンの改善へ進行する。

ステップ８３０の間、局所ＴＸ等化適合プロセス８００は、それぞれ所望の雑音マージン目標７８０及びジッタマージン目標７９０に基づいて、雑音マージンラッチ７６０の電圧閾値及びジッタマージンラッチ７７０の時限オフセットを設定する。ステップ８４０の間、ＬＰ ＦＩＲ係数が適合される。ステップ８５０の間、試験が実施され、局所ＰＮ１１チェッカがマージンラッチ７６０及び／又は７７０の出力に基づいてパスしたかどうかが決定される。局所ＰＮ１１チェッカがマージンラッチ７６０、７７０の出力に基づいてパスしたことがステップ８５０の間に決定されると、ステップ８９０の間、パスするＬＰ ＦＩＲ係数及びマージン設定値が記録される。これらのＬＰ ＦＩＲ係数及びマージン設定値は、マージン目標７８０、７９０を満足する最良の可能マージンで十分な等化を提供する。

しかしながら、局所ＰＮ１１チェッカがマージンラッチ７６０、７７０の出力に基づいてパスしなかったことがステップ８５０の間に決定されると、ステップ８６０の間、他の試験が実施され、現在のマージン設定値を評価するための追加可能ＬＰ ＦＩＲ設定値が存在するかどうかが決定される。現在のマージン設定値を評価するための追加可能ＬＰ ＦＩＲ設定値が存在していることがステップ８６０の間に決定されると、プログラム制御はステップ８４０に戻り、現在のマージン設定値のためのＬＰ ＦＩＲ設定値がさらに適合される。

しかしながら、現在のマージン設定値を評価するための追加可能ＬＰ ＦＩＲ設定値は存在しないことがステップ８６０の間に決定されると、ステップ８７０の間、他の試験が実施され、評価のための追加マージン設定値が存在しているかどうかが決定される。評価のための追加可能マージン設定値が存在していることがステップ８７０の間に決定されると、ステップ８８０の間、ラッチ７６０の閾値及びラッチ７７０の時間オフセットが次のレベルに調整される。プログラム制御は、調整されたマージン設定値のためのＬＰ ＦＩＲ設定値をさらに適合させるためにステップ８４０に戻る。

しかしながら、評価のための追加マージン設定値は存在しないことがステップ８７０の間に決定されると、局所ＴＸ等化適合プロセス８００は、ステップ８７５の間、パスせず、従って許容可能ＬＰ ＦＩＲ係数及びマージン設定値を識別することはできない。

図３、４及び８はステップの一例示的シーケンスを示したものであるが、シーケンスを変更できることも本発明の一実施形態である。アルゴリズムの様々な置換は本発明の代替実施形態として企図されている。さらに、本発明の例示的実施形態はソフトウェアプログラムにおける処理ステップに関連して説明されているが、当業者には明らかであるように、ディジタル論理ブロックとしてのディジタル領域、回路エレメント又は状態マシンによるハードウェア、或いはソフトウェア及びハードウェアの両方の組合せの中で様々な機能を実施することができる。このようなソフトウェアは、例えば、ディジタル信号プロセッサ、マイクロコントローラ又は汎用コンピュータに使用することができる。このようなハードウェア及びソフトウェアは集積回路の中で実施される回路に使用することができる。

従って本発明の機能は、これらの方法を実践するための方法及び装置の形態で具体化することができる。本発明の１つ以上の態様は、例えば、記憶媒体に記憶されたものであれ、機械にロードされ及び／又は機械によって実行されるものであれ、或いは何らかの伝送媒体を介して転送されるものであれ、プログラムコードの形態で具体化することができ、このプログラムコードがコンピュータなどの機械にロードされ、且つ機械によって実行されると、その機械は、本発明を実践するための装置になる。汎用プロセッサ上で実施されると、プログラムコードセグメントとプロセッサが結合して、特定の論理回路と同様に動作するデバイスが提供される。また、本発明は、集積回路、ディジタル信号プロセッサ、マイクロプロセッサ及びマイクロコントローラのうちの１つ以上の中で実施することも可能である。

システム及び製品の詳細
当分野で知られているように、本明細書において説明されている方法及び装置は、コンピュータ可読コード手段がその上に具体化されたコンピュータ可読媒体をそれ自体が備えた製造物品として分散させることができる。コンピュータ可読プログラムコード手段は、すべてのステップ又はステップの一部を実行し、それにより本明細書において説明されている方法を実施し、或いは本明細書において説明されている装置を生成するために、コンピュータシステムと共に動作させることができる。コンピュータ可読媒体は、記録可能媒体（例えばフロッピーディスク、ハードドライブ、コンパクトディスク、メモリカード、半導体デバイス、チップ、専用集積回路（ＡＳＩＣ））であっても、或いは伝送媒体（例えば光ファイバ、ワールドワイドウェブ、ケーブル、又は時分割多重アクセス、符号分割多重アクセス或いは他の無線周波数チャネルを使用した無線チャネルを備えたネットワーク）であってもよい。コンピュータシステムとの使用に適した、情報を記憶することができる、公知の、或いは開発済みの任意の媒体を使用することができる。コンピュータ可読コード手段は、磁気媒体上の磁気の変化或いはコンパクトディスクの表面の高さの変化などの命令及びデータのコンピュータによる読出しを可能にするための任意の機構である。

本明細書において説明されているコンピュータシステム及びサーバには、それぞれ、本明細書において開示されている方法、ステップ及び機能を実施するように関連するプロセッサを構成するメモリが含まれている。メモリは、分散メモリであっても或いはローカルメモリであってもよく、また、プロセッサは、分散プロセッサであっても或いは特異プロセッサであってもよい。メモリは、電気メモリ、磁気メモリ又は光メモリとして実施することができ、或いはこれらのタイプ又は他のタイプの記憶装置の任意の組合せとして実施することができる。さらに、「メモリ」という用語は、関連するプロセッサによってアクセスされるアドレス指定可能空間におけるアドレスから読み出すことができ、或いはそのアドレスに書き込むことができる任意の情報を包含するべく十分広義に解釈されたい。関連するプロセッサはネットワークから情報を検索することができるため、この定義によれば、ネットワーク上の情報は依然としてメモリ内に存在している。

本明細書において図に示し、且つ説明した実施形態及び変形形態は、単に本発明の原理を示すためのものにすぎないこと、また、当業者は、本発明の範囲及び精神から逸脱することなく、様々な修正を実施することができることを理解されたい。

Claims (20)

1. リンクパートナの１つ以上の等化パラメータを適合させるための局所トランシーバによって実施される方法であって、
   前記リンクパートナと前記局所トランシーバの間のチャネルを介してトレーニングフレームを受け取るステップであって、前記トレーニングフレームが定義済みトレーニングパターンからなるステップ、
   前記リンクパートナの前記等化パラメータのうちの１つ以上を調整するステップ、及び
   前記チャネルの前記等化が１つ以上の定義済み基準を満足しているかどうかを、前記定義済みトレーニングパターンが前記局所トランシーバによって適切に受信されたかどうかに基づいて決定するステップ
   を備える方法。
2. 請求項１記載の方法であって、前記定義済みトレーニングパターンが擬似ランダムパターンである方法。
3. 請求項２記載の方法であって、前記決定ステップが擬似ランダムパターンチェッカによって実施される方法。
4. 請求項１記載の方法であって、前記チャネルのための雑音マージンを改善するステップをさらに備える方法。
5. 請求項４記載の方法であって、前記チャネルのための雑音マージンを改善する前記ステップが、前記等化パラメータのうちの前記１つ以上を変化させている間、１つ以上のラッチの電圧閾値を変化させるステップをさらに備える方法。
6. 請求項５記載の方法であって、前記雑音マージンが、前記定義済みトレーニングパターンが前記局所トランシーバによって適切に受信されたかどうかに基づいて確立される方法。
7. 請求項１記載の方法であって、前記チャネルのためのジッタマージンを改善するステップをさらに備える方法。
8. 請求項７記載の方法であって、前記チャネルのためのジッタマージンを改善する前記ステップが、前記等化パラメータのうちの前記１つ以上を変化させている間、１つ以上のラッチの時間オフセットを変化させるステップをさらに備える方法。
9. 請求項８記載の方法であって、前記ジッタマージンが、前記定義済みトレーニングパターンが前記局所トランシーバによって適切に受信されたかどうかに基づいて確立される方法。
10. 局所トランシーバであって、
    メモリ、及び
    前記メモリに結合された、リンクパートナの１つ以上の等化パラメータを適合させるように動作する少なくとも１つのプロセッサであって、前記適合が、
    前記リンクパートナと前記局所トランシーバの間のチャネルを介してトレーニングフレームを受け取るステップであって、前記トレーニングフレームが定義済みトレーニングパターンからなるステップ、
    前記リンクパートナの前記等化パラメータのうちの１つ以上を調整するステップ、及び
    前記チャネルの前記等化が１つ以上の定義済み基準を満足しているかどうかを、前記定義済みトレーニングパターンが前記局所トランシーバによって適切に受信されたかどうかに基づいて決定するステップ
    を実施することによって実行される少なくとも１つのプロセッサ
    を備えた局所トランシーバ。
11. 請求項１０記載の局所トランシーバであって、前記定義済みトレーニングパターンが擬似ランダムパターンである局所トランシーバ。
12. 請求項１１記載の局所トランシーバであって、前記チャネルの前記等化が１つ以上の定義済み基準を満足しているかどうかを決定する前記ステップが擬似ランダムパターンチェッカによって実施される局所トランシーバ。
13. 請求項１０記載の局所トランシーバであって、前記プロセッサが前記チャネルのための雑音マージンを改善するようにさらに構成された局所トランシーバ。
14. 請求項１３記載の局所トランシーバであって、前記チャネルのための前記雑音マージンが、前記等化パラメータのうちの前記１つ以上を変化させている間、１つ以上のラッチの電圧閾値を変化させることによって改善される局所トランシーバ。
15. 請求項１４記載の局所トランシーバであって、前記雑音マージンが、前記定義済みトレーニングパターンが前記局所トランシーバによって適切に受信されたかどうかに基づいて確立される局所トランシーバ。
16. 請求項１０記載の局所トランシーバであって、前記プロセッサが前記チャネルのためのジッタマージンを改善するようにさらに構成された局所トランシーバ。
17. 請求項１６記載の局所トランシーバであって、前記チャネルのための前記ジッタマージンが、前記等化パラメータのうちの前記１つ以上を変化させている間、１つ以上のラッチの時間オフセットを変化させることによって改善される局所トランシーバ。
18. 請求項１７記載の局所トランシーバであって、前記ジッタマージンが、前記定義済みトレーニングパターンが前記局所トランシーバによって適切に受信されたかどうかに基づいて確立される局所トランシーバ。
19. 受信機のためのトレーニングフレーム抽出器であって、
    メモリ、及び
    前記メモリに結合された、リンクパートナの１つ以上の等化パラメータを適合させるように動作する少なくとも１つのプロセッサであって、前記適合が、
    前記リンクパートナと前記局所トランシーバの間のチャネルを介してトレーニングフレームを受け取るステップであって、前記トレーニングフレームが定義済みトレーニングパターンからなるステップ、
    前記リンクパートナの前記等化パラメータのうちの１つ以上を調整するステップ、及び
    前記チャネルの前記等化が１つ以上の定義済み基準を満足しているかどうかを、前記定義済みトレーニングパターンが前記局所トランシーバによって適切に受信されたかどうかに基づいて決定するステップ
    を実施することによって実行される少なくとも１つのプロセッサ
    を備えたトレーニングフレーム抽出器。
20. 請求項１９記載のトレーニングフレーム抽出器であって、前記定義済みトレーニングパターンが擬似ランダムパターンであるトレーニングフレーム抽出器。

Images