JP2011519218A - 双方向信号伝送における近端漏話を減衰させる方法およびハイブリッド回路 - Google Patents

Abstract

本発明は、双方向信号伝送における遠隔の受信信号とローカル伝送信号の間の近端漏話を減衰させる方法であって、前記伝送信号と受信信号の間に非相関関係を提供するために、アナログ自動フィードバック駆動式補正ループを作製するステップを含む方法、および前記方法を可能にするハイブリッド回路に関する。

Description

本発明は、通信の分野に関し、より詳細には、双方向伝送におけるハイブリッド回路および漏話消去技法の設計に関する。

双方向伝送手段を実施すると、通信システムの容量を著しく増大させることができ、したがって、通信ネットワークを取り扱う会社および通信サービス・プロバイダに非常に大きな利益をもたらすことができる。それにもかかわらず、そのような伝送手段を使用すると、追加の技術上の問題に対処しなければならない。ワイヤ伝送の場合、主な問題の１つは、前記ワイヤの端部に漏話現象が現れて前記信号の劣化をもたらすことである。実際には、信号の伝送と受信に同じ線が使用されるので、何らかの手段を用いて、強い近端の伝送信号と、より弱い遠端の受信信号を分離しなければならない。受信される信号と伝送される信号を分離するように設計された回路は、ハイブリッド回路と呼ばれる。

図１は、２つのハイブリッド送受信器間のワイヤ接続を示す。ハイブリッド回路２を備える第１のハイブリッド送受信器１は、第１の信号Ｖ１（Ｖ１は、伝送すべきデータ信号Ｖｔ１に対応する）を生成して伝送し、また同じワイヤライン３上で、異なる信号Ｖ２（Ｖ２は、遠隔のハイブリッド送受信器５から生成され伝送された信号Ｖｔ２に対応する）を受信する。

受信信号Ｖ２に対応する信号電圧Ｖｒ１を得るには、ハイブリッド送受信器１は、生成され伝送された信号Ｖ１を、ワイヤライン３上のハイブリッド信号Ｖｂ（Ｖｂ＝Ｖ１＋Ｖ２）から減算するだけでよい。

同じように、ハイブリッド回路６を有する第２のハイブリッド送受信器５は、信号Ｖｔ２を伝送して、Ｖ１に対応する信号Ｖｒ２を取り出す。

伝送信号と受信信号を分離するためのそのような動作は、たとえば、図２に提示する現況技術によるハイブリッド回路によって実施される。

出力Ｖｒ１上の受信信号Ｖ２に対応する信号を取り出すために、Ｖ１＋Ｖ２に対応するハイブリッド信号Ｖｂは減算器７のポジティブ入力に結合され、一方Ｖ１に対応する信号はネガディブ入力に結合される。

異なるアナログ構成要素（Ｒａ、Ｚｅ）のインピーダンス値は、ライン・インピーダンス（Ｚｉ）を基準にして選択される。

主な問題は、これらの構成要素のインピーダンスは固定されており、一方ラインのライン・インピーダンスＺｉは、伝送パラメータ（ラインの長さ、ワイヤラインのタイプなど）に応じて大いに変動する可能性があることである。そのような場合、伝送信号と受信信号の分離は不完全であり、受信信号内に伝送信号の寄与が残留する。これは、近端漏話（ＮＥＸＴ）と呼ばれる。したがって、近端漏話（ＮＥＸＴ）は、ワイヤライン３上で異なる干渉する信号を送受信することに起因する。上述のワイヤラインは、プリント基板上のツイスト・ペア（ＴＰ）、同軸リンク、マイクロストリップ、またはストリップラインなどの媒体を備える。

信号伝送を改善するために、前記伝送パラメータ上で妥協点を見出さなければならず、またはローカルのハイブリッド機器の構成要素に調整を加えなければならない。ほとんど場合、この調整は製造中に１度行われ、その場合この調整により、たとえば温度または供給の値のような環境パラメータのディレーティングを考慮するのに十分な余裕をもたせなければならない。より複雑な手法は、開発されているデジタル適応フィルタを使用する技法を提案する。しかし、これらのフィルタの係数を決定するには、前記技法では外部の専用の計算器を必要とし、したがって、実施するのは高価でかつ困難である。

本発明の１つの目的は、現況技術の前述の欠点を克服して、双方向信号伝送における近端漏話を減衰させる方法およびハイブリッド回路を提供することである。

本発明は、双方向信号伝送における遠隔の受信信号とローカル伝送信号の間の近端漏話を減衰させる方法であって、前記伝送信号と受信信号の間に非相関関係を提供するために、アナログ自動フィードバック駆動式補正ループを作製するステップを含む方法を実現する。

優先的に、自動フィードバック駆動式補正ループを作製するステップは、前記ローカル伝送信号の振幅補正した第１のフィードバック・ループ推定値を生成するステップを含む。

本発明の別の態様によれば、前記遠隔の受信信号を取り出すために、前記伝送信号の前記振幅補正した第１のフィードバック・ループ推定値がハイブリッド信号から減算される。

さらなる態様によれば、自動フィードバック駆動式補正ループを作製するステップは、振幅補正した第１のフィードバック・ループ推定値に応じて、前記伝送信号の位相補正した第２のフィードバック・ループ推定値を生成するステップを含む。

前記伝送信号の前記位相補正した第２のフィードバック・ループ推定値が、インピーダンス調整のために使用されると有利である。

本発明は、双方向信号伝送における遠隔の受信信号とローカル伝送信号の間の近端漏話を減衰させるハイブリッド回路であって、
・ 遠隔機器に伝送すべき信号に対する入力ノードと、
・ 遠隔機器から受信した信号に対する出力ノードと、
・ 遠隔機器と信号を送受信するハイブリッド入出力ノードと、
・ 前記入力、出力、およびハイブリッド入出力ノードにリンクされ、また入力ノードをハイブリッド入出力ノードに結合させるように、そしてハイブリッド入出力ノードを前記出力に結合させるように構成された回路とを備え、
前記回路が、前記伝送信号と受信信号の間に非相関関係を提供するためにアナログ自動フィードバック駆動式補正ループを備える、ハイブリッド回路をさらに実現する。

本発明の一態様によれば、前記入力ノードは、一方では出力抵抗を介してハイブリッド入出力ノードに、また他方では分圧器を介して接地に結合され、分圧器は、第１の分岐抵抗をもつ第１の分岐と、接地に結合された第２の分岐とを有し、前記第２の分岐は、前記第２の分岐の抵抗および調整可能なインピーダンス構成要素を直列に提示し、前記ハイブリッド回路はまた、
− 第１のフィードバック・ループであって、
・ 前記分圧器の前記第１の分岐と第２の分岐の間の接続ノードに、またハイブリッド入出力ノードにそれぞれ結合された第１の入力および第２の入力と、
・ 主減算器のネガディブ入力に結合された出力とを備え、前記主減算器のポジティブ入力がハイブリッド入出力ノードに結合され、また前記主減算器の出力が前記ハイブリッド回路の前記出力ノードに結合される、第１のフィードバック・ループと、
− 第２のフィードバック・ループであって、
・ 第１のフィードバック・ループの出力、入力ノード、およびハイブリッド入出力ノードにそれぞれ結合された第１の入力、第２の入力、および第３の入力と、
・ 調整可能なインピーダンス構成要素の制御入力に結合された出力とを備える第２のフィードバック・ループとを備える。

優先的に、調整可能なインピーダンス構成要素は、第１の抵抗と直列のコンデンサを備え、第１の抵抗とコンデンサはどちらも第２の抵抗と並列であり、前記第１および第２の抵抗は接地に接続され、前記第１の抵抗とコンデンサの間に第１の接続点が位置し、前記調整可能なインピーダンス構成要素はまた、２つの入力をもつ乗算器を備え、一方は、前記分圧器の第２の分岐抵抗と調整可能なインピーダンス構成要素の間に位置する第２の接続点に結合され、また他方は、前記第２のフィードバック・ループの出力に結合された前記調整可能なインピーダンス構成要素の制御入力であり、前記乗算器の出力は、前記第１の接続点に結合される。

本発明のさらなる態様によれば、前記第１のフィードバック・ループは、減算器であって、
・ 第１の平均演算器を介して第１の乗算器の出力に結合されたポジティブ入力であって、前記第１の乗算器の入力が、前記分圧器の前記第１の分岐と第２の分岐の間の前記接続ノードに、また前記ハイブリッド入出力ノードにそれぞれ結合される、ポジティブ入力と、
・ 第２の平均演算器を介して第２の乗算器の出力に結合されたネガディブ入力であって、前記第２の乗算器の入力が、前記分圧器の前記第１の分岐と第２の分岐の間の前記接続ノードに、また第３の乗算器にそれぞれ結合され、第３の乗算器が、前記分圧器の前記第１の分岐と第２の分岐の間の前記接続ノードに、また定数演算器を介して前記減算器の出力に結合された入力を有し、前記第３の乗算器の出力が前記第１のフィードバック・ループの出力である、ネガディブ入力とを有する減算器を備える。

前記第２のフィードバック・ループは、減算器であって、
・ 第１の平均演算器を介して第１の乗算器の出力に結合されたネガディブ入力であって、前記第１の乗算器の入力が、ハイブリッド入出力ノードに、また遅延演算器を介して前記ハイブリッド回路の入力ノードにそれぞれ結合される、ネガディブ入力と、
・ 第２の平均演算器を介して第２の乗算器に結合されたポジティブ入力であって、前記第２の乗算器の入力が、前記第１のフィードバック・ループの出力に、また前記遅延演算器を介して前記ハイブリッド回路の入力ノードにそれぞれ結合され、前記減算器の出力が定数演算器の入力に結合され、前記定数演算器の出力が前記第２のフィードバック・ループの出力である、ポジティブ入力とを有する減算器を備えると有利である。

別法として、前記第１のフィードバック・ループは、前記ハイブリッド入出力ノードに結合されたポジティブ入力と、第１の乗算器の出力に結合されたネガディブ入力とを有する減算器を備え、前記減算器の出力は第２の乗算器の第１の入力に結合され、一方前記第２の乗算器の第２の入力は、前記分圧器の前記第１の分岐と第２の分岐の間の前記接続ノードに結合され、前記第２の乗算器の出力は、平均演算器を介して定数演算器に結合され、前記定数演算器の出力は前記第１の乗算器の第１の入力に結合され、一方前記第１の乗算器の第２の入力は前記接続ノードに結合され、前記第１の乗算器の出力はまた、前記第１のフィードバック・ループの出力である。

別の代替形態によれば、前記第２のフィードバック・ループは、前記第１のフィードバック・ループの出力に結合されたポジティブ入力と、前記ハイブリッド入出力ノードに結合されたネガディブ入力とを有する減算器を備え、前記減算器の出力は乗算器の第１の入力に結合され、一方前記乗算器の第２の入力は、遅延演算器を介して前記ハイブリッド回路の入力ノードに結合され、前記乗算器の出力は、平均演算器を介して定数演算器に結合され、前記定数演算器の出力はまた、前記第２のフィードバック・ループの出力である。

現況技術による２つのハイブリッド送受信器間の双方向伝送を表すブロック図である。 現況技術によるハイブリッド送受信器の一実施形態のブロック図である。 本発明によるハイブリッド送受信器のブロック図である。 本発明による調整可能なインピーダンス構成要素の可能な実施形態のブロック図である。 本発明による補正された振幅推定値の生成を可能にするフィードバック・ループの第１の実施形態のブロック図である。 本発明による補正された振幅推定値の生成を可能にするフィードバック・ループの第２の実施形態のブロック図である。 本発明による補正された位相推定値の生成を可能にするフィードバック・ループの第１の実施形態のブロック図である。 本発明による補正された位相推定値の生成を可能にするフィードバック・ループの第２の実施形態のブロック図である。 ハイブリッド回路の細部を示す、本発明によるハイブリッド回路の第１の可能な実施形態のブロック図である。 ハイブリッド回路の細部を示す、本発明によるハイブリッド回路の第２の可能な実施形態のブロック図である。

本明細書では、「アナログ構成要素」という用語は、いかなるソフトウェア処置、ソフトウェア処理手段なども示唆しない構成要素を指す。アナログ構成要素は、たとえば抵抗、コンデンサ、トランジスタ、論理ゲートなどによって構築される。

本明細書では、「乗算器」という用語は、その入力に接続される信号の乗算に対応する信号をその出力上で提供するアナログ構成要素を指す。

本明細書では、「減算器」という用語は、そのポジティブ入力上に接続される信号からそのネガディブ入力に接続された信号を減算した値に対応する信号をその出力上で提供するアナログ構成要素を指す。

本明細書では、「平均演算器」という用語は、時間ｔ内で変動する、その入力に接続される信号ｅ（ｔ）の期間Ｔにわたる平均値

に対応する信号をその出力で提供するアナログ構成要素を指す。

本明細書では、「遅延演算器」という用語は、その入力に接続される信号を所定の値だけ遅延させた値に対応する信号をその出力上で提供する構成要素を指す。前記遅延は、たとえば、アナログ構成要素（遅延伝送ライン）によって、またはデジタル構成要素（信号をクロック制御するシリアル・ラッチＤ）によって行うことができる。この遅延は、乗算によって、ｅ^−ｉφの形の信号に導入される。ここで、ｉは虚数定数を表し、φは信号の位相を表す。

本明細書では、「定数演算器」という用語は、その入力に接続される信号を特有の定数で乗算した値に対応する信号をその出力上で提供するアナログ構成要素を指す。

異なるブロック図上に存在する矢印はワイヤ接続を表し、矢印の方向は、前記ワイヤ上で信号が伝送される方向に対応する。

本発明は、両信号間の漏話を可能な限り減衰させながら、一方では、双方向接続時に第１の信号の伝送を可能にし、また他方では、同じ双方向接続時に前記第１の信号とは異なる第２の信号の受信を可能にするハイブリッド回路に言及する。

双方向信号伝送における遠隔の受信信号とローカル伝送信号の間の近端漏話を減衰させるハイブリッド回路の概略的なブロック図を、図３に示す。この回路は、外部の信号を伝送または受信する３つの接続ノード、すなわち
− 遠隔機器に伝送すべき信号に対する入力ノードＶｔ１と、
− 遠隔機器から受信した信号に対する出力ノードＶｒ１と、
− 遠隔機器と信号を送受信するハイブリッド入出力ノードＶｂとを備える。

ハイブリッド入出力ノードＶｂは、双方向接続を介してネットワークと接続する点に対応する。

ハイブリッド入出力ノードＶｂは、遠隔機器と信号を送受信する双方向接続にリンクされる。前記遠隔機器に信号を伝送する必要があるとき、この信号は、入力Ｖｔ１へ送られる。前記遠隔機器から信号を受信したとき、この受信信号は出力Ｖｒ１へ転送されて、たとえば、図示しない処理手段へ伝送される。

ハイブリッド回路２は、前記入力、出力、およびハイブリッド入出力ノードにリンクされ、また入力ノードをハイブリッド入出力ノードに結合させ、かつハイブリッド入出力ノードを前記出力ノードに結合させるように構成された回路をさらに備える。

ハイブリッド回路２は、
入力ノードＶｔ１が一方では出力抵抗Ｒａを介してハイブリッド入出力ノードＶｂに、また他方では分圧器８を介して接地に結合されるように構成されたアナログ構成要素のみを備えると有利である。

分圧器は、第１の分岐抵抗Ｒ１をもつ第１の分岐１０と、接地に結合された第２の分岐１２とを有し、第２の分岐１２は、第２の分岐抵抗Ｒ２、および回路２のインピーダンス調整を可能にするために、位相に対応する信号を受け取るように適合される制御入力を有する調整可能なインピーダンス構成要素Ｚａを直列に提示する。調整可能なインピーダンス構成要素Ｚａで使用される構成要素の値は、ラインのパラメータおよび適用例で満たされるその異なる長さに従って、また調整可能なインピーダンス構成要素Ｚａを、前記伝送信号の帯域幅上のインピーダンス・ラインＺｉの挙動から近接させるように伝送された信号の帯域幅に従って、選択される。

本発明の一態様によれば、ハイブリッド回路２は、前記分圧器８の前記第１の分岐１０と第２の分岐１２の間の接続ノードＶｅに、またハイブリッド入出力ノードＶｂにそれぞれ結合された第１の入力９ａおよび第２の入力９ｂを備える第１のフィードバック・ループ９を備える。

第１のフィードバック・ループの出力９ｃは、主減算器１１のネガディブ入力に結合される。前記主減算器１１のポジティブ入力は、ハイブリッド入出力ノードＶｂに結合され、また前記主減算器１１の出力は、ハイブリッド回路２の前記出力ノードＶｒ１に結合される。

この第１のフィードバック・ループ９は、Ｖｂを通って遠隔機器へ伝送される信号Ｖ１の振幅推定値ｋａ．Ｖｅを生成するように設計される。

本発明のさらなる態様によれば、ハイブリッド回路２は、第１のフィードバック・ループ９の出力９ｃ、入力ノードＶｔ１、およびハイブリッド入出力ノードＶｂにそれぞれ結合された第１の入力１３ｃ、第２の入力１３ａ、および第３の入力１３ｂを備える第２のフィードバック・ループ１３を備える。

前記第２のフィードバック・ループ１３の出力１３ｄは、調整可能なインピーダンス構成要素Ｚａの制御入力に結合される。

この第２のフィードバック・ループ１３は、Ｖｂを通って遠隔機器へ伝送される信号Ｖ１の位相推定値ｋｐを生成するように設計される。この位相推定値は、いかなるソフトウェア処理手段も用いないでハイブリッド回路のインピーダンスを自動的に適合させるために、調整可能なインピーダンス構成要素Ｚａへ送出される。

フィードバック・ループは相互に織り合わされることに留意しなければならない。その結果、どちらのフィードバック・ループも、互いに依存して影響し合う。

したがって、従来技術に対して、図３に示すハイブリッド回路は、調整可能なインピーダンス構成要素Ｚａと、振幅推定値および位相推定値をそれぞれ生成する２つのフィードバック・ループ９および１３とをさらに備える。

調整可能なインピーダンス構成要素Ｚａを実現する１つの可能な実施形態を、図４に示す。

より具体的には、調整可能なインピーダンス構成要素Ｚａは、第１の抵抗Ｒと直列にコンデンサＣを備える。第１の抵抗ＲとコンデンサＣはどちらも、第２の抵抗Ｒ３と並列である。前記第１および第２の抵抗は接地に接続され、また前記第１の抵抗ＲとコンデンサＣの間に第１の接続点Ｖｃが位置する。

調整可能なインピーダンス構成要素Ｚａはまた、２つの入力をもつ乗算器１５を備え、一方は、前記分圧器の第２の分岐抵抗Ｒ２と調整可能なインピーダンス構成要素Ｚａの間に位置する第２の接続点Ｖ３に結合され、また他方は、前記第２のフィードバック・ループの出力１３ｄに結合された前記調整可能なインピーダンス構成要素Ｚａの制御入力である。前記乗算器１５の出力は、コンデンサＣと第１の抵抗Ｒの間の前記第１の接続点Ｖｃに結合される。

したがって、インピーダンス構成要素Ｚａは、位相推定値ｋｐを受け取るために、第２のフィードバック・ループ１３の出力１３ｄに接続される。

第１のフィードバック・ループ９の第１の実施形態を示す図５を参照されたい。

前記第１のフィードバック・ループ９は、第１の平均演算器２１を介して第１の乗算器１９の出力に結合されたポジティブ入力を有する減算器１７を備える。前記第１の乗算器１９の入力は、前記分圧器８の前記第１の分岐１０と第２の分岐１２の間の前記接続ノードＶｅおよび前記ハイブリッド入出力ノードＶｂにそれぞれ結合される。

減算器１７のネガディブ入力は、第２の平均演算器２５を介して第２の乗算器２３の出力に結合される。前記第２の乗算器２３の入力は、前記分圧器８の前記第１の分岐１０と第２の分岐１２の間の前記接続ノードＶｅに、また第３の乗算器２７にそれぞれ結合され、第３の乗算器２７は、前記分圧器８の前記第１の分岐１０と第２の分岐１２の間の前記接続ノードＶｅに、また定数演算器２８を介して前記減算器１７の出力に結合された入力を有する。前記第３の乗算器２７の出力は、前記第１のフィードバック・ループ９の出力９ｃである。

より少ないアナログ構成要素を必要とする前記第１のフィードバック・ループ９の第２の実施形態を、図６に示す。

前記第１のフィードバック・ループ９のこの代替解決策は、前記ハイブリッド入出力ノードＶｂに結合されたポジティブ入力と、第１の乗算器４３の出力に結合されたネガディブ入力とを有する減算器４１を備える。

前記減算器４１の出力４１ａは第２の乗算器４５の第１の入力４５ａに結合され、一方前記第２の乗算器４５の第２の入力４５ｂは、前記分圧器８の前記第１の分岐１０と第２の分岐１２の間の前記接続ノードＶｅに結合される。

前記第２の乗算器４５の出力４５ｃは、平均演算器４７を介して定数演算器４８に結合され、また前記定数演算器４８の出力４８ａは、前記第１の乗算器４３の第１の入力４３ａに結合され、一方前記第１の乗算器４３の第２の入力４３ｂは、前記分圧器８の前記第１の分岐１０と第２の分岐１２の間の前記接続ノードＶｅに結合される。前記第１の乗算器４３の出力もまた、前記第１のフィードバック・ループ９の出力９ｃである。

第２のフィードバック・ループ１３の第１の実施形態を、図７に詳細に示す。

前記第２のフィードバック・ループ１３は、第１の平均演算器３３を介して第１の乗算器３１の出力に結合されたネガディブ入力を有する減算器２９を備える。前記第１の乗算器３１の入力は、ハイブリッド入出力ノードＶｂに、また遅延演算器３５を介して前記ハイブリッド回路２の入力ノードＶｔ１にそれぞれ結合される。遅延の値は、信号の期間の一部分である。効率的にするために、この値は、出力ノードＶｒ１の信号とハイブリッド入出力ノードＶｂの信号の間の遅延より大きくしなければならない。好ましい値は、信号の期間の４分の１とすることができる。

減算器２９のポジティブ入力は、第２の平均演算器３９を介して第２の乗算器３７に結合される。前記第２の乗算器３７の入力は、前記第１のフィードバック・ループ９の出力９ｃに、また前記遅延演算器３５を介して前記ハイブリッド回路２の入力ノードＶｔ１にそれぞれ結合される。前記減算器２９の出力は、定数演算器３０の入力に結合される。

前記定数演算器３０の出力３０ａは、前記第２のフィードバック・ループ１３の出力１３ｄであり、したがってＺａの制御入力に結合される。

より少ないアナログ構成要素を必要とする前記第２のフィードバック・ループ１３の第２の実施形態を、図８に示す。

第２のフィードバック・ループ１３のこの代替解決策は、前記第１のフィードバック・ループ９の出力９ｃに結合されたポジティブ入力と、前記ハイブリッド入出力ノードＶｂに結合されたネガディブ入力とを有する減算器４９を備える。前記減算器４９の出力４９ａは乗算器５１の第１の入力５１ａに結合され、一方前記乗算器５１の第２の入力５１ｂは、遅延演算器５３を介して前記ハイブリッド回路２の入力ノードＶｔ１に結合される。

前記乗算器５１の出力５１ｃは、平均演算器５５を介して定数演算器５４に結合される。前記定数演算器５４の出力５４ａもまた、前記第２のフィードバック・ループ１３の出力１３ｄであり、したがってＺａの制御入力に結合される。

図９は、第１のフィードバック・ループ９として図５の回路と、第２のフィードバック・ループ１３として図７の回路とを有する、本発明によるハイブリッド回路の第１の構成の全体図を示す。

図１０は、第１のフィードバック・ループ９として図６の回路と、第２のフィードバック・ループ１３として図８の回路とを有する、本発明によるハイブリッド回路の第２の好ましい構成の全体図を示す。この構成は、より少ない構成要素を必要とし、したがってより安価であるため好ましい。

また本発明によれば、第１および第２のフィードバック・ループの他の組合せも実施できること、したがって図９および１０に提示した組合せに限定されるものではないことに留意しなければならない。

第１および第２のフィードバック・ループの両方を組み合わせると、遠隔機器に伝送される信号Ｖ１のそれぞれ振幅および位相推定値に対応する推定値信号を生成することができる。したがって、減算器１１によって信号Ｖｂから振幅推定値を減算し、位相推定値を使用してインピーダンス調整を行うと、信号Ｖｒ１を取り出すことができる。

本発明の機能について、次に詳細に説明する。

本発明の理解を容易にするために、正弦波信号に基づいて、様々な信号の式を導入する。双方向伝送では通常、ローカル側からの信号と遠隔側からの信号は非相関関係にあり、したがって正弦波信号に対してもこの同じ特性をもたせるために、本記載では、信号のパルセーション（ｐｕｌｓａｔｉｏｎ）は、近接するが異なるものと見なす。遅延は、伝送される信号の期間の４分の１に等しいものと見なす。これは、π／２ラジアンの位相遅延を提供する。
Ｖｔ１＝ｃｏｓ（ω_ｅｔ）
Ｖ１＝Ａ_１ｃｏｓ（ω_ｅｔ−φ_１）およびＶ２＝Ａ_２ｃｏｓ（ω_２ｔ−φ_２）とすると、
Ｖｂ＝Ｖ１＋Ｖ２＝Ａ_１ｃｏｓ（ω_ｅｔ−φ_１）＋Ａ_２ｃｏｓ（ω_２ｔ−φ_２）
Ｖｅ＝Ａ_ｅｃｏｓ（ω_ｅｔ−φ_ｅ）
Ｖｒ１＝Ｖｂ−ｋａ Ｖｅ＝Ａ_１ｃｏｓ（ω_ｅｔ−φ_１）＋Ａ_２ｃｏｓ（ω_２ｔ−φ_２）−ｋａ．Ａ_ｅｃｏｓ（ω_ｅｔ−φ_ｅ）

ここで、Ａ_２、Ａ_１、およびＡ_ｅは振幅係数であり、φ_１、φ_２、およびφ_ｅは位相係数を表す。

ｋａは係数であり、ω_ｅおよびω_２はパルセーションである。

相関関係にない信号であることを保証するために、パルセーションω_ｅおよびω_２は異なる。

第１のフィードバック・ループ９の出力９ｃで、

などのｋａの値が生じる。

α_ａ＞＞１とすると、ｋａは、

になる。

調整可能なインピーダンスＺａを用いると、Ｒ、Ｃ、ｋｐ回路により、抵抗Ｒ３と並列に見られる等価容量の値を修正することができる。

Ｒ３と並列に得られる等価容量Ｃ_ｅは、１＞ｋｐ＞０とすると、Ｃ（１−ｋｐ）に等しい。

Ｒ１、Ｒ２、およびＲ３に関連するＣ_ｅにより、Ｖｅの位相φ_ｅの値を修正することができる。使用される構成要素に関連して、位相φ_ｅの値は、ｔａｎφ_ｅが
ｔａｎφ_ｅ＝λ（１−ｋｐ） （式２）
に近接するような値である。ここで、λはＲ１、Ｒ２、Ｒ３、Ｃ、およびω_ｅに関連する。

第２のフィードバック・ループ１３の出力１３ｄでは、ｋｐの値は、
ｋｐ＝１／２α_ｐｋａＡ_ｅｓｉｎφ_ｅ−１／２α_ｐＡ_１ｓｉｎφ_１ （式３）
などである。

２つの式、（式２）および（式３）を結合させると、ｋｐは、

に等しくなる。

α_ｐ＞＞１の場合、ｋｐは、

になる。

前の式（式１）内のｋａ．Ａ_ｅに代入することによって、ｋｐは、

になる。

最後に、（式２）内のｋｐに代入することによって、
ｔａｎφ_ｅ＝ｔａｎφ_１
になり、したがって
φ_ｅ＝φ_１
になる。

その結果、（式１）から
ｋａ＝Ａ_１／Ａ_ｅ
になる。

ｋａ．Ａ_ｅにＡ_１を、またφ_ｅにφ_１を代入することによって、ｋａ．Ｖｅは、
ｋａ．Ｖｅ＝Ａ_１．ｃｏｓ（ω_ｅｔ−φ_１）
になる。

Ｖｒ１＝Ｖｂ−ｋａ．Ｖｅなので、Ｖｒ１は、
Ｖｒ１＝Ａ_２．ｃｏｓ（ω_ｅｔ−φ_２）
に等しくなる。

ハイブリッド回路の出力Ｖｒ１の受信信号は、遠隔機器から受信した信号Ｖ２のみと関連する。したがって、信号Ｖｒ１は、遠隔機器へ伝送する必要のある信号の一部分から「消去」される。

したがって、本発明は、２つの相補型フィードバック・ループのために、別の信号内に含まれる既知の信号を消去することができる。本発明は、目標帯域幅内の広い範囲のワイヤで効率的な解決策を提供する。さらに、その実施が容易であるため、本発明は、コストの低減ためにリンク上のデータ速度を２倍にするために、単方向伝送を双方向伝送にアップグレードする良好な代替手段を提供することができる。

Claims (12)

1. 双方向信号伝送における遠隔の受信信号とローカル伝送信号の間の近端漏話を減衰させる方法であって、前記伝送信号と受信信号の間に非相関関係を提供するために、アナログ自動フィードバック駆動式補正ループを作製するステップを含む方法。
2. 自動フィードバック駆動式補正ループを作製する前記ステップが、前記ローカル伝送信号の振幅補正した第１のフィードバック・ループ推定値を生成するステップを含む、請求項１に記載の近端漏話を減衰させる方法。
3. 前記遠隔の受信信号を取り出すために、前記伝送信号の前記振幅補正した第１のフィードバック・ループ推定値がハイブリッド信号から減算される、請求項２に記載の近端漏話を減衰させる方法。
4. 自動フィードバック駆動式補正ループを作製する前記ステップが、前記振幅補正した第１のフィードバック・ループ推定値に応じて、前記伝送信号の位相補正した第２のフィードバック・ループ推定値を生成するステップを含む、請求項２または３に記載の近端漏話を減衰させる方法。
5. 前記伝送信号の前記位相補正した第２のフィードバック・ループ推定値が、インピーダンス調整のために使用される、請求項４に記載の近端漏話を減衰させる方法。
6. 双方向信号伝送における遠隔の受信信号とローカル伝送信号の間の近端漏話を減衰させるハイブリッド回路（２）であって、
   遠隔機器に伝送すべき信号に対する入力ノード（Ｖｔ１）と、
   遠隔機器から受信した信号に対する出力ノード（Ｖｒ１）と、
   遠隔機器と信号を送受信するハイブリッド入出力ノード（Ｖｂ）と、
   前記入力、出力、およびハイブリッド入出力ノードにリンクされ、また前記入力ノードを前記ハイブリッド入出力ノードに結合させるように、そして前記ハイブリッド入出力ノードを前記出力に結合させるように構成された回路とを備え、前記回路が、前記伝送信号と受信信号の間に非相関関係を提供するためにアナログ自動フィードバック駆動式補正ループを備える、ハイブリッド回路（２）。
7. 前記入力ノード（Ｖｔ１）が、一方では出力抵抗（Ｒａ）を介して前記ハイブリッド入出力ノード（Ｖｂ）に、また他方では分圧器（８）を介して接地に結合され、前記分圧器が、第１の分岐抵抗（Ｒ１）をもつ第１の分岐（１０）と、接地に結合された第２の分岐（１２）とを有し、前記第２の分岐（１２）が、前記第２の分岐の抵抗（Ｒ２）および調整可能なインピーダンス構成要素（Ｚａ）を直列に提示し、前記ハイブリッド回路（２）がまた、
   第１のフィードバック・ループ（９）であって、
   前記分圧器（８）の前記第１の分岐（１０）と第２の分岐（１２）の間の接続ノード（Ｖｅ）に、また前記ハイブリッド入出力ノード（Ｖｂ）にそれぞれ結合された第１の入力（９ａ）および第２の入力（９ｂ）と、
   主減算器（１１）のネガディブ入力に結合された出力（９ｃ）とを備え、前記主減算器（１１）のポジティブ入力が前記ハイブリッド入出力ノード（Ｖｂ）に結合され、また前記主減算器（１１）の出力が前記ハイブリッド回路（２）の前記出力ノード（Ｖｒ１）に結合される、第１のフィードバック・ループ（９）と、
   第２のフィードバック・ループ（１３）であって、
   前記第１のフィードバック・ループ（９）の前記出力（９ｃ）、前記入力ノード（Ｖｔ１）、および前記ハイブリッド入出力ノード（Ｖｂ）にそれぞれ結合された第１の入力（１３ｃ）、第２の入力（１３ａ）、および第３の入力（１３ｂ）と、
   前記調整可能なインピーダンス構成要素（Ｚａ）の制御入力に結合された出力（１３ｄ）とを備える第２のフィードバック・ループ（１３）とを備える、請求項６に記載の近端漏話を減衰させるハイブリッド回路（２）。
8. 前記調整可能なインピーダンス構成要素（Ｚａ）が、第１の抵抗（Ｒ）と直列のコンデンサ（Ｃ）を備え、前記第１の抵抗（Ｒ）と前記コンデンサ（Ｃ）どちらも第２の抵抗（Ｒ３）と並列であり、前記第１および第２の抵抗が接地に接続され、前記第１の抵抗（Ｒ）とコンデンサ（Ｃ）の間に第１の接続点（Ｖｃ）が位置し、前記調整可能なインピーダンス構成要素（Ｚａ）がまた、２つの入力をもつ乗算器（１５）を備え、一方が、前記分圧器の前記第２の分岐抵抗（Ｒ２）と前記調整可能なインピーダンス構成要素（Ｚａ）の間に位置する第２の接続点（Ｖ３）に結合され、また他方が、前記第２のフィードバック・ループの前記出力（１３ｄ）に結合された前記調整可能なインピーダンス構成要素（Ｚａ）の前記制御入力であり、前記乗算器（１５）の前記出力が、前記第１の抵抗（Ｒ）とコンデンサ（Ｃ）の間に位置する前記第１の接続点（Ｖｃ）に結合される、請求項７に記載の近端漏話を減衰させるハイブリッド回路（２）。
9. 前記第１のフィードバック・ループ（９）が、減算器（１７）であって、
   第１の平均演算器（２１）を介して第１の乗算器（１９）の出力に結合されたポジティブ入力であって、前記第１の乗算器（１９）の入力が、前記分圧器（８）の前記第１の分岐（１０）と第２の分岐（１２）の間の前記接続ノード（Ｖｅ）に、また前記ハイブリッド入出力ノード（Ｖｂ）にそれぞれ結合される、ポジティブ入力と、
   第２の平均演算器（２５）を介して第２の乗算器（２３）の出力に結合されたネガディブ入力であって、前記第２の乗算器（２３）の入力が、前記分圧器（８）の前記第１の分岐（１０）と第２の分岐（１２）の間の前記接続ノード（Ｖｅ）に、また第３の乗算器（２７）にそれぞれ結合され、前記第３の乗算器（２７）が、前記分圧器（８）の前記第１の分岐（１０）と第２の分岐（１２）の間の前記接続ノード（Ｖｅ）に、また定数演算器（２８）を介して前記減算器（１７）の出力に結合された入力を有し、前記第３の乗算器（２７）の出力が前記第１のフィードバック・ループ（９）の出力（９ｃ）である、ネガディブ入力とを有する減算器（１７）を備える、請求項７または８に記載の近端漏話を減衰させるハイブリッド回路（２）。
10. 前記第２のフィードバック・ループ（１３）が、減算器（２９）であって、
    第１の平均演算器（３３）を介して第１の乗算器（３１）の出力に結合されたネガディブ入力であって、前記第１の乗算器（３１）の入力が、前記ハイブリッド入出力ノード（Ｖｂ）に、また遅延演算器（３５）を介して前記前記ハイブリッド回路（２）の前記入力ノード（Ｖｔ１）にそれぞれ結合される、ネガディブ入力と、
    第２の平均演算器（３９）を介して第２の乗算器（３７）に結合されたポジティブ入力であって、前記第２の乗算器（３７）の入力が、前記第１のフィードバック・ループ（９）の前記出力（９ｃ）に、また前記遅延演算器（３５）を介して前記ハイブリッド回路（２）の前記入力ノード（Ｖｔ１）にそれぞれ結合され、前記減算器（２９）の出力が定数演算器（３０）の入力に結合され、前記定数演算器（３０）の出力（３０ａ）が前記第２のフィードバック・ループ（１３）の前記出力（１３ｄ）である、ポジティブ入力とを有する減算器（２９）を備える、請求項７乃至９のいずれか１項に記載の近端漏話を減衰させるハイブリッド回路（２）。
11. 前記第１のフィードバック・ループ（９）が、前記ハイブリッド入出力ノード（Ｖｂ）に結合されたポジティブ入力と、第１の乗算器（４３）の出力に結合されたネガディブ入力とを有する減算器（４１）を備え、前記減算器（４１）の出力が第２の乗算器（４５）の第１の入力に結合され、一方前記第２の乗算器（４５）の第２の入力が、前記分圧器（８）の前記第１の分岐（１０）と第２の分岐（１２）の間の前記接続ノード（Ｖｅ）に結合され、前記第２の乗算器（４５）の出力が、平均演算器（４７）を介して定数演算器（４８）に結合され、前記定数演算器（４８）の出力（４８ａ）が、前記第１の乗算器（４３）の第１の入力に結合され、一方前記第１の乗算器（４３）の第２の入力が、前記分圧器（８）の前記第１の分岐（１０）と第２の分岐（１２）の間の前記接続ノード（Ｖｅ）に結合され、前記第１の乗算器（４３）の出力がまた、前記第１のフィードバック・ループ（９）の前記出力（９ｃ）である、請求項７、８、または１０に記載の近端漏話を減衰させるハイブリッド回路（２）。
12. 前記第２のフィードバック・ループ（１３）が、前記第１のフィードバック・ループ（９）の前記出力（９ｃ）に結合されたポジティブ入力と、前記ハイブリッド入出力ノード（Ｖｂ）に結合されたネガディブ入力とを有する減算器（４９）を備え、前記減算器（４９）の出力（４９ａ）が乗算器（５１）の第１の入力に結合され、一方前記乗算器（５１）の第２の入力が、遅延演算器（５３）を介して前記ハイブリッド回路（２）の前記入力ノード（Ｖｔ１）に結合され、前記乗算器（５１）の出力が、平均演算器（５５）を介して定数演算器（５４）に結合され、前記定数演算器（５４）の出力（５４ａ）がまた、前記第２のフィードバック・ループ（１３）の前記出力（１３ｄ）である、請求項７、８、９、または１１に記載の近端漏話を減衰させるハイブリッド回路（２）。

Images