JP2011516945A - マルチプロセッサメッシュベースシステムにおいて階層ルーティングを行う方法および装置 - Google Patents

マルチプロセッサメッシュベースシステムにおいて階層ルーティングを行う方法および装置 Download PDF

Info

Publication number
JP2011516945A
JP2011516945A JP2011501023A JP2011501023A JP2011516945A JP 2011516945 A JP2011516945 A JP 2011516945A JP 2011501023 A JP2011501023 A JP 2011501023A JP 2011501023 A JP2011501023 A JP 2011501023A JP 2011516945 A JP2011516945 A JP 2011516945A
Authority
JP
Japan
Prior art keywords
region
node
destination
packet
rectangular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011501023A
Other languages
English (en)
Other versions
JP5553413B2 (ja
Inventor
バイダイア、アニルダハ、エス.
ジャヤシムハ、ドッダバルラパー、エヌ.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2011516945A publication Critical patent/JP2011516945A/ja
Application granted granted Critical
Publication of JP5553413B2 publication Critical patent/JP5553413B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W40/00Communication routing or communication path finding
    • H04W40/24Connectivity information management, e.g. connectivity discovery or connectivity update
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/04Interdomain routing, e.g. hierarchical routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W40/00Communication routing or communication path finding
    • H04W40/24Connectivity information management, e.g. connectivity discovery or connectivity update
    • H04W40/32Connectivity information management, e.g. connectivity discovery or connectivity update for defining a routing cluster membership
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W84/00Network topologies
    • H04W84/18Self-organising networks, e.g. ad-hoc networks or sensor networks

Abstract

【課題】 メッシュシステムにおいて階層ルーティングを行う方法および装置を提供する。
【解決手段】 当該方法は、複数のノードを含むメッシュネットワークを、それぞれが少なくとも1つのノードを含む複数のパーティションに分割する段階420と、1のパーティションを複数の矩形領域に分割する段階430と、複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定する段階440と、複数の矩形領域のうち1つの矩形領域内のソースノードから、同じ矩形領域内のデスティネーションノードまでの領域ルートを提供する段階450とを備えるとしてよい。当該方法はさらに、パーティションルートおよび領域ルートを用いて、ソース領域内のソースノードからデスティネーション領域内のデスティネーションノードまでパケットをルーティングする段階460を備えるとしてよい。
【選択図】 図1

Description

本開示は、マルチプロセッサメッシュベースシステムに関する。本開示は特に、メッシュシステムにおいて階層ルーティングを行う方法および装置に関する。
現在、単一ダイアーキテクチャおよびマルチダイアーキテクチャにおいて、数十個から数百個のプロセッシングコアを備えるプロセッサを将来的に使用することが期待されている。2次元メッシュインターコネクトは、これらのプロセッシングコアと他のオンダイの処理素子および入出力素子との間のスケーラブルオンダイ通信ファブリックの有力な候補として期待されている。このように多数のコアは、複数のサーバ機器、演算機器、またはホスト機器、およびその他の利用モデルについて、パーティション化されて利用されることが期待されている。このような製品アーキテクチャでは、複数のパーティションにおいて性能および障害を分離することも要件または特徴として備えることと期待されている。
性能分離については、矩形パーティション・サブメッシュ構造を利用することができる。2次元メッシュネットワークでは、次元的秩序化ルーティング、XYルーティングとしても知られる方式をルーティングアルゴリズムとして利用することができる。しかし、矩形パーティション構造の要件によれば、パーティション割り当てまたはパーティション管理において制限が非常に多くなる可能性がある。現在のパーティション化方法では、非矩形パーティション構造による性能分離が可能ではない。また、現在のパーティション方法によれば、性能または障害を分離する機能を維持しつつ、パーティションの割り当て/割り当て解除またはサイズ変更に関して選択肢を持つパーティション管理ソフトウェアが実現されていない。
2次元メッシュにおいて1以上のノードを含むノード群等のパーティションを複数形成するには、任意の方法を用いるとしてよい。パーティションが含むノードが隣接または近接するノードに限定されない場合、例えば、論理クラスタまたは論理パーティションにグループ化されている分離または隔離されたノードをパーティションが含む場合、複数のパーティションがインターコネクトファブリックのリンクを共有する可能性がある。この場合、ある1つのパーティション内のノードの性能または障害が他のパーティションのノードの性能または障害に影響を及ぼす危険性がある。性能分離または障害分離を実現するためには、仮想チャネルまたは物理チャネル、および、関連制御ロジック等、非常に多くのインターコネクトリソースを追加する必要がある。先行技術に係るシステムが有する上述およびその他の問題を解決するべく、メッシュシステムにおいて階層ルーティングを行う方法および装置が必要とされている。
本開示の利点および特徴をどのように実現するかを説明するべく、背景技術では簡単に記載したが、添付図面に図示した本開示の具体的な実施形態を参照しつつ、本開示をより具体的に説明する。添付図面は本開示の典型的な実施形態を図示しているに過ぎず、本開示の範囲を限定するものと解釈されるべきではないと理解されたい。本開示は、添付図面を参考にしてさらに具体的且つ詳細に記載および説明する。添付図面は以下の通りである。
一実施形態に係る装置の一例を示すブロック図である。 一実施形態に係る非矩形パーティションおよび矩形パーティションの例を示す図である。 一実施形態に係るO型パーティションの階層ルーティングプロセスの一例を示す図である。 一実施形態に係る階層ルーティングフローの処理の一例を示すフローチャートである。 別の実施形態に係る階層ルーティングフローの処理の一例を示すフローチャートである。
図1は、一実施形態に係るシステムまたは装置100の一例を示すブロック図である。装置100は、複数のノードを有するメッシュネットワーク110を備えるとしてよい。各ノードは、例えばインターコネクトルータを表すとしてよく、任意でプロセッサ等の演算素子をさらに含むとしてよい。装置100はさらに、メッシュネットワーク110に結合されたコントローラ140を備えるとしてよく、コントローラ140は、ルーティング初期化モジュール145を有する。コントローラ140およびルーティング初期化モジュール145の機能の一部または全ては、メッシュネットワーク110のノードの間で分散されるとしてよい。例えば、各ノードは、ローカルルーティング制御モジュール147を含むとしてよい。コントローラ140は、各パーティションの性能分離要件に応じて、各パーティションについてルーティングアルゴリズムを初期化することができる。ルーティング初期化モジュール145は、メッシュネットワーク110を複数のパーティション120および130に分割することができる。各パーティションは、少なくとも1つのノードを含むものとする。例えば、1つのパーティション120は、ノード1、2、3、11、12および13を含むとしてよい。ルーティング初期化モジュール145は、1のパーティション120を複数の矩形領域122、124、および126に分割することができる。尚、領域122がノード11を含み、領域124がノード1および12を含み、領域126がノード2、3、および13を含むとしてよい。各ノードが含むローカルルーティングモジュール147またはルーティング初期化モジュール145は、複数の矩形領域120のソース領域124からデスティネーション領域126までのパーティションルートを決定することができる。ルーティング初期化モジュール145またはローカルルーティングモジュール147は、複数の矩形領域のうち所与の1つの矩形領域に含まれる領域ソースノード2から、複数の矩形領域のうち当該所与の矩形領域に含まれる領域デスティネーションノード3までの領域ルートを提供することができる。ローカルルーティングモジュール147またはルーティング初期化モジュール145は、ソース領域124に含まれるソースノード1からデスティネーション領域126に含まれるデスティネーションノード3まで、パーティションルートおよび領域ルートを用いて、パケットをルーティングすることができる。
ルーティング初期化モジュール145は、少なくとも2つのパーティション120および130の間で性能を分離しつつ、メッシュネットワーク110を分割して非矩形パーティションを実現することができる。ルーティング初期化モジュール145は、複数の矩形領域122、124、および126のそれぞれのソースノードから複数の矩形領域122、124、および126のそれぞれのデスティネーションノードまでの領域ルートを特定することによって、領域ルートを提供することができる。
ルーティング初期化モジュール145は、パケットに、パケットデスティネーション領域識別子およびパケットデスティネーションノード領域内識別子を割り当てることができる。ルーティング初期化モジュール145は、ノードに、ノード領域識別子およびノード領域内識別子を割り当てることができる。複数のノードのうち1つのノードはルーティング比較モジュールを含むとしてよく、当該ルーティング比較モジュールは、パケットデスティネーション領域識別子とノード領域識別子とを比較して、当該パケットがデスティネーション領域に到達したか否かを判断し、パケットデスティネーションノード領域内識別子とノード領域識別子とを比較して、当該パケットがデスティネーション領域内のデスティネーションノードに到達したか否かを判断する。メッシュネットワーク110のそれぞれのノードは、1または複数のダイに設けられている複数のプロセッシングコアであってよい。
例えば、サブメッシュ構造または矩形パーティション構造を性能分離に利用することができる。次元的秩序化ルーティングは、2次元および多次元のメッシュネットワークでルーティングアルゴリズムとして利用することができる。2次元メッシュネットワークにおける次元的秩序化ルーティングは、XYルーティングとも呼ばれる。しかし、矩形パーティション構造の要件によれば、パーティション割り当てまたはパーティション管理において制限が非常に多くなる可能性がある。本明細書で開示する階層ルーティング方式によれば、非矩形パーティション構造にまで性能分離を拡張することができ、パーティション管理ソフトウェアにおいて、性能または障害を分離する機能を維持しつつ、パーティションの割り当て/割り当て解除またはサイズ変更に関する選択肢を増やすことができる。
2次元メッシュにおいて1以上のノードを含むノード群等のパーティションを複数形成するには、任意の方法を用いるとしてよい。パーティションが含むノードが隣接または近接するノードに限定されない場合、例えば、論理クラスタまたは論理パーティションにグループ化されている分離または隔離されたノードをパーティションが含む場合、複数のパーティションがインターコネクトファブリックのリンクを共有する可能性がある。これは、ある1つのパーティション内のノードの性能または障害が他のパーティションのノードの性能または障害に影響を及ぼし得ることを示唆している。性能分離または障害分離を実現するためには、仮想チャネルまたは物理チャネル等、インターコネクトリソースを追加する必要がある場合がある。本開示では、矩形形状のみに限定することなく特定のパーティション形状を要件とすることによって、インターコネクトリンクに仮想チャネルまたは物理チャネルを追加してハードウェアの構成をさらに複雑にすることなく、性能分離を実現することができる。
例えば、矩形パーティションは、パーティション130のように、1つの連続したパーティション内に矩形形状に配置されている複数のノードを全て含むノード群であってよい。メッシュ内のノード間通信で利用される最小限ルーティングアルゴリズム、例えば、XYルーティング等の次元的秩序化ルーティングでは、矩形パーティションは、当該パーティションの外部のリンクまたはルータに対する「スピルオーバー」トラフィックを有さない場合がある。装置100で可能とされるパーティションが矩形パーティションのみである場合、デフォルトルーティングアルゴリズムを用いて全てのパーティションにわたって性能分離を実現することができる。尚、全てのパーティションが矩形形状であれば、デフォルトルーティングアルゴリズムは、最小限のXYルーティングまたはその他の任意の最小限ルーティングアルゴリズムであってよい。
所与のパーティションのみに性能分離の要件が課されている場合、性能分離を維持しつつ、パーティション化する際の制約を緩和することが可能であるとしてよい。矩形パーティションは、性能分離を要件としないその他のパーティションと共に形成されるとしてもよい。このように、1以上の矩形パーティション群(RGoP)の一部であるという要件を他のパーティションに課すことで、性能分離をサポートすることができる。
RGoPは、パーティションを複数含むパーティション群であり、当該パーティションは、矩形状または連続的という条件を満たしていてもいなくてもよいが、全体としては矩形形状を持つ。装置100において複数のRGoPが存在すれば、性能分離を必要としないパーティションは、1つが複数のRGoPにまたがることはないとしてよい。例えば、1つのRGoPの中に完全に含まれるとしてよい。RGoPに含まれる各パーティションに対する制約は緩和されているので、パーティション内トラフィックは、同じRGoP内のほかのパーティションへとスピルオーバーする可能性がある。これは、RGoPを構成するパーティションについては性能分離が期待されていないので、容認され得る。しかし、メッシュ全体にわたって利用されているものと同じ最小限ルーティングアルゴリズムを利用する場合、全体としては、RGoPを構成するパーティションからのトラフィックは、当該RGoP外にスピルオーバーしてはならない。
図2は、一実施形態に係る非矩形パーティションおよび矩形パーティション210、220、230、および240の例を示す図である。非矩形パーティションは、静的または動的なパーティション化に従って厳密に矩形割り当てを行った結果として発生し得る内部フラグメンテーションまたは外部フラグメンテーションに対処する際に、考慮される必要がある。フラグメンテーションの程度は、パーティションサイズの変更幅が大きい場合に、特に高くなる可能性がある。パーティション割り当て方針は、矩形パーティションの方が優先されるとしても非矩形パーティションを可能としている場合の方が、制限は少なくなるとしてよい。矩形パーティションが優先される場合、非矩形パーティションの割り当は、1以上の矩形パーティションを「クッキーの抜き型」で抜くように割り当てた後の残りを元にして行われるとしてよい。このようなパーティションの例として、参照番号210、220、230および240で示すように、C字形、U字形、E字形、H字形、L字形、T字形等のパーティションが考えられ得る。
非矩形パーティションが存在する場合に性能分離を実現するには、上述の方法とは異なる解決方法が必要となり得る。パーティション130のような矩形パーティションでの性能分離には、単一のグローバルルーティングアルゴリズムまたはメッシュ内ルーティングアルゴリズムを用いれば十分であったが、このようなルーティングアルゴリズムは、パーティション120のような非矩形パーティションの場合に確実に分離させる上では、適切でない場合がある。非矩形パーティションにおけるパーティション内通信が各パーティション外に漏れないようにするためには、別のパーティション固有ルーティングアルゴリズムが必要となると考えられる。
本開示によれば、上述したような十分な性能特性を持つ非矩形パーティション用ルーティングアルゴリズムが提供される。本開示によれば、ルーティングデッドロックの発生を確実に防ぐことが可能で、且つ、最悪の場合よりは良好な性能特性を得ることができる。
図3は、一実施形態に係るO字型パーティション用の階層ルーティングプロセス300の一例を示す図である。所与の制約が課された非矩形パーティションを、矩形部等の領域を複数接続して形成することができる。例えば、O字型パーティション310は、4つの矩形320を、矩形30、31、32、および33がそれぞれ2つのほかの矩形に隣接するように並べて、リング状に配置することで形成されていると考えることができる。このように矩形部をどのように並べて接続するかその並べ方および呼び方は、任意の非矩形パーティションについて、いくつか考えられ得る。このような矩形部の並べ方は、ルーティングアルゴリズムが構成される非矩形パーティションのいずれについても決定され得る。別の例を挙げると、O字型パーティション310は、8つの矩形325を、矩形41−48がそれぞれほかの2つの矩形と隣接するように並べて、リング状に配置することで形成されていると考えることもできる。図示されているように8つの矩形領域が配置されている場合、パケットは、デスティネーション領域までの移動において各領域で一方向にのみ、水平方向または垂直方向にのみ移動する必要があるとしてよい。
所与の非矩形パーティション用のルーティングアルゴリズムを構築するための階層ルーティングについて説明すると、各矩形部30、31、32、および33は「スーパーノード」として扱われ得る。隣接する矩形部のスーパーノードは、「スーパーエッジ」によって接続され得る。こうして、所与の非矩形パーティションは、接続された状態のスーパーグラフ330として表すことができる。このスーパーグラフ330から、スパニングツリー340が形成され得る。
ソースノードおよびデスティネーションノードから成る所与のノード対における階層ルーティング方法は、2段階で実行され得る。第1の段階では、スーパーグラフのスパニングツリーにおいて上下ルーティングに基づき、ソーススーパーノードからデスティネーションスーパーノードへの経路を取り得る。デスティネーションスーパーノードに到達すれば、デスティネーションノードへのルーティングを一の矩形部内において行い、この場合には任意のデッドロック・フリー・メッシュ・ルーティング・アルゴリズムを利用することができる。デッドロックの発生を防ぐべく、これら2つの階層ルーティング段階は別々の仮想ネットワークで実行され得る。各段階は独立して、デッドロックが発生しないように制御されるとしてよい。また、これら2つの段階は、順序を厳密に守って実行され、第1の段階が例えば上下ルーティングを利用し、第2の段階はデスティネーション矩形部内でのルーティングを利用する。このため、階層ルーティング方法を用いて設計されるルーティングアルゴリズムは、各段階でデッドロックが発生せず別個のネットワークでルーティングされるので、デッドロックの発生を防ぐことができる。当該アルゴリズムは、以下のような擬似コードで表され得る。
Figure 2011516945
各ルータに完全なルーティングテーブルを準備し、メッセージクラス毎に1つの追加仮想チャネルを用意することによって、階層ルーティングの汎用化ハードウェア実装が可能となる。次元的秩序化ルーティング(DOR)、つまり、XYルーティング用に最適化されたルータを用いる場合、階層ルーティングは、各ノードIDを2つの別個の部分、つまり、メッシュ/矩形ID等のノード領域識別子と、メッシュ内IDまたは矩形内ID等の領域内識別子とに分割することによって実施され得る。矩形IDは、パーティション固有のIDであってよい。矩形内IDは、メッセージがデスティネーション矩形部に到達すると、ベースラインDORルーティングを用いてデスティネーションノードへとルーティングされるように、グローバルノードIDと同一とすることができる。これによって、矩形パーティション用のデフォルトDORルーティングアルゴリズム、および、ノードが実際には矩形IDを持つように拡張されている制限付非矩形パーティション用の階層ルーティングの両方を用いて、性能分離がサポートされ得る。追加ビットを用いて、ルーティングにデフォルトルーティングまたは階層ルーティングのいずれを利用するかを示すとしてよい。完全ルーティングテーブルではなく部分ルーティングテーブルを利用することができる。部分ルーティングテーブルのサイズは、メッシュインターコネクトでサポートされている矩形部の最大数と等しいとしてよい。所与の非矩形パーティション内のルータは、当該パーティション用の階層ルーティングアルゴリズムで適切にプログラミングされ得る。
図4は、一実施形態に係る階層ルーティングフローの処理の一例を示すフローチャート400である。ブロック410において、フローチャート400が開始される。ブロック420において、フローチャート400は、複数のノードを含むメッシュネットワークを複数のパーティションに分割する。尚、各パーティションは、少なくとも1つのノードを含む。複数のパーティションのうち第1のパーティションと、複数のパーティションのうち第2のパーティションとの間では、性能分離が実現され得る。メッシュネットワークを分割することによって、任意の2つのパーティション間において性能分離を実現しつつ、非矩形パーティションを画定することができる。
ブロック430において、フローチャート400は、1のパーティションを複数の矩形領域に分割するとしてよい。フローチャート400は、1のパーティションを分割した後、これら複数の矩形領域から成るツリーを形成するとしてよい。複数の矩形領域は、複数の隣り合う矩形領域であってよい。ブロック440において、フローチャート400は、複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定するとしてよい。フローチャート400は、上下ルーティングを利用して、複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定するとしてよい。
ブロック450において、フローチャート400は、複数の矩形領域のうち1つの矩形領域内の領域ソースノードから、同じ矩形領域内の領域デスティネーションノードまでの領域ルートを取得するとしてよい。領域ルートを取得することは、複数の矩形領域の各矩形領域内の領域ソースノードから、同じ矩形領域内の領域デスティネーションノードまでの領域ルートを取得することを含むとしてよい。領域ルートを取得することはさらに、デスティネーション領域内のソースノードから、デスティネーション領域内のデスティネーションノードまでの領域ルートを取得することを含むとしてよい。ブロック460において、フローチャート400は、パーティションルートおよび領域ルートを用いて、ソース領域内のソースノードから、デスティネーション領域内のデスティネーションノードまでパケットをルーティングするとしてよい。パケットをルーティングする際には、最初にデッドロックフリーパーティションルートを用いて、その後デッドロックフリー領域ルートを用いて、ソース領域内のソースノードから、デスティネーション領域内のデスティネーションノードまでパケットをルーティングすることによって、デッドロックフリーを実現するとしてよい。ブロック470において、フローチャート400は終了するとしてよい。
図5は、別の実施形態に係る階層ルーティングフローの処理の一例を示すフローチャート500である。ブロック510において、フローチャートが開始される。ブロック520において、フローチャート500は、パケットに対して、パケットデスティネーション領域識別子およびパケットデスティネーションノード領域内識別子を割り当てるとしてよい。ブロック530において、フローチャート500は、ノードに対して、ノード領域識別子および領域内識別子を割り当てるとしてよい。ブロック540において、フローチャート500は、デスティネーションノードまでのパケットの経路上の次のノードにパケットをメッシュ間ルーティングするとしてよい。ブロック550において、フローチャート500は、パケットおよびノードの識別子を検査するとしてよい。ブロック560において、フローチャート500は、パケットデスティネーション領域識別子と、ノード領域識別子とを比較して、識別子同士が一致するか否か、および、パケットがデスティネーション領域に到達したか否かを判断するとしてよい。パケットデスティネーション領域識別子と、ノード領域識別子とが一致しない場合は、フローチャート500は、ブロック540においてパケットを次のノードにルーティングするとしてよい。
パケットデスティネーション領域識別子と、ノード領域識別子とが一致すれば、フローチャート500は、ブロック565において、デスティネーション領域内で次のノードにパケットをメッシュ内ルーティングするとしてよい。ブロック570において、フローチャート500は、パケットおよびノードの識別子を検査するとしてよい。ブロック575において、フローチャート500は、パケットデスティネーションノード領域内識別子と、ノード領域内識別子とを比較して、識別子同士が一致するか否か、および、パケットがデスティネーション領域内のデスティネーションノードに到達したか否かを判断するとしてよい。識別子同士が一致しない場合、フローチャート500は、ブロック565において次のノードにパケットをルーティングするとしてよい。識別子同士が一致する場合、フローチャート500は、ブロック580においてデスティネーションに到達したと判断するとしてよい。ブロック585において、フローチャート500は終了するとしてよい。
このように、本開示は、さまざまな利点の中でも特に、メッシュインターコネクトファブリックにおけるパーティション化方法および性能/障害/信頼性分離という特徴を実現することができる。本開示は、メッシュインターコネクトを利用するマルチノード/マルチソケット・スケーラブル・マルチプロセッサにおけるパーティション化方法および性能分離方法にも応用可能である。本開示では、非矩形パーティションを有する2次元メッシュにおいて性能分離を実現するべく2段階階層ルーティングアルゴリズムを利用するとしてよい。本開示によれば、性能/障害分離を維持しつつ、より制約が多い矩形パーティション限定方法ではなく、非矩形パーティションの利用が可能となる。アーキテクチャ実装には、XYルーティング用に最適化されたルータ設計を利用するとしてよい。分離の要件は、各パーティションが性能分離を要件とするというレベルから、複数のパーティションを含むパーティション群が性能分離を要件とするというレベルまで緩和することができ、同じルーティングアルゴリズムを利用することができる。本開示は、制限が課された非矩形パーティション化でも利用可能である。
本開示はまた、ルーティングアルゴリズム、例えば、インターコネクトネットワークにおける送り手ノードからデスティネーションノードまで、データパケット/メッセージを正しくルーティングする技術を提供する。本開示は、2次元メッシュ(2Dメッシュ)および多次元インターコネクトネットワークにおけるルーティングアルゴリズムに関するとしてよい。
本開示はさらに、互いに接続された隣接するノードからなるノードクラスタであるパーティションを2以上有する2次元または多次元のメッシュ用に、パーティション間での分離をサポートするべく設計されているルーティングアルゴリズムを利用することができる。パーティション間での分離とは、ある1つのパーティション内のノード同士の間のみで通信が可能となる必要がある、例えば、データパケット/メッセージの送信が可能となる必要があることを意味しているとしてよい。互いに別個のパーティションに含まれるノード同士は、通信を執り行う必要がない。分離とは、性能、障害、またはセキュアなドメインを1つのパーティション内に限定する機能も意味するとしてよい。各パーティションのサブネットワークの形状またはトポロジーは、矩形またはサブメッシュ形状である必要はない。本開示によれば、メッシュにおけるマルチタスク環境でパーティション化またはタスク割り当てを行う際の制約を低減することができる。このようなメッシュにおけるマルチタスク環境では、タスク割り当てを簡略化することと、ルーティング問題を解決することと、分離を実現することとを目的として、サブメッシュ割り当てまたは矩形割り当てと呼ばれるように、小型メッシュにタスクを割り当てる。本開示はさらに、全てのパーティション内通信をパーティションに含まれるノード間の通信リンクに限定して、別のパーティションの性能、複数種類の障害、および、失われた信頼性から悪影響を受けないようにすることによって、分離を実現するルーティングアルゴリズムを提供することができる。当該ルーティングアルゴリズムによれば、2次元メッシュで非矩形パーティションが形成される場合であっても分離を実現することができる。当該ルーティングアルゴリズムは、デッドロックフリー且つライブロックフリーとすることができ、パーティションについて性能分離および障害分離を実現することができる。
非矩形パーティションはそれぞれ、互いに隣接している小型矩形領域から構成されるとしてよい。ルーティングアルゴリズムは、2段階階層方式を利用するとしてよい。第1の段階において、あるパーティションのソース領域、例えば、小型矩形領域から、デスティネーション領域までのルーティングを行うとしてよい。第2の段階において、デスティネーション矩形領域内で所望のデスティネーションノードに到達するようにルーティングを行うとしてよい。
本開示に係る方法は、プログラミングされたプロセッサで実装されることが好ましい。しかし、本開示に係るコントローラ、フローチャート、およびモジュールは、汎用あるいは特定用途向けのコンピュータ、プログラミングされたマイクロプロセッサあるいはマイクロコントローラおよび周辺集積回路素子、集積回路、ディスクリート素子回路等のハードウェア電子回路あるいは論理回路、プログラム可能ロジックデバイス等で実装されるとしてもよい。概して、有限ステートマシンが設けられており、且つ、添付図面に示したフローチャートを実装することが可能なデバイスであれば、どのようなデバイスであっても本開示に係るプロセッサ機能を実装するべく利用され得る。
本開示は具体的な実施形態を参照しつつ説明してきたが、多くの代替例、変形例、および変更例を含むことが当業者には明らかである。例えば、実施形態に係るさまざまな構成要素については、他の実施形態に係る構成要素との交換、追加、または置換が可能であるとしてよい。また、各図に示した要素は全てが、本明細書に開示した実施形態に係る処理を実行する上で必要なわけではない。例えば、開示した実施形態が属する技術分野における当業者であれば、独立請求項の要素のみを利用することによって、本開示の教示内容を利用することができるであろう。したがって、本明細書に記載する本開示の好ましい実施形態は、本開示を例示するためのものであって、限定するものではない。本開示の精神および範囲を逸脱することなく、さまざまな点で変更するとしてよい。例えば、XYルーティングに代えて、任意の最小限メッシュルーティングアルゴリズムを利用することができる。また、より高次元については、3次元における非立方体パーティションおよびより高次元でのパーティションに対して同様の方法を利用することができる。
本文献では、「第1」、「第2」等の相対的な用語を利用するが、ある実体または動作を他の実体または動作から区別する際に、これらの実体または動作の間に実在する関係または順序を必ずしも必要または示唆することなく区別するためのみに利用する。「備える」という用語は、非排他的に包含することを意味することを意図しており、一連の素子を「備える」プロセス、方法、物品、または装置は、記載した素子のみを含むものではなく、明示的に記載されていない、または、そのようなプロセス、方法、物品、または、装置に内在しないその他の素子をも含むとしてよい。素子の前に「a」、「an」等が付与されている場合、他に制約がない限り、当該素子を「備える」プロセス、方法、物品、または装置において同一の素子がほかにも複数存在することを除外するものではない。また、「別の」という用語は、少なくとも2つ目のもの、または、それ以上のものを指し示すと定義される。「含む」、「有する」等の用語は、本明細書で使用する場合、「備える」と同じ意味を持つと定義される。

Claims (20)

  1. 複数のノードを含むメッシュネットワークを、それぞれが少なくとも1つのノードを含む複数のパーティションに分割する段階と、
    1のパーティションを複数の矩形領域に分割する段階と、
    前記複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定する段階と、
    前記複数の矩形領域のうち1つの矩形領域内の領域ソースノードから、同じ矩形領域内の領域デスティネーションノードまでの領域ルートを提供する段階と、
    前記パーティションルートおよび前記領域ルートを用いて、前記ソース領域内のソースノードから前記デスティネーション領域内のデスティネーションノードまでパケットをルーティングする段階と
    を備える方法。
  2. 前記複数の矩形領域は、複数の隣接する矩形領域を含む請求項1に記載の方法。
  3. 前記複数のパーティションのうち第1のパーティションと、前記複数のパーティションのうち第2のパーティションとの間では性能分離が実現されている請求項1に記載の方法。
  4. 前記メッシュネットワークを分割する場合には、任意の2つのパーティション間で性能分離を実現しつつ、非矩形パーティションに分割させる請求項1に記載の方法。
  5. 前記領域ルートを提供する段階は、前記複数の矩形領域のうちそれぞれの矩形領域内の領域ソースノードから、同じ矩形領域内の領域デスティネーションノードまでの領域ルートを提供する段階を有する請求項1に記載の方法。
  6. パケットに、パケットデスティネーション領域識別子およびパケットデスティネーションノード領域内識別子の両方を割り当てる段階をさらに備える請求項1に記載の方法。
  7. ノードに、ノード領域識別子およびノード領域内識別子の両方を割り当てる段階と、
    前記パケットデスティネーション領域識別子を前記ノード領域識別子と比較して、前記パケットが前記デスティネーション領域に到達したか否かを判断する段階と
    をさらに備える請求項6に記載の方法。
  8. 前記パケットデスティネーションノード領域内識別子を前記ノード領域内識別子と比較して、前記パケットが前記デスティネーション領域内の前記デスティネーションノードに到達したか否かを判断する段階をさらに備える請求項7に記載の方法。
  9. パケットデスティネーションノード領域内識別子およびパケットデスティネーション領域識別子を検査する段階と、
    前記パケットデスティネーション領域識別子をノード領域識別子と比較して、前記パケットが前記デスティネーション領域に到達したか否かを判断する段階と、
    前記パケットが前記デスティネーション領域に到達していれば、前記パケットデスティネーションノード領域内識別子をノード領域内識別子と比較して、前記パケットが前記デスティネーションノードに到達したか否かを判断する段階と
    をさらに備える請求項1に記載の方法。
  10. 前記領域ルートを提供する段階は、前記デスティネーション領域内の領域ソースノードから前記デスティネーション領域内の領域デスティネーションノードまでの領域ルートを提供する段階を有する請求項1に記載の方法。
  11. 前記複数の矩形領域を含むツリーを作成する段階
    をさらに備え、
    前記決定する段階は、上下ルーティングを用いて、前記複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定する段階を有する請求項1に記載の方法。
  12. 前記パケットをルーティングする段階は、最初にデッドロックフリーパーティションルートを用いて、その後にデッドロックフリー領域ルートを用いて、前記ソース領域内の前記ソースノードから前記デスティネーション領域内の前記デスティネーションノードまで前記パケットをルーティングすることによって、デッドロックフリーとなる請求項1に記載の方法。
  13. 複数のノードを有するメッシュネットワークと、
    前記メッシュネットワークに結合されているコントローラと、
    前記複数のノードのうち1つのノードに結合されている少なくとも1つのローカルルーティングモジュールと
    を備え、
    前記コントローラは、前記メッシュネットワークを、それぞれが少なくとも1つのノードを含む複数のパーティションに分割し、且つ、1のパーティションを複数の矩形領域に分割するルーティング初期化モジュールを有し、
    前記少なくとも1つのローカルルーティングモジュールは、前記複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定し、前記複数の矩形領域のうち1つの矩形領域内の領域ソースノードから、前記複数の矩形領域のうち前記1つの矩形領域内の領域デスティネーションノードまでの領域ルートを提供し、前記パーティションルートおよび前記領域ルートを用いて、前記ソース領域内のソースノードから前記デスティネーション領域内のデスティネーションノードまでパケットをルーティングする装置。
  14. 前記ルーティング初期化モジュールは、少なくとも2つのパーティション間で性能分離を実現しつつ、非矩形パーティションへの分割が可能となるように前記メッシュネットワークを分割する請求項13に記載の装置。
  15. 前記少なくとも1つのローカルルーティングモジュールは、前記複数の矩形領域のうちそれぞれの矩形領域内の領域ソースノードから、前記複数の矩形領域のうちそれぞれの矩形領域内の領域デスティネーションノードまでの領域ルートを提供することによって、領域ルートを提供する請求項13に記載の装置。
  16. 前記ルーティング初期化モジュールは、パケットに、パケットデスティネーション領域識別子およびパケットデスティネーションノード領域内識別子を割り当て、ノードに、ノード領域識別子およびノード領域内識別子を割り当てる請求項13に記載の装置。
  17. 前記少なくとも1つのローカルルーティングモジュールは、前記パケットデスティネーション領域識別子を前記ノード領域識別子と比較して、前記パケットが前記デスティネーション領域に到達したか否かを判断し、且つ、前記パケットデスティネーションノード領域内識別子を前記ノード領域内識別子と比較して、前記パケットが前記デスティネーション領域内の前記デスティネーションノードに到達したか否かを判断するルーティング比較モジュールを有する請求項16に記載の装置。
  18. 前記ルーティング初期化モジュールはさらに、複数のパーティションのそれぞれを、性能分離が実現されている複数の矩形領域に分割する請求項13に記載の装置。
  19. 複数のノードを含むメッシュネットワークを、それぞれが少なくとも1つのノードを含む複数のパーティションに分割し、前記複数のパーティションのうち少なくとも1つのパーティションと、少なくとも1つのほかのパーティションとの間で性能分離が実現されている段階と、
    1のパーティションを複数の矩形領域に分割する段階と、
    前記複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定する段階と、
    前記デスティネーション領域内の領域ソースノードから、前記デスティネーション領域内の領域デスティネーションノードまでの領域ルートを提供する段階と、
    パケットデスティネーション領域識別子およびパケットデスティネーションノード領域内識別子を検査する段階と、
    前記パケットデスティネーション領域識別子をノード領域識別子と比較して、前記パケットが前記デスティネーション領域に到達したか否かを判断する段階と、
    前記パケットが前記デスティネーション領域に到達していれば、前記パケットデスティネーションノード領域内識別子をノード領域内識別子と比較して、前記パケットが前記デスティネーションノードに到達したか否かを判断する段階と
    を備える方法。
  20. 前記複数のパーティションには、矩形パーティションおよび非矩形パーティションが共に含まれている請求項19に記載の方法。
JP2011501023A 2008-05-01 2009-04-22 マルチプロセッサメッシュベースシステムにおいて階層ルーティングを行う方法および装置 Expired - Fee Related JP5553413B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/113,281 US20090274157A1 (en) 2008-05-01 2008-05-01 Method and apparatus for hierarchical routing in multiprocessor mesh-based systems
US12/113,281 2008-05-01
PCT/US2009/041361 WO2009134655A2 (en) 2008-05-01 2009-04-22 Method and apparatus for hierarchical routing in multiprocessor mesh-based systems

Publications (2)

Publication Number Publication Date
JP2011516945A true JP2011516945A (ja) 2011-05-26
JP5553413B2 JP5553413B2 (ja) 2014-07-16

Family

ID=41231963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011501023A Expired - Fee Related JP5553413B2 (ja) 2008-05-01 2009-04-22 マルチプロセッサメッシュベースシステムにおいて階層ルーティングを行う方法および装置

Country Status (7)

Country Link
US (1) US20090274157A1 (ja)
JP (1) JP5553413B2 (ja)
CN (1) CN101572726A (ja)
DE (1) DE112009000899B4 (ja)
GB (1) GB2472527B (ja)
RU (1) RU2479158C2 (ja)
WO (1) WO2009134655A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10594591B2 (en) 2017-07-19 2020-03-17 Fujitsu Limited Information processing apparatus, method and non-transitory computer-readable storage medium

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796585B2 (en) * 2008-05-21 2010-09-14 Dell Products, Lp Network switching in a network interface device and method of use thereof
US8045546B1 (en) * 2008-07-08 2011-10-25 Tilera Corporation Configuring routing in mesh networks
JP2010218364A (ja) * 2009-03-18 2010-09-30 Fujitsu Ltd 情報処理システム、通信制御装置および方法
JP5233898B2 (ja) * 2009-07-31 2013-07-10 富士通株式会社 ルーティングテーブルの書き換え方法、データ転送装置およびプログラム
US9565094B2 (en) * 2009-11-13 2017-02-07 International Business Machines Corporation I/O routing in a multidimensional torus network
CN102082811B (zh) * 2009-12-01 2013-06-05 华为终端有限公司 分域网络建立方法、分域网络、节点通信方法及网络节点
US9954760B2 (en) 2010-01-29 2018-04-24 International Business Machines Corporation I/O routing in a multidimensional torus network
US11095549B2 (en) * 2011-10-21 2021-08-17 Nant Holdings Ip, Llc Non-overlapping secured topologies in a distributed network fabric
US9330002B2 (en) * 2011-10-31 2016-05-03 Cavium, Inc. Multi-core interconnect in a network processor
JP6009693B2 (ja) * 2013-01-08 2016-10-19 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 無線メッシュネットワークにおけるメッセージ転送の最適化
US9432301B2 (en) 2013-04-29 2016-08-30 Telefonaktiebolaget L M Ericsson (Publ) Defining disjoint node groups for virtual machines with pre-existing placement policies
WO2014209406A1 (en) * 2013-06-29 2014-12-31 Intel Corporation On-chip mesh interconnect
US10491467B2 (en) 2014-05-23 2019-11-26 Nant Holdings Ip, Llc Fabric-based virtual air gap provisioning, systems and methods
WO2016019527A1 (zh) * 2014-08-06 2016-02-11 华为技术有限公司 基于Mesh结构的点对多点通信方法及通信节点
US9893981B2 (en) 2016-03-14 2018-02-13 Mitsubishi Electric Research Laboratories, Inc. Resource aware multi-task routing in multi-hop heterogeneous wireless networks
CN106604257A (zh) * 2016-12-15 2017-04-26 中国科学院沈阳自动化研究所 一种无线Mesh网络的发布/订阅信息传输方法和装置
US10776309B2 (en) * 2016-12-31 2020-09-15 Intel Corporation Method and apparatus to build a monolithic mesh interconnect with structurally heterogenous tiles
US10749786B2 (en) 2017-03-01 2020-08-18 Cisco Technology, Inc. Path optimization based on reducing dominating set membership to essential parent devices
CN107798093B (zh) * 2017-10-25 2022-05-03 成都尽知致远科技有限公司 图像检索方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233567A (ja) * 1992-02-21 1993-09-10 Nec Corp アレイプロセッサのメッセージパケットルーティング方法
US5970232A (en) * 1997-11-17 1999-10-19 Cray Research, Inc. Router table lookup mechanism
JP2004062598A (ja) * 2002-07-30 2004-02-26 Seiko Epson Corp 半導体装置、半導体装置の設計方法及び設計装置、並びに半導体装置の設計プログラム
US20040103218A1 (en) * 2001-02-24 2004-05-27 Blumrich Matthias A Novel massively parallel supercomputer
JP2004535140A (ja) * 2001-07-13 2004-11-18 マルコニ コミュニケイションズ ソシエタ ペル アチオニ 電気通信網におけるルーティング方法
US20050041676A1 (en) * 2003-08-08 2005-02-24 Bbnt Solutions Llc Systems and methods for forming an adjacency graph for exchanging network routing data
JP2006155119A (ja) * 2004-11-29 2006-06-15 Fujitsu Ltd Lsi物理設計方法、プログラム及び装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2115162C1 (ru) * 1996-07-05 1998-07-10 Научно-конструкторское бюро вычислительных систем Таганрогского государственного радиотехнического университета Сеть для маршрутизации сообщений
US6247167B1 (en) 1998-04-17 2001-06-12 Lsi Logic Corporation Method and apparatus for parallel Steiner tree routing
US6324674B2 (en) * 1998-04-17 2001-11-27 Lsi Logic Corporation Method and apparatus for parallel simultaneous global and detail routing
US6289495B1 (en) * 1998-04-17 2001-09-11 Lsi Logic Corporation Method and apparatus for local optimization of the global routing
US6567856B1 (en) * 1999-06-02 2003-05-20 Sun Microsystems, Inc. Deadlock-free routing
JP3625156B2 (ja) 1999-08-04 2005-03-02 株式会社日立製作所 ネットワーク構成方法及び経路決定装置
US7398498B2 (en) 2001-08-23 2008-07-08 Cadence Design Systems, Inc. Method and apparatus for storing routes for groups of related net configurations
DE10147750A1 (de) * 2001-09-27 2003-04-17 Siemens Ag Vorrichtung und Verfahren zur Vermittlung einer Mehrzahl von Signalen unter Verwendung einer mehrstufigen Protokollverarbeitung
JP2004022864A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd ツリー構造型回路生成方法およびツリー構造型回路生成プログラム
US6988257B2 (en) * 2002-11-18 2006-01-17 Cadence Design Systems, Inc. Method and apparatus for routing
US7306977B1 (en) 2003-08-29 2007-12-11 Xilinx, Inc. Method and apparatus for facilitating signal routing within a programmable logic device
US7486619B2 (en) * 2004-03-04 2009-02-03 International Business Machines Corporation Multidimensional switch network
US8656141B1 (en) * 2004-12-13 2014-02-18 Massachusetts Institute Of Technology Architecture and programming in a parallel processing environment with switch-interconnected processors
US7814242B1 (en) * 2005-03-25 2010-10-12 Tilera Corporation Managing data flows in a parallel processing environment
US20070091828A1 (en) * 2005-10-26 2007-04-26 Nortel Networks Limited Registration, look-up, and routing with flat addresses at enormous scales
US7774579B1 (en) * 2006-04-14 2010-08-10 Tilera Corporation Protection in a parallel processing environment using access information associated with each switch to prevent data from being forwarded outside a plurality of tiles
US8185896B2 (en) * 2007-08-27 2012-05-22 International Business Machines Corporation Method for data processing using a multi-tiered full-graph interconnect architecture
US7769892B2 (en) * 2007-08-27 2010-08-03 International Business Machines Corporation System and method for handling indirect routing of information between supernodes of a multi-tiered full-graph interconnect architecture
US7822889B2 (en) * 2007-08-27 2010-10-26 International Business Machines Corporation Direct/indirect transmission of information using a multi-tiered full-graph interconnect architecture
US7904590B2 (en) * 2007-08-27 2011-03-08 International Business Machines Corporation Routing information through a data processing system implementing a multi-tiered full-graph interconnect architecture
US8014387B2 (en) * 2007-08-27 2011-09-06 International Business Machines Corporation Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture
US8140731B2 (en) * 2007-08-27 2012-03-20 International Business Machines Corporation System for data processing using a multi-tiered full-graph interconnect architecture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233567A (ja) * 1992-02-21 1993-09-10 Nec Corp アレイプロセッサのメッセージパケットルーティング方法
US5970232A (en) * 1997-11-17 1999-10-19 Cray Research, Inc. Router table lookup mechanism
US20040103218A1 (en) * 2001-02-24 2004-05-27 Blumrich Matthias A Novel massively parallel supercomputer
JP2004535140A (ja) * 2001-07-13 2004-11-18 マルコニ コミュニケイションズ ソシエタ ペル アチオニ 電気通信網におけるルーティング方法
JP2004062598A (ja) * 2002-07-30 2004-02-26 Seiko Epson Corp 半導体装置、半導体装置の設計方法及び設計装置、並びに半導体装置の設計プログラム
US20050041676A1 (en) * 2003-08-08 2005-02-24 Bbnt Solutions Llc Systems and methods for forming an adjacency graph for exchanging network routing data
JP2006155119A (ja) * 2004-11-29 2006-06-15 Fujitsu Ltd Lsi物理設計方法、プログラム及び装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012064280; Mani Azimi et al.: '"Integration Challenges and Tradeoffs for Tera-scale Architectures"' Intel Technology Journal Vol.11, 20070822, 173-184, Intel Corporation *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10594591B2 (en) 2017-07-19 2020-03-17 Fujitsu Limited Information processing apparatus, method and non-transitory computer-readable storage medium

Also Published As

Publication number Publication date
US20090274157A1 (en) 2009-11-05
CN101572726A (zh) 2009-11-04
RU2010149064A (ru) 2012-06-10
DE112009000899B4 (de) 2018-05-03
WO2009134655A2 (en) 2009-11-05
RU2479158C2 (ru) 2013-04-10
JP5553413B2 (ja) 2014-07-16
GB201017384D0 (en) 2010-11-24
GB2472527A (en) 2011-02-09
DE112009000899T5 (de) 2011-03-17
GB2472527B (en) 2012-08-22
WO2009134655A3 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
JP5553413B2 (ja) マルチプロセッサメッシュベースシステムにおいて階層ルーティングを行う方法および装置
Panda et al. Multidestination message passing in wormhole k-ary n-cube networks with base routing conformed paths
EP2549388A1 (en) Computer system
US9137098B2 (en) T-Star interconnection network topology
Su et al. Adaptive deadlock-free routing in multicomputers using only one extra virtual channel
Avresky et al. Dynamic reconfiguration in computer clusters with irregular topologies in the presence of multiple node and link failures
Bistouni et al. Scalable crossbar network: a non-blocking interconnection network for large-scale systems
Fukushima et al. A Region-based Fault-Tolerant Routing Algorithmfor 2D Irregular Mesh Network-on-Chip
Adda et al. Routing and fault tolerance in Z-fat tree
Sem-Jacobsen et al. Topology agnostic dynamic quick reconfiguration for large-scale interconnection networks
Xiang Deadlock-free adaptive routing in meshes with fault-tolerance ability based on channel overlapping
Aly Generic controller adaptive load balancing (GCALB) for SDN networks
Charif et al. Rout3d: A lightweight adaptive routing algorithm for tolerating faulty vertical links in 3d-nocs
Biswas et al. Lea-TN: leader election algorithm considering node and link failures in a torus network
Hollstein et al. Mixed-criticality NoC partitioning based on the NoCDepend dependability technique
Taheri et al. Advertiser elevator: A fault tolerant routing algorithm for partially connected 3D Network-on-Chips
CN105095148B (zh) 一种混合型三维片上网络
Abedini et al. Parallel SEN: a new approach to improve the reliability of shuffle-exchange network
CN115459968B (zh) 用于高性能计算机系统的隔离方法及高性能计算机系统
Xu et al. A mathematical model and dynamic programming based scheme for service function chain placement in NFV
Pascual et al. High-performance, low-complexity deadlock avoidance for arbitrary topologies/routings
Zhou et al. Tree-turn routing: an efficient deadlock-free routing algorithm for irregular networks
Yang et al. Path-based routing and wavelength assignment for multiple multicasts in optical network-on-chip
Li et al. Design methodology of fault-tolerant custom 3D network-on-chip
Koch et al. An operating system infrastructure for fault-tolerant reconfigurable networks

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140523

R150 Certificate of patent or registration of utility model

Ref document number: 5553413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees