JP2011516945A - マルチプロセッサメッシュベースシステムにおいて階層ルーティングを行う方法および装置 - Google Patents
マルチプロセッサメッシュベースシステムにおいて階層ルーティングを行う方法および装置 Download PDFInfo
- Publication number
- JP2011516945A JP2011516945A JP2011501023A JP2011501023A JP2011516945A JP 2011516945 A JP2011516945 A JP 2011516945A JP 2011501023 A JP2011501023 A JP 2011501023A JP 2011501023 A JP2011501023 A JP 2011501023A JP 2011516945 A JP2011516945 A JP 2011516945A
- Authority
- JP
- Japan
- Prior art keywords
- region
- node
- destination
- packet
- rectangular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000005192 partition Methods 0.000 claims abstract description 168
- 238000000926 separation method Methods 0.000 claims description 32
- 238000002955 isolation Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- 238000000638 solvent extraction Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000005574 cross-species transmission Effects 0.000 description 3
- 238000013467 fragmentation Methods 0.000 description 2
- 238000006062 fragmentation reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 235000014510 cooky Nutrition 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W40/00—Communication routing or communication path finding
- H04W40/24—Connectivity information management, e.g. connectivity discovery or connectivity update
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/04—Interdomain routing, e.g. hierarchical routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W40/00—Communication routing or communication path finding
- H04W40/24—Connectivity information management, e.g. connectivity discovery or connectivity update
- H04W40/32—Connectivity information management, e.g. connectivity discovery or connectivity update for defining a routing cluster membership
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W84/00—Network topologies
- H04W84/18—Self-organising networks, e.g. ad-hoc networks or sensor networks
Abstract
【解決手段】 当該方法は、複数のノードを含むメッシュネットワークを、それぞれが少なくとも1つのノードを含む複数のパーティションに分割する段階420と、1のパーティションを複数の矩形領域に分割する段階430と、複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定する段階440と、複数の矩形領域のうち1つの矩形領域内のソースノードから、同じ矩形領域内のデスティネーションノードまでの領域ルートを提供する段階450とを備えるとしてよい。当該方法はさらに、パーティションルートおよび領域ルートを用いて、ソース領域内のソースノードからデスティネーション領域内のデスティネーションノードまでパケットをルーティングする段階460を備えるとしてよい。
【選択図】 図1
Description
Claims (20)
- 複数のノードを含むメッシュネットワークを、それぞれが少なくとも1つのノードを含む複数のパーティションに分割する段階と、
1のパーティションを複数の矩形領域に分割する段階と、
前記複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定する段階と、
前記複数の矩形領域のうち1つの矩形領域内の領域ソースノードから、同じ矩形領域内の領域デスティネーションノードまでの領域ルートを提供する段階と、
前記パーティションルートおよび前記領域ルートを用いて、前記ソース領域内のソースノードから前記デスティネーション領域内のデスティネーションノードまでパケットをルーティングする段階と
を備える方法。 - 前記複数の矩形領域は、複数の隣接する矩形領域を含む請求項1に記載の方法。
- 前記複数のパーティションのうち第1のパーティションと、前記複数のパーティションのうち第2のパーティションとの間では性能分離が実現されている請求項1に記載の方法。
- 前記メッシュネットワークを分割する場合には、任意の2つのパーティション間で性能分離を実現しつつ、非矩形パーティションに分割させる請求項1に記載の方法。
- 前記領域ルートを提供する段階は、前記複数の矩形領域のうちそれぞれの矩形領域内の領域ソースノードから、同じ矩形領域内の領域デスティネーションノードまでの領域ルートを提供する段階を有する請求項1に記載の方法。
- パケットに、パケットデスティネーション領域識別子およびパケットデスティネーションノード領域内識別子の両方を割り当てる段階をさらに備える請求項1に記載の方法。
- ノードに、ノード領域識別子およびノード領域内識別子の両方を割り当てる段階と、
前記パケットデスティネーション領域識別子を前記ノード領域識別子と比較して、前記パケットが前記デスティネーション領域に到達したか否かを判断する段階と
をさらに備える請求項6に記載の方法。 - 前記パケットデスティネーションノード領域内識別子を前記ノード領域内識別子と比較して、前記パケットが前記デスティネーション領域内の前記デスティネーションノードに到達したか否かを判断する段階をさらに備える請求項7に記載の方法。
- パケットデスティネーションノード領域内識別子およびパケットデスティネーション領域識別子を検査する段階と、
前記パケットデスティネーション領域識別子をノード領域識別子と比較して、前記パケットが前記デスティネーション領域に到達したか否かを判断する段階と、
前記パケットが前記デスティネーション領域に到達していれば、前記パケットデスティネーションノード領域内識別子をノード領域内識別子と比較して、前記パケットが前記デスティネーションノードに到達したか否かを判断する段階と
をさらに備える請求項1に記載の方法。 - 前記領域ルートを提供する段階は、前記デスティネーション領域内の領域ソースノードから前記デスティネーション領域内の領域デスティネーションノードまでの領域ルートを提供する段階を有する請求項1に記載の方法。
- 前記複数の矩形領域を含むツリーを作成する段階
をさらに備え、
前記決定する段階は、上下ルーティングを用いて、前記複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定する段階を有する請求項1に記載の方法。 - 前記パケットをルーティングする段階は、最初にデッドロックフリーパーティションルートを用いて、その後にデッドロックフリー領域ルートを用いて、前記ソース領域内の前記ソースノードから前記デスティネーション領域内の前記デスティネーションノードまで前記パケットをルーティングすることによって、デッドロックフリーとなる請求項1に記載の方法。
- 複数のノードを有するメッシュネットワークと、
前記メッシュネットワークに結合されているコントローラと、
前記複数のノードのうち1つのノードに結合されている少なくとも1つのローカルルーティングモジュールと
を備え、
前記コントローラは、前記メッシュネットワークを、それぞれが少なくとも1つのノードを含む複数のパーティションに分割し、且つ、1のパーティションを複数の矩形領域に分割するルーティング初期化モジュールを有し、
前記少なくとも1つのローカルルーティングモジュールは、前記複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定し、前記複数の矩形領域のうち1つの矩形領域内の領域ソースノードから、前記複数の矩形領域のうち前記1つの矩形領域内の領域デスティネーションノードまでの領域ルートを提供し、前記パーティションルートおよび前記領域ルートを用いて、前記ソース領域内のソースノードから前記デスティネーション領域内のデスティネーションノードまでパケットをルーティングする装置。 - 前記ルーティング初期化モジュールは、少なくとも2つのパーティション間で性能分離を実現しつつ、非矩形パーティションへの分割が可能となるように前記メッシュネットワークを分割する請求項13に記載の装置。
- 前記少なくとも1つのローカルルーティングモジュールは、前記複数の矩形領域のうちそれぞれの矩形領域内の領域ソースノードから、前記複数の矩形領域のうちそれぞれの矩形領域内の領域デスティネーションノードまでの領域ルートを提供することによって、領域ルートを提供する請求項13に記載の装置。
- 前記ルーティング初期化モジュールは、パケットに、パケットデスティネーション領域識別子およびパケットデスティネーションノード領域内識別子を割り当て、ノードに、ノード領域識別子およびノード領域内識別子を割り当てる請求項13に記載の装置。
- 前記少なくとも1つのローカルルーティングモジュールは、前記パケットデスティネーション領域識別子を前記ノード領域識別子と比較して、前記パケットが前記デスティネーション領域に到達したか否かを判断し、且つ、前記パケットデスティネーションノード領域内識別子を前記ノード領域内識別子と比較して、前記パケットが前記デスティネーション領域内の前記デスティネーションノードに到達したか否かを判断するルーティング比較モジュールを有する請求項16に記載の装置。
- 前記ルーティング初期化モジュールはさらに、複数のパーティションのそれぞれを、性能分離が実現されている複数の矩形領域に分割する請求項13に記載の装置。
- 複数のノードを含むメッシュネットワークを、それぞれが少なくとも1つのノードを含む複数のパーティションに分割し、前記複数のパーティションのうち少なくとも1つのパーティションと、少なくとも1つのほかのパーティションとの間で性能分離が実現されている段階と、
1のパーティションを複数の矩形領域に分割する段階と、
前記複数の矩形領域のうちソース領域からデスティネーション領域までのパーティションルートを決定する段階と、
前記デスティネーション領域内の領域ソースノードから、前記デスティネーション領域内の領域デスティネーションノードまでの領域ルートを提供する段階と、
パケットデスティネーション領域識別子およびパケットデスティネーションノード領域内識別子を検査する段階と、
前記パケットデスティネーション領域識別子をノード領域識別子と比較して、前記パケットが前記デスティネーション領域に到達したか否かを判断する段階と、
前記パケットが前記デスティネーション領域に到達していれば、前記パケットデスティネーションノード領域内識別子をノード領域内識別子と比較して、前記パケットが前記デスティネーションノードに到達したか否かを判断する段階と
を備える方法。 - 前記複数のパーティションには、矩形パーティションおよび非矩形パーティションが共に含まれている請求項19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/113,281 US20090274157A1 (en) | 2008-05-01 | 2008-05-01 | Method and apparatus for hierarchical routing in multiprocessor mesh-based systems |
US12/113,281 | 2008-05-01 | ||
PCT/US2009/041361 WO2009134655A2 (en) | 2008-05-01 | 2009-04-22 | Method and apparatus for hierarchical routing in multiprocessor mesh-based systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011516945A true JP2011516945A (ja) | 2011-05-26 |
JP5553413B2 JP5553413B2 (ja) | 2014-07-16 |
Family
ID=41231963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011501023A Expired - Fee Related JP5553413B2 (ja) | 2008-05-01 | 2009-04-22 | マルチプロセッサメッシュベースシステムにおいて階層ルーティングを行う方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20090274157A1 (ja) |
JP (1) | JP5553413B2 (ja) |
CN (1) | CN101572726A (ja) |
DE (1) | DE112009000899B4 (ja) |
GB (1) | GB2472527B (ja) |
RU (1) | RU2479158C2 (ja) |
WO (1) | WO2009134655A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10594591B2 (en) | 2017-07-19 | 2020-03-17 | Fujitsu Limited | Information processing apparatus, method and non-transitory computer-readable storage medium |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7796585B2 (en) * | 2008-05-21 | 2010-09-14 | Dell Products, Lp | Network switching in a network interface device and method of use thereof |
US8045546B1 (en) * | 2008-07-08 | 2011-10-25 | Tilera Corporation | Configuring routing in mesh networks |
JP2010218364A (ja) * | 2009-03-18 | 2010-09-30 | Fujitsu Ltd | 情報処理システム、通信制御装置および方法 |
JP5233898B2 (ja) * | 2009-07-31 | 2013-07-10 | 富士通株式会社 | ルーティングテーブルの書き換え方法、データ転送装置およびプログラム |
US9565094B2 (en) * | 2009-11-13 | 2017-02-07 | International Business Machines Corporation | I/O routing in a multidimensional torus network |
CN102082811B (zh) * | 2009-12-01 | 2013-06-05 | 华为终端有限公司 | 分域网络建立方法、分域网络、节点通信方法及网络节点 |
US9954760B2 (en) | 2010-01-29 | 2018-04-24 | International Business Machines Corporation | I/O routing in a multidimensional torus network |
US11095549B2 (en) * | 2011-10-21 | 2021-08-17 | Nant Holdings Ip, Llc | Non-overlapping secured topologies in a distributed network fabric |
US9330002B2 (en) * | 2011-10-31 | 2016-05-03 | Cavium, Inc. | Multi-core interconnect in a network processor |
JP6009693B2 (ja) * | 2013-01-08 | 2016-10-19 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 無線メッシュネットワークにおけるメッセージ転送の最適化 |
US9432301B2 (en) | 2013-04-29 | 2016-08-30 | Telefonaktiebolaget L M Ericsson (Publ) | Defining disjoint node groups for virtual machines with pre-existing placement policies |
WO2014209406A1 (en) * | 2013-06-29 | 2014-12-31 | Intel Corporation | On-chip mesh interconnect |
US10491467B2 (en) | 2014-05-23 | 2019-11-26 | Nant Holdings Ip, Llc | Fabric-based virtual air gap provisioning, systems and methods |
WO2016019527A1 (zh) * | 2014-08-06 | 2016-02-11 | 华为技术有限公司 | 基于Mesh结构的点对多点通信方法及通信节点 |
US9893981B2 (en) | 2016-03-14 | 2018-02-13 | Mitsubishi Electric Research Laboratories, Inc. | Resource aware multi-task routing in multi-hop heterogeneous wireless networks |
CN106604257A (zh) * | 2016-12-15 | 2017-04-26 | 中国科学院沈阳自动化研究所 | 一种无线Mesh网络的发布/订阅信息传输方法和装置 |
US10776309B2 (en) * | 2016-12-31 | 2020-09-15 | Intel Corporation | Method and apparatus to build a monolithic mesh interconnect with structurally heterogenous tiles |
US10749786B2 (en) | 2017-03-01 | 2020-08-18 | Cisco Technology, Inc. | Path optimization based on reducing dominating set membership to essential parent devices |
CN107798093B (zh) * | 2017-10-25 | 2022-05-03 | 成都尽知致远科技有限公司 | 图像检索方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05233567A (ja) * | 1992-02-21 | 1993-09-10 | Nec Corp | アレイプロセッサのメッセージパケットルーティング方法 |
US5970232A (en) * | 1997-11-17 | 1999-10-19 | Cray Research, Inc. | Router table lookup mechanism |
JP2004062598A (ja) * | 2002-07-30 | 2004-02-26 | Seiko Epson Corp | 半導体装置、半導体装置の設計方法及び設計装置、並びに半導体装置の設計プログラム |
US20040103218A1 (en) * | 2001-02-24 | 2004-05-27 | Blumrich Matthias A | Novel massively parallel supercomputer |
JP2004535140A (ja) * | 2001-07-13 | 2004-11-18 | マルコニ コミュニケイションズ ソシエタ ペル アチオニ | 電気通信網におけるルーティング方法 |
US20050041676A1 (en) * | 2003-08-08 | 2005-02-24 | Bbnt Solutions Llc | Systems and methods for forming an adjacency graph for exchanging network routing data |
JP2006155119A (ja) * | 2004-11-29 | 2006-06-15 | Fujitsu Ltd | Lsi物理設計方法、プログラム及び装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2115162C1 (ru) * | 1996-07-05 | 1998-07-10 | Научно-конструкторское бюро вычислительных систем Таганрогского государственного радиотехнического университета | Сеть для маршрутизации сообщений |
US6247167B1 (en) | 1998-04-17 | 2001-06-12 | Lsi Logic Corporation | Method and apparatus for parallel Steiner tree routing |
US6324674B2 (en) * | 1998-04-17 | 2001-11-27 | Lsi Logic Corporation | Method and apparatus for parallel simultaneous global and detail routing |
US6289495B1 (en) * | 1998-04-17 | 2001-09-11 | Lsi Logic Corporation | Method and apparatus for local optimization of the global routing |
US6567856B1 (en) * | 1999-06-02 | 2003-05-20 | Sun Microsystems, Inc. | Deadlock-free routing |
JP3625156B2 (ja) | 1999-08-04 | 2005-03-02 | 株式会社日立製作所 | ネットワーク構成方法及び経路決定装置 |
US7398498B2 (en) | 2001-08-23 | 2008-07-08 | Cadence Design Systems, Inc. | Method and apparatus for storing routes for groups of related net configurations |
DE10147750A1 (de) * | 2001-09-27 | 2003-04-17 | Siemens Ag | Vorrichtung und Verfahren zur Vermittlung einer Mehrzahl von Signalen unter Verwendung einer mehrstufigen Protokollverarbeitung |
JP2004022864A (ja) * | 2002-06-18 | 2004-01-22 | Fujitsu Ltd | ツリー構造型回路生成方法およびツリー構造型回路生成プログラム |
US6988257B2 (en) * | 2002-11-18 | 2006-01-17 | Cadence Design Systems, Inc. | Method and apparatus for routing |
US7306977B1 (en) | 2003-08-29 | 2007-12-11 | Xilinx, Inc. | Method and apparatus for facilitating signal routing within a programmable logic device |
US7486619B2 (en) * | 2004-03-04 | 2009-02-03 | International Business Machines Corporation | Multidimensional switch network |
US8656141B1 (en) * | 2004-12-13 | 2014-02-18 | Massachusetts Institute Of Technology | Architecture and programming in a parallel processing environment with switch-interconnected processors |
US7814242B1 (en) * | 2005-03-25 | 2010-10-12 | Tilera Corporation | Managing data flows in a parallel processing environment |
US20070091828A1 (en) * | 2005-10-26 | 2007-04-26 | Nortel Networks Limited | Registration, look-up, and routing with flat addresses at enormous scales |
US7774579B1 (en) * | 2006-04-14 | 2010-08-10 | Tilera Corporation | Protection in a parallel processing environment using access information associated with each switch to prevent data from being forwarded outside a plurality of tiles |
US8185896B2 (en) * | 2007-08-27 | 2012-05-22 | International Business Machines Corporation | Method for data processing using a multi-tiered full-graph interconnect architecture |
US7769892B2 (en) * | 2007-08-27 | 2010-08-03 | International Business Machines Corporation | System and method for handling indirect routing of information between supernodes of a multi-tiered full-graph interconnect architecture |
US7822889B2 (en) * | 2007-08-27 | 2010-10-26 | International Business Machines Corporation | Direct/indirect transmission of information using a multi-tiered full-graph interconnect architecture |
US7904590B2 (en) * | 2007-08-27 | 2011-03-08 | International Business Machines Corporation | Routing information through a data processing system implementing a multi-tiered full-graph interconnect architecture |
US8014387B2 (en) * | 2007-08-27 | 2011-09-06 | International Business Machines Corporation | Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture |
US8140731B2 (en) * | 2007-08-27 | 2012-03-20 | International Business Machines Corporation | System for data processing using a multi-tiered full-graph interconnect architecture |
-
2008
- 2008-05-01 US US12/113,281 patent/US20090274157A1/en not_active Abandoned
-
2009
- 2009-04-22 JP JP2011501023A patent/JP5553413B2/ja not_active Expired - Fee Related
- 2009-04-22 DE DE112009000899.2T patent/DE112009000899B4/de active Active
- 2009-04-22 RU RU2010149064/08A patent/RU2479158C2/ru not_active IP Right Cessation
- 2009-04-22 GB GB1017384.7A patent/GB2472527B/en active Active
- 2009-04-22 WO PCT/US2009/041361 patent/WO2009134655A2/en active Application Filing
- 2009-05-04 CN CNA2009101380280A patent/CN101572726A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05233567A (ja) * | 1992-02-21 | 1993-09-10 | Nec Corp | アレイプロセッサのメッセージパケットルーティング方法 |
US5970232A (en) * | 1997-11-17 | 1999-10-19 | Cray Research, Inc. | Router table lookup mechanism |
US20040103218A1 (en) * | 2001-02-24 | 2004-05-27 | Blumrich Matthias A | Novel massively parallel supercomputer |
JP2004535140A (ja) * | 2001-07-13 | 2004-11-18 | マルコニ コミュニケイションズ ソシエタ ペル アチオニ | 電気通信網におけるルーティング方法 |
JP2004062598A (ja) * | 2002-07-30 | 2004-02-26 | Seiko Epson Corp | 半導体装置、半導体装置の設計方法及び設計装置、並びに半導体装置の設計プログラム |
US20050041676A1 (en) * | 2003-08-08 | 2005-02-24 | Bbnt Solutions Llc | Systems and methods for forming an adjacency graph for exchanging network routing data |
JP2006155119A (ja) * | 2004-11-29 | 2006-06-15 | Fujitsu Ltd | Lsi物理設計方法、プログラム及び装置 |
Non-Patent Citations (1)
Title |
---|
JPN6012064280; Mani Azimi et al.: '"Integration Challenges and Tradeoffs for Tera-scale Architectures"' Intel Technology Journal Vol.11, 20070822, 173-184, Intel Corporation * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10594591B2 (en) | 2017-07-19 | 2020-03-17 | Fujitsu Limited | Information processing apparatus, method and non-transitory computer-readable storage medium |
Also Published As
Publication number | Publication date |
---|---|
US20090274157A1 (en) | 2009-11-05 |
CN101572726A (zh) | 2009-11-04 |
RU2010149064A (ru) | 2012-06-10 |
DE112009000899B4 (de) | 2018-05-03 |
WO2009134655A2 (en) | 2009-11-05 |
RU2479158C2 (ru) | 2013-04-10 |
JP5553413B2 (ja) | 2014-07-16 |
GB201017384D0 (en) | 2010-11-24 |
GB2472527A (en) | 2011-02-09 |
DE112009000899T5 (de) | 2011-03-17 |
GB2472527B (en) | 2012-08-22 |
WO2009134655A3 (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5553413B2 (ja) | マルチプロセッサメッシュベースシステムにおいて階層ルーティングを行う方法および装置 | |
Panda et al. | Multidestination message passing in wormhole k-ary n-cube networks with base routing conformed paths | |
EP2549388A1 (en) | Computer system | |
US9137098B2 (en) | T-Star interconnection network topology | |
Su et al. | Adaptive deadlock-free routing in multicomputers using only one extra virtual channel | |
Avresky et al. | Dynamic reconfiguration in computer clusters with irregular topologies in the presence of multiple node and link failures | |
Bistouni et al. | Scalable crossbar network: a non-blocking interconnection network for large-scale systems | |
Fukushima et al. | A Region-based Fault-Tolerant Routing Algorithmfor 2D Irregular Mesh Network-on-Chip | |
Adda et al. | Routing and fault tolerance in Z-fat tree | |
Sem-Jacobsen et al. | Topology agnostic dynamic quick reconfiguration for large-scale interconnection networks | |
Xiang | Deadlock-free adaptive routing in meshes with fault-tolerance ability based on channel overlapping | |
Aly | Generic controller adaptive load balancing (GCALB) for SDN networks | |
Charif et al. | Rout3d: A lightweight adaptive routing algorithm for tolerating faulty vertical links in 3d-nocs | |
Biswas et al. | Lea-TN: leader election algorithm considering node and link failures in a torus network | |
Hollstein et al. | Mixed-criticality NoC partitioning based on the NoCDepend dependability technique | |
Taheri et al. | Advertiser elevator: A fault tolerant routing algorithm for partially connected 3D Network-on-Chips | |
CN105095148B (zh) | 一种混合型三维片上网络 | |
Abedini et al. | Parallel SEN: a new approach to improve the reliability of shuffle-exchange network | |
CN115459968B (zh) | 用于高性能计算机系统的隔离方法及高性能计算机系统 | |
Xu et al. | A mathematical model and dynamic programming based scheme for service function chain placement in NFV | |
Pascual et al. | High-performance, low-complexity deadlock avoidance for arbitrary topologies/routings | |
Zhou et al. | Tree-turn routing: an efficient deadlock-free routing algorithm for irregular networks | |
Yang et al. | Path-based routing and wavelength assignment for multiple multicasts in optical network-on-chip | |
Li et al. | Design methodology of fault-tolerant custom 3D network-on-chip | |
Koch et al. | An operating system infrastructure for fault-tolerant reconfigurable networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140430 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5553413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |