JP2011514607A - 電力アウェア・リタイヤメント - Google Patents
電力アウェア・リタイヤメント Download PDFInfo
- Publication number
- JP2011514607A JP2011514607A JP2011501025A JP2011501025A JP2011514607A JP 2011514607 A JP2011514607 A JP 2011514607A JP 2011501025 A JP2011501025 A JP 2011501025A JP 2011501025 A JP2011501025 A JP 2011501025A JP 2011514607 A JP2011514607 A JP 2011514607A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- retirement
- array
- instruction
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims description 35
- 238000012545 processing Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 13
- 230000001960 triggered effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000005192 partition Methods 0.000 description 28
- 230000015654 memory Effects 0.000 description 15
- 238000003491 array Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3856—Reordering of instructions, e.g. using queues or age tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Advance Control (AREA)
- Power Sources (AREA)
Abstract
Description
種々の装置(例えば、キーボード/マウス522、通信装置526、及びデータ記憶装置528(コード530を一実施例では含み得るディスク・ドライブや他の大容量記憶装置など)を第2のバス520に結合することができる。更に、オーディオI/O524を第2のバス520に結合することができる。
Claims (20)
- 装置であって、
実行後に命令をリタイヤさせるためのリタイヤメント・ユニットを備え、前記リタイヤメント・ユニットは、
前記命令の割り当てで第1の情報を受け取るための第1のアレイであって、前記第1のアレイは、リタイヤメント・ウィンドウで読み出す対象の第1の部分及びオンデマンドで読み出す対象の第2の部分にパーティション化された第1のアレイと、
前記命令の実行後に第2の情報を受け取るための第2のアレイであって、前記第2のアレイは、リタイヤメント・ウィンドウそれぞれで読み出す対象の第1の部分及びオンデマンドで読み出す対象の第2の部分にパーティション化された第2のアレイと、
前記実行された命令に関連付けられた情報が前記第1のアレイ又は前記第2のアレイの前記第2の部分に記憶された場合、実行命令に関連付けられたイベントを算出するためのデマンド・ロジックと
を備える装置。 - 請求項1記載の装置であって、前記デマンド・ロジックは、前記実行された命令が障害を有しない旨を算出が示した場合に、実行された命令の保証信号を生成し、前記障害が示された場合に無効化信号を生成する装置。
- 請求項2記載の装置であって、前記第1のアレイ及び前記第2のアレイの出力に、前記第1のアレイ及び前記第2のアレイの前記第1の部分における情報に基づいて第1の実行された命令の早期保証信号を出力するよう結合された早期ロジックを更に備える装置。
- 請求項3記載の装置であって、前記早期ロジックは、大局イベント情報を受け取り、それに応じて前記デマンド・ロジックを起動させるよう更に結合される装置。
- 請求項3記載の装置であって、前記早期保証信号、前記保証信号、又は前記無効化信号を直列化するための前記早期ロジック及び前記デマンド・ロジックに結合された出力ロジックを更に備える装置。
- 請求項4記載の装置であって、前記早期ロジックは、前記第1のアレイの前記第1の部分に存在している前記リタイヤメント・ウィンドウに対応する表示子の状態に基づいて前記第1のアレイの前記第2の部分を起動させる装置。
- 請求項1記載の装置であって、前記第1のアレイは割り当てアレイを備え、前記第2のアレイはライトバック・アレイを備える装置。
- 請求項7記載の装置であって、前記第1のアレイ及び前記第2のアレイの前記第2の部分は、前記デマンド・ロジックがアクティブでない限り、電源遮断する装置。
- 方法であって、
命令割り当てで命令に関連付けられた静的情報を受信し、割り当てバッファの第1の部分に前記静的情報の少なくとも第1の部分を記憶し、リタイヤメントで行う対象のイベントを前記静的情報が示す場合、前記割り当てバッファの第2の部分に前記静的情報の第2の部分を記憶する工程と、
前記命令に関連付けられた前記静的情報が前記割り当てバッファの前記第2の部分にない場合、前記命令のリタイヤメントで早期保証信号を出力する工程と、
さもなければ、前記静的情報の前記第2の部分にアクセスするよう前記割り当てバッファの前記第2の部分に電力を供給する工程と
を含む方法。 - 請求項9記載の方法であって、前記早期保証信号が出力されない場合、電力を供給されたイベント・ロジックにおける前記イベント処理を行う工程を更に含む方法。
- 請求項10記載の方法であって、前記イベント処理の結果に基づいて前記イベント・ロジックにおいて無効化信号又は遅い保証信号を生成する工程を更に含む方法。
- 請求項11記載の方法であって、リタイヤメント・ユニットからの出力のために、第1の命令に関連付けられた早期保証信号、及び第2の命令に関連付けられた遅い保証信号又は無効化信号を直列化する工程を更に含み、前記第2の命令は、前記第1の命令よりも、プログラム順序において早い方法。
- 請求項9記載の方法であって、命令ライトバックで前記命令に関連付けられた動的情報を受信する工程と、ライトバック・バッファの第1の部分における前記動的情報の少なくとも第1の部分を記憶する工程と、前記動的情報が、リタイヤメントで行う対象のイベントを示す場合、前記ライトバック・バッファの第2の部分における前記動的情報の第2の部分を記憶する工程とを含む方法。
- 請求項13記載の方法であって、イベント処理をリタイヤメントで行うか否かを、少なくとも部分的に、前記静的情報の前記第1の部分及び前記動的情報の前記第1の部分に基づいて判定する工程と、リタイヤメントで前記イベント処理を行う工程とを含み、前記リタイヤメントは、前記イベント処理を行わない場合と、前記イベント処理を行う場合とは異なるレートで行われる方法。
- システムであって、
順序はずれ(OOO)で命令を実行するためのプロセッサであって、前記プロセッサは、複数の実行ユニットと、前記複数の実行ユニットに結合されたリタイヤメント・ユニットとを含むプロセッサを備え、前記リタイヤメント・ユニットは、
前記命令の割り当てで第1の情報を受信するための割り当てバッファであって、前記割り当てバッファは、各リタイヤメント・ウィンドウで読み出される対象の第1の部分及びオンデマンドで読み出される対象の第2の部分にパーティション化された割り当てバッファと、
前記命令の実行後に第2の情報を受信するためのライトバック・バッファであって、前記ライトバック・バッファは、リタイヤメント・ウィンドウそれぞれで読み出される対象の第1の部分と、オンデマンドで読み出される対象の第2の部分とにパーティション化されるライトバック・バッファと、
前記ライトバック・バッファ又は前記割り当てバッファの前記第2の部分に前記第1の実行された命令に関連付けられた第2の情報がない場合、前記割り当てバッファ及び前記ライトバック・バッファの出力に、第1の実行命令の早期保証信号を出力する第1のロジックと、
前記ライトバック・バッファ又は前記割り当てバッファの前記第2の部分に前記第2の実行命令に関連付けられた第2の情報がある場合、前記割り当てバッファ及び前記ライトバック・バッファの出力に結合され、第2の実行命令の遅い保証信号又は無効化信号を出力するよう結合された第2のロジックと、前記プロセッサに結合されたダイナミック・ランダム・アクセス・メモリ(DRAM)と
を備えるシステム。 - 請求項15記載のシステムであって、前記第1のロジックは、大局イベント信号を受信し、前記大局イベント信号に応じて第3の実行命令のリタイヤメント中に前記第2のロジックを起動させるシステム。
- 請求項15記載のシステムであって、前記第1のロジック及び前記第2のロジックに結合され、前記第1のロジック及び前記第2のロジックの出力を結合するための第3のロジックを更に備えるシステム。
- 請求項17記載のシステムであって、前記第3のロジックは、前記遅い保証信号、又は、前記早期保証信号よりも先の前記無効化信号を前記リタイヤメント・ユニットからの出力のために直列化し、前記第2の実行された命令は、前記第1の実行された命令よりもプログラム順序で早いシステム。
- 請求項15記載のシステムであって、前記割り当てバッファ及び前記ライトバック・バッファの前記第1の部分は各リタイヤメント・ウィンドウ中に電力を供給され、前記割り当てバッファの前記第2の部分は前記リタイヤメント・ウィンドウに関連付けられた情報が、前記割り当てバッファの前記第2の部分に記憶されている場合にのみ、前記リタイヤメント・ウィンドウ中に電力を供給されるシステム。
グラム順序で早いシステム。 - 請求項15記載のシステムであって、前記第1のロジックは前記早期保証信号を出力し、前記第2のロジックはリタイヤメント・ウィンドウ中に電力を供給されず、スティッキ・ビットが、前記リタイヤメント・ウィンドウに先行してセットされ、前記リタイヤメント・ユニットによってセットされなくてよいシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/215,526 US7921280B2 (en) | 2008-06-27 | 2008-06-27 | Selectively powered retirement unit using a partitioned allocation array and a partitioned writeback array |
US12/215,526 | 2008-06-27 | ||
PCT/US2009/047613 WO2009158247A2 (en) | 2008-06-27 | 2009-06-17 | Power aware retirement |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011514607A true JP2011514607A (ja) | 2011-05-06 |
JP5474926B2 JP5474926B2 (ja) | 2014-04-16 |
Family
ID=41360915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011501025A Active JP5474926B2 (ja) | 2008-06-27 | 2009-06-17 | 電力アウェア・リタイヤメント |
Country Status (8)
Country | Link |
---|---|
US (1) | US7921280B2 (ja) |
JP (1) | JP5474926B2 (ja) |
CN (1) | CN101615115B (ja) |
DE (1) | DE102009029852A1 (ja) |
GB (1) | GB2473345B (ja) |
RU (1) | RU2427883C2 (ja) |
TW (1) | TWI407369B (ja) |
WO (1) | WO2009158247A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130080141A1 (en) * | 2011-09-23 | 2013-03-28 | National Tsing Hua University | Power aware simulation system with embedded multi-core dsp |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050138335A1 (en) * | 2003-12-23 | 2005-06-23 | Samra Nicholas G. | Methods and apparatus to control power consumption within a processor |
JP2008513912A (ja) * | 2004-09-28 | 2008-05-01 | インテル・コーポレーション | 利用可能な並列性の量に従って1命令当たりのエネルギーを変化させるための方法及び装置 |
US20080148282A1 (en) * | 2006-12-18 | 2008-06-19 | Avinash Sodani | Mechanism and method to track oldest processor event |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371885A (en) * | 1989-08-29 | 1994-12-06 | Microsoft Corporation | High performance file system |
JP3637920B2 (ja) * | 1992-05-01 | 2005-04-13 | セイコーエプソン株式会社 | スーパースケーラマイクロプロセサに於て命令をリタイアさせるシステム及び方法 |
US6047369A (en) * | 1994-02-28 | 2000-04-04 | Intel Corporation | Flag renaming and flag masks within register alias table |
US5751985A (en) * | 1995-02-14 | 1998-05-12 | Hal Computer Systems, Inc. | Processor structure and method for tracking instruction status to maintain precise state |
US5889982A (en) * | 1995-07-01 | 1999-03-30 | Intel Corporation | Method and apparatus for generating event handler vectors based on both operating mode and event type |
US6108769A (en) * | 1996-05-17 | 2000-08-22 | Advanced Micro Devices, Inc. | Dependency table for reducing dependency checking hardware |
US5903740A (en) * | 1996-07-24 | 1999-05-11 | Advanced Micro Devices, Inc. | Apparatus and method for retiring instructions in excess of the number of accessible write ports |
US5938760A (en) * | 1996-12-17 | 1999-08-17 | International Business Machines Corporation | System and method for performance monitoring of instructions in a re-order buffer |
US5938761A (en) * | 1997-11-24 | 1999-08-17 | Sun Microsystems | Method and apparatus for branch target prediction |
GB9825102D0 (en) * | 1998-11-16 | 1999-01-13 | Insignia Solutions Plc | Computer system |
US6757892B1 (en) * | 1999-06-24 | 2004-06-29 | Sarnoff Corporation | Method for determining an optimal partitioning of data among several memories |
US6615343B1 (en) * | 2000-06-22 | 2003-09-02 | Sun Microsystems, Inc. | Mechanism for delivering precise exceptions in an out-of-order processor with speculative execution |
US6880067B2 (en) * | 2001-03-30 | 2005-04-12 | Hewlett-Packard Development Company L.P. | Retiring instructions that meet the early-retirement criteria to improve computer operation throughput |
US6990568B2 (en) * | 2001-03-30 | 2006-01-24 | Hewlett-Packard Development Company, L.P. | Retiring early-completion instructions to improve computer operation throughput |
US6944752B2 (en) * | 2001-03-30 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | Retiring early-completion instructions to improve computer operation throughput |
US6738861B2 (en) * | 2001-09-20 | 2004-05-18 | Intel Corporation | System and method for managing data in memory for reducing power consumption |
US7502817B2 (en) * | 2001-10-26 | 2009-03-10 | Qualcomm Incorporated | Method and apparatus for partitioning memory in a telecommunication device |
US6910121B2 (en) | 2002-01-02 | 2005-06-21 | Intel Corporation | System and method of reducing the number of copies from alias registers to real registers in the commitment of instructions |
US7219249B1 (en) * | 2002-12-03 | 2007-05-15 | The Research Foundation Of State University Of New York | System and method for reducing power requirements of microprocessors through dynamic allocation of datapath resources |
US6922769B2 (en) * | 2002-12-23 | 2005-07-26 | Intel Corporation | Apparatus and method for reduction of power consumption in OS that use flat segmentation memory model |
US20040128484A1 (en) | 2002-12-30 | 2004-07-01 | Zeev Sperber | Method and apparatus for transparent delayed write-back |
US7266673B2 (en) * | 2003-05-02 | 2007-09-04 | Advanced Micro Devices, Inc. | Speculation pointers to identify data-speculative operations in microprocessor |
US20050050303A1 (en) * | 2003-06-30 | 2005-03-03 | Roni Rosner | Hierarchical reorder buffers for controlling speculative execution in a multi-cluster system |
US7096345B1 (en) * | 2003-09-26 | 2006-08-22 | Marvell International Ltd. | Data processing system with bypass reorder buffer having non-bypassable locations and combined load/store arithmetic logic unit and processing method thereof |
US7167989B2 (en) * | 2003-10-14 | 2007-01-23 | Intel Corporation | Processor and methods to reduce power consumption of processor components |
US7386756B2 (en) * | 2004-06-17 | 2008-06-10 | Intel Corporation | Reducing false error detection in a microprocessor by tracking instructions neutral to errors |
US7747841B2 (en) * | 2005-09-26 | 2010-06-29 | Cornell Research Foundation, Inc. | Method and apparatus for early load retirement in a processor system |
US7475225B2 (en) | 2005-12-30 | 2009-01-06 | Intel Corporation | Method and apparatus for microarchitecture partitioning of execution clusters |
US20080072015A1 (en) | 2006-09-18 | 2008-03-20 | Julier Michael A | Demand-based processing resource allocation |
US7472260B2 (en) * | 2006-10-10 | 2008-12-30 | P.A. Semi, Inc. | Early retirement of store operation past exception reporting pipeline stage in strongly ordered processor with load/store queue entry retained until completion |
US8074060B2 (en) * | 2008-11-25 | 2011-12-06 | Via Technologies, Inc. | Out-of-order execution microprocessor that selectively initiates instruction retirement early |
-
2008
- 2008-06-27 US US12/215,526 patent/US7921280B2/en not_active Expired - Fee Related
-
2009
- 2009-06-17 GB GB1015011.8A patent/GB2473345B/en not_active Expired - Fee Related
- 2009-06-17 WO PCT/US2009/047613 patent/WO2009158247A2/en active Application Filing
- 2009-06-17 JP JP2011501025A patent/JP5474926B2/ja active Active
- 2009-06-18 TW TW098120442A patent/TWI407369B/zh active
- 2009-06-22 DE DE102009029852A patent/DE102009029852A1/de not_active Withdrawn
- 2009-06-26 RU RU2009124521/08A patent/RU2427883C2/ru not_active IP Right Cessation
- 2009-06-26 CN CN2009101584184A patent/CN101615115B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050138335A1 (en) * | 2003-12-23 | 2005-06-23 | Samra Nicholas G. | Methods and apparatus to control power consumption within a processor |
JP2008513912A (ja) * | 2004-09-28 | 2008-05-01 | インテル・コーポレーション | 利用可能な並列性の量に従って1命令当たりのエネルギーを変化させるための方法及び装置 |
US20080148282A1 (en) * | 2006-12-18 | 2008-06-19 | Avinash Sodani | Mechanism and method to track oldest processor event |
Also Published As
Publication number | Publication date |
---|---|
GB201015011D0 (en) | 2010-10-20 |
US20090327663A1 (en) | 2009-12-31 |
CN101615115B (zh) | 2013-12-25 |
JP5474926B2 (ja) | 2014-04-16 |
CN101615115A (zh) | 2009-12-30 |
GB2473345B (en) | 2012-12-05 |
RU2427883C2 (ru) | 2011-08-27 |
US7921280B2 (en) | 2011-04-05 |
WO2009158247A3 (en) | 2010-03-04 |
WO2009158247A2 (en) | 2009-12-30 |
TW201015435A (en) | 2010-04-16 |
TWI407369B (zh) | 2013-09-01 |
DE102009029852A1 (de) | 2009-12-31 |
RU2009124521A (ru) | 2011-01-10 |
GB2473345A (en) | 2011-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI512448B (zh) | 用以啟用處理器等待狀態之指令 | |
US7721076B2 (en) | Tracking an oldest processor event using information stored in a register and queue entry | |
US9262160B2 (en) | Load latency speculation in an out-of-order computer processor | |
JP4856100B2 (ja) | 非アラインドメモリアクセス予測 | |
JP5653762B2 (ja) | 実行された命令の結果を選択的にコミットするためのシステムおよび方法 | |
EP3039532B1 (en) | A data processing apparatus and method for controlling performance of speculative vector operations | |
US20070043934A1 (en) | Early misprediction recovery through periodic checkpoints | |
US9372764B2 (en) | Event counter checkpointing and restoring | |
JP2009151778A (ja) | ワークロード実行特徴に基づく性能低下のない低パワーのための動的なプロセッサを再構成するための方法、プログラム、およびシステム | |
JP2008530714A5 (ja) | ||
JP2009540412A (ja) | ローカル及びグローバル分岐予測情報の格納 | |
EP2997462B1 (en) | Dynamic optimization of pipelined software | |
US10049043B2 (en) | Flushing control within a multi-threaded processor | |
US10545765B2 (en) | Multi-level history buffer for transaction memory in a microprocessor | |
US10474469B2 (en) | Apparatus and method for determining a recovery point from which to resume instruction execution following handling of an unexpected change in instruction flow | |
US10007524B2 (en) | Managing history information for branch prediction | |
US20080065865A1 (en) | In-use bits for efficient instruction fetch operations | |
JP5474926B2 (ja) | 電力アウェア・リタイヤメント | |
US8996923B2 (en) | Apparatus and method to obtain information regarding suppressed faults | |
US9983932B2 (en) | Pipeline processor and an equal model compensator method and apparatus to store the processing result | |
CN113853584A (zh) | 可变延时指令 | |
US8140831B2 (en) | Routing instructions in a processor | |
CN103235716B (zh) | 一种用于检测流水线数据相关的装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5474926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |