JP2011509531A - 相互接続構造を変更する方法 - Google Patents
相互接続構造を変更する方法 Download PDFInfo
- Publication number
- JP2011509531A JP2011509531A JP2010542327A JP2010542327A JP2011509531A JP 2011509531 A JP2011509531 A JP 2011509531A JP 2010542327 A JP2010542327 A JP 2010542327A JP 2010542327 A JP2010542327 A JP 2010542327A JP 2011509531 A JP2011509531 A JP 2011509531A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- layer
- metal
- dielectric
- metal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 title description 4
- 239000002184 metal Substances 0.000 claims abstract description 262
- 238000000034 method Methods 0.000 claims abstract description 63
- 230000000153 supplemental effect Effects 0.000 claims description 54
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- 238000005530 etching Methods 0.000 abstract description 9
- 230000008569 process Effects 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 11
- 239000000203 mixture Substances 0.000 description 9
- 238000004886 process control Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- -1 sulfur peroxide Chemical class 0.000 description 2
- 239000000443 aerosol Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 下にある金属線の露出とその上の接点の形成を可能にするためにビア開口部の深さを拡張する方法を提供する。
【解決手段】 不完全なビア開口部を有する相互接続構造は、ビア開口部を深くし、金属線を露出するように処理される。相互接続構造が金属パッドまたはブランケット金属層を含む場合、不完全なビア開口部を露出するために、下にある誘電体層に応じて選択的に金属パッドまたは金属層が除去される。最適誘電体スタックに対する金属線の上の全誘電体厚の差を補償するために、不完全なビア開口部内に他の誘電体層が形成される。その上にフォトレジストが塗布され、パターン形成される。変更なしまたは最小限の変更で、正規のビア開口部の形成のための異方性エッチングを使用して、適切なビア開口部を形成し、金属線を露出することができる。金属パッドと金属線の間に電気的接触が提供されるように、金属線の上に金属パッドが形成される。
【選択図】 図4
【解決手段】 不完全なビア開口部を有する相互接続構造は、ビア開口部を深くし、金属線を露出するように処理される。相互接続構造が金属パッドまたはブランケット金属層を含む場合、不完全なビア開口部を露出するために、下にある誘電体層に応じて選択的に金属パッドまたは金属層が除去される。最適誘電体スタックに対する金属線の上の全誘電体厚の差を補償するために、不完全なビア開口部内に他の誘電体層が形成される。その上にフォトレジストが塗布され、パターン形成される。変更なしまたは最小限の変更で、正規のビア開口部の形成のための異方性エッチングを使用して、適切なビア開口部を形成し、金属線を露出することができる。金属パッドと金属線の間に電気的接触が提供されるように、金属線の上に金属パッドが形成される。
【選択図】 図4
Description
関連出願の相互参照
本出願は、2008年1月10日に米国特許商標局に対して出願され、「INTEGRATION SCHEME FOR EXTENSION OF VIAOPENING DEPTH」という発明の名称の米国特許出願第11/971,996号の優先権の恩恵を主張するものである。
本出願は、2008年1月10日に米国特許商標局に対して出願され、「INTEGRATION SCHEME FOR EXTENSION OF VIAOPENING DEPTH」という発明の名称の米国特許出願第11/971,996号の優先権の恩恵を主張するものである。
本発明は、半導体構造を形成する方法に関し、特に、下にある金属線(metalline)の露出とその上の接点の形成を可能にするためにビア開口部(via opening)の深さを拡張する方法に関する。
半導体チップの製造は、バックエンドオブライン(BEOL:back-end-of-line)処理ステップにおいて相互接続構造(interconnectstructure)の形成を使用する。この相互接続構造は、複数レベルの金属線および金属ビア(metal via)を含む。金属線は同じ相互接続レベル内の水平導電路を提供し、金属ビアは隣接する相互接続レベル間の垂直導電路を提供する。典型的に、相互接続構造は、半導体チップとの間で信号を伝達するための電気経路を提供するために、相互接続構造の最上部レベルに金属パッドをさらに含む。このため、金属パッドはワイヤボンド・パッドとして使用することができる。
機能的な相互接続構造を形成するには、半導体基板上で複数の適切な処理ステップを順次実行する必要がある。この処理ステップのシーケンスは、当技術分野では「工程計画(routing)」または「プロセス統合(process integration)」と呼ばれている。典型的には歩留まりを考慮することによって設定される許容限度または「プロセス仕様(process specification)」の範囲内に個々のプロセスの変動を維持することは、当技術分野では「プロセス制御(process control)」と呼ばれている。機能的な相互接続構造の製造には、適切な工程計画およびプロセス制御が不可欠である。
相互接続構造の製造に関係する工程計画およびプロセス制御の問題の特定の一例を示すために、本明細書では金属パッドの形成のための従来技術の相互接続構造について説明する。図1を参照すると、従来技術の相互接続構造は、相互接続レベル誘電体層10と、金属ビア12と、金属線14とを含む、最上部レベル相互接続層8を含む。相互接続レベル誘電体層10は典型的に酸化シリコンを含む。金属ビア12および金属線14は典型的にCuを含む。半導体基板(図示せず)上に形成された下位レベル相互接続構造(図示せず)およびデバイスは、最上部レベル相互接続層8の下に位置する。誘電体キャップ層20は、金属線14および最上部レベル相互接続層8のすぐ上に形成される。第1の誘電体層30および第2の誘電体層32は、誘電体キャップ層20の上に形成される。たとえば、第1の誘電体層30は酸化シリコンを含むことができ、第2の誘電体層32は窒化シリコンを含むことができる。第1の誘電体層30の厚さは約200nm〜約700nmにすることができ、第2の誘電体層32の厚さは約200nm〜約600nmにすることができる。
図2を参照すると、フォトレジスト47は、第2の誘電体層32の上面に塗布され、リソグラフィによりパターン形成される。金属線14のうちの1つの上面を露出するために、フォトレジスト47内のパターンは、反応性イオン・エッチングなどの異方性エッチングにより、第2の誘電体層32、第1の誘電体層30、および誘電体キャップ層20に転写される。第2の誘電体層32、第1の誘電体層30、および誘電体キャップ層20に位置し、異方性エッチングによって形成されたビア開口部VOの深さは、少なくとも標準的な全誘電体厚t0に等しく、これは、第2の誘電体層32と、第1の誘電体層30と、誘電体キャップ層20の厚さの合計である。典型的に、異方性エッチング後に誘電体キャップ層20内のビア開口部VO内の金属線14の表面全体が露出されることを保証するために、相互接続レベル誘電体層10へのある程度のオーバエッチングが行われる。その後、形成される金属層の空隙充填能力(void fill capability)は典型的に制限され、その結果、相互接続レベル誘電体層10内に空隙を形成する可能性があるので、相互接続レベル誘電体層10への過剰なオーバエッチングは望ましいものではない。したがって、小さいオーバエッチング・マージンの分だけ標準的な全誘電体厚t0を超える深さまで第2の誘電体層32、第1の誘電体層30、および誘電体キャップ層20の材料にエッチングを施すように異方性エッチングが最適化される。フォトレジスト47は、その後、除去される。
図3を参照すると、少なくとも1つの金属ライナ層と1つの金属層は、ビア開口部VO内に付着され、パッドライナ部分40とパッド金属部分50とを含む金属パッドを形成するようにリソグラフィによりパターン形成される。パッド金属部分50とパッドライナ部分40は、一括して金属パッド(40、50)を構成し、この金属パッドはワイヤボンド・パッドとして機能することができる。金属パッド(40、50)は、金属線14のうちの1つに電気的に接続される。
図3の模範的な従来技術の構造は、適切なプロセス制御および工程計画が製造プロセスにおいて使用されたときに製造される、機能的な相互接続構造を表している。金属線14のうちの1つとのソリッドの電気的接触とともに金属パッド(40、50)を適切に形成するために、誘電体キャップ層20、第1の誘電体層30、および第2の誘電体層32の全厚は仕様の範囲内である必要がある。さらに、異方性エッチング・プロセスは、誘電体キャップ層20、第1の誘電体層30、および第2の誘電体層32のスタックにおいてビア開口部VO内にある金属線14の一部分の上からすべての誘電体材料を完全に除去する必要がある。
プロセス制御の失敗によるか、または誘電体キャップ層20、第1の誘電体層30、および第2の誘電体層32のうちのいずれか1つの反復付着などの誤った工程計画により、誘電体キャップ層20、第1の誘電体層30、および第2の誘電体層32の全厚の増加が引き起こされる可能性がある。このような全厚の増加の結果として、金属線14の上面を露出しない不完全なビア開口部VOまたは金属線14に接触しない金属パッド(40、50)あるいはその両方が得られる可能性がある。この時点で介入を行わないと、結果として得られる半導体チップは、電気的に切断された金属パッド(40、50)のために非機能チップになる。
上記を考慮すると、金属線を露出しない不完全なビア開口部の形成後に相互接続レベル誘電体層内の金属線に接触する金属パッドの適切な形成を可能にする集積方式が必要である。
一般に、不完全なビア開口部の形成は、フォトレジスト47の除去後であって少なくとも1つの金属ライナ層の形成前のステップ、金属層の形成後であって金属層のパターン形成前のステップ、または金属パッド(40、50)のパターン形成後のステップを含む、その後の様々な処理ステップのいずれかで検出することができる。したがって、不完全なビア開口部の形成後の様々なステップで相互接続構造から相互接続レベル誘電体層内の金属線に接触する適切な金属パッドを形成するための集積方式が必要である。
本発明は、不完全なビア開口部の形成後の様々なステップで相互接続構造から相互接続レベル誘電体層内の金属線に接触する適切な金属パッドを形成するための集積方式を提供することにより、上述の必要性に対処するものである。
本発明では、真下の金属線の上面を露出しない不完全なビア開口部を有する相互接続構造は、ビア開口部を深くし、金属線を露出するように処理される。相互接続構造が金属パッドまたはブランケット金属層を含む場合、不完全なビア開口部を露出するために、下にある誘電体層に応じて選択的に金属パッドまたは金属層が除去される。最適誘電体スタックに対する金属線の上の全誘電体厚の差を補償するために、不完全なビア開口部内に他の誘電体層が形成される。その上にフォトレジストが塗布され、パターン形成される。変更なしまたは最小限の変更で、正規のビア開口部の形成のための異方性エッチングを使用して、適切なビア開口部を形成し、金属線を露出することができる。金属パッドと金属線の間に電気的接触が提供されるように、金属線の上に金属パッドが形成される。
本発明の一態様によれば、第1の相互接続構造を変更する方法が提供され、この方法は、
相互接続構造を提供するステップであって、その相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線と、
ビア開口部を含む少なくとも1つの誘電体層であって、ビア開口部が少なくとも1つの誘電体層によって金属線から分離される少なくとも1つの誘電体層と、
ビア開口部を充填する金属パッドと、
を含むステップと、
少なくとも1つの誘電体層に応じて選択的に金属パッドを除去し、ビア開口部を露出するステップと、
ビア開口部内に補足誘電体層を形成するステップであって、補足誘電体層の厚さと金属線のすぐ上の少なくとも1つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
金属線を露出するために、補足誘電体層と、金属線のすぐ上の少なくとも1つの誘電体層とにパターン形成するステップと、
を含む。
相互接続構造を提供するステップであって、その相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線と、
ビア開口部を含む少なくとも1つの誘電体層であって、ビア開口部が少なくとも1つの誘電体層によって金属線から分離される少なくとも1つの誘電体層と、
ビア開口部を充填する金属パッドと、
を含むステップと、
少なくとも1つの誘電体層に応じて選択的に金属パッドを除去し、ビア開口部を露出するステップと、
ビア開口部内に補足誘電体層を形成するステップであって、補足誘電体層の厚さと金属線のすぐ上の少なくとも1つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
金属線を露出するために、補足誘電体層と、金属線のすぐ上の少なくとも1つの誘電体層とにパターン形成するステップと、
を含む。
本発明の他の態様によれば、第2の相互接続構造を変更する方法が提供され、この方法は、
相互接続構造を提供するステップであって、その相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線と、
ビア開口部を含む少なくとも1つの誘電体層であって、ビア開口部が少なくとも1つの誘電体層によって金属線から分離される少なくとも1つの誘電体層と、
少なくとも1つの誘電体層のすぐ上に位置し、ビア開口部を充填する少なくとも1つの金属ライナと、
少なくとも1つの金属ライナのすぐ上に位置する金属層と、
を含むステップと、
少なくとも1つの誘電体層に応じて選択的に金属層と少なくとも1つの金属ライナを除去し、ビア開口部を露出するステップと、
ビア開口部内に補足誘電体層を形成するステップであって、補足誘電体層の厚さと金属線のすぐ上の少なくとも1つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
金属線を露出するために、補足誘電体層と、金属線のすぐ上の少なくとも1つの誘電体層とにパターン形成するステップと、
を含む。
相互接続構造を提供するステップであって、その相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線と、
ビア開口部を含む少なくとも1つの誘電体層であって、ビア開口部が少なくとも1つの誘電体層によって金属線から分離される少なくとも1つの誘電体層と、
少なくとも1つの誘電体層のすぐ上に位置し、ビア開口部を充填する少なくとも1つの金属ライナと、
少なくとも1つの金属ライナのすぐ上に位置する金属層と、
を含むステップと、
少なくとも1つの誘電体層に応じて選択的に金属層と少なくとも1つの金属ライナを除去し、ビア開口部を露出するステップと、
ビア開口部内に補足誘電体層を形成するステップであって、補足誘電体層の厚さと金属線のすぐ上の少なくとも1つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
金属線を露出するために、補足誘電体層と、金属線のすぐ上の少なくとも1つの誘電体層とにパターン形成するステップと、
を含む。
本発明のさらに他の態様によれば、第3の相互接続構造を変更する方法が提供され、この方法は、
相互接続構造を提供するステップであって、その相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線と、
ビア開口部を含む少なくとも1つの誘電体層であって、ビア開口部が少なくとも1つの誘電体層によって金属線から分離される少なくとも1つの誘電体層と、
を含むステップと、
ビア開口部内に補足誘電体層を形成するステップであって、補足誘電体層の厚さと金属線のすぐ上の少なくとも1つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
金属線を露出するために、補足誘電体層と、金属線のすぐ上の少なくとも1つの誘電体層とにパターン形成するステップと、
を含む。
相互接続構造を提供するステップであって、その相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線と、
ビア開口部を含む少なくとも1つの誘電体層であって、ビア開口部が少なくとも1つの誘電体層によって金属線から分離される少なくとも1つの誘電体層と、
を含むステップと、
ビア開口部内に補足誘電体層を形成するステップであって、補足誘電体層の厚さと金属線のすぐ上の少なくとも1つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
金属線を露出するために、補足誘電体層と、金属線のすぐ上の少なくとも1つの誘電体層とにパターン形成するステップと、
を含む。
一実施形態では、上記の方法は、金属線が露出された後で金属線のすぐ上に少なくとも1つの金属ライナ層を形成するステップをさらに含む。
他の実施形態では、少なくとも1つの金属ライナ層は、TaN層、Ti層、およびTiN層のうちの少なくとも1つを含む。
さらに他の実施形態では、少なくとも1つの金属ライナ層は、下から上に、TaN層、Ti層、およびTiN層からなるスタックを含む。
さらに他の実施形態では、上記の方法は、少なくとも1つの金属ライナ層のすぐ上に金属層を形成するステップをさらに含む。
さらに他の実施形態では、金属層はAlを含み、約0.8μm〜約5.0μmの厚さを有する。
他の一実施形態では、少なくとも1つの誘電体層は、
金属線および相互接続レベル誘電体層に隣接する誘電体キャップ層と、
誘電体キャップ層に隣接する第1の誘電体層と、
第1の誘電体層に隣接する第2の誘電体層と、
を含む。
金属線および相互接続レベル誘電体層に隣接する誘電体キャップ層と、
誘電体キャップ層に隣接する第1の誘電体層と、
第1の誘電体層に隣接する第2の誘電体層と、
を含む。
さらに他の一実施形態では、第2の誘電体層および補足誘電体層は同じ物質を含む。
さらに他の一実施形態では、第1の誘電体層は酸化シリコンを含み、第2の誘電体層は窒化シリコンを含む。
上記の通り、本発明は、下にある金属線の露出とその上の接点の形成を可能にするためにビア開口部の深さを拡張する方法に関し、次に添付図面により詳細に説明する。同様の要素および対応する要素は同様の参照番号によって参照されることは注目に値する。
図4を参照すると、本発明の第1の実施形態による第1の模範的な相互接続構造は、相互接続レベル誘電体層10と、金属ビア12と、金属線14とを含む、最上部レベル相互接続層8を含む。相互接続レベル誘電体層10は、典型的に、アンドープ・シリケート・ガラス(USG:undoped silicate glass)またはフルオロシリケート・ガラス(FSG:fluorosilicateglass)などの酸化シリコンを含む。金属ビア12および金属線14は、典型的にCuを含み、相互接続レベル誘電体層10内の金属ビア12と金属線14の付着を促進する金属ライナ(図示せず)を含むことができる。半導体基板(図示せず)上に形成された下位レベル相互接続構造(図示せず)およびデバイスは、最上部レベル相互接続層8の下に位置する。最上部レベル相互接続層8は、模範的な従来技術の相互接続構造内と実質的に同じである可能性がある。
誘電体キャップ層20、第1の誘電体層30、および第2の誘電体層34は、本明細書では一括して「少なくとも1つの誘電体層」(20、30、34)と呼ばれ、金属線14および相互接続レベル誘電体層10上に順次形成される。誘電体キャップ層20は、典型的に、プラズマ・エンハンス化学気相付着(PECVD)とその後に続く紫外線処理によって形成された紫外線処理窒化シリコンまたは高密度プラズマ化学気相付着(HDPCVD)によって形成された高密度プラズマ窒化シリコンなどの窒化シリコンを含む。誘電体キャップ層は、典型的に、約5nm〜約80nmの厚さを有するが、本明細書ではそれより小さい厚さおよび大きい厚さも企図されている。第1の誘電体層30および第2の誘電体層34は同じ物質を含む場合もあれば、異なる物質を含む場合もある。たとえば、第1の誘電体層30は酸化シリコンを含むことができ、第2の誘電体層34は窒化シリコンを含むことができる。第1の誘電体層30の厚さは約200nm〜約700nmにすることができ、第2の誘電体層34の厚さは600nmより大きなものにすることができる。
第1の模範的な相互接続構造の全誘電体厚tは、図2の模範的な従来技術の相互接続構造の標準的な全誘電体厚t0を超える。このような全誘電体厚tの増加は、プロセス制御の失敗によるか、または誘電体キャップ層20、第1の誘電体層30、および第2の誘電体層34、あるいはこれらの組み合わせのうちのいずれかに、より多くの物質が付着される工程計画の誤りによるか、もしくはこれらの組み合わせにより、引き起こされる可能性がある。本発明の説明のため、図3の第2の誘電体層32、第1の誘電体層30、および誘電体キャップ層20を含む、対応する諸層と比較して、全誘電体厚tの増加は、第2の誘電体層34、第1の誘電体層30、および誘電体キャップ層20のちのいずれかにおける厚さの増加によって引き起こされる可能性があるが、図3の第2の誘電体層32の厚さに対する図4の第2の誘電体層34の厚さの増加が想定される。本明細書では、第1の誘電体層30および誘電体キャップ層20のうちの少なくとも1つが図3の模範的な相互接続構造内の対応する層より厚い変形例が明示的に企図されている。また、本明細書では、図3の模範的な従来技術の相互接続構造と比較して、誘電体キャップ層20、第1の誘電体層30、および第2の誘電体層34の上に、またはそれらの間に余分な誘電体層が存在する変形例も企図されている。
フォトレジスト(図示せず)は、第2の誘電体層34の上面に塗布され、リソグラフィによりパターン形成される。フォトレジスト内のパターンは、図2の従来技術の処理ステップにおける異方性エッチングと実質的に同じである異方性エッチングにより、第2の誘電体層34、第1の誘電体層30、および誘電体キャップ層20に転写される。しかし、標準的な全誘電体厚t0と比較して全誘電体厚tが増加していることにより、金属線14の上面を露出する前に、異方性エッチングは停止する。したがって、少なくとも1つの誘電体層(20、30、34)の一部分は金属線14からビア開口部を分離している。フォトレジストを除去する前に金属線14の表面を露出し損なったことが検出されない限り、フォトレジストは、その後、除去される。
その後、少なくとも1つの金属ライナ層と1つの金属層は、ビア開口部内に付着され、パッドライナ部分40とパッド金属部分50とを含む金属パッドを形成するようにリソグラフィによりパターン形成される。パッドライナ部分40は、典型的に、下から上に、TaN層、Ti層、およびTiN層からなるスタックを含む。たとえば、TaN層の厚さは約70nmにすることができ、Ti層の厚さは約25nmにすることができ、TiN層の厚さは約25nmにすることができるが、様々な金属ライナ層の厚さの変化は適用例に応じて様々になる可能性がある。パッド金属部分50はAlを含み、約0.8μm〜約5.0μmの厚さを有する。パッド金属部分50とパッドライナ部分40は、一括して金属パッド(40、50)を構成し、この金属パッドはワイヤボンド・パッドとして機能することができる。金属パッド(40、50)は金属線14から引き離され、すなわち、金属パッド(40、50)と金属線14との間に電気的接触は提供されない。
第1の模範的な相互接続構造における本発明の説明のために誘電体キャップ層20の上に2つの誘電体層が形成されているが、ビア開口部が金属線14を露出しないように全誘電体厚tが標準的な全誘電体厚t0に関する最大許容厚を超える限り、誘電体キャップ層20の上の誘電体層の数にかかわらず、本発明は適用可能である。本発明では、誘電体層(複数も可)の数は、1を含む任意の正整数にすることができる。
金属線14から金属パッド(40、50)を電気的に分離すると、第1の模範的な相互接続構造の機能障害が発生する。第1の模範的な相互接続構造をさらに処理すると、非機能半導体チップを生成するだけである。本発明は、このような状況の救済策を提供するものである。
図5を参照すると、金属パッド(40、50)は、少なくとも1つの誘電体層(20、30、34)に応じて選択的に除去される。具体的には、フッ化水素酸を使用する第1のウェット・エッチングを使用して、金属パッド(40、50)の表面および第2の誘電体層34の露出面からAlOxおよびSiOyなどの残留誘電酸化物を除去するが、xおよびyはいずれも約1〜約3の範囲内である。照角で表面に衝突する原子からの運動量輸送により露出面上の異物が除去される低温クリーニング・プロセスであるエアロゾル・クリーニングを実行して、金属パッド(40、50)および第2の誘電体層34の表面からすべての残留物質を除去する。
次に、過酸化硫黄(sulfuric peroxide)を使用する第2のウェット・エッチングを使用して、少なくとも1つの誘電体層(20、30、34)に応じて選択的に、Alを含むパッド金属部分50とパッドライナ部分40とを含む金属パッド(40、50)を除去する。パッドライナ部分40が、下から上に、TaN層、Ti層、およびTiN層からなるスタックを含む場合、第2のウェット・エッチングは、パッド金属部分50、TiN層、およびTi層の全体を除去することができる。反応性イオン・エッチングにすることができるタッチアップ・エッチングを使用して、TaN層を含む可能性のあるパッドライナ部分40の残りの部分を除去することができる。
したがって、ビア開口部VOは第2の誘電体層34内になる。第1の誘電体層30は、ビア開口部VOの最下部で露出される場合もあれば、露出されない場合もある。典型的に、誘電体キャップ層20はこの時点では露出されない。したがって、少なくとも1つの誘電体層(20、30、34)の一部分は、ビア開口部VOの底面と金属線14の上面との間に存在する。ビア開口部VOの底面は、第1の誘電体層30または第2の誘電体層34内に位置する可能性がある。
図6を参照すると、図5のビア開口部VOの表面を含む露出面上に補足誘電体層36が形成される。補足誘電体層36は、酸化シリコンまたは窒化シリコンあるいはその両方などの誘電体材料を含む。補足誘電体層36の厚さと、補足誘電体層36の陥凹領域のすぐ下の少なくとも1つの誘電体層(20、30、34)の一部分の厚さとの合計が既定の目標厚に実質的に等しくなるように、補足誘電体層36の厚さは最適化される。補足誘電体層36は、第1の誘電体層30または第2の誘電体層34と同じ物質を含む場合もあれば、含まない場合もある。
補足誘電体層36の材料が第1の誘電体層30または第2の誘電体層34あるいはその両方の材料と同様のレベルのエッチング抵抗を有する場合、既定の目標厚は標準的な全誘電体厚t0と実質的に一致する可能性がある。補足誘電体層36と、補足誘電体層36の陥凹領域のすぐ下の少なくとも1つの誘電体層(20、30、34)の一部分との全エッチング抵抗は、標準的な全誘電体厚t0を有する図2の少なくとも1つの誘電体層(20、30、32)の全エッチング抵抗と実質的に一致する可能性がある。この場合、金属線14の上面を露出するために、図2の模範的な従来技術の構造で使用されるビア開口部VOを形成する異方性エッチングを、その後、使用することができる。
好ましくは、補足誘電体層36および第2の誘電体層34は同じ物質を含む。たとえば、補足誘電体層36および第2の誘電体層34は窒化シリコンを含むことができ、第1の誘電体層30は酸化シリコンを含むことができる。補足誘電体層36と、補足誘電体層36の陥凹領域のすぐ下の少なくとも1つの誘電体層(20、30、34)の一部分からなるスタックは、誘電体キャップ層20と第1の誘電体層30と第2の誘電体層32とを含み、標準的な全誘電体厚t0を有する図2の正規の誘電体スタックと厳密に一致する。
きれいな表面を提供するための処理ステップをこの段階で実行することができる。使用可能な模範的なクリーニング・プロセスは、補足誘電体層36の表面から異物を除去するO2プラズマ・クリーニングを含む。
図7を参照すると、フォトレジスト49は、補足誘電体層36の表面に塗布され、フォトレジスト49内のパターンが補足誘電体層36の陥凹領域のパターンと実質的に同一になるようにリソグラフィによりパターン形成される。したがって、フォトレジスト49内のパターンは、図5のビア開口部VOと実質的に一致する。このステップのリソグラフィ・プロセスは、図2の模範的な従来技術の構造を形成する際に使用されるリソグラフィ・ステップと実質的に同じものにすることができる。
図2の模範的な従来技術の相互接続構造においてビア開口部VOを形成するために使用される異方性エッチング・プロセスと実質的に同じである異方性エッチング・プロセスを使用する。補足誘電体層36と、補足誘電体層36の陥凹部分の少なくとも1つの誘電体層(20、30、34)の一部分からなるスタックの全エッチング抵抗は、図1の模範的な従来技術の相互接続構造における少なくとも1つの誘電体層(20、30、32)の全エッチング抵抗と実質的に一致するので、異方性エッチングは、最適量のオーバエッチングにより、補足誘電体層36の陥凹部分から補足誘電体層36と少なくとも1つの誘電体層(20、30、34)の一部分を除去する。
さらに、補足誘電体層36と、補足誘電体層36の陥凹部分の少なくとも1つの誘電体層(20、30、34)の一部分からなるスタックの組成および全厚は、図1の少なくとも1つの誘電体層(20、30、32)の全体の組成と一致する可能性がある。たとえば、補足誘電体層36の底面は、第1の誘電体層30と第2の誘電体層との間の境界面と実質的に同じ高さになる可能性があり、補足誘電体層36の厚さおよび組成は、図1の第2の誘電体層32の厚さおよび組成と実質的に一致する可能性がある。したがって、金属線14を露出する「拡張」ビア開口部EVOの形成を可能にするために、変更なしまたは最小限の変更で、図2の模範的な従来技術の相互接続構造を形成するために使用したものと同じ異方性エッチングを使用することができる。図1の少なくとも1つの誘電体層(20、30、32)の標準的な全誘電体厚t0と比較して第1の模範的な相互接続構造の拡張ビア開口部EVOの外側で少なくとも1つの誘電体層(20、30、34)のスタックの厚さが増加することにより、拡張ビア開口部EVOは、図2の模範的な従来技術の相互接続構造のビア開口部VOより深くなる。
図8を参照すると、少なくとも1つの交換金属ライナ層および1つの交換金属層は、ビア開口部内に付着され、交換パッドライナ部分60と交換パッド金属部分70とを含む交換金属パッドを形成するようにリソグラフィによりパターン形成される。少なくとも1つの交換金属ライナ層と、その結果としての交換パッドライナ部分60は、パッドライナ部分40と同じ垂直層構造および組成を有することができる。同様に、交換金属層と、その結果としての交換パッド金属部分70は、パッド金属部分50と同じ組成を有することができる。したがって、組成および厚さの点では、交換パッドライナ部分60はパッドライナ部分40と同じになる可能性があり、交換パッド金属部分70はパッド金属部分50と同じになる可能性があり、交換金属パッド(60、70)は金属パッド(40、50)と同じになる可能性がある。図4の金属パッド(40、50)は最上部レベル相互接続層8に埋め込まれた金属線14に接触しないが、交換金属パッド(60、70)は最上部レベル相互接続層8に埋め込まれた金属線14に接触する。
交換パッドライナ部分60は、典型的に、下から上に、TaN層、Ti層、およびTiN層からなるスタックを含む。たとえば、TaN層の厚さは約70nmにすることができ、Ti層の厚さは約25nmにすることができ、TiN層の厚さは約25nmにすることができるが、様々な金属ライナ層の厚さの変化は適用例に応じて様々になる可能性がある。交換パッド金属部分70はAlを含み、約0.8μm〜約5.0μmの厚さを有する。交換パッド金属部分70と交換パッドライナ部分60は、一括して交換金属パッド(60、70)を構成し、この交換金属パッドはワイヤボンド・パッドとして機能することができる。交換金属パッド(60、70)は金属線14に電気的に接続される。
交換パッドライナ部分60、交換パッド金属部分70、および交換金属パッド(60、70)に割り当てられている「交換(replacement)」というラベルは、パッドライナ部分40、パッド金属部分50、および金属パッド(40、50)のそれぞれの交換要素としてのこれらの要素の特性を示すだけであり、これらの要素は、このような特性を考慮しないときに「交換」というラベルなしで適切に呼ぶことができることは注目に値する。
したがって、本発明の第1の実施形態は、最上部レベル相互接続層8内の金属線14に電気的に接続されない金属パッド(40、50)を除去し、その後、金属線14に電気的に接続される交換金属パッド(60、70)を形成し、その結果、非機能半導体チップをもたらすと思われる重大な構造上の問題を修復し、金属線14と交換金属パッド(60、70)との間に機能的な電気的接触を提供するための方法または集積方式を提供する。
図9を参照すると、本発明の第2の実施形態による第2の模範的な相互接続構造は、第1の実施形態のように、同様のプロセス制御の失敗によるか、工程計画エラーによるか、あるいはその両方により形成することができる。第2の実施形態では、ビア開口部の形成までは第1の実施形態の第1の模範的な相互接続構造と同一の構造および処理ステップが使用される。第1の実施形態のように、少なくとも1つの誘電体層(20、30、34)の一部分が金属線14からビア開口部を分離している。
少なくとも1つの金属ライナ層40Lおよび1つの金属層50Lはビア開口部内に付着される。少なくとも1つの金属ライナ層40Lは、第1の模範的な相互接続構造内の図4のパッドライナ部分40と同じ垂直スタックを有することができる。少なくとも1つの金属ライナ層40Lは、典型的に、下から上に、TaN層、Ti層、およびTiN層からなるスタックを含む。たとえば、TaN層の厚さは約70nmにすることができ、Ti層の厚さは約25nmにすることができ、TiN層の厚さは約25nmにすることができるが、様々な金属ライナ層の厚さの変化は適用例に応じて様々になる可能性がある。金属層50Lは、第1の模範的な相互接続構造内の図4のパッド金属部分50と同じ組成および厚さを有することができる。たとえば、金属層50LはAlを含み、約0.8μm〜約5.0μmの厚さを有する。少なくとも1つの金属ライナ層40Lおよび金属層50Lは金属線14から引き離され、すなわち、少なくとも1つの金属ライナ層40Lと金属線14との間に電気的接触は提供されない。少なくとも1つの金属ライナ層40Lと金属層50Lにさらにパターン形成すると、真下の金属線14との接触がないために、非機能金属パッドが形成されるものと思われる。
図10を参照すると、過酸化硫黄を使用するウェット・エッチングを使用して、少なくとも1つの誘電体層(20、30、34)に応じて選択的に、少なくとも1つの金属ライナ層40Lと金属層50Lが除去される。少なくとも1つの金属ライナ層40Lが、下から上に、TaN層、Ti層、およびTiN層からなるスタックを含む場合、ウェット・エッチングは、パッド金属部分50、TiN層、およびTi層の全体を除去することができる。反応性イオン・エッチングにすることができるタッチアップ・エッチングを使用して、TaN層を含む可能性のある少なくとも1つの金属ライナ層40Lの残りの部分を除去することができる。
したがって、ビア開口部VOは第2の誘電体層34内になる。第1の誘電体層30は、ビア開口部VOの最下部で露出される場合もあれば、露出されない場合もある。典型的に、誘電体キャップ層20はこの時点では露出されない。したがって、少なくとも1つの誘電体層(20、30、34)の一部分は、ビア開口部VOの底面と金属線14の上面との間に存在する。ビア開口部VOの底面は、第1の誘電体層30または第2の誘電体層34内に位置する可能性がある。
図11を参照すると、図10のビア開口部VOの表面を含む露出面上に補足誘電体層36が形成される。補足誘電体層36は、酸化シリコンまたは窒化シリコンあるいはその両方などの誘電体材料を含む。補足誘電体層36の厚さと、補足誘電体層36の陥凹領域のすぐ下の少なくとも1つの誘電体層(20、30、34)の一部分の厚さとの合計が既定の目標厚に実質的に等しくなるように、補足誘電体層36の厚さは最適化される。補足誘電体層36は、第1の誘電体層30または第2の誘電体層34と同じ物質を含む場合もあれば、含まない場合もある。
補足誘電体層36の厚さおよび組成は、第1の実施形態と同じものにすることができ、第1の実施形態で使用されるものと同じ考慮事項に基づいて決定することができる。その後、きれいな表面を提供するための処理ステップを実行することができる。使用可能な模範的なクリーニング・プロセスは、補足誘電体層36の表面から異物を除去するO2プラズマ・クリーニングを含む。
図12を参照すると、フォトレジスト49は、第1の実施形態と同じように、補足誘電体層36の表面に塗布され、フォトレジスト49内のパターンが補足誘電体層36の陥凹領域のパターンと実質的に同一になるようにリソグラフィによりパターン形成される。図2の模範的な従来技術の相互接続構造においてビア開口部VOを形成するために使用される異方性エッチング・プロセスと実質的に同じである異方性エッチング・プロセスを使用する。第1の実施形態のように、補足誘電体層36と、補足誘電体層36の陥凹部分の少なくとも1つの誘電体層(20、30、34)の一部分からなるスタックの全エッチング抵抗は、図1の模範的な従来技術の相互接続構造における少なくとも1つの誘電体層(20、30、32)の全エッチング抵抗と実質的に一致するので、異方性エッチングは、最適量のオーバエッチングにより、補足誘電体層36の陥凹部分から補足誘電体層36と少なくとも1つの誘電体層(20、30、34)の一部分を除去する。
第1の実施形態のように、金属線14を露出する「拡張」ビア開口部EVOの形成を可能にするために、変更なしまたは最小限の変更で、図2の模範的な従来技術の相互接続構造を形成するために使用したものと同じ異方性エッチングを使用することができる。図1の少なくとも1つの誘電体層(20、30、32)の標準的な全誘電体厚t0と比較して第1の模範的な相互接続構造の拡張ビア開口部EVOの外側で少なくとも1つの誘電体層(20、30、34)のスタックの厚さが増加することにより、拡張ビア開口部EVOは、図2の模範的な従来技術の相互接続構造のビア開口部VOより深くなる。
図13を参照すると、第1の実施形態と同じように、少なくとも1つの交換金属ライナ層および1つの交換金属層は、ビア開口部内に付着され、交換パッドライナ部分60と交換パッド金属部分70とを含む交換金属パッドを形成するようにリソグラフィによりパターン形成される。交換パッドライナ部分60および交換パッド金属部分70は、第1の実施形態と同じ組成および厚さを有し、同じ機能を提供する。具体的には、交換金属パッド(60、70)は最上部レベル相互接続層8に埋め込まれた金属線14に接触する。交換パッド金属部分70と交換パッドライナ部分60は、一括して交換金属パッド(60、70)を構成し、この交換金属パッドはワイヤボンド・パッドとして機能することができる。
したがって、本発明の第2の実施形態は、最上部レベル相互接続層8内の金属線14に電気的に接続されない少なくとも1つの金属ライナ層40Lおよび1つの金属層50Lを除去し、その後、金属線14に電気的に接続される交換金属パッド(60、70)を形成し、その結果、非機能半導体チップをもたらすと思われる重大な構造上の問題を修復し、金属線14と交換金属パッド(60、70)との間に機能的な電気的接触を提供するための方法または集積方式を提供する。
図14を参照すると、本発明の第3の実施形態による第3の模範的な相互接続構造は、第1の実施形態のように、同様のプロセス制御の失敗によるか、工程計画エラーによるか、あるいはその両方により形成することができる。第3の実施形態では、第3の模範的な相互接続構造を提供するために、ビア開口部の形成までは第1の実施形態の第1の模範的な相互接続構造と同一の構造および処理ステップが使用される。金属ライナ層または金属層はこの時点ではビア開口部内に一切付着されない。第1の実施形態のように、少なくとも1つの誘電体層(20、30、34)の一部分が金属線14からビア開口部を分離している。
その後、補足誘電体層36の付着、フォトレジスト49の塗布およびそのパターン形成、拡張ビア開口部EVOの形成、および交換金属パッド(60、70)の形成を含む、第2の実施形態の図13の同じ相互接続構造を提供するために、図11〜図13に対応する第2の実施形態の処理ステップが実行される。この処理ステップおよび構造は、第2の実施形態において対応するものと同一である。
したがって、本発明の第3の実施形態は、金属ライナ層または金属層を含まず、金属線14を露出しないビア開口部VOを含む相互接続構造を変更するための方法または集積方式を提供する。ビア開口部VOは、最上部レベル相互接続層8内の金属線14を露出する拡張ビア開口部EVOを形成するために下方に拡張される。その後、金属線14に電気的に接続される交換金属パッド(60、70)が形成され、その結果、非機能半導体チップをもたらすと思われる重大な構造上の問題を修復し、金属線14と交換金属パッド(60、70)との間に機能的な電気的接触を提供する。
特定の諸実施形態に関して本発明を説明してきたが、上記の説明を考慮すると、多数の代替例、変更例、および変形例が当業者にとって自明なものになることは明らかである。したがって、本発明は、本発明の範囲および精神ならびに特許請求の範囲に該当するこのような代替例、変更例、および変形例をすべて包含するものである。
Claims (25)
- 相互接続構造を変更する方法であって、
相互接続構造を提供するステップであって、前記相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線(14)と、
ビア開口部を含む少なくとも1つの誘電体層(20、30、34)であって、前記ビア開口部が前記少なくとも1つの誘電体層によって前記金属線から分離される少なくとも1つの誘電体層と、
前記ビア開口部を充填する金属パッド(40、50)と、
を含むステップと、
前記少なくとも1つの誘電体層に応じて選択的に前記金属パッドを除去し、前記ビア開口部を露出するステップ(図5)と、
前記ビア開口部内に補足誘電体層(36)を形成するステップであって、前記補足誘電体層の厚さと前記金属線のすぐ上の前記少なくとも1つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
前記金属線を露出するために、前記補足誘電体層と、前記金属線のすぐ上の前記少なくとも1つの誘電体層とにパターン形成するステップ(図7)と、
を含む、方法。 - 前記金属線が露出された後で前記金属線のすぐ上に少なくとも1つの金属ライナ層(60)を形成するステップをさらに含む、請求項1記載の方法。
- 前記少なくとも1つの金属ライナ層が、TaN層、Ti層、およびTiN層のうちの少なくとも1つを含む、請求項2記載の方法。
- 前記少なくとも1つの金属ライナ層が、下から上に、TaN層、Ti層、およびTiN層からなるスタックを含む、請求項2記載の方法。
- 前記少なくとも1つの金属ライナ層のすぐ上に金属層(70)を形成するステップをさらに含む、請求項2記載の方法。
- 前記金属層がAlを含み、0.8μm〜3.0μmの厚さを有する、請求項5記載の方法。
- 前記少なくとも1つの誘電体層が、
前記金属線および前記相互接続レベル誘電体層に隣接する誘電体キャップ層(20)と、
前記誘電体キャップ層に隣接する第1の誘電体層(30)と、
前記第1の誘電体層に隣接する第2の誘電体層(34)と、
を含む、請求項1記載の方法。 - 前記第2の誘電体層および前記補足誘電体層が同じ物質を含む、請求項7記載の方法。
- 前記第1の誘電体層が酸化シリコンを含み、前記第2の誘電体層が窒化シリコンを含む、請求項8記載の方法。
- 相互接続構造を変更する方法であって、
相互接続構造を提供するステップであって、前記相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線(14)と、
ビア開口部を含む少なくとも1つの誘電体層(20、30、34)であって、前記ビア開口部が前記少なくとも1つの誘電体層によって前記金属線から分離される少なくとも1つの誘電体層と、
前記少なくとも1つの誘電体層のすぐ上に位置し、前記ビア開口部を充填する少なくとも1つの金属ライナ(40L)と、
前記少なくとも1つの金属ライナのすぐ上に位置する金属層(50L)と、
を含むステップと、
前記少なくとも1つの誘電体層に応じて選択的に前記金属層と前記少なくとも1つの金属ライナを除去し、前記ビア開口部を露出するステップ(図10)と、
前記ビア開口部内に補足誘電体層(36)を形成するステップであって、前記補足誘電体層の厚さと前記金属線のすぐ上の前記少なくとも1つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
前記金属線を露出するために、前記補足誘電体層と、前記金属線のすぐ上の前記少なくとも1つの誘電体層とにパターン形成するステップ(図12)と、
を含む、方法。 - 前記金属線が露出された後で前記金属線のすぐ上に少なくとも1つの金属ライナ層(60)を形成するステップをさらに含む、請求項10記載の方法。
- 前記少なくとも1つの金属ライナ層が、TaN層、Ti層、およびTiN層のうちの少なくとも1つを含む、請求項11記載の方法。
- 前記少なくとも1つの金属ライナ層が、下から上に、TaN層、Ti層、およびTiN層からなるスタックを含む、請求項11記載の方法。
- 前記少なくとも1つの金属ライナ層のすぐ上に金属層(70)を形成するステップをさらに含む、請求項11記載の方法。
- 前記金属層がAlを含み、0.8μm〜3.0μmの厚さを有する、請求項14記載の方法。
- 前記少なくとも1つの誘電体層が、
前記金属線および前記相互接続レベル誘電体層に隣接する誘電体キャップ層(20)と、
前記誘電体キャップ層に隣接する第1の誘電体層(30)と、
前記第1の誘電体層に隣接する第2の誘電体層(34)と、
を含む、請求項10記載の方法。 - 前記第2の誘電体層および前記補足誘電体層が同じ物質を含む、請求項16記載の方法。
- 前記第1の誘電体層が酸化シリコンを含み、前記第2の誘電体層が窒化シリコンを含む、請求項17記載の方法。
- 相互接続構造を変更する方法であって、
相互接続構造を提供するステップであって、前記相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線(14)と、
ビア開口部を含む少なくとも1つの誘電体層(20、30、34)であって、前記ビア開口部が前記少なくとも1つの誘電体層によって前記金属線から分離される少なくとも1つの誘電体層と、
を含むステップと、
前記ビア開口部内に補足誘電体層(36)を形成するステップであって、前記補足誘電体層の厚さと前記金属線のすぐ上の前記少なくとも1つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
前記金属線を露出するために、前記補足誘電体層と、前記金属線のすぐ上の前記少なくとも1つの誘電体層とにパターン形成するステップ(図7、図12)と、
を含む、方法。 - 前記金属線が露出された後で前記金属線のすぐ上に少なくとも1つの金属ライナ層(60)を形成するステップをさらに含む、請求項19記載の方法。
- 前記少なくとも1つの金属ライナ層が、TaN層、Ti層、およびTiN層のうちの少なくとも1つを含む、請求項20記載の方法。
- 前記少なくとも1つの金属ライナ層が、下から上に、TaN層、Ti層、およびTiN層からなるスタックを含む、請求項20記載の方法。
- 前記少なくとも1つの誘電体層が、
前記金属線および前記相互接続レベル誘電体層に隣接する誘電体キャップ層(20)と、
前記誘電体キャップ層に隣接する第1の誘電体層(30)と、
前記第1の誘電体層に隣接する第2の誘電体層(34)と、
を含む、請求項19記載の方法。 - 前記第2の誘電体層および前記補足誘電体層が同じ物質を含む、請求項23記載の方法。
- 前記第1の誘電体層が酸化シリコンを含み、前記第2の誘電体層が窒化シリコンを含む、請求項24記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/971,996 US20090181532A1 (en) | 2008-01-10 | 2008-01-10 | Integration scheme for extension of via opening depth |
PCT/US2009/030371 WO2009089309A1 (en) | 2008-01-10 | 2009-01-08 | Integration scheme for extension of via opening depth |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011509531A true JP2011509531A (ja) | 2011-03-24 |
Family
ID=40851017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010542327A Pending JP2011509531A (ja) | 2008-01-10 | 2009-01-08 | 相互接続構造を変更する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20090181532A1 (ja) |
EP (1) | EP2240959A1 (ja) |
JP (1) | JP2011509531A (ja) |
KR (1) | KR20100098672A (ja) |
TW (1) | TW200949947A (ja) |
WO (1) | WO2009089309A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115985846B (zh) * | 2023-02-10 | 2023-06-06 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6077770A (en) * | 1998-10-30 | 2000-06-20 | United Microelectronics Corp. | Damascene manufacturing process capable of forming borderless via |
US6753270B1 (en) * | 2000-08-04 | 2004-06-22 | Applied Materials Inc. | Process for depositing a porous, low dielectric constant silicon oxide film |
US6942924B2 (en) * | 2001-10-31 | 2005-09-13 | Chemat Technology, Inc. | Radiation-curable anti-reflective coating system |
KR100454128B1 (ko) * | 2002-04-02 | 2004-10-26 | 삼성전자주식회사 | 금속간 절연막 패턴 및 그 형성 방법 |
US6713873B1 (en) * | 2002-11-27 | 2004-03-30 | Intel Corporation | Adhesion between dielectric materials |
US7250334B2 (en) * | 2004-07-31 | 2007-07-31 | Texas Instruments Incorporated | Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode |
US7476602B2 (en) * | 2005-01-31 | 2009-01-13 | Texas Instruments Incorporated | N2 based plasma treatment for enhanced sidewall smoothing and pore sealing porous low-k dielectric films |
US7358182B2 (en) * | 2005-12-22 | 2008-04-15 | International Business Machines Corporation | Method of forming an interconnect structure |
-
2008
- 2008-01-10 US US11/971,996 patent/US20090181532A1/en not_active Abandoned
-
2009
- 2009-01-05 TW TW098100103A patent/TW200949947A/zh unknown
- 2009-01-08 WO PCT/US2009/030371 patent/WO2009089309A1/en active Application Filing
- 2009-01-08 JP JP2010542327A patent/JP2011509531A/ja active Pending
- 2009-01-08 EP EP09700589A patent/EP2240959A1/en not_active Withdrawn
- 2009-01-08 KR KR1020107014545A patent/KR20100098672A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP2240959A1 (en) | 2010-10-20 |
US20090181532A1 (en) | 2009-07-16 |
WO2009089309A1 (en) | 2009-07-16 |
TW200949947A (en) | 2009-12-01 |
KR20100098672A (ko) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9543193B2 (en) | Non-hierarchical metal layers for integrated circuits | |
KR102303370B1 (ko) | 피치 및 라인 간격이 감소된 집적 회로 및 그 형성 방법 | |
US7279411B2 (en) | Process for forming a redundant structure | |
US9330974B2 (en) | Through level vias and methods of formation thereof | |
US9236291B2 (en) | Method of manufacturing semiconductor device | |
US7183188B2 (en) | Method for fabricating contact-making connections | |
US7556989B2 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
JP5334616B2 (ja) | 相互接続を作製するための方法 | |
TW202125756A (zh) | 半導體結構 | |
JP5220361B2 (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
US7307000B2 (en) | Method of fabricating a capacitor for a semiconductor device | |
JP2007088478A (ja) | 相互接続層置換用のアンダー・ボンディング・パッド経路 | |
JP2009135518A (ja) | 相互接続の製造方法 | |
US20160218062A1 (en) | Thin film resistor integration in copper damascene metallization | |
US20130052818A1 (en) | Methods for Forming Interconnect Structures of Integrated Circuits | |
CN103165414A (zh) | 形成用于半导体器件的图案的方法 | |
JP2002009149A (ja) | 半導体装置およびその製造方法 | |
US20070249165A1 (en) | Dual damascene process | |
JP2006100571A (ja) | 半導体装置およびその製造方法 | |
JP5388478B2 (ja) | 半導体装置 | |
JP2011509531A (ja) | 相互接続構造を変更する方法 | |
JP2007214178A (ja) | 半導体装置およびその製造方法 | |
JPH11214389A (ja) | 半導体装置の製造方法 | |
KR100722774B1 (ko) | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 | |
JP4400087B2 (ja) | 半導体装置及びその製造方法 |