JP2011509531A - 相互接続構造を変更する方法 - Google Patents

相互接続構造を変更する方法 Download PDF

Info

Publication number
JP2011509531A
JP2011509531A JP2010542327A JP2010542327A JP2011509531A JP 2011509531 A JP2011509531 A JP 2011509531A JP 2010542327 A JP2010542327 A JP 2010542327A JP 2010542327 A JP2010542327 A JP 2010542327A JP 2011509531 A JP2011509531 A JP 2011509531A
Authority
JP
Japan
Prior art keywords
dielectric layer
layer
metal
dielectric
metal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010542327A
Other languages
English (en)
Inventor
ボラン、リチャード
ジョーンズ、ブラッドリー
ケイ、ラモナ
ワン、ユン
ナウス、レイモンド
コロン、デヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011509531A publication Critical patent/JP2011509531A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 下にある金属線の露出とその上の接点の形成を可能にするためにビア開口部の深さを拡張する方法を提供する。
【解決手段】 不完全なビア開口部を有する相互接続構造は、ビア開口部を深くし、金属線を露出するように処理される。相互接続構造が金属パッドまたはブランケット金属層を含む場合、不完全なビア開口部を露出するために、下にある誘電体層に応じて選択的に金属パッドまたは金属層が除去される。最適誘電体スタックに対する金属線の上の全誘電体厚の差を補償するために、不完全なビア開口部内に他の誘電体層が形成される。その上にフォトレジストが塗布され、パターン形成される。変更なしまたは最小限の変更で、正規のビア開口部の形成のための異方性エッチングを使用して、適切なビア開口部を形成し、金属線を露出することができる。金属パッドと金属線の間に電気的接触が提供されるように、金属線の上に金属パッドが形成される。
【選択図】 図４

Description

関連出願の相互参照
本出願は、２００８年１月１０日に米国特許商標局に対して出願され、「INTEGRATION SCHEME FOR EXTENSION OF VIAOPENING DEPTH」という発明の名称の米国特許出願第１１/９７１，９９６号の優先権の恩恵を主張するものである。
本発明は、半導体構造を形成する方法に関し、特に、下にある金属線（metalline）の露出とその上の接点の形成を可能にするためにビア開口部（via opening）の深さを拡張する方法に関する。
半導体チップの製造は、バックエンドオブライン（ＢＥＯＬ：back-end-of-line）処理ステップにおいて相互接続構造（interconnectstructure）の形成を使用する。この相互接続構造は、複数レベルの金属線および金属ビア（metal via）を含む。金属線は同じ相互接続レベル内の水平導電路を提供し、金属ビアは隣接する相互接続レベル間の垂直導電路を提供する。典型的に、相互接続構造は、半導体チップとの間で信号を伝達するための電気経路を提供するために、相互接続構造の最上部レベルに金属パッドをさらに含む。このため、金属パッドはワイヤボンド・パッドとして使用することができる。
機能的な相互接続構造を形成するには、半導体基板上で複数の適切な処理ステップを順次実行する必要がある。この処理ステップのシーケンスは、当技術分野では「工程計画（routing）」または「プロセス統合（process integration）」と呼ばれている。典型的には歩留まりを考慮することによって設定される許容限度または「プロセス仕様（process specification）」の範囲内に個々のプロセスの変動を維持することは、当技術分野では「プロセス制御（process control）」と呼ばれている。機能的な相互接続構造の製造には、適切な工程計画およびプロセス制御が不可欠である。
相互接続構造の製造に関係する工程計画およびプロセス制御の問題の特定の一例を示すために、本明細書では金属パッドの形成のための従来技術の相互接続構造について説明する。図１を参照すると、従来技術の相互接続構造は、相互接続レベル誘電体層１０と、金属ビア１２と、金属線１４とを含む、最上部レベル相互接続層８を含む。相互接続レベル誘電体層１０は典型的に酸化シリコンを含む。金属ビア１２および金属線１４は典型的にＣｕを含む。半導体基板（図示せず）上に形成された下位レベル相互接続構造（図示せず）およびデバイスは、最上部レベル相互接続層８の下に位置する。誘電体キャップ層２０は、金属線１４および最上部レベル相互接続層８のすぐ上に形成される。第１の誘電体層３０および第２の誘電体層３２は、誘電体キャップ層２０の上に形成される。たとえば、第１の誘電体層３０は酸化シリコンを含むことができ、第２の誘電体層３２は窒化シリコンを含むことができる。第１の誘電体層３０の厚さは約２００ｎｍ〜約７００ｎｍにすることができ、第２の誘電体層３２の厚さは約２００ｎｍ〜約６００ｎｍにすることができる。
図２を参照すると、フォトレジスト４７は、第２の誘電体層３２の上面に塗布され、リソグラフィによりパターン形成される。金属線１４のうちの１つの上面を露出するために、フォトレジスト４７内のパターンは、反応性イオン・エッチングなどの異方性エッチングにより、第２の誘電体層３２、第１の誘電体層３０、および誘電体キャップ層２０に転写される。第２の誘電体層３２、第１の誘電体層３０、および誘電体キャップ層２０に位置し、異方性エッチングによって形成されたビア開口部ＶＯの深さは、少なくとも標準的な全誘電体厚ｔ0に等しく、これは、第２の誘電体層３２と、第１の誘電体層３０と、誘電体キャップ層２０の厚さの合計である。典型的に、異方性エッチング後に誘電体キャップ層２０内のビア開口部ＶＯ内の金属線１４の表面全体が露出されることを保証するために、相互接続レベル誘電体層１０へのある程度のオーバエッチングが行われる。その後、形成される金属層の空隙充填能力（void fill capability）は典型的に制限され、その結果、相互接続レベル誘電体層１０内に空隙を形成する可能性があるので、相互接続レベル誘電体層１０への過剰なオーバエッチングは望ましいものではない。したがって、小さいオーバエッチング・マージンの分だけ標準的な全誘電体厚ｔ0を超える深さまで第２の誘電体層３２、第１の誘電体層３０、および誘電体キャップ層２０の材料にエッチングを施すように異方性エッチングが最適化される。フォトレジスト４７は、その後、除去される。
図３を参照すると、少なくとも１つの金属ライナ層と１つの金属層は、ビア開口部ＶＯ内に付着され、パッドライナ部分４０とパッド金属部分５０とを含む金属パッドを形成するようにリソグラフィによりパターン形成される。パッド金属部分５０とパッドライナ部分４０は、一括して金属パッド（４０、５０）を構成し、この金属パッドはワイヤボンド・パッドとして機能することができる。金属パッド（４０、５０）は、金属線１４のうちの１つに電気的に接続される。
図３の模範的な従来技術の構造は、適切なプロセス制御および工程計画が製造プロセスにおいて使用されたときに製造される、機能的な相互接続構造を表している。金属線１４のうちの１つとのソリッドの電気的接触とともに金属パッド（４０、５０）を適切に形成するために、誘電体キャップ層２０、第１の誘電体層３０、および第２の誘電体層３２の全厚は仕様の範囲内である必要がある。さらに、異方性エッチング・プロセスは、誘電体キャップ層２０、第１の誘電体層３０、および第２の誘電体層３２のスタックにおいてビア開口部ＶＯ内にある金属線１４の一部分の上からすべての誘電体材料を完全に除去する必要がある。
プロセス制御の失敗によるか、または誘電体キャップ層２０、第１の誘電体層３０、および第２の誘電体層３２のうちのいずれか１つの反復付着などの誤った工程計画により、誘電体キャップ層２０、第１の誘電体層３０、および第２の誘電体層３２の全厚の増加が引き起こされる可能性がある。このような全厚の増加の結果として、金属線１４の上面を露出しない不完全なビア開口部ＶＯまたは金属線１４に接触しない金属パッド（４０、５０）あるいはその両方が得られる可能性がある。この時点で介入を行わないと、結果として得られる半導体チップは、電気的に切断された金属パッド（４０、５０）のために非機能チップになる。
上記を考慮すると、金属線を露出しない不完全なビア開口部の形成後に相互接続レベル誘電体層内の金属線に接触する金属パッドの適切な形成を可能にする集積方式が必要である。
一般に、不完全なビア開口部の形成は、フォトレジスト４７の除去後であって少なくとも１つの金属ライナ層の形成前のステップ、金属層の形成後であって金属層のパターン形成前のステップ、または金属パッド（４０、５０）のパターン形成後のステップを含む、その後の様々な処理ステップのいずれかで検出することができる。したがって、不完全なビア開口部の形成後の様々なステップで相互接続構造から相互接続レベル誘電体層内の金属線に接触する適切な金属パッドを形成するための集積方式が必要である。
本発明は、不完全なビア開口部の形成後の様々なステップで相互接続構造から相互接続レベル誘電体層内の金属線に接触する適切な金属パッドを形成するための集積方式を提供することにより、上述の必要性に対処するものである。
本発明では、真下の金属線の上面を露出しない不完全なビア開口部を有する相互接続構造は、ビア開口部を深くし、金属線を露出するように処理される。相互接続構造が金属パッドまたはブランケット金属層を含む場合、不完全なビア開口部を露出するために、下にある誘電体層に応じて選択的に金属パッドまたは金属層が除去される。最適誘電体スタックに対する金属線の上の全誘電体厚の差を補償するために、不完全なビア開口部内に他の誘電体層が形成される。その上にフォトレジストが塗布され、パターン形成される。変更なしまたは最小限の変更で、正規のビア開口部の形成のための異方性エッチングを使用して、適切なビア開口部を形成し、金属線を露出することができる。金属パッドと金属線の間に電気的接触が提供されるように、金属線の上に金属パッドが形成される。
本発明の一態様によれば、第１の相互接続構造を変更する方法が提供され、この方法は、
相互接続構造を提供するステップであって、その相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線と、
ビア開口部を含む少なくとも１つの誘電体層であって、ビア開口部が少なくとも１つの誘電体層によって金属線から分離される少なくとも１つの誘電体層と、
ビア開口部を充填する金属パッドと、
を含むステップと、
少なくとも１つの誘電体層に応じて選択的に金属パッドを除去し、ビア開口部を露出するステップと、
ビア開口部内に補足誘電体層を形成するステップであって、補足誘電体層の厚さと金属線のすぐ上の少なくとも１つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
金属線を露出するために、補足誘電体層と、金属線のすぐ上の少なくとも１つの誘電体層とにパターン形成するステップと、
を含む。
本発明の他の態様によれば、第２の相互接続構造を変更する方法が提供され、この方法は、
相互接続構造を提供するステップであって、その相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線と、
ビア開口部を含む少なくとも１つの誘電体層であって、ビア開口部が少なくとも１つの誘電体層によって金属線から分離される少なくとも１つの誘電体層と、
少なくとも１つの誘電体層のすぐ上に位置し、ビア開口部を充填する少なくとも１つの金属ライナと、
少なくとも１つの金属ライナのすぐ上に位置する金属層と、
を含むステップと、
少なくとも１つの誘電体層に応じて選択的に金属層と少なくとも１つの金属ライナを除去し、ビア開口部を露出するステップと、
ビア開口部内に補足誘電体層を形成するステップであって、補足誘電体層の厚さと金属線のすぐ上の少なくとも１つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
金属線を露出するために、補足誘電体層と、金属線のすぐ上の少なくとも１つの誘電体層とにパターン形成するステップと、
を含む。
本発明のさらに他の態様によれば、第３の相互接続構造を変更する方法が提供され、この方法は、
相互接続構造を提供するステップであって、その相互接続構造が、
相互接続レベル誘電体層内に埋め込まれた金属線と、
ビア開口部を含む少なくとも１つの誘電体層であって、ビア開口部が少なくとも１つの誘電体層によって金属線から分離される少なくとも１つの誘電体層と、
を含むステップと、
ビア開口部内に補足誘電体層を形成するステップであって、補足誘電体層の厚さと金属線のすぐ上の少なくとも１つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
金属線を露出するために、補足誘電体層と、金属線のすぐ上の少なくとも１つの誘電体層とにパターン形成するステップと、
を含む。
一実施形態では、上記の方法は、金属線が露出された後で金属線のすぐ上に少なくとも１つの金属ライナ層を形成するステップをさらに含む。
他の実施形態では、少なくとも１つの金属ライナ層は、ＴａＮ層、Ｔｉ層、およびＴｉＮ層のうちの少なくとも１つを含む。
さらに他の実施形態では、少なくとも１つの金属ライナ層は、下から上に、ＴａＮ層、Ｔｉ層、およびＴｉＮ層からなるスタックを含む。
さらに他の実施形態では、上記の方法は、少なくとも１つの金属ライナ層のすぐ上に金属層を形成するステップをさらに含む。
さらに他の実施形態では、金属層はＡｌを含み、約０．８μｍ〜約５．０μｍの厚さを有する。
他の一実施形態では、少なくとも１つの誘電体層は、
金属線および相互接続レベル誘電体層に隣接する誘電体キャップ層と、
誘電体キャップ層に隣接する第１の誘電体層と、
第１の誘電体層に隣接する第２の誘電体層と、
を含む。
さらに他の一実施形態では、第２の誘電体層および補足誘電体層は同じ物質を含む。
さらに他の一実施形態では、第１の誘電体層は酸化シリコンを含み、第２の誘電体層は窒化シリコンを含む。
従来技術の相互接続構造の順次垂直断面図である。 従来技術の相互接続構造の順次垂直断面図である。 従来技術の相互接続構造の順次垂直断面図である。 本発明の第１の実施形態による第１の模範的な相互接続構造の順次垂直断面図である。 本発明の第１の実施形態による第１の模範的な相互接続構造の順次垂直断面図である。 本発明の第１の実施形態による第１の模範的な相互接続構造の順次垂直断面図である。 本発明の第１の実施形態による第１の模範的な相互接続構造の順次垂直断面図である。 本発明の第１の実施形態による第１の模範的な相互接続構造の順次垂直断面図である。 本発明の第２の実施形態による第２の模範的な相互接続構造の順次垂直断面図である。 本発明の第２の実施形態による第２の模範的な相互接続構造の順次垂直断面図である。 本発明の第２の実施形態による第２の模範的な相互接続構造の順次垂直断面図である。 本発明の第２の実施形態による第２の模範的な相互接続構造の順次垂直断面図である。 本発明の第２の実施形態による第２の模範的な相互接続構造の順次垂直断面図である。 本発明の第３の実施形態による第３の模範的な相互接続構造の垂直断面図である。
上記の通り、本発明は、下にある金属線の露出とその上の接点の形成を可能にするためにビア開口部の深さを拡張する方法に関し、次に添付図面により詳細に説明する。同様の要素および対応する要素は同様の参照番号によって参照されることは注目に値する。
図４を参照すると、本発明の第１の実施形態による第１の模範的な相互接続構造は、相互接続レベル誘電体層１０と、金属ビア１２と、金属線１４とを含む、最上部レベル相互接続層８を含む。相互接続レベル誘電体層１０は、典型的に、アンドープ・シリケート・ガラス（ＵＳＧ：undoped silicate glass）またはフルオロシリケート・ガラス（ＦＳＧ：fluorosilicateglass）などの酸化シリコンを含む。金属ビア１２および金属線１４は、典型的にＣｕを含み、相互接続レベル誘電体層１０内の金属ビア１２と金属線１４の付着を促進する金属ライナ（図示せず）を含むことができる。半導体基板（図示せず）上に形成された下位レベル相互接続構造（図示せず）およびデバイスは、最上部レベル相互接続層８の下に位置する。最上部レベル相互接続層８は、模範的な従来技術の相互接続構造内と実質的に同じである可能性がある。
誘電体キャップ層２０、第１の誘電体層３０、および第２の誘電体層３４は、本明細書では一括して「少なくとも１つの誘電体層」（２０、３０、３４）と呼ばれ、金属線１４および相互接続レベル誘電体層１０上に順次形成される。誘電体キャップ層２０は、典型的に、プラズマ・エンハンス化学気相付着（ＰＥＣＶＤ）とその後に続く紫外線処理によって形成された紫外線処理窒化シリコンまたは高密度プラズマ化学気相付着（ＨＤＰＣＶＤ）によって形成された高密度プラズマ窒化シリコンなどの窒化シリコンを含む。誘電体キャップ層は、典型的に、約５ｎｍ〜約８０ｎｍの厚さを有するが、本明細書ではそれより小さい厚さおよび大きい厚さも企図されている。第１の誘電体層３０および第２の誘電体層３４は同じ物質を含む場合もあれば、異なる物質を含む場合もある。たとえば、第１の誘電体層３０は酸化シリコンを含むことができ、第２の誘電体層３４は窒化シリコンを含むことができる。第１の誘電体層３０の厚さは約２００ｎｍ〜約７００ｎｍにすることができ、第２の誘電体層３４の厚さは６００ｎｍより大きなものにすることができる。
第１の模範的な相互接続構造の全誘電体厚ｔは、図２の模範的な従来技術の相互接続構造の標準的な全誘電体厚ｔ0を超える。このような全誘電体厚ｔの増加は、プロセス制御の失敗によるか、または誘電体キャップ層２０、第１の誘電体層３０、および第２の誘電体層３４、あるいはこれらの組み合わせのうちのいずれかに、より多くの物質が付着される工程計画の誤りによるか、もしくはこれらの組み合わせにより、引き起こされる可能性がある。本発明の説明のため、図３の第２の誘電体層３２、第１の誘電体層３０、および誘電体キャップ層２０を含む、対応する諸層と比較して、全誘電体厚ｔの増加は、第２の誘電体層３４、第１の誘電体層３０、および誘電体キャップ層２０のちのいずれかにおける厚さの増加によって引き起こされる可能性があるが、図３の第２の誘電体層３２の厚さに対する図４の第２の誘電体層３４の厚さの増加が想定される。本明細書では、第１の誘電体層３０および誘電体キャップ層２０のうちの少なくとも１つが図３の模範的な相互接続構造内の対応する層より厚い変形例が明示的に企図されている。また、本明細書では、図３の模範的な従来技術の相互接続構造と比較して、誘電体キャップ層２０、第１の誘電体層３０、および第２の誘電体層３４の上に、またはそれらの間に余分な誘電体層が存在する変形例も企図されている。
フォトレジスト（図示せず）は、第２の誘電体層３４の上面に塗布され、リソグラフィによりパターン形成される。フォトレジスト内のパターンは、図２の従来技術の処理ステップにおける異方性エッチングと実質的に同じである異方性エッチングにより、第２の誘電体層３４、第１の誘電体層３０、および誘電体キャップ層２０に転写される。しかし、標準的な全誘電体厚ｔ0と比較して全誘電体厚ｔが増加していることにより、金属線１４の上面を露出する前に、異方性エッチングは停止する。したがって、少なくとも１つの誘電体層（２０、３０、３４）の一部分は金属線１４からビア開口部を分離している。フォトレジストを除去する前に金属線１４の表面を露出し損なったことが検出されない限り、フォトレジストは、その後、除去される。
その後、少なくとも１つの金属ライナ層と１つの金属層は、ビア開口部内に付着され、パッドライナ部分４０とパッド金属部分５０とを含む金属パッドを形成するようにリソグラフィによりパターン形成される。パッドライナ部分４０は、典型的に、下から上に、ＴａＮ層、Ｔｉ層、およびＴｉＮ層からなるスタックを含む。たとえば、ＴａＮ層の厚さは約７０ｎｍにすることができ、Ｔｉ層の厚さは約２５ｎｍにすることができ、ＴｉＮ層の厚さは約２５ｎｍにすることができるが、様々な金属ライナ層の厚さの変化は適用例に応じて様々になる可能性がある。パッド金属部分５０はＡｌを含み、約０．８μｍ〜約５．０μｍの厚さを有する。パッド金属部分５０とパッドライナ部分４０は、一括して金属パッド（４０、５０）を構成し、この金属パッドはワイヤボンド・パッドとして機能することができる。金属パッド（４０、５０）は金属線１４から引き離され、すなわち、金属パッド（４０、５０）と金属線１４との間に電気的接触は提供されない。
第１の模範的な相互接続構造における本発明の説明のために誘電体キャップ層２０の上に２つの誘電体層が形成されているが、ビア開口部が金属線１４を露出しないように全誘電体厚ｔが標準的な全誘電体厚ｔ0に関する最大許容厚を超える限り、誘電体キャップ層２０の上の誘電体層の数にかかわらず、本発明は適用可能である。本発明では、誘電体層（複数も可）の数は、１を含む任意の正整数にすることができる。
金属線１４から金属パッド（４０、５０）を電気的に分離すると、第１の模範的な相互接続構造の機能障害が発生する。第１の模範的な相互接続構造をさらに処理すると、非機能半導体チップを生成するだけである。本発明は、このような状況の救済策を提供するものである。
図５を参照すると、金属パッド（４０、５０）は、少なくとも１つの誘電体層（２０、３０、３４）に応じて選択的に除去される。具体的には、フッ化水素酸を使用する第１のウェット・エッチングを使用して、金属パッド（４０、５０）の表面および第２の誘電体層３４の露出面からＡｌＯxおよびＳｉＯyなどの残留誘電酸化物を除去するが、ｘおよびｙはいずれも約１〜約３の範囲内である。照角で表面に衝突する原子からの運動量輸送により露出面上の異物が除去される低温クリーニング・プロセスであるエアロゾル・クリーニングを実行して、金属パッド（４０、５０）および第２の誘電体層３４の表面からすべての残留物質を除去する。
次に、過酸化硫黄（sulfuric peroxide）を使用する第２のウェット・エッチングを使用して、少なくとも１つの誘電体層（２０、３０、３４）に応じて選択的に、Ａｌを含むパッド金属部分５０とパッドライナ部分４０とを含む金属パッド（４０、５０）を除去する。パッドライナ部分４０が、下から上に、ＴａＮ層、Ｔｉ層、およびＴｉＮ層からなるスタックを含む場合、第２のウェット・エッチングは、パッド金属部分５０、ＴｉＮ層、およびＴｉ層の全体を除去することができる。反応性イオン・エッチングにすることができるタッチアップ・エッチングを使用して、ＴａＮ層を含む可能性のあるパッドライナ部分４０の残りの部分を除去することができる。
したがって、ビア開口部ＶＯは第２の誘電体層３４内になる。第１の誘電体層３０は、ビア開口部ＶＯの最下部で露出される場合もあれば、露出されない場合もある。典型的に、誘電体キャップ層２０はこの時点では露出されない。したがって、少なくとも１つの誘電体層（２０、３０、３４）の一部分は、ビア開口部ＶＯの底面と金属線１４の上面との間に存在する。ビア開口部ＶＯの底面は、第１の誘電体層３０または第２の誘電体層３４内に位置する可能性がある。
図６を参照すると、図５のビア開口部ＶＯの表面を含む露出面上に補足誘電体層３６が形成される。補足誘電体層３６は、酸化シリコンまたは窒化シリコンあるいはその両方などの誘電体材料を含む。補足誘電体層３６の厚さと、補足誘電体層３６の陥凹領域のすぐ下の少なくとも１つの誘電体層（２０、３０、３４）の一部分の厚さとの合計が既定の目標厚に実質的に等しくなるように、補足誘電体層３６の厚さは最適化される。補足誘電体層３６は、第１の誘電体層３０または第２の誘電体層３４と同じ物質を含む場合もあれば、含まない場合もある。
補足誘電体層３６の材料が第１の誘電体層３０または第２の誘電体層３４あるいはその両方の材料と同様のレベルのエッチング抵抗を有する場合、既定の目標厚は標準的な全誘電体厚ｔ0と実質的に一致する可能性がある。補足誘電体層３６と、補足誘電体層３６の陥凹領域のすぐ下の少なくとも１つの誘電体層（２０、３０、３４）の一部分との全エッチング抵抗は、標準的な全誘電体厚ｔ0を有する図２の少なくとも１つの誘電体層（２０、３０、３２）の全エッチング抵抗と実質的に一致する可能性がある。この場合、金属線１４の上面を露出するために、図２の模範的な従来技術の構造で使用されるビア開口部ＶＯを形成する異方性エッチングを、その後、使用することができる。
好ましくは、補足誘電体層３６および第２の誘電体層３４は同じ物質を含む。たとえば、補足誘電体層３６および第２の誘電体層３４は窒化シリコンを含むことができ、第１の誘電体層３０は酸化シリコンを含むことができる。補足誘電体層３６と、補足誘電体層３６の陥凹領域のすぐ下の少なくとも１つの誘電体層（２０、３０、３４）の一部分からなるスタックは、誘電体キャップ層２０と第１の誘電体層３０と第２の誘電体層３２とを含み、標準的な全誘電体厚ｔ0を有する図２の正規の誘電体スタックと厳密に一致する。
きれいな表面を提供するための処理ステップをこの段階で実行することができる。使用可能な模範的なクリーニング・プロセスは、補足誘電体層３６の表面から異物を除去するＯ2プラズマ・クリーニングを含む。
図７を参照すると、フォトレジスト４９は、補足誘電体層３６の表面に塗布され、フォトレジスト４９内のパターンが補足誘電体層３６の陥凹領域のパターンと実質的に同一になるようにリソグラフィによりパターン形成される。したがって、フォトレジスト４９内のパターンは、図５のビア開口部ＶＯと実質的に一致する。このステップのリソグラフィ・プロセスは、図２の模範的な従来技術の構造を形成する際に使用されるリソグラフィ・ステップと実質的に同じものにすることができる。
図２の模範的な従来技術の相互接続構造においてビア開口部ＶＯを形成するために使用される異方性エッチング・プロセスと実質的に同じである異方性エッチング・プロセスを使用する。補足誘電体層３６と、補足誘電体層３６の陥凹部分の少なくとも１つの誘電体層（２０、３０、３４）の一部分からなるスタックの全エッチング抵抗は、図１の模範的な従来技術の相互接続構造における少なくとも１つの誘電体層（２０、３０、３２）の全エッチング抵抗と実質的に一致するので、異方性エッチングは、最適量のオーバエッチングにより、補足誘電体層３６の陥凹部分から補足誘電体層３６と少なくとも１つの誘電体層（２０、３０、３４）の一部分を除去する。
さらに、補足誘電体層３６と、補足誘電体層３６の陥凹部分の少なくとも１つの誘電体層（２０、３０、３４）の一部分からなるスタックの組成および全厚は、図１の少なくとも１つの誘電体層（２０、３０、３２）の全体の組成と一致する可能性がある。たとえば、補足誘電体層３６の底面は、第１の誘電体層３０と第２の誘電体層との間の境界面と実質的に同じ高さになる可能性があり、補足誘電体層３６の厚さおよび組成は、図１の第２の誘電体層３２の厚さおよび組成と実質的に一致する可能性がある。したがって、金属線１４を露出する「拡張」ビア開口部ＥＶＯの形成を可能にするために、変更なしまたは最小限の変更で、図２の模範的な従来技術の相互接続構造を形成するために使用したものと同じ異方性エッチングを使用することができる。図１の少なくとも１つの誘電体層（２０、３０、３２）の標準的な全誘電体厚ｔ0と比較して第１の模範的な相互接続構造の拡張ビア開口部ＥＶＯの外側で少なくとも１つの誘電体層（２０、３０、３４）のスタックの厚さが増加することにより、拡張ビア開口部ＥＶＯは、図２の模範的な従来技術の相互接続構造のビア開口部ＶＯより深くなる。
図８を参照すると、少なくとも１つの交換金属ライナ層および１つの交換金属層は、ビア開口部内に付着され、交換パッドライナ部分６０と交換パッド金属部分７０とを含む交換金属パッドを形成するようにリソグラフィによりパターン形成される。少なくとも１つの交換金属ライナ層と、その結果としての交換パッドライナ部分６０は、パッドライナ部分４０と同じ垂直層構造および組成を有することができる。同様に、交換金属層と、その結果としての交換パッド金属部分７０は、パッド金属部分５０と同じ組成を有することができる。したがって、組成および厚さの点では、交換パッドライナ部分６０はパッドライナ部分４０と同じになる可能性があり、交換パッド金属部分７０はパッド金属部分５０と同じになる可能性があり、交換金属パッド（６０、７０）は金属パッド（４０、５０）と同じになる可能性がある。図４の金属パッド（４０、５０）は最上部レベル相互接続層８に埋め込まれた金属線１４に接触しないが、交換金属パッド（６０、７０）は最上部レベル相互接続層８に埋め込まれた金属線１４に接触する。
交換パッドライナ部分６０は、典型的に、下から上に、ＴａＮ層、Ｔｉ層、およびＴｉＮ層からなるスタックを含む。たとえば、ＴａＮ層の厚さは約７０ｎｍにすることができ、Ｔｉ層の厚さは約２５ｎｍにすることができ、ＴｉＮ層の厚さは約２５ｎｍにすることができるが、様々な金属ライナ層の厚さの変化は適用例に応じて様々になる可能性がある。交換パッド金属部分７０はＡｌを含み、約０．８μｍ〜約５．０μｍの厚さを有する。交換パッド金属部分７０と交換パッドライナ部分６０は、一括して交換金属パッド（６０、７０）を構成し、この交換金属パッドはワイヤボンド・パッドとして機能することができる。交換金属パッド（６０、７０）は金属線１４に電気的に接続される。
交換パッドライナ部分６０、交換パッド金属部分７０、および交換金属パッド（６０、７０）に割り当てられている「交換（replacement）」というラベルは、パッドライナ部分４０、パッド金属部分５０、および金属パッド（４０、５０）のそれぞれの交換要素としてのこれらの要素の特性を示すだけであり、これらの要素は、このような特性を考慮しないときに「交換」というラベルなしで適切に呼ぶことができることは注目に値する。
したがって、本発明の第１の実施形態は、最上部レベル相互接続層８内の金属線１４に電気的に接続されない金属パッド（４０、５０）を除去し、その後、金属線１４に電気的に接続される交換金属パッド（６０、７０）を形成し、その結果、非機能半導体チップをもたらすと思われる重大な構造上の問題を修復し、金属線１４と交換金属パッド（６０、７０）との間に機能的な電気的接触を提供するための方法または集積方式を提供する。
図９を参照すると、本発明の第２の実施形態による第２の模範的な相互接続構造は、第１の実施形態のように、同様のプロセス制御の失敗によるか、工程計画エラーによるか、あるいはその両方により形成することができる。第２の実施形態では、ビア開口部の形成までは第１の実施形態の第１の模範的な相互接続構造と同一の構造および処理ステップが使用される。第１の実施形態のように、少なくとも１つの誘電体層（２０、３０、３４）の一部分が金属線１４からビア開口部を分離している。
少なくとも１つの金属ライナ層４０Ｌおよび１つの金属層５０Ｌはビア開口部内に付着される。少なくとも１つの金属ライナ層４０Ｌは、第１の模範的な相互接続構造内の図４のパッドライナ部分４０と同じ垂直スタックを有することができる。少なくとも１つの金属ライナ層４０Ｌは、典型的に、下から上に、ＴａＮ層、Ｔｉ層、およびＴｉＮ層からなるスタックを含む。たとえば、ＴａＮ層の厚さは約７０ｎｍにすることができ、Ｔｉ層の厚さは約２５ｎｍにすることができ、ＴｉＮ層の厚さは約２５ｎｍにすることができるが、様々な金属ライナ層の厚さの変化は適用例に応じて様々になる可能性がある。金属層５０Ｌは、第１の模範的な相互接続構造内の図４のパッド金属部分５０と同じ組成および厚さを有することができる。たとえば、金属層５０ＬはＡｌを含み、約０．８μｍ〜約５．０μｍの厚さを有する。少なくとも１つの金属ライナ層４０Ｌおよび金属層５０Ｌは金属線１４から引き離され、すなわち、少なくとも１つの金属ライナ層４０Ｌと金属線１４との間に電気的接触は提供されない。少なくとも１つの金属ライナ層４０Ｌと金属層５０Ｌにさらにパターン形成すると、真下の金属線１４との接触がないために、非機能金属パッドが形成されるものと思われる。
図１０を参照すると、過酸化硫黄を使用するウェット・エッチングを使用して、少なくとも１つの誘電体層（２０、３０、３４）に応じて選択的に、少なくとも１つの金属ライナ層４０Ｌと金属層５０Ｌが除去される。少なくとも１つの金属ライナ層４０Ｌが、下から上に、ＴａＮ層、Ｔｉ層、およびＴｉＮ層からなるスタックを含む場合、ウェット・エッチングは、パッド金属部分５０、ＴｉＮ層、およびＴｉ層の全体を除去することができる。反応性イオン・エッチングにすることができるタッチアップ・エッチングを使用して、ＴａＮ層を含む可能性のある少なくとも１つの金属ライナ層４０Ｌの残りの部分を除去することができる。
したがって、ビア開口部ＶＯは第２の誘電体層３４内になる。第１の誘電体層３０は、ビア開口部ＶＯの最下部で露出される場合もあれば、露出されない場合もある。典型的に、誘電体キャップ層２０はこの時点では露出されない。したがって、少なくとも１つの誘電体層（２０、３０、３４）の一部分は、ビア開口部ＶＯの底面と金属線１４の上面との間に存在する。ビア開口部ＶＯの底面は、第１の誘電体層３０または第２の誘電体層３４内に位置する可能性がある。
図１１を参照すると、図１０のビア開口部ＶＯの表面を含む露出面上に補足誘電体層３６が形成される。補足誘電体層３６は、酸化シリコンまたは窒化シリコンあるいはその両方などの誘電体材料を含む。補足誘電体層３６の厚さと、補足誘電体層３６の陥凹領域のすぐ下の少なくとも１つの誘電体層（２０、３０、３４）の一部分の厚さとの合計が既定の目標厚に実質的に等しくなるように、補足誘電体層３６の厚さは最適化される。補足誘電体層３６は、第１の誘電体層３０または第２の誘電体層３４と同じ物質を含む場合もあれば、含まない場合もある。
補足誘電体層３６の厚さおよび組成は、第１の実施形態と同じものにすることができ、第１の実施形態で使用されるものと同じ考慮事項に基づいて決定することができる。その後、きれいな表面を提供するための処理ステップを実行することができる。使用可能な模範的なクリーニング・プロセスは、補足誘電体層３６の表面から異物を除去するＯ2プラズマ・クリーニングを含む。
図１２を参照すると、フォトレジスト４９は、第１の実施形態と同じように、補足誘電体層３６の表面に塗布され、フォトレジスト４９内のパターンが補足誘電体層３６の陥凹領域のパターンと実質的に同一になるようにリソグラフィによりパターン形成される。図２の模範的な従来技術の相互接続構造においてビア開口部ＶＯを形成するために使用される異方性エッチング・プロセスと実質的に同じである異方性エッチング・プロセスを使用する。第１の実施形態のように、補足誘電体層３６と、補足誘電体層３６の陥凹部分の少なくとも１つの誘電体層（２０、３０、３４）の一部分からなるスタックの全エッチング抵抗は、図１の模範的な従来技術の相互接続構造における少なくとも１つの誘電体層（２０、３０、３２）の全エッチング抵抗と実質的に一致するので、異方性エッチングは、最適量のオーバエッチングにより、補足誘電体層３６の陥凹部分から補足誘電体層３６と少なくとも１つの誘電体層（２０、３０、３４）の一部分を除去する。
第１の実施形態のように、金属線１４を露出する「拡張」ビア開口部ＥＶＯの形成を可能にするために、変更なしまたは最小限の変更で、図２の模範的な従来技術の相互接続構造を形成するために使用したものと同じ異方性エッチングを使用することができる。図１の少なくとも１つの誘電体層（２０、３０、３２）の標準的な全誘電体厚ｔ0と比較して第１の模範的な相互接続構造の拡張ビア開口部ＥＶＯの外側で少なくとも１つの誘電体層（２０、３０、３４）のスタックの厚さが増加することにより、拡張ビア開口部ＥＶＯは、図２の模範的な従来技術の相互接続構造のビア開口部ＶＯより深くなる。
図１３を参照すると、第１の実施形態と同じように、少なくとも１つの交換金属ライナ層および１つの交換金属層は、ビア開口部内に付着され、交換パッドライナ部分６０と交換パッド金属部分７０とを含む交換金属パッドを形成するようにリソグラフィによりパターン形成される。交換パッドライナ部分６０および交換パッド金属部分７０は、第１の実施形態と同じ組成および厚さを有し、同じ機能を提供する。具体的には、交換金属パッド（６０、７０）は最上部レベル相互接続層８に埋め込まれた金属線１４に接触する。交換パッド金属部分７０と交換パッドライナ部分６０は、一括して交換金属パッド（６０、７０）を構成し、この交換金属パッドはワイヤボンド・パッドとして機能することができる。
したがって、本発明の第２の実施形態は、最上部レベル相互接続層８内の金属線１４に電気的に接続されない少なくとも１つの金属ライナ層４０Ｌおよび１つの金属層５０Ｌを除去し、その後、金属線１４に電気的に接続される交換金属パッド（６０、７０）を形成し、その結果、非機能半導体チップをもたらすと思われる重大な構造上の問題を修復し、金属線１４と交換金属パッド（６０、７０）との間に機能的な電気的接触を提供するための方法または集積方式を提供する。
図１４を参照すると、本発明の第３の実施形態による第３の模範的な相互接続構造は、第１の実施形態のように、同様のプロセス制御の失敗によるか、工程計画エラーによるか、あるいはその両方により形成することができる。第３の実施形態では、第３の模範的な相互接続構造を提供するために、ビア開口部の形成までは第１の実施形態の第１の模範的な相互接続構造と同一の構造および処理ステップが使用される。金属ライナ層または金属層はこの時点ではビア開口部内に一切付着されない。第１の実施形態のように、少なくとも１つの誘電体層（２０、３０、３４）の一部分が金属線１４からビア開口部を分離している。
その後、補足誘電体層３６の付着、フォトレジスト４９の塗布およびそのパターン形成、拡張ビア開口部ＥＶＯの形成、および交換金属パッド（６０、７０）の形成を含む、第２の実施形態の図１３の同じ相互接続構造を提供するために、図１１〜図１３に対応する第２の実施形態の処理ステップが実行される。この処理ステップおよび構造は、第２の実施形態において対応するものと同一である。
したがって、本発明の第３の実施形態は、金属ライナ層または金属層を含まず、金属線１４を露出しないビア開口部ＶＯを含む相互接続構造を変更するための方法または集積方式を提供する。ビア開口部ＶＯは、最上部レベル相互接続層８内の金属線１４を露出する拡張ビア開口部ＥＶＯを形成するために下方に拡張される。その後、金属線１４に電気的に接続される交換金属パッド（６０、７０）が形成され、その結果、非機能半導体チップをもたらすと思われる重大な構造上の問題を修復し、金属線１４と交換金属パッド（６０、７０）との間に機能的な電気的接触を提供する。
特定の諸実施形態に関して本発明を説明してきたが、上記の説明を考慮すると、多数の代替例、変更例、および変形例が当業者にとって自明なものになることは明らかである。したがって、本発明は、本発明の範囲および精神ならびに特許請求の範囲に該当するこのような代替例、変更例、および変形例をすべて包含するものである。

Claims (25)

  1. 相互接続構造を変更する方法であって、
    相互接続構造を提供するステップであって、前記相互接続構造が、
    相互接続レベル誘電体層内に埋め込まれた金属線（１４）と、
    ビア開口部を含む少なくとも１つの誘電体層（２０、３０、３４）であって、前記ビア開口部が前記少なくとも１つの誘電体層によって前記金属線から分離される少なくとも１つの誘電体層と、
    前記ビア開口部を充填する金属パッド（４０、５０）と、
    を含むステップと、
    前記少なくとも１つの誘電体層に応じて選択的に前記金属パッドを除去し、前記ビア開口部を露出するステップ（図５）と、
    前記ビア開口部内に補足誘電体層（３６）を形成するステップであって、前記補足誘電体層の厚さと前記金属線のすぐ上の前記少なくとも１つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
    前記金属線を露出するために、前記補足誘電体層と、前記金属線のすぐ上の前記少なくとも１つの誘電体層とにパターン形成するステップ（図７）と、
    を含む、方法。
  2. 前記金属線が露出された後で前記金属線のすぐ上に少なくとも１つの金属ライナ層（６０）を形成するステップをさらに含む、請求項１記載の方法。
  3. 前記少なくとも１つの金属ライナ層が、ＴａＮ層、Ｔｉ層、およびＴｉＮ層のうちの少なくとも１つを含む、請求項２記載の方法。
  4. 前記少なくとも１つの金属ライナ層が、下から上に、ＴａＮ層、Ｔｉ層、およびＴｉＮ層からなるスタックを含む、請求項２記載の方法。
  5. 前記少なくとも１つの金属ライナ層のすぐ上に金属層（７０）を形成するステップをさらに含む、請求項２記載の方法。
  6. 前記金属層がＡｌを含み、０．８μｍ〜３．０μｍの厚さを有する、請求項５記載の方法。
  7. 前記少なくとも１つの誘電体層が、
    前記金属線および前記相互接続レベル誘電体層に隣接する誘電体キャップ層（２０）と、
    前記誘電体キャップ層に隣接する第１の誘電体層（３０）と、
    前記第１の誘電体層に隣接する第２の誘電体層（３４）と、
    を含む、請求項１記載の方法。
  8. 前記第２の誘電体層および前記補足誘電体層が同じ物質を含む、請求項７記載の方法。
  9. 前記第１の誘電体層が酸化シリコンを含み、前記第２の誘電体層が窒化シリコンを含む、請求項８記載の方法。
  10. 相互接続構造を変更する方法であって、
    相互接続構造を提供するステップであって、前記相互接続構造が、
    相互接続レベル誘電体層内に埋め込まれた金属線（１４）と、
    ビア開口部を含む少なくとも１つの誘電体層（２０、３０、３４）であって、前記ビア開口部が前記少なくとも１つの誘電体層によって前記金属線から分離される少なくとも１つの誘電体層と、
    前記少なくとも１つの誘電体層のすぐ上に位置し、前記ビア開口部を充填する少なくとも１つの金属ライナ（４０Ｌ）と、
    前記少なくとも１つの金属ライナのすぐ上に位置する金属層（５０Ｌ）と、
    を含むステップと、
    前記少なくとも１つの誘電体層に応じて選択的に前記金属層と前記少なくとも１つの金属ライナを除去し、前記ビア開口部を露出するステップ（図１０）と、
    前記ビア開口部内に補足誘電体層（３６）を形成するステップであって、前記補足誘電体層の厚さと前記金属線のすぐ上の前記少なくとも１つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
    前記金属線を露出するために、前記補足誘電体層と、前記金属線のすぐ上の前記少なくとも１つの誘電体層とにパターン形成するステップ（図１２）と、
    を含む、方法。
  11. 前記金属線が露出された後で前記金属線のすぐ上に少なくとも１つの金属ライナ層（６０）を形成するステップをさらに含む、請求項１０記載の方法。
  12. 前記少なくとも１つの金属ライナ層が、ＴａＮ層、Ｔｉ層、およびＴｉＮ層のうちの少なくとも１つを含む、請求項１１記載の方法。
  13. 前記少なくとも１つの金属ライナ層が、下から上に、ＴａＮ層、Ｔｉ層、およびＴｉＮ層からなるスタックを含む、請求項１１記載の方法。
  14. 前記少なくとも１つの金属ライナ層のすぐ上に金属層（７０）を形成するステップをさらに含む、請求項１１記載の方法。
  15. 前記金属層がＡｌを含み、０．８μｍ〜３．０μｍの厚さを有する、請求項１４記載の方法。
  16. 前記少なくとも１つの誘電体層が、
    前記金属線および前記相互接続レベル誘電体層に隣接する誘電体キャップ層（２０）と、
    前記誘電体キャップ層に隣接する第１の誘電体層（３０）と、
    前記第１の誘電体層に隣接する第２の誘電体層（３４）と、
    を含む、請求項１０記載の方法。
  17. 前記第２の誘電体層および前記補足誘電体層が同じ物質を含む、請求項１６記載の方法。
  18. 前記第１の誘電体層が酸化シリコンを含み、前記第２の誘電体層が窒化シリコンを含む、請求項１７記載の方法。
  19. 相互接続構造を変更する方法であって、
    相互接続構造を提供するステップであって、前記相互接続構造が、
    相互接続レベル誘電体層内に埋め込まれた金属線（１４）と、
    ビア開口部を含む少なくとも１つの誘電体層（２０、３０、３４）であって、前記ビア開口部が前記少なくとも１つの誘電体層によって前記金属線から分離される少なくとも１つの誘電体層と、
    を含むステップと、
    前記ビア開口部内に補足誘電体層（３６）を形成するステップであって、前記補足誘電体層の厚さと前記金属線のすぐ上の前記少なくとも１つの誘電体層の厚さとの合計が定義済みの目標厚に実質的に等しいステップと、
    前記金属線を露出するために、前記補足誘電体層と、前記金属線のすぐ上の前記少なくとも１つの誘電体層とにパターン形成するステップ（図７、図１２）と、
    を含む、方法。
  20. 前記金属線が露出された後で前記金属線のすぐ上に少なくとも１つの金属ライナ層（６０）を形成するステップをさらに含む、請求項１９記載の方法。
  21. 前記少なくとも１つの金属ライナ層が、ＴａＮ層、Ｔｉ層、およびＴｉＮ層のうちの少なくとも１つを含む、請求項２０記載の方法。
  22. 前記少なくとも１つの金属ライナ層が、下から上に、ＴａＮ層、Ｔｉ層、およびＴｉＮ層からなるスタックを含む、請求項２０記載の方法。
  23. 前記少なくとも１つの誘電体層が、
    前記金属線および前記相互接続レベル誘電体層に隣接する誘電体キャップ層（２０）と、
    前記誘電体キャップ層に隣接する第１の誘電体層（３０）と、
    前記第１の誘電体層に隣接する第２の誘電体層（３４）と、
    を含む、請求項１９記載の方法。
  24. 前記第２の誘電体層および前記補足誘電体層が同じ物質を含む、請求項２３記載の方法。
  25. 前記第１の誘電体層が酸化シリコンを含み、前記第２の誘電体層が窒化シリコンを含む、請求項２４記載の方法。
JP2010542327A 2008-01-10 2009-01-08 相互接続構造を変更する方法 Pending JP2011509531A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/971,996 US20090181532A1 (en) 2008-01-10 2008-01-10 Integration scheme for extension of via opening depth
PCT/US2009/030371 WO2009089309A1 (en) 2008-01-10 2009-01-08 Integration scheme for extension of via opening depth

Publications (1)

Publication Number Publication Date
JP2011509531A true JP2011509531A (ja) 2011-03-24

Family

ID=40851017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010542327A Pending JP2011509531A (ja) 2008-01-10 2009-01-08 相互接続構造を変更する方法

Country Status (6)

Country Link
US (1) US20090181532A1 (ja)
EP (1) EP2240959A1 (ja)
JP (1) JP2011509531A (ja)
KR (1) KR20100098672A (ja)
TW (1) TW200949947A (ja)
WO (1) WO2009089309A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985846B (zh) * 2023-02-10 2023-06-06 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077770A (en) * 1998-10-30 2000-06-20 United Microelectronics Corp. Damascene manufacturing process capable of forming borderless via
US6753270B1 (en) * 2000-08-04 2004-06-22 Applied Materials Inc. Process for depositing a porous, low dielectric constant silicon oxide film
US6942924B2 (en) * 2001-10-31 2005-09-13 Chemat Technology, Inc. Radiation-curable anti-reflective coating system
KR100454128B1 (ko) * 2002-04-02 2004-10-26 삼성전자주식회사 금속간 절연막 패턴 및 그 형성 방법
US6713873B1 (en) * 2002-11-27 2004-03-30 Intel Corporation Adhesion between dielectric materials
US7250334B2 (en) * 2004-07-31 2007-07-31 Texas Instruments Incorporated Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode
US7476602B2 (en) * 2005-01-31 2009-01-13 Texas Instruments Incorporated N2 based plasma treatment for enhanced sidewall smoothing and pore sealing porous low-k dielectric films
US7358182B2 (en) * 2005-12-22 2008-04-15 International Business Machines Corporation Method of forming an interconnect structure

Also Published As

Publication number Publication date
EP2240959A1 (en) 2010-10-20
TW200949947A (en) 2009-12-01
US20090181532A1 (en) 2009-07-16
WO2009089309A1 (en) 2009-07-16
KR20100098672A (ko) 2010-09-08

Similar Documents

Publication Publication Date Title
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
KR102303370B1 (ko) 피치 및 라인 간격이 감소된 집적 회로 및 그 형성 방법
US7279411B2 (en) Process for forming a redundant structure
US9330974B2 (en) Through level vias and methods of formation thereof
US9236291B2 (en) Method of manufacturing semiconductor device
US7183188B2 (en) Method for fabricating contact-making connections
US7556989B2 (en) Semiconductor device having fuse pattern and methods of fabricating the same
JP5220361B2 (ja) 半導体ウエハおよび半導体装置の製造方法
JP2007088478A (ja) 相互接続層置換用のアンダー・ボンディング・パッド経路
US7307000B2 (en) Method of fabricating a capacitor for a semiconductor device
JP2009135518A (ja) 相互接続の製造方法
US20160218062A1 (en) Thin film resistor integration in copper damascene metallization
US20130052818A1 (en) Methods for Forming Interconnect Structures of Integrated Circuits
TW202125756A (zh) 半導體結構
CN103165414A (zh) 形成用于半导体器件的图案的方法
JP2002009149A (ja) 半導体装置およびその製造方法
US20070249165A1 (en) Dual damascene process
JP2006100571A (ja) 半導体装置およびその製造方法
JP5388478B2 (ja) 半導体装置
JP2011509531A (ja) 相互接続構造を変更する方法
JP2007214178A (ja) 半導体装置およびその製造方法
JPH11214389A (ja) 半導体装置の製造方法
JP4400087B2 (ja) 半導体装置及びその製造方法
CN102263011B (zh) 半导体结构的制造方法
KR20080000845A (ko) 반도체 소자의 제조방법