JP2011257580A - Method for manufacturing optical device - Google Patents
Method for manufacturing optical device Download PDFInfo
- Publication number
- JP2011257580A JP2011257580A JP2010131756A JP2010131756A JP2011257580A JP 2011257580 A JP2011257580 A JP 2011257580A JP 2010131756 A JP2010131756 A JP 2010131756A JP 2010131756 A JP2010131756 A JP 2010131756A JP 2011257580 A JP2011257580 A JP 2011257580A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal pattern
- layer
- optical element
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
この発明は、基板上に光導波路と光素子とを正確に位置決め(調芯)して搭載する光デバイスの製造方法に関する。 The present invention relates to an optical device manufacturing method in which an optical waveguide and an optical element are accurately positioned (aligned) and mounted on a substrate.
近年、基板上に光導波路を形成するとともに、その光導波路に対してレーザ素子等の光素子を正確に位置決め(調芯)して搭載し、モジュール化した光デバイスが光通信や光情報処理などの分野、および最近ではレーザディスプレイ用としても使用されるようになっている。
このような光デバイスにおいては、光導波路と光素子間を位置決めする場合、サブミクロンレベルでの位置合わせ精度が必要となる。そのための調芯方法には、実際にレーザ素子等の光素子を発光させて、レンズ系で光導波路の一端に結合させ、その光導波路の他端からの出力光をモニタしながら調芯を行うアクティブアライメント法がある。
In recent years, an optical waveguide is formed on a substrate, and an optical device such as a laser device is accurately positioned (aligned) and mounted on the optical waveguide, and a modularized optical device is used for optical communication, optical information processing, etc. In recent years, it has also been used for laser displays.
In such an optical device, when positioning between the optical waveguide and the optical element, alignment accuracy at a submicron level is required. For the alignment method, an optical element such as a laser element is actually emitted and coupled to one end of an optical waveguide by a lens system, and alignment is performed while monitoring output light from the other end of the optical waveguide. There is an active alignment method.
これに対して、同一基板上に光導波路と位置決め用のアライメントマークを形成し、そのアライメントマークを基準にして、光素子を発光させずに位置決めして搭載するパッシブアライメント法もある。
このパッシブアライメント法は、基板上への位置決め用のアライメントマークを高精度にパターニングするだけで、簡便に光導波路と光素子との接続ができるので、量産性に優れ、光通信用光送受モジュールや、SHGレーザモジュールなどの低コスト化技術として注目されている。
例えば、特許文献1には、このようなパッシブアライメント法による光デバイスである光導波路デバイスとその製造方法が開示されている。この特許文献1に記載の製造方法では、パターニングされた金属(クロム)膜をマスク22として、コア層の端面を露出させると同時にアライメントマーカが形成される。
On the other hand, there is also a passive alignment method in which an optical waveguide and a positioning alignment mark are formed on the same substrate, and the optical element is positioned and mounted without emitting light on the basis of the alignment mark.
In this passive alignment method, the optical waveguide and the optical element can be easily connected simply by patterning the alignment mark for positioning on the substrate with high precision, so that it is excellent in mass production, and an optical transmission / reception module for optical communication, Attention has been focused on cost reduction techniques such as SHG laser modules.
For example,
しかしながら、特許文献1に記載の製造方法では、次のような問題がある。特許文献1に記載の製造方法では、プラズマCVDによって成膜される第1の膜(下部クラッド層を形成する膜)の膜厚と、常圧CVDによって成膜される第2の膜(上部クラッド層を形成する膜)の膜厚とによってコア層と発光素子との相対高さが決定される。すなわち、コア層と発光素子の相対高さを調整するため、第1の膜の成膜及びパターニングと、第2の膜の成膜及びパターニングとをそれぞれ行う必要があり、工程が複雑になってしまう問題がある。
However, the manufacturing method described in
この発明は上記の問題を解決するためになされたものであり、光デバイスの製造工程を簡略化し、且つ光導波路と光素子との位置決めを高精度で行えるようにすることを目的とする。 The present invention has been made to solve the above-described problems, and it is an object of the present invention to simplify an optical device manufacturing process and to perform positioning of an optical waveguide and an optical element with high accuracy.
この発明による光デバイスの製造方法は上記の目的を達成するため、基板上に光導波性材料からなる第1の層を形成する第1の工程と第1の層上に金属材料からなる第2の層を
形成する第2の工程と、第2の層を、光導波路に応じた形状の第1の金属パターンと、位置決めマークに応じた形状の第2の金属パターンに加工する第3の工程と、第3の工程で加工された第2の層をマスクとして、第1の層を光導波路および位置決めマークのそれぞれに応じた形状にエッチング加工する第4の工程と、第4の工程の後、第1の金属パターンを除去する第5の工程と、位置決めマークに応じた形状の第2の金属パターンを用いて、光素子を基板に搭載する第6の工程とを有することを特徴とする。
In order to achieve the above object, an optical device manufacturing method according to the present invention includes a first step of forming a first layer made of an optical waveguide material on a substrate and a second step made of a metal material on the first layer. A second step of forming the layer, and a third step of processing the second layer into a first metal pattern having a shape corresponding to the optical waveguide and a second metal pattern having a shape corresponding to the positioning mark. And a fourth step of etching the first layer into a shape corresponding to each of the optical waveguide and the positioning mark using the second layer processed in the third step as a mask, and after the fourth step And a fifth step of removing the first metal pattern, and a sixth step of mounting the optical element on the substrate using the second metal pattern having a shape corresponding to the positioning mark. .
上記第1の工程の前に、上記基板を第1の部分とその第1の部分より低い第2の部分とを有するように加工する基板加工工程を有し、上記第3の工程において、上記基板の第1の部分に応じた位置の上記第2の層を上記第1の金属パターンに加工し、第2の部分に応じた位置の上記第2の層を上記第1の金属パターン以外の金属パターンに加工するのが望ましい。
上記基板加工工程において、上記基板の第2の部分を、上記光素子の長さ寸法及び幅寸法よりいずれも小さい長さ寸法及び幅寸法を有し、上記第1の部分に囲まれた凹部として加工し、上記第6の工程において、上記光素子の下面を上記基板の第1の部分の上面に突き当てて高さ方向の位置決めを行うようにするとよい。
Before the first step, there is a substrate processing step for processing the substrate so as to have a first portion and a second portion lower than the first portion. In the third step, The second layer at a position corresponding to the first portion of the substrate is processed into the first metal pattern, and the second layer at a position corresponding to the second portion is changed to other than the first metal pattern. It is desirable to process into a metal pattern.
In the substrate processing step, the second portion of the substrate is a recess having a length dimension and a width dimension that are smaller than the length dimension and the width dimension of the optical element, and is surrounded by the first portion. In the sixth step, the lower surface of the optical element may be abutted against the upper surface of the first portion of the substrate to perform positioning in the height direction.
また、上記第3の工程において、上記第2の層を、光導波路に応じた形状の第1の金属パターンと、位置決めマークに応じた形状の第2の金属パターンと、接合部に応じた形状の第3の金属パターンとに加工し、上記第6の工程において、上記位置決めマークに応じた形状の第2の金属パターンと上記接合部に応じた形状の第3の金属パターンとを用いて、上記光素子を前記基板に搭載するようにしてもよい。 Further, in the third step, the second layer is formed with a first metal pattern having a shape corresponding to the optical waveguide, a second metal pattern having a shape corresponding to the positioning mark, and a shape corresponding to the joint portion. In the sixth step, the second metal pattern having a shape corresponding to the positioning mark and the third metal pattern having a shape corresponding to the joint portion are used. The optical element may be mounted on the substrate.
その場合、上記第3の工程と第6の工程との間に、上記第3の金属パターンをマイクロバンプ形状に加工するマイクロバンプ加工工程を有するとなおよい。
そのマイクロバンプ加工工程では、複数のマイクロバンプが上記第2の層の残存部によって全て導通するマイクロバンプ形状に上記第3の金属パターンを加工することができる。
In that case, it is more preferable to have a micro bump processing step for processing the third metal pattern into a micro bump shape between the third step and the sixth step.
In the micro-bump processing step, the third metal pattern can be processed into a micro-bump shape in which a plurality of micro-bumps are all conducted by the remaining portion of the second layer.
上記第3の工程において、上記第3の金属パターンを接合部に応じたマイクロバンプ形状に加工するようにしてもよい。
上記第6の工程において、上記光素子側の接続部と上記基板側の第3の金属パターンとを表面活性化接合するのが望ましい。
上記第2の工程において、上記第2の層をAuで形成するとよい。
In the third step, the third metal pattern may be processed into a microbump shape corresponding to the joint.
In the sixth step, it is desirable to surface-activate and bond the connecting portion on the optical element side and the third metal pattern on the substrate side.
In the second step, the second layer may be formed of Au.
上記基板としてシリコン基板を使用し、上記第1の工程の前に、その基板上の全面にシリコン酸化膜を形成する工程を有するとよい。
上記第1の工程において、シリコン窒化膜(SiN膜)からなる第1の層を形成するとよい。
上記第6の工程において、上記光素子としてレーザ素子を上記基板に搭載することができる。
A silicon substrate may be used as the substrate, and a silicon oxide film may be formed on the entire surface of the substrate before the first step.
In the first step, a first layer made of a silicon nitride film (SiN film) may be formed.
In the sixth step, a laser element can be mounted on the substrate as the optical element.
本発明によれば、パターニングされた金属材料からなる第2の層をマスクとして、光導波性材料からなる第1の層を光導波路および位置決めマークに応じた形状に同時にエッチング加工するので、光導波路と位置決めマークとを高い位置決め精度で形成することが可能となる。
また、本発明によれば、基板を加工して設けられた段差と、第1の層のそれぞれの高さによって光素子と光導波路との相対高さが調整される。すなわち、光素子と光導波路の相対高さを調整するための工程は、基板に段差を設ける工程と、第1の層を成膜及びパター
ニングする工程のみであり、第1の膜の成膜及びパターニングと、第2の膜の成膜及びパターニングとをそれぞれ行う必要がある従来技術と比較して、製造工程を簡略化することが可能となる。
According to the present invention, the first layer made of the optical waveguide material is simultaneously etched into a shape corresponding to the optical waveguide and the positioning mark using the patterned second layer made of the metal material as a mask. And positioning marks can be formed with high positioning accuracy.
According to the present invention, the relative height between the optical element and the optical waveguide is adjusted by the step provided by processing the substrate and the height of each of the first layers. That is, the steps for adjusting the relative height of the optical element and the optical waveguide are only a step of providing a step on the substrate and a step of forming and patterning the first layer. The manufacturing process can be simplified as compared with the conventional technique in which the patterning and the formation and patterning of the second film are necessary.
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
〔製造する光デバイスの例〕
まず、この発明の製造方法で製造する光デバイスの一例を図1および図2によって説明する。
Hereinafter, embodiments for carrying out the present invention will be specifically described with reference to the drawings.
[Examples of optical devices to be manufactured]
First, an example of an optical device manufactured by the manufacturing method of the present invention will be described with reference to FIGS.
図1は、この発明の製造方法の第1実施例によって製造する光デバイスの基板側ブロックに光素子を搭載する前後の状態を示す斜視図であり、(a)光素子を搭載する直前の状態を、(b)は光素子を搭載した状態を示している。
図2は、その光デバイスの一例の光素子を搭載する前の基板側ブロックの構成を示し、(a)は平面図であり、(b)は(a)において説明する各部の断面が全て現れるようにしたA−A線に沿う断面図である。
FIG. 1 is a perspective view showing a state before and after mounting an optical element on a substrate side block of an optical device manufactured by the first embodiment of the manufacturing method of the present invention, and (a) a state immediately before mounting the optical element. (B) shows a state in which an optical element is mounted.
FIG. 2 shows a configuration of a substrate side block before mounting an optical element as an example of the optical device, (a) is a plan view, and (b) shows all cross sections of each part described in (a). It is sectional drawing which followed the AA line made.
この光デバイスは図1に示すように、基板側ブロック1と光素子2とからなり、基板側ブロック1は、平面形状が長方形の基板11上の長手方向の一端部寄り(全長の1/3程度)の第1の部分11aに、幅方向の中央部に沿って短冊状に光導波路12が形成されている。また、長手方向の残りの第2の部分11bに幅方向の中央部に沿って平行に一対の短冊状の接合部13,13が形成され、その一方の接合部13の光導波路12に近い側の端部に隣接する位置と他方の接合部13の光導波路12から遠い側の端部に隣接する位置とにそれぞれ小円形の位置決めマーク(アライメントマークとも云う)14a,14bが形成されている。
なお、第2の部分11bは第1の部分11aより幾分低くなっており段差を有するが、ごく僅かであるため、図2ではその境界線15だけを示している。
As shown in FIG. 1, this optical device comprises a substrate-
Note that the
一方、光素子2はこの例では平面形状が長方形で扁平なレーザ素子であり、長手方向の一端面(図1では光導波路に近い側の端面)2aの幅方向の中央部下面寄りの位置に、図示を省略しているが発光点(又は光出力点)を有する。そして、下面の長手方向に沿って基板側ブロック1の一対の短冊状の接合部13,13および一対の位置決めマーク14a,14bとそれぞれ対応する一対の短冊状の接合部23,23および一対の小円形の位置決めマーク24a,24bが形成されている。
On the other hand, the
このように、基板11上に光導波路12とともに位置決めマーク14a,14bと接合部13,13を形成した基板側ブロック1上に、光素子2を図1の(a)に示す状態から(b)に示すように、その下面の各位置決めマーク24a,24bを基板上の各位置決めマーク14a,14bと一致させるように位置決めし、各接合部23を基板11上の各接合部13に密着させて接合すると、光デバイスが完成する。
それによって、光素子2の一端面2aの発光点が、光導波路12の光入力側の端面12aの中心と一致するように、サブミクロンレベルでの位置合わせ精度で光素子2を基板側ブロック1上に搭載することができる。
Thus, the
Accordingly, the
この接合部同士の接合は表面活性化接合法によるとよい。表面活性化接合技術は、金属等の物質表面を覆っている酸化膜、有機系の汚染膜、や塵(コンタミ)などの不活性層をプラズマ処理などで取り除いて活性化し、表面エネルギーの高い原子同士を接触させて、その原子間の凝着力を利用して低温で接合する技術である。 The bonding between the bonding portions may be performed by a surface activated bonding method. Surface activated bonding technology is activated by removing inactive layers such as oxide films, organic contamination films, and dust (contamination) that cover the surface of materials such as metals by plasma treatment, and so on. This is a technique of bringing them into contact with each other and joining them at a low temperature using the adhesion force between the atoms.
しかし、この技術を用いても、フラットな接合面同士の接合では100〜150℃程度には加熱しないと接合できない。そのため、各接合部を金(Au)などの塑性変形し易い金属材料で形成し、その接合面の片側すなわち基板側の接合部の表面に多数のマイクロバンプ(微小な凸部)を形成することにより、常温での接合が可能になる。
Auは電気伝導率も高いので電極としても好適であり、レーザ素子等の電極を有する光素子の電極をAuの接合部とし、基板側の電極を兼ねたAuの接合部と接合することによって、物理的にも電気的にも同時に接合することができる。
However, even if this technique is used, bonding between flat bonding surfaces cannot be performed unless heated to about 100 to 150 ° C. Therefore, each joint portion is formed of a metal material that is easily plastically deformed, such as gold (Au), and a large number of micro bumps (small convex portions) are formed on one side of the joint surface, that is, the surface of the joint portion on the substrate side. Therefore, bonding at room temperature becomes possible.
Since Au has high electrical conductivity, it is also suitable as an electrode. By bonding the electrode of an optical element having an electrode such as a laser element to a bonding portion of Au and bonding to a bonding portion of Au also serving as an electrode on the substrate side, Bonding can be performed physically and electrically at the same time.
図2は、この実施例における光デバイスの基板側ブロック1を拡大した平面図(a)とそのA−A線に沿う断面図(b)とによって、より詳細に示している。
この基板側ブロック1の基板11はシリコン(Si)基板であり、図2で境界線15の右側の光導波路12を形成する第1の部分11aよりも、左側の接合部13と位置決めマーク14a,14bを形成する第2の部分を低く(厚さを薄く)形成している。そして、その基板11の段差を有する上面の全面にシリコン酸化膜(SiO膜)17を形成している。このシリコン酸化膜17は、光導波路12に対してはクラッド層の機能を果し、接合部13に対しては絶縁膜の機能を果す。
FIG. 2 shows in more detail a plan view (a) in which the
The
光導波路12は、その第1の部分11aのシリコン酸化膜17上に光導波性材料であるシリコン窒化膜(SiN膜)で形成され、第2の部分11bのシリコン酸化膜17上の位置決めマーク14a,14bと接合部13とを形成する部分にも、それらと同一平面形状のシリコン窒化膜によって、位置決めマーク14a,14bの台座16a,16bと接合部13の台座16cが形成されている。シリコン窒化膜は屈折率が2程度あるため、光を閉じ込める効果がある光導波性材料であり、且つ絶縁性も高いため絶縁膜として使用できる。そのため、光導波路12と位置決めマーク14a,14bと接合部13の各台座16a,16b、16cが全て同じシリコン窒化膜で形成されている。
The
そのシリコン窒化膜による小円形の台座16a,16b上に位置決めマーク14a,14bが、長手方向に平行な一対の短冊状の台座16c,16c上に一対の接合部13,1
3が、いずれも金(Au)等の金属材料で形成され、その各接合部13の上面は多数のマイクロバンプ(微小な凸部)13aを有するマイクロバンプ形状に形成されている。
The positioning marks 14a and 14b are formed on the small
3 are formed of a metal material such as gold (Au), and the upper surface of each
この基板側ブロック1の上面に図2の(a)に仮想線で示す位置に、光素子2を図1によって説明したように位置決めして搭載すれば光デバイスとなる。
この場合、基板側ブロック1の上の接合部13の上面をマイクロバンプ形状にしているので、常温での接合が可能であり、光素子2の物理的な固定と、光素子2の電極と基板側ブロック1の電極との電気的な接続とが同時になされる。
If the
In this case, since the upper surface of the joining
〔第1実施例〕
この発明による光デバイスの製造方法の第1実施例の各工程を図3〜図5によって説明する。図3の(a)〜(e)および図4の(f)〜(j)はその各工程を説明するための図であり、いずれも図2の(b)と同様な断面図である。図5の(k),(l)はその基板側ブロックに光素子を搭載する工程を説明するための正面図であり、図1の(a),(b)をそれぞれ右側から見た図に相当する。
[First embodiment]
Each step of the first embodiment of the optical device manufacturing method according to the present invention will be described with reference to FIGS. FIGS. 3A to 3E and FIGS. 4F to 4J are diagrams for explaining the respective steps, and all are sectional views similar to FIG. 2B. FIGS. 5 (k) and 5 (l) are front views for explaining a process of mounting an optical element on the substrate side block. FIGS. 1 (a) and 1 (b) are views seen from the right side. Equivalent to.
まず、図3の(a)に示すようにシリコン(Si)からなる基板11を用意し、その光導波路を形成するための第1の部分11aと、それより幾分低い(厚さが薄い)第2の部分11bとを形成する。この基板加工工程では、例えば基板11における第1の部分11aとする領域の上面にのみレジスト膜を形成し、そのレジスト膜をマスクにして基板11における第2の部分11bとする領域を所定深さ(実装する素子にもよるが、例えば1~2μm)だけエッチング加工して低段部を形成し、その後レジスト膜を除去する。
First, as shown in FIG. 3A, a
次に図3の(b)に示すように、その基板11の段差を有する上面の全面にシリコン酸化膜(SiO膜)17を形成する。すなわち、シリコン基板を酸化してシリコン酸化膜を形成する方法、またはプラズマCVD法でシリコン酸化膜を形成する方法により、シリコン酸化膜17を例えば0.5μmの厚みに形成する。
Next, as shown in FIG. 3B, a silicon oxide film (SiO film) 17 is formed on the entire upper surface of the
その後、基板11上のシリコン酸化膜17上の全面に光導波性材料であるシリコン窒化膜(SiN膜)からなる第1の層18を形成する。これが第1の工程である。このシリコン窒化膜は、例えば、プラズマCVD法により約3μmの厚みに形成する。
そして、その第1の層18上に金属材料(好ましくはAu)からなる第2の層19を形成する。これが第2の工程である。この金属材料からなる第2の層19は、例えば蒸着またはスパッタリングにより形成される。後述する第6の工程におけるマイクロバンプによる常温活性化接合の接合強度を考慮すると、膜面に微少な凹凸が形成される蒸着により第2の層19を形成することが好ましい。
Thereafter, a
Then, a
次に、図3の(c),(d)に示すように、第2の層19を、前述した光導波路12に応じた形状の第1の金属パターン19aと、位置決めマーク14a,14bに応じた形状の第2の金属パターン19bとに加工するとともに、この実施例では接合部13に応じた形状の第3の金属パターン19cにも加工する。これが第3の工程である。
この工程では、まず図3の(c)に示すように第2の層19の上面全体にフォトレジスト31を塗布して乾燥させ、その上にマスク板32を位置決め配置する。
Next, as shown in FIGS. 3C and 3D, the
In this step, first, as shown in FIG. 3 (c), a
そのマスク板32は、例えばガラス等の透明板上に、図3の(d)に示す第1の金属パターン19aに対応する領域32a、第2の金属パターン19bに対応する領域32b、および第3の金属パターン19cに対応する領域32cにのみ、例えばクロム(Cr)によりパターンが形成されている。このマスク板32を通してフォトレジスト31に光を照射すると、マスク板32のクロムのパターンが形成されていない領域に対応する部分だけが露光される。
それを現像液に浸けて現像するとフォトレジスト31の露光された部分だけが溶解して除去され、第1の金属パターン19a、第2の金属パターン19b、および第3の金属パターン19cに対応する部分だけが残る。
The
When it is developed by immersing it in a developing solution, only the exposed portion of the
その残ったパターンのフォトレジスト31をエッチングマスクにしてドライエッッチングを行い、第2の層19のフォトレジスト31によって被覆されていない部分だけを選択的に除去した後、剥離剤によってフォトレジスト31を除去する。
これによって、図3の(d)に示すように、Au等の金属材料からなる第2の層19による第1の金属パターン19a、第2の金属パターン19b、および第3の金属パターン19cが形成される。
Dry etching is performed using the remaining pattern of the
As a result, as shown in FIG. 3D, the
なお、上述の説明ではフォトレジスト31の露光された部分だけが現像液によって溶解されて除去される場合について説明したが(ポジ型レジスト)、これとは別に、露光されなかった部分だけが現像液によって溶解されて除去されるフォトレジスト(ネガ型レジスト)もあり、それをフォトレジスト31として使用する場合には、マスク板32は第1の金属パターン19a、第2の金属パターン19b、および第3の金属パターン19cに対応する部分以外の領域にクロムのパターンを形成すればよい。
In the above description, the case where only the exposed portion of the
次に、第3の工程で上述のように加工された第2の層19をエッチングマスクとして、SiN膜からなる第1の層18に対してドライエッチングを行って、第1の層18を図3の(e)に示すように、第1の金属パターン19aに応じた形状の光導波路12となる部分18a、および位置決めマーク14a,14bとなる第2の金属パターン19bに応じた形状の部分18bと、この実施例では接合部13となる第3の金属パターン19cに応じた形状の部分18cにも加工する。これが第4の工程である。
Next, dry etching is performed on the
その後、図4の(f)に示すように、基板11上の第1の金属パターン19a上を除く全面にフォトレジスト33を塗布し(これもマスク板を用いたフォトリソ法によって形成する)、そのフォトレジスト33をエッチングマスクとして第2の層19に対してウェットエッチングを行って、フォトレジスト33によって被覆されていない第1の金属パターン19aを除去する。そして、剥離剤によってフォトレジスト33を除去すると、図4の(g)に示すようになる。これが第5の工程である。
Thereafter, as shown in FIG. 4 (f), a
ここまでの工程で、基板側ブロック1が一応完成する。ここで、図4の(f)における第2の層19の第2の金属パターン19bと第3の金属パターン19cが、同図の(g)における一対の位置決めマーク14a,14bと接合部13となる。また、図4の(f)における第1の層18の部分18aが同図の(g)における光導波路12となり、同図の(f)における第1の層18の部分18bと部分18cが、同図の(g)における位置決めマーク14a,14bの台座16a,16bと接合部13の台座16cとなっている。
The
この基板側ブロック1に、位置決めマーク14a,14bに応じた形状の第2の金属パターン19bを用いて、図2に示した光素子2を位置合わせして搭載してもよい。しかし、この実施例ではその前に、接合部13に応じた形状の第3の金属パターン19cをマイクロバンプ形状に加工するマイクロバンプ加工工程を有する。
The
そのマイクロバンプ加工工程では、まず図4の(h)に示すように基板11上の全面にフォトレジスト34を塗布して乾燥させ、その上にマスク板35を位置決め配置する。
そのマスク板35は、例えばガラス等の透明板上に、接合部13に対応する領域を除く全ての領域と、接合部13に対応する領域内のマイクロバンプとなる部分に対応する部分35aにクロムのパターンを形成する。したがって、このマスク板35は、接合部13に対応する領域内のマイクロバンプとなる部分に対応する部分35a以外の部分だけが透明
である。
In the micro bump processing step, first, as shown in FIG. 4 (h), a
The
そして、このマスク板35を通してフォトレジスト34に光を照射すると、マスク板35のクロムのパターンが形成されていない領域に対応する部分だけが露光される。
それを現像液に浸けて現像するとフォトレジスト34の露光された部分だけが溶解して除去され、接合部13以外の全領域上と、接合部13におけるマイクロバンプとなる部分の上にはフォトレジスト34が残る。
When the
When it is soaked in a developing solution and developed, only the exposed portion of the
その残ったパターンのフォトレジスト34をエッチングマスクにして、接合部13(第3の金属パターン19c)に対してドライエッチングを行い、その金属膜(Au膜)のフォトレジスト34に被覆されていない部分を選択的に厚さの半分程度までハーフエッチングして、図4の(i)に示す状態にする。
Using the remaining pattern of
その後、剥離剤によってフォトレジスト34を除去すると、図4の(j)に示すように接合部13の表面に多数のマイクロバンプ13aが形成されている。その各マイクロバンプ13aは接合部13の残存部(ハーフエッチングされた部分)によって全て導通されており、一体の電極として機能する。そのため、光素子2としてレーザ素子などの電極を有する素子を搭載する場合に適している。各マイクロバンプ13aは、例えば直径が8μm程度の円形で、高さが2μm程度である。
Thereafter, when the
なお、上述の説明ではフォトレジスト34の露光された部分だけが現像液によって溶解されて除去される場合について説明したが、露光されなかった部分だけが現像液によって溶解されて除去されるフォトレジストもあり、それをフォトレジスト34として使用する場合には、マスク板35は接合部13に対応する領域内のマイクロバンプとなる部分に対応する部分以外の部分だけにクロムのパターンを形成すればよい。
In the above description, the case where only the exposed portion of the
このようにして完成した基板側ブロック1上に、第2の金属パターン19bによって形成された位置決めマーク14a,14bを用いて、図5の(k),(l)に示すように光素子2を搭載する。これが第6の工程である。このとき、第3の金属パターン19cによって形成された接合部13に、光素子2を物理的および電気的に接合する。
Using the positioning marks 14a and 14b formed by the
そのため、基板側ブロック1の接合部13および光素子2の接合部23の表面に対して、プラズマ洗浄やイオンビームによるスパッタエッチングを行って、その表面の酸化膜、有機系の汚染膜やコンタミを除去して、結合手を持った原子が露出した活性状態にする。
そして、図5の(k)に示すように、光素子2の下面の位置決めマーク24a,24bを、基板側ブロック1上の位置決めマーク14a,14bと一致させるように、光素子2を基板側ブロック1上で位置決めする。この位置決めは、例えば以下のように行われる。
Therefore, plasma cleaning or sputter etching by ion beam is performed on the surfaces of the
Then, as shown in FIG. 5 (k), the
光素子2の位置決めマーク24a,24bと、基板側ブロック1上の位置決めマーク14a,14bを、図示しない位置決め装置を用いて、例えば約30μmまで接近させた状態で、各位置決めマークをカメラで撮影した画像を確認する。各位置決めマークの撮影は、例えば赤外線が使用されるが、この場合、光素子2および基板11は赤外線を透過する材料である必要がある。位置決めマークの形状は、例えば、一方を円形とすると、他方をその円形円を囲むドーナツ型の形状とする。この両方のマークを同時に観察して、それぞれのマークの円の中心を計算しで求め、そのお互いの位置を重ね合わせるように位置合わせすることのより、位置決めを行う。
The positioning marks 24a and 24b of the
その後、矢印で示すようにそのまま垂直に下降させて加圧し、同図の(l)に示すように、基板側ブロック1上に搭載する。このとき、例えば、0.75mm×8mmの大きさの光素子2を搭載する場合には、約50kgfを加圧する。
After that, as shown by the arrow, it is lowered vertically and pressurized, and mounted on the
これによって、光素子2の端面2aの発光点が、基板側ブロック1上の光導波路12の光入力側の端面12aの中心に正確に位置決めされて光素子2が搭載され、基板側ブロック1の接合部13の多数のマイクロバンプ13aと光素子2の接合部23とが、表面活性化接合によって常温接合される。すなわち無加熱接合であるため、下記の利点を有する。ここで、「部品」とは、基板側ブロック1(特に光導波路12)および光素子2である。
Thus, the light emitting point of the
(1)熱膨張係数差の残留応力による部品破壊が発生しない。
(2)部品に対する熱ストレスがないので、部品の機能劣化が生じない。
(3)無加熱の固相接合であるため、実装時の位置ずれが生じない。
(4)他部品への熱の影響が生じない。
(5)原子の直接接合であるため、接合層の経時劣化が生じない。
(1) No component breakage due to residual stress due to difference in thermal expansion coefficient.
(2) Since there is no thermal stress on the component, the functional deterioration of the component does not occur.
(3) Since it is a non-heated solid phase bonding, there is no positional deviation during mounting.
(4) There is no effect of heat on other parts.
(5) Due to the direct bonding of atoms, the bonding layer does not deteriorate with time.
光素子2がレーザ素子などの電極を有する素子の場合、その各接合部23が各電極を兼ねており、その光素子2を基板側ブロック1上に搭載し、その各接合部23が基板側ブロック1の各接合部13の多数のマイクロバンプ13aとそれぞれ接合すると、光素子2と基板側ブロック1とが各接合部23と各接合部13を介して電気的にも接続される。これらの各接合部13,23は、いずれも塑性変形し易く電気伝導率が高い金(Au)で形成するのが望ましい。
When the
〔第2実施例〕
次に、この発明による光デバイスの製造方法の第2実施例の各工程を図6〜図8によって説明する。図6の(a)〜(e)および図7の(f),(g)はその各工程を説明するための図であり、いずれも図2の(b)と同様な断面図である。図8の(h),(i)はその基板側ブロックに光素子を搭載する工程を説明するための正面図であり、図1の(a),(b)をそれぞれ右側から見た図に相当する。
[Second Embodiment]
Next, each step of the second embodiment of the method of manufacturing an optical device according to the present invention will be described with reference to FIGS. 6 (a) to 6 (e) and FIGS. 7 (f) and 7 (g) are diagrams for explaining the respective steps, and both are sectional views similar to FIG. 2 (b). 8 (h) and 8 (i) are front views for explaining a process of mounting the optical element on the substrate side block, and (a) and (b) of FIG. 1 are respectively viewed from the right side. Equivalent to.
図6の(a)と(b)は前述した第1実施例における図3の(a)と(b)と同じであり、まず基板加工工程で、シリコン(Si)からなる基板11に光導波路を形成するための第1の部分11aに対して、それより幾分低い(厚さが例えば1〜2μm薄い)第2の部分11bをエッチング加工によって形成する。そして、その基板11の段差を有する上面の全面にシリコン酸化膜(SiO膜)17を、例えば0.5μmの厚みで形成する。
6 (a) and 6 (b) are the same as FIGS. 3 (a) and 3 (b) in the first embodiment described above. First, in the substrate processing step, an optical waveguide is formed on the
その後、第1の工程で、基板11上のシリコン酸化膜17上の全面に光導波性材料であるシリコン窒化膜(SiN膜)からなる第1の層18を形成する。
そして、第2の工程で、その第1の層18上に金属材料(好ましくはAu)からなる第2の層19を形成する。
Thereafter, in a first step, a
In the second step, a
次に、第3の工程で図6の(c),(d)に示すように、第2の層19を、前述した光導波路12に応じた形状の第1の金属パターン19aと、位置決めマーク14a,14bに応じた形状の第2の金属パターン19bとに加工するとともに、この第2実施例では接合部13′に応じたマイクロバンプ形状の第3の金属パターン19c′にも加工する。
この工程では、まず図6の(c)に示すように第2の層19の上面全体にフォトレジスト31を塗布して乾燥させるまでは、前述した第1実施例と同じであるが、その上に位置決め配置するマスク板36が第1実施例で使用したマスク板32とは異なる。
Next, as shown in FIGS. 6C and 6D in the third step, the
In this step, first, as shown in FIG. 6C, until the
そのマスク板36は、例えばガラス等の透明板上に、図3の(d)に示す第1の金属パターン19aに対応する領域36a、第2の金属パターン19bに対応する領域36b、およびマイクロバンプ形状の第3の金属パターン19c′を構成する各マイクロバンプに対応する部分36cにのみ、クロムのパターンを形成する。そして、このマスク板32を
通してフォトレジスト31に光を照射すると、マスク板36のクロムのパターンが形成されていない領域に対応する部分だけが露光される。
The
それを現像液に浸けて現像するとフォトレジスト31の露光された部分だけが溶解して除去され、第1の金属パターン19a、第2の金属パターン19b、およびマイクロバンプ形状の第3の金属パターン19c′を構成する各マイクロバンプに対応する部分だけが残る。
When it is soaked in a developing solution and developed, only the exposed portion of the
その残ったパターンのフォトレジスト31をエッチングマスクにしてドライエッチングを行い、第2の層19のフォトレジスト31によって被覆されていない部分だけを選択的に除去した後、剥離剤によってフォトレジスト31を除去する。
これによって、図6の(d)に示すように、Au等の金属材料からなる第2の層19による第1の金属パターン19a、第2の金属パターン19b、およびマイクロバンプ形状の第3の金属パターン19c′が形成される。
Using the remaining pattern of
As a result, as shown in FIG. 6D, the
なお、上述の説明ではフォトレジスト31の露光された部分だけが現像液によって溶解されて除去される場合について説明したが、露光されなかった部分だけが現像液によって溶解されて除去されるフォトレジストもあり、それをフォトレジスト31として使用する場合には、マスク板36は第1の金属パターン19a、第2の金属パターン19b、および第3の金属パターン19c′を構成する各マイクロバンプに対応する部分以外の領域にクロムのパターンを形成すればよい。
In the above description, the case where only the exposed portion of the
次に第4の工程で、第3の工程で上述のように加工された第2の層19をエッチングマスクとして、SiN膜からなる第1の層18に対してドライエッチングを行って、第1の層18を図6の(e)に示すように、第1の金属パターン19aに応じた形状の光導波路12となる部分18a、および位置決めマーク14a,14bとなる第2の金属パターン19bに応じた形状の部分18bと、この実施例では接合部13となる第3の金属パターン19cに応じた形状の部分18cにも加工する。
Next, in the fourth step, the
その後、第5の工程で図7の(f)に示すように、基板11上の第1の金属パターン19a上を除く全面にフォトレジスト37を塗布し(このフォトレジスト37もマスク板を用いたフォトリソ法によって形成する)、そのフォトレジスト37をエッチングマスクとして第2の層19に対してドライエッチングを行って、フォトレジスト33によって被覆されていない第1の金属パターン19aを除去する。そして、剥離剤によってフォトレジスト33を除去すると、図7の(g)に示すようになる。
Thereafter, in the fifth step, as shown in FIG. 7F, a
以上の工程によって基板側ブロック1′が完成する。ここで、図7の(f)における第2の層19の第2の金属パターン19bと第3の金属パターン19c′が、同図の(g)における一対の位置決めマーク14a,14bとマイクロバンプ形状の接合部13′となる。また、図7の(f)における第1の層18の部分18aが同図の(g)における光導波路12となり、同図の(f)における第1の層18の部分18bと部分18c′が、同図の(g)における位置決めマーク14a,14bの台座16a,16bと接合部13′の各マイクロバンプ13a′の台座16c′となっている。
The substrate side block 1 'is completed through the above steps. Here, the
このように、この第2実施例では第3の工程において、金属材料からなる第2の層19から光導波路12に応じた形状の第1の金属パターン19aと、位置決めマーク14a,14bに応じた形状の第2の金属パターン19bとに加工する際に、多数のバンプ13a′からなる接合部13′になるマイクロバンプ形状の第3の金属パターン19c′を形成するので、第1実施例におけるマイクロバンプ加工工程が不要になり、製造工程が短縮される。
Thus, in the second embodiment, in the third step, the
そして、第6の工程において、完成した基板側ブロック1′上に、位置決めマーク14a,14bを用いて図8の(h),(i)に示すように光素子2を搭載する。このとき、第3の金属パターン19c′によって形成された多数のバンプ13a′からなる接合部13に、光素子2を物理的に接合する。
そのため、基板側ブロック1′の接合部13′および光素子2の接合部23の表面に対して、プラズマ洗浄やイオンビームによるスパッタエッチングを行って、その表面の有機物系の汚染膜やコンタミを除去して、結合手を持った原子が露出した活性状態にする。
Then, in the sixth step, the
Therefore, plasma cleaning and sputter etching using an ion beam are performed on the surfaces of the
そして、図8の(h)に示すように、光素子2の下面の位置決めマーク24a,24bを、基板側ブロック1′上の位置決めマーク14a,14bと一致させるように、光素子2を基板側ブロック1′上で位置決めし、矢示にようにそのまま垂直に下降させて、この例では約50kgf加圧し、同図の(i)に示すように、基板側ブロック1′上に搭載する。
Then, as shown in FIG. 8H, the
これによって、光素子2の端面2aの光出力点が、基板側ブロック1′上の光導波路12の光入力側の端面12aの中心に正確に位置決めされて光素子2が搭載され、基板側ブロック1′の接合部13′を構成する多数のマイクロバンプ13a′と光素子2の接合部23とが、表面活性化接合によって常温接合される。その利点は前述したとおりである。
As a result, the light output point of the
しかし、この第2実施例による基板側ブロック1′の接合部13′を構成する多数のマイクロバンプ13a′は互いに電気的に導通してはいないので、SHG素子などの電極を有しない光素子を搭載する場合に適しており、レーザ素子などの電極を有する素子を搭載し、その電極を兼ねた接続部を基板側ブロックの接続部と電気的にも接続したい場合には適していない。
However, since the many
〔第3実施例〕
次に、この発明による光デバイスの製造方法の第3実施例を図9〜図12によって説明する。
図9はこの発明の製造方法第3実施例で製造する光デバイスの基板側ブロックの構成を示し、(a)は平面図であり、(b)は(a)において説明する各部の断面が全て現れるようにしたB−B線に沿う断面図である。
[Third embodiment]
Next, a third embodiment of the optical device manufacturing method according to the present invention will be described with reference to FIGS.
FIG. 9 shows the structure of the substrate side block of the optical device manufactured in the third embodiment of the manufacturing method of the present invention, (a) is a plan view, and (b) is a cross section of each part described in (a). It is sectional drawing which follows the BB line made to appear.
図10(a)〜(e)および図11の(f)〜(j)はその各工程を説明するための図であり、いずれも図9の(b)と同様な断面図である。図12の(k),(l)はその基板側ブロックに光素子を搭載する工程を説明するための正面図であり、図1の(a),(b)をそれぞれ右側から見た図に相当する。
これらの各図に示す各部は、図1〜図5によって説明した第1実施例における各部とその形状や寸法比等に相違があるが、説明の便宜上図1〜図5に示した各部と対応する部分には同一の符号を付している。
10 (a) to 10 (e) and FIGS. 11 (f) to 11 (j) are diagrams for explaining the respective steps, and all are sectional views similar to FIG. 9 (b). FIGS. 12 (k) and 12 (l) are front views for explaining a process of mounting the optical element on the substrate side block, and FIGS. 1 (a) and 1 (b) are respectively viewed from the right side. Equivalent to.
Each part shown in these figures is different from each part in the first embodiment described with reference to FIGS. 1 to 5 in its shape and size ratio, etc., but corresponds to each part shown in FIGS. 1 to 5 for convenience of explanation. The same code | symbol is attached | subjected to the part to perform.
図9に示す光デバイスの基板側ブロック1において、その上に搭載する光素子2を仮想線で示しているが、基板11の第1の部分11aより低い第2の部分11bを、その光素子2の長さ寸法L及び幅寸法Wよりいずれも小さい長さ寸法x及び幅寸法yを有し、第1の部分11aに囲まれた凹部として加工している点が第1実施例と異なっている。
そのように第2の部分11として凹部を加工した基板の段差のある上面の全面にシリコン酸化膜(SiO膜)17を形成した状態で、凹部17aを示している。
In the
The
そして、その第1の部分11aのシリコン酸化膜17上に光導波性材料であるシリコン窒化膜(SiN膜)で光導波路12が形成され、第2の部分11bのシリコン酸化膜17
上に位置決めマーク14a,14bと多数のマイクロバンプ13aを有する接合部13とを形成している。
Then, the
Positioning marks 14a and 14b and
そして、この基板側ブロック1上に光素子2を搭載する際には、前述したように位置決めマーク14a,14bを用いて水平(平面)方向の位置合わせをすると共に、光素子2の下面を基板1の第1の部分11aの上面(この例ではシリコン酸化膜17を介しているがその厚さは0.5μm程度である)に突き当てて、高さ方向の位置決めを行うことができる。したがって、光素子2を光導波路12に対して高さ方向も高精度で位置決めすることができる。
その他の構成は、図1および図2によって説明した光デバイスと同様であるので、説明を省略する。
When the
Other configurations are the same as those of the optical device described with reference to FIGS.
次に、この発明による光デバイスの製造方法の第3実施例の各工程を図10〜図12によって説明する。
図10の(a)〜(e)および図11の(f)〜(j)はその各工程を説明するための図であり、第1実施例における図3の(a)〜(e)および図4の(f)〜(j)の各工程と殆ど同じであるので、主にその相違点について説明する。
Next, each step of the third embodiment of the method of manufacturing an optical device according to the present invention will be described with reference to FIGS.
(A) to (e) in FIG. 10 and (f) to (j) in FIG. 11 are diagrams for explaining the respective steps, and (a) to (e) in FIG. Since it is almost the same as each process of (f)-(j) of FIG. 4, the difference is mainly demonstrated.
図10の(a)は基板加工工程で、シリコン(Si)からなる基板11に光導波路を形成するための第1の部分11aに対して、それより幾分低い(厚さが例えば1〜2μm薄い)第2の部分11bをエッチング加工によって形成する。
その第2の部分11bは、前述したように搭載する光素子2長さ寸法及び幅寸法よりいずれも小さい長さ寸法及び幅寸法を有し、第1の部分11aに囲まれた凹部として加工される。
FIG. 10A shows a substrate processing step, which is slightly lower than the
The
そして、その基板11の段差を有する上面の全面にシリコン酸化膜(SiO膜)17を、例えば0.5μmの厚みで形成する。17aはそのシリコン酸化膜17を形成した凹部である。
その後、第1の工程で、基板11上のシリコン酸化膜17上の全面に光導波性材料であるシリコン窒化膜(SiN膜)からなる第1の層18を形成する。
そして、第2の工程で、その第1の層18上に金属材料(好ましくはAu)からなる第2の層19を形成する。
Then, a silicon oxide film (SiO film) 17 is formed to a thickness of, for example, 0.5 μm on the entire upper surface of the
Thereafter, in a first step, a
In the second step, a
次に、第3の工程で図10の(c),(d)に示すように、第2の層19を、前述した光導波路12に応じた形状の第1の金属パターン19aと、位置決めマーク14a,14bに応じた形状の第2の金属パターン19bとに加工するとともに、図9に示した接合部13に応じた形状の第3の金属パターン19cも加工する。
この工程も第1実施例における図3の(c),(d)で説明した工程と同様であるが、第1の金属パターン19aは、その先端を基板1の第1の部分11a上における第2の部分11bの凹部17aとの境界線から所定寸法dだけ離して形成する。金属パターン19bと第3の金属パターン19cは凹部17a内に形成する
Next, as shown in FIGS. 10C and 10D in the third step, the
This process is also the same as the process described in FIGS. 3C and 3D in the first embodiment, but the
次に第4の工程で、上述のように加工された第2の層19をエッチングマスクとして、SiN膜からなる第1の層18に対してドライエッチングを行って、第1の層18を図10の(e)に示すように、第1の金属パターン19aに応じた形状の光導波路12となる部分18a、および位置決めマーク14a,14bとなる第2の金属パターン19bに応じた形状の部分18bと、接合部13となる第3の金属パターン19cに応じた形状の部分18cに加工する。
Next, in the fourth step, the
その後第5の工程で、図4の(f)に示すように、基板11上の第1の金属パターン1
9a上を除く全面にフォトレジスト33を塗布し、そのフォトレジスト33をエッチングマスクとして第2の層19に対してドライエッチングを行って、第1の金属パターン19aを除去する。そして、剥離剤によってフォトレジスト33を除去すると、図4の(g)に示すようになる。
Thereafter, in a fifth step, as shown in FIG. 4F, the
さらに、図11の(h)〜(j)に示すマイクロバンプ加工工程で、第1実施例における図4の(h)〜(i)で説明したマイクロバンプ加工工程と同様にして、接合部13に応じた形状の第3の金属パターン19cをマイクロバンプ形状に加工する。
Further, in the microbump processing steps shown in FIGS. 11 (h) to (j), in the same manner as the microbump processing steps described in FIGS. 4 (h) to (i) in the first embodiment, the
このようにして完成した基板側ブロック1上に、第6の工程によって図12の(k),(l)に示すように、光素子2を位置決めして搭載する。このとき,光素子2の位置決めマーク24a,24bと、基板側ブロック1上の位置決めマーク14a,14bの各中心の位置を互いに重ね合わせるようにして水平方向の位置合わせすることは、第1実施例と同様である。
On the substrate-
また、この第3実施例では、図12の(l)に示すように、光素子2の下面を基板1の第1の部分11aの上面(この例ではシリコン酸化膜17を介しているが、極めて薄いので実質的に第1の部分11aの上面に相当する)に突き当てて、高さ方向の位置決めを行う。したがって、光素子2を光導波路12に対して高さ方向の位置決めを高精度で行うことができる。
In the third embodiment, as shown in FIG. 12L, the lower surface of the
この状態で、光素子2を基板側ブロック1に対して加圧(例えば50kgf)することにより、いずれも塑性変形し易く電気伝導率が高いAuなどの金属材料で形成されている、光素子2の接続部23と基板側ブロック1上の接合部13とが、表面活性化接合によって一体化して接合される。しかも、基板側ブロック1上の接合部13には多数のマイクロバンプ13aが形成されているため表面活性化接合が容易になり、無加熱での接合すなわち常温接合がなされる。また、加圧によりマイクロバンプ13aが塑性変形して潰れ、光素子2がマイクロバンプ13aの潰れ量分沈み、光素子2の下面と基板1の第1の部分11aの上面とが突き当たって、高さ方向の位置決めがされる。この接続部23と接合部13との接続によって、光素子2と基板側ブロック1とが物理的に結合(固定)されるとともに、各接合部23と各接合部13を介して電気的にも接続される。
In this state, by pressing the
上述したように、各実施例の光デバイスの製造方法によれば、基板加工工程で基板11を加工して設けられた段差と、第1の層18のそれぞれの高さによって光素子2と光導波路12との相対高さが調整される。すなわち、光素子2と光導波路12の相対高さを調整するための工程は、基板に段差を設ける工程と、第1の層を成膜及びパターニングする工程のみであり、第1の膜の成膜及びパターニングと、第2の膜の成膜及びパターニングとをそれぞれ行う必要がある従来技術と比較して、製造工程を簡略化することが可能となる。
As described above, according to the manufacturing method of the optical device of each embodiment, the
〔各実施例の変更例〕
上述した第1実施例と第3実施例では基板側ブロック1にそれぞれ多数のマイクロバンプを形成した2本の接合部13,13を長手方向に沿って互いに平行に設けたが、その接合部の数や形状および形成位置は、搭載する光素子側の接合部の数や形状および形成位置に合わせて適宜変更する。
[Modification of each example]
In the first embodiment and the third embodiment described above, two
なお、電極を有していない光素子を搭載する場合には、金属材料による第1の層18から接合部13や13′を加工せずに、接着剤等によって光素子を基板側ブロック上に接着して固定するようにしてもよい。
また、基板1に段差を形成しない場合には、基板1上の第1の部分11aに相当する領
域を第2の部分11bに相当する領域より段差に相当する分だけ高くするための層を形成するようにしてもよい。
When an optical element having no electrode is mounted, the optical element is placed on the substrate side block by an adhesive or the like without processing the
When no step is formed on the
上述した各実施例では、光デバイスを単個で製造する方法のように説明したが、基板の材料としてシリコンウェハのような大きな板材を使用して、多数個の基板側ブロックを同時に作製し、その各基板側ブロック上に光素子を搭載した後、単個の光デバイスに切り分けるようにしてもよい。あるいは、多数個の基板側ブロックを同時に作製した後、単個の基板側ブロックに切り分け、その各基板側ブロック上にそれぞれ光素子を搭載して各光デバイスを完成させるようにしてもよい。 In each of the above-described embodiments, the method is described as a method of manufacturing a single optical device, but a large plate material such as a silicon wafer is used as a substrate material, and a large number of substrate-side blocks are simultaneously manufactured. After the optical element is mounted on each substrate side block, it may be cut into a single optical device. Alternatively, a large number of substrate-side blocks may be manufactured at the same time, and then divided into a single substrate-side block, and an optical element may be mounted on each substrate-side block to complete each optical device.
基板材料としては、基本的に絶縁体基板や導電性基板を使用することが可能であるが、加工性を考慮するとシリコン基板が好ましい。加工性を考慮しない場合は、金属板、窒化アルミニウム板、ガラス板、石英板、樹脂板なども使用可能である。 As a substrate material, an insulator substrate or a conductive substrate can be basically used, but a silicon substrate is preferable in consideration of workability. When workability is not considered, a metal plate, an aluminum nitride plate, a glass plate, a quartz plate, a resin plate, or the like can be used.
光導波性材料としては、基本的には屈折率が高い材料が光を閉じ込める効果が大きいので光導波路の材料として使用可能である。シリコン窒化膜(SiN膜)は屈折率が約2くらい有り、Geドープのシリコン酸化膜はシリコン酸化膜よりも屈折率を高めることができ、いずれも光を閉じ込める効果が大きく、絶縁膜としても使用可能であるので、光導波路および台座としても使用できる。 As an optical waveguide material, basically, a material having a high refractive index has a large effect of confining light, and thus can be used as an optical waveguide material. The silicon nitride film (SiN film) has a refractive index of about 2, and the Ge-doped silicon oxide film can have a higher refractive index than the silicon oxide film, both of which have a large effect of confining light and can be used as an insulating film. Since it is possible, it can also be used as an optical waveguide and a pedestal.
この発明は以上説明した各実施例およびその変更例に限るものではなく、特許請求の範囲の各請求項によって規定した範囲において、種々に変更し得ることは勿論である。 The present invention is not limited to the embodiments described above and modifications thereof, and various modifications may be made within the scope defined by the claims.
この発明は、光導波路とレーザ素子やLED素子、あるいはSHG素子等の光素子を基板上にパッシブアライメント実装する各種の光デバイスを製造するのに適用することができる。 The present invention can be applied to manufacture various optical devices in which an optical waveguide and an optical element such as a laser element, LED element, or SHG element are passively mounted on a substrate.
1,1′:基板側ブロック 2:光素子 2a:発光点を有する端面
11:基板 11a:第1の部分 11b:第2の部分
12:光導波路 12a:光入力側の端面
13,13′:基板側ブロックの接合部 13a,13a′:マイクロバンプ
14a,14b:基板側ブロックの位置決めマーク 15:境界線
16a,16b:基板側ブロックの位置決めマークの台座
16c:基板側ブロックの接合部の台座 17:シリコン酸化膜(SiO膜)
17a:凹部 18:光導波性材料からなる第1の層
19:金属材料からなる第2の層 19a:第1の金属パターン
19b:第2の金属パターン 19c,19c′:第3の金属パターン
23:光素子の接合部 24a,24b:光素子の位置決めマーク
31,33,34,37:フォトレジスト 32,35,36:マスク板
DESCRIPTION OF
13 and 13 ': Joint part of
16c: pedestal at the junction of the substrate side block 17: silicon oxide film (SiO film)
17a: concave portion 18: first layer made of an optical waveguide material
19: Second layer made of a
19b:
Claims (12)
前記第1の層上に金属材料からなる第2の層を形成する第2の工程と、
前記第2の層を、光導波路に応じた形状の第1の金属パターンと、位置決めマークに応じた形状の第2の金属パターンに加工する第3の工程と、
前記第3の工程で加工された前記第2の層をマスクとして、前記第1の層を前記光導波路および前記位置決めマークのそれぞれに応じた形状にエッチング加工する第4の工程と、
前記第4の工程の後、前記第1の金属パターンを除去する第5の工程と、
前記位置決めマークに応じた形状の前記第2の金属パターンを用いて、光素子を前記基板に搭載する第6の工程と
を有することを特徴とする光デバイスの製造方法。 A first step of forming a first layer of an optical waveguide material on a substrate;
A second step of forming a second layer made of a metal material on the first layer;
A third step of processing the second layer into a first metal pattern having a shape corresponding to the optical waveguide and a second metal pattern having a shape corresponding to the positioning mark;
A fourth step of etching the first layer into a shape corresponding to each of the optical waveguide and the positioning mark, using the second layer processed in the third step as a mask;
A fifth step of removing the first metal pattern after the fourth step;
And a sixth step of mounting an optical element on the substrate using the second metal pattern having a shape corresponding to the positioning mark.
前記第3の工程において、前記基板の前記第1の部分に応じた位置の前記第2の層を前記第1の金属パターンに加工し、前記第2の部分に応じた位置の前記第2の層を前記第1の金属パターン以外の金属パターンに加工することを特徴とする請求項1に記載の光デバイスの製造方法。 Before the first step, the substrate processing step of processing the substrate to have a first portion and a second portion lower than the first portion,
In the third step, the second layer at a position corresponding to the first portion of the substrate is processed into the first metal pattern, and the second layer at a position corresponding to the second portion. The method of manufacturing an optical device according to claim 1, wherein the layer is processed into a metal pattern other than the first metal pattern.
前記第6の工程において、前記光素子の下面を前記基板の前記第1の部分の上面に突き当てて高さ方向の位置決めを行うことを特徴とする請求項2に記載の光デバイスの製造方法。 In the substrate processing step, the second portion of the substrate is a recess having a length dimension and a width dimension that are smaller than the length dimension and the width dimension of the optical element and surrounded by the first portion. Processed
3. The method of manufacturing an optical device according to claim 2, wherein in the sixth step, positioning in the height direction is performed by abutting a lower surface of the optical element against an upper surface of the first portion of the substrate. .
前記第4の工程において、前記第3の工程で加工された前記第2の層をマスクとして、前記第1の層を前記光導波路、前記位置決めマークおよび前記接合部のそれぞれに応じた形状にエッチング加工し、
前記第6の工程において、前記第3の金属パターンに前記光素子を接合することを特徴とする請求項1から3のいずれか一項に記載の光デバイスの製造方法。 In the third step, the second layer is processed into the first metal pattern and the second metal pattern, and is also processed into a third metal pattern having a shape corresponding to a joint portion,
In the fourth step, using the second layer processed in the third step as a mask, the first layer is etched into a shape corresponding to each of the optical waveguide, the positioning mark, and the joint portion. Processed
4. The method of manufacturing an optical device according to claim 1, wherein the optical element is bonded to the third metal pattern in the sixth step. 5.
バイスの製造方法。 8. The surface activation bonding of the connecting portion on the optical element side and the third metal pattern on the substrate side in the sixth step, according to claim 4. Manufacturing method of optical device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010131756A JP5449041B2 (en) | 2010-06-09 | 2010-06-09 | Optical device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010131756A JP5449041B2 (en) | 2010-06-09 | 2010-06-09 | Optical device manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013264952A Division JP5738394B2 (en) | 2013-12-24 | 2013-12-24 | Optical device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011257580A true JP2011257580A (en) | 2011-12-22 |
JP5449041B2 JP5449041B2 (en) | 2014-03-19 |
Family
ID=45473814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010131756A Expired - Fee Related JP5449041B2 (en) | 2010-06-09 | 2010-06-09 | Optical device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5449041B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013146313A1 (en) * | 2012-03-26 | 2013-10-03 | シチズンホールディングス株式会社 | Laser light source device, and method for manufacturing laser light source device |
JP2016167505A (en) * | 2015-03-09 | 2016-09-15 | 株式会社クリスタルシステム | Semiconductor laser module |
CN114035270A (en) * | 2021-11-08 | 2022-02-11 | 浙江光特科技有限公司 | Method for optimizing metal etching and improving device performance |
CN116953850A (en) * | 2023-09-19 | 2023-10-27 | 济南量子技术研究院 | Lithium niobate thin film waveguide device and preparation method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0560952A (en) * | 1991-08-30 | 1993-03-12 | Nec Corp | Optical semiconductor unit |
JPH05196844A (en) * | 1991-11-07 | 1993-08-06 | Nec Corp | Optical coupling circuit |
JP2000137148A (en) * | 1998-10-30 | 2000-05-16 | Kyocera Corp | Optical module and manufacture of the same |
JP2007133011A (en) * | 2005-11-08 | 2007-05-31 | Nec Corp | Optical coupling structure, manufacturing method therefor, and optical module |
JP2008241732A (en) * | 2007-03-23 | 2008-10-09 | Nec Corp | Optical waveguide device and manufacturing method of same |
-
2010
- 2010-06-09 JP JP2010131756A patent/JP5449041B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0560952A (en) * | 1991-08-30 | 1993-03-12 | Nec Corp | Optical semiconductor unit |
JPH05196844A (en) * | 1991-11-07 | 1993-08-06 | Nec Corp | Optical coupling circuit |
JP2000137148A (en) * | 1998-10-30 | 2000-05-16 | Kyocera Corp | Optical module and manufacture of the same |
JP2007133011A (en) * | 2005-11-08 | 2007-05-31 | Nec Corp | Optical coupling structure, manufacturing method therefor, and optical module |
JP2008241732A (en) * | 2007-03-23 | 2008-10-09 | Nec Corp | Optical waveguide device and manufacturing method of same |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013146313A1 (en) * | 2012-03-26 | 2013-10-03 | シチズンホールディングス株式会社 | Laser light source device, and method for manufacturing laser light source device |
US9142936B2 (en) | 2012-03-26 | 2015-09-22 | Citizen Holdings Co., Ltd. | Laser light source device and method for manufacturing laser light source device |
JPWO2013146313A1 (en) * | 2012-03-26 | 2015-12-10 | シチズンホールディングス株式会社 | Laser light source device and laser light source device manufacturing method |
JP2016167505A (en) * | 2015-03-09 | 2016-09-15 | 株式会社クリスタルシステム | Semiconductor laser module |
CN114035270A (en) * | 2021-11-08 | 2022-02-11 | 浙江光特科技有限公司 | Method for optimizing metal etching and improving device performance |
CN114035270B (en) * | 2021-11-08 | 2023-10-13 | 浙江光特科技有限公司 | Method for etching metal in optical waveguide |
CN116953850A (en) * | 2023-09-19 | 2023-10-27 | 济南量子技术研究院 | Lithium niobate thin film waveguide device and preparation method thereof |
CN116953850B (en) * | 2023-09-19 | 2024-01-19 | 济南量子技术研究院 | Lithium niobate thin film waveguide device and preparation method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5449041B2 (en) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009086238A (en) | Planar lightwave circuit, manufacturing method thereof, and optical waveguide device | |
JP2006209068A (en) | Optical waveguide, optical waveguide module, and method for manufacturing optical waveguide module | |
WO2010108399A1 (en) | Laterally coupled optical fiber component and processing method thereof | |
JP2010243770A (en) | Method of manufacturing opto-electric hybrid module and opto-electric hybrid module obtained thereby | |
TWI629522B (en) | Photoelectric hybrid substrate and preparation method thereof | |
JP2007286340A (en) | Optical waveguide device and method of manufacturing the same | |
JP5449041B2 (en) | Optical device manufacturing method | |
US11385404B2 (en) | Markup system for optical system, carrier substrate, and method for manufacturing of same | |
JP6286853B2 (en) | Electronic device, manufacturing method thereof, and electronic apparatus | |
KR100456672B1 (en) | Optical waveguide platform and manufacturing method thereof | |
JP2002169042A (en) | Optical waveguide coupling structure, optical waveguide and its manufacturing method, and optical device part having optical waveguide and its manufacturing method | |
US20140348463A1 (en) | Optical device and method for manufacuturing the optical device | |
JP2002162527A (en) | Optical device and semi-finished product for the same | |
JP5738394B2 (en) | Optical device manufacturing method | |
JP5908698B2 (en) | Laser light source and method of manufacturing laser light source | |
JP2000137148A (en) | Optical module and manufacture of the same | |
JP2009237326A (en) | Optical integrated circuit module, optical bench used for optical integrated circuit module and method of manufacturing optical integrated circuit module | |
JP2006058327A (en) | Optical waveguide device and optical coupling device | |
JP2004226632A (en) | Joint substrate, optical circuit substrate and its manufacturing method | |
JP2016118594A (en) | Method for manufacturing polymer optical waveguide having positioning structure, polymer optical waveguide manufactured thereby, and optical module using the same | |
JP2002071993A (en) | Optical waveguide substrate, method of manufacturing the same, optical waveguide parts and method of manufcturing the same | |
JP2009098432A (en) | Device for converting laminated multi-channel optical path and method of manufacturing the same | |
JP2005010334A (en) | Compound optical element, compound optical component, and manufacturing method of compound optical element | |
JP6322059B2 (en) | Manufacturing method of optical device | |
JPH10170773A (en) | Manufacture of optical device-packaged substrate, and optical module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121120 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20130523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5449041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |