JP2011254110A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2011254110A JP2011254110A JP2011201911A JP2011201911A JP2011254110A JP 2011254110 A JP2011254110 A JP 2011254110A JP 2011201911 A JP2011201911 A JP 2011201911A JP 2011201911 A JP2011201911 A JP 2011201911A JP 2011254110 A JP2011254110 A JP 2011254110A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- forming
- manufacturing
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、側面電極を有する半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device having side electrodes and a method for manufacturing the same.
絶縁性基板に複数の長孔を形成し、絶縁性基板の長孔壁面と絶縁性基板の上下面に金属メッキ膜を形成し、上記絶縁性基板の長孔壁面を含める上記絶縁性基板の全表面に電着塗装法で感光性エッチングレジスト膜を形成し、次に、上記絶縁性基板にパターン形成用のフォトマスクと光拡散シートを重ねてUV光で露光し、その次に、上記絶縁性基板をエッチングして上下面のパターン回路と前記絶縁性基板の長孔壁面に複数の側面回路とを形成し、エッチングレジスト膜を溶解除去し、その後、上記絶縁性基板にチップ部品を搭載し、上記絶縁性基板の長孔の短手方向に部分的に重ねて分割切断して、配線基板の側面に複数の側面電極を形成するようにした側面電極用配線板の製造方法が知られている(特許文献1)。 A plurality of long holes are formed in the insulating substrate, a metal plating film is formed on the wall surface of the long hole of the insulating substrate and the upper and lower surfaces of the insulating substrate, and the entire surface of the insulating substrate including the long hole wall surface of the insulating substrate is formed. A photosensitive etching resist film is formed on the surface by an electrodeposition coating method. Next, a photomask for pattern formation and a light diffusion sheet are superimposed on the insulating substrate and exposed to UV light. Etch the substrate to form a pattern circuit on the upper and lower surfaces and a plurality of side circuits on the wall surface of the long hole of the insulating substrate, dissolve and remove the etching resist film, and then mount chip components on the insulating substrate, There is known a method of manufacturing a side electrode wiring board in which a plurality of side electrodes are formed on a side surface of a wiring board by partially overlapping and cutting in the short direction of the long holes of the insulating substrate. (Patent Document 1).
特許文献1に記載されている側面電極用配線板の製造方法では、側面電極を簡単に形成できないという問題点がある。また、長孔を形成する必要があるので、素子を樹脂封止するパッケージには適用が難しいという問題点がある。 In the manufacturing method of the side electrode wiring board described in Patent Document 1, there is a problem that the side electrodes cannot be easily formed. Further, since it is necessary to form a long hole, there is a problem that it is difficult to apply to a package for sealing an element with a resin.
本発明は、ガラス基板の一面上に、離間対向する複数の引出し電極を形成する工程と、引出し電極の内側端部に環状にアンダーフィルを形成する工程と、引出し電極に対向してバンプが形成され、バンプ形成面に光検出部が形成された光検出半導体素子をガラス基板の一面上に搭載し、バンプ電極を引出し電極に接続する工程と、ガラス基板の一面上に、光検出半導体素子の外周面より大きい開口穴を有するダムを形成する工程と、ダムの開口穴と光検出半導体素子との間に樹脂を充填して樹脂封止体を形成する工程と、ダムを除去し、樹脂封止体の側面に、引出し電極に接続される金属薄膜を形成する工程と、金属薄膜上にメッキ膜を形成して側面電極を形成する工程と、を備えることを特徴とする。 The present invention includes a step of forming a plurality of lead electrodes that are spaced apart from each other on one surface of a glass substrate, a step of forming an annular underfill on the inner end of the lead electrode, and a bump that faces the lead electrode. A step of mounting the photodetection semiconductor element having the photodetection portion formed on the bump forming surface on one surface of the glass substrate and connecting the bump electrode to the extraction electrode; and Forming a dam having an opening hole larger than the outer peripheral surface; filling a resin between the opening hole of the dam and the photodetecting semiconductor element to form a resin sealing body; removing the dam; The method includes a step of forming a metal thin film connected to the extraction electrode on the side surface of the stationary body, and a step of forming a side surface electrode by forming a plating film on the metal thin film.
本発明によれば、引出し電極に接続される側面電極を簡単に形成することができる。 According to the present invention, the side electrode connected to the extraction electrode can be easily formed.
−第1の実施形態−
図1〜図5を参照して本発明の第1の実施形態の光検出半導体装置について説明する。図1は、回路基板40に実装した光検出半導体装置1を示す。光検出半導体装置1は、回路基板40の電極41に半田42を介して接続される。光検出半導体装置1は、光検出部2Aを内蔵した光検出半導体素子2をガラス基板3に実装して構成されている。たとえば、図示しない光ディスクの反射面で反射するレーザ光LBが、ガラス基板3を透過し光検出半導体素子2の光検出部2Aに入射すると、光検出部2Aは、受光したレーザ光LBに応じた光ディスクの情報を含む検出信号を出力する。
-First embodiment-
A photodetection semiconductor device according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a photodetection semiconductor device 1 mounted on a
図2〜5を参照して光検出半導体装置1を詳細に説明する。図2(a)は光検出半導体装置1の斜視図であり、図2(b)は図2(a)のA−A線断面図である。図2に示すように、光検出半導体装置1は、ガラス基板3と、ガラス基板3上に実装されエポキシ樹脂などの樹脂8で封止された光検出半導体素子2とを有している。光検出半導体素子2は、受光面が露出するように樹脂で封止された光検出部2Aと、光検出部2Aの信号取り出し電極に接続された端子電極(不図示)とを有している。光検出部2Aは、その受光面をガラス基板3と対向させて実装されている。以下、光検出半導体装置1の光を受光する側のガラス基板表面を受光面と呼ぶ。受光面には符号1Mを付し、受光面と反対側の面には符号1Nを付す。なお、樹脂8が光検出部2Aを覆わないようにするため、光検出半導体素子2の外周にはアンダーフィル9が設けられている。すなわち、光検出部2Aに光が受光するように樹脂8には開口部分8Aが設けられている。
The photodetection semiconductor device 1 will be described in detail with reference to FIGS. 2A is a perspective view of the photodetection semiconductor device 1, and FIG. 2B is a cross-sectional view taken along the line AA in FIG. 2A. As shown in FIG. 2, the photodetection semiconductor device 1 includes a
上述したように、光検出半導体素子2の光検出部2A側には不図示の端子電極が設けられており、端子電極上にバンプ4が形成されている。バンプ4はガラス基板3上に形成された引き出し電極5と接続している。引き出し電極5は、一部が樹脂8の外部に露出するように延設されており、樹脂8の側面に形成されている側面電極6と接続している。側面電極6の上端は、樹脂8の表面1Nに形成されている外部電極7と接続している。外部電極7は光検出半導体装置1の受光面1Mと反対側の樹脂表面(樹脂パッケージ表面)1Nに設けられた電極であり、図1に示す回路基板40の実装面に形成した電極41に半田42を介して接続され、光検出半導体装置1が実装される。
As described above, a terminal electrode (not shown) is provided on the
次に、図3および図4を参照して上述した光検出半導体装置1の製造方法を説明する。この製造方法は、ガラス基板電極形成工程と、アンダーフィル塗布工程と、半導体素子実装工程と、樹脂封止工程と、側面電極形成工程と、分割工程とを含む。以下、各工程を工程順に説明する。 Next, a manufacturing method of the above-described photodetection semiconductor device 1 will be described with reference to FIGS. This manufacturing method includes a glass substrate electrode forming step, an underfill coating step, a semiconductor element mounting step, a resin sealing step, a side electrode forming step, and a dividing step. Hereinafter, each process will be described in the order of processes.
(A)ガラス基板電極形成工程
図3(a)に示すように、ガラス基板3上に引き出し電極5を形成する。Au粒子、ガラスフリット、溶剤、樹脂、ビヒクルなどを有する導体ペーストでガラス基板3上に電極パターンを印刷し、印刷した導体ペーストを焼き付けることにより引き出し電極5を形成する。
(A) Glass substrate electrode formation process As shown to Fig.3 (a), the
(B)アンダーフィル塗布工程
図3(b)に示すように、ガラス基板3の素子実装面には、光検出半導体素子2が実装される矩形領域の周縁に沿って、引き出し電極5の一部分に重なってアンダーフィル9を塗布する。アンダーフィル9は、エポキシ樹脂などからなり、不図示のノズルから吐出され、額縁状に塗布される。
(B) Underfill Application Step As shown in FIG. 3B, on the element mounting surface of the
(C)半導体素子実装工程
図3(c)に示すように、光検出半導体素子2を引き出し電極5上にフリップチップ接続する。光検出半導体素子2には、上述したように、Auなどからなるバンプ4が予め形成されており、バンプ4を引き出し電極5に超音波接続する。その後、アンダーフィル9を加熱して硬化させる。これにより、光検出半導体素子2がガラス基板上に実装される。光検出半導体素子2の周縁はアンダーフィル9に覆われる。
(C) Semiconductor Element Mounting Step As shown in FIG. 3C, the
(D)樹脂封止工程
図3(d)に示すように、矩形環状のシリコーンダム20をガラス基板3上に貼り付ける。シリコーンダム20は、図5に示すように、複数の開口穴21を有するシリコーン樹脂製の板であり、可撓性を有する。シリコーンダム20がガラス基板3に密着するので、後述の樹脂充填時にガラス基板3とシリコーンダム20との間から樹脂が漏れることがない。なお、図5に示すように、開口穴21は、光検出半導体素子2のガラス基板上での実装位置に対応して複数個設けられている。
(D) Resin sealing process As shown in FIG.3 (d), the rectangular
図3(e)に示すように、シリコーンダム20の開口穴21に樹脂8、たとえば熱硬化性エポキシ系樹脂を充填し、充填した樹脂を加熱して硬化させる。樹脂が硬化した後、シリコーンダム20をガラス基板3から剥がす。以上のようにして、複数の光検出半導体素子2がガラス基板上に一括して実装され、各素子が樹脂で封止される。このようにガラス基板上で複数の光検出半導体素子2を樹脂封止したものを樹脂封止体30と呼ぶ。
As shown in FIG. 3 (e), a
(E)側面電極形成工程
スプレーコータを使用して、つまりスプレーコート法によって、図4(a)に示すように樹脂封止体30の樹脂封止部分にレジスト31を塗布する。次に、側面電極6および外部電極7の電極パターンを形成したマスク(不図示)を通して露光し、現像を行う。その結果、図4(b)に示すように、側面電極6および外部電極7を形成する部分のレジスト31が除去される。側面電極6は、図1に示すように所定ピッチで並ぶ複数の細長い矩形電極から構成され、たとえば、矩形電極は、250μm程度のピッチで形成されている。
このピッチは、数十μm〜数百μmの範囲が好ましい。
(E) Side electrode formation process The resist 31 is apply | coated to the resin sealing part of the
This pitch is preferably in the range of several tens of μm to several hundreds of μm.
図4(c)に示すように、レジスト31が除去された部分、つまり側面電極6および外部電極7を形成する部分に真空蒸着法によりTi膜とPd膜32を形成する。次にレジスト31を除去する。そして、所定のメッキ法によって、図4(d)に示すように、Ti膜とPd膜32の表面にNi−Au層を堆積して側面電極6および外部電極7を形成する。
As shown in FIG. 4C, a Ti film and a
(F)分割工程
図4(d)の1点鎖線33に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体30をダイシングし、図4(e)に示すような個々の光検出半導体装置1に分割する。図4(e)では、Ti膜とPd膜32を省略して示している。
(F) Division Step The
以上のようにして作製された光検出半導体装置1は、図1に示すように、ガラス基板3が受光面1Mとなるように回路基板40に実装される。
As shown in FIG. 1, the photodetection semiconductor device 1 manufactured as described above is mounted on the
以上の第1の実施形態による光検出半導体装置1は次のような作用効果を奏する。
(1)第1の実施形態による半導体装置の製造方法は、ガラス基板上に一括して実装された複数の光検出半導体装置1のそれぞれの半導体パッケージ(樹脂8)側面にレジスト31を塗布し、側面電極6のパターンを有するマスク(不図示)を介して塗布したレジストを露光し、記露光したレジストを現像し、側面電極6のパターンに対応するパターンの金属薄膜32を側面6に形成する金属薄膜形成工程と、その後、金属薄膜32上にメッキ膜を形成して側面電極6を設ける側面電極工程と備える。その結果、側面電極を簡単に形成
でき、素子を樹脂封止するパッケージにも適用できる。
The photodetection semiconductor device 1 according to the first embodiment described above has the following operational effects.
(1) In the method of manufacturing a semiconductor device according to the first embodiment, a resist 31 is applied to each side surface of a semiconductor package (resin 8) of a plurality of photodetection semiconductor devices 1 that are collectively mounted on a glass substrate. A metal that exposes a resist applied through a mask (not shown) having a pattern of the
(2)光検出半導体素子2の光検出部2A側に設けられた端子電極と電気的に接続し、光検出部2Aを覆うために設けられたガラス基板上に形成された引き出し電極5と、光検出半導体装置1の受光面と反対側の面に設けられた外部電極7と、光検出半導体装置1の側面に設けられ、引き出し電極5と外部電極7とに接続している側面電極6とを備えるようにした。これにより、受光面1Mの反対側の面1Nに実装用の外部電極7を設けた光検出半導体装置1の構造を簡単にすることができる。また、フリップチップ接続で光検出半導体素子2の内部接続を行うので、ワイヤボンディングで内部接続する場合に比べて光検出半導体装置1を小型化することができる。
(2) A
(3)スプレーコート法によってレジスト31を塗布するようにした。これにより、光検出半導体装置1の樹脂8の側面にレジストを均一に塗布することができる。また、側面電極のパターンの均一性や精度が向上する。
(3) The resist 31 is applied by spray coating. Thereby, a resist can be uniformly apply | coated to the side surface of the
−第2の実施形態−
上述した第1の実施形態の光検出半導体装置の製造方法における側面電極形成工程では、樹脂8の側面に金属薄膜パターンをフォトリソグラフィー法で形成して所定ピッチの金属薄膜を成膜した。第2の実施形態の光検出半導体装置の製造方法における側面電極形成工程では、樹脂8の側面に金属薄膜を形成した後、その側面にレジストを塗布し、側面電極のパターンを有するマスク(不図示)を介してレジストを露光し、レジストを現像した後に金属薄膜をエッチングすることにより金属薄膜のパターンを形成する。この場合も、金属薄膜表面にメッキ膜を形成することにより側面電極を形成する。この製造方法でも、第1の実施形態と同様の作用効果を得ることができる。第2の実施形態の光検出半導体装置の製造方法のうち、ガラス基板電極形成工程、アンダーフィル塗布工程、半導体素子実装工程、樹脂封止工程および分割工程は、第1の実施形態と同じである。
-Second Embodiment-
In the side electrode forming step in the manufacturing method of the photodetection semiconductor device of the first embodiment described above, a metal thin film pattern was formed on the side surface of the
−第3の実施形態−
図6(a)〜(c)を参照して第3の実施形態による光検出半導体装置の製造方法について説明する。第3の実施形態における光検出半導体装置の製造方法のうち、ガラス基板電極形成工程、アンダーフィル塗布工程、半導体素子実装工程、樹脂封止工程および分割工程は、第1の実施形態と同じである。
-Third embodiment-
A manufacturing method of the photodetection semiconductor device according to the third embodiment will be described with reference to FIGS. Of the manufacturing method of the photodetection semiconductor device in the third embodiment, the glass substrate electrode forming step, the underfill coating step, the semiconductor element mounting step, the resin sealing step, and the dividing step are the same as those in the first embodiment. .
第3の実施形態における側面電極形成工程では、図6(a)に示すように、側面電極パターンの開口51が形成されたマスク50Aを使用して真空蒸着法により金属薄膜を形成する。マスク50Aには、ガラス基板3上に一括して作成される複数の半導体装置分の電極パターン開口51が形成されている。第3の実施形態の側面電極形成工程は以下のようになる。
In the side electrode forming step in the third embodiment, as shown in FIG. 6A, a metal thin film is formed by vacuum evaporation using a
図6(b)に示すように、樹脂封止体30の上に、図6(a)のマスク50Aを配置し、真空蒸着法により、樹脂8の側面に所定ピッチの金属薄膜32を形成する。その後、図6(c)に示すように、金属薄膜32の表面にメッキ層を堆積させて側面電極6を形成する。この場合も、上述した実施形態と同様の作用効果を得ることができる。
As shown in FIG. 6B, the
−第4の実施形態−
図7(a)、(b)を参照して第4の実施形態による光検出半導体装置の製造方法について説明する。第4の実施形態による光検出半導体装置の製造方法も第3の実施形態による光検出半導体装置の製造方法と同様に、側面電極パターンの開口が形成されたマスクを使用して真空蒸着法により金属薄膜を形成する。第4の実施形態では、図7(a)に示すように、樹脂封止体30の各半導体装置の樹脂8の上面から側面に沿うような形の折り曲
げ部52および側面電極パターンの開口51が形成されたマスク50Bを使用する。図7(b)に示すように、マスク50Bを樹脂8に密着させ、金属薄膜材料を真空蒸着法で封止樹脂8の側面に蒸着させる。このように立体マスク50Bを封止樹脂8に沿って密着させて金属薄膜を成膜するようにしたので、側面電極のピッチ精度、寸法精度を高くすることができる。
-Fourth Embodiment-
With reference to FIGS. 7A and 7B, a method of manufacturing a photodetection semiconductor device according to the fourth embodiment will be described. Similarly to the method of manufacturing the photodetection semiconductor device according to the third embodiment, the method of manufacturing the photodetection semiconductor device according to the fourth embodiment is performed by a vacuum vapor deposition method using a mask in which side electrode pattern openings are formed. A thin film is formed. In 4th Embodiment, as shown to Fig.7 (a), the bending
−第5の実施形態−
図8(a)を参照して第5の実施形態による光検出半導体装置10Aを説明する。この光検出半導体装置10Aは、ガラス基板3の側面にも側面電極6Aを設けるとともに、ガラス基板3の受光面1M上に外部電極7Aを形成したものである。なお、側面電極6Aの形成方法は上述した方法と同一であり、説明を省略する。光検出半導体装置10Aは、面1M、1Nのどちらの面からでも不図示の回路基板に実装できる。
-Fifth embodiment-
A
図8(a)に示すように、引き出し電極5と接続した側面電極6Aをガラス基板3の側面に設け、ガラス基板3の受光面1Mに側面電極6Aと連設した外部電極7Aを設ける。封止樹脂8の表面1Nには、第1の実施形態で説明したように外部電極7を形成する。したがって、光検出半導体装置10Aは、受光面1Mの外部電極7Aを利用して回路基板に実装することができるとともに、封止樹脂8の表面1Nの外部電極7を利用して回路基板に実装することができる。
As shown in FIG. 8A, the
第5の実施形態の光検出半導体装置10Aによれば、第1の実施形態と同様の作用効果に加えて、半導体装置を実装する際の自由度を高くすることができる。
According to the
なお、第5の実施形態では、受光面1Mの外部電極7Aと反対面1Nの外部電極7は、
ともに光検出半導体素子2Aの端子電極5と接続することとしたので、双方の面1Mおよび1Nのいずれか一方を利用した基板実装が可能となった。しかし、外部電極7Aと外部電極7をそれぞれ異なる信号電極と接続するように構成すれば、反対面1Nの外部電極7
を第1基板回路に接続し、受光面1Mの外部電極7Aを第2基板回路に接続することができる。すなわち、両面実装することにより設置スペースを小型化した光半導体装置を実現できる。
In the fifth embodiment, the
Since both are connected to the
Can be connected to the first substrate circuit, and the
−第6の実施形態−
図8(b)を参照して第6の実施形態による光検出半導体装置10Bを説明する。光検出半導体装置10Bは、ガラス基板3で光検出部2Aを保護しない型式のものである。封止樹脂8の側面に第1の実施形態と同様に側面電極6Bを形成するとともに、封止樹脂8の下面8Aには外部電極7Bを形成する。外部電極7Bはフォトリソグラフィー法により形成することができる。なお、側面電極6Bの形成方法は上述した方法と同一であり、説明を省略する。
-Sixth Embodiment-
The
第6の実施形態による光検出半導体装置10Bによれば、第4の実施形態と同様の作用効果を奏することができる。また、ガラスを用いないため低コスト化できる。
According to the
−第7の実施形態−
図8(c)を参照して第7の実施形態による光検出半導体装置10Cを説明する。光検出半導体装置10Cは、ガラスあるいはセラミックなどの絶縁基板3Cと、絶縁基板3C上の端子電極5C上にバンプ接合法により実装された光検出半導体素子2とを有し、光検出半導体素子2は樹脂8で封止されている、絶縁基板3Cには、端子電極と電気的に接続されているスルーホール電極5Cが形成されている。絶縁基板3と樹脂8の外形は直方体形状を呈しており、その相対向する一対の側面には側面電極6Cが形成されている。なお、側面電極6Cの形成方法は上述した方法と同一であり、説明を省略する。また、樹脂8
の上面には上述した外部電極7が形成されており、絶縁基板3Cの下面には外部電極7Cが形成されている。外部電極7Cは、側面電極6と接続されるとともに、スルーホール電極5Cとも接続されている。
-Seventh embodiment-
A
The above-described
−参考実施形態1−
図9(a)を参照して参考実施形態1を説明する。第1の実施形態の光検出半導体装置
1はバンプ接続構造を採用したが、参考実施形態1による光検出半導体装置10Dはワイヤボンディング接続構造を採用したものである。
-Reference embodiment 1-
Reference Embodiment 1 will be described with reference to FIG. The photodetection semiconductor device 1 of the first embodiment employs a bump connection structure, but the
図9(a)を参照して参考実施形態1の光検出半導体装置10Dを説明する。光検出半導体装置10Dは、ガラスあるいはセラミックなどの絶縁基板3Dと、絶縁基板3D上の端子電極とワイヤ4Dで電気的に接合されて実装された光検出半導体素子2とを有し、光検出半導体素子2は樹脂8で封止されている。絶縁基板3Dには、端子電極と電気的に接続されているスルーホール電極5Dが形成されている。絶縁基板3Dと樹脂8の外形は直方体形状を呈しており、その相対向する一対の側面の下領域、とくに絶縁基板3Dの側面には側面電極6Dが形成されている。なお、側面電極6Dの形成方法は上述した方法と同一であり、説明を省略する。また、絶縁基板3Dの下面には外部電極7Dが形成されている。外部電極7Dは、側面電極6Dと接続されるとともに、スルーホール電極5Dとも接続されている。
With reference to FIG. 9A, a
−参考実施形態2−
図9(b)を参照して第9の実施形態を説明する。第1の実施形態の光検出半導体装置1はバンプ接続構造を採用したが、第9の実施形態による光検出半導体装置10Eはワイヤボンディング接続構造を採用したものである。
-Reference embodiment 2-
The ninth embodiment will be described with reference to FIG. Although the photodetection semiconductor device 1 of the first embodiment employs a bump connection structure, the
図9(b)に示す光検出半導体装置10Eでは、光検出半導体素子2と引き出し電極5との間がワイヤ4Eで接続されている。基板3Eは、セラミックのような絶縁性材料で形成され、基板3Eの側面には、第1の実施形態で説明した製法により側面電極6Eが形成されている。側面電極6Eは引き出し電極5と接続されている。なお、側面電極6Eの形成方法は上述した方法と同一であり、説明を省略する。側面電極6Eはまた、基板3Eの光検出半導体素子2が実装された面の反対側の面10Mに形成された外部電極7Eとも接続している。光検出半導体素子2を保護するため、ガラス製の蓋状保護部材61で基板3Eの実装面が覆われている。
In the
参考実施形態2の光検出半導体装置10Eは、第1の実施形態と同様の作用効果を得ることができる。
The
−参考実施形態3−
図9(c)を参照して参考実施形態3の光検出半導体装置10Fを説明する。光検出半導体装置10Fが第9の実施形態の光検出半導体装置10Eと異なるのは、光検出半導体素子2の光検出部2aをガラス基板3に対向させて実装した点である。このように光検出部2Aが実装面に面するため、光検出半導体素子2はガラス基板3に実装される。光検出部2Aの外部電極は実装面とは反対の面に設けられ、ワイヤ4Eにより引き出し電極5と接続されている。光検出半導体素子2はセラミックス製の蓋状保護部材62で覆われて保護されている。なお、側面電極6Fの形成方法は上述した方法と同一であり、説明を省略する。
-Reference embodiment 3-
A
参考実施形態3の光検出半導体装置10Eは、第1の実施形態と同様の作用効果を得ることができる。
The
−参考実施形態4−
図10(a)を参照して参考実施形態4の半導体装置10Gを説明する。半導体装置10Gは、樹脂基板3Gに半導体素子2Gをフリップチップ実装して構成されている。樹脂基板3Gには、引き出し電極5Gと側面電極6Gとが形成されており、半導体素子2Gの信号電極は引き出し電極5Gと電気的に接続されている。なお、側面電極6Gの形成方法は上述した方法と同一であり、説明を省略する。樹脂基板3Gの下面には不図示の外部電極が形成されており、半導体装置10Gは、外部電極を介して回路基板に実装される。
-Reference embodiment 4-
A
−参考の実施形態5−
図10(b)、(c)を参照して参考実施形態5のLED(Light Emitting Diode)装置10H、10Iを説明する。LED装置10H,10Iは、エポキシやシリコーンなどからなる樹脂8H,8Iで封止されたLED素子2H,2Iを有している。樹脂8H,8Iの側面には、側面電極として半田2次実装端子6H,6Iが形成されている。なお、符号7H,7IはAu,Cuなどからなる外部電極であり、LED装置10H、10Iの下面に設けられている。半田2次実装端子6H,6Iを介して、図示しない素子や回路パターンと電気的に接続することができる。なお、側面電極6H,6Iの形成方法は上述した方法と同一であり、説明を省略する。
-Reference embodiment 5-
The LED (Light Emitting Diode)
−参考実施形態6−
図11(a)は参考実施形態6のLED装置10Jを示す。LED装置10Jは、ガラエポ基板3J上に実装したLED素子2Jを樹脂8Jで封止して構成されている。外部端子5Jはワイヤ4JによりLED素子2Jと接続されている。外部端子5Jは、ガラエポ基板3Jの上面に形成されている引き出し電極5J1と接続されている。ガラエポ基板3Jの側面には、引き出し電極5J1と接続された側面電極としての半田2次実装端子6Jが形成されている。半田2次実装端子6Jを介して、図示しない素子や回路パターンと電気的に接続することができる。なお、側面電極6Jの形成方法は上述した方法と同一であり、説明を省略する。
-Reference embodiment 6-
FIG. 11A shows an
−参考実施形態7−
図11(b)は参考実施形態7のLED装置10Kを示す。LED装置10Kは、ガラエポ基板3K上に実装したLED素子2Kを樹脂8Kで封止して構成されている。樹脂8Kは額縁状に組み立てられたガラエポ基板63によって囲われる。ガラエポ基板63はガラエポ基板3Kに貼り合わされている。外部端子5Kはワイヤ4KによりLED素子2Kと接続されている。外部端子5Kは、ガラエポ基板3Kの上面に形成されている不図示の引き出し電極と接続されている。ガラエポ基板3K,63の側面には、不図示の引き出し電極と接続された側面電極としての半田2次実装端子6Kが形成されている。半田2次実装端子6Kを介して、図示しない素子や回路パターンと電気的に接続することができる。なお、側面電極6Kの形成方法は上述した方法と同一であり、説明を省略する。
-Reference embodiment 7-
FIG. 11B shows an
−参考実施形態8−
図11(c)を参照して参考実施形態8のSAW(Surface Acoustic Wave)フィルタ装置10Lを説明する。ガラス基板3Lの下面にSAWフィルタ素子2Lがバンプ4Lを介して実装されている。ガラス基板3Lの下面には引き出し電極5Lが形成されている。引き出し電極5Lは、蓋状のセラミック保護部材64の側面に形成した側面配線6Lに接続されている。保護部材64の下面には外部電極7Lが形成されている。SAWフィルタ装置10Lは、外部電極7Lを介して回路基板に実装される。なお、側面電極6Lの形成方法は上述した方法と同一であり、説明を省略する。
-Reference embodiment 8-
A SAW (Surface Acoustic Wave)
−参考実施形態9−
図12(a)を参照して参考実施形態9の半導体装置10Pを説明する。この半導体装置10PはいわゆるPLP( Plating Lead Package)である。半導体装置10Pは、電鋳で形成された外部電極7Pに半導体素子2Pが実装され、樹脂8Pで樹脂封止される。側面には側面電極6Pが形成され、外部電極7Pが形成された面の反対側の面に形成された外部電極7と外部電極7Pとを電気的に接合する。なお、側面電極6Pの形成方法は上述した方法と同一であり、説明を省略する。
-Reference embodiment 9-
A
以上説明した各実施形態を以下のように変形することもできる。
(1)金属薄膜は、導電性を有する薄膜であればTi膜やPd膜に限定されない。また、金属薄膜を形成する方法も真空蒸着法に限定されない。
(2)金属薄膜表面に堆積するメッキ材料はNi−Auメッキに限定されない。
Each embodiment described above can be modified as follows.
(1) The metal thin film is not limited to a Ti film or a Pd film as long as it is a conductive thin film. Further, the method for forming the metal thin film is not limited to the vacuum deposition method.
(2) The plating material deposited on the surface of the metal thin film is not limited to Ni—Au plating.
実施形態と変形例の一つ、もしくは複数を組み合わせることも可能である。変形例同士をどのように組み合わせることも可能である。また、本発明は、その特徴的構成を有していれば、以上説明した実施形態になんら限定されない。 It is also possible to combine one or a plurality of embodiments and modifications. It is possible to combine the modified examples in any way. Further, the present invention is not limited to the above-described embodiment as long as it has the characteristic configuration.
1 光検出半導体装置
1A 受光開口
2 光検出半導体素子
2A 光検出部
3 ガラス基板
4 バンプ
5 引き出し電極
6 側面電極
7 外部電極
8 樹脂
9 アンダーフィル
20 シリコーンダム
30 樹脂封止体
31 レジスト
32 金属薄膜
DESCRIPTION OF SYMBOLS 1 Photodetection semiconductor device 1A
Claims (10)
前記引出し電極の内側端部に環状にアンダーフィルを形成する工程と、
前記引出し電極に対向してバンプが形成され、前記バンプ形成面に光検出部が形成された光検出半導体素子を前記ガラス基板の前記一面上に搭載し、前記バンプ電極を前記引出し電極に接続する工程と、
前記ガラス基板の前記一面上に、前記光検出半導体素子の外周面より大きい開口穴を有するダムを形成する工程と、
前記ダムの開口穴と前記光検出半導体素子との間に樹脂を充填して樹脂封止体を形成する工程と、
前記ダムを除去し、前記樹脂封止体の側面に、前記引出し電極に接続される金属薄膜を形成する工程と、
前記金属薄膜上にメッキ膜を形成して側面電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。 A step of forming a plurality of extraction electrodes facing each other on one surface of the glass substrate;
Forming an annular underfill on the inner end of the extraction electrode; and
A photodetection semiconductor element having a bump formed facing the extraction electrode and having a photodetection portion formed on the bump formation surface is mounted on the one surface of the glass substrate, and the bump electrode is connected to the extraction electrode. Process,
Forming a dam having an opening hole larger than the outer peripheral surface of the photodetecting semiconductor element on the one surface of the glass substrate;
Filling a resin between the opening hole of the dam and the light detection semiconductor element to form a resin sealing body;
Removing the dam and forming a metal thin film connected to the extraction electrode on the side surface of the resin sealing body;
Forming a side surface electrode by forming a plating film on the metal thin film.
前記金属薄膜を形成する工程は、前記側面電極のパターンに対応する開口パターンを有するマスクを前記光検出半導体素子の前記光検出部が形成された前記一面と反対側の面上に配置する工程と、
前記マスクの前記開口パターンを介して前記側面に前記金属薄膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The step of forming the metal thin film includes a step of disposing a mask having an opening pattern corresponding to the pattern of the side electrode on a surface opposite to the one surface where the light detection portion of the light detection semiconductor element is formed. ,
Forming the metal thin film on the side surface through the opening pattern of the mask.
前記マスクは、前記樹脂封止体の前記側面に沿うような形の折り曲げ部を有し、前記折り曲げ部に前記開口パターンの少なくとも一部が形成されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4,
The method for manufacturing a semiconductor device, wherein the mask has a bent portion shaped so as to follow the side surface of the resin sealing body, and at least a part of the opening pattern is formed in the bent portion. .
前記マスクを配置する工程は、前記マスクを前記光検出半導体素子の前記光検出部が形成された前記一面と反対側の面に密着させる工程を含むことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4 or 5,
The step of arranging the mask includes the step of bringing the mask into close contact with the surface of the photodetection semiconductor element opposite to the one surface on which the photodetection portion is formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011201911A JP5261553B2 (en) | 2011-09-15 | 2011-09-15 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011201911A JP5261553B2 (en) | 2011-09-15 | 2011-09-15 | Semiconductor device and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008196033A Division JP4881351B2 (en) | 2008-07-30 | 2008-07-30 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011254110A true JP2011254110A (en) | 2011-12-15 |
JP5261553B2 JP5261553B2 (en) | 2013-08-14 |
Family
ID=45417750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011201911A Expired - Fee Related JP5261553B2 (en) | 2011-09-15 | 2011-09-15 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5261553B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018029093A (en) * | 2015-02-23 | 2018-02-22 | 日本電気硝子株式会社 | Glass substrate and lamination body using glass substrate |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63232342A (en) * | 1987-03-20 | 1988-09-28 | Hitachi Ltd | Semiconductor device |
JPH02280359A (en) * | 1989-04-20 | 1990-11-16 | Matsushita Electron Corp | Semiconductor device |
JPH0613436A (en) * | 1990-10-12 | 1994-01-21 | Atomel Corp | Integrated circuit package without carrier |
JPH07254534A (en) * | 1995-01-11 | 1995-10-03 | Murata Mfg Co Ltd | External electrode forming method for electronic component |
JPH1187911A (en) * | 1997-09-01 | 1999-03-30 | Nissha Printing Co Ltd | Method for mass producing printed circuit board with conductor at side |
JP2003101186A (en) * | 2001-09-27 | 2003-04-04 | Murata Mfg Co Ltd | Electronic component and electronic component cover |
JP2005286284A (en) * | 2004-02-03 | 2005-10-13 | Sony Chem Corp | Functional device packaging module, optically functional device packaging module, and manufacturing method of same |
JP2006351630A (en) * | 2005-06-13 | 2006-12-28 | Aoi Electronics Co Ltd | Photodetection semiconductor device and its manufacturing method |
JP2007158293A (en) * | 2005-11-09 | 2007-06-21 | Aoi Electronics Co Ltd | Electronic component and manufacturing method of the same, printer for sealing resin |
-
2011
- 2011-09-15 JP JP2011201911A patent/JP5261553B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63232342A (en) * | 1987-03-20 | 1988-09-28 | Hitachi Ltd | Semiconductor device |
JPH02280359A (en) * | 1989-04-20 | 1990-11-16 | Matsushita Electron Corp | Semiconductor device |
JPH0613436A (en) * | 1990-10-12 | 1994-01-21 | Atomel Corp | Integrated circuit package without carrier |
JPH07254534A (en) * | 1995-01-11 | 1995-10-03 | Murata Mfg Co Ltd | External electrode forming method for electronic component |
JPH1187911A (en) * | 1997-09-01 | 1999-03-30 | Nissha Printing Co Ltd | Method for mass producing printed circuit board with conductor at side |
JP2003101186A (en) * | 2001-09-27 | 2003-04-04 | Murata Mfg Co Ltd | Electronic component and electronic component cover |
JP2005286284A (en) * | 2004-02-03 | 2005-10-13 | Sony Chem Corp | Functional device packaging module, optically functional device packaging module, and manufacturing method of same |
JP2006351630A (en) * | 2005-06-13 | 2006-12-28 | Aoi Electronics Co Ltd | Photodetection semiconductor device and its manufacturing method |
JP2007158293A (en) * | 2005-11-09 | 2007-06-21 | Aoi Electronics Co Ltd | Electronic component and manufacturing method of the same, printer for sealing resin |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018029093A (en) * | 2015-02-23 | 2018-02-22 | 日本電気硝子株式会社 | Glass substrate and lamination body using glass substrate |
Also Published As
Publication number | Publication date |
---|---|
JP5261553B2 (en) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110115036A1 (en) | Device packages and methods of fabricating the same | |
KR100755165B1 (en) | Semiconductor device, module for optical devices, and manufacturing method of semiconductor device | |
CN102782862B (en) | Chip packing-body and manufacture method thereof | |
US7495341B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
KR100790994B1 (en) | Semiconductor image sensor package, method for manufacturing the same and semiconductor image sensor module comprising the same | |
KR100917745B1 (en) | Semiconductor device and manufacturing method thereof | |
US7394139B2 (en) | Optical modulator module package using flip-chip mounting technology | |
KR101561316B1 (en) | Mems component, method for producing a mems component and method for handling a mems component | |
JP4922342B2 (en) | Electronic device package and manufacturing method thereof | |
US20130307147A1 (en) | Chip package and method for forming the same | |
KR20160121779A (en) | Integrated circuit packaging system with shielding and method of manufacture thereof | |
US8194162B2 (en) | Imaging device | |
JPWO2008023826A1 (en) | Semiconductor device and manufacturing method thereof | |
CN107369695B (en) | Chip package and method for manufacturing the same | |
KR100826393B1 (en) | Wafer level device package with sealing line having electroconductive pattern and method of packaging the same | |
JP5261553B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4468427B2 (en) | Manufacturing method of semiconductor device | |
JP2014241446A (en) | Sensor package and manufacturing method thereof | |
JP4881351B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007150038A (en) | Optical semiconductor device and method for fabrication thereof | |
KR20170024520A (en) | Acoustic wave device and manufacturing method thereof | |
JP2012146947A (en) | Optical device | |
CN113764382A (en) | Packaging method, wafer, device, chip structure to be packaged and manufacturing method thereof | |
KR20050116760A (en) | Package for image sensor | |
TW201539593A (en) | Chip package and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5261553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |