JP2011229001A - Receiver - Google Patents
Receiver Download PDFInfo
- Publication number
- JP2011229001A JP2011229001A JP2010097934A JP2010097934A JP2011229001A JP 2011229001 A JP2011229001 A JP 2011229001A JP 2010097934 A JP2010097934 A JP 2010097934A JP 2010097934 A JP2010097934 A JP 2010097934A JP 2011229001 A JP2011229001 A JP 2011229001A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- input
- loss
- frequency component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、集積回路チップ内やチップ間などの高速インタフェースに備えられる受信装置に関する。 The present invention relates to a receiving device provided in a high-speed interface in an integrated circuit chip or between chips.
集積回路チップ内やボード内のチップ間および異なるボードに搭載されたチップ間を接続するための高速インタフェースの規格として、様々な高速インタフェースが普及している。このような高速インタフェースの例としては、Serial−ATA(Advanced Technology Attachment)、PCI(Peripheral Component Interconnect)‐Express、USB3.0および10Gbit−Ethernet(登録商標)などが挙げられる。 As high-speed interface standards for connecting integrated circuit chips, chips on boards, and chips mounted on different boards, various high-speed interfaces are widely used. Examples of such high-speed interfaces include Serial-ATA (Advanced Technology Attachment), PCI (Peripheral Component Interconnect) -Express, USB 3.0, and 10 Gbit-Ethernet (registered trademark).
上述したような高速インタフェースに備えられる受信装置には、受信信号がないときに自動的に受信装置内の信号処理回路を省電力モードに切り換える機能が設けられる。このようなハードウェアによる省電力制御機能は、例えば、信号喪失検出装置により、受信信号の停止を検出し、これに応じて、電源制御部が信号処理回路への電力供給を制御することによって実現される(特許文献1参照)。 The reception device provided in the high-speed interface as described above is provided with a function of automatically switching the signal processing circuit in the reception device to the power saving mode when there is no reception signal. Such a power saving control function by hardware is realized, for example, by detecting a stop of the received signal by a signal loss detection device and controlling the power supply to the signal processing circuit by the power supply control unit accordingly. (See Patent Document 1).
この信号喪失検出装置は、例えば、伝送路を介して入力される信号の振幅が所定の閾値を下回ったときに、入力信号がなくなった旨を示す信号喪失検出信号を生成し、その旨を電源制御部に通知する構成を備える。 This signal loss detection device generates, for example, a signal loss detection signal indicating that the input signal has disappeared when the amplitude of the signal input via the transmission line falls below a predetermined threshold, A configuration for notifying the control unit is provided.
上述したPCI-ExpressやUSB3.0などの高速インタフェースの各規格では、伝送される信号の振幅の範囲が規定されている。そして、この伝送信号の振幅の範囲についての規格に基づいて、上述した信号喪失検出装置で受信信号が停止したか否かを判定するために用いる閾値がそれぞれ設定される。 In the above-mentioned standards for high-speed interfaces such as PCI-Express and USB3.0, the range of the amplitude of the transmitted signal is defined. Then, based on the standard regarding the amplitude range of the transmission signal, threshold values used for determining whether or not the reception signal is stopped by the signal loss detection device described above are set.
ところで、従来の信号喪失検出装置では、伝送信号の波形にかかわらず、同一の閾値を適用して伝送信号の停止を検出している。 By the way, in the conventional signal loss detection apparatus, the stop of the transmission signal is detected by applying the same threshold value regardless of the waveform of the transmission signal.
しかしながら、伝送路においては、高周波信号成分は低周波信号成分よりも大きく減衰する。このため、送信側から送出された伝送信号において、同じ信号レベルの期間が比較的長い場合と、信号レベルが頻繁に変化する場合とでは、振幅の減衰率が異なる。 However, in the transmission line, the high frequency signal component is attenuated more than the low frequency signal component. For this reason, in the transmission signal transmitted from the transmission side, the amplitude attenuation rate differs between the case where the period of the same signal level is relatively long and the case where the signal level frequently changes.
例えば、「00001111」のようにビット値が連続するデータに対応して送信される伝送信号では、ビット値「0」「1」に対応する信号レベルが持続している区間が比較的長い。つまり、このような伝送信号では、低周波成分の割合が大きく、伝送損失の影響を受けにくい。これに対して、「01010101・・・」のように、ビット値が交互に現れるようなデータに対応して送信される伝送信号では、ビット値「0」「1」に対応する信号レベルが持続している区間が非常に短い。このような伝送信号では、高周波成分の割合が大きいために、伝送路における損失によって各ビット値に対応する信号の振幅が減衰する。そして、受信装置に到達する信号の振幅が規格で定められた閾値を下回ってしまう場合がある。 For example, in a transmission signal transmitted corresponding to data with continuous bit values such as “00001111”, the section in which the signal level corresponding to the bit values “0” and “1” is maintained is relatively long. That is, in such a transmission signal, the ratio of the low frequency component is large and is not easily affected by transmission loss. On the other hand, in the transmission signal transmitted corresponding to the data in which the bit values appear alternately like “01010101...”, The signal level corresponding to the bit values “0” and “1” is maintained. The section is very short. In such a transmission signal, since the ratio of the high frequency component is large, the amplitude of the signal corresponding to each bit value is attenuated by the loss in the transmission path. In some cases, the amplitude of the signal that reaches the receiving apparatus falls below a threshold defined by the standard.
従来の信号喪失検出装置では、このように減衰した信号が所定の期間にわたって連続して到達したときに、送信側からの信号送出が継続しているにもかかわらず、信号喪失を誤って検出してしまう場合があった。 In the conventional signal loss detection device, when the attenuated signal continuously arrives for a predetermined period, the signal loss is erroneously detected even though the signal transmission from the transmission side continues. There was a case.
本件開示の装置は、信号喪失の誤検出を防ぐことが可能な受信装置を提供することを目的とする。 An object of the present disclosure is to provide a receiving device capable of preventing erroneous detection of signal loss.
上述した目的は、以下に開示する受信装置によって達成することができる。 The above-described object can be achieved by the receiving device disclosed below.
一つの観点による受信装置は、伝送路を介して入力された入力信号を量子化してデジタル信号を生成する量子化部と、入力信号に含まれる第1の周波数成分を強調した信号を生成する入力イコライザ部と、入力イコライザ部によって生成された信号の振幅が第1の閾値を下回ったときに、入力信号の喪失を検出する喪失検出部と、量子化部で得られるデジタル信号に基づいて、入力イコライザ部による第1の周波数成分の増幅量を制御する増幅強制御部と、を備える。 A receiving apparatus according to one aspect includes a quantization unit that quantizes an input signal input via a transmission path to generate a digital signal, and an input that generates a signal that emphasizes a first frequency component included in the input signal. Based on the digital signal obtained by the equalizer unit, the loss detection unit that detects the loss of the input signal when the amplitude of the signal generated by the input equalizer unit falls below the first threshold, and the digital signal obtained by the quantization unit An amplification strength control unit that controls the amount of amplification of the first frequency component by the equalizer unit.
本件開示の受信装置によれば、信号喪失の誤検出を防ぐことができる。 According to the receiving device of the present disclosure, it is possible to prevent erroneous detection of signal loss.
以下、図面に基づいて、本発明の実施形態について詳細に説明する。
(実施形態1)
図1に、受信装置の一実施形態を示す。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(Embodiment 1)
FIG. 1 shows an embodiment of a receiving device.
図1に示した受信装置は、入力バッファ(BF)101と、アナログ/デジタル変換部(ADC)102と、デマルチプレクサ(DMX)103と、信号処理部104と、電源制御回路105と、信号喪失検出部110とを備えている。
1 includes an input buffer (BF) 101, an analog / digital converter (ADC) 102, a demultiplexer (DMX) 103, a
対向する送信装置によって送信され、受信装置に到達した入力信号は、入力バッファ101を介してアナログ/デジタル変換部102に入力される。アナログ/デジタル変換部102は、入力信号を所定のクロック信号CLKに従ってサンプリングすることにより、デジタルデータに変換する。このアナログ/デジタル変換部102は、量子化部に相当する。そして、アナログ/デジタル変換部102によって得られたデジタルデータは、デマルチプレクサ103によって並列化された上で信号処理部104に入力される。この信号処理部104では、並列化されたデジタル信号について、適応等化処理やクロック再生処理などを行い、処理結果を受信装置の出力データとして出力する。
An input signal transmitted by the opposing transmission device and reaching the reception device is input to the analog /
電源制御回路105は、信号喪失検出部110からの喪失検出信号に応じて、アナログ回路部およびデジタル回路部への電力供給を制御する。なお、図1に示した例では、アナログ回路部には、入力バッファ101、アナログ/デジタル変換部102およびデマルチプレクサ103と、信号喪失検出部110の入力イコライザ部111と喪失検出部112が含まれている。また、デジタル回路部には、信号処理部104と信号喪失検出部110の増幅制御部113が含まれている。
The power
図1に示した信号喪失検出部110では、入力信号は、入力イコライザ部111を介して喪失検出部112に入力される。この入力イコライザ部111は、増幅制御部113からのイコライザ制御信号に従って、入力信号に含まれる高周波成分を増幅する。したがって、入力イコライザ部111による増幅量を適切に制御することにより、伝送経路における高周波成分の減衰分を補償した入力信号を喪失検出部112に入力することができる。
In the signal loss detection unit 110 illustrated in FIG. 1, the input signal is input to the
ここで、伝送路における伝送損失の大きさと伝送信号の周波数との関係について説明する。 Here, the relationship between the magnitude of the transmission loss in the transmission path and the frequency of the transmission signal will be described.
図2に、伝送損失を説明する図を示す。図2(a)は、送信信号波形を示している。一方、図2(b)は、図2(a)に示した送信信号に対応する受信信号波形を示している。また、図2(b)において、信号喪失検出閾値を破線で示した。 FIG. 2 is a diagram illustrating transmission loss. FIG. 2A shows a transmission signal waveform. On the other hand, FIG. 2B shows a reception signal waveform corresponding to the transmission signal shown in FIG. In FIG. 2B, the signal loss detection threshold is indicated by a broken line.
図2(a),(b)の比較から分かるように、送信信号波形において平坦な部分が長い低周波信号の区間Bに比べて、区間Aのように、送信信号が高周波信号となっている区間では、受信信号の振幅と送信信号の振幅との差が大きい。図2(b)に示した例では、区間Aにおいて、受信信号の振幅は、信号喪失検出閾値を下回っている。従来の信号喪失検出部では、このような区間において信号喪失を誤検出してしまう可能性があった。 As can be seen from the comparison between FIGS. 2A and 2B, the transmission signal is a high-frequency signal as in section A as compared to section B of the low-frequency signal having a long flat portion in the transmission signal waveform. In the section, the difference between the amplitude of the reception signal and the amplitude of the transmission signal is large. In the example shown in FIG. 2B, in the section A, the amplitude of the received signal is below the signal loss detection threshold. The conventional signal loss detection unit may erroneously detect the signal loss in such a section.
伝送信号が高周波信号となる区間における伝送損失と低周波信号となる区間における伝送損失との差は、例えば、区間Bにおける受信信号の振幅と区間Aにおける受信信号の振幅との差に相当する。 The difference between the transmission loss in the section in which the transmission signal is a high frequency signal and the transmission loss in the section in which the transmission signal is a low frequency signal corresponds to, for example, the difference between the amplitude of the reception signal in section B and the amplitude of the reception signal in section A.
図1に示した増幅制御部113は、デマルチプレクサ103から出力されるデジタルデータに基づいて、低周波信号の振幅aLと高周波信号の振幅aHとの差dを求めることができる。そして、この差dに基づいて、入力イコライザ部111に受信信号に含まれる高周波成分を選択的に増幅させることができる。このような増幅制御を行うことにより、高周波信号が入力された際に入力イコライザ部111から出力される出力信号の振幅を拡大することができる。これにより、送信装置から伝送損失の大きい第1の周波数成分の信号が到達する区間においても、上述した入力イコライザ111の出力信号の振幅を、信号喪失検出閾値以上に維持することができる。したがって、喪失検出部112が、第1の周波数成分の信号に相当する高周波成分の信号を受信している期間を、信号が喪失している期間として誤検出することはない。
The amplification control unit 113 illustrated in FIG. 1 can obtain the difference d between the amplitude a L of the low frequency signal and the amplitude a H of the high frequency signal based on the digital data output from the
信号喪失の誤検出を防ぐことにより、伝送される信号の周波数成分にかかわらず、伝送信号が存在する期間にわたって、確実に、受信装置のアナログ回路部およびデジタル回路部への電力供給を維持することができる。つまり、図1に示したような信号喪失検出部110が備えられた受信装置では、受信装置の稼動状態が、伝送信号の周波数成分に応じてむやみに省電力モードに移行することはない。そして、このようにして、無用な省電力モードへの移行を防いだことにより、送信装置から受信装置へのデータ伝送の安定性を向上することができる。 By preventing erroneous detection of signal loss, the power supply to the analog circuit part and digital circuit part of the receiving device is reliably maintained over the period in which the transmission signal exists, regardless of the frequency component of the transmitted signal. Can do. That is, in the receiving device provided with the signal loss detection unit 110 as illustrated in FIG. 1, the operating state of the receiving device does not shift to the power saving mode according to the frequency component of the transmission signal. Thus, by preventing the transition to the unnecessary power saving mode, the stability of data transmission from the transmission device to the reception device can be improved.
次に、高周波成分と低周波成分との伝送損失の差を推定し、この推定結果に基づいて、入力イコライザ部111における増幅量を制御する方法について説明する。
(実施形態2)
図3に、信号喪失検出部の別実施形態を示す。なお、図3に示した構成要素のうち、図1に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
Next, a method for estimating the difference in transmission loss between the high frequency component and the low frequency component and controlling the amplification amount in the input equalizer unit 111 based on the estimation result will be described.
(Embodiment 2)
FIG. 3 shows another embodiment of the signal loss detection unit. 3 that are equivalent to the components shown in FIG. 1 are denoted by the same reference numerals and description thereof is omitted.
図3に示した例では、入力イコライザ部111は、差動入力in,inxに対応する可変容量回路を備えている。各可変容量回路は、3個のキャパシタとこれらのキャパシタに対応するスイッチを備えている。上述した3個のキャパシタは、イコライザ制御信号に応じて、対応するスイッチにより、入力抵抗に並列に接続される。この入力イコライザ部111の差動出力out,outxは、喪失検出部112に差動入力される。
In the example illustrated in FIG. 3, the input equalizer unit 111 includes a variable capacitance circuit corresponding to the differential inputs in and inx. Each variable capacitance circuit includes three capacitors and switches corresponding to these capacitors. The three capacitors described above are connected in parallel to the input resistance by corresponding switches according to the equalizer control signal. The differential outputs out and outx of the input equalizer unit 111 are differentially input to the
喪失検出部112は、差動入力in,inxに対応する比較器C,Cxとオアゲートとを備えている。これらの比較器C,Cxは、上述した信号喪失検出閾値に相当する参照電圧Ref,Refxと差動入力in,inxとを比較する。そして、オアゲートにより、これらの比較器C,Cxの出力信号の論理和が求められ、このオアゲートの出力が信号喪失検出信号として電源制御回路105に入力される。図3に示した例では、差動入力in,inxで表される入力信号の振幅の絶対値が上述した信号喪失検出閾値を下回ったときに、信号喪失検出信号が論理「1」となって伝送信号が喪失した状態が開始したことが示される。一方、振幅の絶対値の少なくとも一方が上述した信号喪失検出閾値を超えたときに、喪失検出部112は、信号喪失検出信号を論理「0」として、信号喪失状態の解除を電源制御回路105に通知する。
The
図3に示した増幅制御部113は、信号判別部114と、振幅検出部115と、メモリ116と、損失算出部117と、増幅量テーブル118とを備えている。信号判別部114と振幅検出部115には、デマルチプレクサ103から出力されたデジタル信号が入力される。
The amplification control unit 113 illustrated in FIG. 3 includes a
信号判別部114は、高速インタフェースにおいて通信を開始する際に送信装置から送出されるテストパターンを判別する。信号判別部114は、例えば、USB3.0の規定に従って送信開始時に送出されるLFPS(Low Frequency Periodic Signal)を低周波成分用のテストパターンとして判別することができる。また、信号判別部114は、このLFPSに続いて送出される適応等化制御調整用の信号を、高周波成分用のテストパターンとして判別することができる。
The
振幅検出部115は、信号判別部114からの指示に応じて、入力デジタル信号で表される受信信号波形の振幅を検出する処理を行う。例えば、信号判別部114は、上述した低周波成分用および高周波成分用のテストパターンを検出したときに、振幅検出部115に受信信号の振幅検出を指示することができる。これにより、受信信号が低周波信号である場合の振幅SLと、受信信号が高周波信号である場合の振幅SHとをそれぞれ検出し、メモリ116を介して損失算出部117に渡すことができる。
In response to an instruction from the
損失算出部117は、例えば、メモリ116に保持された振幅SLと振幅SHとの差に基づいて、低周波信号の伝送損失を基準とした高周波信号の伝送損失RHの大きさを求めることができる。
また、増幅量テーブル118には、様々な大きさの伝送損失に対応して、それを補償するために適切な増幅量を上述した入力イコライザ111に設定するためのイコライザ制御信号が保持されている。そして、高周波信号の伝送損失RHの入力に応じて、増幅量テーブル118は、入力された伝送損失の値に対応して保持していたイコライザ制御信号を出力する。 Also, the amplification amount table 118 holds equalizer control signals for setting an appropriate amplification amount in the above-described input equalizer 111 in order to compensate for transmission losses of various sizes. . Then, in response to the input of the transmission loss RH of the high frequency signal, the amplification amount table 118 outputs the equalizer control signal held corresponding to the input transmission loss value.
図3に示した例では、増幅量テーブル118には、伝送損失RHの値それぞれに対応して、差動入力in,inx用の可変容量回路にそれぞれ入力される3ビットのイコライザ制御信号が保持されている。イコライザ制御信号の各ビットは、可変容量回路に備えられた3つのスイッチに対応し、各スイッチのオン/オフを制御する。このように、各可変容量回路に入力されるイコライザ制御信号は3ビットの場合は、イコライザ制御信号は全部で6ビットとなる。なお、可変容量回路に備えられるキャパシタの数は、3より少なくすることもできるし、逆に、4以上のキャパシタを備えた可変容量回路を用いて入力イコライザ部111を構成することもできる。 In the example illustrated in FIG. 3, the amplification amount table 118 includes 3-bit equalizer control signals respectively input to the variable capacitance circuits for the differential inputs in and inx corresponding to the values of the transmission loss RH. Is retained. Each bit of the equalizer control signal corresponds to three switches provided in the variable capacitance circuit, and controls ON / OFF of each switch. Thus, when the equalizer control signal input to each variable capacitance circuit is 3 bits, the equalizer control signal is 6 bits in total. Note that the number of capacitors provided in the variable capacitance circuit can be less than 3, and conversely, the input equalizer unit 111 can be configured using a variable capacitance circuit including four or more capacitors.
図4に、信号喪失検出動作を表す流れ図を示す。 FIG. 4 is a flowchart showing the signal loss detection operation.
通信の開始あるいは再開の際に送信装置から低周波信号用のテストパターンが送出される。このテストパターンの受信に応じて、信号判別部114は、この低周波信号用のテストパターンを検出する(ステップ301)。また、このとき、喪失検出部112により、信号喪失状態の解除が電源制御回路105に通知され(ステップ302)、受信装置のアナログ回路部およびデジタル回路部の全体が動作状態となる。
A test pattern for a low frequency signal is transmitted from the transmission device when communication is started or restarted. In response to receiving this test pattern, the
更に、上述した低周波信号用のテストパターンの検出に応じて、振幅検出部115により、この低周波信号用のテストパターンの振幅SLが検出され(ステップ303)、メモリ116に保持される。
Furthermore, in response to detection of the test pattern for the low-frequency signal as described above, the
上述した低周波信号用のテストパターンに続いて、適応等化制御調整用の信号を受信したときに、信号判別部114により、高周波信号用のテストパターンが検出される(ステップ304)。そして、これに応じて、振幅検出部115により、この高周波信号用のテストパターンの振幅SHが検出され(ステップ305)、メモリ116に保持される。
Subsequent to the test pattern for low frequency signals described above, when a signal for adaptive equalization control adjustment is received, the
損失算出部117は、メモリ116に保持された振幅SL,SHに基づいて、低周波信号の伝送損失を基準とした高周波信号の伝送損失RHの大きさを算出する(ステップ306)。そして、この伝送損失を増幅量テーブル118に入力することにより、対応するイコライザ制御信号が読み出され(ステップ307)、このイコライザ制御信号に基づいて入力イコライザ部111の可変容量回路の設定が行われる(ステップ308)。
このようにして、通信の開始あるいは再開の際に送信装置から送出されるテストパターンに基づいて、伝送路における高周波信号の減衰を補償するように、入力イコライザ部111を設定することができる。 In this manner, the input equalizer unit 111 can be set so as to compensate for the attenuation of the high-frequency signal in the transmission path based on the test pattern sent from the transmission device when communication is started or restarted.
以降は、信号喪失検出部は、従来と同様に、ステップ309,310を繰り返して、信号喪失監視処理を行う。上述したように、図3に示したように構成された信号喪失検出部110では、喪失検出部112において信号喪失検出閾値と比較される信号の高周波成分の伝送損失が補償されている。したがって、通信が継続している限り、信号喪失検出信号は論理「0」に維持され、電源制御回路105によるアナログ回路部およびデジタル回路部への電力供給が継続される。
Thereafter, the signal loss detection unit repeats
そして、通信が終了し、受信装置に到達する受信信号が喪失したときに、はじめて、喪失検出部112により信号喪失が検出され(ステップ310の肯定判定)、信号喪失検出信号により、電源制御回路105に、信号喪失状態が開始した旨が通知される(ステップ311)。
Then, when the communication is completed and the reception signal reaching the reception device is lost, the
信号喪失検出のために分岐された入力信号について高周波信号の伝送損失を補償する代わりに、アナログ・デジタル変換部102およびその後段の各部に入力される入力信号そのものについて、高周波信号の伝送損失を補償することもできる。以下、伝送損失が補償された入力信号に基づいて、信号喪失の検出を行うようにした信号喪失検出部を備えた受信装置について説明する。
(実施形態3)
図5に、受信装置の別実施形態を示す。なお、図5に示した構成要素のうち、図1に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
Instead of compensating the transmission loss of the high frequency signal for the input signal branched for the detection of the signal loss, the transmission loss of the high frequency signal is compensated for the input signal itself inputted to each part of the analog /
(Embodiment 3)
FIG. 5 shows another embodiment of the receiving apparatus. Note that among the components shown in FIG. 5, components equivalent to those shown in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted.
図5に示した信号喪失検出部120は、閾値設定部121と入力バッファイコライザ124と喪失検出部112と適応等化制御部125とを備えている。この信号喪失検出部120では、入力バッファイコライザ部124の出力信号は、アナログ/デジタル変換部102に渡されるとともに、喪失検出部112にも渡されている。また、信号処理部104に含まれる適応等化制御部125は、デマルチプレクサ103を介して入力されたデジタル信号について、内部に備えられたデジタルイコライザ(図示せず)を用いた適応等化制御を行う機能を備えている。そして、この適応等化制御によって、送信装置から送出された伝送信号の波形がデジタル的に復元される。なお、復元された伝送信号は、クロック再生部(CDR)108の処理に供される。
The signal loss detection unit 120 illustrated in FIG. 5 includes a threshold setting unit 121, an
また、図5に示した閾値設定部121は、DC発生部122と設定調整部123とを備えている。このDC発生部122は、スイッチを介して入力バッファイコライザ124の入力端に接続されている。また、DC発生部122は、設定調整部123からの指示に応じて、上述した信号喪失検出閾値に相当する直流電圧を出力する機能を備えている。そして、設定調整部123は、例えば、受信装置の設置時などに、DC発生部122に上述した直流電圧の出力を指示するとともに、スイッチを制御してDC発生部122と入力バッファイコライザ124の入力端とを接続することができる。
Further, the threshold setting unit 121 illustrated in FIG. 5 includes a
図5に示した入力バッファイコライザ124は、図1に示した入力バッファ101に入力イコライザ部111と同等の機能を追加したものである。
The
図6に、入力バッファイコライザの一実施形態を示す。図6において、符号in,inxは、差動入力を示し、符号out,outxは差動出力を示す。 FIG. 6 shows an embodiment of the input buffer equalizer. In FIG. 6, symbols in and inx indicate differential inputs, and symbols out and outx indicate differential outputs.
図6に示した入力バッファイコライザ124は、3個のキャパシタと、これらのキャパシタの接続をイコライザ制御信号に応じてオン/オフするスイッチとを含む可変容量回路を備えている。なお、入力バッファイコライザ124として、高周波成分を選択的に増幅する機能を実現する他の構成を採用することもできる。例えば、可変容量回路に備えられる個々のキャパシタの容量やキャパシタの数などは、増幅対象とする高周波成分に応じて適宜選択することができる。
The
このイコライザ制御信号は、例えば、信号処理部104に備えられる適応等化制御部125が、デマルチプレクサ103を介して入力されたデジタル信号について、内部に備えられたデジタルイコライザを用いた適応等化制御を行う過程で生成することができる。
As for this equalizer control signal, for example, the adaptive
次に、伝送損失が補償された入力信号に基づいて、信号喪失の検出を行うようにした信号喪失検出部の動作について説明する。 Next, the operation of the signal loss detection unit that detects signal loss based on the input signal with compensated transmission loss will be described.
図7に、信号喪失検出動作を表す流れ図を示す。なお、図7に示した手順のうち、図4に示した手順と同等のものについては、同一の符号を付して示し、その説明は省略する。また、図7においては、デジタルイコライザおよび入力バッファイコライザを、それぞれD−EQおよび入力BFEQのように略称で示した。 FIG. 7 is a flowchart showing the signal loss detection operation. 7 that are equivalent to the procedure shown in FIG. 4 are denoted by the same reference numerals and description thereof is omitted. In FIG. 7, the digital equalizer and the input buffer equalizer are abbreviated as D-EQ and input BFEQ, respectively.
図7に示した流れ図では、通信の開始前に、喪失検出部112において入力バッファイコライザ124の出力信号と比較される信号喪失検出閾値の設定が行われる(ステップ321)。例えば、図5に示した設定調整部123は、受信装置の設置時などに、スイッチおよびDC発生部122を制御して、入力バッファイコライザ124の入力端に信号喪失検出閾値に相当する直流電圧を入力させる。このとき、設定調整部123は、信号喪失検出閾値に相当する直流電圧に基づいて、喪失検出部112の参照電圧ref,refxを調整することができる。このようにして、喪失検出部112に、入力バッファイコライザ124の出力信号と比較する上で適切な信号喪失検出閾値を設定することができる。
In the flowchart shown in FIG. 7, before the start of communication, the
その後、通信開始時あるいは再開時のテストパターンの受信に応じて信号喪失状態の解除が通知され(ステップ301,302)、アナログ回路部およびデジタル回路部への電力供給が開始される。
Thereafter, the cancellation of the signal loss state is notified in response to reception of the test pattern at the start or restart of communication (
そして、上述した低周波信号用のテストパターンに続いて、適応等化制御調整用の信号を受信したときに(ステップ304)、適応等化制御部125により、ステップ322からステップ324の適応等化制御処理が開始される。
Then, when the adaptive equalization control adjustment signal is received following the above-described test pattern for the low frequency signal (step 304), the adaptive
適応等化制御部125は、内部に設けられたデジタルイコライザ(D−EQ)の係数および入力バッファイコライザ(BFEQ)124の係数を様々な組み合わせで設定し、最適値の探索を行う(ステップ322)。このとき、適応等化制御部125は、入力バッファイコライザ124についての係数に対応するイコライザ制御信号を生成し、このイコライザ制御信号を入力バッファイコライザ124に入力することができる。
The adaptive
そして、各組み合わせに対応して、デジタルイコライザにより、誤差を算出する(ステップ323)。これらの処理を全ての組み合わせについて繰り返し、全ての係数の組み合わせについての処理が終了したときに、適応等化制御部125は探索が終了したと判定する(ステップ324の肯定判定)。このとき、適用等化制御部125は、誤差を最小とする係数の組み合わせに従って、デジタルイコライザおよび入力バッファイコライザ124の設定を行う(ステップ325)。
Then, corresponding to each combination, an error is calculated by a digital equalizer (step 323). These processes are repeated for all combinations, and when the processes for all the coefficient combinations are completed, the adaptive
このようにして、信号処理部104に備えられた適応等化制御部125により、信号処理部104内部に備えられたデジタルイコライザを調整する過程と並行して、入力バッファイコライザ124に入力すべきイコライザ制御信号を探索することができる。
In this way, the equalizer to be input to the
図5に示したように構成された信号喪失検出部では、入力バッファイコライザ124により、入力バッファ101の機能と入力イコライザ部111の機能が果たされている。また、適応等化制御部125により、デジタルイコライザの調整を行う過程で、入力バッファイコライザ124に入力するイコライザ制御信号が生成される。これにより、入力イコライザ部111および増幅制御部113を新設した図1の構成に比べて、ハードウェア量の増大を抑制することができる。
In the signal loss detection unit configured as shown in FIG. 5, the function of the input buffer 101 and the function of the input equalizer unit 111 are performed by the
ところで、高速インタフェースに備えられる受信装置では、アナログ/デジタル変換部102の代わりに、スライサを量子化部として備えることもできる。次に、スライサを用いて量子化を行う構成の受信装置に適合する信号喪失検出部について説明する。
(実施形態4)
図8に、受信装置の別実施形態を示す。なお、図8に示した構成要素のうち、図5に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
By the way, in the receiving device provided in the high-speed interface, a slicer can be provided as a quantization unit instead of the analog /
(Embodiment 4)
FIG. 8 shows another embodiment of the receiving device. 8 that are the same as those shown in FIG. 5 are given the same reference numerals, and descriptions thereof are omitted.
図8に示した受信装置では、入力バッファイコライザ124の出力は、スライサ109を介してデマルチプレクサ103に渡されている。そして、信号喪失検出部120において、適応等化制御部126は、デマルチプレクサ103から出力された並列化後のデジタル信号と、上述したスライサ109による判定前の信号とに基づいて、適応等化制御処理を行う。
In the receiving apparatus illustrated in FIG. 8, the output of the
スライサ109は、アナログ/デジタル変換部102に比べてハードウェア量が少ないので、受信装置の小型化を図る上で有利である。
The
また、従来の信号喪失検出部と実施形態3で説明した信号喪失検出部とを組み合わせて受信装置に適用することもできる。次に、このような組み合わせ構成を適用した信号喪失検出部について説明する。
(実施形態5)
図9に、受信装置の別実施形態を示す。なお、図9に示した構成要素のうち、図1および図5に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
Further, the conventional signal loss detection unit and the signal loss detection unit described in the third embodiment can be combined and applied to the reception apparatus. Next, a signal loss detection unit to which such a combination configuration is applied will be described.
(Embodiment 5)
FIG. 9 shows another embodiment of the receiving device. Note that, among the components shown in FIG. 9, components equivalent to those shown in FIGS. 1 and 5 are denoted by the same reference numerals, and description thereof is omitted.
図9に示した信号喪失検出部130は、入力バッファイコライザ124と適応等化制御部125と2つの喪失検出部112L,112Hおよび信号生成部128を備えている。喪失検出部112Lには、伝送路からの受信信号が入力され、一方、喪失検出部112Hには、入力バッファイコライザ124の出力信号が入力される。喪失検出部112Lは、第2の喪失検出部に相当し、一方、喪失検出部112Hは、第1の喪失検出部に相当する。
The signal loss detection unit 130 illustrated in FIG. 9 includes an
喪失検出部112Lでは、従来と同様に、伝送路からの受信信号を参照電圧と比較することにより、伝送信号が低周波信号となっている区間について信号喪失を検出する。一方、喪失検出部112Hでは、入力バッファイコライザ124の出力信号を参照電圧と比較することにより、伝送信号が高周波信号となっている区間について信号喪失を検出する。
The
上述した2つの喪失検出部112L,112Hの出力信号は、信号生成部128に入力される。この信号生成部128は、例えば、2つの喪失検出部112L,112Hの両方によって信号喪失を検出した旨の信号が出力されたときに信号喪失を検出した旨を示す信号喪失検出信号を生成することができる。
The output signals of the two
この構成では、喪失検出部112Hの出力は、伝送信号が低周波信号となっている区間についての信号喪失検出に用いられない。したがって、図5に示した閾値設定部121は不要となるので、信号喪失検出部の回路の小型化を図ることができる。
In this configuration, the output of the
101 入力バッファ(BF)
102 アナログ/デジタル変換部(ADC)
103 デマルチプレクサ(DMX)
104 信号処理部
105 電源制御回路
108 クロック再生部(CDR)
109 スライサ
110,120,130 信号喪失検出部
111 入力イコライザ部
112,112L,112H 喪失検出部
113 増幅制御部
114 信号判別部
115 振幅検出部
116 メモリ
117 損失算出部
118 増幅量テーブル
121 閾値設定部
122 DC発生部
123 設定調整部
124 入力バッファイコライザ
125,126 適応等化制御部
128 信号生成部
101 Input buffer (BF)
102 Analog / digital converter (ADC)
103 Demultiplexer (DMX)
104
109 slicer 110, 120, 130 signal loss detection unit 111
Claims (5)
前記入力信号に含まれる第1の周波数成分を強調した信号を生成する入力イコライザ部と、
前記入力イコライザ部によって生成された信号の振幅が第1の閾値を下回ったときに、前記入力信号の喪失を検出する喪失検出部と、
前記量子化部で得られるデジタル信号に基づいて、前記入力イコライザ部による前記第1の周波数成分の増幅量を制御する増幅制御部と、
を備えたことを特徴とする受信装置。 A quantization unit that quantizes an input signal input via a transmission line and generates a digital signal;
An input equalizer unit that generates a signal that emphasizes the first frequency component included in the input signal;
A loss detection unit that detects the loss of the input signal when the amplitude of the signal generated by the input equalizer unit falls below a first threshold;
An amplification control unit that controls an amplification amount of the first frequency component by the input equalizer unit based on a digital signal obtained by the quantization unit;
A receiving apparatus comprising:
伝送路を介して入力された入力信号に含まれる第1の周波数成分を強調した信号を生成し、前記量子化部に入力する入力イコライザ部と、
前記入力イコライザ部によって生成された信号の振幅が第1の閾値を下回ったときに、前記入力信号の喪失を検出する喪失検出部と、
前記量子化部で得られるデジタル信号に基づいて、前記入力イコライザ部による前記第1の周波数成分の増幅量を制御する増幅制御部と、
前記喪失検出部において前記信号の振幅との比較に用いられる前記閾値を調整する閾値調整部と、
を備えたことを特徴とする受信装置。 A quantization unit that quantizes an input signal to generate a digital signal;
An input equalizer unit that generates a signal in which the first frequency component included in the input signal input via the transmission path is emphasized, and is input to the quantization unit;
A loss detection unit that detects the loss of the input signal when the amplitude of the signal generated by the input equalizer unit falls below a first threshold;
An amplification control unit that controls an amplification amount of the first frequency component by the input equalizer unit based on a digital signal obtained by the quantization unit;
A threshold adjuster for adjusting the threshold used for comparison with the amplitude of the signal in the loss detector;
A receiving apparatus comprising:
伝送路を介して入力された入力信号の振幅が第2の閾値を下回ったときに、前記入力信号の第2の周波数成分の喪失を検出する第2の喪失検出部と、
前記入力信号に含まれる第1の周波数成分を強調した信号を生成し、前記量子化部に入力する入力イコライザ部と、
前記入力イコライザ部によって生成された信号の振幅が第1の閾値を下回ったときに、前記入力信号の第1の周波数成分の喪失を検出する第1の喪失検出部と、
前記量子化部で得られるデジタル信号に基づいて、前記入力イコライザ部による前記第1の周波数成分の増幅量を制御する増幅制御部と、
前記第2の喪失検出部と前記第1の喪失検出部との出力に基づいて、前記入力信号が喪失したことを示す喪失検出信号を生成する信号生成部と、
を備えたことを特徴とする受信装置。 A quantization unit that quantizes an input signal to generate a digital signal;
A second loss detection unit that detects a loss of the second frequency component of the input signal when the amplitude of the input signal input via the transmission line falls below a second threshold;
An input equalizer unit that generates a signal that emphasizes the first frequency component included in the input signal and inputs the signal to the quantization unit;
A first loss detection unit that detects a loss of the first frequency component of the input signal when the amplitude of the signal generated by the input equalizer unit falls below a first threshold;
An amplification control unit that controls an amplification amount of the first frequency component by the input equalizer unit based on a digital signal obtained by the quantization unit;
A signal generation unit that generates a loss detection signal indicating that the input signal has been lost, based on outputs of the second loss detection unit and the first loss detection unit;
A receiving apparatus comprising:
前記増幅制御部は、
通信開始時に前記伝送路を介して到達したテストパターンに含まれる第2の周波数成分の信号と第1の周波数成分の信号とについて前記量子化部で生成されたデジタル信号に基づいて、前記伝送路における伝送損失を推定する損失推定部と、
前記損失推定部によって推定された伝送損失を補償するように、前記入力イコライザ部による前記第1の周波数成分の増幅量を求める増幅量算出部と、
を備えたことを特徴とする受信装置。 The receiving device according to claim 1,
The amplification controller is
Based on the digital signal generated by the quantization unit for the second frequency component signal and the first frequency component signal included in the test pattern reached via the transmission path at the start of communication, the transmission path A loss estimation unit for estimating transmission loss in
An amplification amount calculation unit for obtaining an amplification amount of the first frequency component by the input equalizer unit so as to compensate for the transmission loss estimated by the loss estimation unit;
A receiving apparatus comprising:
前記損失推定部は、
前記テストパターンに含まれる第2の周波数成分の信号が入力される区間と第1の周波数成分の信号が入力される区間とを判別する信号判別部と、
前記信号判別部によって判別された各区間に対応する前記量子化部の出力信号に基づいて、前記テストパターンに含まれる前記第2の周波数成分の信号および前記第1の周波数成分の信号それぞれの振幅値を検出する振幅検出部と、
前記第2の周波数成分の信号の振幅値と前記第1の周波数成分の信号の振幅値とに基づいて、第1の周波数成分について伝送損失を算出する損失算出部と、
を備えたことを特徴とする受信装置。 The receiving device according to claim 4,
The loss estimator is
A signal discriminating unit for discriminating between a section in which the signal of the second frequency component included in the test pattern is input and a section in which the signal of the first frequency component is input;
Based on the output signal of the quantization unit corresponding to each section determined by the signal determination unit, the amplitude of each of the second frequency component signal and the first frequency component signal included in the test pattern An amplitude detector for detecting a value;
A loss calculating unit that calculates a transmission loss for the first frequency component based on the amplitude value of the signal of the second frequency component and the amplitude value of the signal of the first frequency component;
A receiving apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010097934A JP5565066B2 (en) | 2010-04-21 | 2010-04-21 | Receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010097934A JP5565066B2 (en) | 2010-04-21 | 2010-04-21 | Receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011229001A true JP2011229001A (en) | 2011-11-10 |
JP5565066B2 JP5565066B2 (en) | 2014-08-06 |
Family
ID=45043838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010097934A Expired - Fee Related JP5565066B2 (en) | 2010-04-21 | 2010-04-21 | Receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565066B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016052218A1 (en) * | 2014-09-30 | 2016-04-07 | ソニー株式会社 | Transmission device, transmission method, and filter circuit |
JP2019125827A (en) * | 2018-01-11 | 2019-07-25 | 日本電気株式会社 | Transmission emphasis determination method and transmission system |
JP2021175050A (en) * | 2020-04-22 | 2021-11-01 | ルネサスエレクトロニクス株式会社 | Interface circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02206261A (en) * | 1989-02-06 | 1990-08-16 | Fujitsu Ltd | Optical input disconnecting/detecting circuit |
JP2000332835A (en) * | 1999-05-18 | 2000-11-30 | Nec Eng Ltd | Equalization amplification.identification recovery circuit |
JP2007189723A (en) * | 2007-02-19 | 2007-07-26 | Fujitsu Ltd | Receiver |
JP2008135947A (en) * | 2006-11-28 | 2008-06-12 | Matsushita Electric Ind Co Ltd | Adaptive cable equalizer |
JP2009194704A (en) * | 2008-02-15 | 2009-08-27 | Panasonic Corp | Reception level control apparatus and receiver |
-
2010
- 2010-04-21 JP JP2010097934A patent/JP5565066B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02206261A (en) * | 1989-02-06 | 1990-08-16 | Fujitsu Ltd | Optical input disconnecting/detecting circuit |
JP2000332835A (en) * | 1999-05-18 | 2000-11-30 | Nec Eng Ltd | Equalization amplification.identification recovery circuit |
JP2008135947A (en) * | 2006-11-28 | 2008-06-12 | Matsushita Electric Ind Co Ltd | Adaptive cable equalizer |
JP2007189723A (en) * | 2007-02-19 | 2007-07-26 | Fujitsu Ltd | Receiver |
JP2009194704A (en) * | 2008-02-15 | 2009-08-27 | Panasonic Corp | Reception level control apparatus and receiver |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016052218A1 (en) * | 2014-09-30 | 2016-04-07 | ソニー株式会社 | Transmission device, transmission method, and filter circuit |
US10680716B2 (en) | 2014-09-30 | 2020-06-09 | Sony Semiconductors Solutions Corporation | Transmission apparatus, transmission method, and filter circuit |
JP2019125827A (en) * | 2018-01-11 | 2019-07-25 | 日本電気株式会社 | Transmission emphasis determination method and transmission system |
JP7067069B2 (en) | 2018-01-11 | 2022-05-16 | 日本電気株式会社 | Transmission emphasis determination method and transmission system |
JP2021175050A (en) * | 2020-04-22 | 2021-11-01 | ルネサスエレクトロニクス株式会社 | Interface circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5565066B2 (en) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108694366B (en) | Fingerprint sensor and method for reducing noise interference | |
US7787536B2 (en) | Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof | |
US7538594B2 (en) | Method for reducing delay difference of differential transmission and system thereof | |
US9831902B2 (en) | Bluetooth smart signal receiving method and device using improved automatic gain control | |
JP2011010053A (en) | Device and method for detecting information | |
JP5565066B2 (en) | Receiver | |
US8791691B2 (en) | Fully differential signal peak detection architecture | |
US20070165753A1 (en) | Impulse noise remover and related method | |
JP2011228826A (en) | Interface device | |
US7894561B1 (en) | Method and system for providing dynamic DC offset correction | |
JP5202118B2 (en) | Communication system, receiver, and adaptive equalizer | |
US7825697B2 (en) | Signal detection circuit with deglitch and method thereof | |
US8169349B2 (en) | Communication device and noise cancellation method | |
JP4621756B2 (en) | Optical receiver and optical signal break detection method for optical receiver | |
US8971453B1 (en) | Digital receiver system activated by RSSI signal | |
US20160065397A1 (en) | Method for performing loop unrolled decision feedback equalization in an electronic device with aid of voltage feedforward, and associated apparatus | |
US10135548B2 (en) | System, apparatus, and method for at least mitigating a signal reflection | |
JP2012217081A (en) | Adaptive reception system, adaptive transmission/reception system, and plural channel transmission/reception system | |
JP6504354B2 (en) | Receiver | |
US20180074125A1 (en) | Circuit and Method for Differential Signal Skew Detection | |
US20170338843A1 (en) | Impulsive noise detection circuit and associated method | |
US10963212B2 (en) | Semiconductor device and sound output device | |
US8214066B1 (en) | System and method for controlling noise in real-time audio signals | |
JP4455395B2 (en) | Muting judgment circuit and muting circuit | |
US20190181819A1 (en) | Automatic gain control apparatus and automatic gain control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |