JP2011228437A - Electrolytic plating formation method - Google Patents

Electrolytic plating formation method Download PDF

Info

Publication number
JP2011228437A
JP2011228437A JP2010096151A JP2010096151A JP2011228437A JP 2011228437 A JP2011228437 A JP 2011228437A JP 2010096151 A JP2010096151 A JP 2010096151A JP 2010096151 A JP2010096151 A JP 2010096151A JP 2011228437 A JP2011228437 A JP 2011228437A
Authority
JP
Japan
Prior art keywords
resist
conductive ink
electrolytic plating
wiring pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010096151A
Other languages
Japanese (ja)
Inventor
Hironori Yasuda
裕紀 安田
Kinya Yamazaki
欣哉 山嵜
Hideki Nonen
秀樹 南畝
Mitsuki Hirano
光樹 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2010096151A priority Critical patent/JP2011228437A/en
Publication of JP2011228437A publication Critical patent/JP2011228437A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electrolytic plating formation method in which a resist and electrically-conductive ink can be exfoliated in one step by using electrically-conductive ink having low adhesiveness to a print board in place of electrically conductive paste.SOLUTION: In an electrolytic plating formation method of forming an electrolytic plating layer 7 on the surface of an island pattern 4 on a print board 1 having a wiring pattern 3 and the island pattern 4 which is formed electrically independently of the wiring pattern 3, the wiring pattern 3 and the island pattern 4 are electrically connected to each other by electrically-conductive ink 5, a resist 6 is formed on the electrically-conductive ink 5, electrolytic plating is conducted, and then the resist 6 is removed together with the electrically-conductive ink 5.

Description

本発明は、配線パターンと配線パターンとは電気的に独立して形成された島パターンとを備えたプリント基板上の島パターンに電解メッキ層を形成する電解メッキ形成方法に関するものである。   The present invention relates to an electrolytic plating method for forming an electrolytic plating layer on an island pattern on a printed circuit board including a wiring pattern and an island pattern that is electrically independent of the wiring pattern.

配線パターンと配線パターンとは電気的に独立して形成された島パターンとを備えたプリント基板(FPC:Flexible Print Circuitなど)上に素子などを実装する際には、素子などの端子と接続対象のパターンとの接続信頼性を高める目的やボンディング接続のための表面処理を目的としてパターンの一部にAuなどのメッキが施される。   When an element is mounted on a printed circuit board (FPC: Flexible Print Circuit, etc.) having a wiring pattern and an island pattern formed independently of the wiring pattern, the terminal of the element and the connection target A part of the pattern is plated with Au or the like for the purpose of improving the connection reliability with the pattern and the surface treatment for bonding connection.

現状、島パターンへのメッキは、配線パターンと島パターンとを一体的に形成するなどして予め電気的に接続しておき、その上で電解メッキを施した後、配線パターンと島パターンとを電気的に接続している接続パターンを打ち抜いて配線パターンと島パターンとを電気的に分離することでなされている。また、他の方法として、島パターンへ無電解メッキを施すことが考えられる。   At present, the plating on the island pattern is performed by electrically connecting in advance, for example, by integrally forming the wiring pattern and the island pattern, and after performing the electrolytic plating on the wiring pattern and the island pattern, This is done by punching out electrically connected connection patterns to electrically separate the wiring pattern and the island pattern. As another method, it is conceivable to apply electroless plating to the island pattern.

しかしながら、配線パターンと島パターンとを打ち抜いて電気的に分離する方法では、プリント基板に孔が空いてしまう問題や、機械的に打ち抜くため精度が低いなどの問題がある。   However, the method of punching and electrically separating the wiring pattern and the island pattern has a problem that a hole is formed in the printed circuit board and a problem that the accuracy is low because the punching is mechanically performed.

無電解メッキを施す方法では、無電解メッキは電解メッキに比べてコストがかかるという問題がある。また、製造コストの低減のためにプリント基板をRtoR(ロール・ツー・ロール)プロセスにて製造することが行われているが、RtoRプロセスでの無電解メッキ、特にAu無電解メッキは困難かつ、コスト高という問題がある。   In the method of applying electroless plating, there is a problem that electroless plating is more expensive than electrolytic plating. Moreover, in order to reduce the manufacturing cost, a printed circuit board is manufactured by an RtoR (roll-to-roll) process. However, electroless plating in the RtoR process, particularly Au electroless plating is difficult and There is a problem of high cost.

これらの問題を解決する方法として、特許文献1には、配線パターンと島パターンとを導電性ペーストで電気的に接続し、導電性ペースト上にレジストを形成し、島パターンへ電解メッキを形成した後にレジストと導電性ペーストを順次除去する方法が開示されている。   As a method for solving these problems, in Patent Document 1, a wiring pattern and an island pattern are electrically connected with a conductive paste, a resist is formed on the conductive paste, and electrolytic plating is formed on the island pattern. A method for sequentially removing the resist and the conductive paste later is disclosed.

特開昭62−296595号公報JP-A 62-296595

しかしながら、特許文献1の方法では、レジストと導電性ペーストを別工程で除去するため、工程数が多くなり、製造コストが増大する問題があった。   However, in the method of Patent Document 1, since the resist and the conductive paste are removed in separate steps, there are problems that the number of steps increases and the manufacturing cost increases.

そこで、本発明の目的は、導電性ペーストの代わりにプリント基板との接着力が弱い導電性インクを用いることで、レジストと導電性インクを1工程で剥離することができる電解メッキ形成方法を提供することにある。   Accordingly, an object of the present invention is to provide an electrolytic plating forming method capable of peeling a resist and a conductive ink in one step by using a conductive ink having a weak adhesive force with a printed circuit board instead of a conductive paste. There is to do.

本発明は上記目的を達成するために創案されたものであり、請求項1の発明は、配線パターンと前記配線パターンとは電気的に独立して形成された島パターンとを備えたプリント基板上の前記島パターンの表面に電解メッキ層を形成する電解メッキ形成方法において、前記配線パターンと前記島パターンとを導電性インクで電気的に接続し、前記導電性インク上にレジストを形成し、電解メッキを施した後、前記レジストを前記導電性インクと共に除去する電解メッキ形成方法である。   The present invention was devised to achieve the above object, and the invention of claim 1 is a printed circuit board provided with a wiring pattern and an island pattern formed electrically independent of the wiring pattern. In the electrolytic plating formation method of forming an electrolytic plating layer on the surface of the island pattern, the wiring pattern and the island pattern are electrically connected with a conductive ink, a resist is formed on the conductive ink, and electrolysis is performed. In this method, the resist is removed together with the conductive ink after plating.

請求項2の発明は、前記プリント基板と前記導電性インクとの接着力を、前記導電性インクと前記レジストとの接着力よりも弱くすることで、前記レジストを剥離する際に前記導電性インクを同時に剥離する請求項1に記載の電解メッキ形成方法である。   According to a second aspect of the present invention, the adhesive ink between the printed board and the conductive ink is weaker than the adhesive force between the conductive ink and the resist, so that the conductive ink is removed when the resist is peeled off. The method for forming an electrolytic plating according to claim 1, wherein the two are simultaneously peeled off.

請求項3の発明は、前記レジストは、前記導電性インク上に形成された第1レジストと、前記配線パターン上に形成された第2レジストとからなり、前記第1レジストと前記第2レジストのレジスト剥離液に対する溶解性又は/及び膨潤性が異なる請求項1又は2に記載の電解メッキ形成方法である。   According to a third aspect of the present invention, the resist includes a first resist formed on the conductive ink and a second resist formed on the wiring pattern, and the resist is formed of the first resist and the second resist. The electrolytic plating formation method according to claim 1 or 2, wherein the solubility or / and swelling property with respect to the resist stripping solution is different.

本発明によれば、導電性ペーストの代わりにプリント基板との接着力が弱い導電性インクを用いることで、レジストと導電性インクを1工程で剥離することができる電解メッキ形成方法を提供することができる。   According to the present invention, there is provided an electrolytic plating forming method capable of peeling a resist and a conductive ink in one step by using a conductive ink having a weak adhesive force with a printed board instead of a conductive paste. Can do.

本発明を適用するプリント基板の一例を示す平面図である。It is a top view which shows an example of the printed circuit board to which this invention is applied. (a)〜(e)は本発明の電解メッキ形成方法を示す模式図である。(A)-(e) is a schematic diagram which shows the electrolytic plating formation method of this invention. (a)〜(f)は本発明の電解メッキ形成方法の変形例を示す模式図である。(A)-(f) is a schematic diagram which shows the modification of the electrolytic plating formation method of this invention.

以下、本発明の好適な実施の形態を添付図面にしたがって説明する。   Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.

本発明は、プリント基板上の島パターンの表面に電解メッキ層を形成する方法である。   The present invention is a method for forming an electrolytic plating layer on the surface of an island pattern on a printed circuit board.

図1に示すように、本発明を適用するプリント基板1は、絶縁基板2上に、配線パターン3と、配線パターン3とは電気的に独立して形成された島パターン4とを備えたものである。これら配線パターン3と島パターン4は、絶縁基板2上に形成した金属膜をエッチングなどすることにより形成される。絶縁基板2の材料としては、例えば、ポリイミドやポリエチレンナフタレートなどが挙げられる。また、配線パターン3及び島パターン4の材料としては、例えば、導電性とコストの面から銅が用いられる。このプリント基板1は、例えばFPCであり、RtoRプロセスにて連続的に製造される。   As shown in FIG. 1, a printed circuit board 1 to which the present invention is applied includes a wiring pattern 3 and an island pattern 4 formed electrically independent from the wiring pattern 3 on an insulating substrate 2. It is. These wiring pattern 3 and island pattern 4 are formed by etching a metal film formed on the insulating substrate 2. Examples of the material of the insulating substrate 2 include polyimide and polyethylene naphthalate. Moreover, as a material of the wiring pattern 3 and the island pattern 4, for example, copper is used in terms of conductivity and cost. The printed circuit board 1 is an FPC, for example, and is continuously manufactured by an RtoR process.

島パターン4に電解メッキ(Au電解メッキ、Ni電解メッキ、Cu電解メッキなど)を施す際には配線パターン3から通電するが、図2(a)に示すように、配線パターン3と島パターン4は電気的に分離しており、このままでは島パターン4に通電できないため、先ず、配線パターン3と島パターン4とを電気的に接続する。   When the island pattern 4 is subjected to electrolytic plating (Au electrolytic plating, Ni electrolytic plating, Cu electrolytic plating, etc.), the wiring pattern 3 is energized. As shown in FIG. 2A, the wiring pattern 3 and the island pattern 4 are energized. Are electrically separated, and the island pattern 4 cannot be energized as it is, so the wiring pattern 3 and the island pattern 4 are first electrically connected.

図2(b)に示すように、配線パターン3と島パターン4との電気的な接続には、Ag,Cu,Au,Cなどの導電性粒子を含んだ導電性インク5を用いる。導電性インク5は、上述した材料のナノ粒子を含んだナノインクであってもよい。導電性インク5の材料については、価格などの面から適宜選択するとよい。ここで、導電性インク5としては、導電性インク5と絶縁基板2との接着力が、導電性インク5と次に形成するレジスト6との接着力よりも弱くなるようなものを用いる。   As shown in FIG. 2B, the conductive ink 5 containing conductive particles such as Ag, Cu, Au, and C is used for electrical connection between the wiring pattern 3 and the island pattern 4. The conductive ink 5 may be a nano ink containing nanoparticles of the materials described above. About the material of the conductive ink 5, it is good to select suitably from surfaces, such as a price. Here, as the conductive ink 5, an ink having an adhesive force between the conductive ink 5 and the insulating substrate 2 weaker than an adhesive force between the conductive ink 5 and the resist 6 to be formed next is used.

導電性インク5による配線パターン3と島パターン4との電気的な接続は、導電性インク5を配線パターン3と島パターン4との間に塗布・焼結することにより行う。   Electrical connection between the wiring pattern 3 and the island pattern 4 by the conductive ink 5 is performed by applying and sintering the conductive ink 5 between the wiring pattern 3 and the island pattern 4.

その後、図2(c)に示すように、導電性インク5上にレジスト6を形成する。このレジスト6は、導電性インク5に電解メッキが施されないようにするためのものである。レジスト6の材料としては、例えば絶縁基板2とは違う組成のポリイミドや、アクリル等を用いる。   Thereafter, a resist 6 is formed on the conductive ink 5 as shown in FIG. The resist 6 is used to prevent the electroconductive ink 5 from being electroplated. As a material of the resist 6, for example, polyimide having a composition different from that of the insulating substrate 2, acrylic, or the like is used.

次いで、図2(d)に示すように、配線パターン3から通電し、島パターン4の表面に電解メッキ層7を形成する。なお、本実施の形態では、配線パターン3上にも電解メッキ層7を形成しているが、配線パターン3上にもレジスト6を形成しておき、島パターン4のみに電解メッキ層7を形成するようにしてもよい。   Next, as shown in FIG. 2 (d), electricity is supplied from the wiring pattern 3 to form an electrolytic plating layer 7 on the surface of the island pattern 4. In this embodiment, the electrolytic plating layer 7 is also formed on the wiring pattern 3. However, the resist 6 is formed on the wiring pattern 3, and the electrolytic plating layer 7 is formed only on the island pattern 4. You may make it do.

最後に、レジスト6を導電性インク5と共に除去することで、島パターン4への電解メッキが終了する。レジスト6はレジスト剥離液を用いて物理的に剥離する。このとき、導電性インク5と絶縁基板2との接着力が、導電性インク5とレジスト6との接着力よりも弱いため、レジスト6を剥離する際に導電性インク5を同時に剥離することができる。   Finally, by removing the resist 6 together with the conductive ink 5, the electrolytic plating on the island pattern 4 is completed. The resist 6 is physically stripped using a resist stripping solution. At this time, since the adhesive force between the conductive ink 5 and the insulating substrate 2 is weaker than the adhesive force between the conductive ink 5 and the resist 6, the conductive ink 5 can be peeled off simultaneously when the resist 6 is peeled off. it can.

このように、本実施の形態に係る電解メッキ形成方法によれば、導電性インク5と絶縁基板2との接着力を、導電性インク5とレジスト6との接着力よりも弱くしているため、レジスト6を剥離する際に導電性インク5を同時に剥離でき、レジスト6と導電性インク5の除去を1工程で行うことができる。   Thus, according to the electrolytic plating forming method according to the present embodiment, the adhesive force between the conductive ink 5 and the insulating substrate 2 is made weaker than the adhesive force between the conductive ink 5 and the resist 6. When the resist 6 is peeled off, the conductive ink 5 can be peeled off simultaneously, and the resist 6 and the conductive ink 5 can be removed in one step.

次に、本発明の他の実施の形態について説明する。   Next, another embodiment of the present invention will be described.

先ず、上述の方法と同様に、図3(a),(b)に示すように、配線パターン3と島パターン4との間に導電性インク5を塗布・焼結する。   First, similarly to the above-described method, as shown in FIGS. 3A and 3B, the conductive ink 5 is applied and sintered between the wiring pattern 3 and the island pattern 4.

その後、図3(c)に示すように、導電性インク5上に第1レジスト8を形成し、配線パターン3上に第2レジスト9を形成する。このとき、第1レジスト8と第2レジスト9は、レジスト剥離液に対する溶解性又は/及び膨潤性が互いに異なる材料を用いる。例えば、第1レジスト8の方が第2レジスト9よりも速く剥離するように構成する。   Thereafter, as shown in FIG. 3C, a first resist 8 is formed on the conductive ink 5, and a second resist 9 is formed on the wiring pattern 3. At this time, the first resist 8 and the second resist 9 are made of materials having different solubility or / and swelling property with respect to the resist stripping solution. For example, the first resist 8 is configured to peel off faster than the second resist 9.

そして、図3(d)に示すように、配線パターン3から通電し、島パターン4の表面に電解メッキ層7を形成する。このとき、配線パターン3は第2レジスト9で覆われているので、島パターン4のみに電解メッキが施される。   And as shown in FIG.3 (d), it supplies with electricity from the wiring pattern 3, and forms the electroplating layer 7 on the surface of the island pattern 4. As shown in FIG. At this time, since the wiring pattern 3 is covered with the second resist 9, only the island pattern 4 is subjected to electrolytic plating.

その後、図3(e)に示すように、第1レジスト8と導電性インク5を同時に剥離する。   Thereafter, as shown in FIG. 3E, the first resist 8 and the conductive ink 5 are peeled off simultaneously.

最後に、図3(f)に示すように、第2レジスト9を剥離して島パターン4への電解メッキが終了する。   Finally, as shown in FIG. 3F, the second resist 9 is peeled off, and the electrolytic plating on the island pattern 4 is completed.

このように段階的にレジストを除去できるようにすることで、必要に応じて複数種類の電解メッキを施すことができる。例えば、島パターン4の表面にはAu電解メッキ層を形成し、他方配線パターン3の表面にはNi電解メッキ層を形成することができる。   In this way, by allowing the resist to be removed step by step, a plurality of types of electrolytic plating can be applied as necessary. For example, an Au electrolytic plating layer can be formed on the surface of the island pattern 4, and a Ni electrolytic plating layer can be formed on the surface of the wiring pattern 3.

この電解メッキ形成方法でも上述した電解メッキ形成方法と同様に、第1レジスト8と導電性インク5の除去を1工程で行うことができる。   In this electrolytic plating forming method, the first resist 8 and the conductive ink 5 can be removed in one step, as in the above-described electrolytic plating forming method.

以上要するに、本発明の電解メッキ形成方法によれば、レジスト6,8と導電性インク5の除去を1工程で行うことができ、製造コストを低減することができる。また、島パターン4へのメッキを電解メッキにより行うことができるので、島パターン4と電解メッキ層7との密着強度を良好にすることができる。   In short, according to the electrolytic plating forming method of the present invention, the resists 6 and 8 and the conductive ink 5 can be removed in one step, and the manufacturing cost can be reduced. Moreover, since the plating on the island pattern 4 can be performed by electrolytic plating, the adhesion strength between the island pattern 4 and the electrolytic plating layer 7 can be improved.

1 プリント基板
2 基板
3 配線パターン
4 島パターン
5 導電性インク
6 レジスト
7 電解メッキ層
DESCRIPTION OF SYMBOLS 1 Printed circuit board 2 Board | substrate 3 Wiring pattern 4 Island pattern 5 Conductive ink 6 Resist 7 Electroplating layer

Claims (3)

配線パターンと前記配線パターンとは電気的に独立して形成された島パターンとを備えたプリント基板上の前記島パターンの表面に電解メッキ層を形成する電解メッキ形成方法において、
前記配線パターンと前記島パターンとを導電性インクで電気的に接続し、前記導電性インク上にレジストを形成し、電解メッキを施した後、前記レジストを前記導電性インクと共に除去することを特徴とする電解メッキ形成方法。
In the electrolytic plating formation method of forming an electrolytic plating layer on the surface of the island pattern on a printed circuit board comprising a wiring pattern and an island pattern formed electrically independent of the wiring pattern,
The wiring pattern and the island pattern are electrically connected with a conductive ink, a resist is formed on the conductive ink, and after electroplating, the resist is removed together with the conductive ink. Electrolytic plating forming method.
前記プリント基板と前記導電性インクとの接着力を、前記導電性インクと前記レジストとの接着力よりも弱くすることで、前記レジストを剥離する際に前記導電性インクを同時に剥離する請求項1に記載の電解メッキ形成方法。   2. The conductive ink is peeled simultaneously when the resist is peeled by making the adhesive force between the printed circuit board and the conductive ink weaker than the adhesive force between the conductive ink and the resist. The method for forming an electrolytic plating as described in 1. 前記レジストは、前記導電性インク上に形成された第1レジストと、前記配線パターン上に形成された第2レジストとからなり、
前記第1レジストと前記第2レジストのレジスト剥離液に対する溶解性又は/及び膨潤性が異なる請求項1又は2に記載の電解メッキ形成方法。
The resist comprises a first resist formed on the conductive ink and a second resist formed on the wiring pattern,
3. The electrolytic plating method according to claim 1, wherein the first resist and the second resist have different solubility or / and swelling property with respect to a resist stripping solution. 4.
JP2010096151A 2010-04-19 2010-04-19 Electrolytic plating formation method Pending JP2011228437A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010096151A JP2011228437A (en) 2010-04-19 2010-04-19 Electrolytic plating formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010096151A JP2011228437A (en) 2010-04-19 2010-04-19 Electrolytic plating formation method

Publications (1)

Publication Number Publication Date
JP2011228437A true JP2011228437A (en) 2011-11-10

Family

ID=45043473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010096151A Pending JP2011228437A (en) 2010-04-19 2010-04-19 Electrolytic plating formation method

Country Status (1)

Country Link
JP (1) JP2011228437A (en)

Similar Documents

Publication Publication Date Title
CN1842254B (en) Double-sided wiring board fabrication method and double-sided wiring board
JP2007103440A (en) Wiring board and method of manufacturing the same
KR102371134B1 (en) Printed wiring board and method for manufacturing same
JP6826197B2 (en) Printed wiring board and its manufacturing method
CN106304662A (en) Circuit board and preparation method thereof
JP2011086681A (en) Method of manufacturing printed board
JP2009111331A (en) Printed-circuit substrate and manufacturing method therefor
JP2013070043A (en) Single-sided printed wiring board and manufacturing method therefor
JP2011139010A5 (en)
KR20090062555A (en) Manufacturing method of pcb
TWI477218B (en) Wiring board, circuit board, and manufacturing thereof
JP2004009357A (en) Metal vapor-deposited/metal plated laminated film and electronic part using the same
JP2011003562A (en) Printed wiring board and method for manufacturing the same
JP2016086013A (en) Film-like printed circuit board and method for manufacturing the same
JP2011228437A (en) Electrolytic plating formation method
TWI376171B (en) A printed circuit board having an embedded electronic component and a method thereof
CN102076181A (en) Manufacturing method of graded golden finger
JP4549807B2 (en) Multilayer printed wiring board manufacturing method, multilayer printed wiring board, and electronic device
JP5369950B2 (en) Multilayer printed wiring board manufacturing method and multilayer printed wiring board
JP4882857B2 (en) Flexible printed circuit board
KR101313155B1 (en) Plating Method for PCB and Method for Manufacturing Flexible PCB Using the Same
JP6098118B2 (en) Multilayer printed wiring board and manufacturing method thereof
JPH10233563A (en) Printed-wiring board and its manufacture
US11832397B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2007242872A (en) Multilayer printed wiring board, and manufacturing method thereof