JP2011216085A

JP2011216085A - Programmable controller

Info

Publication number: JP2011216085A
Application number: JP2011057306A
Authority: JP
Inventors: Seiji Mizutani; 征爾水谷
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 2010-03-15
Filing date: 2011-03-15
Publication date: 2011-10-27
Anticipated expiration: 2031-03-15
Also published as: JP5794449B2

Abstract

PROBLEM TO BE SOLVED: To easily and accurately perform time adjustment between a master and a slave.SOLUTION: The controller is constituted by daisy chain-connecting a CPU unit 20 as the master and units 30, 40 constituting slaves to a system bus 11. The CPU unit periodically reports the time on an internal clock 26 to each slave, over a time synchronous flame. The slave unit which has received the time synchronous frame transmits this to the next unit, without addition of new data, and thereby the time t0 required for propagation of the frame each between units is made constant. A correction time to be stored in registers 32, 42 can be set simply as N×t0; each slave unit determines current time information from the time information stored in the time synchronous frame and the correction time; and corrects its own internal clock.

Description

本発明は、プログラマブルコントローラに関するもので、特に、同期制御等を行うために必要な各ユニット間で時刻を合わる技術に関する。 The present invention relates to a programmable controller, and more particularly, to a technique for setting the time between units necessary for performing synchronous control and the like.

ＦＡ（Factory Automation）におけるネットワークシステムは、生産工場内に配備された産業ロボットその他の生産設備の入力機器及び出力機器の制御を司る１または複数のＰＬＣ（Programmable Logic Controller）と、そのＰＬＣにより動作が制御される機器とが、制御系のネットワークに接続される。制御系のネットワークに接続される複数の制御装置が同期制御を行う場合、それぞれの制御装置は、定期的に内部時計の時刻合わせを行う。つまり、マスタユニットとなる１台の制御装置が、自己の内部時計が示す時刻情報を他の制御装置に送り、他の制御装置は受け取った時刻情報に基づいて自己の内部時計を修正する。これにより、複数の制御装置の内部時計が示す時刻が一致し、その時刻に基づいて同期運転が行われる。この種の時刻合わせの技術は、例えば特許文献１に開示されている。従来の同期運転や時刻合わせは、もっぱらネットワークに接続される複数の制御装置間で行われている。 The network system in FA (Factory Automation) is operated by one or more PLCs (Programmable Logic Controllers) that control the input and output devices of industrial robots and other production equipment deployed in the production factory, and the PLCs. The device to be controlled is connected to a control system network. When a plurality of control devices connected to the control system network perform synchronous control, each control device periodically adjusts the time of the internal clock. That is, one control device serving as a master unit sends the time information indicated by its own internal clock to another control device, and the other control device corrects its own internal clock based on the received time information. As a result, the times indicated by the internal clocks of the plurality of control devices coincide with each other, and the synchronous operation is performed based on the times. This type of time adjustment technique is disclosed in Patent Document 1, for example. Conventional synchronous operation and time adjustment are performed exclusively between a plurality of control devices connected to the network.

一方、特許文献２に開示されるように、ＰＬＣを構成する複数のユニット間で、時刻合わせを行う技術も提案されている。すなわち、ＰＬＣは、複数のユニットを連結して構成される。各ユニットは、時計を内蔵し、その時計に合わせて指定された動作（制御値の出力，データの取得等）を行なう。各ユニットの内部時計の時刻を合わせは、基本的には、特許文献１と同様に、いずれか１つのユニット（マスタユニット）の内部時計の時刻情報を、他のユニット（スレーブユニット）に送り、スレーブユニットは、取得した時刻情報にあわせて自己の内部時計の時刻を修正する。特許文献２は、この修正の際に、内部時計の時刻をいきなり取得した時刻情報に上書きして更新するのではなく、時間の進み方を増減することで、マスタユニットの内部時計とのずれを徐々になくすように修正するものである。 On the other hand, as disclosed in Patent Document 2, a technique for performing time adjustment among a plurality of units constituting a PLC has also been proposed. That is, the PLC is configured by connecting a plurality of units. Each unit has a built-in clock and performs specified operations (control value output, data acquisition, etc.) according to the clock. To adjust the time of the internal clock of each unit, basically, as in Patent Document 1, the time information of the internal clock of any one unit (master unit) is sent to another unit (slave unit), The slave unit corrects the time of its own internal clock according to the acquired time information. Patent Document 2 does not update the time of the internal clock by overwriting the acquired time information at the time of this correction, but instead of updating the time advancement, the deviation from the internal clock of the master unit is corrected. The correction is made so that it is gradually lost.

マスタユニットから送信したフレームは、伝送路を伝わってスレーブユニットで受信されるので、受信した時点では、送信時から一定の遅れが生じている。そのため、時刻合わせのために現在時刻“Ｔ”を格納したフレームをマスタユニットが送信したとしても、各スレーブユニットがそのフレームを受信したときには、すでに時刻“Ｔ”から所定時間経過しているため、各スレーブユニットは、かかる遅れ時間も考慮して時刻合わせをする必要がある。そのため、初期処理として、マスタユニットとスレーブユニットとの間で実際にメッセージを送受して伝搬遅延時間Ｔ０を求め、各スレーブユニットは、その求めた伝搬遅延時間Ｔ０を記憶保持する。そして、運転中に適宜のタイミングでマスタユニットから送られてくる現在時刻Ｔを格納したフレームをスレーブユニットが受信すると、その受信した時刻は、時刻Ｔに伝搬遅延時間Ｔ０を加算した時刻となる。各スレーブユニットは、この伝搬遅延時間も考慮して、時刻合わせを行う。 Since the frame transmitted from the master unit is received by the slave unit through the transmission path, there is a certain delay from the time of transmission at the time of reception. Therefore, even if the master unit transmits a frame storing the current time “T” for time adjustment, when each slave unit receives the frame, a predetermined time has already passed since the time “T”. Each slave unit needs to set the time in consideration of the delay time. Therefore, as an initial process, a message is actually transmitted and received between the master unit and the slave unit to obtain the propagation delay time T0, and each slave unit stores and holds the obtained propagation delay time T0. When the slave unit receives a frame storing the current time T sent from the master unit at an appropriate timing during operation, the received time becomes a time obtained by adding the propagation delay time T0 to the time T. Each slave unit sets the time in consideration of this propagation delay time.

特開２００１−２７９０４号JP 2001-27904 A 特開２００９−１５７９１３号JP 2009-157913 A

従来の時刻合わせは、実際にメーセージの送受を行い、通信に要した時間を計測することで伝搬遅延時間を求めているため、スレーブユニットの数が増加するほどその伝搬遅延時間を求める処理に時間がかかり煩雑となる。
また、通常のメッセージ送信を利用した通信ではネットワーク通信の混雑の程度により伝搬遅延時間も変動する。従って、初期設定により予め求めた伝搬遅延時間と、実際の動作中に時刻あわせのために時刻情報を格納したメッセージを送信した際に要する伝搬遅延時間がずれる可能性もある。特に、スレーブユニットの数が多くなると、各スレーブユニットの時刻合わせの精度が低下する。そこで、より高精度な時刻合わせの方式を開発したいという課題がある。 In conventional time adjustment, the actual transmission / reception of messages is performed and the propagation delay time is determined by measuring the time required for communication. Therefore, as the number of slave units increases, the time required for processing to determine the propagation delay time increases. And it becomes complicated.
In communication using normal message transmission, the propagation delay time also varies depending on the degree of congestion of network communication. Therefore, there is a possibility that the propagation delay time obtained in advance by the initial setting is different from the propagation delay time required when a message storing time information for time adjustment is transmitted during actual operation. In particular, as the number of slave units increases, the time adjustment accuracy of each slave unit decreases. Therefore, there is a problem that it is desired to develop a more accurate time adjustment method.

上記の課題を解決するために、本発明のプログラマブルコントローラは、（１）複数のユニットがシステムバスにデジチェーン接続されて構成されるプログラマブルコントローラであって、その複数のユニットのうちの少なくとも２つは、計時手段を備え、その計時手段を備えたユニットの１つはマスタとなり、他のユニットはスレーブとなる。マスタは、自己の計時手段の時刻情報を格納した時間同期フレームを送信する機能を備える。この時間同期フレームを受信したユニットは、新たなデータを追加することなく次のユニットに送信する。スレーブは、マスタから何番目に配置されたユニットであるかの接続位置に対応して決定される伝搬遅延時間を特定する補正値を記憶する記憶手段と、時間同期フレームを受信した場合には、その時間同期フレームに格納された時刻情報と前記補正値から現在の時刻情報を求め、自己の計時手段を補正する補正手段と、を備えるようにした。 In order to solve the above problems, a programmable controller of the present invention is (1) a programmable controller configured by a plurality of units being daisy chain connected to a system bus, and at least two of the plurality of units. Includes time measuring means, one of the units having the time measuring means becomes a master, and the other unit becomes a slave. The master has a function of transmitting a time synchronization frame that stores time information of its own time measuring means. The unit that has received this time synchronization frame transmits it to the next unit without adding new data. When the slave has received a time synchronization frame, storage means for storing a correction value for specifying a propagation delay time determined corresponding to the connection position of which unit is arranged from the master, Correction means for obtaining current time information from the time information stored in the time synchronization frame and the correction value and correcting its own clock means;

時間同期フレームは、実施形態の時間同期フレームに対応する。計時手段は、実施形態の内部時計２６，３２，４２，６２に対応する。記憶手段は、実施形態ではレジスタに対応する。計時手段の時刻情報は、具体的な日時情報のように絶対的なものでも良いし、電源ＯＮからの経過時間のような相対的なものでもよい。相対的なものの場合、何時間・何分・何秒のように人間が容易に理解できるものでも良いし、定時でカウントアップするカウンタのカウンタ値などでもよい。時間同期フレームを受信した各ユニットは、内部でデータの追加等することなくそのまま次のユニットに向けて出力する。よって、その時間同期フレームが各ユニット内を伝搬する時間は、各ユニットでほぼ一定となるので、補正値も各ユニットの接続位置（マスタから何番目のユニット等）から簡単に求めることができる。また、実際の時刻合わせの補正の際も、マスタから送信された時間同期フレームが各スレーブで受信されるまでの伝搬遅延時間は、大きくぶれることもなく、補正値に従って高精度な時刻合わせを行うことができる。 The time synchronization frame corresponds to the time synchronization frame of the embodiment. The time measuring means corresponds to the internal clocks 26, 32, 42, 62 of the embodiment. The storage means corresponds to a register in the embodiment. The time information of the time measuring means may be absolute like specific date / time information, or may be relative such as an elapsed time since the power is turned on. In the case of a relative one, it may be an easily understandable human like hours, minutes, seconds, or a counter value of a counter that counts up at a fixed time. Each unit that has received the time synchronization frame outputs it directly to the next unit without adding any data internally. Therefore, since the time for which the time synchronization frame propagates in each unit is almost constant in each unit, the correction value can also be easily obtained from the connection position of each unit (the number unit etc. from the master). Also, when correcting the actual time adjustment, the propagation delay time until the time synchronization frame transmitted from the master is received by each slave is not greatly changed, and highly accurate time adjustment is performed according to the correction value. be able to.

（２）補正値は、マスタが複数のユニットから取得した情報から求めたプログラマブルコントローラのユニット構成情報に基づき、設定対象のスレーブが何番目に配置しているかに基づいて算出し、マスタが、そのスレーブに設定するとよい。補正値は設定ツール装置などを用いて個々に設定しても良いが、マスタが設定することで間違いなく設定できる。このマスタにおける設定は、例えば、以下のようにする。マスタは、電源投入時に、プログラマブルコントローラを構成する各ユニットと通信を行い、各ユニットに設定された機種情報その他の属性情報を取得することで、デジチェーン接続されている各ユニットが、どの順番で配置されているかを検知する。各ユニットは、自己内での伝搬遅延（局遅延）時間を記憶保持しており、かかる伝搬遅延時間も併せてマスタに送る。マスタは、補正値の設定対象のスレーブまでの間に存在する各ユニットの伝搬遅延時間を取得しているため、補正値の設定対象となるスレーブまでに存在しているユニットでの伝搬遅延時間の総和を求め、求めた総和に基づいて補正値を算出する。マスタは、補正値の設定対象のスレーブが何番目に存在しているかを認識している。従って、各ユニットでの伝搬遅延時間が一定とし、係る１個あたりのユニット出かかる伝搬遅延時間（予め設定した固定値）に補正値の設定対象となるスレーブまでに存在しているユニットの数を乗算し、求めた値に基づいて補正値を算出するようにしてもよい。 (2) The correction value is calculated based on the unit configuration information of the programmable controller obtained from the information acquired by the master from a plurality of units, based on the order in which the slave to be set is arranged. Set to slave. The correction value may be set individually using a setting tool device or the like, but can be definitely set by the master. The setting in this master is as follows, for example. When power is turned on, the master communicates with each unit that makes up the programmable controller and acquires model information and other attribute information set for each unit, so that each unit connected in the digital chain is in any order. Detect if it is placed. Each unit stores and holds the propagation delay (station delay) time within itself, and also sends the propagation delay time to the master. Since the master acquires the propagation delay time of each unit existing up to the slave for which the correction value is set, the propagation delay time of the unit existing until the slave for which the correction value is set is set. A sum is obtained, and a correction value is calculated based on the obtained sum. The master recognizes the number of slaves for which correction values are set. Therefore, the propagation delay time in each unit is constant, and the number of units existing up to the slave whose correction value is to be set in the propagation delay time (a preset fixed value) per unit is determined. Multiplication may be performed to calculate a correction value based on the obtained value.

（３）補正値は、スレーブの時間同期フレームを伝搬するために要する伝搬遅延時間と、マスタで時間同期フレームを作成して送信するのに要する処理時間に基づき設定するとよい。このようにすると、より正確に補正値を求めることができる。 (3) The correction value may be set based on the propagation delay time required for propagating the slave time synchronization frame and the processing time required for creating and transmitting the time synchronization frame by the master. In this way, the correction value can be obtained more accurately.

（４）ユニットが時間同期フレームを伝搬するために要する伝搬遅延時間は、基準時間ｔ０で一定とするとともに、マスタと一体に連結されるＮ番目のレーブに設定される補正値は、前記一定の時間×Ｎから求めることができる。このように、各ユニットの伝搬遅延時間を固定値にすることで、各補正値を簡単に求めることができる。 (4) The propagation delay time required for the unit to propagate the time-synchronized frame is constant at the reference time t0, and the correction value set for the Nth slave connected integrally with the master is the constant It can be obtained from time × N. Thus, each correction value can be easily obtained by setting the propagation delay time of each unit to a fixed value.

（５）システムバスにデジチェーン接続される複数のユニットからなるブロック体を複数備え、その複数のブロック体のうちの１つはＣＰＵユニットを含み、複数のユニットの１つは、ＣＰＵユニットを含まないブロック体を構成する各ユニットとＣＰＵユニットとを接続するための延長ユニットであり、それら延長ユニット同士が延長ケーブルで接続されることでプログラマブルコントローラが構成され、延長ユニット以外のユニットにおける時間同期フレームを伝搬するために要する伝搬遅延時間は、各ユニットで一定の時間とした。そして、マスタが実装されるブロックに存在するＮ番目の前記スレーブに設定される補正値は、前記一定の時間×Ｎとし、延長ケーブル以降のブロックに装着されたスレーブの記憶手段に格納される補正値は、延長ケーブルにおける伝搬遅延時間と、マスタとの間に存在する延長ユニットの伝搬遅延時間も加味して設定されるようにすると良い。この発明は、第２実施形態で実現される。 (5) A plurality of block bodies including a plurality of units connected to the system bus by a digital chain are provided, one of the plurality of block bodies including a CPU unit, and one of the plurality of units includes a CPU unit. This is an extension unit for connecting each unit that constitutes a block body and the CPU unit, and the extension unit is connected by an extension cable to form a programmable controller, and a time synchronization frame in units other than the extension unit The propagation delay time required for propagating the signal is constant for each unit. The correction value set for the Nth slave existing in the block where the master is mounted is the fixed time × N, and the correction value stored in the storage means of the slave attached to the block after the extension cable The value may be set in consideration of the propagation delay time in the extension cable and the propagation delay time of the extension unit existing between the master and the extension cable. The present invention is realized in the second embodiment.

（６）上記の（５）の発明を前提とし、延長ケーブルの長さを一定にすることで、その延長ケーブルでの伝搬遅延時間を固定値として補正値を設定するとよい。このようにすると、延長ケーブルでの伝搬遅延を実測することなく、精度良く求めることができるので、簡単な処理で適切な補正値を求めることができる。 (6) On the premise of the invention of (5) above, it is preferable to set the correction value with the propagation delay time in the extension cable as a fixed value by making the length of the extension cable constant. In this way, since it is possible to obtain with high accuracy without actually measuring the propagation delay in the extension cable, an appropriate correction value can be obtained with a simple process.

（７）マスタは、自己の計時手段から時刻情報をラッチして時間同期フレームを作成した場合、送信待ちの他の送信フレームの有無にかかわらず時間同期フレームを最優先で送信するようにするとよい。マスタからは、各種のフレームが作成され、適宜の順で送信されるので、仮に、マスタの計時手段から時刻情報をラッチし、時間同期フレームを作成した状態で当該時間同期フレームの送信がされずに待機状態が長く続くと、実際に送信されたときには時刻情報から大きく遅れた時刻となり、時刻合わせの精度が低下する。そこで、最優先にすることで、係る問題の発生を抑制する。 (7) When the master latches the time information from its own clocking means and creates a time synchronization frame, the master may transmit the time synchronization frame with the highest priority regardless of the presence or absence of other transmission frames waiting for transmission. . Since various frames are created and transmitted in an appropriate order from the master, the time synchronization frame is not transmitted in a state where the time information is latched from the master timing means and the time synchronization frame is created. If the standby state continues for a long time, when it is actually transmitted, it becomes a time greatly delayed from the time information, and the accuracy of time adjustment decreases. Therefore, by giving top priority, the occurrence of such a problem is suppressed.

（８）システムバスは、前記マスタから前記スレーブに向けて送信するフレームを伝送する下り系統と、前記スレーブから前記マスタに向けて送信するフレームを伝送する上り系統が別々に構成され、時間同期フレームは、下り系統のシステムバスを用いて伝送されるようにするとよい。このようにすると、時間同期フレームが、上りフレームと衝突して送信エラーとなることが無い。時間同期フレームは、マスタがスレーブに対して送信するため、その送信タイミングはマスタで管理できる。時間同期フレームを受信したスレーブ型のスレーブに転送する場合も下り系統を利用する。よって、下り系統を用いて時間同期フレームを送信することで、設定された補正値に対応した伝搬遅延時間で、より確実かつ早くに各スレーブに時間同期フレームを送信できる。 (8) In the system bus, a downlink system that transmits a frame transmitted from the master to the slave and an upstream system that transmits a frame transmitted from the slave to the master are configured separately, and a time synchronization frame May be transmitted using a downstream system bus. In this way, the time synchronization frame does not collide with the upstream frame and cause a transmission error. Since the master transmits the time synchronization frame to the slave, the transmission timing can be managed by the master. The downlink system is also used when transferring the time synchronization frame to the slave type slave that has received it. Therefore, by transmitting the time synchronization frame using the downlink system, the time synchronization frame can be transmitted to each slave more reliably and quickly with the propagation delay time corresponding to the set correction value.

本発明は、プログラマブルコントローラを構成するシステムバスで連結されたマスタとスレーブの時刻合わせを簡単かつ正確に行うことができる。 According to the present invention, it is possible to easily and accurately perform time adjustment of a master and a slave connected by a system bus constituting a programmable controller.

本発明に係るプログラマブルコントローラの好適な第１実施形態を示す図である。It is a figure showing a suitable 1st embodiment of a programmable controller concerning the present invention. 時刻合わせ機能を説明する図である。It is a figure explaining a time adjustment function. 時刻合わせ機能を説明する図である。It is a figure explaining a time adjustment function. 時刻合わせ機能を説明する図である。It is a figure explaining a time adjustment function. 変形例を示す図である。It is a figure which shows a modification. 変形例を示す図である。It is a figure which shows a modification. 本発明に係るプログラマブルコントローラの好適な第２実施形態を示す図である。It is a figure which shows suitable 2nd Embodiment of the programmable controller which concerns on this invention.

［第１実施形態］
図１は、本発明のプログラマブルコントローラ（以下、「ＰＬＣ」）１０の第１実施形態を示している。このＰＬＣ１０は、各種の機能を実現するための複数のユニットを連結して構成される。この複数のユニットは、少なくとも１つのＣＰＵユニット２０を有する。更に、本実施形態のＰＬＣ１０は、Ｉ／Ｏユニット３０（入力ユニット、出力ユニット、入出力ユニットなど），高機能Ｉ／Ｏユニット４０（高機能入力ユニット、高機能出力ユニット、高機能入出力ユニットなど），エンドユニット５０を備えている。さらに、図示省略するが、ＰＬＣ１０を構成する各ユニットに対して電源供給を行うための電源ユニットも備えている。もちろん、ＰＬＣ１０を構成するユニットは、上記のものに限ることはなく、実行したい制御に応じて必要なものを適宜取捨選択して構成する。 [First Embodiment]
FIG. 1 shows a first embodiment of a programmable controller (hereinafter “PLC”) 10 of the present invention. The PLC 10 is configured by connecting a plurality of units for realizing various functions. The plurality of units have at least one CPU unit 20. Furthermore, the PLC 10 of the present embodiment includes an I / O unit 30 (input unit, output unit, input / output unit, etc.), a high function I / O unit 40 (high function input unit, high function output unit, high function input / output unit). Etc.), and an end unit 50 is provided. Furthermore, although not shown, a power supply unit for supplying power to each unit constituting the PLC 10 is also provided. Of course, the units constituting the PLC 10 are not limited to those described above, and are configured by appropriately selecting necessary units according to the control to be executed.

これらの各ユニットは、ケースの側面にコネクタ１５を備える。各ユニットは、コネクタ１５同士を連結することで、電気的に接続される。すなわち、コネクタ１５には、高速シリアル通信線の一端が接続され、高速シリアル通信線の他端は、ユニットの内部回路（本実施形態ではＡＳＩＣ）に接続される。また、電源線もコネクタ１５に接続される。これにより、隣接するユニットのコネクタ１５同士を連結することで、電源ユニットからのユニットへの電源供給が行えるとともに、ユニット間でデータ通信が行える。さらにＰＬＣ１０のユニット間の通信は、ＡＳＩＣを用いて行い、高速化を図っている。 Each of these units includes a connector 15 on the side surface of the case. Each unit is electrically connected by connecting the connectors 15 together. That is, one end of the high-speed serial communication line is connected to the connector 15, and the other end of the high-speed serial communication line is connected to an internal circuit (ASIC in this embodiment) of the unit. A power line is also connected to the connector 15. Thus, by connecting the connectors 15 of adjacent units, power can be supplied from the power supply unit to the unit, and data communication can be performed between the units. Furthermore, communication between the units of the PLC 10 is performed using an ASIC to increase the speed.

本実施形態のプログラマブルコントローラを構成するシステムバスは、下り用システムバス１１と上り用システムバス１２の２系統で構成される。このように、各システムバス１１，１２を流れるフレームの方向を固定することで、通信時のフレームの衝突の発生確率を抑制し、より確実かつスムーズに伝送できるようにしている。なお、本発明では、システムバスとして、このように下り用と上り用の２つを設けることは、必須ではない。 The system bus constituting the programmable controller of the present embodiment is composed of two systems, a down system bus 11 and an up system bus 12. In this way, by fixing the direction of the frames flowing through the system buses 11 and 12, the probability of frame collision during communication is suppressed, so that more reliable and smooth transmission is possible. In the present invention, it is not essential to provide two system buses for downlink and uplink as described above.

ＣＰＵユニット２０は、ＦＡネットワークを構成する各機器の動作を制御するもので、「共通処理」，「ＩＮリフレッシュ」（マスタがスレーブのＩＮデータを読み出す処理），「ユーザプログラムの演算実行」，「ＯＵＴリフレッシュ」（マスタからスレーブへ出力データを書き込む処理），「周辺サービス」をサイクリックに実行する。本発明との関係で言うと、ＣＰＵユニット２０は、マスタユニットとなり、ＰＬＣ１０を構成する他のユニットとの間で時刻合わせを行う。 The CPU unit 20 controls the operation of each device constituting the FA network, and includes “common processing”, “IN refresh” (processing in which the master reads IN data of the slave), “calculation execution of user program”, “ "OUT refresh" (processing to write output data from master to slave) and "peripheral service" are executed cyclically. In relation to the present invention, the CPU unit 20 becomes a master unit, and performs time adjustment with other units constituting the PLC 10.

ＣＰＵユニット２０は、ＭＰＵ２１と、ＥＥＰＲＯＭ２２と、ＲＡＭ２３と、ＡＳＩＣ２４と、通信回路２５と、内部時計２６と、を備えている。ＥＥＰＲＯＭ２２は、ＣＰＵユニット用のシステムプログラムや、ユーザプログラムが格納される。ＭＰＵ２１は、ＣＰＵユニット用のマイクロプロセッサユニットであり、ＥＥＰＲＯＭ２２に格納されているシステムプログラムやユーザプログラムを実行することによってＰＬＣ全体を統括制御する。ＲＡＭ２３は、ＭＰＵ２１が動作する際にワークメモリとして使用されるメモリである。 The CPU unit 20 includes an MPU 21, an EEPROM 22, a RAM 23, an ASIC 24, a communication circuit 25, and an internal clock 26. The EEPROM 22 stores a system program for the CPU unit and a user program. The MPU 21 is a microprocessor unit for the CPU unit, and controls the entire PLC by executing a system program and a user program stored in the EEPROM 22. The RAM 23 is a memory used as a work memory when the MPU 21 operates.

ＡＩＳＣ２４は、ユーザプログラムの一部を実行する機能を有する。また、本発明との関係で言うと、ＡＳＩＣ２４は、他のユニットとの間でマスタ−スレーブ通信を行う機能を有する。すなわち、ＡＳＩＣ２４は、具体的な内部構造の図示は省略するが、ＭＰＵ２１と通信するためのＭＰＵインタフェース部や、スレーブユニットとの間で送受するＩＯデータ等を格納する共有メモリ部や、スレーブユニットとの間でマスタ−スレーブ通信を管理する通信コントローラ部や、下り用システムバス１１に接続され、実際にデータの送受を行う送信制御部２４ａ並びに受信制御部２４ｂを備えている。上述したように、システムバス１１，１２の伝送方向を一方向に固定したため、送信制御部２４ａは下り用システムバス１１に接続し、受信制御部２４ｂは上り用システムバス１２に接続する。 The AISC 24 has a function of executing a part of the user program. In terms of the relationship with the present invention, the ASIC 24 has a function of performing master-slave communication with other units. That is, the ASIC 24 is not shown in a specific internal structure, but an MPU interface unit for communicating with the MPU 21, a shared memory unit for storing IO data transmitted to and received from the slave unit, a slave unit, A communication controller unit that manages master-slave communication, and a transmission control unit 24a and a reception control unit 24b that are connected to the downlink system bus 11 and that actually transmit and receive data. As described above, since the transmission direction of the system buses 11 and 12 is fixed in one direction, the transmission control unit 24 a is connected to the downlink system bus 11, and the reception control unit 24 b is connected to the uplink system bus 12.

ＡＳＩＣ２４は、ＭＰＵ２１からの指示に従い、スレーブユニットに対して時刻合わせのための時間同期フレームを送信したり、ＰＬＣのユニット構成を調査するメッセージフレームを送信したりする。また、ＡＳＩＣ２４は、そのメッセージフレームに対するレスポンスとして、各ユニットの構成情報を受信すると、受信した構成情報をＭＰＵ２１に送る。時刻合わせのための具体的な機能は、後述する。 In accordance with an instruction from the MPU 21, the ASIC 24 transmits a time synchronization frame for time adjustment to the slave unit and transmits a message frame for investigating the unit configuration of the PLC. Further, when the ASIC 24 receives the configuration information of each unit as a response to the message frame, the ASIC 24 sends the received configuration information to the MPU 21. Specific functions for time adjustment will be described later.

通信回路２５は、フィールドネットワークに接続されたリモートＩ／Ｏ等の機器との間で通信する。内部時計２６は、ＰＬＣ１０を構成する各ユニットの動作の基準となる時刻を示すもので、具体的な時刻を示すものでも良いし、電源投入からの経過時間（カウンタのカウンタ値）を示すものでも良い。この内部時計２６は、水晶発振器に基づいて動作する。 The communication circuit 25 communicates with a device such as a remote I / O connected to the field network. The internal clock 26 indicates a time that is a reference for the operation of each unit constituting the PLC 10, and may indicate a specific time, or may indicate an elapsed time (counter value of a counter) since power-on. good. The internal clock 26 operates based on a crystal oscillator.

Ｉ／Ｏユニット３０や高機能Ｉ／Ｏユニット４０は、センサやスイッチなどの入力機器を接続してそれらのオン・オフ信号を入力信号として取り込む入力ユニットやアクチュエータやリレーなどの出力機器を接続してそれらに対して出力信号を送り出す出力ユニット等である。それらのユニット３０，４０は、スレーブユニットとなる。 The I / O unit 30 and the high-function I / O unit 40 connect input devices such as sensors and switches and connect output devices such as actuators and relays that take their on / off signals as input signals. An output unit for sending output signals to them. These units 30 and 40 become slave units.

Ｉ／Ｏユニット３０は、ＡＳＩＣ３１、内部時計３２並びに時刻情報補正用の補正時間を格納するレジスタ３３を備える。レジスタ３３はＡＳＩＣ３１内部に組み込んでも良い。内部時計３２は、内部時計２６と同様に具体的な時刻を示すものでも良いし、電源投入からの経過時間（カウンタのカウンタ値）でも良い。Ｉ／Ｏユニット３０のＡＳＩＣ３１は、ＰＬＣ１０を構成する各ユニットが動作タイミングを合わせる同期運転をする場合、この内部時計３２の時刻情報に基づいて動作する。ここで、動作タイミングを合わせるとは、例えば複数のＩ／Ｏユニットがともに出力ユニットとした場合に、その出力ユニットに接続された出力機器が同時に動作を開始したり、ある出力機器が動作開始後設定された時間経過後に別の出力機器が動作したりするものがある。 The I / O unit 30 includes an ASIC 31, an internal clock 32, and a register 33 that stores a correction time for correcting time information. The register 33 may be incorporated in the ASIC 31. The internal clock 32 may indicate a specific time like the internal clock 26, or may be an elapsed time (counter value of the counter) since power-on. The ASIC 31 of the I / O unit 30 operates based on the time information of the internal clock 32 when the units constituting the PLC 10 perform a synchronous operation that matches the operation timing. Here, for example, when a plurality of I / O units are all output units, output devices connected to the output unit start operating simultaneously or after an output device starts operating. Some output devices operate after a set time.

ＡＳＩＣ３１は、具体的な内部構造の図示は省略するが、マスタ−スレーブ通信を管理する通信コントローラ部や、システムバス１１，１２に接続されて実際にデータの送受を行う送信制御部３１ａ，３１ｃ並びに受信制御部３１ｂ，３１ｄを備えている。そしてこのＡＳＩＣ３１は、ＣＰＵユニット２０との間でＩＯデータの送受を行い、接続された外部機器との間で図示省略のＩＯ機器用インタフェースを介してＩＯ信号の送受を行う。ＡＳＩＣ３１は、システムバス１１，１２に対してデジチェーン接続されている。そして、ＡＳＩＣ３１の通信コントローラ部は、下り用システムバス１１を伝送されてくるフレームを受信制御部３１ｂで受信すると、所定の処理を実行し、対となる送信制御部３１ａから下流側のスレーブユニットへ送信する。同様にＡＳＩＣ３１の通信コントローラ部は、上り用システムバス１２を伝送されてくるフレームを受信制御部３１ｄで受信すると、所定の処理を実行し、対となる送信制御部３１ｃから上流側の隣のユニットへ送信する。もちろん、下り用システムバス１１で送られてきたフレームが自己宛のもので、その処理結果としてＣＰＵユニット２０にレスポンスを返す場合、係るレスポンスは、送信制御部３１ｃから上り用システムバス１２に送信する。 Although the ASIC 31 does not show a specific internal structure, the communication controller unit that manages master-slave communication, transmission control units 31a, 31c that are connected to the system buses 11 and 12 and actually transmit and receive data, and Reception control units 31b and 31d are provided. The ASIC 31 transmits / receives IO data to / from the CPU unit 20 and transmits / receives IO signals to / from a connected external device via an IO device interface (not shown). The ASIC 31 is daisy chain connected to the system buses 11 and 12. When the communication controller unit of the ASIC 31 receives the frame transmitted through the downlink system bus 11 by the reception control unit 31b, the communication control unit executes a predetermined process, and sends the pair from the transmission control unit 31a to the downstream slave unit. Send. Similarly, when the communication controller unit of the ASIC 31 receives a frame transmitted through the upstream system bus 12 by the reception control unit 31d, the communication control unit executes a predetermined process, and establishes a unit on the upstream side from the paired transmission control unit 31c. Send to. Of course, when the frame sent by the downlink system bus 11 is addressed to itself and a response is returned to the CPU unit 20 as the processing result, the response is transmitted from the transmission control unit 31c to the uplink system bus 12. .

高機能Ｉ／Ｏユニット４０は、上記のＩ／Ｏユニット３０と同様にＡＳＩＣ４１、内部時計４２並びに時刻情報補正用の補正時間を格納するレジスタ４３を備えるとともに、ＭＰＵ４４を備える。このＭＰＵ４４が、より複雑な処理を実行する。そして高機能Ｉ／Ｏユニット４０は、演算処理，ＩＯリフレッシュ，共通処理，周辺サービス等の一連の処理をサイクリックに実行する。つまり、高機能Ｉ／Ｏユニット４０は、自ら接続された出力機器の動作を制御するなどの機能を備え、特殊ユニットと称しても良い。演算処理は、予め設定されたプログラムを実行するものでも良いし、ユーザプログラムを実行するものでもよい。 The high-function I / O unit 40 includes an ASIC 41, an internal clock 42, and a register 43 that stores a correction time for correcting time information, as well as the I / O unit 30, and an MPU 44. This MPU 44 executes more complicated processing. The high function I / O unit 40 cyclically executes a series of processing such as arithmetic processing, IO refresh, common processing, and peripheral services. That is, the high function I / O unit 40 has a function of controlling the operation of the output device connected to itself, and may be referred to as a special unit. The arithmetic processing may be executed by executing a preset program or by executing a user program.

また、高機能Ｉ／Ｏユニット４０のＡＳＩＣ４１は、ＰＬＣを構成する各ユニットと同期運転する場合、この内部時計４２の時刻情報に基づいて動作する。ＡＳＩＣ４１は、システムバス１１，１２に対してデジチェーン接続されている。よって、ＡＳＩＣ４１は、送信制御部４１ａ，４１ｃと受信制御部４１ｂ，４１ｄを備え、送信制御部並びに受信制御部は、それぞれ対応する下り／上り用のシステムバス１１，１２に接続され、他のユニットと通信する。また、高機能Ｉ／Ｏユニット４０はＭＰＵ４４を備えることから、ＡＳＩＣ４１にはＭＰＵインタフェース部を備える。さらに、本実施形態では、この高機能Ｉ／Ｏユニット４０がＣＰＵユニット２０から最も離れた最終のユニットであるため、その後にエンドユニット５０が装着される。そして、高機能Ｉ／Ｏユニット４０のＡＳＩＣ４１の送信制御部４１ａは、エンドユニット５０内の終端抵抗５１に接続される。 Further, the ASIC 41 of the high function I / O unit 40 operates based on the time information of the internal clock 42 when performing synchronous operation with each unit constituting the PLC. The ASIC 41 is daisy chain connected to the system buses 11 and 12. Therefore, the ASIC 41 includes transmission control units 41a and 41c and reception control units 41b and 41d, and the transmission control unit and the reception control unit are connected to the corresponding downlink / uplink system buses 11 and 12, respectively. Communicate with. Further, since the high function I / O unit 40 includes the MPU 44, the ASIC 41 includes the MPU interface unit. Furthermore, in the present embodiment, since the high function I / O unit 40 is the last unit farthest from the CPU unit 20, the end unit 50 is mounted after that. The transmission control unit 41 a of the ASIC 41 of the high function I / O unit 40 is connected to the termination resistor 51 in the end unit 50.

＊時刻合わせ機能
各スレーブユニットのレジスタ３３，４３に格納される下り用システムバス１１の伝搬遅延時間を考慮した補正時間は、以下のようになっている。この補正時間のレジスタ３３，４３への格納処理は、後述するように、設定ツール装置やユニットに設けた設定スイッチをユーザがマニュアル操作して個々に行ったり、マスタが自動的に行ったりする。 * Time adjustment function The correction time in consideration of the propagation delay time of the downlink system bus 11 stored in the registers 33 and 43 of each slave unit is as follows. As will be described later, the correction time is stored in the registers 33 and 43 by the user manually operating setting switches provided in the setting tool device and unit, or automatically by the master.

ＣＰＵユニット２０（ＡＳＩＣ２１）から送信された時刻合わせのための時間同期フレームは、下り用システムバス１１を用いて伝送される。各スレーブユニットは、この時間同期フレームを受信した場合、そのフレームにデータを追加したりすることなくそのまますぐに送信制御部にて次のユニットに向けて送信する。これにより、１つのユニットの受信制御部で時間同期フレームを受信してから送信制御部から送信されるまでに要する時間はほぼ一定となり、さらに、フレームがユニット内部の線路や、ユニット間のシステムバス１１を移動する時間も、線路長から一意に規定され一定となる。よって、次のユニットにフレームを転送するための要する時間は、スレーブユニットであればほぼ等しいと言える。 The time synchronization frame for time adjustment transmitted from the CPU unit 20 (ASIC 21) is transmitted using the downlink system bus 11. When each slave unit receives this time synchronization frame, the slave control unit immediately transmits it to the next unit without adding data to the frame. As a result, the time required from the reception control unit of one unit to receiving the time synchronization frame until it is transmitted from the transmission control unit is substantially constant. Further, the frame is a line inside the unit or a system bus between units. The time for moving 11 is also uniquely defined from the track length and is constant. Therefore, it can be said that the time required to transfer a frame to the next unit is almost equal for a slave unit.

従って、あるユニットの送信制御部からフレームが送信されたときから、そのフレームが次のユニットのＡＳＩＣで受信されるとともに当該次のユニットの送信制御部から出力されるまでに要する時間は、各ユニットとも等しく一定とみなせる。係る一定の時間を基準時間と称してｔ０とすると、図１に示す実施形態の場合、ＣＰＵユニット２０の送信制御部２４ａから時間同期フレームが送信されたときから、その時間同期フレームがＣＰＵユニット２０に隣接する１番目のＩ／Ｏユニット３０の送信制御部３１ａから出力されるまでに要する伝搬遅延時間は、ｔ０となる。 Therefore, the time required from when a frame is transmitted from the transmission control unit of a unit to when the frame is received by the ASIC of the next unit and output from the transmission control unit of the next unit is Both can be considered equally constant. When such a fixed time is referred to as a reference time and is t0, in the embodiment shown in FIG. 1, the time synchronization frame is transmitted from the transmission control unit 24a of the CPU unit 20 to the CPU unit 20 after the time synchronization frame is transmitted. The propagation delay time required for output from the transmission control unit 31a of the first I / O unit 30 adjacent to is t0.

同様に、その１番目のＩ／Ｏユニット３０の送信制御部３１ａから時間同期フレームが送信されたときから、その時間同期フレームが隣接する２番目のＩ／Ｏユニット３０のＡＳＩＣ３１で受信され、送信制御部３１ａから出力されるまでに要する伝搬遅延時間は、ｔ０となる。従って、ＣＰＵユニット２０の送信制御部２４ａから時間同期フレームが送信されたときから、その時間同期フレームが２番目のＩ／Ｏユニット３０の送信制御部３１ａから送信されるまでに要する伝搬遅延時間は、２×ｔ０となる。同様に、ＣＰＵユニット２０の送信制御部２４ａから時間同期フレームが送信されたときから、その時間同期フレームがＮ番目のスレーブユニットの送信制御部から送信されるまでに要する伝搬遅延時間は、Ｎ×ｔ０となる。なお、各ユニットの内部処理、すなわち、受信制御部で受信してから送信制御部から出力するまでに要する時間に比べて、ユニット間のシステムバス１１条を伝送する時間は非常に短く無視することもできる。よって、係るｔ０は、ユニットの内部処理に要する時間としてもよい。 Similarly, when the time synchronization frame is transmitted from the transmission control unit 31a of the first I / O unit 30, the time synchronization frame is received by the ASIC 31 of the adjacent second I / O unit 30 and transmitted. The propagation delay time required for output from the control unit 31a is t0. Accordingly, the propagation delay time required from when the time synchronization frame is transmitted from the transmission control unit 24a of the CPU unit 20 to when the time synchronization frame is transmitted from the transmission control unit 31a of the second I / O unit 30 is 2 × t0. Similarly, the propagation delay time required from when the time synchronization frame is transmitted from the transmission control unit 24a of the CPU unit 20 to when the time synchronization frame is transmitted from the transmission control unit of the Nth slave unit is N × t0. Note that the internal processing of each unit, that is, the time required to transmit the system bus 11 between units is very short and neglected compared to the time required for receiving from the reception control unit and outputting from the transmission control unit. You can also. Therefore, t0 may be the time required for the internal processing of the unit.

このように、各スレーブの接続位置で、ほぼ固定的な伝搬遅延時間となるので、Ｎ番目のユニットのレジスタには、伝搬遅延時間に基づく補正時間として、“Ｎ×ｔ０”を格納する。図１の例では、１番目のＩ／Ｏユニット３０のレジスタ３２には、“ｔ０”が格納され、２番目のＩ／Ｏユニット３０のレジスタ３２には、“２×ｔ０”が格納され、３番目のスレーブユニットとなる高機能Ｉ／Ｏユニット４０のレジスタ４２には、“３×ｔ０”が格納される。 Thus, since the propagation delay time is almost fixed at the connection position of each slave, “N × t0” is stored in the register of the Nth unit as the correction time based on the propagation delay time. In the example of FIG. 1, “t0” is stored in the register 32 of the first I / O unit 30, “2 × t0” is stored in the register 32 of the second I / O unit 30, “3 × t0” is stored in the register 42 of the high function I / O unit 40 which is the third slave unit.

このように、各ユニットのレジスタに格納する補正時間は、ＣＰＵユニット２０に近いユニットから順にｔ０ずつ加算した時間（Ｎ番目のスレーブユニットは“Ｎ×ｔ０”）となる。従って、ユーザがマニュアル操作で補正時間をレジスタに格納する場合、ユーザは設定対象のユニットがＣＰＵユニットから何番目のユニットであるかを確認し、設定ツール装置を用いて対応する補正時間を個々に設定したり、各スレーブユニットに補正時間の設定用のスイッチなどを設け、ユーザがそのスイッチを操作してユニットごとに設定したりすることもできる。このスイッチは、例えばＮ番目であることを特定するスイッチとする。すると、各ユニットのＡＳＩＣは、予め記憶保持しておいた補正の基準時間ｔ０とスイッチで特定されるＮを乗算して補正時間を求めレジスタに格納する。 As described above, the correction time stored in the register of each unit is a time obtained by adding t0 in order from the unit close to the CPU unit 20 (the Nth slave unit is “N × t0”). Therefore, when the user manually stores the correction time in the register, the user confirms the order of the unit to be set from the CPU unit, and individually sets the corresponding correction time using the setting tool device. It is also possible to set a correction time for each slave unit or to set a correction time for each unit by a user operating the switch. This switch is, for example, a switch that identifies the Nth switch. Then, the ASIC of each unit obtains a correction time by multiplying the correction reference time t0 stored and held in advance by N specified by the switch, and stores it in the register.

また、マスタであるＣＰＵユニット２０が、各レジスタに対して補正時間を自動的に設定するようにしても良い。すなわち、電源投入時やシステム立ち上げ時の初期処理として、ＣＰＵユニット２０が、ＰＬＣを構成する各ユニットの接続位置情報を取得し、補正時間の設定対象の各スレーブユニットの補正時間を算出すると共に、その算出した補正時間をそれぞれのスレーブユニットに通知する。そして、係る通知を受けたスレーブユニットは、送られてきた補正時間をレジスタに格納する。すなわち、ＣＰＵユニット２０のＡＳＩＣ２４は、通信に先立ち、下り用システムバス１１を用いて、各スレーブユニットに対し、プロファイル要求メッセージを送信する。各スレーブユニットは、自己のプロファイル（機種情報等）を上り用システムバス１２を用いて送る。これにより、ＣＰＵユニット２０は、受信した各ノードを構成するユニットのプロファイル情報から各ノードに何のユニットがセットされているのかの構成情報を認識する。そこでＣＰＵユニット２０のＭＰＵ２１は、その収集した構成情報に基づき、各スレーブユニットが何番目に接続されているのかを求めるとともに、基準時間ｔ０を乗算して補正時間を求めることができる。 Further, the CPU unit 20 as the master may automatically set the correction time for each register. That is, as an initial process at power-on or system startup, the CPU unit 20 acquires connection position information of each unit constituting the PLC and calculates a correction time for each slave unit for which a correction time is set. Then, the calculated correction time is notified to each slave unit. Then, the slave unit that has received the notification stores the sent correction time in the register. That is, the ASIC 24 of the CPU unit 20 transmits a profile request message to each slave unit using the downstream system bus 11 prior to communication. Each slave unit sends its own profile (model information, etc.) using the upstream system bus 12. Thereby, the CPU unit 20 recognizes the configuration information indicating what unit is set in each node from the received profile information of the units constituting each node. Therefore, the MPU 21 of the CPU unit 20 can determine the order in which each slave unit is connected based on the collected configuration information, and can calculate the correction time by multiplying the reference time t0.

次に、実際の制御実行時の時刻合わせについて説明する。ＣＰＵユニット２０（マスタ）のＡＳＩＣ２４は、自発的或いはＭＰＵ２１からの指示に従い、内部時計２６の時刻情報を時間同期フレームのデータ部に格納し、ブロードキャスト配信する。すなわち、図２〜図４に示すように、ＡＳＩＣ２４内の送信コントローラ部２４ｃは、時刻合わせの条件を満たすと、時間同期フレームのための送信データ（時刻情報）を送信制御部２４ａに与えるように制御し、時間同期フレーム送信要求フラグをＯＮにする。なお、送信条件は、本実施形態では、送信タイマのタイムアップである。よって、時間同期フレームの送信処理は、送信タイマで設定される時間間隔で定時処理されることになる。この時間同期フレームは、最優先で送信される。 Next, time adjustment at the time of actual control execution will be described. The ASIC 24 of the CPU unit 20 (master) stores the time information of the internal clock 26 in the data portion of the time synchronization frame and broadcasts it spontaneously or in accordance with an instruction from the MPU 21. That is, as shown in FIGS. 2 to 4, the transmission controller unit 24 c in the ASIC 24 gives transmission data (time information) for the time synchronization frame to the transmission control unit 24 a when the time alignment condition is satisfied. And the time synchronization frame transmission request flag is turned ON. In this embodiment, the transmission condition is a time-up of the transmission timer. Therefore, the time synchronization frame transmission processing is performed at regular intervals at a time interval set by the transmission timer. This time synchronization frame is transmitted with the highest priority.

送信制御部２４ａの符号化部は、その時間同期フレーム送信要求フラグの立ち上がりを検知し、マスタ時刻となる内部時計２６の時刻情報をラッチする。そして符号化部は、ラッチした時刻情報を、時間同期フレームのデータ部内に格納する。このようにして生成された時間同期フレームは、送信部からＳＥＲ部（SERializer）を経由して、パラレル−シリアル変換され、伝送路である下り用システムバス１１に出力される。ＡＳＩＣは、時刻情報をラッチしたならば、時間同期フレームを最優先で遅滞なく送信される。つまり、ラッチした際に複数のフレームが送信待ちをしていた場合でも、ＡＳＩＣは、現在送信処理中のフレームの送信処理が完了後、次の送信タイミングで時間同期フレームを送信する。 The encoding unit of the transmission control unit 24a detects the rise of the time synchronization frame transmission request flag and latches the time information of the internal clock 26 serving as the master time. Then, the encoding unit stores the latched time information in the data portion of the time synchronization frame. The time synchronization frame generated in this way is subjected to parallel-serial conversion from the transmission unit via the SER unit (SERializer), and is output to the downlink system bus 11 serving as a transmission path. If the ASIC latches the time information, the time synchronization frame is transmitted with the highest priority without delay. That is, even when a plurality of frames are waiting for transmission when latched, the ASIC transmits a time synchronization frame at the next transmission timing after the transmission processing of the frame currently being transmitted is completed.

そして、下り用システムバス１１を伝送されてきた時間同期フレーム（シリアル）は、１段目のスレーブユニット（ここでは、Ｉ／Ｏユニット３０）のＡＳＩＣ３１の受信制御部３１ｂに受信される。受信制御部３１ｂでは、ＤＥＳ部（DESerializer）にてシリアル−パラレル変換され、受信部を経由して復号部に渡され、復号化される。ＡＳＩＣ３１は、時間同期フレームに格納されたマスタ時刻を取得できる。そして、復号部は、復号化された時間同期フレームのフレームチェックを行い、チェックが正常と判定されると復号化処理が正常完了したとして、受信完了フラグをＯＮにする。なお、チェックが異常と判定された場合、ＡＳＩＣ３１は受信したデータを破棄し、送信コントローラ３１ｅはエラーレスポンスを作成する。そして、送信制御部３１ｃは、その作成したエラーレスポンスを上り用システムバス１２を用いてＣＰＵユニット２０に送る。なお、このようにエラーレスポンスを送らないようにしても良い。 The time synchronization frame (serial) transmitted through the downlink system bus 11 is received by the reception control unit 31b of the ASIC 31 of the first-stage slave unit (here, the I / O unit 30). In the reception control unit 31b, serial-parallel conversion is performed by a DES unit (DESerializer), which is passed to the decoding unit via the receiving unit and decoded. The ASIC 31 can acquire the master time stored in the time synchronization frame. Then, the decoding unit performs a frame check of the decoded time synchronization frame, and if the check is determined to be normal, sets the reception completion flag to ON, assuming that the decoding process has been normally completed. When the check is determined to be abnormal, the ASIC 31 discards the received data, and the transmission controller 31e creates an error response. Then, the transmission control unit 31 c sends the created error response to the CPU unit 20 using the upstream system bus 12. Note that an error response may not be sent in this way.

ＡＳＩＣ３１は、この受信完了フラグがＯＮになる立ち上がりで受信した時間同期フレームで送られてきたマスタ時刻をラッチし、当該マスタ時刻にレジスタ３４に格納された補正時間を加算することで現在の時刻を求め、その求めた時刻に基づいて自己の内部時計３２を補正する。 The ASIC 31 latches the master time sent in the time synchronization frame received at the rising edge when the reception completion flag is turned ON, and adds the correction time stored in the register 34 to the master time, thereby obtaining the current time. The internal clock 32 is corrected based on the obtained time.

求めた現在時刻に基づく内部時計３２の補正は、例えば、内部時計３２の時刻を、上記の求めた現在の時刻によって上書きすることにより更新する処理を行うことで実現できる。また、このように上書きにより更新すると、補正前後で内部時計３２の示す値が離散的に飛んでしまう。それを防ぐために、ＡＳＩＣ３１は、特許文献２に開示された補正アルゴリズム等を用い内部時計３２の時間の進む速度を速めたり遅らせたりすることで、時刻を連続的に徐々にマスタ時刻に合わせるように修正するようにしてもよい。 The correction of the internal clock 32 based on the obtained current time can be realized, for example, by performing a process of updating the internal clock 32 by overwriting the time of the internal clock 32 with the obtained current time. In addition, when updating by overwriting in this way, the value indicated by the internal clock 32 jumps discretely before and after correction. In order to prevent this, the ASIC 31 adjusts the time continuously and gradually to the master time by using the correction algorithm disclosed in Patent Document 2 to increase or decrease the speed of the internal clock 32. You may make it correct.

また、復号部で復号化された時間同期フレームは、送信コントローラ３１ｅの制御により送信制御部３１ａに与えられ、最終的に、送信制御部２４ａのＳＥＲ部（SERializer）にてパラレル−シリアル変換され、伝送路である下り用システムバス１１に出力される。 Further, the time synchronization frame decoded by the decoding unit is given to the transmission control unit 31a under the control of the transmission controller 31e, and finally is subjected to parallel-serial conversion by the SER unit (SERializer) of the transmission control unit 24a. The data is output to the downlink system bus 11 which is a transmission path.

このようにしてデジチェーン方式で送信された時間同期フレームは、次段に隣接するスレーブユニット（ここでは、２番目のＩ／Ｏユニット３０）にて受信される。そして、上記と同様にフレームの受信チェックが正常の場合、ＡＳＩＣ３１は、受信した時間同期フレームに格納されていたマスタ時刻を取得し、補正時間（２×ｔ０）を加算した値を現在時刻となるように内部時計３２を補正する。そして、送信コントローラは、受信した時間同期フレームを送信制御部２４ａを用いて下り用システムバス１１に送信する。 The time synchronization frame transmitted in the digital chain manner in this way is received by the slave unit (here, the second I / O unit 30) adjacent to the next stage. If the frame reception check is normal as described above, the ASIC 31 acquires the master time stored in the received time synchronization frame, and adds the correction time (2 × t0) as the current time. The internal clock 32 is corrected as follows. Then, the transmission controller transmits the received time synchronization frame to the downlink system bus 11 using the transmission control unit 24a.

このようにすることで、各スレーブユニットは、ＣＰＵユニット２０から送られてきた時間同期フレームをデジチェーン方式で順次隣接するスレーブユニットに転送する。さらに、Ｎ番目のスレーブユニットの時刻は、マスタ時刻に対してＣＰＵユニット２０との間に存在するＮ−１個分のスレーブユニットの局遅延（（Ｎ−１）×ｔ０）だけ加算することで補正する（図４参照）。 In this way, each slave unit sequentially transfers the time synchronization frame sent from the CPU unit 20 to the adjacent slave units by the digi chain method. Further, the time of the Nth slave unit is added by the station delay ((N−1) × t0) of N−1 slave units existing between the CPU unit 20 and the master time. Correction is made (see FIG. 4).

なお、スレーブユニットは、多くの場合その外形寸法形状は等しいため、隣接するユニット間をつなぐシステムバス１１，１２の長さや、ユニット内での配線の長さもほぼ等しく、フレームがその伝送経路を伝搬される時間も等しい。また、ユニットの種類によっては、幅寸法が倍になるなど、ユニット内の配線の長さが通常のものよりも長く、それに伴いそこを伝搬される時間が長くなるが、係る伝送路を伝搬される時間はＡＳＩＣ内での処理時間に比べて十分に短いので、上記のように、１つのユニットでの伝搬遅延時間は、一律に基準時間ｔ０としても実用上問題がない。そして、そのように伝搬遅延時間を一律に設定することで、簡単に補正時間の設定が行える。もちろん、より正確にするためには、各ユニットにプロファイル情報としてそのユニットでの伝搬遅延時間を記憶保持しておき、ＣＰＵユニット２０が構成情報を取得する際に、係る各ユニットの伝搬遅延時間も取得し、それに基づいてＣＰＵユニット２０のＭＰＵ２１が、個々のノード（スレーブユニット）ごとにＣＰＵユニット２０からの伝搬遅延時間を求めるようにしても良い。 In many cases, the external dimensions of the slave units are the same. Therefore, the lengths of the system buses 11 and 12 connecting the adjacent units and the lengths of the wirings in the units are almost equal, and the frame propagates along the transmission path. The time spent is also equal. In addition, depending on the type of unit, the length of the wiring in the unit is longer than usual, such as doubling the width dimension, and accordingly, the propagation time is longer, but it is propagated through the transmission line. Since the transmission time is sufficiently shorter than the processing time in the ASIC, there is no practical problem even if the propagation delay time in one unit is uniformly set as the reference time t0 as described above. Then, by setting the propagation delay time uniformly as described above, the correction time can be easily set. Of course, in order to make it more accurate, the propagation delay time in the unit is stored and held in each unit as profile information, and when the CPU unit 20 obtains the configuration information, the propagation delay time of each unit is also stored. The MPU 21 of the CPU unit 20 may obtain the propagation delay time from the CPU unit 20 for each individual node (slave unit) based on the acquisition.

なお、１つのユニットを通過するのに必要とする時間を基準時間ｔ０とした場合に、ＣＰＵユニット２０の送信制御部２４ａから送信された時間同期フレームが、ＣＰＵユニット２０に隣接する１番目のＩ／Ｏユニット３０の送信制御部３１ａから送信されるまでに要する伝搬遅延時間は、ｔ０となり、同様に、Ｎ−１番目のスレーブユニットの送信制御部から送信された時間同期フレームが、Ｎ番目のスレーブユニットのＡＳＩＣの送信制御部から出力されるまでに要する伝搬遅延時間は、ｔ０となる。しかし、時間同期フレームに、送信制御部から送信された時刻を格納することはできない。そこで、マスタ時刻をラッチして時間同期フレームにマスタ時刻を格納し、実際に送信されるまでの処理が、ＣＰＵユニット２０のＡＳＩＣ２４の送信制御部２４ａで行われることから、係る送信制御部２４ａでの処理時間と、１番目のＩ／Ｏユニット３０の送信制御部３１ａでの処理時間がほぼ等しいとみなせる。同様に、同一のユニットの受信制御部での処理時間と送信制御部での処理時間を合わせた当該ユニットの処理時間は、前段のユニットの送信制御部での処理時間と、自己の受信制御部での処理時間を合わせたものと等しいとみなせる。そこで、図３，図４に示すように、ＣＰＵユニット２０のＡＳＩＣ２４の送信制御部２４ａにてマスタ時刻データをラッチした時点を基準に、各レジスタに設定された補正時間を加算することで、その時点での各内部時計の時刻を合わせることができる。 When the time required to pass through one unit is the reference time t0, the time synchronization frame transmitted from the transmission control unit 24a of the CPU unit 20 is the first I adjacent to the CPU unit 20. The propagation delay time required for transmission from the transmission control unit 31a of the / O unit 30 is t0. Similarly, the time synchronization frame transmitted from the transmission control unit of the (N-1) th slave unit is the Nth The propagation delay time required for output from the transmission control unit of the ASIC of the slave unit is t0. However, the time transmitted from the transmission control unit cannot be stored in the time synchronization frame. Therefore, the processing from latching the master time, storing the master time in the time synchronization frame, and actually transmitting is performed by the transmission control unit 24a of the ASIC 24 of the CPU unit 20, so the transmission control unit 24a And the processing time in the transmission control unit 31a of the first I / O unit 30 can be regarded as substantially equal. Similarly, the processing time of the unit, which is the sum of the processing time in the reception control unit of the same unit and the processing time in the transmission control unit, is equal to the processing time in the transmission control unit of the preceding unit and the own reception control unit. It can be regarded as being equal to the sum of the processing times in. Therefore, as shown in FIG. 3 and FIG. 4, by adding the correction time set in each register on the basis of the time when the master time data is latched by the transmission control unit 24a of the ASIC 24 of the CPU unit 20, The time of each internal clock at the time can be adjusted.

マスタユニット２０における送信制御部２４ａは、時間同期フレームのための時刻データを取得するとともに、ヘッダ部やエラーチェック用の訂正符号部などを付加して時間同期フレームを作成するとともに符号化するが、スレーブユニットにおける送信制御部３１ａ，４１ａの符号化部では、対となる受信制御部３１ｂ，４１ｂの復号化部で復号化したフレームを再度符号化する処理を行うことになり、マスタユニットにおける復号化部に比べるとその処理時間は短い。ただし、この処理時間の差は、各ユニットを伝搬する際の要する時間に比べると十分短いために、本実施形態のように、Ｎ番目のユニットの補正時間をＮ×ｔ０で求めても問題はない。なお、高速化がさらに進むなど、その差が無視できなくなったり、より正確に求めたりするためには、マスタユニットの処理時間を考慮し、Ｎ番目のユニットの補正時間は、

Ｎ×ｔ０＋Ｃ

により求めるようにしても良い。ここで、Ｃは、マスタユニットの送信処理にかかる時間（マスタ時刻をラッチしてから出力されるまでの時間）と、スレーブユニットで送信処理にかかる時間の差である。 The transmission control unit 24a in the master unit 20 acquires time data for the time synchronization frame, adds a header part, a correction code part for error check, and the like to create and encode the time synchronization frame. The encoding unit of the transmission control units 31a and 41a in the slave unit performs a process of re-encoding the frame decoded by the decoding unit of the paired reception control units 31b and 41b. Compared to the part, the processing time is short. However, since the difference in processing time is sufficiently shorter than the time required for propagation through each unit, there is no problem even if the correction time of the Nth unit is obtained by N × t0 as in this embodiment. Absent. In addition, in order to further increase the speed, for example, the difference cannot be ignored or more accurately calculated, the processing time of the master unit is taken into account, and the correction time of the Nth unit is

N × t0 + C

You may make it ask | require by. Here, C is the difference between the time required for the transmission process of the master unit (the time from when the master time is latched until it is output) and the time required for the transmission process in the slave unit.

ＣＰＵユニット２０に直結された１番目のスレーブユニットに設定する補正時間（図３に示す１段目の補正時間）は上記のマスタとしての送信処理時間を考慮して決定する時間ｔ０′とし、２番目以降のユニットに対する補正時間としては、
（Ｎ−１）×ｔ０＋ｔ０′
としてもよい。 The correction time (first correction time shown in FIG. 3) set for the first slave unit directly connected to the CPU unit 20 is a time t0 ′ determined in consideration of the transmission processing time as the master. As the correction time for the second and subsequent units,
(N−1) × t0 + t0 ′
It is good.

［変形例］
デジチェーン接続された各スレーブユニットにおけるフレームの転送のための仕組みは、上述したものに限ることはなく、各種のもので実現できる。一例としては、例えば図５に示すようなものがある。すなわち、受信制御部３１ｂ（図では、Ｉ／Ｏユニット３０の部分のみ示しているが、その後段に続く高機能Ｉ／Ｏユニット４０でも同じ）で受信した時間同期フレームは、受信制御部３１ｂのＤＥＳ部ａでシリアル−パラレル変換され、フォワード部ｂに転送される。フォワード部ｂは、符号のアライメント処理、つまり、時間同期フレームの先頭位置等を正確に認識し、復号化する。そして、フォワード部ｂは、復号化したフレームを受信部ｃに渡すとともに、バッファに格納する。そのバッファに格納されたフレームは、復号化処理された後、ＳＥＤ部ｄにてパラレル−シリアル変換され、次のユニットに向けて送信される。 [Modification]
The mechanism for frame transfer in each daisy chain connected slave unit is not limited to that described above, and can be realized by various types. An example is shown in FIG. That is, the time synchronization frame received by the reception control unit 31b (only the I / O unit 30 portion is shown in the figure, but the same applies to the high-function I / O unit 40 following the subsequent stage) is received by the reception control unit 31b. Serial-parallel conversion is performed by the DES unit a and transferred to the forward unit b. The forward unit b accurately recognizes and decodes the code alignment process, that is, the head position of the time synchronization frame. Then, the forward unit b passes the decoded frame to the receiving unit c and stores it in the buffer. The frame stored in the buffer is decoded and then parallel-serial converted by the SED unit d and transmitted to the next unit.

この例では、復号化したフレームを受信部に渡し、所定の受信処理を行うとともに、それと平行してＳＥＤ部ｄに渡して次のユニットへの転送を行うようにしている。このとき、受信部ｃで正常受信したか否かの確認を待つことなく転送を行うことで、より高速に各スレーブユニットへの伝送が行える。 In this example, the decoded frame is delivered to the receiving unit, and predetermined reception processing is performed, and in parallel therewith, it is delivered to the SED unit d for transfer to the next unit. At this time, transmission to each slave unit can be performed at higher speed by performing transfer without waiting for confirmation of whether or not the reception unit c has normally received.

なお、受信部ｃで受信したフレームは、すでにフォワード部ｂにより復号化されているので、上述した実施形態のように受信部ｃによる受信処理の後で復号化する必要はなく、受信部で受信正常完了したタイミングで、上記の実施形態と同様の内部時計の補正処理をすることになる。 Note that since the frame received by the receiving unit c has already been decoded by the forward unit b, it is not necessary to decode after receiving processing by the receiving unit c as in the above-described embodiment. At the timing of normal completion, the same internal clock correction processing as in the above embodiment is performed.

この例と、上記の第１実施形態の対応関係を示すと、フォワード部ｂは、受信制御部３１ｂの機能と送信制御部３１ａの機能を兼ねているといえる。そして、このように構成することで、各ユニットでの転送の速度が増し、高速通信が図れるが、それに伴い、マスタユニットにおける送信制御部２４ａでの処理時間と、各スレーブユニットにおける送信制御部３１（フォワード部（バッファ格納・符号化）とＳＥＲ部）での処理時間の差が、大きくなる。この場合でも、上述した第１の実施形態と同様に、Ｎ番目の補正時間をＮ×ｔ０と行った概略の簡易な処理で求めることができる。そして、より正確な補正時間を設定する場合には、上述した変形例のようにマスタユニットでの処理時間を考慮して、各ユニットの補正時間を求めると良い。 When the correspondence relationship between this example and the first embodiment is shown, it can be said that the forward unit b has both the function of the reception control unit 31b and the function of the transmission control unit 31a. With this configuration, the transfer speed in each unit increases and high-speed communication can be achieved. Accordingly, the processing time in the transmission control unit 24a in the master unit, and the transmission control unit 31 in each slave unit. The difference in processing time between the forward part (buffer storage / encoding) and the SER part becomes large. Even in this case, as in the first embodiment described above, the Nth correction time can be determined by a simple and simple process performed as N × t0. When setting a more accurate correction time, it is preferable to obtain the correction time for each unit in consideration of the processing time in the master unit as in the above-described modification.

［変形例］
また、別の例としては、図６に示すようなものとすることもできる。この例では、さらに高速に転送することができる。すなわち、フォワード部ｂ′では、符号のアライメント処理を行った後、復号化することなく受信部ｃに渡すとともにバッファに格納する処理を実行する。これにより、下流側のスレーブへの転送は、ＤＥＳ部ａでシリアル−パラレル変換後、符号アライメント処理をして先頭位置を正確に特定後バッファに格納し、ＳＥＲ部ｄで出力されるので、図５に示す例よりもさらに高速に送信フレームを伝送できる。 [Modification]
Further, as another example, it may be as shown in FIG. In this example, transfer can be performed at higher speed. That is, in the forward part b ′, after the code alignment process is performed, a process of passing to the receiving part c without decoding and storing it in the buffer is executed. As a result, since the transfer to the slave on the downstream side is serial-parallel converted by the DES unit a, the code alignment process is performed, the head position is accurately specified and stored in the buffer, and is output by the SER unit d. The transmission frame can be transmitted at a higher speed than the example shown in FIG.

また、時刻合わせは、第１実施形態と同様に受信部で受信後、復号部ｅで復号化し、正常受信完了のタイミングで、取得したマスタ時刻と補正時間に基づき補正処理を行い、内部時計を修正する。 Similarly to the first embodiment, the time adjustment is received by the receiving unit, decoded by the decoding unit e, and corrected at the timing of normal reception based on the acquired master time and correction time, and the internal clock is set. Correct it.

この図６に示す例でも、簡易的な補正時間の設定は、Ｎ×ｔ０で行うことができるが、マスタユニットにおける送信制御部の処理時間と、各スレーブユニットでの送信制御部での処理時間の差がさらに広がるため、より正確に補正時間を求めるためには、マスタユニットにおける送信制御部の処理時間を考慮した上記の各種の設定方法を採用すると良い。 In the example shown in FIG. 6 as well, simple correction time can be set at N × t0, but the processing time of the transmission control unit in the master unit and the processing time of the transmission control unit in each slave unit. In order to obtain the correction time more accurately, the above-described various setting methods in consideration of the processing time of the transmission control unit in the master unit may be employed.

［第２実施形態］
図７は、第２実施形態を示している。本実施形態のＰＬＣ１０は、複数のユニットを連結して構成されるブロック体を複数用意し、それらを延長ケーブル１４で連結して構成される。つまり、ＣＰＵユニット２０と複数のユニットを連結して構成されるブロック体の最終段に延長ユニット６０を取り付けるとともに、その延長ユニット６０に延長ケーブル１４の一方のコネクタを接続する。一方、複数のスレーブユニットを連結するともに少なくとも一方の端部に延長ユニット６０′を連結して構成される延長ブロック体を用意し、その延長ユニット６０′に上記の延長ケーブル１４の他端を連結することで、２つのブロック体を連結する。延長ユニット６０，６０′は、ＣＰＵユニット２０が含まれていないブロック体を構成する各ユニットと、ＣＰＵユニット２０とをシステムバス１１，１２で接続するためのものである。特に、スレーブユニットをベースユニットに設けたスロットに装着するタイプでは、ベースユニットのスロット数以上のユニットを用いてＰＬＣを構成しようとした場合、複数のベースユニットと延長ユニットを用いる。また、本実施形態のように、ユニットの側面同士を直接接続する場合でも、例えば、多数のユニットを連結する場合に、それら全てを連結すると１つのブロックが大きくなり過ぎることがあるため、本実施形態のように複数のブロックに分けるとともに、それら複数のブロック体を延長ユニット６０，６０′及び延長ケーブル１４にて連結して構成する。延長ブロック体は、１または複数個用いることができ、最終段の延長ブロック体の端部にエンドユニット５０を接続する。 [Second Embodiment]
FIG. 7 shows a second embodiment. The PLC 10 of the present embodiment is configured by preparing a plurality of block bodies configured by connecting a plurality of units and connecting them with an extension cable 14. That is, the extension unit 60 is attached to the final stage of the block body constituted by connecting the CPU unit 20 and a plurality of units, and one connector of the extension cable 14 is connected to the extension unit 60. On the other hand, an extension block body constituted by connecting a plurality of slave units and connecting an extension unit 60 'to at least one end is prepared, and the other end of the extension cable 14 is connected to the extension unit 60'. By doing so, the two block bodies are connected. The extension units 60, 60 ′ are for connecting the units constituting the block body not including the CPU unit 20 and the CPU unit 20 with the system buses 11, 12. In particular, in a type in which a slave unit is mounted in a slot provided in a base unit, when a PLC is configured using units equal to or greater than the number of slots in the base unit, a plurality of base units and extension units are used. Further, even when the side surfaces of the units are directly connected as in this embodiment, for example, when connecting many units, if all of them are connected, one block may become too large. As shown in the embodiment, it is divided into a plurality of blocks, and the plurality of block bodies are connected by the extension units 60, 60 'and the extension cable 14. One or a plurality of extension block bodies can be used, and the end unit 50 is connected to the end of the extension block body at the final stage.

延長ユニット６０，６０′は、ＡＳＩＣ６１と、内部時計６２と、補正時間を格納するレジスタ６３と、を備えている。ＡＳＩＣ６１は、上述したＩ／Ｏユニット３０のＡＳＩＣ３１や高機能Ｉ／Ｏユニット４０のＡＳＩＣ４１と同様に、下り用システムバス１１に接続する送信制御部６１ａ，受信制御部６１ｂや、上り用システムバス１２に接続する送信制御部６１ｃ，受信制御部６１ｄを備えている。さらにＡＳＩＣ６１は、受信したフレームに対し、波形整形処理を行う波形整形部も備えている。図示省略するが、この波形整形部は、例えば下流側に位置する受信制御部と送信制御部の間に組み込まれることになる。すなわち、下り用システムバス１１に接続される延長ユニット６０′の受信制御部６１ｂと送信制御部６１ａの間と、上り用システムバス１２に接続される延長ユニット６０の受信制御部６１ｄと送信制御部６１ｃの間に配置される。上流側と下流側に配置しても良い。 The extension units 60 and 60 'include an ASIC 61, an internal clock 62, and a register 63 that stores a correction time. The ASIC 61 is similar to the ASIC 31 of the I / O unit 30 and the ASIC 41 of the high-function I / O unit 40 described above, and includes a transmission control unit 61a, a reception control unit 61b connected to the downstream system bus 11, and an upstream system bus 12. A transmission control unit 61c and a reception control unit 61d are provided. Furthermore, the ASIC 61 also includes a waveform shaping unit that performs waveform shaping processing on the received frame. Although not shown, this waveform shaping unit is incorporated between, for example, a reception control unit and a transmission control unit located on the downstream side. That is, between the reception control unit 61 b and the transmission control unit 61 a of the extension unit 60 ′ connected to the down system bus 11, and between the reception control unit 61 d and the transmission control unit of the extension unit 60 connected to the up system bus 12. 61c. You may arrange | position in the upstream and downstream.

そして、ＡＳＩＣ６１は、他のスレーブユニットと同様に、ＣＰＵユニット（ＡＳＩＣ２４）から送られてきた補正時間を受信すると、それをレジスタ６２に格納し、時間同期フレームを正式受信すると、そこに格納されていたマスタ時刻を取得し、レジスタ６２に格納されていた補正時間に基づき内部時計６３の時刻を補正する。さらに、ＡＳＩＣ６１は、下り用システムバス１１の受信制御部６１ｂで時間同期フレームを受信すると、データを追加することなく送信制御部６１ａからその時間同期フレームを送信するが、このとき、波形整形部にて波形整形処理などを行う。そのため、下り用システムバス１１で隣接するスレーブユニットから送信された時間同期フレームが、延長ユニット６０，６０′の送信制御部６１ａから送信されるまでの伝搬遅延時間は、少なくとも係る波形整形処理等に要する時間だけ他の一般のスレーブユニットにおける伝搬遅延時間よりも長くなる。 Then, like the other slave units, the ASIC 61 receives the correction time sent from the CPU unit (ASIC 24), stores it in the register 62, and stores the time synchronization frame when it is officially received. The master time is acquired, and the time of the internal clock 63 is corrected based on the correction time stored in the register 62. Further, when the ASIC 61 receives the time synchronization frame by the reception control unit 61b of the downlink system bus 11, the ASIC 61 transmits the time synchronization frame from the transmission control unit 61a without adding data. Perform waveform shaping processing. Therefore, the propagation delay time until the time synchronization frame transmitted from the adjacent slave unit on the downlink system bus 11 is transmitted from the transmission control unit 61a of the extension units 60, 60 ′ is at least for the waveform shaping process. The time required is longer than the propagation delay time in other general slave units.

なお、この波形整形処理は、時間同期フレームに限ることなく、全てのフレームに対して行う。また、上り用システムバス１２に接続する受信制御部６１ｄがフレームを受信すると、波形整形処理をした後、送信制御部６１ｃから送信する。 This waveform shaping process is performed for all frames without being limited to time synchronization frames. Also, when the reception control unit 61d connected to the upstream system bus 12 receives the frame, it performs waveform shaping processing and then transmits it from the transmission control unit 61c.

また、時間同期フレームが延長ケーブル１４を伝送される際にも、伝搬遅延時間が発生する。この伝搬遅延時間は、延長ケーブル１４の長さに比例する。本実施形態では、各延長ユニット同士を接続するために使用する延長ケーブル１４の長さを等しくし、延長ケーブル１４で生じる伝搬遅延時間も固定値ｔ２となるようにしている。 A propagation delay time also occurs when a time synchronization frame is transmitted through the extension cable 14. This propagation delay time is proportional to the length of the extension cable 14. In the present embodiment, the lengths of the extension cables 14 used for connecting the extension units are made equal, and the propagation delay time generated in the extension cables 14 is also set to a fixed value t2.

図１に示すように、ＰＬＣが延長ケーブルなど用いることなく単一のブロック体から構成されている場合、上述したように各スレーブユニットの補正時間は、単純にＮ番目のスレーブユニットがＮ×ｔ０となる。これに対し、本実施形態のように、延長ケーブル１４が介在されることで、延長ケーブル１４以降のスレーブユニットの補正時間は、延長ケーブル１４での伝搬遅延時間ｔ２を考慮する必要がある。さらに、延長ユニット６０，６０′での伝搬遅延時間ｔ１も一般のスレーブユニットで遅延する基準時間ｔ０よりも長い。 As shown in FIG. 1, when the PLC is composed of a single block body without using an extension cable or the like, as described above, the correction time of each slave unit is simply N × t0. It becomes. On the other hand, as in the present embodiment, the extension cable 14 is interposed, so that the correction time of the slave units after the extension cable 14 needs to consider the propagation delay time t2 in the extension cable 14. Further, the propagation delay time t1 in the extension units 60 and 60 'is also longer than the reference time t0 delayed in the general slave unit.

そこで、ＣＰＵユニット２０のＭＰＵ２１は、システム立ち上げ時に取得した構成情報から、延長ユニットの有無を判断し、延長ユニットがある場合には、対となる延長ユニットの間に延長ケーブル１４が存在していると判断して各ユニットについての補正時間を求め、その求めた補正時間を各ユニットに通知する。 Therefore, the MPU 21 of the CPU unit 20 determines the presence / absence of the extension unit from the configuration information acquired when the system is started up. If there is an extension unit, the extension cable 14 exists between the pair of extension units. The correction time for each unit is determined, and the determined correction time is notified to each unit.

具体的には、ＣＰＵユニット２０を含むブロック体に連結されたスレーブユニットに対しては、上記の第１の実施形態と同様にＮ番目のスロットであれば、補正時間はＮ×ｔ０となる。また、第１実施形態でも説明した通り、補正時間は、ＣＰＵユニット２０のＡＳＩＣ２４の送信制御部２４ａにてマスタ時刻データをラッチした時点を基準に、スレーブユニットの受信制御部で正常に受信されるまでの時間である。従って、延長ユニット６０における波形整形処理が、受信制御部における正常受信された後で行われるとすると、当該延長ユニットで受信処理が完了するまでの伝搬遅延時間は、波形処理等の影響を受けないので、当該延長ユニット６０の補正値は、補正時間はＮ×ｔ０となる。 Specifically, for the slave units connected to the block body including the CPU unit 20, the correction time is N × t0 if the slot is the Nth slot as in the first embodiment. As described in the first embodiment, the correction time is normally received by the reception control unit of the slave unit with reference to the time when the master time data is latched by the transmission control unit 24a of the ASIC 24 of the CPU unit 20. It is time until. Therefore, if the waveform shaping process in the extension unit 60 is performed after normal reception in the reception control unit, the propagation delay time until the reception process is completed in the extension unit is not affected by the waveform process or the like. Therefore, the correction value of the extension unit 60 has a correction time of N × t0.

この延長ユニット６０と延長ケーブル１４で接続された別の延長ブロック体を構成する延長ユニット６０′についての補正時間は、延長ユニット６０での伝搬遅延時ｔ１と延長ケーブル１４での伝搬遅延時間ｔ２を考慮して求める。具体的には、当該延長ユニット６０′がＮ番目であるとすると、

補正時間＝（Ｎ−１）×ｔ０＋ｔ１＋ｔ２

となる。さらに、この延長スロット６０′の後段に続くスレーブユニットの補正時間は、係る延長スロット６０′での伝搬遅延時間ｔ１も考慮して求める。 The correction time for the extension unit 60 'constituting another extension block body connected to the extension unit 60 and the extension cable 14 is the propagation delay time t1 in the extension unit 60 and the propagation delay time t2 in the extension cable 14. Find it with consideration. Specifically, if the extension unit 60 ′ is Nth,

Correction time = (N−1) × t0 + t1 + t2

It becomes. Further, the correction time of the slave unit following the extension slot 60 'is determined in consideration of the propagation delay time t1 in the extension slot 60'.

なお、本実施形態では、延長ケーブル１４の長さを固定にしたことで、延長ケーブル１４での伝搬遅延時間ｔ２も固定値となり、システム立ち上げ時に構成情報を取得することで、簡単な演算処理で各ユニットに対する補正時間を求め、設定することができるが、本発明は延長ケーブル１４の長さを固定にしなくてももちろん良い。その場合には、特許文献２等に開示された伝搬時間の算出アルゴリズムを利用し、延長ケーブル１４の両端に接続された延長ユニット６０，６０′のそれぞれに対する伝搬時間を求め、その差分から延長ケーブルでの遅延時間を算出することができる。また、ユーザは、使用する延長ケーブルの長さがわかっているので、設定ツール装置を用いて、使用する延長ケーブルの長さに対応する伝搬遅延時間をＣＰＵユニットに設定しても良い。 In the present embodiment, since the length of the extension cable 14 is fixed, the propagation delay time t2 in the extension cable 14 also becomes a fixed value, and by obtaining configuration information at the time of system startup, simple calculation processing Thus, the correction time for each unit can be obtained and set. However, the present invention does not necessarily require the length of the extension cable 14 to be fixed. In that case, using the propagation time calculation algorithm disclosed in Patent Document 2 and the like, the propagation time for each of the extension units 60 and 60 'connected to both ends of the extension cable 14 is obtained, and the extension cable is calculated from the difference. The delay time at can be calculated. Further, since the user knows the length of the extension cable to be used, the user may set the propagation delay time corresponding to the length of the extension cable to be used in the CPU unit using the setting tool device.

［変形例］
上述した実施形態では、いずれも全てのユニットに内部時計を持たせ、時刻合わせを行うように説明したが、本発明は必ずしも全てのユニットと時刻合わせを行う必要はなく、同期運転等が必要な一部のユニットの内部時計をマスタの時刻に合わせるものでも良い。 [Modification]
In the above-described embodiments, it has been described that all units have an internal clock and time adjustment is performed. However, the present invention does not necessarily require time adjustment with all units, and requires synchronous operation or the like. The internal clock of some units may be set to the master time.

また、システムバスとして下り用システムバス１１と上り用システムバス１２の２系統に分けた構成を採ったが、上りと下りの伝送路を共通化した１系統のものでも良い。その場合でも、時間同期フレームを受信した場合には、自己でデータの追加等をすることなく転送することで、各ユニットでの伝搬時間を一定にすることができる。但し、上り信号のフレームと衝突する可能性があるため、本実施形態のように２系統或いはそれ以上に分け、少なくとも、時間同期フレームを送信しているときは、それが優先処理され衝突することなくデジチェーン接続された全てのスレーブユニットに伝達されるようにするのが好ましい。 In addition, although the system bus is divided into two systems, that is, the downlink system bus 11 and the uplink system bus 12, one system having a common uplink and downlink transmission path may be used. Even in such a case, when a time synchronization frame is received, the propagation time in each unit can be made constant by transferring the frame without adding data or the like. However, since there is a possibility of collision with an uplink signal frame, it is divided into two systems or more as in this embodiment, and at least when a time synchronization frame is transmitted, it is preferentially processed and collides. It is preferable that the data is transmitted to all slave units connected in a digital chain.

さらにまた、上述した各実施形態では、ユニットの側面同士をコネクタで接続するタイプのものとしたが、本発明はこれに限ることはなく、例えば、各スレーブユニットをベースユニットに設けたスロットに装着するものでも良い。 Furthermore, in each of the embodiments described above, the side surfaces of the units are connected by connectors, but the present invention is not limited to this. For example, each slave unit is mounted in a slot provided in the base unit. You can do it.

１０ＰＬＣ
１１下り用システムバス
１２上り用システムバス
１４延長ケーブル
２０ＣＰＵユニット
２１ＭＰＵ
２４ＡＳＩＣ
２６内部時計
３０Ｉ／Ｏユニット
３１ＡＳＩＣ
３２内部時計
３３レジスタ
４０高機能Ｉ／Ｏユニット
４１ＡＳＩＣ
４２内部時計
４３レジスタ
４４ＭＰＵ
５０エンドユニット
６０延長ユニット 10 PLC
11 Downlink system bus 12 Uplink system bus 14 Extension cable 20 CPU unit 21 MPU
24 ASIC
26 Internal clock 30 I / O unit 31 ASIC
32 Internal clock 33 Register 40 High function I / O unit 41 ASIC
42 Internal clock 43 Register 44 MPU
50 End unit 60 Extension unit

Claims

A programmable controller comprising a plurality of units connected in a daisy chain to the system bus,
At least two of the plurality of units have time measuring means, one of the units having the time measuring means becomes a master, the other unit becomes a slave,
The master has a function of transmitting a time synchronization frame storing time information of its own time measuring means,
The plurality of units other than the master that have received the time synchronization frame transmit to the next unit without adding new data,
When the slave has received the time synchronization frame, storage means for storing a correction value for specifying a propagation delay time determined corresponding to the connection position of the unit arranged from the master, and the time synchronization frame Includes a correction means for obtaining current time information from the time information stored in the time synchronization frame and the correction value, and correcting its own clock means;
A programmable controller comprising:

The correction value is calculated based on the unit configuration information of the programmable controller obtained from the information acquired by the master from the plurality of units based on the order in which the slaves to be set are arranged. The programmable controller according to claim 1, wherein the programmable controller is set as follows.

The correction value is set based on a propagation delay time required for propagating the time synchronization frame of the slave and a processing time required for creating and transmitting the time synchronization frame by the master. The programmable controller according to claim 1 or 2.

The propagation delay time required for the unit to propagate the time synchronization frame is a fixed time in each unit, and
3. The programmable controller according to claim 1, wherein a correction value set for the Nth slave connected integrally with the master is obtained by the predetermined time × N.

A plurality of block bodies including a plurality of units connected to the system bus by daisy chain are provided, one of the plurality of block bodies includes the CPU unit, and one of the plurality of units includes the CPU unit. It is an extension unit for connecting each unit that constitutes a non-block body and the CPU unit, and the programmable controller is configured by connecting these extension units with an extension cable,
Propagation delay time required to propagate the time synchronization frame in units other than the extension unit is a fixed time in each unit,
The correction value set in the Nth slave existing in the block where the master is mounted is the fixed time × N,
The correction value stored in the storage means of the slave attached to the block after the extension cable is set in consideration of the propagation delay time in the extension cable and the propagation delay time required in the extension unit existing between the master and the extension cable. The programmable controller according to any one of claims 1 to 3, wherein:

6. The programmable controller according to claim 5, wherein the correction value is set with a propagation delay time in the extension cable as a fixed value by making the length of the extension cable constant.

When the master latches the time information from its own clocking means and creates the time synchronization frame, the master transmits the time synchronization frame with the highest priority regardless of the presence or absence of other transmission frames waiting for transmission. The programmable controller according to any one of claims 1 to 6.

In the system bus, a downlink system for transmitting a frame transmitted from the master to the slave and an upstream system for transmitting a frame transmitted from the slave to the master are configured separately, and the time synchronization frame is The programmable controller according to claim 1, wherein the programmable controller is transmitted using a system bus of a downstream system.